JP2005197322A - ドライエッチング方法およびその装置 - Google Patents

ドライエッチング方法およびその装置 Download PDF

Info

Publication number
JP2005197322A
JP2005197322A JP2003435919A JP2003435919A JP2005197322A JP 2005197322 A JP2005197322 A JP 2005197322A JP 2003435919 A JP2003435919 A JP 2003435919A JP 2003435919 A JP2003435919 A JP 2003435919A JP 2005197322 A JP2005197322 A JP 2005197322A
Authority
JP
Japan
Prior art keywords
etching
thin film
electrode
etched
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003435919A
Other languages
English (en)
Inventor
Arichika Ishida
有親 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2003435919A priority Critical patent/JP2005197322A/ja
Publication of JP2005197322A publication Critical patent/JP2005197322A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】薄膜トランジスタの劣化を防止できるドライエッチング装置を提供する。
【解決手段】第2の金属層3のエッチング中に発光モニタ19にて発光をモニタリングする。発光の強度変化を発光モニタ19にて測定してフィードバックする。発光モニタ19にて測定した発光信号が最大値から80%に低下した時から第2のRF電源18の出力を低下する。発光モニタ19にて測定した発光信号が飽和した時から全体のエッチング時間に対して10%に相当する時間だけ第2の金属層3をオーバーエッチングする。第2の金属層3のオーバーエッチングの際における第2の金属層3へのイオン入射を抑制できる。薄膜トランジスタがイオンダメージを受なくなる。
【選択図】図1

Description

本発明は、エッチングガスをプラズマで分解して生成された活性種で、被エッチング体をエッチングするドライエッチング方法およびその装置に関する。
近年、液晶表示素子の高精細化に伴い、非晶質シリコンを活性層に用いた薄膜トランジスタに代わって、高移動度の多結晶シリコンを活性層に用いた薄膜トランジスタが実用化されている。
そして、この多結晶シリコンを活性層に用いた薄膜トランジスタの製造方法としては、絶縁基板上に非晶質半導体薄膜を積層させる。この非晶質半導体薄膜にエキシマレーザ光等のエネルギビームを照射して溶融結晶化させて多結晶半導体薄膜とする。さらに、この多結晶半導体薄膜をパターニングした後に不純物を注入する。
次いで、この多結晶半導体薄膜を含む絶縁基板上にゲート絶縁膜を積層させて形成した後に、このゲート絶縁膜上に金属膜を積層させてからパターニングして片チャンネルのゲート電極を形成する。さらに、このゲート電極をマスクとして多結晶半導体薄膜にn型の不純物を高濃度に注入してドレイン領域を形成する。この後、反対側の極性の薄膜トランジスタのゲート電極をパターニングして、このゲート電極をマスクとして多結晶半導体薄膜にp型の不純物を高濃度に注入してソース領域を形成する。
さらに、これらソース領域およびドレイン領域それぞれが形成された多結晶半導体薄膜をアニールして不純物を活性化させた後、ゲート電極を含むゲート絶縁膜上に層間絶縁膜を形成する。この後、ソース領域およびドレイン領域に連通したコンタクトホールをそれぞれ開口した後、これらコンタクトホールにソース電極およびドレイン電極を形成して薄膜トランジスタとする。
そして、このような薄膜トランジスタを用いた回路は、近年高集積化が進んでいる。これに伴い、ウエットエッチングでしていたエッチングをドライエッチングに変更する開発が進められている。
ここで、この種のドライエッチング用のドライエッチング装置としては、真空チャンバ内に一対の平行平板電極が配置されている。また、この真空チャンバの上部にエッチングガスの供給管が連結されており、この真空チャンバの底部にはガス排出官が連結されている。さらに、この真空チャンバの上部側壁には、他端に圧力検出器が取り付けられたガス導入管が連結されている。
そして、真空チャンバ内に基板が設置されていない場合には、この真空チャンバ内に供給されたエッチングガスがプラズマによって励起されて分解される。一方、この真空チャンバ内に被エッチング膜が被覆された基板が設置された場合には、分解ガスが基板上の被エッチング膜と反応して生成物を形成して、励起ガスが消費されて真空チャンバ内の圧力が低下するから、エッチング終了時にはエッチング中に比べて圧力が高くなる。そこで、圧力検出器で真空チャンバ内の圧力を連続的に観察して、この真空チャンバ内の圧力が低下した後に再び高くなった時点からエッチング終了の時点を検出する構成が知られている(例えば、特許文献1参照。)。
さらに、この種のドライエッチング装置としては、真空チャンバ内の一対の電極間に、第一の高周波電源と、この第一の高周波電源よりも低い高周波の第二の高周波電源とのそれぞれで高周波電力を印加して真空チャンバ内にプラズマを生成させてエッチングガスを分解して活性種を生成させ、この生成された活性種で基板上に成膜された被エッチング膜にイオンを入射させてエッチングしている。
このとき、第一の高周波電源は、通常13.56MHz以上の周波数を用いており、プラズマを生成することを目的としている。また、第二の高周波電源は、ドライエッチング装置のエッチング特性を改善するために設けられており、数百kHzから数MHz程度の周波数であり、第一の高周波電源に比べ低い周波数を有している。
特開平10−270432号公報(第2−3頁、図1)
しかしながら、上述したドライエッチング装置で基板上の被エッチング膜をドライエッチングした場合には、このドライエッチングされた被エッチング膜にて構成された薄膜トランジスタの特性が劣化するおそれがある。
すなわち、この薄膜トランジスタを作成する際のソース電極およびドレイン電極のエッチングとしてウエットエッチングを用いた場合には、薄膜トランジスタの平均閾値電圧がnチャンネル型の薄膜トランジスタではウエット加工が1.77Vに対しドライ加工が2.01Vであるとともに、pチャンネル型の薄膜トランジスタではウエット加工が1.47Vに対しドライ加工が2.72Vである。このため、これら薄膜トランジスタの回路動作の高速化のためには、閾値電圧の絶対値が低いことが要求されるという問題を有している。
本発明は、このような点に鑑みなされたもので、被エッチング体の特性の劣化を防止できるドライエッチング方法およびその装置を提供することを目的とする。
本発明は、エッチングガスをプラズマで分解して生成された活性種で、被エッチング体をエッチングするドライエッチング方法であって、少なくとも2種類以上の異なる周波数の電力で前記プラズマを生成し、前記エッチング終了時に最も低い周波数の電力の出力を、前記エッチング開始時よりも低下させるものである。
そして、少なくとも2種類以上の異なる周波数の電力でプラズマを生成して、このプラズマにて分解されたエッチングガスから生成された活性種で被エッチング体をエッチングする際のエッチング終了時に、最も低い周波数の電力の出力をエッチング開始時よりも低下させる。この結果、エッチング終了時における活性種の被エッチング体への入射を抑えることができるから、このエッチング終了時における被エッチング体の特性の劣化が抑制されるので、この被エッチング体の特性の劣化を防止できる。
本発明によれば、少なくとも2種類以上の異なる周波数の電力でプラズマを生成して、このプラズマにて分解されたエッチングガスから生成された活性種で被エッチング体をエッチングする際のエッチング終了時に、最も低い周波数の電力の出力をエッチング開始時よりも低下させることにより、このエッチング終了時における活性種の被エッチング体への入射が抑えられるので、このエッチング終了時における被エッチング体の特性の劣化を抑制できるから、この被エッチング体の特性の劣化を防止できる。
以下、本発明のドライエッチング装置の第1の実施の形態の構成を図1を参照して説明する。
図1において、1はドライエッチング装置で、このドライエッチング装置1は誘導結合プラズマ型である。すなわち、このドライエッチング装置1は、矩形平板状のガラス基板2の一主面上に積層されて成膜された被エッチング体としての膜体である第2の金属層3をエッチングする。そして、このドライエッチング装置1は、内部が真空に調整される真空チャンバとしての反応室11を備えている。この反応室11は、中空直方体状に形成されており、予め真空に排気された状態で内部に所定のガスとしての図示しないエッチングガスが導入されて充填される。なお、このエッチングガスとしては、塩化ボロン(BCl3)ガスおよび塩素(Cl)ガスの混合ガスが用いられる。そして、このエッチングガスは、反応室11内に塩化ボロンガスが30sccmおよび塩素ガスが300sccmの割合で導入されており15mTorrの圧力に調整されている。
さらに、この反応室11の内部には、ガラス基板2が設置されるステージである第1の電極としての平板電極12が設けられている。この平板電極12は、平坦な設置面13を上面に有しており、この設置面13にガラス基板2が設置される。また、この平板電極12の設置面13は、反応室11内の底部側に水平に設置されている。さらに、この平板電極12は、反応室11内の底面に対して平行に設置されているとともに、この反応室11内の中央に設置されている。
そして、この反応室11の一側面である上側面には、略矩形状の開口部14が設けられている。この開口部14には誘導体窓15が取り付けられおり、この誘導体窓15によって反応室11の開口部14が気密に閉塞されている。さらに、この誘導体窓15の一側面である上側面には、第2の電極としての電磁誘導体であるコイル16が設けられている。このコイル16は、平板電極12の設置面13に対して平行に対向されて設けられている。言い換えると、このコイル16は、平板電極12の設置面13に設置されたガラス基板2上の第2の金属層3がコイル16に対向して設置されるように構成されている。
そして、このコイル16の両端間には、交流電源である第1の高周波電源としての第1のRF(radio frequency)電源17が電気的に接続されている。この第1のRF電源17は、通常、13.56MHzないしこれ以上の周波数を用いており、反応室11内にプラズマを生成させることを目的としたイオン生成用の電源である。また、この第1のRF電源17には、2500Wの電力が投入される。
一方、平板電極12には、交流電源である第2の高周波電源としての第2のRF電源18の一端が電気的に接続されている。この第2のRF電源18は、ドライエッチング装置1によるエッチング特性を改善するために設けられたバイアス用の電源である。そして、この第2のRF電源18は、第1のRF電源17よりも低い周波数である数百kHzから数MHz程度、例えば4MHzの周波数を用いている。また、この第2のRF電源18には、2500Wの電力が投入される。
ここで、これら第1のRF電源17と第2のRF電源18とは、これら第1のRF電源17と第2のRF電源18との間で高周波電力を印加して供給して、反応室11内におけるコイル16と平板電極12との間にプラズマを生成させて、この反応室11内のエッチングガスを分解して活性種としてのイオンを形成して、このイオンを平板電極12の設置面13上に設置されたガラス基板2上の第2の金属層3に入射させて、この第2の金属層3をエッチングしてパターニングする。なお、これら第1のRF電源17と第2のRF電源18とにて反応室内11にプラズマを生成させるためには、少なくとも2種類以上の異なる周波数の電力を用いればよい。
さらに、反応室11には、検知手段としての制御手段である発光モニタ19が取り付けられている。この発光モニタ19の長手方向における先端部は、反応室11の幅方向における一側面の外側から内側へと貫通した状態で取り付けられている。また、この発光モニタ19の長手方向における基端部は、第2のRF電源18に電気的に接続されており、この第2のRF電源18による電力の供給を制御する。そして、この発光モニタ19は、エッチングの終点検出機構であり、第2のRF電源18の出力信号をモニタリングしてフィードバックする。
具体的に、この発光モニタ19は、反応室11内の平板電極12の設置面13に設置されたガラス基板2上の第2の金属層3のエッチング中における394nm付近の発光をモニタリングする。そして、この発光モニタ19は、この発光モニタ19にて検知した発光信号が最大値、すなわち100%になった点から80%低下した点、すなわち図2中のA点であるエッチング終了時に検出される発光信号を検知して、最も低い周波数の電力である第2のRF電源18の電力の出力を、エッチング開始時の出力よりも低い1000Wに調整して低下させる。
言い換えると、この発光モニタ19は、第2の金属層3のエッチングの終点検出信号をフィードバックして、この第2の金属層3のエッチング開始時に比べ、この第2の金属層3のエッチング終了時に最も周波数の低い高周波電力のパワーを低下させる。すなわち、この発光モニタ19は、第2の金属層3のドライエッチング時に、終点検出用のモニタ信号を低周波側の第2のRF電源18にフィードバックして、このドライエッチング終了近くに第2のRF電源18の出力を下げる。さらに、この発光モニタ19は、第2のRF電源18の出力を1000Wに低下させた状態でエッチングを継続させるとともに、発光信号が飽和した点、すなわち図2中のB点となったときに全体のエッチング時間に対して10%に相当する時間だけオーバーエッチングさせる。
次に、上記第1の実施の形態のドライエッチング装置を用いて製造されたアレイ基板の構成を説明する。
図3ないし図9において、20は液晶表示装置で、この液晶表示装置20は、光変調層に液晶分子を用いた逆スタガ型のアクティブマトリクス方式である。そして、この液晶表示装置20は、フラットパネルディスプレイであり、アレイ基板21を備えている。このアレイ基板21は、略透明な矩形平板状の透光性基板としての絶縁基板であるガラス基板2を有している。このガラス基板2の一主面である表面上には、シリコン窒化膜(SiN)や酸化シリコン膜(SiO)などにて構成された図示しないアンダーコート層が積層されて成膜されている。
このアンダーコート層上には、画素回路用のn型スイッチング素子である複数のnチャネル(n−ch)型の薄膜トランジスタ(TFT)22と、画素回路用のp型スイッチング素子である複数のpチャネル(p−ch)型の薄膜トランジスタ23とのそれぞれがマトリクス状に積層されて形成されている。ここで、これら薄膜トランジスタ22,23のそれぞれは、アンダーコート層上に形成されたp領域である半導体層としての活性層24を有している。この活性層24は、多結晶半導体薄膜としてのポリシリコン薄膜25にて構成されている。なお、このポリシリコン薄膜25は、非単結晶半導体である非晶質半導体薄膜としてのアモルファスシリコン薄膜26のレーザアニールにより結晶化されて形成されている。
そして、活性層24は、この活性層24の中央部に設けられたチャネル領域31を有している。このチャネル領域31の両側には、n領域あるいはp領域である電極部としてのソース領域32およびドレイン領域33のそれぞれが対向して設けられている。さらに、nチャネル型の薄膜トランジスタ22のチャネル領域31とソース領域32およびドレイン領域33との間には、n領域である図示しないLDD(Lightly Doped Drain)領域が形成されている。
さらに、これらチャネル領域31、ソース領域32、ドレイン領域33およびLDD領域のそれぞれを含むアンダーコート層上には、絶縁性を有するシリコン酸化膜である第1絶縁層としての第1の絶縁膜であるゲート絶縁膜34が積層されて成膜されている。さらに、各チャネル領域31に対向したゲート絶縁膜34上には、第1の金属層35のパターニングにて形成されたゲート電極36が積層されて成膜されている。これらゲート電極36は、ゲート絶縁膜34を介して各薄膜トランジスタ22,23のチャネル領域31に対向しており、このチャネル領域31の幅寸法に略等しい幅寸法を有している。
さらに、各薄膜トランジスタ22,23のゲート電極36のそれぞれを含むゲート絶縁膜34上には、絶縁性を有する酸化シリコン膜である第2絶縁層としての第2の絶縁膜である層間絶縁膜37が積層されて成膜されている。そして、これら層間絶縁膜37およびゲート絶縁膜34には、これら層間絶縁膜37およびゲート絶縁膜34のそれぞれを貫通した導通部としての複数のコンタクトホール41,42,43,44が開口されて設けられている。
ここで、コンタクトホール41,42のそれぞれは、nチャネル型の薄膜トランジスタ22のゲート電極36の両側である、この薄膜トランジスタ22のソース領域32およびドレイン領域33上に設けられている。そして、コンタクトホール41は、nチャネル型の薄膜トランジスタ22のソース領域32に連通して開口している。また、コンタクトホール42は、nチャネル型の薄膜トランジスタ22のドレイン領域33に連通して開口している。
さらに、コンタクトホール43,44のそれぞれは、pチャネル型の薄膜トランジスタ23のゲート電極36の両側である、この薄膜トランジスタ23のソース領域32およびドレイン領域33上に設けられている。そして、コンタクトホール43は、pチャネル型の薄膜トランジスタ23のソース領域32に連通して開口している。また、コンタクトホール44は、pチャネル型の薄膜トランジスタ23のドレイン領域33に連通して開口している。
さらに、各薄膜トランジスタ22,23のソース領域32に連通したコンタクトホール41,43には、信号線であるソース電極45がそれぞれ積層されて設けられている。これらソース電極45は、コンタクトホール41,43を介して薄膜トランジスタ22,23のソース領域32に電気的に接続されて導通されている。また、各薄膜トランジスタ22,23のドレイン領域33に連通したコンタクトホール42,44には、信号線であるドレイン電極46がそれぞれ積層されて設けられている。これらドレイン電極46は、コンタクトホール42,44を介して薄膜トランジスタ22,23のドレイン領域33に電気的に接続されて導通されている。ここで、これらソース電極45およびドレイン電極46は、各コンタクトホール41,42,43,44を含む層間絶縁膜37上に積層されて成膜された第2の金属層3のドライエッチング装置1によるドライエッチングにてパターニングされた島状の金属層である。
さらに、各薄膜トランジスタ22,23のソース電極45およびドレイン電極46のそれぞれを含む層間絶縁膜37上には、これら薄膜トランジスタ22,23のそれぞれを覆うように窒化シリコン膜にて構成された保護膜としてのパッシベーション膜48が積層されて成膜されている。このパッシベーション膜48には、このパッシベーション膜48を貫通した導通部としてのコンタクトホール49が開口されて設けられている。このコンタクトホール49は、nチャネル型の薄膜トランジスタ22のソース電極45に連通して開口している。
そして、このコンタクトホール49を含むパッシベーション膜48上には、画素電極51が積層されて成膜されている。この画素電極51は、コンタクトホール49を介してnチャネル型の薄膜トランジスタ22のソース電極45に電気的に接続されて導通されている。なお、この画素電極51は、nチャネル型の薄膜トランジスタ22にて制御される。さらに、この画素電極51を含んだパッシベーション膜48上には、配向膜52が積層されて成膜されている。
一方、アレイ基板21に対向してコモン基板としての矩形平板状の対向基板53が配設されている。この対向基板53は、略透明な矩形平板状の絶縁性基板であるガラス基板54を備えている。このガラス基板54のアレイ基板21に対向した側の一主面には、コモン電極としての対向電極55が積層されて成膜されて設けられている。この対向電極55上には配向膜56が積層されて成膜されている。そして、この対向基板53の配向膜56とアレイ基板21の配向膜52との間には、液晶57が介挿されて封止されて液晶表示装置20が構成されている。
次に、上記第1の実施の形態の液晶表示装置の製造方法を説明する。
まず、プラズマCVD工程として、ガラス基板2上にプラズマCVD(Chemical Vapor Deposition)法でアンダーコート層を形成した後、図3に示すように、PE(Plasma Enhanced)−CVD法によるPE−CVD工程あるいはスパッタリング法によるスパッタリング工程などにて、このアンダーコート層上にアモルファスシリコン薄膜26を50nm程度堆積する。
次いで、レーザ照射工程として、図4に示すように、このアモルファスシリコン薄膜26にエキシマレーザビームなどのエネルギビームを照射してレーザアニールして、このアモルファスシリコン薄膜26を溶融結晶化させてポリシリコン薄膜25にする。
この後、ドライエッチング工程として、図5に示すように、このポリシリコン薄膜25をドライエッチングにて島状にパターニングする。この後、ゲート絶縁膜形成工程として、これら島状のポリシリコン薄膜25を含むアンダーコート層上に、PE−CVD法やECR(Electron-Cyclotron Resonance)−CVD法などにて、酸化シリコン膜(SiO)からなるゲート絶縁膜34を形成する。
この後、第1の金属層形成工程として、pチャネル型の薄膜トランジスタ23の活性層24となるポリシリコン薄膜25上と、nチャネル型の薄膜トランジスタ22のチャネル領域31およびLDD領域となるポリシリコン薄膜25上とのそれぞれに、モリブデン−タンタル合金(Mo−Ta)やモリブデン−タングステン合金(Mo−W)などを成膜して第1の金属層35を形成して、する。
この状態で、第1のイオンドーピング工程として、図6に示すように、この第1の金属層35をマスクとして用いて、nチャネル型の薄膜トランジスタ22のソース領域32およびドレイン領域33となるポリシリコン薄膜25に高濃度のリン(P)をイオンドーピングしてn層として、nチャネル型の薄膜トランジスタ22のソース領域32およびドレイン領域33のそれぞれを形成して片チャンネルのゲート電極36を形成する。
次に、第1の金属層35をパターニングして各薄膜トランジスタ22,23のゲート電極36とした後、レジスト形成工程として、反対側の極性のpチャネル型の薄膜トランジスタ23のゲート電極36上と、nチャネル型の薄膜トランジスタ22のゲート電極36を含むLDD領域、ソース領域32およびドレイン領域33となるポリシリコン薄膜25上のゲート絶縁膜34上とのそれぞれにレジスト61を形成する。
この状態で、第2のイオンドーピング工程として、このレジスト61をマスクとして、pチャネル型の薄膜トランジスタ23のソース領域32およびドレイン領域33となる部分のポリシリコン薄膜25のそれぞれに高濃度のボロン(B)をイオンドーピングしてp層として、pチャネル型の薄膜トランジスタ23のソース領域32およびドレイン領域33のそれぞれを形成する。
この後、レジスト61を除去した後、各薄膜トランジスタ22,23の活性層24をアニールして、これら各薄膜トランジスタ22,23の活性層24のそれぞれドーピングした不純物を活性化させる。
次いで、プラズマCVD工程として、各薄膜トランジスタ22,23それぞれのゲート電極36を含むゲート絶縁膜34上に酸化シリコン膜などを成膜して層間絶縁膜37を形成した後、この層間絶縁膜37にコンタクトホール41,42,43,44のそれぞれを形成して、各薄膜トランジスタ22,23のソース領域32およびドレイン領域33のそれぞれを露出させる。
この状態で、第2の金属層形成工程として、これらコンタクトホール41,42,43,44を含む層間絶縁膜37上の全面に、膜厚50nmのチタン(Ti)層、膜厚400nmのアルミニウム(Al)層および膜厚50nmのチタン(Ti)層の3層の積層膜を順次積層して成膜させて第2の金属層3を成膜する。この後、各薄膜トランジスタ22,23のソース電極45およびドレイン電極46となる第2の金属層3上に図示しないフォトレジストを形成する。
次いで、第2の金属層ドライエッチング工程として、図1に示すように、これらフォトレジストおよび第2の金属層3が形成された側の表面を上側に向けた状態でガラス基板2をドライエッチング装置1の平板電極12の設置面13上に設置させる。この状態で、このドライエッチング装置1の反応室11内にエッチングガスとして塩化ボロンガスが30sccmおよび塩素ガス300がsccmの割合で導入した後、この反応室11内の圧力が15mTorrの圧力となるように調整する。
この後、このドライエッチング装置1の第1のRF電源17および第2のRF電源18のそれぞれに2500Wの電力を投入して、平板電極12の設置面13に設置したガラス基板2上の第2の金属層3をドライエッチングする。このとき、これら第1RF電源17および第2のRF電源18のそれぞれに2500Wの電力を投入したことにより、コイル16と平板電極12の設置面13との間にプラズマが生成される。そして、このプラズマによってエッチングガスが分解されて生成されたイオンが、上部にフォトレジストが形成されていない第2の金属層3に入射して、このフォトレジストが形成されていない部分の第2の金属層3をエッチングにてパターニングする。
このとき、この第2の金属層3のエッチング中に発光モニタ19にて394nm付近の発光をモニタリングして、このモニタリングによる発光信号に基づいて、この発光の強度変化を測定するとともに、この発光信号が最大値から80%に低下した図2中の点Aから、第2のRF電源18の電力を1000Wに低下させる。この状態で、第2の金属層3のエッチングをさらに継続させて、発光信号が飽和した図2中の点Bからさらに全体のエッチング時間に対して10%に相当する時間だけ、さらにエッチングを継続させて第2の金属層3をオーバーエッチングさせる。
この結果、このパターニングされた第2の金属層3によって、各薄膜トランジスタ22,23のソース電極45およびドレイン電極46が形成される。この後、これらソース電極45およびドレイン電極46上のフォトレジストを除去した後、パッシベーション膜形成工程として、各薄膜トランジスタ22,23のソース電極45およびドレイン電極46のそれぞれを含む層間絶縁膜37上に窒化シリコン(SiN)膜であるパッシベーション膜48を形成して、各薄膜トランジスタ22,23を完成する。
この後、図9に示すように、このパッシベーション膜48にコンタクトホール49を形成して、nチャネル型の薄膜トランジスタ22のドレイン電極46を露出させる。
この状態で、このコンタクトホール49を含むパッシベーション膜48上に画素電極51を形成した後、この画素電極51を含むパッシベーション膜48上に配向膜52を形成してアレイ基板21を完成する。
さらに、このアレイ基板21の配向膜52側に、対向基板53の配向膜56側を対向させて取り付けた後、これらアレイ基板21の配向膜52と対向基板53の配向膜56との間に液晶57を注入して介挿させて封止して液晶表示装置20を完成する。
上述したように、上記第1の実施の形態では、ガラス基板2上の第2の金属層3のエッチング中に発光モニタ19にて394nm付近の発光をモニタリングして、発光モニタ19にて測定した発光信号が最大値から80%に低下した図2中の点Aから第2のRF電源18の出力と切り替えて100Wに低下した場合には、nチャンネル型の薄膜トランジスタ22の閾値電圧の平均値が1.75Vとなるとともに、pチャンネル型の薄膜トランジスタ23の閾値電圧の平均値が1.52Vとなった。したがって、この場合は、ウエットエッチングにて第2の金属層3をエッチングしてソース電極45およびドレイン電極46を形成した場合に比べてほとんど変化がなかった。
これに対し、発光モニタ19にて測定した発光信号が減少して飽和した図2中の点Bから、第2のRF電源18の出力を切り替えて1000Wに低下させた場合には、nチャンネル型の薄膜トランジスタ22の閾値電圧の平均値が1.90Vとなるとともに、pチャンネル型の薄膜トランジスタ23の閾値電圧の平均値が2.20Vとなり、第2のEF電源18の出力を切り替えない場合に比べ、各薄膜トランジスタ22,23の閾値電圧の劣化量を低減できるが、充分な効果が得られなかった。
この結果、ドライエッチングをした際の各薄膜トランジスタ22,23の閾値電圧の変化は、オーバーエッチング時に第2の金属層3に入射するイオンがダメージを受けるからだと考えられる。
したがって、第2の金属層3のオーバーエッチングの際に、この第2の金属層3へのイオン入射が抑えられるので、この第2の金属層3、すなわち各薄膜トランジスタ22,23がイオンダメージを受けることが少なくなる。すなわち、これら各薄膜トランジスタ22,23のギャップ中準位が増加することがないから、これら各薄膜トランジスタ22,23の特性の劣化を防止でき、これら薄膜トランジスタ22,23の特性を安定化できる。
ここで、第2の金属層3のドライエッチングの開始の時から第2のEF電源18の出力を低下させた場合には、このドライエッチング時の再付着物による第2の金属層3の側壁の保護の効果が不十分であるから、この第2の金属層3のサイドエッチングが非常に大きくなってしまい適用できなかった。
なお、上記第1の実施の形態では、誘導結合プラズマ型のドライエッチング装置1について説明したが、図10に示す第2の実施の形態のように、容量結合型のドライエッチャーであるドライエッチング装置1でも適用して用いることができる。すなわち、このドライエッチング装置1は、平板電極12の設置面13に対向して設置されたシャワーノズル71が反応室11内に設置されている。このシャワーノズル71は、電気的に絶縁されて接地されており、平板電極12の設置面13に設置されたガラス基板2上の第2の金属層3に向けて設けられている。
そして、この平板電極12には、混合器72が電気的に接続されており、この混合器72には、第1のRF電源17および第2のRF電源18のそれぞれが電気的に接続されている。すなわち、この混合器72は、第1のRF電源17からの出力と、第2のRF電源18からの出力とを混合して同一の平板電極12に印加させる。このとき、第1のRF電源17の周波数は13.56MHzであり、第2のRF電源18の周波数は4MHzである。また、第1のRF電源17および第2のRF電源18のそれぞれは、一端が混合器72に電気的に接続されており、他端が電気的に絶縁されて接地されている。
したがって、発光モニタ19にて測定した発光信号をフィードバックして、第2のRF電源18の出力をエッチング終了時に低下させることによって、各薄膜トランジスタ22,23へのダメージを低減でき、これら各薄膜トランジスタ22,23の閾値電圧の変動を抑制できるから、上記第1の実施の形態のドライエッチング装置1と同様の作用効果を奏することができる。
さらに、上記各実施の形態では、エッチング終了検出機構として発光モニタ19を用いたが、反応室11内の圧力の変動を検出する圧力変動モニタや、反応室11内の圧力を自動調圧する調圧バルブの開閉度を検出するモニタなどのエッチング終点検出機構である制御手段であっても、対応させて用いることができる。
また、各薄膜トランジスタ22,23のソース電極45およびドレイン電極46を形成するための第2の金属層3以外のドライエッチングが可能な被エッチング体、例えばゲート電極26を形成するための第1の金属層35や、各コンタクトホール41,42,43,44,49のエッチングなどにも適用させて用いることができる。
本発明のドライエッチング装置の第1の実施の形態を示す説明側面図である。 同上ドライエッチング装置にてエッチングする際の時間と発光信号の強度との関係を示すグラフである。 同上ドライエッチング装置にて製造されるアレイ基板の絶縁基板上に非晶質半導体薄膜を形成した状態を示す説明断面図である。 同上非晶質半導体薄膜を結晶化して多結晶半導体薄膜にする状態を示す説明断面図である。 同上多結晶半導体薄膜をパターニングした状態を示す説明断面図である。 同上非晶質半導体薄膜を含む絶縁基板上にゲート絶縁膜を介して形成した第1の金属層をマスクとして高濃度のリンをドープする状態を示す説明断面図である。 同上第1の金属層を含むゲート絶縁膜上に形成したレジストをマスクとして高濃度のボロンをドープする状態を示す説明断面図である。 同上第1の金属層を含むゲート絶縁膜上の層間絶縁膜上にソース電極およびドレイン電極を形成した状態を示す説明断面図である。 同上ソース電極およびドレイン電極を備えた液晶表示装置を示す説明断面図である。 本発明の第2の実施の形態のドライエッチング装置を示す説明側面図である。
符号の説明
1 ドライエッチング装置
2 絶縁基板としてのガラス基板
3 被エッチング体としての膜体である第2の金属層
11 反応室
12 第1の電極としての平板電極
16 第2の電極としてのコイル
19 制御手段としての発光モニタ
61 レジスト

Claims (4)

  1. エッチングガスをプラズマで分解して生成された活性種で、被エッチング体をエッチングするドライエッチング方法であって、
    少なくとも2種類以上の異なる周波数の電力で前記プラズマを生成し、
    前記エッチング終了時に最も低い周波数の電力の出力を、前記エッチング開始時よりも低下させる
    ことを特徴とするドライエッチング方法。
  2. 被エッチング体は、絶縁基板の一主面に設けた膜体であり、
    この膜体の一主面に設けたレジストをマスクとして、前記膜体をエッチングする
    ことを特徴とする請求項1記載のドライエッチング方法。
  3. エッチングの終了時に検出される信号を検知して、最も周波数の小さい電力の出力を調整する
    ことを特徴とした請求項1または2記載のドライエッチング方法。
  4. エッチングガスが充填された反応室と、
    この反応室に取り付けられた第1の電極と、
    前記反応室内に設けられ、被エッチング体が前記第1の電極に対向して設置される第2の電極と、
    これら第1の電極および第2の電極の間に少なくとも2種類以上の異なる周波数の電力を供給して前記反応室内にプラズマを発生させ、このプラズマにて前記エッチングガスが分解されて形成された活性種で前記被エッチング体をエッチングする際に、このエッチング終了時に最も低い周波数の電力の出力を前記エッチング開始時よりも低下する制御手段と
    を具備したことを特徴としたドライエッチング装置。
JP2003435919A 2003-12-26 2003-12-26 ドライエッチング方法およびその装置 Pending JP2005197322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003435919A JP2005197322A (ja) 2003-12-26 2003-12-26 ドライエッチング方法およびその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003435919A JP2005197322A (ja) 2003-12-26 2003-12-26 ドライエッチング方法およびその装置

Publications (1)

Publication Number Publication Date
JP2005197322A true JP2005197322A (ja) 2005-07-21

Family

ID=34815830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003435919A Pending JP2005197322A (ja) 2003-12-26 2003-12-26 ドライエッチング方法およびその装置

Country Status (1)

Country Link
JP (1) JP2005197322A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173159A (ja) * 2014-03-11 2015-10-01 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173159A (ja) * 2014-03-11 2015-10-01 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Similar Documents

Publication Publication Date Title
US7170138B2 (en) Semiconductor device
JP5775189B2 (ja) 半導体装置
US7122833B2 (en) Semiconductor integrated circuit and method of fabricating same
US20160163741A1 (en) Thin film transistor and display device using the same
US20050042785A1 (en) Method of manufacturing a semiconductor device
JP2015167261A (ja) 半導体装置
KR20060127173A (ko) 반도체 장치의 제조 방법 및 절연막의 에칭 방법
JPH05114724A (ja) 絶縁ゲイト型半導体装置およびその作製方法
JPH1174541A (ja) ディスプレイ基板の製造方法
JPH08167596A (ja) プラズマ処理装置、プラズマ処理方法及び半導体装置の作製方法
CN107316874B (zh) 阵列基板及其制作方法、显示装置
US8304781B2 (en) Circuit board provided with monolithic circuit having thin film transistor on substrate, and display device having the circuit board
US7833826B2 (en) Film formation method, thin-film transistor and solar battery
KR100335556B1 (ko) 반도체장치의 제조방법 및 제조장치
US7968889B2 (en) Semiconductor device with thinned gate insulating film and polycrystal semiconductor layer and production method thereof
US20120104403A1 (en) Thin film transistor and method for producing the same
JP2005197322A (ja) ドライエッチング方法およびその装置
US20060267115A1 (en) Semiconductor device and method of manufacturing the same
JP2010098321A (ja) 半導体装置
JPH11160736A (ja) アクティブマトリクス装置
JP3318439B2 (ja) 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
JP2007115750A (ja) 薄膜トランジスタおよびその製造方法
KR101100423B1 (ko) 실리콘 박막트랜지스터, 실리콘 박막트랜지스터의 게이트절연층 형성 방법 및 이를 이용한 실리콘 박막트랜지스터의제조방법
JP3494280B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP2002203841A (ja) 薄膜の加工方法と薄膜トランジスタの製造方法および高密度プラズマエッチング装置