JPH05114724A - 絶縁ゲイト型半導体装置およびその作製方法 - Google Patents

絶縁ゲイト型半導体装置およびその作製方法

Info

Publication number
JPH05114724A
JPH05114724A JP4030220A JP3022092A JPH05114724A JP H05114724 A JPH05114724 A JP H05114724A JP 4030220 A JP4030220 A JP 4030220A JP 3022092 A JP3022092 A JP 3022092A JP H05114724 A JPH05114724 A JP H05114724A
Authority
JP
Japan
Prior art keywords
region
impurity region
gate electrode
impurity
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4030220A
Other languages
English (en)
Other versions
JP2794678B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Kouyuu Chiyou
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP4030220A priority Critical patent/JP2794678B2/ja
Priority to US07/933,810 priority patent/US5308998A/en
Priority to KR1019920015388A priority patent/KR960011183B1/ko
Priority to US08/043,782 priority patent/US5545571A/en
Publication of JPH05114724A publication Critical patent/JPH05114724A/ja
Priority to US08/209,063 priority patent/US5913112A/en
Priority to US08/216,277 priority patent/US5650338A/en
Priority to US08/467,984 priority patent/US5962870A/en
Priority to KR1019960009115A priority patent/KR960011184B1/ko
Priority to US08/620,857 priority patent/USRE36314E/en
Priority to US09/137,527 priority patent/US6331723B1/en
Application granted granted Critical
Publication of JP2794678B2 publication Critical patent/JP2794678B2/ja
Priority to US09/983,523 priority patent/US6803600B2/en
Priority to US10/939,969 priority patent/US7456427B2/en
Priority to US12/277,547 priority patent/US7821011B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【構成】 ＭＯＳＦＥＴにおいて、ＬＤＤ領域を形成す
るにあたって、最初に、ゲイト電極となるべき部分をマ
スクとしてセルフアライン法で低濃度不純物領域（第１
の不純物領域）を形成したのち、熱酸化法等の方法によ
ってゲイト電極となるべき部分を酸化し、内部にゲイト
電極を形成し、ゲイト電極側面に生成した酸化物層をマ
スクとしてセルフアライン法で高濃度不純物領域（第２
の不純物領域）を形成することを特徴とする半導体装置
の作製方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速性に優れ、また、
高集積化の可能な絶縁ゲイト電界効果型半導体素子（半
導体装置）の作製方法に関する。本発明による半導体素
子は、マイクロプロセッサーやマイクロコントローラ、
マイクロコンピュータ、あるいは半導体メモリー等に使
用されるものである。
【０００２】
【従来の技術】半導体素子の微細化、高集積化に関し
て、多くの研究開発が進められている。特に、ＭＯＳＦ
ＥＴと呼ばれる絶縁ゲイト電界効果型半導体素子の微細
化技術の進歩はめざましい。ＭＯＳとは、金属（Metal)
−酸化物(Oxide) −半導体(Semi-conductor)の頭文字を
取ったものである。金属は、純粋な金属でなくとも、十
分に導電率の大きな半導体材料や、半導体と金属の合金
なども含めた広い意味で使用される。また、金属と半導
体の間の酸化物のかわりに、純粋な酸化物だけではな
く、窒化物等の十分に抵抗の大きな絶縁性材料が用いら
れることもあり、そのような場合には、厳密にはＭＯＳ
という用語は正しくないが、以下、本明細書では窒化物
その他の絶縁物をも含めて、このような構造を有する電
界効果型素子をＭＯＳＦＥＴと称することとする。
【０００３】ＭＯＳＦＥＴの微細化は、ゲイト電極の幅
を小さくすることによっておこなわれる。ゲイト電極の
幅が小さくなるということは、その下のチャネル領域の
長さ、すなわち、チャネル長が小さくなるということで
あり、このことは、チャネル長をキャリヤが通過するに
要する時間を小さくすることとなり、結果的には高集積
化とともに高速化ももたらされる。
【０００４】しかしながら、そのことによって、別な問
題（短チャネル効果）も生じる。その中で最も重要なも
のはホットエレクトロンの問題である。従来のような、
十分に不純物濃度の大きなソースおよびドレインという
不純物領域に、極性が反対の不純物がドープされたチャ
ネル領域がはさまれた構造では、チャネル領域をせばめ
るにしたがって、ソースとドレインに印加される電圧に
よってチャネル領域と不純物領域の境界付近の電界が大
きくなる。その結果、ＭＯＳＦＥＴの動作は極めて不安
定になる。
【０００５】そのような問題点を解決する目的で提唱さ
れた新しいＭＯＳＦＥＴの構造が、ＬＤＤ（Lightly-Do
ped-Drain)という構造である。これは、典型的には図２
（Ｄ）に示される。図２（Ｄ）において、不純物濃度の
大きな領域２０６よりも浅く設けられた不純物濃度の小
さな領域２０７がＬＤＤと呼ばれる。このような領域を
設けることによって、チャネル領域と不純物領域の境界
近傍の電界を小さくし、素子の動作を安定化させること
が可能となった。
【０００６】ＬＤＤは、通常、図２のように形成され
る。図２は、ＮＭＯＳの例を示したがＰＭＯＳであって
も同様に形成される。最初に、ｐ型の半導体基板上に酸
化膜と導電性膜が形成され、これらはエッチングされ
て、図２（Ａ）に示すようにゲイト絶縁膜２０２とゲイ
ト電極２０１となる。そして、このゲイト電極をマスク
として、自己整合（セルフアライン）的に、例えば、イ
オン打ち込み法等によって、比較的不純物濃度の小さい
（記号ではｎ- と表される）不純物領域２０３が形成さ
れる。
【０００７】次いで、この上にＰＳＧのような絶縁被膜
２０４が形成される。そして、この絶縁被膜２０４は、
バイアスプラズマエッチのような異方性エッチング法
（方向性エッチング法ともいう）によって、除去される
が、異方性エッチングの結果、ゲイト電極の側面ではＰ
ＳＧがエッチングされないで、図２（Ｃ）に２０５で示
すような形状で残る。この残留物をスペーサーと称す
る。そして、このスペーサー２０５をマスクとして、セ
ルフアライン的に不純物濃度の大きい（記号ではｎ+ と
表される）不純物領域２０６が形成される。そして、こ
のｎ+ 型不純物領域がＦＥＴのソース、ドレインとして
用いられる。
【０００８】このようなＬＤＤ構造を採用することによ
って、従来の方法では、０．５μｍが限界であるといわ
れていたチャネル長を０．１μｍまで狭めることが可能
であることが示されている。
【０００９】
【発明が解決しようとする課題】しかしながら、このこ
とによって短チャネル化の問題が全て解決されたわけで
はない。もう一つの問題点はゲイト幅を小さくすること
によるゲイト電極の抵抗の問題である。短チャネル化に
よって、動作速度を向上させたとしても、ゲイト電極の
抵抗が大きければ、その分を打ち消してしまうだけ伝播
速度が低下する。ゲイト電極の抵抗を低下させるには例
えば、従来使用されていた不純物濃度の大きな多結晶シ
リコンのかわりに抵抗率の小さな金属シリサイドを用い
ることや、ゲイト電極と平行にアルミニウムのような低
抵抗配線をを走らせることが検討され、採用されている
が、それとて、ゲイト電極の幅が０．３μｍ以下となる
状況では限界となることが予想される。
【００１０】その場合の別な解決方法として、ゲイト電
極の高さと幅の比（アスペクト比）を大きくすることが
考えられる。ゲイト電極のアスペクト比を大きくするこ
とによって、ゲイト電極の断面積を大きくし、抵抗を下
げることが可能となる。しかしながら、従来のＬＤＤ
は、その作製上の問題からアスペクト比を無制限に大き
くはできなかった。
【００１１】それは異方性エッチングで形成されるスペ
ーサーの幅がゲイト電極の高さに依存するためである。
通常、スペーサーの幅はゲイト電極の高さの２０％以上
となった。したがって、図２のＬＤＤ領域２０７の幅Ｌ
を０．１μｍとする場合には、ゲイト電極の高さｈは
０．５μｍ以下でなければならなかった。もし、ゲイト
電極がそれ以上の高さとなれば、Ｌは０．１μｍ以上と
なる。このことは、ソース、ドレイン間の抵抗が増える
ことであり、望ましくない。
【００１２】今、ゲイト電極の高さｈが０．５μｍ、ゲ
イト電極の幅Ｗが１．０μｍ、ＬＤＤの幅Ｌが０．１μ
ｍであるとしよう。この素子のスケールを小さくして、
Ｗを０．５μｍとしようとすれば、ゲイト電極の抵抗を
維持するためには、ｈは１．０μｍでなければならな
い。しかし、そのためにＬは０．２μｍとなってしま
う。すなわち、ゲイト電極の抵抗は変わらないが、ＯＮ
状態（ゲイト電極に電圧が印加されて、チャネル領域の
抵抗がｎ- 領域の抵抗に比べて十分小さくなった状態）
でのソース、ドレイン間の抵抗が２倍となる。一方、チ
ャネル長が半分になったので、素子は２倍の速度で応答
することが期待できるが、ソース、ドレイン間の抵抗が
２倍になったのでそのことはキャンセルされてしまう。
結局、素子の高集積化が達成されただけで、速度の点で
は従来のままである。一方、Ｌを従来と同じに保つに
は、ｈを０．５μｍとしなければならないが、そうすれ
ば、ゲイト電極の抵抗が２倍となり、結局、高速性は得
られない。
【００１３】通常の例では、スペーサーの幅は、ゲイト
電極の高さの５０％から１００％であり、上に示したも
のよりもかなり苦しい条件となる。したがって、従来の
ＬＤＤ作製方法ではゲイト電極のアスペクト比は１以
下、多くは０．２以下であった。また、このスペーサー
の幅は、ばらつきが大きく、各トランジスター間での特
性がまちまちになることが多くあった。このように、従
来のＬＤＤの作製方法は短チャネルでの安定性とそれに
伴う高集積化と高速性をもたらした反面、その作製上の
問題からより一層の高速化、高集積化の妨げとなるとい
う矛盾を呈している。
【００１４】また、最近では、半導体単結晶基板以外
に、ガラス等の絶縁性基板上に薄膜状の半導体素子を形
成し、半導体集積回路を構成したり、あるいは、単結晶
の半導体基板上ではあっても、その上に形成された絶縁
膜上に薄膜状半導体素子を形成したりする場合がある。
前者は、液晶ディスプレーやイメージセンサー、後者は
３次元ＩＣに見出される。このような薄膜状半導体はＴ
ＦＴ（薄膜トランジスタ）と呼ばれるが、この場合にも
ＬＤＤ構造を必要とされることがある。しかしながら、
例えば、大面積のガラス基板上にＴＦＴを形成する場合
には、ＰＳＧの膜厚が同一基板上で場所によって異なっ
てしまうため、スペーサーの大きさが場所によって異な
ってしまうという問題を有する。
【００１５】３次元ＩＣの場合でも、下に別の素子が設
けられている場合には素子が水平に形成されることが少
ないのでスペーサーの大きさを一定に保つことは難し
い。従来はこのようなＴＦＴにおいても特に十分な考察
がなされることなく、従来通りのＬＤＤ形成法が使用さ
れてきたため、十分な特性、歩留りが得られるものでは
なかった。
【００１６】本発明は、ＴＦＴにおいてＬＤＤ構造を作
製する方法として、以上のような問題点を克服した全く
新しい方法を提唱し、また、全く新しいＬＤＤ型ＴＦＴ
を提唱する。
【００１７】
【問題を解決するための手段】本発明の典型的な例を図
１に示す。本発明によって得られるＴＦＴは図１（Ｃ）
に示すように、主としてチタン（Ｔｉ）、アルミニウム
（Ａｌ）、タンタル（Ｔａ）、クロム（Ｃｒ）単独、あ
るいはそれらの合金からなるゲイト電極１０５とそれを
取り囲んで設けられた陽極酸化法によって形成された前
記ゲイト電極の酸化物層１０４、そして、ゲイト電極の
下に設けられたゲイト絶縁膜１０２、一対の第１の不純
物領域１０７、同じく一対の第２の不純物領域１０６、
第１の不純物領域にはさまれたチャネル領域とからな
る。
【００１８】図１はＮＭＯＳの場合であるが、ＰＭＯＳ
であっても同様に実施することができる。本発明を実施
する手順を述べる。最初に、ｐ型のシリコン等の薄膜半
導体層上に酸化膜等の絶縁膜と上記金属膜が形成され、
この絶縁膜と金属膜はエッチングされて、図１（Ａ）に
示すようにゲイト電極となるべき部分１０１およびゲイ
ト絶縁膜１０２となる。そして、このゲイト電極となる
べき部分をマスクとして、自己整合（セルフアライン）
的に、例えば、イオン打ち込み法等によって、１×１０
17〜５×１０18ｃｍ-3程度の濃度の不純物濃度の小さい
（記号ではｎ- と表される）第１の不純物領域１０３が
形成される。
【００１９】次いで陽極酸化法によって、ゲイト電極と
なるべき部分の表面が酸化される。この工程によって、
ゲイト電極となるべき部分の表面が後退する。そして、
最終的には酸化物層１０４の内部にゲイト電極１０５が
残る。（図１（Ｂ））この工程ではゲイト電極と不純物
領域１０３の位置関係はイオン打ち込み直後のものとは
異なる。本発明では、素子を電界効果型トランジスター
として効率的に動作させる必要があるので、ゲイト電極
と不純物領域の位置関係には十分な注意を払わなくては
ならない。すなわち、不純物領域とゲイト電極が全く重
ならない部分が著しく大きい場合（オフセット状態）で
は、チャネルの形成が不十分であり、逆に不純物領域と
ゲイト電極が必要以上に重なった場合には寄生容量の発
生により、動作速度の低下等がもたらされる。
【００２０】しかしながら、本発明においては、イオン
打ち込み法を使用する場合には、イオンの２次散乱によ
る不純物領域の広がりは、イオンの加速エネルギー等に
よって計算でき、さらに、ゲイト電極の後退は、酸化物
層の厚さによって決定されるので、これも設計事項とし
て盛り込まれる。したがって、本発明では、精密な設計
によって、ゲイト電極と不純物領域の位置関係を最適な
状態にすることができる。すなわち、酸化物層の厚さは
１０ｎｍ以下の精度で制御でき、さらに、イオン打ち込
みの際の２次散乱についても同程度で制御できるため、
この位置関係は１０ｎｍ以下の精度で作製することがで
きる。
【００２１】さて、このようにして形成されたゲイト電
極１０５とその周囲の酸化物層１０４をマスクとして、
セルフアライン的に１×１０20〜５×１０21ｃｍ-3とい
う不純物濃度の大きい（記号ではｎ+ と表される）第２
の不純物領域１０６が形成される。先に形成された第１
の不純物領域は図中の１０７に残り、ＬＤＤとして機能
する。このようにして、従来のＬＤＤ作製方法による場
合と同じ形状を有するＬＤＤを得ることができる。この
工程で注目すべきことは、図から明らかなように、ＬＤ
Ｄの幅Ｌが、ゲイト電極の高さに制約されることがない
ため、ゲイト電極のアスペクト比を大きくすることがで
きるということである。
【００２２】さらに、本発明では、ＬＤＤの幅Ｌを極め
て微妙に制御できる。例えば、Ｌを１０ｎｍから０．１
μｍまで、任意に変化させることができる。しかも、同
じ程度の精度で、ゲイト電極とＬＤＤの重なりを制御で
きることは先に述べた通りである。また、このときのチ
ャネル長Ｗとしては０．５μｍ以下が可能である。従来
の方法では、ＬＤＤの幅を１００ｎｍ以下とすることは
極めて困難で、２０％程度の誤差は当然であったが、本
発明を利用すれば、ＬＤＤの幅を１０〜１００ｎｍにお
いて、１０％程度の誤差で作製することが可能である。
【００２３】さらに、本発明では、従来のＬＤＤ作製方
法に比べて、スペーサーとなるべき絶縁被膜を形成する
必要がないので工程が簡略化され、生産性が向上する。
また、陽極酸化法で得られる酸化物の厚さはゲイト電極
の側面でも上面でも同じで、極めて均質で、絶縁特性も
よい。また、基板上の場所による厚さの違いも特には見
出せない。
【００２４】以上の例は従来と同様なＬＤＤ構造を得る
ためのものであるが、ＬＤＤと同様な機能は不純物領域
に実質的にアモルファスあるいはセミアモルファスのよ
うな非結晶半導体領域を形成することによって実現され
る。その例を図３に示す。
【００２５】図３において、図１の場合と同様な構造を
有するゲイト電極部が存在する。そして、不純物ドープ
された非結晶半導体領域３０８と通常の実質的に多結晶
あるいは実質的に単結晶な通常の不純物領域３０７とが
形成される。このような、実質的に非結晶な領域を設け
ることによって、ＬＤＤの場合と同様にＴＦＴの特性を
向上させることが可能であることを本発明人らが見いだ
した。もちろんこの非結晶領域にはタングリンボンドが
できるだけ少なくなるように水素やハロゲンで、半導体
中のダングリングボンドを十分にターミネイトする必要
がある。
【００２６】このような非結晶領域を設けることによっ
て図４（ａ）に示すように、良好なＴＦＴ特性を示すこ
とができた。図４（ｂ）は、従来のＬＤＤ構造や非結晶
領域を有しないＴＦＴであり、図から明らかなように、
ゲイト電圧ＶG が正の場合にドレイン電流ＩD が急激に
増加するだけでなく、本来であればＩD は一定の低い値
にとどまることが要求されるＶG が負の場合にもＩD が
漸増する。このような特性は逆方向リークと呼ばれるも
ので、ＴＦＴを相補的に動作させる場合には重大な問題
である。
【００２７】これに対し、非結晶領域を有する場合に
は、図４（ａ）に示すように、理想的なＭＯＳＦＥＴ特
性を示す。このように非結晶領域を設けることによって
特性が向上する原因についてはまだ良く判っていない。
１つには、非結晶領域では、結晶領域に比べて、添加さ
れた不純物元素のイオン化率が低く、そのため同じだけ
の不純物が添加された場合であっても、より低い不純物
濃度を有しているかのように振る舞うためと考えられ
る。例えば、シリコンでは、アモルファス状態では、イ
オン化率は室温で０．１〜１０％というように、単結晶
あるいは多結晶半導体の場合（ほぼ１００％）に比べて
著しく小さい。
【００２８】あるいは、非結晶状態ではバンドギャップ
が結晶状態に比して大きいので、そが原因とも考えられ
る。例えば図４（ｅ）、（ｆ）のようなエネルギーバン
ド図から説明が可能である。通常のＬＤＤ構造のＴＦＴ
では、ソース／チャネル／ドレインのエネルギーバンド
図は、図４（ｃ）、（ｄ）のようになっている。中央の
盛り上がったところが、チャネル領域である。また、階
段状の部分はＬＤＤ領域である。ゲイト電極に電圧が印
加されていない場合には図（ｃ）で示されるが、ゲイト
電極に負の大きな電圧が印加されると、図（ｄ）で示さ
れるようになる。このとき、ソースとチャネル領域、お
よびチャネル領域とドレインの間には禁制帯があって、
電子やホール等のキャリヤは移動できないのであるが、
トンネル効果やバンドギャップ中のトラップ準位をホッ
ピングしてキャリヤがギャップを飛び越える。ＬＤＤ構
造でない通常のＴＦＴであれば、ギャップの幅はより小
さいため、より電流は流れやすい。これが逆方向リーク
であると考えられている。この減少はＴＦＴでは特に顕
著である。それは、ＴＦＴが多結晶等の不均質な材料で
あるため、粒界等に起因するトラップ準位が多いためと
推定される。
【００２９】一方、ＬＤＤ領域のバンドギャップを大き
くするとこのような逆方向リークは低減する。ＬＤＤの
バンドギャップが大きい例は図４の（ｅ）および（ｆ）
に示される。図（ｅ）はゲイトに電圧の印加されていな
い状態、（ｆ）はゲイトに負の大きな電圧の印加された
状態を示す。（ｆ）から明らかなように（ｄ）と比べて
負の電圧が印加されたときのソースとチャネル領域、あ
るいはチャネル領域とドレイン間のギャップの幅が大き
い。トンネル効果はトンネル障壁の幅（この場合はギャ
ップの幅）によって著しく影響を受け、ギャップの幅の
僅かの増加で著しくその確率は低下する。また、局在準
位を経由したホッピングも複合的なトンネル効果である
のでギャップの幅が大きくなると飛躍的にその確率は小
さくなる。以上のような理由で、バンドギャップの大き
なＬＤＤ領域を形成することは意味のあることであると
考えられる。そして、多結晶シリコンのバンドギャップ
が１．１ｅＶであるのに対し、アモルファスシリコンの
バンドギャップは１．５〜１．８ｅＶであり、このよう
な広いバンドギャップを有する材料をＬＤＤに用いるこ
とは極めて理想的である。以下に実施例を示し、より詳
細に本発明を説明する。
【００３０】
【実施例】〔実施例１〕 本発明を用いた実施例につい
て記載する。この実施例では石英ガラス基板上に形成し
たＮチャネル型ＴＦＴに本発明を用いた場合を示す。本
実施例を図３に示す。まず、図３（Ａ）に示すように、
石英基板３０１上に、減圧ＣＶＤ法によって低温酸化膜
（酸化珪素）３０２を厚さ１０〜５００ｎｍ、例えば、
１００ｎｍ形成する。ついで、同じく、減圧ＣＶＤ法に
よって、真性のアモルファス状態のシリコン膜を、厚さ
１０〜１００ｎｍ、例えば、２０ｎｍだけ形成する。こ
のとき、成膜温度を上げて、微結晶、あるいは多結晶状
態の膜を形成してもよい。また、アモルファスのシリコ
ン膜の作製には、上記の減圧ＣＶＤ法以外に、プラズマ
ＣＶＤ法や光ＣＶＤ法を用いてもよい。このようにして
作製されたアモルファスシリコン膜を適当な大きさ、例
えば１０×３０μｍ2 の長方形、にパターニングし、こ
れにエキシマーレーザー光を照射することによって結晶
化をおこなった。エキシマーレーザーとしては、ＫｒＦ
レーザー（波長２４８ｎｍ、パルス幅１０ｎｓｅｃ）を
用い、レーザーのエネルギー密度は１５０〜２５０ｍＪ
／ｃｍ2 、例えば２００ｍＪ／ｃｍ2 とすればよい。１
〜１０個のパルスを照射することによって結晶化は達成
される。
【００３１】その後、ＥＣＲプラズマＣＶＤ法によっ
て、厚さ５０〜１５０ｎｍ、例えば７０ｎｍのゲイト絶
縁膜（酸化珪素）と、電子ビーム真空蒸着法によって、
厚さ１００〜８００ｎｍ、例えば５００ｎｍのアルミニ
ウム膜を形成し、これをパターニングして、ゲイト電極
となるべき部分３０３およびゲイト絶縁膜３０４を形成
する。ゲイト電極の幅としては、例えば、５００ｎｍと
した。そして、砒素イオンを打ち込んで、不純物濃度１
×１０17〜５×１０18ｃｍ-3、好ましくは、１×１０18
〜２×１０18ｃｍ-3、例えば、２×１０18ｃｍ-3のｎ-
型不純物領域３０５を形成する。
【００３２】次に、図３（Ｂ）に示すように、陽極酸化
法によって、ゲイト電極となるべき部分を酸化し、ゲイ
ト電極の表面に厚さ２００ｎｍの酸化アルミニウム膜を
形成する。酸化の方法としては、例えば、Ｌ−酒石酸を
エチレングリコールに５％の濃度で希釈し、アンモニア
を用いてｐＨを７．０±０．２に調整した溶液中に基板
ごと浸し、直流電源の正極を基板に、負極を溶液中に浸
した白金電極に接続し、２０ｍＡの定電流状態で、１０
０Ｖに到達するまで電圧を印加し、酸化をおこなう。さ
らに、電圧が１００Ｖに達したならば、電圧一定のま
ま、電流が０．１ｍＡになるまで酸化をおこなう。この
ようにして酸化アルミニウム膜を得る。
【００３３】このとき酸化アルミニウムは、図３（Ｂ）
に記号３０６で示されているように、ゲイト電極を包む
ようになっている。この状態で再びイオン注入法によっ
て、砒素イオンを打ち込み、ｎ+ 型の不純物領域３０７
を形成する。不純物濃度は１×１０20〜５×１０21ｃｍ
-3、例えば０．８×１０21ｃｍ-3とすればよい。
【００３４】その後、図３（Ｃ）に示されるように、先
のレーザー照射と同じ条件で、基板上面からレーザー照
射をおこなう。このとき、ゲイト電極の上面には酸化ア
ルミニウム膜が形成されているためゲイト電極に対する
ダメージは低減される。もし十分な厚さの酸化膜がアル
ミニウム表面されていなければ、レーザー光の照射によ
って、アルミニウムが膨張したり、融解したりして、ゲ
イト電極・配線が剥がれたり、飛散したり、変形してし
まう。十分な厚さの酸化膜で覆われていれば、内部のア
ルミニウムが瞬間的に融解することがあっても、その形
を留めたまま凝固するので何ら問題はおこらない。
【００３５】また、ゲイト電極とその周囲の酸化物層の
下にはレーザー光が達しない。このため、先のイオン打
ち込みによってアモルファス化した領域３０７および３
０８のうち、酸化物層３０６の下の部分は結晶化しな
い。このようにして、非結晶領域の不純物領域を有する
ＴＦＴが形成される。その効果については先に述べたと
おりであった。
【００３６】非結晶領域を設けるかわりに、シリコン
に、例えば、炭素、窒素、酸素等を化学量論的あるいは
非化学量論的な比率で混入した領域を設けることによっ
ても、バンドギャップを大きくすることが可能であり、
したがって、同様な効果を得ることが可能なことが知ら
れているが、炭素や酸素、窒素といった元素はシリコン
半導体にとって好ましい材料でなく、その濃度の低下が
求められている。これに対し、本実施例で示したアモル
ファスシリコン等の非結晶半導体を用いる方法は、これ
ら有害元素を一切使用しないクリーンな方法である。本
発明をさらに効果的に実施せんとすれば、炭素、窒素、
酸素の各濃度を７×１０19ｃｍ-3以下とすることが望ま
れる。
【００３７】さて、このようにして結晶化をおこなった
のち、結晶化部分および非結晶部分の半導体特性を向上
させるために１気圧の水素ガス中で２５０℃で２時間パ
ッシベーションをおこなった。なぜなら、そのままでは
チャネル領域および非結晶領域の半導体中の局在準位が
多いためＴＦＴを十分に動作させることが出来ないから
である。
【００３８】その後、従来の集積回路の作製の場合と同
様に層間絶縁物として、リンガラス層３０９を形成す
る。リンガラス層の形成には、例えば、減圧ＣＶＤ法を
用いればよい。材料ガスとしては、モノシランＳｉＨ4
と酸素Ｏ2 とホスフィンＰＨ3 を用い、４５０℃で反応
させて得られる。
【００３９】その後、層間絶縁膜に電極形成用の穴を開
け、アルミ電極３１０を形成する。こうして、図３
（Ｄ）に示されるようなＮチャネル型ＴＦＴ装置が完成
する。本発明によってゲイト電極および配線は、陽極酸
化された酸化物層によって覆われている。例えば、液晶
ディスプレー用のマトリクス回路の場合には、ゲイト配
線は多くの信号線と立体交差する必要があった。その場
合に、ゲイト配線と信号線の間には層間絶縁物層によっ
て絶縁されているが、絶縁層の不均質性や、耐圧の低さ
のために、ゲイト配線が信号線と短絡することがよくあ
った。
【００４０】本発明では、ＰＳＧ等の絶縁特性に問題の
ある皮膜に加えて、ゲイト配線は耐圧の極めて大きく、
緻密な（ピンホール等の無い）酸化物層で覆われている
ので、そのような短絡は極めて起こりにくい。その結
果、液晶マトリクスの歩留り向上の上で最大の問題点で
あった、交差配線の短絡は全く問題にする必要がなく、
歩留りを著しく向上させることができる。
【００４１】本実施例によって得られたＴＦＴの特性を
図４（ａ）に示す。ＴＦＴのチャネル領域の大きさは
０．５μｍ×２０μｍ、非結晶領域３０８の幅は０．１
μｍであった。また、測定において、ソース／ドレイン
間の電圧は５Ｖととした。同じく（ｂ）は通常の構造を
有するＴＦＴでチャネル領域の大きさは０．５μｍ×２
０μｍであった。図から明らかなように、本発明を実施
することによって逆方向リークが解消されるとともに、
オフ電流（ゲイト電圧が０Ｖのときのドレイン電流）も
著しく低下した。特にオフ電流の小さなＴＦＴは、アク
ティブマトリクス型液晶パネルにおいて、画素の制御用
に用いる上で重要である。なぜならば、そのような目的
で使用されるＴＦＴのオフ電流が大きい場合には、キャ
パシターから電荷がリークしてしまうからである。本実
施例ではＮチャネル型ＴＦＴについて記述したが、Ｐチ
ャネル型ＴＦＴについても同様に作製できる。
【００４２】〔実施例２〕 図５ないし図７には本実施
例を示す。まず、基板５０１としてコーニング７０５９
ガラスを使用した。そしてアモルファスシリコン被膜を
プラズマＣＶＤ法によって１５０ｎｍだけ形成した。こ
れを６００℃で６０時間、窒素雰囲気中でアニールし、
再結晶化させた。さらに、これをパターニングして、島
状の半導体領域５０２および５０３を形成した。ここ
で、半導体領域５０２は後にＰチャネルＴＦＴとなる領
域で、半導体領域１０３はＮチャネルＴＦＴとなる領域
である。
【００４３】さらに、酸化珪素をターゲットとする酸素
雰囲気中でのスパッタ法によって、ゲイト酸化膜５０４
を厚さ１１５ｎｍだけ堆積し、次に、電子ビーム蒸着に
よってアルミニウム被膜を形成して、これをパターニン
グし、ＰチャネルＴＦＴのゲイト電極５０６、Ｎチャネ
ルＴＦＴのゲイト電極５０７、配線５０５および５０８
を形成した。このようにして、ＴＦＴの外形を整えた。
このときのチャネルの大きさは、長さを８μｍ、幅を８
μｍとした。また、全てのゲイト電極・配線は電気的に
接続されている。ここまでの工程で得られたＴＦＴの状
態を図５（Ａ）に示す。
【００４４】ついで、図５（Ｂ）に示すように右側のＴ
ＦＴ領域５０３にフォトレジスト５０９を塗布した状態
で弗化ホウソイオン（ＢＦ3 + ）あるいはホウ素イオン
（Ｂ+ ）をイオン注入して、左側のＴＦＴ領域５０２に
セルフアライン的にＰ型の不純物領域５１０を形成す
る。イオンエネルギーは７０〜１００ｋｅＶ、ドーズ量
は１〜５×１０13ｃｍ-2とした。
【００４５】この不純物領域形成工程は公知の他の技
術、例えばプラズマドーピング（ドーパントを含むガス
のプラズマをターゲットに吹きつけることにドーピング
をおこなう方法）によって、おこなってもよい。イオン
注入法による場合においても、プラズマドーピングによ
る場合においても、このようにして形成された不純物領
域は、イオン衝撃やプラズマ衝撃によって、実質的に非
結晶状態であり、極めて結晶性のよくない状態である。
【００４６】同様に、左側のＴＦＴ領域５０２にフォト
レジスト５１１を塗布した状態でＮ型不純物（例えばリ
ン）の導入をおこない、Ｎ型不純物領域５１２を形成す
る。
【００４７】さらに、ゲイト電極・配線５０５〜５０８
に電気を通じ、陽極酸化法によって、ゲイト電極・配線
５０５〜５０８の周囲（上面および側面）に酸化アルミ
ニウムの被膜５１３〜５１６を形成した。陽極酸化は以
下のような条件でおこなった。このときの基板の上面図
の例を図６（Ａ）に示す。すなわち、全ての金属配線
（例えばゲイト配線である５０６や５０７）は同一配線
５５０に接続されている。
【００４８】溶液としては３％の酒石酸のエチレングリ
コール溶液を５％アンモニアで中和して、ｐＨを７．０
±０．２とした溶液を使用しておこなった。溶液中に陰
極として白金を浸し、さらに基板ごと浸して、配線５５
０を電源の陽極に接続した。温度は２５±２℃に保っ
た。
【００４９】この状態で、最初、０．５ｍＡ／ｃｍ2 の
電流を流し、電圧が２５０Ｖに達したら、電圧を一定に
保ったまま通電し、電流が０．００５ｍＡ／ｃｍ2 にな
ったところで電流を止め、陽極酸化を終了させた。この
ようにして得られた陽極酸化膜の厚さは３２０ｎｍであ
った。以上のようにして、ゲイト電極・配線の周囲に図
５（Ｄ）で示されるような酸化物５１３〜５１６を形成
した。
【００５０】そして、レーザーアニールをおこなった。
レーザーアニールは、試料をＸＹステージに固定して、
大気中（１０2 ｔｏｒｒ以上）で１×３００ｍｍ2 の大
きさのレーザー光を移動させながら照射しておこなっ
た。レーザーはＫｒＦエキシマーレーザーを用い、例え
ば３５０ｍＪ／ｃｍ2 のパワー密度のレーザーパルスを
５０ショット照射した。このようなレーザーアニールに
よっては、酸化物５１４および５１６の下に位置する不
純物領域に関してはレーザー光が到達しないので、結晶
化が起こらず、非結晶領域が形成される。その幅は陽極
酸化によって、ゲイト電極部分（ゲイト電極とその周囲
の酸化物）の幅の増加分ｂだけである。その様子を図５
（Ｄ）に示す。このようにして、Ｐ型の結晶不純物領域
５１７とそれに隣接してＰ型の非結晶不純物領域５１８
が、さらにＮ型の結晶不純物領域５１９とそれに隣接し
てＮ型の非結晶不純物領域５２０が形成される。また、
陽極酸化によって、ゲイト電極の表面は後退するので、
図に示すように、幅ａだけゲイト電極と不純物領域の重
ならない部分（オフセット領域）が形成される。ゲイト
電極の後退の大きさは、陽極酸化によって形成される酸
化膜の厚さの１／３〜１／２である。ｂとしては０．１
〜０．２μｍが、また、ａとしては０．０３〜０．２μ
ｍとすることによって良好な特性が得られた。
【００５１】上述のレーザーアニールによって、必要な
箇所の結晶化がおこなわれたのであるが、同時に、レー
ザー照射の際の衝撃によって、陽極酸化膜の一部にクラ
ックや穴、アルミニウムの溶出が観測された。そこで、
再び、最初の条件で酸化をおこない、クラックを塞ぎ、
露出したアルミニウムの表面を酸化した。ただ、このと
きは電流の調整に注意しなければならない。すなわち、
クラックの部分やアルミニウムの露出した部分の面積は
極めて小さいので、最初の条件と全く同じ条件の電流を
流した場合には、電流がそのような狭い部分に集中して
しまい、化学反応（酸化反応）が著しく進行して、局所
的に非常な発熱をもたらし、破壊してしまうことがあ
る。
【００５２】そこで、電流は電圧を見ながら徐々に上げ
ていった。例えば、酸化開始時の設定電流は、最初の陽
極酸化の１〜５％程度がよい。この酸化工程ではゲイト
電極の表面が一様に酸化されるのではないので、電流密
度という定義は適切でないが、あえて、最初の条件と対
比する目的で電流密度をという単位を使用すると、通電
開始時に５μＡ／ｃｍ2 の電流を流し、１分間に２Ｖづ
つ上昇させていった。そして、電圧が２５０Ｖになった
ところで通電をやめた。この最大電圧の値は、必要とさ
れる陽極酸化物の厚さによって決定され、本発明人らの
知見によれば、厚さは最大電圧にほぼ比例する。例え
ば、最大電圧が２５０Ｖでは、得られる陽極酸化物の厚
さは約３２０ｎｍであった。
【００５３】このようにして、配線の欠陥を除去した。
その後、大気中でレーザー照射によって、アルミニウム
配線をエッチングした。レーザーとしてはフラッシュラ
ンプ励起のＱスイッチＮｄ：ＹＡＧレーザー（波長１０
６４ｎｍ）の第２高調波（波長５３２ｎｍ）を使用し、
そのスポット径は５μｍとした。レーザー光のパルス幅
は５ｎｓｅｃであった。また、エネルギー密度は１ｋＪ
／ｃｍ2 とした。試料をＸＹステージ上に固定し、ビー
ムを照射して、例えば図６（Ｂ）において、５５１や５
５２で示されるような部分のエッチングをおこなった。
【００５４】このエッチングプロセスは、公知のフォト
リソグラフィー工程によっておこなってもよい。いずれ
の方法を選択するかはコストと量産性の問題である。一
般に、フォトリソグラフィー法は、エッチングする箇所
が多い場合や、エッチングの形状が複雑な場合、エッチ
ングする部分の面積が広い場合に適している。しかし、
エッチングする箇所が少なく、またその面積が小さく、
形状も簡単である場合にはレーザーでエッチングする方
がコスト的にも優れている場合がある。図６（Ｂ）のよ
うな簡単なパターンでのエッチングで、しかも、それほ
どの精度も要求されない場合にはレーザーによるエッチ
ングの方が優れている。
【００５５】さらに、試料をＣＶＤ成膜装置のチャンバ
ーに搬入し、酸化珪素被膜を堆積し、これを層間絶縁膜
（例えば図５（Ｅ）の５２１）とした。そして、電極形
成用穴（図６（Ｃ）の５５３）を形成した。このとき、
エッチングは、層間絶縁物である酸化珪素とゲイト電極
・配線を被覆している酸化アルミニウムのみを選択的に
除去することが望まれ、したがって、酸化珪素および酸
化アルミニウムに対するエッチング速度の方が、アルミ
ニウムおよびシリコンに対する場合よりも大きいことが
必要とされる。本発明人らの知見によれば、いわゆるバ
ッファー弗酸（弗化水素と弗化アンモニウムが混合され
た溶液）では、好適なエッチング比が得られた。例え
ば、半導体製造用高純度弗化水素酸（５０ｗｔ％）と同
弗化アンモニウム溶液（４０ｗｔ％）とを１：１０の比
率で混合した溶液では、酸化アルミニウムのエッチング
速度は６０ｎｍ／分であるのに対し、アルミニウムは１
５ｎｍ／分であった。また、四弗化炭素を用いた反応性
イオンエッチングでは、酸化珪素はエッチングされる
が、酸化アルミニウムおよびアルミニウムはほとんどエ
ッチングされない。この特性を利用して、配線のコンタ
クト付近の酸化珪素のみを反応性エッチングによってエ
ッチングし、その後、バッファー弗酸によって、配線の
周囲の酸化アルミニウムのみをエッチングするという方
法も採用できる。このときの反応性イオンエッチングの
条件としては、ガス流量２０ｓｃｃｍ、圧力０．０８ｔ
ｏｒｒ、ＲＦパワー１００Ｗとした。酸化珪素のエッチ
ングレイトは１０ｎｍ／分であった。このようにして、
電極の穴明けをおこなった。マスクはフォトレジストで
あった。
【００５６】その後、金属配線５２２〜５２４を図５
（Ｅ）あるいは図６（Ｃ）に示されるように形成した。
図６で示される上面図を回路図によって表現したのが図
７である。最初、ＰチャネルＴＦＴのゲイト電極は配線
５０７に接続されていたのであるが、後に切断されて、
ＮチャネルＴＦＴのソース（あるいはドレイン）と接続
された。また、ＰチャネルＴＦＴのソース（あるいはド
レイン）は最終的には配線５０７に接続された。
【００５７】〔実施例３〕 図８には本実施例の断面図
を示す。まず、基板８０１としてコーニング７０５９ガ
ラスを使用した。そして、下地の酸化珪素皮膜８０２を
厚さ１００ｎｍだけ、スパッタ法によって形成した。さ
らに、アモルファスシリコン被膜８０３をプラズマＣＶ
Ｄ法によって５０ｎｍだけ形成した。その上にアモルフ
ァスシリコン膜の保護の目的で酸化珪素膜８０４をやは
りスパッタ法によって、２０ｎｍだけ形成した。これを
６００℃で７２時間、窒素雰囲気中でアニールし、再結
晶化させた。さらに、これをフォトリソグラフィー法と
反応性イオンエッチング（ＲＩＥ）法によってパターニ
ングして、図８（Ａ）に示すように島状の半導体領域を
形成した。島状半導体領域形成後、保護用酸化珪素膜８
０４を除去した。その除去には実施例２で用いたバッフ
ァー弗酸を使用した。
【００５８】さらに、酸化珪素をターゲットとする酸素
雰囲気中でのスパッタ法によって、ゲイト酸化膜８０５
を厚さ１１５ｎｍだけ堆積した。この状態でプラズマド
ープ法によってゲイト酸化膜８０５中にリンイオンをド
ープした。これは、ゲイト酸化膜中に存在するナトリウ
ム等の可動イオンをゲッタリングするためで、ナトリウ
ムの濃度が素子の動作に障害とならない程度に低い場合
にはおこなわなくてもよい。本実施例では、プラズマ加
速電圧は１０ｋｅＶで、ドーズ量は２×１０14ｃｍ-2で
あった。ついで、６００℃で２４時間アニールをおこな
って、プラズマドープの衝撃によって生じた、酸化膜、
シリコン膜のダメージを回復させた。
【００５９】次に、スパッタリング法によってアルミニ
ウム被膜を形成して、これを混酸（５％の硝酸を添加し
た燐酸溶液）によってパターニングし、ゲイト電極・配
線８０６を形成した。エッチングレートは、エッチング
の温度を４０℃としてときは２２５ｎｍ／分であった。
このようにして、ＴＦＴの外形を整えた。このときのチ
ャネルの大きさは、長さを８μｍ、幅を２０μｍとし
た。
【００６０】次に、イオン注入法によって、半導体領域
にＮ型の不純物領域（ソース、ドレイン）８０７を形成
した。ドーパントとしてはリンイオンを使用し、イオン
エネルギーは８０ｋｅＶ、ドーズ量は５×１０15ｃｍ-2
とした。ドーピングは図に示すように、酸化膜を透過し
て不純物を打ち込むスルーインプラによっておこなっ
た。このようなスルーインプラを使用するメリットは、
後のレーザーアニールによる再結晶化の過程で、不純物
領域の表面の滑らかさが保たれるということである。ス
ルーインプラでない場合には、再結晶の際に、不純物領
域の表面に多数の結晶核が生じ、表面に凹凸が生じる。
このようにして、図８（Ｂ）に示されるような構造が得
られた。なお、当然のことながら、このようなイオン注
入によって不純物の注入された部分の結晶性は著しく劣
化し、実質的に非結晶状態（アモルファス状態、あるい
はそれに近い多結晶状態）になっている。
【００６１】さらに、配線８０６に電気を通じ、陽極酸
化法によって、ゲイト電極・配線の周囲（上面および側
面）に酸化アルミニウムの被膜８０８を形成した。陽極
酸化は、３％の酒石酸のエチレングリコール溶液を５％
アンモニアで中和して、ｐＨを７．０±０．２とした溶
液を使用しておこなった。まず、溶液中に陰極として白
金を浸し、さらにＴＦＴを基板ごと浸して、配線８０６
を電源の陽極に接続した。温度は２５±２℃に保った。
【００６２】この状態で、最初、０．５ｍＡ／ｃｍ2 の
電流を流し、電圧が２００Ｖに達したら、電圧を一定に
保ったまま通電し、電流が０．００５ｍＡ／ｃｍ2 にな
ったところで電流を止め、陽極酸化を終了させた。この
ようにして得られた陽極酸化膜の厚さは約２５０ｎｍで
あった。その様子を図８（Ｃ）に示す。
【００６３】その後、レーザーアニールをおこなった。
レーザーはＫｒＦエキシマーレーザーを用い、例えば３
５０ｍＪ／ｃｍ2 のパワー密度のレーザーパルスを１０
ショット照射した。少なくとも１回のレーザー照射によ
って、非結晶状態のシリコンの結晶性をＴＦＴの動作に
耐えられるまで回復させることができることは確かめら
れているが、レーザーのパワーのふらつきによる不良の
発生確率を十分に低下させるためには、十分な回数のレ
ーザー照射が望ましい。しかしながら、あまりにも多数
のレーザー照射は生産性を低下させることとなるので、
本実施例で用いた１０回程度が最も望ましいことが明ら
かになった。
【００６４】レーザーアニールは、量産性を高めるため
に大気圧下でおこなった。すでに、不純物領域の上には
酸化珪素膜が形成されているので、特に問題となること
はなかった。もし、不純物領域が露出された状態でレー
ザーアニールをおこなっても、結晶化と同時に、大気か
ら不純物領域内に酸素が侵入し、結晶性が良くないた
め、十分な特性を有するＴＦＴが得られなかった。その
ため、不純物領域が露出したものは、真空中でレーザー
アニールをおこなう必要があった。
【００６５】また、本実施例では、図８（Ｄ）に示され
るように、レーザー光を斜めから入射させた。例えば、
本実施例では、基板の垂線に対して１０°の角度でレー
ザー光を照射した。角度は作製する素子の設計仕様に合
わせて決定される。このようにすることによって、レー
ザーによって、不純物領域のうち結晶化される領域を非
対称とすることができる。すなわち、図中の領域８０
９、８１０は十分に結晶化された不純物領域である。領
域８１１は不純物領域ではないが、レーザー光によって
結晶化された領域である。領域８１２は不純物領域であ
るが結晶化がなされていない領域である。例えば、ホッ
トエレクトロンの発生しやすいドレイン側には、図８
（Ｄ）の右側の不純物領域を使用すればよい。
【００６６】このようにして、素子の形状を整えた。そ
の後は、通常のように、酸化珪素のスパッタ成膜によっ
て層間絶縁物を形成し、公知のフォトリソグラフィー技
術によって電極用孔を形成して、半導体領域あるいはゲ
イト電極・配線の表面を露出させ、最後に、金属被膜を
選択的に形成して、素子を完成させた。
【００６７】〔実施例４〕 本発明によって得られるＴ
ＦＴにおいては、非結晶半導体領域やオフセット領域の
幅によって、オフ電流だけでなく、ソース／ドレイン間
の耐圧や動作速度が変化する。したがって、例えば、陽
極酸化膜の厚さやイオン注入エネルギー等のパラメータ
を最適化することによって、目的に応じたＴＦＴを作製
することが出来る。しかしながら、これらのパラメータ
は一般に１枚の基板上に形成された個々のＴＦＴに対し
て、調節できるものではない。例えば、実際の回路にお
いては１枚の基板上に、低速動作でもよいが、高耐圧の
ＴＦＴと低耐圧でもよいが、高速動作が要求されるＴＦ
Ｔが同時に形成されることが望まれる場合がある。一般
に、本発明あるいは類似の発明である特願平３−２３７
１００においては、オフセット領域の幅が大きいほど、
オフ電流が小さく、耐圧性も向上するが、動作速度が低
下するという欠点もあった。
【００６８】本実施例はこのような問題を解決する１例
を示す。図９（上面図）および図１０（断面図）には本
実施例を示す。本実施例では、特願平３−２９６３３１
に記述されるような、ＰチャネルＴＦＴとＮチャネルＴ
ＦＴを１つの画素（液晶画素等『を駆動するために使用
する画像表示方法において使用される回路の作製に関す
るものである。ここで、ＮチャネルＴＦＴは高速性が要
求され、耐圧はさほど問題とされない。一方、Ｐチャネ
ルＴＦＴは、動作速度はさほど問題とされないが、オフ
電流が低いことが必要とされ、場合によっては耐圧性が
よいことも必要とされる。したがって、ＮチャネルＴＦ
Ｔは陽極酸化膜が薄く（２０〜１００ｎｍ）、Ｐチャネ
ルＴＦＴは陽極酸化膜が厚い（２５０〜４００ｎｍ）こ
とが望まれる。以下にその作製工程について説明する。
【００６９】実施例２の場合と同様にコーニング７０５
９を基板９０１として、Ｎ型不純物領域９０２、Ｐ型不
純物領域９０３、ゲイト絶縁膜９０４ゲイト電極・配線
９０６と９０７を形成した。ゲイト電極・配線はいずれ
も配線９５０に接続されている。（図９（Ａ）、図１０
（Ａ））
【００７０】さらに、ゲイト電極・配線９０６、９０７
に電気を通じ、陽極酸化法によって、ゲイト電極・配線
９０６、９０７の周囲（上面および側面）に酸化アルミ
ニウムの被膜９１３、９１４を形成した。陽極酸化は実
施例２と同じ条件でおこなった。ただし、最大電圧は５
０Ｖととした。したがって、この工程で作製された陽極
酸化膜の厚さは約６０ｎｍである。（図１０（Ｂ））
【００７１】次に図９（Ｂ）において、９５１で示され
るように、ゲイト電極・配線９０６をレーザーエッチン
グによって配線９５０から切り離した。そして、この状
態で再び、陽極酸化を始めた。条件は先と同じである
が、このときには最大電圧は２５０Ｖまで上げた。その
結果、配線９０６には電流が流れないので、何の変化も
生じなかったが、配線９０７には電流が流れるため、ゲ
イト配線９０７の周囲に厚さ約３００ｎｍの酸化アルミ
ニウム皮膜が形成された。（図１０（ｃ））
【００７２】その後、レーザーアニールをおこなった。
その条件は実施例２と同じとした。この場合には、Ｎチ
ャネルＴＦＴ（図１０左側）は、非結晶領域は無視でき
るほど狭いのであるが、陽極酸化膜によってアルミニウ
ムの配線の表面を覆っておかなければ、レーザー光の照
射によって著しいダメージがあったので、例え、薄くと
も陽極酸化膜を形成する必要があった。一方、Ｐチャネ
ルＴＦＴ（図１０右側）は陽極酸化膜の厚さが３００ｎ
ｍであり、非結晶領域も１５０〜２００ｎｍ存在した。
また、オフセット領域の幅も１００〜１５０ｎｍであっ
たと推定される。（図１０（Ｄ））
【００７３】その後、実施例２の場合と同様に、大気中
でレーザー照射によって、アルミニウム配線の必要な箇
所をエッチングし、ＰチャネルＴＦＴのゲイト電極を配
線９０７から分離し、また、配線９５０を切断した。さ
らに、層間絶縁膜を形成し、コンタクトホールを形成
し、配線９２４や９１１を形成した。このようにして、
回路が形成された。
【００７４】このようにして作製された回路において
は、ＮチャネルＴＦＴは、オフセット領域や非結晶領域
の幅が小さく、オフ電流は若干多いが、高速性に優れて
いた。一方、ＰチャネルＴＦＴは、高速動作は困難であ
ったが、オフ電流が少なく、画素キャパシターに蓄積さ
れた電荷を保持する能力に優れていた。
【００７５】このように１枚の基板上に機能が異なるＴ
ＦＴを集積しなければならない場合は他にもある。例え
ば、液晶表示ドライバーにおいては、シフトレジスター
等の論理回路には高速ＴＦＴが、出力回路には高耐圧Ｔ
ＦＴが要求される。このような相反する目的に応じたＴ
ＦＴを作製する場合には本実施例で示した方法は有効で
ある。
【００７６】
【発明の効果】本発明によって、極めて制約の少ないＬ
ＤＤ型ＴＦＴを作製することが可能となった。本文中で
も述べたように、本発明を利用すれば、ゲイト電極のア
スペクト比にほとんど制限されることなくＬＤＤ領域を
形成しうる。また、そのＬＤＤ領域の幅も１０〜１００
ｎｍの間で極めて精密に制御することができる。特に本
発明は、短チャネル化によって、今後進展すると考えら
れるゲイト電極の高アスペクト比化に対して有効な方法
である。
【００７７】もちろん、従来通りのアスペクト比が１以
下の低アスペクト比のゲイト電極においても、本発明を
使用することは可能で、従来のＬＤＤ作製方法に比し
て、絶縁膜の形成とその異方性エッチングの工程が不要
となり、また、ＬＤＤ領域の幅も精密に制御することが
可能であるため、本発明の効果は著しい。
【００７８】本発明は主としてシリコン系の半導体装置
について述べたが、ゲルマニウムや炭化珪素、砒化ガリ
ウム等の他の材料を使用する半導体装置にも本発明が適
用されうることは明白である。
【図面の簡単な説明】
【図１】本発明によるＬＤＤの作製方法の断面図を示
す。
【図２】従来のＬＤＤ作製方法の断面図を示す。
【図３】本発明を利用した絶縁基板上へのＮＭＯＳの作
製方法を示す。
【図４】本実施例で作製したＴＦＴの特性を示す。
【図５】本発明によるＴＦＴの作製工程例の断面図を示
す。
【図６】本発明によるＴＦＴの作製工程例の上面図を示
す。
【図７】本発明によるＴＦＴの作製工程例を回路図によ
って示す。
【図８】本発明によるＴＦＴの作製工程例の断面図を示
す。
【図９】本発明によるＴＦＴの作製工程例の上面図を示
す。
【図１０】本発明によるＴＦＴの作製工程例の断面図を
示す。
【符号の説明】
１０１ ゲイト電極となるべき部分 １０２ ゲイト絶縁膜 １０３ ｎ- 不純物領域 １０４ 酸化物層 １０５ ゲイト電極 １０６ ｎ+ 不純物領域 １０７ ＬＤＤ領域

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体上に形成された絶縁性被膜上に、
    ゲイト電極となるべき部分を形成する工程と、前記部分
    をマスクとして不純物を半導体中に導入し、自己整合的
    に第１の不純物領域を形成する工程と、陽極酸化法によ
    って前記部分を酸化する工程と、前記工程によって酸化
    されたゲイト電極の部分をマスクとして不純物を半導体
    中に導入し、自己整合的に第２の不純物領域を形成する
    工程とを有することを特徴とする絶縁ゲイト型半導体装
    置の作製方法。
  2. 【請求項２】 請求項１において、ゲイト電極の高さ
    は、その幅の１倍以上であることを特徴とする絶縁ゲイ
    ト型半導体装置の作製方法。
  3. 【請求項３】 請求項１において、第１の不純物領域の
    不純物濃度は、第２の不純物領域の不純物濃度よりも小
    さいことを特徴とする絶縁ゲイト型半導体装置の作製方
    法。
  4. 【請求項４】 金属のゲイト電極と、該ゲイト電極を包
    んで形成された陽極酸化物層と、薄膜状のチャネル領域
    と、該チャネル領域を挟んで形成された一対の第１の不
    純物領域と、各第１の不純物領域に隣接した第２の不純
    物領域とを有することを特徴とする薄膜状の絶縁ゲイト
    型半導体装置。
  5. 【請求項５】 請求項４において、第１の不純物領域は
    非晶質状態であることを特徴とする絶縁ゲイト型半導体
    装置。
  6. 【請求項６】 請求項４において、チャネル領域、第１
    の不純物領域、第２の不純物領域での、炭素、窒素、酸
    素の濃度は、いずれも７×１０19ｃｍ-3以下であること
    を特徴とする絶縁ゲイト型半導体装置。
  7. 【請求項７】 基板上に形成された半導体領域と、該半
    導体領域を覆って形成された絶縁皮膜と、該絶縁皮膜上
    に形成され、その側面および上面がその酸化物で覆われ
    た金属ゲイト電極とを有する絶縁ゲイト型半導体装置
    で、レーザーあるいはそれと同等なエネルギーを有する
    電磁波の照射によって活性化された不純物領域と、該不
    純物領域に添加された不純物と少なくとも１つは同じ不
    純物を含有する該不純物領域上の絶縁皮膜とを有するこ
    とを特徴とする絶縁ゲイト型半導体装置。
  8. 【請求項８】 前記請求項７において、レーザーあるい
    はそれと同等なエネルギーを有する電磁波の照射によっ
    て不純物領域を活性化する工程は、１００Ｔｏｒｒ以上
    の圧力下でおこなわれたことを特徴とする絶縁ゲイト型
    半導体装置。
  9. 【請求項９】 前記請求項７において、レーザーあるい
    はそれと同等なエネルギーを有する電磁波の照射によっ
    て不純物領域を活性化する工程は、実質的に大気中でお
    こなわれたことを特徴とする絶縁ゲイト型半導体装置。
  10. 【請求項１０】 前記請求項７において、すくなくとも
    １つの不純物領域は、チャネル領域に隣接する非結晶領
    域と、該非結晶領域に隣接する結晶領域とからなること
    を特徴とする絶縁ゲイト型半導体装置。
JP4030220A 1991-03-06 1992-01-21 絶縁ゲイト型半導体装置およびその作製方法 Expired - Lifetime JP2794678B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP4030220A JP2794678B2 (ja) 1991-08-26 1992-01-21 絶縁ゲイト型半導体装置およびその作製方法
US07/933,810 US5308998A (en) 1991-08-26 1992-08-24 Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
KR1019920015388A KR960011183B1 (ko) 1991-08-26 1992-08-26 반도체 장치
US08/043,782 US5545571A (en) 1991-08-26 1993-04-06 Method of making TFT with anodic oxidation process using positive and negative voltages
US08/209,063 US5913112A (en) 1991-03-06 1994-03-11 Method of manufacturing an insulated gate field effect semiconductor device having an offset region and/or lightly doped region
US08/216,277 US5650338A (en) 1991-08-26 1994-03-23 Method for forming thin film transistor
US08/467,984 US5962870A (en) 1991-08-26 1995-06-06 Insulated gate field effect semiconductor devices
KR1019960009115A KR960011184B1 (ko) 1991-08-26 1996-03-29 절연게이트형 전계효과 반도체 장치
US08/620,857 USRE36314E (en) 1991-03-06 1996-06-04 Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
US09/137,527 US6331723B1 (en) 1991-08-26 1998-08-21 Active matrix display device having at least two transistors having LDD region in one pixel
US09/983,523 US6803600B2 (en) 1991-08-26 2001-10-24 Insulated gate field effect semiconductor devices and method of manufacturing the same
US10/939,969 US7456427B2 (en) 1991-08-26 2004-09-14 Insulated gate field effect semiconductor devices and method of manufacturing the same
US12/277,547 US7821011B2 (en) 1991-08-26 2008-11-25 Insulated gate field effect semiconductor devices and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-238713 1991-08-26
JP23871391 1991-08-26
JP4030220A JP2794678B2 (ja) 1991-08-26 1992-01-21 絶縁ゲイト型半導体装置およびその作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP12473098A Division JP3494280B2 (ja) 1998-05-07 1998-05-07 絶縁ゲイト型電界効果半導体装置
JP12472998A Division JPH114006A (ja) 1998-05-07 1998-05-07 絶縁ゲイト型電界効果半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH05114724A true JPH05114724A (ja) 1993-05-07
JP2794678B2 JP2794678B2 (ja) 1998-09-10

Family

ID=26368534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4030220A Expired - Lifetime JP2794678B2 (ja) 1991-03-06 1992-01-21 絶縁ゲイト型半導体装置およびその作製方法

Country Status (3)

Country Link
US (7) US5308998A (ja)
JP (1) JP2794678B2 (ja)
KR (1) KR960011183B1 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730124A (ja) * 1993-07-06 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP0645802A2 (en) * 1993-09-20 1995-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07218932A (ja) * 1993-09-20 1995-08-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5770486A (en) * 1993-03-22 1998-06-23 Semiconductor Energy Lab Method of forming a transistor with an LDD structure
US5889291A (en) * 1994-04-22 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
US6388291B1 (en) 1994-04-29 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
KR100350112B1 (ko) * 1999-04-02 2002-08-24 샤프 가부시키가이샤 반도체장치의 제조방법
US6455875B2 (en) 1992-10-09 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having enhanced field mobility
US6475839B2 (en) 1993-11-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing of TFT device by backside laser irradiation
US6507069B1 (en) 1994-07-14 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6534832B2 (en) 1993-09-07 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device and glass member and substrate member having film comprising aluminum, nitrogen and oxygen
US6559478B1 (en) 1994-05-26 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of fabricating same
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
US6835607B2 (en) 1993-10-01 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same
JP2005026712A (ja) * 2004-09-17 2005-01-27 Semiconductor Energy Lab Co Ltd 薄膜集積回路、アクティブ型液晶表示装置
JP2005045278A (ja) * 2004-09-17 2005-02-17 Semiconductor Energy Lab Co Ltd 薄膜集積回路および薄膜集積回路の作製方法
KR100473237B1 (ko) * 2000-04-28 2005-03-09 마쯔시다덴기산교 가부시키가이샤 박막트랜지스터와 그 제조방법 및 그것을 사용한액정표시장치
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6955954B2 (en) 1993-12-22 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2008175842A (ja) * 2007-01-16 2008-07-31 Hitachi Displays Ltd 表示装置
JP2010098321A (ja) * 1993-09-20 2010-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
JP2018046300A (ja) * 2007-07-06 2018-03-22 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2794499B2 (ja) 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5545571A (en) * 1991-08-26 1996-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of making TFT with anodic oxidation process using positive and negative voltages
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US6979840B1 (en) * 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
US6759680B1 (en) 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
US7253440B1 (en) 1991-10-16 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least first and second thin film transistors
US7071910B1 (en) * 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3144032B2 (ja) * 1992-03-30 2001-03-07 ソニー株式会社 薄膜トランジスタ及びその製造方法
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
US5508216A (en) * 1992-06-24 1996-04-16 Seiko Epson Corporation Thin film transistor, solid device, display device and manufacturing method of a thin film transistor
CN1244891C (zh) * 1992-08-27 2006-03-08 株式会社半导体能源研究所 有源矩阵显示器
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW425637B (en) 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US6683350B1 (en) * 1993-02-05 2004-01-27 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JP3375681B2 (ja) * 1993-06-04 2003-02-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JPH0799322A (ja) * 1993-06-24 1995-04-11 Mitsubishi Electric Corp 薄膜トランジスタを有する半導体装置およびその製造方法
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
EP0923138B1 (en) * 1993-07-26 2002-10-30 Seiko Epson Corporation Thin -film semiconductor device, its manufacture and display sytem
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JPH0766152A (ja) * 1993-08-30 1995-03-10 Sony Corp 半導体装置の製造方法
JPH0766420A (ja) * 1993-08-31 1995-03-10 Matsushita Electric Ind Co Ltd 薄膜の加工方法
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
US5576231A (en) * 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
CN100367461C (zh) 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US5811326A (en) * 1994-01-17 1998-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
JP3377853B2 (ja) * 1994-03-23 2003-02-17 ティーディーケイ株式会社 薄膜トランジスタの作製方法
GB9406900D0 (en) * 1994-04-07 1994-06-01 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin -film transistors
US6747627B1 (en) 1994-04-22 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3330736B2 (ja) * 1994-07-14 2002-09-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5548132A (en) * 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
JPH08172202A (ja) * 1994-12-20 1996-07-02 Sharp Corp 薄膜トランジスタおよびその製造方法
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US5612234A (en) * 1995-10-04 1997-03-18 Lg Electronics Inc. Method for manufacturing a thin film transistor
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US5798281A (en) * 1995-11-08 1998-08-25 Texas Instruments Incorporated Method for stressing oxide in MOS devices during fabrication using first and second opposite potentials
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2720862B2 (ja) * 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3527009B2 (ja) 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
JP3765902B2 (ja) * 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
US5877560A (en) * 1997-02-21 1999-03-02 Raytheon Company Flip chip microwave module and fabrication method
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100265553B1 (ko) * 1997-05-23 2000-09-15 구본준 박막트랜지스터의 제조방법
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP3417866B2 (ja) * 1999-03-11 2003-06-16 株式会社東芝 半導体装置およびその製造方法
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
IT1306182B1 (it) * 1999-08-02 2001-05-30 Shine Spa Procedimento per la anodizzazione selettiva in due fasi di uno stratodi semiconduttore per la formazione di silicio poroso.
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
US6291302B1 (en) * 2000-01-14 2001-09-18 Advanced Micro Devices, Inc. Selective laser anneal process using highly reflective aluminum mask
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US6809012B2 (en) 2001-01-18 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor using laser annealing
US6312999B1 (en) * 2001-03-29 2001-11-06 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
TW480735B (en) * 2001-04-24 2002-03-21 United Microelectronics Corp Structure and manufacturing method of polysilicon thin film transistor
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6780789B1 (en) * 2002-08-29 2004-08-24 Advanced Micro Devices, Inc. Laser thermal oxidation to form ultra-thin gate oxide
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
TWI316736B (en) * 2003-05-02 2009-11-01 Au Optronics Corp Method of fabricating polysilicon film by excimer laser crystallization process
US7294874B2 (en) * 2003-08-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing a semiconductor device, and a semiconductor device
WO2005047966A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR100686338B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시 장치
DE112004002245T5 (de) * 2003-11-28 2006-11-09 Fuji Electric Holdings Co., Ltd., Kawasaki Schaltvorrichtung
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
US7915058B2 (en) * 2005-01-28 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Substrate having pattern and method for manufacturing the same, and semiconductor device and method for manufacturing the same
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4671729B2 (ja) * 2005-03-28 2011-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7888702B2 (en) 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
KR101267499B1 (ko) * 2005-08-18 2013-05-31 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터
US9359061B2 (en) * 2005-10-31 2016-06-07 The Boeing Company Compliant stiffener for aircraft fuselage
TW200804902A (en) * 2006-07-14 2008-01-16 Innolux Display Corp Transflective liquid crystal display panel and method for manufacturing the same
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101488445B (zh) * 2008-01-15 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于减轻65纳米以上节点的Ioff散射的方法
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
CN102945807B (zh) * 2012-11-15 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管的制备方法及薄膜晶体管
US9263275B2 (en) * 2013-03-12 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Interface for metal gate integration
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
US10608012B2 (en) * 2017-08-29 2020-03-31 Micron Technology, Inc. Memory devices including memory cells and related methods
KR102426957B1 (ko) * 2017-10-17 2022-08-01 캐논 가부시끼가이샤 임프린트 장치, 및 물품의 제조 방법
US10665698B2 (en) * 2018-10-19 2020-05-26 International Business Machines Corporation Reducing gate-induced-drain-leakage current in a transistor by forming an enhanced band gap layer at the channel-to-drain interface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS62214669A (ja) * 1986-03-14 1987-09-21 Nec Corp 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法
JPS63219152A (ja) * 1987-03-06 1988-09-12 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
JPH02228041A (ja) * 1989-03-01 1990-09-11 Agency Of Ind Science & Technol 半導体装置の製造方法

Family Cites Families (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE265973C (ja)
JPS4834686A (ja) * 1971-09-09 1973-05-21
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
US3833496A (en) * 1973-04-06 1974-09-03 Ethyl Corp Oil composition
US4065781A (en) 1974-06-21 1977-12-27 Westinghouse Electric Corporation Insulated-gate thin film transistor with low leakage current
US4040073A (en) 1975-08-29 1977-08-02 Westinghouse Electric Corporation Thin film transistor and display panel using the transistor
US4042854A (en) 1975-11-21 1977-08-16 Westinghouse Electric Corporation Flat panel display device with integral thin film transistor control system
US4006383A (en) 1975-11-28 1977-02-01 Westinghouse Electric Corporation Electroluminescent display panel with enlarged active display areas
US4075653A (en) * 1976-11-19 1978-02-21 International Business Machines Corporation Method for injecting charge in field effect devices
JPS53144297A (en) 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
JPS5470762A (en) 1977-11-16 1979-06-06 Seiko Instr & Electronics Ltd Semiconductor device
US4236167A (en) 1978-02-06 1980-11-25 Rca Corporation Stepped oxide, high voltage MOS transistor with near intrinsic channel regions of different doping levels
US4455737A (en) * 1978-05-26 1984-06-26 Rockwell International Corporation Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines
US4232327A (en) 1978-11-13 1980-11-04 Rca Corporation Extended drain self-aligned silicon gate MOSFET
IT1122214B (it) 1979-07-19 1986-04-23 Donegani Guido Ist Processo per l'epossidazione catalitica di olefine con acqua ossigenata
JPS5681972A (en) 1979-12-07 1981-07-04 Toshiba Corp Mos type field effect transistor
US4336550A (en) 1980-03-20 1982-06-22 Rca Corporation CMOS Device with silicided sources and drains and method
EP0058548B1 (en) * 1981-02-16 1986-08-06 Fujitsu Limited Method of producing mosfet type semiconductor device
JPH0685113B2 (ja) 1981-04-14 1994-10-26 シチズン時計株式会社 マトリクス液晶表示パネル
JPS582073A (ja) 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
GB2107115B (en) 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS5823478A (ja) * 1981-08-04 1983-02-12 Mitsubishi Electric Corp 電荷結合素子
JPS5828873A (ja) 1981-08-12 1983-02-19 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5832466A (ja) * 1981-08-20 1983-02-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの製造方法
JPS5921728B2 (ja) * 1981-11-05 1984-05-22 山口金属株式会社 鋸の製造方法
JPS5895814A (ja) * 1981-11-30 1983-06-07 Mitsubishi Electric Corp 半導体装置の製造方法
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
JPS58106861A (ja) * 1981-12-18 1983-06-25 Seiko Epson Corp 液晶表示装置の製造方法
JPS58115864A (ja) * 1981-12-28 1983-07-09 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS58124273A (ja) * 1982-01-20 1983-07-23 Nippon Telegr & Teleph Corp <Ntt> シリコン薄膜トランジスタ
JPS58142566A (ja) 1982-02-19 1983-08-24 Seiko Epson Corp 薄膜半導体装置
JPS58158967A (ja) * 1982-03-16 1983-09-21 Nippon Telegr & Teleph Corp <Ntt> シリコン薄膜トランジスタ
US4557036A (en) * 1982-03-31 1985-12-10 Nippon Telegraph & Telephone Public Corp. Semiconductor device and process for manufacturing the same
JPS58192379A (ja) 1982-05-06 1983-11-09 Seiko Epson Corp 薄膜トランジスタ
JPS58204570A (ja) 1982-05-24 1983-11-29 Seiko Epson Corp 半導体集積回路装置の製造方法
JPS5921067A (ja) * 1982-07-27 1984-02-02 Fujitsu Ltd 半導体装置およびその製造方法
DE3480243D1 (en) 1983-03-31 1989-11-23 Matsushita Electric Ind Co Ltd Method of manufacturing thin-film integrated devices
JPS59188974A (ja) * 1983-04-11 1984-10-26 Nec Corp 半導体装置の製造方法
JPS59214262A (ja) * 1983-05-20 1984-12-04 Hitachi Ltd 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPS6055665A (ja) 1983-09-06 1985-03-30 Toshiba Corp 半導体装置の製造方法
JPS60123896A (ja) 1983-12-09 1985-07-02 三洋電機株式会社 映像表示装置の駆動方式
US4769338A (en) * 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS60245173A (ja) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS60245172A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS60245174A (ja) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
US4559700A (en) * 1984-09-10 1985-12-24 General Electric Company Method for winding an electrode assembly
JPS61224360A (ja) 1985-03-28 1986-10-06 Sony Corp 電界効果トランジスタの製造方法
JPS61267734A (ja) 1985-05-23 1986-11-27 Seiko Epson Corp 液晶電気光学装置
JPS61295664A (ja) 1985-06-24 1986-12-26 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜トランジスタ
DE3682021D1 (de) 1985-10-23 1991-11-21 Hitachi Ltd Polysilizium-mos-transistor und verfahren zu seiner herstellung.
JPS62120354A (ja) 1985-11-19 1987-06-01 Nippon Shokubai Kagaku Kogyo Co Ltd 高純度スルホプロピル（メタ）アクリレート塩類の製造方法
JPS62124769A (ja) * 1985-11-25 1987-06-06 Matsushita Electric Ind Co Ltd 密着型イメ−ジセンサ
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPH0777264B2 (ja) * 1986-04-02 1995-08-16 三菱電機株式会社 薄膜トランジスタの製造方法
JPS639978A (ja) * 1986-06-30 1988-01-16 Nec Corp 薄膜トランジスタの製造方法
JPS63126277A (ja) 1986-07-16 1988-05-30 Seikosha Co Ltd 電界効果型薄膜トランジスタ
JPH0823640B2 (ja) * 1986-09-12 1996-03-06 セイコーエプソン株式会社 液晶表示装置
US4907040A (en) * 1986-09-17 1990-03-06 Konishiroku Photo Industry Co., Ltd. Thin film Schottky barrier device
US4728617A (en) 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH0828510B2 (ja) * 1987-01-20 1996-03-21 富士通株式会社 薄膜トランジスタの形成方法
US5024960A (en) 1987-06-16 1991-06-18 Texas Instruments Incorporated Dual LDD submicron CMOS process for making low and high voltage transistors with common gate
JPS6421919A (en) 1987-07-16 1989-01-25 Nec Corp Manufacture of semiconductor device
EP0307353A3 (de) * 1987-09-07 1990-09-12 Ciba-Geigy Ag Organometallhaltige Polymere und deren Verwendung
US5075674A (en) * 1987-11-19 1991-12-24 Sharp Kabushiki Kaisha Active matrix substrate for liquid crystal display
JPH01175260A (ja) * 1987-12-29 1989-07-11 Nec Corp 絶縁ゲート電界効果トランジスタの製造方法
JPH01183853A (ja) 1988-01-19 1989-07-21 Toshiba Corp 薄膜電界効果トランジスタとその製造方法
US5258319A (en) * 1988-02-19 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step
JP2727562B2 (ja) * 1988-04-27 1998-03-11 ソニー株式会社 表示装置
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH01291467A (ja) * 1988-05-19 1989-11-24 Toshiba Corp 薄膜トランジスタ
JPS6455460A (en) 1988-06-17 1989-03-02 Toyota Motor Corp Speed change controller for automatic transmission
JP2752991B2 (ja) * 1988-07-14 1998-05-18 株式会社東芝 半導体装置
US4906587A (en) * 1988-07-29 1990-03-06 Texas Instruments Incorporated Making a silicon-on-insulator transistor with selectable body node to source node connection
JPH0251129A (ja) * 1988-08-12 1990-02-21 Sanyo Electric Co Ltd アクテイブマトリクス液晶表示パネル
JP2934445B2 (ja) * 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JP2834756B2 (ja) * 1989-01-18 1998-12-14 シャープ株式会社 表示電極基板
JPH02228042A (ja) * 1989-02-28 1990-09-11 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH02272521A (ja) 1989-04-14 1990-11-07 Sharp Corp 液晶表示装置
JPH0320084A (ja) 1989-06-16 1991-01-29 Matsushita Electron Corp 薄膜トランジスタの製造方法
JPH0766972B2 (ja) 1989-06-22 1995-07-19 三菱電機株式会社 半導体装置の製造方法
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
JPH0334433A (ja) * 1989-06-30 1991-02-14 Hitachi Ltd 薄膜トランジスタの製造方法
US5194974A (en) 1989-08-21 1993-03-16 Sharp Kabushiki Kaisha Non-flicker liquid crystal display with capacitive charge storage
NL8902206A (nl) 1989-09-01 1991-04-02 Philips Nv Weergeefinrichting.
KR940005124B1 (ko) 1989-10-04 1994-06-11 호시덴 가부시기가이샤 액정표시소자
JPH03165575A (ja) * 1989-11-24 1991-07-17 Nec Corp 薄膜トランジスタとその製造方法
JPH0787189B2 (ja) * 1990-01-19 1995-09-20 松下電器産業株式会社 半導体装置の製造方法
JPH03217059A (ja) * 1990-01-22 1991-09-24 Seiko Epson Corp 薄膜トランジスタ
KR950000141B1 (ko) 1990-04-03 1995-01-10 미쓰비시 뎅끼 가부시끼가이샤 반도체 장치 및 그 제조방법
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5241072A (en) 1990-05-25 1993-08-31 Genzyne Corporation Oligosaccharide oxazolines, oligosaccharide conjugates and methods of preparation thereof
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
JP3163092B2 (ja) 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
DE69131570T2 (de) * 1990-11-16 2000-02-17 Seiko Epson Corp., Tokio/Tokyo Verfahren zur Herstellung einer Dünnfilm-Halbleiteranordnung
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
DE69125260T2 (de) 1990-12-28 1997-10-02 Sharp Kk Ein Verfahren zum Herstellen eines Dünnfilm-Transistors und eines Aktive-Matrix-Substrates für Flüssig-Kristall-Anzeige-Anordnungen
JPH05267666A (ja) * 1991-08-23 1993-10-15 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US5193018A (en) 1991-10-28 1993-03-09 Industrial Technology Research Institute Active matrix liquid crystal display system using complementary thin film transistors
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
US5199163A (en) 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3165575B2 (ja) 1993-12-20 2001-05-14 シャープ株式会社 光情報装置の製造方法
JP3185839B2 (ja) 1994-03-31 2001-07-11 日産自動車株式会社 車体後部の補強構造
PT782765E (pt) 1994-09-23 2000-12-29 Imec Inter Uni Micro Electr Embalagem matricial com saliencias de polimero
JP3229221B2 (ja) 1996-10-18 2001-11-19 富士通テン株式会社 車両情報収集方法および装置
JPH10335580A (ja) 1997-06-02 1998-12-18 Mitsubishi Electric Corp 半導体パッケージおよびこれを用いた半導体モジュール
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10023823A1 (de) 2000-05-15 2001-12-06 Infineon Technologies Ag Multichip-Gehäuse
DE10059178C2 (de) 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
TW574752B (en) 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823479A (ja) * 1981-08-05 1983-02-12 Fujitsu Ltd 半導体装置の製造方法
JPS62214669A (ja) * 1986-03-14 1987-09-21 Nec Corp 自己整合型非晶質シリコン薄膜トランジスタ及びその製造方法
JPS63219152A (ja) * 1987-03-06 1988-09-12 Matsushita Electronics Corp Ｍｏｓ集積回路の製造方法
JPH02228041A (ja) * 1989-03-01 1990-09-11 Agency Of Ind Science & Technol 半導体装置の製造方法

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6790749B2 (en) 1992-10-09 2004-09-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6455875B2 (en) 1992-10-09 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having enhanced field mobility
US5770486A (en) * 1993-03-22 1998-06-23 Semiconductor Energy Lab Method of forming a transistor with an LDD structure
JPH0730124A (ja) * 1993-07-06 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6201281B1 (en) 1993-07-07 2001-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6784453B2 (en) 1993-07-07 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6569719B2 (en) 1993-07-07 2003-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6534832B2 (en) 1993-09-07 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device and glass member and substrate member having film comprising aluminum, nitrogen and oxygen
JP4675433B2 (ja) * 1993-09-20 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6049092A (en) * 1993-09-20 2000-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010098321A (ja) * 1993-09-20 2010-04-30 Semiconductor Energy Lab Co Ltd 半導体装置
EP0645802A3 (en) * 1993-09-20 1998-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4657361B2 (ja) * 1993-09-20 2011-03-23 株式会社半導体エネルギー研究所 半導体装置
JPH07218932A (ja) * 1993-09-20 1995-08-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP0645802A2 (en) * 1993-09-20 1995-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011035430A (ja) * 1993-09-20 2011-02-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7301209B2 (en) 1993-10-01 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7170138B2 (en) 1993-10-01 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6835607B2 (en) 1993-10-01 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method for manufacturing the same
US5620905A (en) * 1993-10-20 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating thin film semiconductor integrated circuit
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US6475839B2 (en) 1993-11-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing of TFT device by backside laser irradiation
US6617612B2 (en) * 1993-11-05 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a semiconductor integrated circuit
US6955954B2 (en) 1993-12-22 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5889291A (en) * 1994-04-22 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
US6388291B1 (en) 1994-04-29 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
US7968886B2 (en) 1994-05-26 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of fabricating same
US7528406B2 (en) 1994-05-26 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of fabricating same
US6559478B1 (en) 1994-05-26 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of fabricating same
US7122833B2 (en) 1994-05-26 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method of fabricating same
US8273613B2 (en) 1994-07-14 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6507069B1 (en) 1994-07-14 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US7183614B2 (en) 1994-07-14 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
US7635895B2 (en) 1994-07-14 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100350112B1 (ko) * 1999-04-02 2002-08-24 샤프 가부시키가이샤 반도체장치의 제조방법
KR100473237B1 (ko) * 2000-04-28 2005-03-09 마쯔시다덴기산교 가부시키가이샤 박막트랜지스터와 그 제조방법 및 그것을 사용한액정표시장치
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
US9666614B2 (en) 2002-04-09 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8835271B2 (en) 2002-04-09 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10083995B2 (en) 2002-04-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10854642B2 (en) 2002-04-09 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946717B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US11101299B2 (en) 2002-04-09 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US10700106B2 (en) 2002-04-09 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US8946718B2 (en) 2002-04-09 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9105727B2 (en) 2002-04-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US10050065B2 (en) 2002-04-09 2018-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US9406806B2 (en) 2002-04-09 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US11422423B2 (en) 2002-05-17 2022-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
US10527903B2 (en) 2002-05-17 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US9366930B2 (en) 2002-05-17 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device with capacitor elements
US10133139B2 (en) 2002-05-17 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4485302B2 (ja) * 2004-09-17 2010-06-23 株式会社半導体エネルギー研究所 透過型表示装置の作製方法
JP2005026712A (ja) * 2004-09-17 2005-01-27 Semiconductor Energy Lab Co Ltd 薄膜集積回路、アクティブ型液晶表示装置
JP4485303B2 (ja) * 2004-09-17 2010-06-23 株式会社半導体エネルギー研究所 透過型表示装置の作製方法
JP2005045278A (ja) * 2004-09-17 2005-02-17 Semiconductor Energy Lab Co Ltd 薄膜集積回路および薄膜集積回路の作製方法
JP2008175842A (ja) * 2007-01-16 2008-07-31 Hitachi Displays Ltd 表示装置
JP2018046300A (ja) * 2007-07-06 2018-03-22 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20050098782A1 (en) 2005-05-12
US5308998A (en) 1994-05-03
US5913112A (en) 1999-06-15
JP2794678B2 (ja) 1998-09-10
US7456427B2 (en) 2008-11-25
US6803600B2 (en) 2004-10-12
US7821011B2 (en) 2010-10-26
US20020024047A1 (en) 2002-02-28
KR960011183B1 (ko) 1996-08-21
US5962870A (en) 1999-10-05
US20090072238A1 (en) 2009-03-19
US6331723B1 (en) 2001-12-18

Similar Documents

Publication Publication Date Title
JP2794678B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
US7227229B2 (en) Active matrix display device comprising an inverter circuit
US7183614B2 (en) Semiconductor device and method of manufacture thereof
US7649227B2 (en) Semiconductor device and method of forming the same
USRE36314E (en) Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
JP4364930B2 (ja) 半導体装置
JP4657361B2 (ja) 半導体装置
JP3501977B2 (ja) 半導体装置
JPH07169975A (ja) 半導体装置およびその作製方法
JP3380546B2 (ja) 半導体装置
JP3494280B2 (ja) 絶縁ゲイト型電界効果半導体装置
JPH06291316A (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
JP4364318B2 (ja) 半導体装置
JP2000031498A (ja) 半導体装置
JPH114006A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP4417327B2 (ja) 半導体装置の作製方法
KR960011184B1 (ko) 절연게이트형 전계효과 반도체 장치
JP3946690B2 (ja) インバータ回路の作製方法
JP2002033328A (ja) 半導体装置
JPH09237898A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JP2002033329A (ja) 半導体装置の作製方法
JP2006135348A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12