JP2011035430A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2011035430A JP2011035430A JP2010255485A JP2010255485A JP2011035430A JP 2011035430 A JP2011035430 A JP 2011035430A JP 2010255485 A JP2010255485 A JP 2010255485A JP 2010255485 A JP2010255485 A JP 2010255485A JP 2011035430 A JP2011035430 A JP 2011035430A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- etching
- insulating film
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】ゲイト電極105上面にマスク106を形成し、第1の酸化物層をゲイト電極の側面に形成させる。この酸化物層をマスクとして絶縁膜104’をエッチングする。また、第2の酸化物層108をゲイト電極の側面および上面に形成する。第1の酸化物層を選択的にエッチングする。N型又はP型の不純物の添加をおこなうと、ゲイト電極の下部には添加されず、ゲイト電極に近い領域では、不純物濃度の低い高抵抗領域111,112となる。ゲイト電極から遠い領域では、不純物濃度の高い低抵抗領域110,113となる。
【選択図】図1
Description
成した材料等の絶縁表面上に形成される絶縁ゲイト型トランジスタ(以下、TFTという
)およびその作製方法に関する。本発明は、特にガラス転移点(歪み温度、歪み点とも言
う)が750℃以下のガラス基板上に形成されるTFTに有効である。本発明による半導
体装置は、液晶ディスプレー等のアクティブマトリクスやイメージセンサー等の駆動回路
、あるいは3次元集積回路に使用されるものである。
で、TFTを形成することが広く知られている。特に、最近は、高速動作の必要から、非
晶質珪素を活性層に用いた非晶質珪素TFTにかわって、より電界移動度の高い結晶珪素
TFTが開発されている。しかしながら、より高度な特性と高い耐久性が必要とされるよ
うになると、半導体集積回路技術で利用されるような高抵抗不純物領域(高抵抗ドレイン
(HRD)もしくは低濃度ドレイン(LDD))を有することが必要とされた。しかしな
がら、公知の半導体集積回路技術とは異なって、TFTには解決すべき問題が多くあった
。特に、素子が絶縁表面上に形成され、反応性イオン異方性エッチングが十分できないた
め、微細なパターンができないという大きな制約があった。
。まず、基板601上に下地膜602を形成し、活性層を結晶珪素603によって形成す
る。そして、この活性層上に酸化珪素等の材料によって絶縁被膜604を形成する。(図
6(A))
タル、チタン、アルミニウム等で形成される。さらに、このゲイト電極をマスクとして、
イオンドーピング等の手段によって不純物元素(リンやホウ素)を導入し、自己整合的に
ドーピング量の少ない高抵抗な不純物領域(HRD)606、607が活性層603に形
成される。不純物が導入されなかったゲイト電極の下の活性層領域はチャネル形成領域と
なる。そして、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた
不純物の活性化がおこなわれる。(図6(B))
(図6(C))し、これを異方性エッチングすることによって、ゲイト電極の側面に隣接
して側壁609を形成する。(図6(D))
そして、再び、イオンドーピング等の手段によって不純物元素を導入し、ゲイト電極6
05および側壁609をマスクとして自己整合的に十分な高濃度の不純物領域(低抵抗不
純物領域、ソース/ドレイン領域)610、611が活性層603に形成される。そして
、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた不純物の活性
化がおこなわれる。(図6(E))
領域にコンタクトホールを形成し、アルミニウム等の金属材料によって、ソース/ドレイ
ンに接続する配線・電極613、614を形成する。(図6(F))
のであって、ガラス基板上のTFT作製プロセスにはそのまま適用することの困難な工程
や、あるいは生産性の面で好ましくない工程がある。
性が低下する。従来の半導体集積回路においては不純物元素の活性化は熱アニールによっ
ておこなわれていた。そのため、不純物の活性化は不純物導入が全て終了してからまとめ
ておこなわれた。
をおこなうことは難しく、いきおい、レーザーアニール、フラッシュランプアニール(R
TAあるいはRTP)に頼らざるをえない。しかしながら、これらの手法は被照射面が選
択的にアニールされるため、例えば、側壁609の下の部分はアニールされない。したが
って、不純物ドーピングの度にアニールが必要となる。
、基板上に設けられる下地膜602の厚さは100〜300nmであるので、このエッチ
ング工程において誤って、下地膜をエッチングしてしまって、基板が露出することがよく
あり、歩留りが低下した。TFTの作製に用いられる基板は珪素半導体にとって有害な元
素が多く含まれているので、このような不良は極力、避けることが必要とされた。また、
側壁の幅を均一に仕上げることも難しいことであった。これは反応性イオンエッチング(
RIE)等のプラズマドライエッチングの際に、半導体集積回路で用いられる珪素基板と
は異なって、基板表面が絶縁性であるためにプラズマの微妙な制御が困難であったからで
ある。
が、上記のばらつきによって量産化が困難であり、この自己整合的(すなわち、フォリソ
グラフィー法を用いることなく位置を決める)プロセスをいかに制御しやすくおこなうか
が課題であった。また、従来の方法ではドーピングが最低、2回必要とされたが、このド
ーピング回数を減らすこともまた、解決すべき課題であった。
を形成する方法およびそのようにして形成された高抵抗不純物領域(高抵抗ドレイン、H
RD)を有するTFTに関する。ここで、高抵抗ドレイン(HRD)という言い方をする
のは、低不純物濃度にして高抵抗化したドレインに加えて、不純物濃度は比較的高いもの
の、炭素、酸素、窒素等を添加して不純物の活性化を妨げて、結果として高抵抗化したド
レインのことも含むからである。
された酸化物層を積極的に用いることを特徴とする。特に陽極酸化物はその厚さの制御が
精密に行え、また、その厚さも100nm以下の薄いものから500nm以上の厚いもの
まで幅広く、しかも均一に形成できるという特徴を有しているため、従来の異方性エッチ
ングによる側壁に代替する材料として好ましい。
されないのに対し、多孔質型の陽極酸化物は燐酸等のエッチャントによって選択的にエッ
チングされる。このため、TFTを構成する他の材料、例えば、珪素、酸化珪素には何ら
ダメージ(損傷)を与えることなく、処理することができるのが特徴である。また、バリ
ヤ型、多孔質型とも陽極酸化物はドライエッチングでは極めてエッチングされにくい。特
に、酸化珪素とのエッチングにおいては選択比が十分に大きいことも特徴である。
本発明は、以下のような作製工程によってTFT作製することを特徴とし、この工程を
採用することによって、より一層、確実にHRDを構成し、また、量産性を向上させるこ
とができる。
形成し、さらに活性層103を結晶性半導体(本発明では単結晶、多結晶、セミアモルフ
ァス等、結晶が少しでも混在している半導体を結晶性半導体という)によって形成する。
そして、これを覆って酸化珪素等の材料によって絶縁膜104を形成し、さらに陽極酸化
可能な材料によって被膜を形成する。この被膜の材料としては、陽極酸化の可能なアルミ
ニウム、タンタル、チタン、珪素等が好ましい。本発明では、これらの材料を単独で使用
した単層構造のゲイト電極を用いてもよいし、これらを2層以上重ねた多層構造のゲイト
電極としてもよい。例えば、アルミニウム上に珪化チタンを重ねた2層構造や窒化チタン
上にアルミニウムを重ねた2層構造である。各々の層の厚さは必要とされる素子特性に応
じて実施者が決定すればよい。
にパターニング、エッチングして、ゲイト電極105とその上のマスク膜106を形成す
る。このマスク膜の材料としては通常のフォトリソグラフィー工程で用いられるフォトレ
ジスト、あるいは感光性ポリイミド、もしくは通常のポリイミドでエッチングの可能なも
のを使用すればよい。(図1(A))
に多孔質の陽極酸化物107を形成する。この陽極酸化工程は、3〜20%のクエン酸も
しくはシュウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を用いておこなう。溶液の水素
イオン濃度pHは2未満であることが望ましい。最適なpHは電解溶液の種類に依存する
が、シュウ酸の場合には0.9〜1.0である。この場合には、10〜30V程度の低電
圧で0.5μm以上の厚い陽極酸化物を形成することができる。(図1(B))
ングする。このエッチング深さは任意であり、下に存在する活性層が露出するまでエッチ
ングをおこなっても、その途中でとめてもよい。しかし、量産性・歩留り・均一性の観点
からは、活性層に至るまでエッチングすることが望ましい。この際には陽極酸化物107
およびゲイト電極105に覆われた領域の下側の絶縁膜(ゲイト絶縁膜)にはもとの厚さ
の絶縁膜が残される。なお、ゲイト電極がアルミニウム、タンタル、チタンを主成分とし
、一方、絶縁膜104が酸化珪素を主成分とする場合において、ドライエッチング法を用
いる場合には、フッ素系(例えばNF3、SF6)のエッチングガスを用いて、ドライエ
ッチングをおこなえば、酸化珪素である絶縁膜104は素早くエッチングされるが、酸化
アルミニウム、酸化タンタル、酸化チタンのエッチングレートは十分に小さいので絶縁膜
104を選択的にエッチングできる。
を用いればよい。この場合にも酸化珪素である絶縁膜104は素早くエッチングされるが
、酸化アルミニウム、酸化タンタル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜104を選択的にエッチングできる。(図1(C))
、燐酸、酢酸、硝酸の混酸等が好ましい。しかし、単に、例えばゲイト電極がアルミニウ
ムの場合には燐酸系のエッチャントを用いると、同時にゲイト電極もエッチングされてし
まう。そこで、本発明においては、その前の工程でゲイト電極に3〜10%の酒石液、硼
酸、硝酸が含まれたエチレングルコール溶液中で、電圧を印加することによって、ゲイト
電極の側面および上面にバリヤ型の陽極酸化物108を設けておくと良い。この陽極酸化
工程においては、電解溶液のpHは2以上、好ましくは3以上、さらに好ましくは6.9
〜7.1とするとよい。このような溶液を得るにはアンモニア等のアルカリ溶液を用いて
中和させると良い。このようにして得られる陽極酸化物の厚さはゲイト電極105と対向
の電極との間に印加される電圧の大きさによって決定される。
化物の外側にバリヤ型の陽極酸化物ができるのではなく、バリヤ型の陽極酸化物108は
多孔質陽極酸化物107とゲイト電極105の間に形成されることである。上記の燐酸系
のエッチャントにおいては、多孔質陽極酸化物のエッチングレートはバリヤ型陽極酸化物
のエッチングレートの10倍以上である。したがって、バリヤ型の陽極酸化物108は、
燐酸系のエッチャントでは実質的にエッチングされないので、内側のゲイト電極を守るこ
とができる。(図1(D)、(E))
ゲイト絶縁膜と称することにする)が残存した構造を得ることができる。そして、このゲ
イト絶縁膜104’は、もともと多孔質陽極酸化物107の下側に存在していたので、ゲ
イト電極105、バリヤ型陽極酸化物108の下側のみならず、バリヤ型陽極酸化物10
8からyの距離だけ離れた位置にまで存在し、その幅yは自己整合的に決定されることが
特徴である。換言すれば、活性層103におけるゲイト電極下のチャネル形成領域の外側
にはゲイト絶縁膜104’の存在する領域と、存在しない領域とが自己整合的に形成され
るのである。
104が存在しない(もしくは薄い)領域には多くのイオンが注入され、(相対的に)高
濃度の不純物領域(低抵抗不純物領域)110、113が形成される。一方、ゲイト絶縁
膜104’が存在する領域では、このゲイト絶縁膜中にイオンが注入され、それを透過し
たイオンのみが半導体に注入されるため、そのイオン注入量は相対的に減少して、低濃度
の不純物領域(高抵抗不純物領域)111、112が形成される。低濃度の不純物領域1
11、112と高濃度の不純物領域110、113との不純物濃度の違いは、絶縁膜10
4の厚さ等によって異なるが、通常、0.5〜3桁、前者の方が小さい。また、ゲイト電
極の下の領域には実質的には不純物が注入されず、真性または実質的に真性な状態が保た
れ、すなわちチャネル形成領域となる。不純物注入後にはレーザーもしくはそれと同等な
強光を照射することによって不純物の活性化をおこなえばよいが、この工程は、いうまで
もなく実質的に1回で十分である。(図1(E))
己整合的に制御することに特徴がある。そして、さらにゲイト絶縁膜104’の端部10
9と高抵抗領域(HRD)112の端部117を概略一致させることができる。図6に示
した従来の方法ではこのような役割を果たす側壁の幅の制御は極めて困難であったが、本
発明においては、陽極酸化物107の幅は、陽極酸化電流(電荷量)によって決定される
ため、極めて微妙な制御が可能である。
あっても、低抵抗領域、高抵抗領域を形成でき、さらに、その後の活性化の工程も1回の
処理で済む。このように本発明では、ドーピング、活性化の工程を減らすことにより量産
性を高めることができる。従来から、HRDは抵抗が大きいため、電極とオーム接触させ
ることが難しいこと、および、この抵抗のためドレイン電圧の低下をきたすことが問題と
なっていた。しかし、他方、HRDの存在により、ホットキャリヤの発生を抑止でき、高
い信頼性を得ることができるというメリットも併せ持っていた。本発明はこの矛盾する課
題を一挙に解決し、自己整合的に形成される0.1〜1μm幅のHRDと、ソース/ドレ
イン電極に対してオーム接触を得ることができる。
、ゲイト電極の端部と不純物領域の位置関係を任意に変更できる。この例を図4に示す。
例えば、イオンドーピング法(プラズマドーピングともいう)のようにイオンが実質的に
質量分離されないまま注入される方法では、イオンの進入角度がまちまちであるので、不
純物の横方向への広がりもかなりあり、すなわち、イオンの進入付加さ程度の横方向への
広がりが見込まれる。以下の例では活性層404の厚さを80nmとする。
02(図1、108に対応)の厚さ(例えば80nm)が活性層404と同程度の厚さで
あれば、ほとんどゲイト電極401の端部405と高抵抗不純物領域407の端部406
が重なりもせず、離れもしない一致状態となる。図4(B)のように陽極酸化物402の
厚さが、例えば300nmと活性層の厚さ80nmより大きな場合には、ゲイト電極の端
部405と高抵抗不純物領域の端部406が離れたオフセット状態となる。逆に図4(C
)のように陽極酸化物402の厚さが小さくなれば、ゲイト電極と高抵抗不純物領域が重
なりあうオーバーラップの状態となる。このオーバーラップは、図4(D)のようにゲイ
ト電極401の周囲に陽極酸化物が存在しない状態で最大となる。
う特徴を有し、例えば、アクティブマトリクス液晶ディスプレーの画素の制御に用いられ
るTFT(画素TFT)のように、リーク電流の少ないことが必要とされる用途に適して
いる。しかしながら、HRDの端部で発生したホットキャリヤが陽極酸化物にトラップさ
れることによって、劣化するという欠点も合わせ持つ。
少し、また、オン電流が増加するが、リーク電流が増加するという欠点がある。このため
、大きな電流駆動能力の要求される用途、例えば、モノリシック型アクティブマトリクス
の周辺回路にもちいられるTFT(ドライバーTFT)に適している。実際に使用するT
FTを図4(A)〜(D)のいずれのものとするかは、TFTの用途によって決定されれ
ばよい。
の活性化工程によって、高抵抗不純物領域(HRD)を形成することができた。この工程
の短縮化は量産性を高め、TFT製造ラインへの投資額を減額するうえで有効である。ま
た、本発明ではHRDの幅が極めて精度良く形成されるので、歩留り、均一性の優れたT
FTが得られる。
ザーアニール、RTAをおこなってもよく、必ずしもドーピングの回数やレーザーアニー
ル、RTAの回数を1回に限定するものではない。
本発明のTFTは、半導体集積回路が形成された基板上に3次元集積回路を形成する場
合でも、ガラスまたは有機樹脂等の上に形成される場合でも同様に形成されることはいう
までもないが、いずれの場合にも絶縁表面上に形成されることを特徴とする。特に周辺回
路を同一基板上に有するモノリシック型アクティブマトリクス回路等の電気光学装置に対
する本発明の効果は著しい。
て、炭素、酸素、窒素を同時に添加してもよい。かくすると、逆方向リーク電流が低減し
、また、耐圧も向上する。例えばアクティブマトリクス回路の画素TFTとして用いる場
合に有効である。この場合には、図5のTFT3の陽極酸化物層の厚さをTFT1、TF
T2と同じ厚さとできる。
しくは100mm×100mm)101上に下地酸化膜102として厚さ100〜300
nmの酸化珪素膜を形成した。この酸化膜の形成方法としては、酸素雰囲気中でのスパッ
タ法を使用した。しかし、より量産性を高めるには、TEOSをプラズマCVD法で分解
・堆積した膜を用いてもよい。
好ましくは50〜100nm堆積し、これを、550〜600℃の還元雰囲気に24時間
放置して、結晶化せしめた。この工程は、レーザー照射によっておこなってもよい。そし
て、このようにして結晶化させた珪素膜をパターニングして島状領域103を形成した。
さらに、この上にスパッタ法によって厚さ70〜150nmの酸化珪素膜104を形成し
た。
0.3wt%のSc(スカンジウム)を含む)膜を電子ビーム蒸着法もしくはスパッタ法
によって形成した。そして、フォトレジスト(例えば、東京応化製、OFPR800/3
0cp)をスピンコート法によって形成した。フォトレジストの形成前に、陽極酸化法に
よって厚さ10〜100nmの酸化アルミニウム膜を表面に形成しておくと、フォトレジ
ストとの密着性が良く、また、フォトレジストからの電流のリークを抑制することにより
、後の陽極酸化工程において、多孔質陽極酸化物を側面のみに形成するうえで有効であっ
た。その後、フォトレジストとアルミニウム膜をパターニングして、アルミニウム膜と一
緒にエッチングし、ゲイト電極105マスク膜106とした。(図1(A))
厚さ500nmの陽極酸化物107を形成した。陽極酸化は、3〜20%のクエン酸もし
くはショウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いておこない、10〜30Vの
一定電流をゲイト電極に印加すればよい。本実施例ではpH=0.9〜1.0のシュウ酸
溶液(30℃)中で電圧を10Vとし、20〜40分、陽極酸化した。陽極酸化物の厚さ
は陽極酸化時間によって制御した。(図1(B))
ングにおいては、等方性エッチングのプラズマモードでも、あるいは異方性エッチングの
反応性イオンエッチングモードでもよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないようにすることが重要である。例え
ば、エッチングガスとしてCF4を使用すれば陽極酸化物はエッチングされず、酸化珪素
膜104のみがエッチングされる。また、多孔質陽極酸化物107の下の酸化珪素膜10
4’はエッチングされずに残った。(図1(C))
酒石液、硼酸、硝酸が含まれたpH=6.9〜7.1のエチレングルコールアンモニア溶
液を用いた。溶液の温度は10℃前後の室温より低い方が良好な酸化膜が得られた。この
ため、ゲイト電極の上面および側面にバリヤ型の陽極酸化物108が形成された。陽極酸
化物108の厚さは印加電圧に比例し、印加電圧が150Vで200nmの陽極酸化物が
形成された。陽極酸化物108の厚さは図4に示されるような必要とされるオフセット、
オーバーラップの大きさによって決定したが、300nm以上の厚さの陽極酸化物を得る
には250V以上の高電圧が必要であり、TFTの特性に悪影響を及ぼすので300nm
以下の厚さとすることが好ましい。本実施例では80〜150Vまで上昇させ、必要とす
る陽極酸化膜108の厚さによって電圧を選択した。(図1(D))
ッチングでは陽極酸化物107のみがエッチングされ、エッチングレートは約60nm/
分であった。その下のゲイト絶縁膜104’はそのまま残存した。そして、イオンドーピ
ング法によって、TFTの活性層103に、ゲイト電極部(すなわちゲイト電極とその周
囲の陽極酸化膜)およびゲイト絶縁膜をマスクとして自己整合的に不純物を注入し、低抵
抗不純物領域(ソース/ドレイン領域)110、113、高抵抗不純物領域111、11
2を形成した。ドーピングガスとしてはフォスフィン(PH3)を用いたため、N型の不
純物領域となった。P型の不純物領域を形成するにはジボラン(B2H6)をドーピング
ガスとして用いればよい。ドーズ量は5×1014〜5×1015cm-2、加速エネルギーは
10〜30keVとした。その後、KrFエキシマーレーザー(波長248nm、パルス
幅20nsec)を照射して、活性層中に導入された不純物イオンの活性化をおこなった
。
は1×1020〜2×1021cm-3、領域111、112では1×1017〜2×1018cm
-3であった。ドーズ量換算では、前者は5×1014〜5×1015cm-2、後者は2×10
13〜5×1014cm-2であった。この違いはゲイト絶縁膜104’の有無によってもたら
されたのであって、一般的には、低抵抗不順部鵜領域の不純物濃度は、高抵抗不純物領域
のものより0.5〜3桁大きくなる。(図1(E))
m形成した。TFTのソース/ドレインにコンタクトホールを形成し、アルミニウム配線
・電極115、116を形成した。さらに200〜400℃で水素アニールをおこなった
。以上によって、TFTが完成された。(図1(F))
示す。この例ではTFTはTFT1〜3の3つを形成した。TFT1および2はドライバ
ーTFTとして用いられるもので、図1の陽極酸化物108に相当する酸化物501、5
02の厚さを20〜100nm、例えば50nmの薄いものとし、若干、ゲイト電極と高
抵抗領域(HRD)がオーバーラップとなるようにした。図では、TFT1のドレインと
TFT2のソースとを互いに接続し、また、TFT1のソースを接地し、TFT2のドレ
インを電源に接続して、CMOSインバータとなるように構成した例を示す。周辺回路と
しては、この他にもさまざまな回路があるが、それぞれの仕様にしたがって、このような
CMOS型の回路とすればよい。
nmと厚くして、オフセット状態(図4(B)に対応)とし、リーク電流を抑制した。T
FT3のソース/ドレイン電極の一方はITOの画素電極501に接続されている。この
ように陽極酸化物の厚さを変えるには、それぞれのTFTのゲイト電極の電圧を独立に制
御できるように分離しておけばよい。なお、TFT1およびTFT3はNチャネル型TF
T、TFT2はPチャネル型TFTである。
01上に実施例1の(A)〜(C)の工程を用いて、下地酸化膜202、島状性珪素半導
体領域(例えば結晶性珪素半導体)203、ゲイト絶縁膜204、アルミニウム膜(厚さ
200nm〜1μm)によるゲイト電極205とゲイト電極の側面に多孔質の陽極酸化物
(厚さ300nm〜1μm、例えば500nm)206を形成した。(図2(A))
そして、実施例1と同様にバリヤ型の厚さ100〜250nmの陽極酸化物207を形
成した。(図2(B))
チング除去した。その後、ゲイト電極部(205、207)およびゲイト絶縁膜204を
マスクとしてイオンドーピング法によって不純物注入をおこない、低抵抗不純物領域20
8、211、高抵抗不純物領域209、210を形成した。ドーズ量は1〜5×1014c
m-2、加速電圧は30〜90kVとした。不純物としては燐を用いた。(図2(C))
白金、パラジウム等の被膜、例えば、厚さ5〜50nmのチタン膜212をスパッタ法に
よって全面に形成した。この結果、金属膜(ここではチタン膜)212は低抵抗不純物領
域208、211に密着して形成された。(図2(D))
して、ドーピングされた不純物の活性化とともに、金属膜(ここではチタン)と活性層の
珪素を反応させ、金属珪化物(ここでは珪化チタン)の領域213、214を形成した。
レーザーのエネルギー密度は200〜400mJ/cm2 、好ましくは250〜300m
J/cm2 が適当であった。また、レーザー照射時には基板を200〜500℃に加熱し
ておくと、チタン膜の剥離を抑制することはできた。
てもよいことはいうまでもない。ただし、レーザーを用いるにあたってはパルス状のレー
ザーが好ましい。連続発振レーザーでは照射時間が長いので、熱によって被照射物が熱に
よって膨張することによって剥離するような危険がある。
)のごとき赤外光レーザーやその第2高調波のごとき可視光、KrF、XeCl、ArF
等のエキシマーを使用する各種紫外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような波長のレーザーを選択する必要が
ある。もっとも、金属膜が極めて薄い場合にはほとんど問題がない。また、レーザー光は
、基板側から照射してもよい。この場合には下に存在するシリコン半導体膜を透過するレ
ーザー光を選択する必要がある。
でもよい。ランプアニールを行う場合には、被照射面表面が600〜1000℃程度にな
るように、600℃の場合は数分間、1000℃の場合は数10秒間のランプ照射を行う
ようにする。近赤外線(例えば1.2μmの赤外線)によるアニールは、近赤外線が珪素
半導体に選択的に吸収され、ガラス基板をそれ程加熱せず、しかも一回の照射時間を短く
することで、ガラス基板に対する加熱を抑えることができ、極めて有用である。
のエッチングした。露出した活性層と接触した部分以外のチタン膜(例えば、ゲイト絶縁
膜204や陽極酸化膜207上に存在したチタン膜)はそのまま金属状態で残っているが
、このエッチングで除去できる。一方、金属珪化物である珪化チタン213、214はエ
ッチングされないので、残存させることができる。(図2(E))
酸化珪素膜を厚さ200nm〜1μm、例えば、300nm形成し、TFTのソース/ド
レインにコンタクトホールを形成し、アルミニウム配線・電極218、219を200n
m〜1μm、例えば500nmの厚さに形成した。本実施例においてはアルミニウム配線
がコンタクトする部分は珪化チタンであり、アルミニウムとの界面の安定性が珪素の場合
よりも良好であるので、信頼性の高いコンタクトが得られた。また、このアルミニウム電
極218、219と珪化物領域213、214の間にバリヤメタルとして、例えば窒化チ
タンを形成するとより一層、信頼性を向上させることができる。本実施例では、珪化物領
域のシート抵抗は10〜50Ω/□となった。一方、高抵抗不純物領域209、210で
は10〜100kΩ/□となり、この結果、周波数特性が良く、かつ、高いドレイン電圧
でもホットキャリヤ劣化の少ないTFTを作製することができた。
た。特にゲイト絶縁膜204の端部215と高抵抗不純物領域210と低抵抗不純物領域
211の境界216を概略一致せしめ、同時にこの端部215と金属珪化物領域214の
端部とを概略一致せしめた結果、図4(A)〜(D)における低抵抗不純物領域を金属珪
化物領域として置き換えればよいことは明らかであろう。
示す。この例ではTFTはTFT1〜3の3つを形成した。TFT1および2はドライバ
ーTFTとしてCMOS化した構成、ここではインバータ構成として用いたもので、図2
の陽極酸化物207に相当する酸化物505、506の厚さを20〜100nm、例えば
50nmの薄いものとし、若干、オーバーラップとなるようにした。一方、TFT3は画
素TFTとして用いられるものであり、陽極酸化物503を200nmと厚くして、オフ
セット状態とし、リーク電流を抑制した。TFT3のソース/ドレイン電極の一方はIT
Oの画素電極502に接続されている。このように陽極酸化物の厚さを変えるには、それ
ぞれのTFTのゲイト電極の電圧を独立に制御できるように分離しておけばよい。なお、
TFT1およびTFT3はNチャネル型TFT、TFT2はPチャネル型TFTである。
を逆にしてもよい。この場合には、イオン照射の際にチタン膜が全面を被覆しているので
、絶縁基板で問題となった異状帯電(チャージアップ)防止の上で効果が大である。また
、イオンドーピング後にレーザー等によってアニールしてから、チタン膜を形成して、レ
ーザー等の照射、あるいは熱アニールによって、珪化チタンを形成してもよい。
)〜(C)の工程を用いて、下地酸化膜302、島状結晶性半導体領域、例えば珪素半導
体領域303、ゲイト絶縁膜304、アルミニウム膜(厚さ200nm〜1μm)による
ゲイト電極305とゲイト電極の側面に多孔質の陽極酸化物(厚さ600nm)306を
形成した。(図3(A))
そして、実施例1と同様にバリヤ型の厚さ100〜250nmの陽極酸化物307を形
成した。(図3(B))
部を露出せしめた。その後、全面に適当な金属、例えば、厚さ5〜50nmのチタン膜3
08をスパッタ法によって全面に形成した。(図3(C))
そして、KrFエキシマーレーザー(波長248nm、パルス幅20nsec)を照射
して、チタンと活性層の珪素を反応させ、珪化チタン領域309、310を形成した。レ
ーザーのエネルギー密度は200〜400mJ/cm2 、好ましくは250〜300mJ
/cm2 が適当であった。また、レーザー照射時には基板を200〜500℃に加熱して
おくと、チタン膜の剥離を抑制することはできた。この工程は、可視光線もしくは近赤外
光の照射によるランプアニールによるものでもよい。
のエッチングした。露出した活性層と接触した部分以外のチタン膜(例えば、ゲイト絶縁
膜304や陽極酸化膜307上に存在したチタン膜)はそのまま金属状態で残っているが
、このエッチングで除去できる。一方、珪化チタン309、310はエッチングされない
ので、残存させることができる。(図3(D))
よって不純物注入をおこない、低抵抗不純物領域(≒珪化チタン領域)311、314、
高抵抗不純物領域312、313を形成した。ドーズ量は1〜5×1014cm-2、加速電
圧は30〜90kVとした。不純物としては燐を用いた。(図3(E))
照射して、ドーピングされた不純物の活性化をおこなった。この工程は、可視光線もしく
は近赤外光の照射によるランプアニールによるものでもよい。 最後に、ゲイト電極部(
305、307)をマスクとしてゲイト絶縁膜304をエッチングした。これはゲイト絶
縁膜304にドーピングされた不純物による不安定性を避けるためにおこなった。その結
果、ゲイト電極部の下部にのみゲイト絶縁膜304’が残存した。
酸化珪素膜を厚さ600nm形成し、TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極316、317を形成した。
以上の工程によって、TFTが完成された。
102 下地酸化膜(酸化珪素)
103 活性層(結晶珪素)
104 絶縁膜(酸化珪素)
104’ ゲイト絶縁膜
105 ゲイト電極(アルミニウム)
106 マスク膜(フォトレジスト)
107 陽極酸化物(多孔質酸化アルミニウム)
108 陽極酸化物(バリヤ型酸化アルミニウム)
109 ゲイト絶縁膜の端部
110、113 低抵抗不純物領域
111、112 高抵抗不純物領域(HRD)
114 層間絶縁膜(酸化珪素)
115、116 金属配線・電極(アルミニウム)
117 低抵抗不純物領域と高抵抗不純物領域の境界
Claims (5)
- 絶縁表面上に結晶性半導体からなる島状の活性層を形成し、
前記活性層上に絶縁膜を形成し、
前記絶縁膜上に、アルミニウム、タンタル、チタン若しくは珪素又はこれらの積層からなる被膜を形成し、
前記被膜上にマスク膜を形成し、
前記マスク膜を用いて前記被膜に第1のエッチングを行い、ゲイト電極を形成し、
前記マスク膜を除去せずに前記ゲイト電極を酸化して、前記ゲイト電極の側面に第1の酸化物層を形成し、
前記マスク膜を用いて前記第1の酸化物層及び前記絶縁膜に第2のエッチングを行い、前記活性層の一部を露出させ、
前記マスク膜を除去した後、前記ゲイト電極を酸化して、前記ゲイト電極の上面及び側面に第2の酸化物層を形成し、
前記第1の酸化物層が前記第2の酸化物層よりもエッチングレートが大きいことを利用して、第3のエッチングを行い前記第1の酸化物層を除去し、前記絶縁膜を前記第2の酸化物層よりも外側に突出させ、
前記活性層にN型又はP型の不純物を添加して、露出させた前記活性層の一部に高濃度の不純物領域を形成するとともに、前記突出した絶縁膜と重なる前記活性層に低濃度の不純物領域を形成することを特徴とする半導体装置の作製方法。 - 請求項1において、
前記絶縁表面は、珪素ウェハー上に形成された酸化珪素膜の表面であることを特徴とする半導体装置の作製方法。 - 請求項1又は2において、
前記結晶性半導体は、単結晶、多結晶又はセミアモルファスであることを特徴とする半導体装置の作製方法。 - 請求項1乃至3のいずれか一項において、
前記第2のエッチングは、フッ素系のエッチングガスを用いたドライエッチングであることを特徴とする半導体装置の作製方法。 - 請求項1乃至4のいずれか一項において、
前記第3のエッチングは、燐酸系のエッチャントを用いたウエットエッチングであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010255485A JP4675433B2 (ja) | 1993-09-20 | 2010-11-16 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25656393 | 1993-09-20 | ||
JP2010255485A JP4675433B2 (ja) | 1993-09-20 | 2010-11-16 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009248968A Division JP4657361B2 (ja) | 1993-09-20 | 2009-10-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035430A true JP2011035430A (ja) | 2011-02-17 |
JP4675433B2 JP4675433B2 (ja) | 2011-04-20 |
Family
ID=17294384
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11336873A Pending JP2000150907A (ja) | 1993-09-20 | 1999-11-26 | 半導体装置の作製方法 |
JP2009248968A Expired - Fee Related JP4657361B2 (ja) | 1993-09-20 | 2009-10-29 | 半導体装置 |
JP2010255485A Expired - Fee Related JP4675433B2 (ja) | 1993-09-20 | 2010-11-16 | 半導体装置の作製方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11336873A Pending JP2000150907A (ja) | 1993-09-20 | 1999-11-26 | 半導体装置の作製方法 |
JP2009248968A Expired - Fee Related JP4657361B2 (ja) | 1993-09-20 | 2009-10-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP2000150907A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140138584A (ko) * | 2013-04-28 | 2014-12-04 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 확산 방지층, 그의 제조 방법, 박막 트랜지스터(tft), 어레이 기판, 디스플레이 장치 |
US9368360B2 (en) | 2013-04-28 | 2016-06-14 | Boe Technology Group Co., Ltd | Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device |
KR20200000844A (ko) * | 2019-12-26 | 2020-01-03 | 삼성디스플레이 주식회사 | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100397217C (zh) * | 2004-08-27 | 2008-06-25 | 统宝光电股份有限公司 | 具有薄膜晶体管的串联装置及其制作方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58142566A (ja) * | 1982-02-19 | 1983-08-24 | Seiko Epson Corp | 薄膜半導体装置 |
JPH02159730A (ja) * | 1988-12-14 | 1990-06-19 | Sony Corp | 薄膜トランジスタの形成方法 |
JPH0590512A (ja) * | 1991-09-25 | 1993-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
JPH05114724A (ja) * | 1991-08-26 | 1993-05-07 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置およびその作製方法 |
JPH05166837A (ja) * | 1991-05-08 | 1993-07-02 | Seiko Epson Corp | 薄膜トランジスタとその製造方法 |
JPH05226364A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | Mis型電界効果トランジスタの製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54161282A (en) * | 1978-06-12 | 1979-12-20 | Toshiba Corp | Manufacture of mos semiconductor device |
JPS5837967A (ja) * | 1981-08-31 | 1983-03-05 | Toshiba Corp | Mis型半導体装置の製造方法 |
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH0228377A (ja) * | 1988-06-09 | 1990-01-30 | Fujitsu Ltd | 半導体装置、電界効果トランジスタ、および、キャパシタの製造方法 |
JP2890584B2 (ja) * | 1989-12-29 | 1999-05-17 | ソニー株式会社 | 半導体装置の製造方法 |
JP2750380B2 (ja) * | 1991-12-03 | 1998-05-13 | 株式会社 半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1999
- 1999-11-26 JP JP11336873A patent/JP2000150907A/ja active Pending
-
2009
- 2009-10-29 JP JP2009248968A patent/JP4657361B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-16 JP JP2010255485A patent/JP4675433B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58142566A (ja) * | 1982-02-19 | 1983-08-24 | Seiko Epson Corp | 薄膜半導体装置 |
JPH02159730A (ja) * | 1988-12-14 | 1990-06-19 | Sony Corp | 薄膜トランジスタの形成方法 |
JPH05166837A (ja) * | 1991-05-08 | 1993-07-02 | Seiko Epson Corp | 薄膜トランジスタとその製造方法 |
JPH05114724A (ja) * | 1991-08-26 | 1993-05-07 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置およびその作製方法 |
JPH0590512A (ja) * | 1991-09-25 | 1993-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
JPH05226364A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | Mis型電界効果トランジスタの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140138584A (ko) * | 2013-04-28 | 2014-12-04 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 확산 방지층, 그의 제조 방법, 박막 트랜지스터(tft), 어레이 기판, 디스플레이 장치 |
KR101582764B1 (ko) * | 2013-04-28 | 2016-01-05 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 확산 방지층, 그의 제조 방법, 박막 트랜지스터(tft), 어레이 기판, 디스플레이 장치 |
US9368360B2 (en) | 2013-04-28 | 2016-06-14 | Boe Technology Group Co., Ltd | Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device |
KR20200000844A (ko) * | 2019-12-26 | 2020-01-03 | 삼성디스플레이 주식회사 | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 |
KR102111067B1 (ko) * | 2019-12-26 | 2020-05-18 | 삼성디스플레이 주식회사 | 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4657361B2 (ja) | 2011-03-23 |
JP2010098321A (ja) | 2010-04-30 |
JP2000150907A (ja) | 2000-05-30 |
JP4675433B2 (ja) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
JP2759415B2 (ja) | 半導体装置の作製方法 | |
JP3030368B2 (ja) | 半導体装置およびその作製方法 | |
KR100378046B1 (ko) | 반도체장치 제작방법 | |
JP3173760B2 (ja) | 半導体装置の作製方法 | |
JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
US6777763B1 (en) | Semiconductor device and method for fabricating the same | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JPH1065181A (ja) | 半導体装置およびその作製方法 | |
JP2003023014A (ja) | 半導体装置 | |
JP4073672B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2002033328A (ja) | 半導体装置 | |
JP3393834B2 (ja) | 半導体装置の作製方法 | |
JP3600886B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
JP3360057B2 (ja) | 半導体装置 | |
JP3600890B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
JP2002033329A (ja) | 半導体装置の作製方法 | |
JP2003158272A (ja) | 半導体装置 | |
JPH09181329A (ja) | 半導体装置およびその作製方法 | |
JPH11330490A (ja) | 半導体装置およびその作製方法並びに電気光学装置 | |
JP2001156297A (ja) | 電気光学装置及び薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20101117 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20110118 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110125 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20140204 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20140204 |
|
LAPS | Cancellation because of no payment of annual fees |