KR20140138584A - 확산 방지층, 그의 제조 방법, 박막 트랜지스터(ｔｆｔ), 어레이 기판, 디스플레이 장치 - Google Patents
확산 방지층, 그의 제조 방법, 박막 트랜지스터(ｔｆｔ), 어레이 기판, 디스플레이 장치 Download PDFInfo
- Publication number
- KR20140138584A KR20140138584A KR1020147009938A KR20147009938A KR20140138584A KR 20140138584 A KR20140138584 A KR 20140138584A KR 1020147009938 A KR1020147009938 A KR 1020147009938A KR 20147009938 A KR20147009938 A KR 20147009938A KR 20140138584 A KR20140138584 A KR 20140138584A
- Authority
- KR
- South Korea
- Prior art keywords
- tft
- film transistor
- conductive base
- tantalum
- diffusion barrier
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- 239000010409 thin film Substances 0.000 title claims abstract description 11
- 238000002360 preparation method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- NQKXFODBPINZFK-UHFFFAOYSA-N dioxotantalum Chemical compound O=[Ta]=O NQKXFODBPINZFK-UHFFFAOYSA-N 0.000 claims abstract description 18
- WUSPVAHLRCJNMG-UHFFFAOYSA-D tantalum(5+) pentasulfate Chemical compound [Ta+5].[Ta+5].[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O.[O-]S([O-])(=O)=O WUSPVAHLRCJNMG-UHFFFAOYSA-D 0.000 claims abstract description 10
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical group OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000003792 electrolyte Substances 0.000 claims description 7
- 239000003054 catalyst Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000001771 impaired effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- -1 aluminum ions Chemical class 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
확산 방지층, 그의 제조 방법, 박막 트랜지스터(TFT), 어레이 기판 및 디스플레이 장치가 제공되고, 디스플레이 장치 제조 분야와 관련되며, PVD 또는 CVD에 의해 탄탈륨 이산화물 확산 방지층을 제조하는 프로세스에서 높은 분위기 온도가 필요하여 게이트 전극이 휘발되게 하고 디스플레이 장치의 성능을 손상시키는 문제를 해결할 수 있다. 확산 방지층을 제조하기 위한 방법은 탄탈륨 황산염 용액(3) 내에 도전성 베이스(1) 및 음극(4)을 배치하는 단계, 도전성 베이스(1)를 양극으로 취하는 단계, 및 에너자이징 후에 도전성 베이스(1) 상에 탄탈륨 이산화물 확산 방지층을 형성하는 단계를 포함한다.
Description
본 발명의 실시예들은 확산 방지층, 그의 제조 방법, 박막 트랜지스터(TFT), 어레이 기판 및 디스플레이 장치에 관한 것이다.
박막 트랜지스터(TFT)는 디스플레이에 대한 일종의 중요한 제어 유닛이므로, TFT의 성능은 특히 중요하다. 비정질 실리콘 박막 트랜지스터(a-Si TFT)의 제조 프로세스에서는 게이트 전극을 제조하기 위해 일반적으로 몰리브덴(Mo) 금속 또는 몰리브덴/알루미늄-네오디뮴(Mo/AlNd) 합금이 사용된다. 그러나, Mo 금속 또는 Mo/AlNd 합금의 저항은 비교적 높으므로, 대형 디스플레이를 제조하는 프로세스에서, 디스플레이 영역의 중심부에서의 전류는 주변부에서보다 작을 수 있으며, 따라서 이미지가 불균일하게 표시되는 문제가 발생할 수 있다.
상기 문제를 해결하기 위하여, (구리 또는 알루미늄과 같은) 저저항 재료가 주로 게이트 전극을 위해 사용되고, 대형 디스플레이를 제조하는 프로세스에 적용된다. 그러나, 저저항 재료는 기판 및 반도체와의 낮은 접착력을 가지므로, 전극 재료와의 불충분한 접촉의 문제가 발생하는 경향이 있다. 더욱이, 저저항 재료는 비교적 낮은 온도에서 실리콘과 반응하고, 이어서 활성층으로 확산될 수 있으며, 따라서 장치의 성능에 악영향을 미칠 수 있다. 저저항 재료, 예를 들어 단지 2μΩ·cm의 저항률을 갖는 구리는 전극 재료로서 상당한 우수성을 나타낸다.
따라서, 저저항 재료 상에는 확산 방지층이 제조되어야 한다. 일반적으로, 높은 융점을 갖는 재료 및 그의 산화물 또는 질화물은 확산 방지층을 위해 널리 사용된다. 응용에 있어서, 일반적으로 확산 방지층을 제조하기 위해 양호한 확산 방지 성능을 갖는 탄탈륨 이산화물(TaO2)이 선택된다. 일반적으로, 제조 방법은 물리 기상 퇴적(physical vapor deposition; PVD) 또는 화학 기상 퇴적(chemical vapor deposition; CVD)을 채택한다.
본 발명의 실시예들은 정상 온도에서 제조된 탄탈륨 이산화물 확산 방지층, 그의 제조 방법, 박막 트랜지스터, 어레이 기판 및 디스플레이 장치를 제공한다.
일 양태에서, 본 발명은 확산 방지층을 제조하기 위한 방법을 제공하며, 이 방법은 탄탈륨 황산염 용액 내에 도전성 베이스 및 음극을 배치하는 단계, 상기 도전성 베이스를 양극으로서 취하는 단계, 및 에너자이징(energizing) 후에 상기 도전성 베이스 상에 탄탈륨 이산화물 확산 방지층을 형성하는 단계를 포함한다.
이 방법에서, 예를 들어, 상기 도전성 베이스는 구리 또는 알루미늄이다.
이 방법에서, 예를 들어, 상기 도전성 베이스는 박막 트랜지스터의 게이트 전극이다.
이 방법에서, 예를 들어, 전해액은 탄탈륨 황산염 용액이며, 상기 탄탈륨 황산염 용액의 질량 농도는 6 내지 9％의 범위에 걸치며, PH 값은 8과 10 사이이다.
이 방법에서, 예를 들어, 에너자이징 전압은 10 내지 30V의 범위에 걸치고, 에너자이징 전류는 30 내지 100㎃의 범위에 걸치며, 에너자이징 시간은 8 내지 12초이다.
이 방법에서, 예를 들어, 상기 전해액은 촉매도 포함하며, 상기 촉매는 메탄올을 포함하고, 메탄올의 질량 농도는 10 내지 15％의 범위에 걸친다.
아래에서는 본 발명의 실시예들의 기술적 제안들의 더 명확한 이해를 제공하기 위해 실시예들의 첨부 도면들에 대한 간단한 설명이 제공된다. 후술하는 도면들은 본 발명의 일부 실시예들과 관련될 뿐이며, 본 발명을 한정하는 것을 의도하지 않는다는 것이 이 분야의 기술자들에게 명백할 것이다.
도 1은 본 발명의 제1 실시예에 의해 제공되는 탄탈륨 이산화물 확산 방지층을 제조하기 위한 방법의 프로세스를 나타내는 개략도이다.
도 1은 본 발명의 제1 실시예에 의해 제공되는 탄탈륨 이산화물 확산 방지층을 제조하기 위한 방법의 프로세스를 나타내는 개략도이다.
이하, 본 발명의 실시예들의 목적들, 기술적 제안들 및 장점들의 더 명확한 이해를 위해, 본 발명의 실시예들의 첨부 도면들을 참조하여 본 발명의 실시예들의 기술적 제안들에 대한 명확하고 완전한 설명이 제공된다. 바람직한 실시예들은 본 발명의 모든 실시예들이 아니라 일부 실시예들일 뿐이라는 것이 이 분야의 기술자들에게 명백할 것이다. 설명되는 본 발명의 실시예들에 기초하여 독창적인 노력 없이도 이 분야의 기술자들에 의해 얻어지는 모든 다른 실시예들은 본 발명의 보호 범위 내에 속해야 한다.
본 발명자는, 탄탈륨 이산화물 확산 방지층이 PVD 또는 CVD 프로세스에 의해 제조될 때, 프로세스에 의해 요구되는 온도가 비교적 높고, 통상적으로 섭씨 250도와 500도 사이이며, 따라서 TFT의 게이트 전극의 탄탈륨 이산화물 확산 방지층이 본 방법에 의해 제조될 때, 저저항 재료가 휘발되는 경향이 있고, 따라서 게이트 전극의 두께가 감소하고, 도전율이 저하되며, 결과적으로 디스플레이 장치의 성능이 손상될 수 있다는 것을 발견하였다.
실시예 1
이 실시예는 확산 방지층을 제조하기 위한 방법을 제공한다. 도 1에 도시된 바와 같이, 이 방법은 도전성 베이스(1)를 양극으로서 취하고, 도전성 베이스들(1)을 탄탈륨 황산염 용액(즉, 전해액(3)) 내에 배치하는 단계; 흑연 전극(4)(물론, 다른 전극들도 사용될 수 있음)을 음극으로서 취하고, 흑연 전극(4)을 전해액(3) 내에 배치하는 단계; 및 에너자이징(전류 통과가 허가됨) 후에 양극 산화 방법에 의해 도전성 베이스들(1) 상에 탄탈륨 이산화물 확산 방지층을 형성하는 단계를 포함한다.
예를 들어 액정 디스플레이(LCD)에 적용되는 어레이 기판을 제조하는 프로세스에서, 도전성 베이스(1)는 바람직하게는 기판(2) 상의 TFT의 게이트 전극이며, 저저항 재료로 만들어진다. 이 실시예는 예를 들어 구리를 사용한다.
예를 들어, 탄탈륨 황산염 용액의 질량 농도는 6 내지 9％의 범위에 걸치며, 또한 탄탈륨 황산염 용액의 PH 값은 암모니아수의 사용에 의해 8과 10 사이로 엄격히 제어되고, 따라서 도전성 베이스들(1)이 부식되는 문제가 방지될 수 있다. 바람직하게는, 에너자이징을 위해 교류(AC) 전원(5)이 채택되며; 입력 전압을 증가시키기 위해 2V/초의 증가율(growth rate)이 채택되고; 입력 전압은 10과 30V 사이로 제어되며; 입력 전류는 30과 100㎃ 사이로 제어된다. 전원(5)은 직류(DC) 전원을 채택할 수도 있다는 점에 유의해야 한다. 그러나, DC 전원은 동작 프로세스에서 전해액(3)의 온도를 증가시킬 수 있다는 결점을 갖는다.
전기 영동(electrophoresis)에 의해 도전성 베이스(1), 즉 TFT의 게이트 전극 상에 탄탈륨 금속 막이 곧(shortly) 형성되며, 탄탈륨 금속 막의 두께는 약 20nm이다. 이어서, 계속적인 전압 증가에 따라, 탄탈륨 금속 막은 더 많은 자유 에너지를 얻고, 전해액(3) 내의 산소 원자들과 반응하여, 계속해서 탄탈륨 이산화물 막을 형성한다. 예를 들어, 반응 시간은 바람직하게는 8 내지 12초이며, 더 바람직하게는 10초이다. 양극 산화 시간의 증가는 탄탈륨 이산화물 막의 치밀함(compactness)을 향상시킬 수 있지만, 막 두께에 거의 영향을 미치지 않는다. 일반적으로, 형성되는 탄탈륨 이산화물 막의 두께는 적어도 20nm이다. 이 두께는 금속 이온들의 확산을 방지하기에 충분하다. 실제 제조에 있어서, 탄탈륨 이산화물 확산 방지층의 두께는 실제 상황들에 따라 20nm보다 크게 설정될 수도 있다.
양극 산화 방법은 공지된 화학 반응 방법이라는 점에도 유의해야 한다. 본 발명의 실시예의 구현에서, 대응하는 반응 파라미터들(PH 값, 전압, 전류, 시간 등)은 필요에 따라 이 분야의 기술자들에 의해 조정될 수 있지만, 실시예에서의 파라미터들 및 파라미터 범위들은 본 발명에 대한 한정으로서 해석되지 않는다.
바람직하게는, 일례에서, 실시예에서 전해액(3)은 촉매를 더 포함할 수 있다. 촉매는 메탄올일 수 있으며, 메탄올의 질량 농도는 예를 들어 10 내지 15％의 범위에 걸친다.
실시예에서, 탄탈륨 이산화물 확산 방지층은 실온에서 제조되며, 따라서 탄탈륨 이산화물 확산 방지층을 제조하기 위한 종래의 방법에서 게이트 전극 재료의 휘발에 의해 디스플레이의 성능이 손상되는 문제가 방지될 수 있다. 더욱이, 제조 방법에 의해 채택되는 장치들은 간단하므로, 자본 투자가 적을 수 있으며, 필요한 전압 및 전류 양자가 낮으므로, 에너지 소비를 효과적으로 줄일 수 있다.
실시예는 구리를 도전성 베이스(1)로서 사용하지만, 알루미늄과 같은 다른 저저항 재료도 도전성 베이스(1)로서 사용될 수 있다는 것을 이해해야 한다.
실시예 2
이 실시예는 확산 방지층을 제공한다. 확산 방지층은 실시예 1에 의해 제공되는 방법에 의해 제조되며, 탄탈륨 이산화물 확산 방지층이다.
실시예의 확산 방지층은 위의 방법에 의해 제조되므로, 제조 동안 저저항 재료의 휘발이 발생하지 않으며, 따라서 디스플레이의 성능이 손상되지 않을 수 있다.
실시예 3
이 실시예는 기판 상에 배치된 게이트 전극을 포함하는 TFT를 제공한다. 확산 방지층이 게이트 전극 상에 형성되며, 또한 게이트 절연층, 소스/드레인 금속층, 활성층, 패시베이션 층 및 픽셀 전극과 같은 다른 공지된 구조들도 기판 상에 형성될 수 있다.
실시예의 TFT에서, 게이트 전극은 바람직하게는 구리 또는 알루미늄 재료로 만들어진다.
확산 방지층이 실시예의 TFT의 게이트 전극 상에 형성됨에 따라, 게이트 절연층으로의 구리 또는 알루미늄 이온들의 확산이 효과적으로 방지될 수 있고, 따라서 활성층으로의 구리 또는 알루미늄 이온들의 확산이 방지될 수 있으며, 결과적으로 TFT의 도전율이 효과적으로 보증될 수 있다.
실시예의 TFT는 바람직하게는 바텀-게이트 타입(bottom-gate type)이다. 바텀-게이트 타입 TFT와 관련하여, 바텀-게이트 타입 TFT의 게이트 전극은 게이트 절연층의 형성 전에 형성되므로, 게이트 전극은 도전성 베이스로서 직접 사용될 수 있고, 이는 제조 프로세스에 도움이 된다.
TFT는 단결정 실리콘 TFT 또는 다결정 실리콘 TFT일 수 있고, 금속 산화물 TFT일 수도 있다는 점에 더 유의해야 한다.
실시예 4
이 실시예는 임의의 전술한 TFT를 포함하는 어레이 기판을 제공한다. TFT의 성능이 향상되므로, 이에 따라 어레이 기판의 성능도 향상될 수 있다.
실시예 5
이 실시예는 임의의 전술한 어레이 기판을 포함하는 디스플레이 장치를 더 제공한다. 디스플레이 장치는 LCD 패널, 전자 종이, 유기 발광 다이오드(organic light-emitting diode; OLED) 패널, 이동 전화, 태블릿 PC, 텔레비전, 디스플레이, 노트북 PC, 디지털 사진 프레임(digital picture frame) 및 내비게이터와 같은 디스플레이 기능을 갖는 임의의 제품 또는 컴포넌트일 수 있다.
위의 설명은 본 발명의 바람직한 실시예들일 뿐이고, 본 발명의 보호 범위를 한정하는 것을 의도하지 않는다. 본 발명의 보호 범위는 첨부된 청구항들에 의해 정의되어야 한다.
1: 도전성 베이스
2: 기판
3: 전해액
4: 흑연 전극
5: 전원
2: 기판
3: 전해액
4: 흑연 전극
5: 전원
Claims (10)
- 확산 방지층(anti-diffusion layer)을 제조하기 위한 방법으로서,
탄탈륨 황산염 용액(tantalum sulfate solution) 내에 도전성 베이스 및 음극을 배치하는 단계,
상기 도전성 베이스를 양극으로서 취하는 단계, 및
에너자이징(energizing) 후에 상기 도전성 베이스 상에 탄탈륨 이산화물 확산 방지층을 형성하는 단계
를 포함하는 확산 방지층 제조 방법. - 제1항에 있어서, 상기 도전성 베이스는 구리 또는 알루미늄으로 만들어지는 확산 방지층 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 도전성 베이스는 박막 트랜지스터(thin-film transistor; TFT)의 게이트 전극인 확산 방지층 제조 방법.
- 제3항에 있어서, 전해액은 탄탈륨 황산염 용액이며, 상기 탄탈륨 황산염 용액의 질량 농도는 6 내지 9％의 범위에 걸치며, PH 값은 8과 10 사이인 확산 방지층 제조 방법.
- 제3항 또는 제4항에 있어서, 에너자이징 전압은 10 내지 30V의 범위에 걸치고, 에너자이징 전류는 30 내지 100㎃의 범위에 걸치며, 에너자이징 시간은 8 내지 12초인 확산 방지층 제조 방법.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 전해액은 촉매도 포함하며, 상기 촉매는 메탄올이고, 메탄올의 질량 농도는 10 내지 15％의 범위에 걸치는 확산 방지층 제조 방법.
- 제1항 내지 제6항 중 어느 한 항에 따른 확산 방지층 제조 방법에 의해 제조되는 확산 방지층.
- 박막 트랜지스터(TFT)로서,
제7항에 따른 확산 방지층이 상기 TFT의 게이트 전극과 게이트 절연층 사이에 배치되는 박막 트랜지스터. - 제8항에 따른 박막 트랜지스터를 포함하는 어레이 기판.
- 제9항에 따른 어레이 기판을 포함하는 디스플레이 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310154410.7 | 2013-04-28 | ||
| CN201310154410.7A CN103236403B (zh) | 2013-04-28 | 2013-04-28 | 防扩散层及制备方法、薄膜晶体管、阵列基板、显示装置 |
| PCT/CN2013/076591 WO2014176811A1 (zh) | 2013-04-28 | 2013-05-31 | 防扩散层及制备方法、薄膜晶体管、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140138584A true KR20140138584A (ko) | 2014-12-04 |
| KR101582764B1 KR101582764B1 (ko) | 2016-01-05 |
Family
ID=48884436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147009938A KR101582764B1 (ko) | 2013-04-28 | 2013-05-31 | 확산 방지층, 그의 제조 방법, 박막 트랜지스터(ｔｆｔ), 어레이 기판, 디스플레이 장치 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2993691B1 (ko) |
| JP (1) | JP6359639B2 (ko) |
| KR (1) | KR101582764B1 (ko) |
| CN (1) | CN103236403B (ko) |
| WO (1) | WO2014176811A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368360B2 (en) | 2013-04-28 | 2016-06-14 | Boe Technology Group Co., Ltd | Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001264812A (ja) * | 2000-03-22 | 2001-09-26 | Matsushita Electric Ind Co Ltd | 液晶表示素子の製造方法 |
| JP2006013468A (ja) * | 2004-06-24 | 2006-01-12 | Samsung Sdi Co Ltd | 有機薄膜トランジスタ及びその製造方法 |
| JP2011035430A (ja) * | 1993-09-20 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR20110069772A (ko) * | 2008-08-29 | 2011-06-23 | 이데미쓰 고산 가부시키가이샤 | 유기 박막 트랜지스터용 화합물 및 그것을 이용한 유기 박막 트랜지스터 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH06188419A (ja) * | 1992-12-16 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JP2759414B2 (ja) * | 1993-10-19 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000049353A (ja) * | 1998-07-30 | 2000-02-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法 |
| US6566250B1 (en) * | 2002-03-18 | 2003-05-20 | Taiwant Semiconductor Manufacturing Co., Ltd | Method for forming a self aligned capping layer |
| US7122415B2 (en) * | 2002-09-12 | 2006-10-17 | Promos Technologies, Inc. | Atomic layer deposition of interpoly oxides in a non-volatile memory device |
| JP2004152959A (ja) * | 2002-10-30 | 2004-05-27 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法 |
| JP4503270B2 (ja) * | 2002-11-28 | 2010-07-14 | 東京エレクトロン株式会社 | プラズマ処理容器内部材 |
| US6727560B1 (en) * | 2003-02-10 | 2004-04-27 | Advanced Micro Devices, Inc. | Engineered metal gate electrode |
| US7129133B1 (en) * | 2004-09-13 | 2006-10-31 | Spansion Llc | Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film |
| US7427776B2 (en) * | 2004-10-07 | 2008-09-23 | Hewlett-Packard Development Company, L.P. | Thin-film transistor and methods |
| TWI285432B (en) * | 2005-12-06 | 2007-08-11 | Au Optronics Corp | Method for manufacturing conductive copper lines on panel for display device |
| US7592251B2 (en) * | 2005-12-08 | 2009-09-22 | Micron Technology, Inc. | Hafnium tantalum titanium oxide films |
| US20080135891A1 (en) * | 2006-12-08 | 2008-06-12 | Palo Alto Research Center, Incorporated | Transistor Device Formed on a Flexible Substrate Including Anodized Gate Dielectric |
| CN100561705C (zh) * | 2007-04-24 | 2009-11-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| JP5412517B2 (ja) * | 2008-08-20 | 2014-02-12 | エーシーエム リサーチ （シャンハイ） インコーポレーテッド | バリア層除去方法及び装置 |
| US8681307B2 (en) * | 2008-12-19 | 2014-03-25 | Sharp Kabushiki Kaisha | Insulated gate transistor, active matrix substrate, liquid crystal display device, and method for producing the same |
| JP2010174339A (ja) * | 2009-01-30 | 2010-08-12 | Sanyo Electric Co Ltd | 金属表面の処理方法及び電界効果トランジスタの製造方法 |
-
2013
- 2013-04-28 CN CN201310154410.7A patent/CN103236403B/zh active Active
- 2013-05-31 EP EP13836248.8A patent/EP2993691B1/en active Active
- 2013-05-31 JP JP2016509254A patent/JP6359639B2/ja active Active
- 2013-05-31 KR KR1020147009938A patent/KR101582764B1/ko active IP Right Grant
- 2013-05-31 WO PCT/CN2013/076591 patent/WO2014176811A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035430A (ja) * | 1993-09-20 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2001264812A (ja) * | 2000-03-22 | 2001-09-26 | Matsushita Electric Ind Co Ltd | 液晶表示素子の製造方法 |
| JP2006013468A (ja) * | 2004-06-24 | 2006-01-12 | Samsung Sdi Co Ltd | 有機薄膜トランジスタ及びその製造方法 |
| KR20110069772A (ko) * | 2008-08-29 | 2011-06-23 | 이데미쓰 고산 가부시키가이샤 | 유기 박막 트랜지스터용 화합물 및 그것을 이용한 유기 박막 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103236403A (zh) | 2013-08-07 |
| EP2993691B1 (en) | 2020-01-01 |
| CN103236403B (zh) | 2015-11-11 |
| EP2993691A4 (en) | 2016-09-28 |
| KR101582764B1 (ko) | 2016-01-05 |
| WO2014176811A1 (zh) | 2014-11-06 |
| JP2016522570A (ja) | 2016-07-28 |
| JP6359639B2 (ja) | 2018-07-18 |
| EP2993691A1 (en) | 2016-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103325841B (zh) | 薄膜晶体管及其制作方法和显示器件 | |
| CN107004721B (zh) | 薄膜晶体管阵列基板 | |
| US9825175B2 (en) | Thin film transistor including diffusion blocking layer and fabrication method thereof, array substrate and display device | |
| TW201214714A (en) | Thin film transistor and display device | |
| US9893173B2 (en) | Method for fabricating a metallic oxide thin film transistor | |
| EP3333900B1 (en) | Manufacturing method for thin film transistor | |
| JP2013041949A (ja) | 薄膜デバイス | |
| US9704998B2 (en) | Thin film transistor and method of manufacturing the same, display substrate, and display apparatus | |
| JP2015128189A (ja) | 電界効果トランジスタ | |
| CN102254797A (zh) | 低温多晶硅薄膜及其制造方法、晶体管和显示装置 | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| JP2019504463A (ja) | 活性層、薄膜トランジスタ、アレイ基板及び表示装置、並びにそれらの製造方法 | |
| WO2016033836A1 (zh) | 氧化物半导体tft基板的制作方法及结构 | |
| TW201220504A (en) | Metal oxide thin film transistor and manufacturing method thereof | |
| US20160343744A1 (en) | Liquid Crystal Display Panel, Array Substrate And Manufacturing Method For Thin-Film Transistor | |
| US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
| WO2020118988A1 (zh) | 显示面板及其制作方法 | |
| CN109326611A (zh) | 阵列基板及其制作方法、显示面板 | |
| KR101582764B1 (ko) | 확산 방지층, 그의 제조 방법, 박막 트랜지스터(ｔｆｔ), 어레이 기판, 디스플레이 장치 | |
| US10790309B2 (en) | Conductive pattern structure, manufacturing method thereof, array substrate and display device | |
| CN215418182U (zh) | 一种显示面板及显示装置 | |
| US9368360B2 (en) | Anti-diffusion layer, preparation method thereof, thin-film transistor (TFT), array substrate, display device | |
| CN109616444B (zh) | Tft基板的制作方法及tft基板 | |
| CN107342298B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN104409362A (zh) | 一种薄膜晶体管和阵列基板的制作方法及相应装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 4 |