CN107342298B - 显示装置、阵列基板及其制造方法 - Google Patents

显示装置、阵列基板及其制造方法 Download PDF

Info

Publication number
CN107342298B
CN107342298B CN201710607262.8A CN201710607262A CN107342298B CN 107342298 B CN107342298 B CN 107342298B CN 201710607262 A CN201710607262 A CN 201710607262A CN 107342298 B CN107342298 B CN 107342298B
Authority
CN
China
Prior art keywords
semiconductor pattern
layer
composite material
material layer
graphene oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710607262.8A
Other languages
English (en)
Other versions
CN107342298A (zh
Inventor
张帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710607262.8A priority Critical patent/CN107342298B/zh
Publication of CN107342298A publication Critical patent/CN107342298A/zh
Priority to US16/097,938 priority patent/US11244964B2/en
Priority to PCT/CN2018/074397 priority patent/WO2019019584A1/zh
Application granted granted Critical
Publication of CN107342298B publication Critical patent/CN107342298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开是关于一种显示装置、阵列基板及其制造方法，涉及显示技术领域。该方法包括：在基板上形成半导体图案、栅极绝缘层、栅极、绝缘层以及源漏极的步骤，还包括在包括所述半导体图案的基板上形成复合材料层，并对所述复合材料层进行氢化处理的步骤，所述复合材料层包括钛配合物/氧化石墨烯。本公开能够省略层间绝缘层，从而可以避免层间绝缘层发生断裂导致柔性屏无法显示的情况，进而能够提高柔性屏弯折性能。

Description

显示装置、阵列基板及其制造方法
技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示装置、阵列基板以及阵列基板制造方法。
背景技术
传统的显示器都是不可以弯曲的平面显示器。显示技术领域未来的趋势是希望能够在柔性显示器即可弯曲的屏上进行显示，也即实现柔性显示。
现有的实现柔性显示的阵列基板一般采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)薄膜晶体管阵列基板。在现有的LTPS薄膜晶体管阵列基板制备工艺中，由于多晶硅的晶粒间存在许多缺陷与位错，以及晶格失配引起的大量的悬挂键，造成多晶硅中存在大量缺陷态，会降低载流子迁移率，影响器件性能，因此需要设置富含氢的层间绝缘层(ILD，Inter Layer Dielectric)来补偿这些缺陷态。由于ILD层大多采用氧化硅(SiOx)和氮化硅(SiNx)双层沉积，经过氢化处理的氧化硅层和氮化硅层中含有丰富的氢原子，可以通过热处理驱动氧化硅层和氮化硅层中的氢原子向多晶硅层迁移，从而能够补偿多晶硅中存在的缺陷态。然而，由于ILD层为无机材料，厚度一般在500nm左右，在柔性屏进行弯折过程中，ILD层弯曲应力过于集中，从而会导致ILD层发生断裂，进而导致源/漏极金属断线，造成柔性屏无法显示的状况。
因此，需要提供一种能够解决上述问题中的一个或多个问题的显示装置、阵列基板以及阵列基板制造方法
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种显示装置、阵列基板以及阵列基板制造方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
根据本公开的一个方面，提供了一种阵列基板制造方法，包括在基板上形成半导体图案、栅极绝缘层、栅极、绝缘层以及源漏极的步骤；所述阵列基板制造方法还包括：
在包括所述半导体图案的基板上形成复合材料层，并对所述复合材料层进行氢化处理，所述复合材料层包括钛配合物/氧化石墨烯。
在本公开的一种示例性实施例中，所述半导体图案的材料为多晶硅。
在本公开的一种示例性实施例中，在包括所述半导体图案的基板上形成复合材料层包括：
通过旋涂方式在包括所述半导体图案的基板上形成复合材料层。
在本公开的一种示例性实施例中，所述复合材料层包括H8F6N2Ti-FGO。
在本公开的一种示例性实施例中，制备所述H8F6N2Ti-FGO的过程包括：
以鳞片石墨为原材料通过氧化反应制备氧化石墨烯，并基于所述氧化石墨烯制备氧化石墨烯乙醇溶液；
在氧化石墨烯乙醇溶液中加入尿素得到尿素-氧化石墨烯溶液；
将溶解有聚乙二醇和氟钛酸铵的离子水加入到所述尿素-氧化石墨烯溶液，进行后处理得到所述H8F6N2Ti-FGO。
根据本公开的一个方面，提供一种阵列基板，包括基板、半导体图案、栅极绝缘层、栅极、绝缘层以及源漏极，所述阵列基板还包括：
设于所述半导体图案上的复合材料层，其中，所述复合材料层包括含氢原子的钛配合物/氧化石墨烯。
在本公开的一种示例性实施例中，所述半导体图案的材料为多晶硅。
在本公开的一种示例性实施例中，所述阵列基板还包括：
缓冲层，设于所述基板与所述半导体图案之间。
在本公开的一种示例性实施例中，所述复合材料层包括H8F6N2Ti-FGO。
根据本公开的一个方面，提供一种显示装置，包括根据上述任意一项所述的阵列基板。
根据本公开的示例实施例的显示装置、阵列基板以及阵列基板制造方法，在半导体图案上形成包括钛配合物/氧化石墨烯的复合材料层，并对该复合材料层进行氢化处理。一方面，在半导体图案上形成包括钛配合物/氧化石墨烯的复合材料层，并对该复合材料层进行氢化处理，由于钛配合物/氧化石墨烯具有很强的储氢能力，则可以通过钛配合物/氧化石墨烯储存的氢原子补偿半导体图案的缺陷态，从而能够省略无机层间绝缘层；另一方面，由于复合材料层为有机膜层，柔性较好，可以避免无机层间绝缘层发生断裂导致柔性屏无法显示的情况，从而能够提高柔性屏弯折性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了根据本公开一示例性实施例的形成缓冲层与半导体图案的结构示意图；
图2示意性示出了根据本公开一示例性实施例的形成符合材料层的结构示意图；
图3示意性示出了根据本公开一示例性实施例的对缓冲层与有源层进行曝光显影后的示意图；
图4示意性示出了根据本公开一示例性实施例的对半导体图案进行刻蚀与剥膜后的剖面示意图；
图5示意性示出了根据本公开一示例性实施例的形成栅极绝缘层的结构示意图；
图6示意性示出了根据本公开一示例性实施例的形成栅极层的结构剖面示意图；
图7示意性示出了根据本公开一示例性实施例的对栅极层进行曝光显影后的结构示意图；
图8示意性示出了根据本公开一示例性实施例的对栅极层进行刻蚀与剥膜后的剖面示意图；
图9示意性示出了根据本公开一示例性实施例的形成绝缘层的结构剖面示意图；
图10示意性示出了根据本公开一示例性实施例的对绝缘层进行刻蚀与剥膜后的示意图；
图11示意性示出了根据本公开一示例性实施例的形成源漏极层的结构结果示意图；以及
图12示意性示出了根据本公开一示例性实施例对源漏极层进行刻蚀与剥膜后的示意图。
附图标记：
100 基板
101 缓冲层
102 半导体图案
103 复合材料层
104 光刻胶
110 第一过孔
120 第二过孔
200 栅极绝缘层
300 栅极层
301 栅极层光刻胶
400 绝缘层
500 源漏极层
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免使本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在本示例实施例中，首先提供了一种阵列基板制造方法。该阵列基板制造方法可以包括在基板上形成半导体图案、栅极绝缘层、栅极、绝缘层以及源漏极的步骤，还可以包括在包括所述半导体图案的基板上形成复合材料层，并对所述复合材料层进行氢化处理的步骤，所述复合材料层包括钛配合物/氧化石墨烯。
根据本示例实施例中的阵列基板制造方法，一方面，在半导体图案上形成包括钛配合物/氧化石墨烯的复合材料层，并对该复合材料层进行氢化处理，由于钛配合物/氧化石墨烯具有很强的储氢能力，则可以通过钛配合物/氧化石墨烯储存的氢原子补偿半导体图案的缺陷态，从而能够省略无机层间绝缘层；另一方面，由于复合材料层为有机膜层，柔性较好，可以避免无机层间绝缘层发生断裂导致柔性屏无法显示的情况，从而能够提高柔性屏弯折性能。
接下来，将参照附图对本示例实施例中的阵列基板制造方法进行详细的说明。
参照图1所示，在本示例实施例中，基板100由玻璃等透明材料组成。首先，可以对基板100进行清洗处理，然后通过等离子体增强化学气相沉积(PECVD，Plasma EnhancedChemical Vapor Deposition)方法在基板100上形成缓冲层101和半导体图案102；或者通过PECVD方法在基板100上形成半导体图案102。
缓冲层101可以由氧化硅层、氮化硅层或包含氧化硅层与氮化硅层的复合层组成，其中，氧化硅层的厚度可以为50nm至100nm，氧化硅层的厚度可以为100nm至300nm。当形成半导体图案102的工艺中包括激光激化的步骤时，所使用的激光会产生大量的热，设置缓冲层101可以吸收激光产生的热量，避免了激光放热对基板100的不良影响。
进一步地，在本示例实施例中，半导体图案102的材料为多晶硅，多晶硅材料是通过非晶硅薄膜的再结晶形成的。由于通过PECVD方法沉积的非晶硅薄膜通常含有10％至15％的氢，而一般情况下需要将非晶硅薄膜中的氢含量控制在2％以内，否则会影响续结晶的多晶硅的表面粗糙度和颗粒大小，因此，在基板100上形成半导体图案102可以包括以下步骤：在基板100上形成非晶硅薄膜层，该非晶硅薄膜层厚度为40nm至50nm；接下来将基板100送往高温炉中进行高温脱氢处理以达到脱氢(减少非晶硅薄膜层中的氢含量)的目的；然后对包括非晶硅薄膜层的基板100进行准分子激光退火处理，使非晶硅薄膜层转变成多晶硅层薄膜层。
进一步地，在本示例实施例中，还可以对所述多晶硅薄膜层进行图案化处理，再对多晶硅薄膜层进行离子掺杂，形成包括重掺杂区、轻掺杂区以及沟道区的半导体图案102。所述离子掺杂不限于使用磷离子的N型掺杂，也不限于使用硼离子的P型掺杂，因此，最终形成的阵列基板内的薄膜晶体管(TFT，Thin Film Transistor)可以为N型TFT，也可以为P型TFT。
由于多晶硅的晶粒间存在许多缺陷与位错，以及晶格失配引起的大量的悬挂键，造成多晶硅中存在大量缺陷态，会降低载流子迁移率，影响器件性能。因此，在本示例实施例中，可以在包括所述半导体图案102的基板100上形成复合材料层103，并对复合材料层103进行氢化处理，复合材料层103包括钛配合物/氧化石墨烯。在本示例实施例中，钛配合物/氧化石墨烯可以包括H8F6N2Ti-FGO即氟钛酸铵/氧化石墨烯。由于H8F6N2Ti-FGO复合材料是碳原子以sp2杂化轨道组成六角形呈蜂巢晶格的平面层结构，具有很强的储氢能力，对包含H8F6N2Ti-FGO的复合材料层103进行氢化处理之后，该复合材料层103中富含氢离子，可以对半导体图案102中的缺陷态进行补偿，从而不需要形成层间绝缘层来再次进行补偿，省略了层间绝缘层。
在本示例实施例中，可以提前制备出氟钛酸铵/氧化石墨烯即H8F6N2Ti-FGO，制备H8F6N2Ti-FGO的过程主要可以包括以下步骤：以鳞片石墨为原材料通过氧化反应制备氧化石墨烯，并基于所述氧化石墨烯制备氧化石墨烯乙醇溶液；在氧化石墨烯乙醇溶液中加入尿素得到尿素-氧化石墨烯溶液；将溶解有聚乙二醇和氟钛酸铵的离子水加入到所述尿素-氧化石墨烯溶液，进行后处理得到所述H8F6N2Ti-FGO。
具体而言，在本示例实施例中，H8F6N2Ti-FGO的详细制备流程可以如下：以天然鳞片石墨为原材料，利用高锰酸钾与浓硫酸作为氧化剂，将天然鳞片石墨与氧化剂放入反应溶剂中进行反应，反应时间约为1.5小时左右，可制备出氧化石墨烯(GO)；称取氧化石墨烯，加入到无水乙醇中，对加有氧化石墨烯的无水乙醇溶液进行3小时左右的超声处理，使氧化石墨烯充分溶解，得到初步的氧化石墨烯乙醇溶液。在氧化石墨烯乙醇溶液中，加入尿素，在333K温度下水浴加热3小时，待溶液冷却后，将混合溶液超声处理15分钟，得到尿素-氧化石墨(FGO)稀溶液。然后将聚乙二醇和氟钛酸铵溶解于去离子水中，加入到上述尿素—氧化石墨稀溶液中，将混合液超声处理15分钟后，移至油浴在423K温度下反应5小时。自然冷却到室温，经离心分离，无水乙醇及去离子水洗涤数次后，在333K下干燥6小时，得到氟钛酸铵/氧化石墨烯复合材料，即H8F6N2Ti-FGO。
进一步地，在本示例实施例中，在包括所述半导体图案102的基板上形成复合材料层103可以包括：以浓度为10％的乙醇溶液作为溶剂，将氟钛酸铵/氧化石墨烯复合材料进行超声波分散，进而制备出氟钛酸铵/氧化石墨烯复合材料的旋涂液；将旋涂液均匀涂抹至缓冲层101和/或半导体图案102上，然后进行烘干处理，进而得到了包含氟钛酸铵/氧化石墨烯的复合材料层103，参照图2所示。在本示例实施中，可以通过对旋涂液浓度的控制将复合材料层103层的厚度控制在10nm左右，当然，也可以将复合材料层103的厚度控制在其他适当的大小范围内，本公开对此不进行特殊限定。接下来，在本示例实施例中，可以对包含H8F6N2Ti-FGO的复合材料层103进行表面处理例如氢等离子体化处理，然后进行氢化处理，使得包含H8F6N2Ti-FGO的复合材料层103中富含氢原子。
参照图3和图4所示，在本示例实施例中，可以在复合材料层103需要保留的区域上涂覆一层光刻胶，接着进行曝光显影处理形成光刻胶图案104，曝光显影处理的结果如图3所示，然后对半导体图案102以及复合材料层103进行刻蚀处理，通过脱膜液(striper)将光刻胶104剥离，剥离之后的结果如图4所示。
接下来，参照图5所示，可以通过PECVD的方式形成覆盖复合材料层103和缓冲层101的栅极绝缘层200。栅极绝缘层200的材料可以包括硅的氧化物例如SiOx或者硅的氮化物例如SiNx，也可以包括硅的氧化物和硅的氮化物的复合物。
然后，参照图6所示，可以通过溅射、热蒸发或其他成膜方法在栅极绝缘层200上形成栅极层300，栅极层300的材料可以采用铬(Cr)、钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钕(Nd)以及其合金等材料，此外，栅极层300可以为一层或多层结构。接下来，可以在栅极层300需要保留的部分上涂覆一层光刻胶，接着进行曝光显影处理形成栅极光刻胶图案301，曝光显影处理的结果如图7所示。然后，对栅极层300进行刻蚀处理，通过脱膜液(striper)将光刻胶剥离，形成栅极，剥离之后的结果如图8所示。
此外，在本示例实施例中，由于可以在对复合材料层103进行氢化处理后通过复合材料层103中的氢源对半导体图案102中的缺陷态进行补偿，从而在后续处理中不需要再形成层间绝缘层来补偿半导体图案102中的缺陷态，具体而言，可以在对复合材料层103进行氢化处理后通过热处理驱动复合材料层103中的氢原子迁移到半导体图案102中，从而对半导体图案102中的缺陷态进行补偿，进而可以在后续处理中不再需要形成层间绝缘层来补偿半导体图案102中的缺陷态。因此，参照图9所示，可以形成覆盖栅极层300和栅极绝缘层200的绝缘层400。在本示例示例中，绝缘层400的可以为有机材料例如树脂，也可以为SiO2或SiNx，本公开对此不进行特殊限定。
接下来，可以在绝缘层400上涂覆一层光刻胶，然后通过曝光、显影、刻蚀形成分别暴露出半导体图案102两端的表面的第一过孔110和第二过孔120的图案，第一过孔110以及第二过孔120的孔壁剖面呈平滑的坡状，经刻蚀与剥离光刻胶之后的结果如图10所示。
然后，在本示例实施例中，参照图11所示，可以形成覆盖绝缘层400、第一过孔110和第二过孔120的源漏极层500。接下来，可以在绝缘层400上涂覆一层光刻胶，然后通过曝光、显影、刻蚀形成源漏极的图案500，经刻蚀与剥离光刻胶之后的结果如图12所示。本示例实施例中的阵列基板制造方法的后续工艺与常规的低温多晶硅(LTPS，Low TemperaturePoly-silicon)TFT阵列基板的制备工艺相同，在此将不再赘述。
需要说明的是，虽然在本示例实施例中，该阵列基板制造方法是以制造顶栅型低温多晶硅TFT阵列基板的工艺过程进行说明的，但是本领域普通技术人员应该理解的是，可以通过适当地调整本示例实施例中的阵列基板制造方法来制造底栅型低温多晶硅TFT阵列基板，这同样在本公开的保护范围。
此外，本示例实施例中的阵列基板制造方法可以应用于制造有源液晶显示器(AMLCD，Active Matrix Liquid Crystal Display)的阵列基板，也可以应用于制造有源矩阵有机发光二极管(AMOLED，Active Matrix Organic Light Emitting Diode)的阵列基板，本公开对此不进行特别限定。
此外，在本示例实施例中，还提供了一种阵列基板。参照图12所示，该阵列基板可以包括基板100、半导体图案102、栅极绝缘层200、栅极300、绝缘层400以及源漏极500。该阵列基板还可以包括：设于半导体图案102上的复合材料层103，其中，复合材料层103包括含氢原子的钛配合物/氧化石墨烯。
根据本示例实施例中的阵列基板，一方面，在半导体图案上形成包括钛配合物/氧化石墨烯的复合材料层，并对该复合材料层进行氢化处理，由于钛配合物/氧化石墨烯具有很强的储氢能力，则可以通过钛配合物/氧化石墨烯储存的氢原子补偿半导体图案的缺陷态，从而能够省略无机层间绝缘层；另一方面，由于复合材料层为有机膜层，柔性较好，可以避免无机层间绝缘层发生断裂导致柔性屏无法显示的情况，从而能够提高柔性屏弯折性能。
进一步地，在本示例实施例中，所述半导体图案102的材料为多晶硅。
此外，在本示例实施例中，所述阵列基板还可以包括：缓冲层101，设于所述基板100与所述半导体图案102之间，缓冲层101可以由氧化硅层、氮化硅层或包含氧化硅层与氮化硅层的复合层组成。
进一步地，在本示例实施例中，所述钛配合物/氧化石墨烯包括氟钛酸铵/氧化石墨烯即H8F6N2Ti-FGO。
在本示例实施例中，该阵列基板可以为顶栅结构或底栅结构。在该阵列基板为顶栅结构的情况下，半导体图案102设于基板100上；栅极绝缘层200设于复合材料层103上；栅极层300设于栅极绝缘层200上；绝缘层400设于栅极绝缘层200上并覆盖栅极层300；以及源漏极层500设于绝缘层400上。
此外，在该阵列基板为底栅结构的情况下，栅极层300设于基板100上；栅极绝缘层200设于基板100上并覆盖栅极层300；半导体图案102设于栅极绝缘层200上；绝缘层400设于所述复合材料层103上；以及源漏极层500设于绝缘层400上。
此外，在本示例实施例中，还提供了一种显示装置，包括根据上述实施例中所述的阵列基板。由于本示例实施方式中的显示装置采用了上述阵列基板，因此至少具有与所述阵列基板相应的全部优点。在本示例实施例中，所述显示装置可以为：OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相机等任何具有显示功能的产品或部件，本公开对此不进行特殊限定。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (9)

1.一种阵列基板制造方法，包括在基板上形成半导体图案、栅极绝缘层、栅极、绝缘层以及源漏极的步骤；其特征在于，所述阵列基板制造方法还包括：
在所述基板与所述半导体图案之间形成缓冲层；
在包括所述半导体图案的基板上形成复合材料层，并对所述复合材料层进行氢化处理，所述复合材料层包括钛配合物/氧化石墨烯；所述复合材料层位于所述半导体图案背离所述基板一侧的表面上，且覆盖所述半导体图案的沟道区；
在所述复合材料层上形成暴露出所述半导体图案层的第一过孔与第二过孔，且所述第一过孔与所述第二过孔分别位于所述复合材料层相对的两个侧边；
形成覆盖所述第一过孔与第二过孔的源漏极层。
2.根据权利要求1所述的阵列基板制造方法，其特征在于，所述半导体图案的材料为多晶硅。
3.根据权利要求1所述的阵列基板制造方法，其特征在于，在包括所述半导体图案的基板上形成复合材料层包括：
通过旋涂方式在包括所述半导体图案的基板上形成复合材料层。
4.根据权利要求1所述的阵列基板制造方法，其特征在于，所述复合材料层包括H8F6N2Ti-FGO。
5.根据权利要求4所述的阵列基板制造方法，其特征在于，制备所述H8F6N2Ti-FGO的过程包括：
以鳞片石墨为原材料通过氧化反应制备氧化石墨烯，并基于所述氧化石墨烯制备氧化石墨烯乙醇溶液；
在氧化石墨烯乙醇溶液中加入尿素得到尿素-氧化石墨烯溶液；
将溶解有聚乙二醇和氟钛酸铵的离子水加入到所述尿素-氧化石墨烯溶液，进行后处理得到所述H8F6N2Ti-FGO。
6.一种阵列基板，包括基板、半导体图案、栅极绝缘层、栅极、绝缘层以及源漏极；其特征在于，所述阵列基板还包括：
缓冲层，设于所述基板与所述半导体图案之间；
设于所述半导体图案上的复合材料层，其中，所述复合材料层包括含氢原子的钛配合物/氧化石墨烯，所述复合材料层位于所述半导体图案背离所述基板一侧的表面上，且覆盖所述半导体图案的沟道区；所述复合材料层上设有暴露出所述半导体图案层的第一过孔与第二过孔，且所述第一过孔与所述第二过孔分别位于所述复合材料层相对的两个侧边；
源漏极层，覆盖所述第一过孔与所述第二过孔。
7.根据权利要求6所述的阵列基板，其特征在于，所述半导体图案的材料为多晶硅。
8.根据权利要求6所述的阵列基板，其特征在于，所述钛配合物/氧化石墨烯包括H8F6N2Ti-FGO。
9.一种显示装置，其特征在于，包括根据权利要求6至8中任一项所述的阵列基板。
CN201710607262.8A 2017-07-24 2017-07-24 显示装置、阵列基板及其制造方法 Active CN107342298B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710607262.8A CN107342298B (zh) 2017-07-24 2017-07-24 显示装置、阵列基板及其制造方法
US16/097,938 US11244964B2 (en) 2017-07-24 2018-01-29 Display device, array substrate and manufacturing method thereof
PCT/CN2018/074397 WO2019019584A1 (zh) 2017-07-24 2018-01-29 显示装置、阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710607262.8A CN107342298B (zh) 2017-07-24 2017-07-24 显示装置、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN107342298A CN107342298A (zh) 2017-11-10
CN107342298B true CN107342298B (zh) 2021-01-26

Family

ID=60216564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710607262.8A Active CN107342298B (zh) 2017-07-24 2017-07-24 显示装置、阵列基板及其制造方法

Country Status (3)

Country Link
US (1) US11244964B2 (zh)
CN (1) CN107342298B (zh)
WO (1) WO2019019584A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342298B (zh) 2017-07-24 2021-01-26 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377306A (zh) * 2013-08-15 2015-02-25 索尼公司 显示单元和电子设备
CN104716047A (zh) * 2015-03-30 2015-06-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
CN105261654A (zh) * 2015-11-05 2016-01-20 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
WO2017073097A1 (ja) * 2015-10-29 2017-05-04 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN107170830A (zh) * 2017-06-12 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN105590756B (zh) * 2016-03-21 2017-12-08 王小峰 一种微纳尺度石墨烯/钛酸锂复合负极材料的制备方法
CN107342298B (zh) * 2017-07-24 2021-01-26 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377306A (zh) * 2013-08-15 2015-02-25 索尼公司 显示单元和电子设备
CN104716047A (zh) * 2015-03-30 2015-06-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
WO2017073097A1 (ja) * 2015-10-29 2017-05-04 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN105261654A (zh) * 2015-11-05 2016-01-20 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板
CN107170830A (zh) * 2017-06-12 2017-09-15 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
钛配合物/氧化石墨烯的制备及其性能研究;黄子荣等;《广东化工》;20151231;第42卷(第8期);正文第40页左栏实验部分至第39页左栏总结与展望 *

Also Published As

Publication number Publication date
US11244964B2 (en) 2022-02-08
US20210225892A1 (en) 2021-07-22
WO2019019584A1 (zh) 2019-01-31
CN107342298A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
CN107275350B (zh) 阵列基板及其制作方法和显示装置
CN104282769B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
US9391207B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
WO2017092142A1 (zh) 低温多晶硅tft基板的制作方法
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
EP2960942A1 (en) Thin-film transistor and manufacturing method therefor, and display component
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
US10566401B2 (en) Thin film transistor array substrate and preparing method therefor, and OLED display device
US9876040B1 (en) Method for manufacturing TFT substrate
US9520421B1 (en) Method for manufacturing LTPS TFT substrate and LTPS TFT substrate
JP2017508275A (ja) 低温ポリシリコン薄膜トランジスタ及びその製造方法
US20190027612A1 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
US9887213B2 (en) Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
US10243004B2 (en) Low-temperature polycrystalline silicon thin film transistor, and manufacturing method for fabricating the same, array substrate, display panel and display device
US20190386143A1 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
TW200423407A (en) Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
CN107342298B (zh) 显示装置、阵列基板及其制造方法
KR101274697B1 (ko) 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법
US9515189B2 (en) Semiconductor device and manufacturing method of semiconductor device using metal oxide
US7435667B2 (en) Method of controlling polysilicon crystallization
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
US9040368B1 (en) Thin film transistor and method of making the same
JP2002185005A (ja) 混成ｔｆｔアレー基板とその製造方法
US11094540B2 (en) Manufacturing method of a pair of different crystallized metal oxide layers
CN114927532B (zh) 阵列基板及其制作方法和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant