TWI492315B - 低溫多晶矽薄膜晶體管製造方法 - Google Patents

低溫多晶矽薄膜晶體管製造方法 Download PDF

Info

Publication number
TWI492315B
TWI492315B TW101110197A TW101110197A TWI492315B TW I492315 B TWI492315 B TW I492315B TW 101110197 A TW101110197 A TW 101110197A TW 101110197 A TW101110197 A TW 101110197A TW I492315 B TWI492315 B TW I492315B
Authority
TW
Taiwan
Prior art keywords
layer
amorphous germanium
germanium layer
film transistor
low
Prior art date
Application number
TW101110197A
Other languages
English (en)
Other versions
TW201330112A (zh
Inventor
Minching Hsu
Zhaopeng Wu
Tu Cheng Chuang
Hong Chih Yu
Hung Che Lu
Original Assignee
Century Display Shenzhen Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Century Display Shenzhen Co filed Critical Century Display Shenzhen Co
Publication of TW201330112A publication Critical patent/TW201330112A/zh
Application granted granted Critical
Publication of TWI492315B publication Critical patent/TWI492315B/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

低溫多晶矽薄膜晶體管製造方法
本發明是關於一種低溫多晶矽薄膜晶體管製造方法，尤其是一種針對非晶矽層預處理成為多層微晶粒狀的非晶矽層再進行準分子激光退火工藝的製造方法。
隨著高科技的發展，視頻產品，特別是數字化的視頻或影像裝置已經成為在一般日常生活中所常見的產品。這些數字化的視頻或影像裝置中，顯示器是一個重要組件，以顯示相關信息。使用者可由顯示器讀取信息，或進而控制裝置的運作。
而薄膜晶體管(TFT)可應用於液晶顯示器(liquid crystal display，簡稱LCD)的驅動組件，使得此項產品成為桌上直式型平面顯示器的主流，於個人計算器、遊戲機、監視器等市場成為未來主導性產品。目前，因非晶矽(amorphous silicon，又稱a-Si)薄膜晶體管，可於攝氏200-300度的低溫生長，因此被廣泛使用。但非晶矽的電子遷移率(electron mobility)低，不超過1cm2/V.s，使得非晶矽薄膜晶體管已不敷目前高速組件應用的需求，而多晶矽(polycrystalline silicon，又稱poly-Si)薄膜晶體管相較於非晶矽薄膜晶體管有較高的遷移率(約比非晶矽高2-3個數量級)及低溫敏感性(low temperature sensitivity)，使其 更適用於高速組件。然而，以傳統方式退火非晶矽形成多晶矽時，其形成溫度需攝氏600度以上，故一般使用石英(quartz)作為基板。由於石英基板成本比玻璃基板貴上許多，且在基板尺寸的限制下，基板大約僅有2至3吋，因此過去只能發展小型基板。
目前為了降低成本必須使用玻璃基板，故須使多晶矽的形成溫度降至攝氏500度以下。因此，許多降低多晶矽的形成溫度的方法紛紛被採用，其中以準分子激光退火工藝(excimer laser annealing，簡稱ELA)及金屬誘導結晶工藝(metal induced crystallization，簡稱MIC)較受矚目，因為前述工藝均可生長高質量、無汙染及低缺陷密度(low defect density)的多晶矽，以前述低溫工藝作的多晶矽薄膜晶體管又稱為”低溫多晶矽薄膜晶體管”。再者，由於多晶矽本身的電子遷移率高，所以通常在進行薄膜晶體管數組的工藝時，可以一併於顯示區外圍的周邊電路區製作周邊電路。
而金屬誘導結晶工藝的結晶方式是以側向生長(lateral growth)為主，其是於非晶矽層形成前或形成後形成一金屬層，用以促進非晶矽層的結晶，並於金屬層形成後進行低溫退火工藝，以形成多晶矽。而金屬誘導結晶工藝中使用的金屬層不但可促進非晶矽結晶，更重要的是為了要形成金屬矽化物。而主要的方式是控制其橫向成長方向與源極-溝道-漏極延伸方向之間的關系，若兩方向垂直則適用像素區，若兩方向平行則適用於周邊電路(peripheral circuit)區。但是，金屬誘導結晶工藝的缺點在於所長成的多晶矽層缺陷(defect)太多，需要再加一道高溫後工藝，如快速熱工藝(rapid thermal process)或激光退火工藝，所 以目前多以準分子激光退火工藝為主。
而現形成多晶矽的作法是運用電漿輔助化學氣相沈積(plasma enhanced chemical vapor deposition，PECVD)在玻璃基板上沈積一二氧化矽(SiO2)膜，接著再沈積一非晶矽膜，其中二氧化矽(SiO2)膜為一緩衝層(buffer layer)，可防止玻璃基板之鈉、鉀離子汙染多晶矽薄膜晶體主動層(active layer)之多晶矽膜。由於運用電漿輔助化學氣相沈積設備所沈積之非晶矽內含有8-15%氫含量(hydrogen content)，如未脫氫即進行準分子激光退火，矽膜將瞬間吸收龐大的準分子激光能量，並於準分子激光退火區產生氫爆，因而造成矽膜容易從基板產生脫落(ablation)，故需於準分子激光退火PECVD矽膜前需進行脫氫，經過脫氫後的非晶矽膜進行準分子激光退火，使非晶矽膜形成為多晶矽膜，然上述非晶矽膜一次性沈積之厚度約為440Å，且此時的非晶矽膜之晶粒較為雜亂，而以該厚度經準分子激光退火形成之多晶矽膜之晶粒仍會有些許不均的狀況，所以電子遷移率_electron mobility不高且並未達到真正的期望值。
本發明提供一種低溫多晶矽薄膜晶體管製造方法，有效改善多晶矽層因為未經過預處理成為多層微晶粒狀的非晶矽層再進行準分子激光退火工藝，使其多晶矽層之晶粒未達到理想晶粒大小，因此載子遷移率較小的問題。
本發明提出一種像素結構，該方法為在一基板上形成一非晶矽層，接著在該非晶矽層上進行去氫處理，此時即使其非晶矽層成為一微晶粒狀，而在該微晶粒狀的非晶矽層上再形成一層未微晶粒 化的非晶矽層，再接著對該非晶矽層上進行去氫處理使其非晶矽層也成為一微晶粒狀，然繼續重複形成該非晶矽層並進行去氫處理，以形成多層微晶粒狀的非晶矽層，最後再進行一準分子激光退火工藝，使該多層微晶粒狀的非晶矽層結晶成為一多晶矽層，其中該多晶矽層因為經過預處理成為多層微晶粒狀的非晶矽層再進行準分子激光退火工藝，使其多晶矽層之晶粒變得更大，因此有效的大幅提高載子遷移率。
在本發明之一實施例中，上述形成該非晶矽層時，通入一氣體為SiH4/H2，其中SiH4/H2比率需大於0.5。
在本發明之一實施例中，上述形成該非晶矽層時，所使用之功率(Power)為400W-2400W。
在本發明之一實施例中，上述形成該非晶矽層時，該基板與上電極間之距離(Spacing)為500MIL-1100MIL。
在本發明之一實施例中，上述形成該非晶矽層時，腔體壓力(Pressure)為1100MPA-2500MPA。
在本發明之一實施例中，上述形成該非晶矽層時，腔體溫度(Temperature)為280℃-500℃。
在本發明之一實施例中，上述形成該非晶矽層時，腔體氣體流速(FLOW)為2000SCCM-45000SCCM
在本發明之一實施例中，上述形成該微晶粒狀的非晶矽層時，通入腔室之氣體為H2/He/Ar。
在本發明之一實施例中，上述形成該微晶粒狀的非晶矽層時，功 率(Power)為400W-2400W。
在本發明之一實施例中，上述形成該微晶粒狀的非晶矽層時，該基板與上電極間之距離(Spacing)為500MIL-1100MIL。
在本發明之一實施例中，上述形成該微晶粒狀的非晶矽層時，腔體壓力(Pressure)為1100MPA-3000MPA。
在本發明之一實施例中，上述形成該微晶粒狀的非晶矽層時，腔體溫度(Temperature)為280℃-500℃。
在本發明之一實施例中，上述形成該微晶粒狀的非晶矽層時，氣體流速(FLOW)為2000SCCM-45000SCCM。
在本發明之一實施例中，上述的多層去氫後之非晶矽層至少為三層。
在本發明之一實施例中，上述的三層非晶矽層總厚度為350-600Å。
根據以上所述，本發明的該多晶矽層因為經過預處理成為多層微晶粒狀的非晶矽層再進行準分子激光退火工藝，在此特別提及，在未進行準分子激光退火工藝前而處理的非晶矽層已經成為微晶粒狀的非晶矽層，所以其變成多層微晶粒狀的非晶矽層再進行準分子激光退火工藝會讓多晶矽層之晶粒變得更大，因此有效的大幅提高載子遷移率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧基板
110‧‧‧基板
120‧‧‧第一非晶矽層
121‧‧‧微晶粒狀第一非晶矽層
130‧‧‧第二非晶矽層
131‧‧‧微晶粒狀第二非晶矽層
140‧‧‧第三非晶矽層
141‧‧‧微晶粒狀第三非晶矽層
150‧‧‧第四非晶矽層
151‧‧‧微晶粒狀第四非晶矽層
160‧‧‧多晶矽層
300‧‧‧閘絕緣層
500‧‧‧犧牲層
600‧‧‧光阻層
700‧‧‧圖案化介電層
210‧‧‧第一多晶矽島狀物
210a,210c‧‧‧第一源極/汲極
210b‧‧‧第一通道區
220‧‧‧第二多晶矽島狀物
220a,220c‧‧‧第二源極/汲極
220b‧‧‧第二通道區
410‧‧‧第一源極/汲極
420‧‧‧第二源極/汲極
810‧‧‧第一源極/汲極導體層
820‧‧‧第二源極/汲極導體層
圖1至圖7為本發明之低溫多晶矽成膜製造方法示意圖。
圖8至圖11為本發明中一種低溫多晶矽薄膜晶體管結構製造示意圖。
下面結合附圖和實施例對本案進行詳細說明。
圖1至圖11為一種低溫多晶矽薄膜晶體管製造方法的示意圖，請先參照圖1至圖7為本發明之低溫多晶矽成膜方法示意圖，在本實施例之一種低溫多晶矽薄膜晶體管製造方法包括以下步驟。首先，在一基板100上形成一緩衝層110，其中形成緩衝層110的方法可以是低壓化學氣相沈積(low pressure CVD，LPCVD)製程或是電漿加強化學氣相沈積(plasma enhanced CVD，PECVD)製程，更詳細而言，緩衝層110例如是單層氧化矽或是氧化矽/氮化矽之雙層結構，此外基板100可以為玻璃基板、石英基板或是塑料基板。
然後，在緩衝層110上形成一第一非晶矽層120，其中該第一非晶矽層120為一未經準分子激光退火工藝及未微晶粒化的非晶矽層，且形成該第一非晶矽層120需通入一氣體為SiH4/H2，其中SiH4/H2比率需大於0.5、使用之功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-2500MPA、腔體溫度(Temperature)為280℃-500℃、腔體氣體流速(FLOW)為2000SCCM-45000SCCM，且該基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
然後，進行一第一非晶矽層微晶粒製程S110，使該第一非晶矽層 120形成為微晶粒狀第一非晶矽層121，其中該第一非晶矽層微晶粒製程S110的方法是在腔室內通入氣體為H2/He/Ar、使用功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-3000MPA、腔體溫度(Temperature)為280℃-500℃、氣體流速(FLOW)為2000SCCM-45000SCCM，且基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
接著，在微晶粒狀第一非晶矽層121上形成一第二非晶矽層130，其中該第二非晶矽層130為一未經準分子激光退火工藝及未微晶粒化的非晶矽層，且形成該第一非晶矽層120需通入一氣體為SiH4/H2，其中SiH4/H2比率需大於0.5、使用之功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-2500MPA、腔體溫度(Temperature)為280℃-500℃、腔體氣體流速(FLOW)為2000SCCM-45000SCCM，且該基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
然後，進行一第二非晶矽層微晶粒製程S120，使該第二非晶矽層130形成為微晶粒狀第二非晶矽層131，其中該第二非晶矽層微晶粒製程S120的方法是在腔室內通入氣體為H2/He/Ar、使用功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-3000MPA、腔體溫度(Temperature)為280℃-500℃、氣體流速(FLOW)為2000SCCM-45000SCCM，且基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
接著，在微晶粒狀第二非晶矽層131上形成一第三非晶矽層140，其中該第三非晶矽層140為一未經準分子激光退火工藝及未微晶粒化的非晶矽層，且形成該第一非晶矽層120需通入一氣體為 4/H2，其中SiH4/H2比率需大於0.5、使用之功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-2500MPA、腔體溫度(Temperature)為280℃-500℃、腔體氣體流速(FLOW)為2000SCCM-45000SCCM，且該基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
然後，進行一第三非晶矽層微晶粒製程S130，使該第三非晶矽層140形成為微晶粒狀第三非晶矽層141，其中該第三非晶矽層微晶粒製程S130的方法是在腔室內通入氣體為H2/He/Ar、使用功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-3000MPA、腔體溫度(Temperature)為280℃-500℃、氣體流速(FLOW)為2000SCCM-45000SCCM，且基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
接著，在微晶粒狀第三非晶矽層141上形成一第四非晶矽層150，其中該第四非晶矽層150為一未經準分子激光退火工藝及未微晶粒化的非晶矽層，且形成該第一非晶矽層120需通入一氣體為SiH4/H2，其中SiH4/H2比率需大於0.5、使用之功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-2500MPA、腔體溫度(Temperature)為280℃-500℃、腔體氣體流速(FLOW)為2000SCCM-45000SCCM，且該基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
然後，進行一第四非晶矽層微晶粒製程S140，使該第四非晶矽層150形成為微晶粒狀第四非晶矽層151，其中該第四非晶矽層微晶粒製程S140的方法是在腔室內通入氣體為H2/He/Ar、使用功率(Power)為400W-2400W、腔體壓力(Pressure)為1100MPA-3000MPA 、腔體溫度(Temperature)為280℃-500℃、氣體流速(FLOW)為2000SCCM-45000SCCM，且基板100與上電極(圖中未顯示)間之距離(Spacing)為500MIL-1100MIL等。
接著，再將該微晶粒狀第一非晶矽層121、微晶粒狀第二非晶矽層131、微晶粒狀第三非晶矽層141、微晶粒狀第四非晶矽層151進行一雷射退火(Laser annealing)製程，使其該多層微晶粒狀非晶矽層轉變成多晶矽層160。然後，對於此多晶矽層160進行微顯影(photolithography)製程與蝕刻(etching)製程，以在基板110上形成第一多晶矽島狀物210及第二多晶矽島狀物220。
上述之雷射退火製程例如是準分子雷射、固態雷射(solid-state laser)或二極管激發式固態雷射(diode pumped solid state laser，DPSS)，其中，在對於多層微晶粒狀非晶矽層進行雷射退火製程之前，更可進行一去氫(dehydrogenation)製程，以降低多層微晶粒狀非晶矽層內之氫含量。其中，適當厚度的緩衝層110不僅能避免基板100內之金屬離子擴散至後續所形成之第一多晶矽島狀物210及第二多晶矽島狀物220中，更可降低雷射退火製程的冷卻速率，以形成較大的矽結晶顆粒，此外，上述之緩衝層110也可以改善基板100內的金屬離子擴散至多晶矽層160內的現象。
接著再參照圖8，在基板100上形成一閘絕緣層300，並覆蓋住第一多晶矽島狀物210及第二多晶矽島狀物220，此外閘絕緣層300的材質可以是氧化矽或其它絕緣材料，更詳細而言，形成氧化矽的方式可以是採用PECVD製程，並配合SiH4/N2O或TEEOS/O2等反應氣體。其中，為了調整第一多晶矽島狀物210與第二多晶矽島狀 物220的電性性質，在閘絕緣層300之後，也可以分別對於第一多晶矽島狀物210及第二多晶矽島狀物220進行離子植入製程，也就是通道摻雜(channel doping)製程。
然後，在第一多晶矽島狀物210上方之閘絕緣層300上形成一第一閘極410，並在第二多晶矽島狀物220上方之閘絕緣層300上形成一第二閘極420，更詳細而言，形成第一閘極410與第二閘極420的方式可以是先在閘絕緣層300上以濺鍍(sputtering)製程或物理氣相沈積(physics vapor deposition，PVD)製程形成一閘極材料層(圖中未顯示)，其中閘極材料層之材質可以是鉻(Cr)或是其它金屬材質，而閘極材料層的厚度可以是介於100埃至8000埃之間。接著再對此閘極材料層進行微顯影(photolithography)製程與蝕刻(etching)製程，以形成第一閘極410及第二閘極420。
在形成第一閘極410及第二閘極420之後，在基板上形成一犧牲層500，並覆蓋在第一閘極410、第二閘極420與閘絕緣層300之上，其中犧牲層500的厚度可以是介於50埃至2000埃。此外，犧牲層500之材質例如是氮化矽(silicon nitride)，而形成氮化矽的方式例如是採用PECVD製程，並配合反應氣體SiH4/NH3。
請參照圖9，在第二多晶矽島狀物220上方之犧牲層500上形成一光阻層600為罩幕，移除第一多晶矽島狀物210上方之犧牲層500，當犧牲層500之材質為氮化矽時，移除犧牲層360的方式例如是使用磷酸(phosphoric acid)進行蝕刻製程。接著，進行一離子植入製程S210，以於第一閘極410兩側下方之第一多晶矽島狀物210中形成一第一源極/汲極210a、210c，而第一源極/汲極210a、210c之間即是一第一通道區210b。
此外，第一離子植入製程S210所植入的離子可以P型摻雜物，其中P型摻雜物可以是硼離子。另外，硼離子的摻雜濃度可以是介於2E14至2E15ions/cm2，另外，植入能量例如是10至200keV。
請參照圖10，在形成第一源極/汲極210a、210c之後，移除光阻層600。接著，進行一第二離子植入製程S220，以於第二閘極420兩側下方之第二多晶矽島狀物220中形成一第二源極/汲極220a、220c，而第二源極/汲極220a、220c之間即是一第二通道區220b，此外，第二離子植入製程S220所植入的離子可以是n型摻雜物，其中n型摻雜物可以是磷離子。另外，磷離子的摻雜濃度例如是介於1E14至1E15ions/cm2，另外，植入能量例如是10至200keV。
以上，由於犧牲層500的影響，因此第二離子植入製程S220不僅將離子植入第二多晶矽島狀物220內，更穿越第一多晶矽島狀物210而植入緩衝層300內。換言之，對於第一多晶矽島狀物210而言，第一離子植入製程S210所植入的離子與第二離子植入製程S220所植入的離子並不會互相影響，也就是說由於犧牲層500的影響，因此不同區域的摻雜深度並不相同。
接續上述，請參照圖11，移除犧牲層500之後，在基板100上形成一圖案化介電層700，其中圖案化介電層700暴露出部份第一源極/汲極210a、210c與部份第二源極/汲極220a、220c，更詳細而言，形成圖案化介電層700的方式可以是先以CVD製程在基板100上形成一介電層，而此介電層的材質例如是氧化矽、氮化矽或其它絕緣材料。此外，此介電層的厚度可以是介於2000埃至8000埃之間。在形成介電層之後，對於上述製程所形成之結構體進行熱製 程，其可以是快速加熱退火製程(rapid thermal annealing，RTA)，其溫度範圍例如是500至650℃。此外，退火時間可以是介於10至120秒之間，而較佳的退火時間可以是70秒。接著，對於此介電層進行微顯影製程與蝕刻製程，以形成圖案化介電層700。
然後，在圖案化介電層700上形成一第一源極/汲極導體層810及一第二源極/汲極導體層820，以完成薄膜晶體管的製作，其中第一源極/汲極導體層810分別與第一源極/汲極410電性連接，而第二源極/汲極導體層820分別與第二源極/汲極420電性連接。更詳細的說，形成第一源極/汲極導體層810與第二源極/汲極導體層820的方式可以是先以濺鍍製程或是PVD製程在圖案化介電層700上形成一源極/汲極導體材料層，其中源極/汲極導體材料層之材質可以是鉻(Cr)或是其它金屬材質。此外，源極/汲極導體層的厚度可以是介於1000埃至8000埃之間。接著，再對此源極/汲極導體材料層進行微顯影製程與蝕刻製程，以形成第一源極/汲極導體層210與第二源極/汲極導體層220。
雖然本發明已以較佳實施例揭露如上，然並非用以限定本發明，如傳統薄膜晶體管進行一淺摻雜離子植入製程以形成淺摻雜區(LDD)，以改善熱載子效應(hot carrier effect)之設計亦也可應用在本發明之中，故任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視權利要求書範圍所界定者為准。
100‧‧‧基板
110‧‧‧基板
121‧‧‧微晶粒狀第一非晶矽層
131‧‧‧微晶粒狀第二非晶矽層
141‧‧‧微晶粒狀第三非晶矽層
151‧‧‧微晶粒狀第四非晶矽層
160‧‧‧多晶矽層

Claims (15)

  1. 一種低溫多晶矽薄膜晶體管製造方法，其中該方法包括：於一基板上形成一非晶矽層；於該非晶矽層上進行去氫處理，使其非晶矽層成為一微晶粒狀；再於該微晶粒狀的非晶矽層上形成一非晶矽層；再於該非晶矽層上進行去氫處理，使其非晶矽層成為一微晶粒狀；重複形成該非晶矽層並進行去氫處理，以形成多層微晶粒狀的非晶矽層；進行一準分子激光退火工藝，使該多層微晶粒狀的非晶矽層結晶成為一多晶矽層。
  2. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該非晶矽層通入之氣體為SiH4/H2，其中SiH4/H2比率需大於0.5。
  3. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該非晶矽層時，所使用之功率(Power)為400W-2400W。
  4. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該非晶矽層時，該基板與上電極間之距離(Spacing)為500MIL-1100MIL。
  5. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該非晶矽層時，腔體壓力(Pressure)為1100MPA-2500MPA。
  6. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該非晶矽層時，腔體溫度(Temperature)為280℃-500℃。
  7. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該非晶矽層時，腔體氣體流速(FLOW)為2000SCCM-45000SCCM。
  8. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該微晶粒狀的非晶矽層時，通入腔室之氣體為H2/He/Ar。
  9. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該微晶粒狀的非晶矽層時，功率(Power)為400W-2400W。
  10. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該微晶粒狀的非晶矽層時，該基板與上電極間之距離(Spacing)為500MIL-1100MIL。
  11. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該微晶粒狀的非晶矽層時，腔體壓力(Pressure)為1100MPA-3000MPA。
  12. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該微晶粒狀的非晶矽層時，腔體溫度(Temperature)為280℃-500℃。
  13. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：形成該微晶粒狀的非晶矽層時，氣體流速(FLOW)為2000SCCM-45000SCCM。
  14. 如申請專利範圍第1項所述的低溫多晶矽薄膜晶體管製造方法，其中：該多層去氫後之非晶矽層至少為三層。
  15. 如申請專利範圍第14項所述的低溫多晶矽薄膜晶體管製造方法，其中：該三層非晶矽層總厚度為350-600Å。
TW101110197A 2012-01-09 2012-03-23 低溫多晶矽薄膜晶體管製造方法 TWI492315B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210004411.9A CN102629558B (zh) 2012-01-09 2012-01-09 低温多晶硅薄膜晶体管制造方法

Publications (2)

Publication Number Publication Date
TW201330112A TW201330112A (zh) 2013-07-16
TWI492315B true TWI492315B (zh) 2015-07-11

Family

ID=46587789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110197A TWI492315B (zh) 2012-01-09 2012-03-23 低溫多晶矽薄膜晶體管製造方法

Country Status (2)

Country Link
CN (1) CN102629558B (zh)
TW (1) TWI492315B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247519B (zh) 2013-04-26 2016-01-20 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
CN103700695B (zh) * 2013-12-25 2017-11-03 深圳市华星光电技术有限公司 低温多晶硅薄膜及其制备方法、晶体管
CN103985637B (zh) 2014-04-30 2017-02-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN104078365A (zh) * 2014-06-20 2014-10-01 京东方科技集团股份有限公司 低温多晶硅薄膜的制造方法、tft、阵列基板及显示装置
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106847675B (zh) * 2017-04-21 2020-03-31 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
CN107863355B (zh) * 2017-10-26 2022-01-25 上海中航光电子有限公司 一种显示基板、显示装置和显示基板的制造方法
CN107833835B (zh) 2017-11-03 2019-08-06 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107887275B (zh) 2017-11-03 2019-07-19 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107919270A (zh) * 2017-11-03 2018-04-17 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN108281350B (zh) * 2018-01-23 2020-09-01 武汉华星光电半导体显示技术有限公司 固相结晶方法与低温多晶硅tft基板的制作方法
US10515800B2 (en) 2018-01-23 2019-12-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate
CN108417478B (zh) * 2018-03-13 2020-12-22 信利（惠州）智能显示有限公司 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法
CN113921661B (zh) * 2021-09-23 2023-12-01 理想万里晖半导体设备(上海)股份有限公司 用于制造异质结太阳能电池的方法及异质结太阳能电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204794A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造プロセスにおけるポリシリコン膜の形成方法
TW200418190A (en) * 2003-03-07 2004-09-16 Au Optronics Corp Method for manufacturing a thin film transistor
US20070105373A1 (en) * 2005-11-09 2007-05-10 Industrial Technology Research Institute Method of direct deposition of polycrystalline silicon
US20090029532A1 (en) * 2007-07-23 2009-01-29 Industrial Technology Research Institute Method for forming a microcrystalline silicon film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435908A (en) * 1987-07-30 1989-02-07 Ricoh Kk Formation of polysilicon film
JP2006024736A (ja) * 2004-07-08 2006-01-26 Seiko Instruments Inc 多結晶シリコン系薄膜の形成方法、及び、表示装置の製造方法
CN100386885C (zh) * 2004-07-22 2008-05-07 友达光电股份有限公司 低温多晶硅薄膜晶体管及其制造方法
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
JP5371341B2 (ja) * 2007-09-21 2013-12-18 株式会社半導体エネルギー研究所 電気泳動方式の表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204794A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造プロセスにおけるポリシリコン膜の形成方法
TW200418190A (en) * 2003-03-07 2004-09-16 Au Optronics Corp Method for manufacturing a thin film transistor
US20070105373A1 (en) * 2005-11-09 2007-05-10 Industrial Technology Research Institute Method of direct deposition of polycrystalline silicon
US20090029532A1 (en) * 2007-07-23 2009-01-29 Industrial Technology Research Institute Method for forming a microcrystalline silicon film

Also Published As

Publication number Publication date
CN102629558A (zh) 2012-08-08
CN102629558B (zh) 2015-05-20
TW201330112A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
TWI492315B (zh) 低溫多晶矽薄膜晶體管製造方法
JP4802364B2 (ja) 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法
TWI416588B (zh) 用於製造結晶矽膜及薄膜電晶體的方法
US5834071A (en) Method for forming a thin film transistor
WO2017008368A1 (zh) Tft基板的制作方法及制得的tft基板
US7871872B2 (en) Method of manufacturing thin film transistor having lightly doped drain regions
JP5508535B2 (ja) 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
WO2019001115A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
KR20100100187A (ko) 다결정 실리콘층의 제조방법
JP2006024887A (ja) 半導体装置及びその製造方法
JP2006041472A (ja) 半導体装置およびその製造方法
JP5066361B2 (ja) 薄膜トランジスタ及びその製造方法
CN107342260B (zh) 一种低温多晶硅tft阵列基板制备方法及阵列基板
US7982272B2 (en) Thin-film semiconductor device and method for manufacturing the same
KR20060062139A (ko) 이중 열처리에 의한 다결정 박막트랜지스터 제조방법
JP2007258339A (ja) 積層配線及びその製造方法、並びに該積層配線を用いた半導体装置及びその製造方法
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
KR100452444B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
JP4547857B2 (ja) トランジスタの製造方法
US11791159B2 (en) Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) Method of fabricating thin, crystalline silicon film and thin film transistors
TWI651765B (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
KR100447893B1 (ko) 박막 트랜지스터 제조방법
JP2013070100A (ja) 積層配線、該積層配線を用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees