CN108417478B - 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法 - Google Patents
多晶硅薄膜的制备方法、薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN108417478B CN108417478B CN201810204001.6A CN201810204001A CN108417478B CN 108417478 B CN108417478 B CN 108417478B CN 201810204001 A CN201810204001 A CN 201810204001A CN 108417478 B CN108417478 B CN 108417478B
- Authority
- CN
- China
- Prior art keywords
- film
- thin film
- amorphous silicon
- silicon thin
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 249
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 283
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 236
- 238000000151 deposition Methods 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000002829 reductive effect Effects 0.000 claims abstract description 26
- 238000005224 laser annealing Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 39
- 230000008021 deposition Effects 0.000 claims description 38
- 230000003247 decreasing effect Effects 0.000 claims description 14
- 239000012528 membrane Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- 238000002310 reflectometry Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 32
- 239000007789 gas Substances 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 18
- 239000000758 substrate Substances 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- 229910000077 silane Inorganic materials 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005314 correlation function Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- -1 i.e. Inorganic materials 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明涉及一种多晶硅薄膜的制备方法、薄膜晶体管及其制备方法，多晶硅薄膜的制备方法包括：采用变化的成膜速率沉积形成非晶硅薄膜；采用激光退火工艺，将非晶硅薄膜转化为多晶硅薄膜。通过变化的成膜速率对非晶硅薄膜进行沉积成膜，使得非晶硅薄膜可分别在较大和较小的成膜速率下成膜，在较大的成膜速率下，能够有效提高生产效率，并且使得非晶硅薄膜的折射率较低，进而减小与氛围气体之间的折射率的差值，降低了界面反射的反射率，有效提高激光的利用率，而在较小的成膜速率下成膜时，能够使得非晶硅薄膜的成膜效果更佳。
Description
技术领域
本发明涉及多晶硅薄膜制备技术领域，特别是涉及多晶硅薄膜的制备方法、薄膜晶体管及其制备方法。
背景技术
相比于非晶硅薄膜晶体管，多晶硅薄膜晶体管对有源层硅膜的膜质要求更高，为了得到更好膜质的硅膜，多晶硅薄膜晶体管制备中，硅膜沉积工艺PECVD的成膜速率一般比非晶硅低很多，这导致了成膜工艺时间的拉长。
此外，在成膜之后非晶硅转为为多晶硅的准分子激光器晶化工艺中，因为硅膜和氛围气体(一般为N2)的折射率相差很多，比如，氛围气体为氮气(N2)，氮气的折射率约为1.0，而硅膜的折射率约为3.42，由于两者的折射率相差较大，导致激光照射在硅膜表面时会生产较大的界面反射，由此而降低了激光的利用率，而为了降低激光的反射率，提高激光利用率，需要额外增加设备的运行及维护成本。
发明内容
基于此，有必要提供一种多晶硅薄膜的制备方法、薄膜晶体管及其制备方法。
一种阵列基板，包括：
采用变化的成膜速率沉积形成非晶硅薄膜；
采用激光退火工艺，将非晶硅薄膜转化为多晶硅薄膜。
在其中一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜。
在其中一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
采用逐渐减小的成膜速率沉积形成所述非晶硅薄膜。
在其中一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
首先采用逐渐增大的成膜速率沉积，随后采用逐渐减小的成膜速率沉积，形成所述非晶硅薄膜。
在其中一个实施例中，采用逐渐减小的成膜速率沉积形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
在其中一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
首先采用逐渐减小的成膜速率沉积，随后采用逐渐增大的成膜速率沉积，形成所述非晶硅薄膜。
在其中一个实施例中，采用逐渐增大的成膜速率沉积形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
在其中一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤中，通过以下至少一种方式调整所述非晶硅薄膜的成膜速率，以使所述非晶硅薄膜的成膜速率变化：
调整成膜腔室内的温度；
调整上电极和下电极之间的间距；
调整施加在所述上电极的电源的功率；
调整所述成膜腔室内的气压；
调整所述成膜腔室内的沉积气体的浓度。
一种薄膜晶体管的制备方法，所述薄膜晶体管中的多晶硅薄膜采用上述任一实施例中的所述多晶硅薄膜的制备方法制备而成。
一种薄膜晶体管，所述薄膜晶体管采用上述实施例中所述的薄膜晶体管的制备方法制备而成。
上述多晶硅薄膜的制备方法、薄膜晶体管及其制备方法，通过变化的成膜速率对非晶硅薄膜进行沉积成膜，使得非晶硅薄膜可分别在较大和较小的成膜速率下成膜，在较大的成膜速率下，能够有效提高生产效率，并且使得非晶硅薄膜的折射率较低，进而减小与氛围气体之间的折射率的差值，降低了界面反射的反射率，有效提高激光的利用率，而在较小的成膜速率下成膜时，能够使得非晶硅薄膜的成膜效果更佳。
附图说明
图1为一个实施例的多晶硅薄膜的制备方法的流程示意图；
图2为一个实施例的成膜腔室的内部结构示意图；
图3为一个实施例的薄膜晶体管的制备方法的流程示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个。
例如，一种多晶硅薄膜的制备方法，包括：采用变化的成膜速率沉积形成非晶硅薄膜；采用激光退火工艺，将非晶硅薄膜转化为多晶硅薄膜。
通过变化的成膜速率对非晶硅薄膜进行沉积成膜，使得非晶硅薄膜可分别在较大和较小的成膜速率下成膜，在较大的成膜速率下，能够有效提高生产效率，并且使得非晶硅薄膜的折射率较低，进而减小与氛围气体之间的折射率的差值，降低了界面反射的反射率，有效提高激光的利用率，而在较小的成膜速率下成膜时，能够使得非晶硅薄膜的成膜效果更佳。
在一个实施例中，如图1所示，提供一种多晶硅薄膜的制备方法，包括：
步骤120，采用变化的成膜速率沉积形成非晶硅薄膜。
具体地，成膜速率指的是非晶硅薄膜的成膜的速率，也可以理解为是非晶硅薄膜的沉积的速率，或者说，是非晶硅薄膜的形成的速率。
例如，采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)工艺沉积形成非晶硅薄膜，例如，采用PECVD工艺，通过变化的成膜速率，形成非晶硅薄膜。各实施例中，多晶硅薄膜的制备是在PECVD设备腔室内进行的，该PECVD设备腔室也称为成膜腔室。
例如，采用变化的成膜速率沉积形成厚度为200埃～1000埃的非晶硅薄膜。
例如，采用逐渐变化的成膜速率沉积形成非晶硅薄膜。本实施例中，通过控制非晶硅薄膜在沉积过程中的工艺条件，使得非晶硅薄膜的成膜速率变化，并以此形成非晶硅薄膜，这样，该非晶硅薄膜在形成过程中可分别在较大和较小的成膜速率下成膜，具体地，成膜速率较大即成膜速度较快，而成膜速率较小为成膜速度较慢，值得一提的是，非晶硅薄膜的折射率与成膜速率成反相关函数关系，以较大的速率形成的非晶硅薄膜相比于以较小的速率成膜的非晶硅膜的折射率低，或者说，以较快的速度形成的非晶硅薄膜的折射率小于以较慢的速度形成的非晶硅膜的折射率。
非晶硅薄膜的成膜速率越小，意味着非晶硅薄膜的成膜速度越慢，这样，形成的非晶硅薄膜的效果更佳，非晶硅薄膜的整体厚度更为均匀，且应力特性也为均匀，非晶硅薄膜的成膜质量越佳，反之，非晶硅薄膜的成膜速率越大，意味着非晶硅薄膜的成膜速度越快，则非晶硅薄膜的整体厚度的均匀度较差，且应力特性的均匀度较差，非晶硅薄膜的成膜质量越差。
因此，本实施例中，采用变化的成膜速率形成非晶硅薄膜，使得非晶硅薄膜在形成过程中可分别在较大和较小的成膜速率下成膜，这样，在较大的成膜速率下，使得非晶硅薄膜的形成效率较高，能够有效提高生产效率，而在较小的成膜速率下成膜时，能够使得非晶硅薄膜的成膜效果更佳。
步骤140，采用激光退火工艺，将非晶硅薄膜转化为多晶硅薄膜。
例如，采用准分子激光器退火工艺(ELA，Excimer Laser Annealing)，将非晶硅薄膜转化为多晶硅薄膜。本实施例中，经过激光退火工艺，将非晶硅薄膜晶化为多晶硅薄膜。
本实施例中，将非晶硅薄膜转化为多晶硅薄膜在ELA设备腔室中进行，该ELA设备腔室内充满氛围气体，该氛围气体即为氛围介质，例如，该氛围气体为氮气(N2)，激光在氮气中的折射率约为1.0，而由于在本实施例中的非晶硅薄膜采用了变化的成膜速率形成，因此，使得非晶硅薄膜在较大的成膜速率下形成，使得该非晶硅薄膜的折射率较低，小于常规的硅膜的折射率(3.42)，进而减小与氛围气体之间的折射率的差值，值得一提的是，光线由一个介质入射至另一介质时，将由于两个介质的折射率不同而产生界面反射，当两个介质的折射率相差较大时，产生的界面反射的反射率较高。本实施例中，在ELA工艺中，在激光由氛围气体照射至非晶硅薄膜时，由于非晶硅薄膜与氛围气体之间的折射率的差值较小，有效降低了界面反射的反射率，从而有效提高激光的利用率。
上述实施例中，通过变化的成膜速率形成非晶硅薄膜，即可有效提高了多晶硅薄膜的制备效率，还能够使得多晶硅薄膜的制备效果更佳，且有效提高了激光的利用率。
例如，步骤120之前还包括制备缓冲膜。例如，在基板上制备缓冲膜。本实施例中，采用变化的成膜速率在所述缓冲膜上沉积形成非晶硅薄膜。例如，该缓冲膜的材质为氧化硅，例如，该缓冲膜的材质为氮化硅。
例如，在进行激光退火工艺前，还包括步骤：对非晶硅薄膜进行脱氢。即步骤140之前还包括步骤对非晶硅薄膜进行脱氢。
例如，在进行激光退火工艺前，还包括步骤：在非晶硅薄膜上形成一层氧化硅薄膜，例如，使用包含有臭氧(O3)水单元的清洗机对非晶硅薄膜进行清洗。即步骤140之前还包括在非晶硅薄膜上形成一层氧化硅薄膜，使用包含有臭氧(O3)水单元的清洗机对非晶硅薄膜进行清洗。本实施例中，非晶硅薄膜上覆盖一层氧化硅薄膜，该氧化硅薄膜为氛围介质，由于非晶硅薄膜在较大的成膜速率下形成，使得非晶硅薄膜的折射率较低，非晶硅薄膜的折射率与氧化硅薄膜的折射率之间的差值减小，进而降低了界面反射的反射率，从而有效提高了激光的利用率。
值得一提的是，各实施例中，采用变化的成膜速率沉积形成非晶硅薄膜中的成膜速率的变化可以是线性的变化，也可以是阶跃式的变化，例如，采用线性变化的成膜速率沉积形成非晶硅薄膜，例如，采用阶跃式变化的成膜速率沉积形成非晶硅薄膜。
为了进一步提高激光的利用率，在一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜。
本实施例中，非晶硅薄膜的成膜速率由小逐渐增大，也就是说，非晶硅薄膜的成膜速度是逐渐增大的，由于位于最上层的非晶硅薄膜的部分的成膜速率最大，因此，该部分的折射率最小，作为与氛围介质接触的部分，该部分非晶硅薄膜的折射率与氛围介质的折射率之间差值更小，有利于进一步减小激光产生的界面反射的反射率，进一步提高激光的利用率。
为了使得非晶硅薄膜的成膜效率提高，在一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：采用逐渐减小的成膜速率沉积形成所述非晶硅薄膜。
具体地，当多晶硅薄膜应用于薄膜晶体管时，与薄膜晶体管特性相关较大的是多晶硅薄膜的上部分，也就是该非晶硅薄膜的上层部分，多晶硅薄膜的下部分的膜质对薄膜晶体管的影响很小，因此，在非晶硅薄膜在沉积成膜的初始阶段，以较大的速率成膜，随后再逐渐减小成膜速率，使得位于最上层的非晶硅薄膜的部分成膜速率最小，这样，使得上层部分的非晶硅薄膜的制备效果更佳，质量更佳，减小对薄膜晶体管的不良影响，有利于使得薄膜晶体管的整体性能较佳。此外，在不影响薄膜晶体管特性的前提下，有效缩短成膜时间，节省工艺成本。
此外，由于光是电磁波，其在硅膜中的有效折射率由一定厚度范围内(例如200埃)硅膜的折射率分布决定。
为了提高非晶硅薄膜的成膜效率，并且使得非晶硅薄膜的制备效果较佳，在一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：首先采用逐渐增大的成膜速率沉积，随后采用逐渐减小的成膜速率沉积，形成所述非晶硅薄膜。
例如，在第一阶段采用逐渐增大的成膜速率沉积，在第二阶段采用逐渐减小的成膜速率沉积，形成所述非晶硅薄膜。
本实施例中，步骤120的非晶硅薄膜的制备分为两个阶段进行，在第一阶段，采用逐渐增大的成膜速率沉积形成非晶硅薄膜的底层部分，在第二阶段，在非晶硅薄膜的底层部分上，采用逐渐减小的成膜速率沉积形成非晶硅薄膜的顶层部分，从而沉积形成所述非晶硅薄膜。
本实施例中，非晶硅薄膜的沉积速率由小逐渐增大，并再次逐渐小，在第一阶段中，非晶硅薄膜的沉积速率由小逐渐增大，有利于提高非晶硅薄膜的成膜效率，而在第二阶段中，非晶硅薄膜的沉积速率逐渐减小，有利于使得非晶硅薄膜的制备效果较佳，有利于使得薄膜晶体管的整体性能较佳。
在一个实施例中，采用逐渐减小的成膜速率沉积形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
例如，第二阶段形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的总厚度的五分之一至二分之一，例如，第二阶段采用逐渐减小的成膜速率沉积形成非晶硅薄膜的顶层部分的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
值得一提的是，由于第二阶段的非晶硅薄膜是采用逐渐减小的成膜速率形成，因此，第二阶段形成的非晶硅薄膜的部分的厚度越大，非晶硅薄膜的整体成膜效率则越低，制备效果越好，本实施例中，第二阶段形成的非晶硅薄膜的部分的厚度为非晶硅薄膜的整体厚度五分之一至二分之一，使得第二阶段形成的部分小于或等于第一阶段形成的部分，这样，能够有效提高非晶硅薄膜的整体成膜效率，并且使得顶层的非晶硅薄膜的有效折射率较低，使得顶层的非晶硅薄膜与氛围介质之间的折射率之差较小，有利于提高激光的利用率。
为了提高非晶硅薄膜的成膜效率，并且进一步提高激光的利用率，在一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：首先采用逐渐减小的成膜速率沉积，随后采用逐渐增大的成膜速率沉积，形成所述非晶硅薄膜。
例如，在第一阶段采用逐渐减小的成膜速率沉积，在第二阶段采用逐渐增大的成膜速率沉积，形成所述非晶硅薄膜。
本实施例中，步骤120的非晶硅薄膜的制备分为两个阶段进行，在第一阶段，采用逐渐减小的成膜速率沉积形成非晶硅薄膜的底层部分，在第二阶段，在非晶硅薄膜的底层部分上，采用逐渐增大的成膜速率沉积形成非晶硅薄膜的顶层部分，从而沉积形成所述非晶硅薄膜。
本实施例中，非晶硅薄膜的沉积速率由大逐渐减小，并再次逐增大，在第一阶段中，初始阶段，非晶硅薄膜的沉积速率较大，有利于提高非晶硅薄膜的成膜效率，而随着沉积速率的减小，使得非晶硅薄膜的制备效果较佳，随后，非晶硅薄膜的沉积速率再次逐渐增大，使得顶层部分的非晶硅薄膜的折射率较低，有利于降低激光的界面反射的反射率，有利于提高激光的利用率。
在一个实施例中，采用逐渐增大的成膜速率沉积形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
例如，第二阶段形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的总厚度的五分之一至二分之一，例如，第二阶段采用逐渐增大的成膜速率沉积形成非晶硅薄膜的顶层部分的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
具体地，第二阶段采用的是逐渐增大的成膜速率沉积非晶硅薄膜，因此，第二阶段形成的非晶硅薄膜的厚度越大，则顶层部分的非晶硅薄膜的折射率越低，对激光的利用率越高，但却也将造成顶层部分的非晶硅薄膜的制备效果不佳，容易影响薄膜晶体管的性能，因此，本实施例中，第二阶段形成的非晶硅薄膜的部分的厚度为非晶硅薄膜的整体厚度五分之一至二分之一，并且控制成膜速率的上限，能够使得顶层部分的非晶硅薄膜的制备效果较佳，减小对薄膜晶体管的不良影响，且使得非晶硅薄膜整体具有较低的折射率，有利于提高激光的利用率。
为了实现对非晶硅薄膜的成膜速率的控制，在一个实施例中，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤中，通过以下至少一种方式调整所述非晶硅薄膜的成膜速率，以使所述非晶硅薄膜的成膜速率变化：调整成膜腔室内的温度；调整上电极和下电极之间的间距；调整施加在所述上电极的电源的功率；调整所述成膜腔室内的气压；调整所述成膜腔室内的沉积气体的浓度。
例如，通过调整成膜腔室内的温度，以使所述非晶硅薄膜的成膜速率变化；例如，调整上电极和下电极之间的间距，以使所述非晶硅薄膜的成膜速率变化；例如，调整施加在所述上电极的电源的功率，以使所述非晶硅薄膜的成膜速率变化；例如，调整所述成膜腔室内的气压，以使所述非晶硅薄膜的成膜速率变化；例如，调整所述成膜腔室内的沉积气体的浓度，以使所述非晶硅薄膜的成膜速率变化。
具体地，该成膜腔室为PECVD设备腔室，如图2所示，该成膜腔室200内设置有上电极210和底板220，该上电极210和底板220间隔设置，底板220作为下电极，上电极210与加压单元电连接，底板220接地，该加压单元为RF(RadioFrequency，射频)电源240，该成膜腔室200与气体供应容器250连通，且该成膜腔室200与气泵270连通，这样，气体供应容器250向成膜腔室200内气体，该气体包括硅烷(SiH4)、氢气(H2)和/或氩气(Ar)，其中硅烷(SiH4)为沉积气体，RF电源240为上电极210加压，使得上电极210和底板220之间产生电场，基板230放置在底板220上，使得硅烷(SiH4)和氢气(H2)在基板230上沉积形成a-Si，即非晶硅。此外，本实施例中，气体供应容器250还通过一过滤容器260与成膜腔室200连通，通过该过滤容器260，能够对气体进行过滤，使得气体更为洁净。通过控制气体供应容器250向成膜腔室200供气，或者控制气泵270工作排气将成膜腔室200内的气体排出，使得成膜腔室200内的气体压强得到控制。
其中，底板即为下电极，上电极与底板之间的间距越小则成膜速率越大，施加在上电极的RF电源的功率越大则成膜速率越大，成膜腔室内的温度越高则成膜速率越大，成膜腔室内气体压强越大则成膜速率越大，硅烷(SiH4)在成膜腔室中的浓度越高则成膜速率越大。
具体地，上电极与底板之间的间距为400mm至1000mm，施加在上电极的RF电源的功率为250W至450W，成膜腔室内的温度为250摄氏度至550摄氏度，成膜腔室内气体压强为500mtorr至1100morr，硅烷(SiH4)在成膜腔室中的浓度Si/H2为0.2至1。
本实施例中，上电极与底板之间的间距、施加在上电极的RF电源的功率、成膜腔室内的温度、成膜腔室内气体压强和硅烷(SiH4)在成膜腔室中的浓度为影响非晶硅薄膜的成膜速率的沉积参数，通过调整上述至少一种沉积参数，即可实现对非晶硅薄膜的成膜速率的控制，从而实现非晶硅薄膜的成膜速率的变化实现非晶硅薄膜的成膜速率的增大或者减小。
为了更为精准地控制非晶硅薄膜的成膜速率，例如，采用变化的成膜速率沉积形成非晶硅薄膜，具体包括：根据非晶硅薄膜的目标折射率计算获得膜速率的函数曲线，根据所述函数曲线控制所述成膜速率的变化，使得所述成膜速率随时间变化并以此随时间变化的成膜速率沉积形成非晶硅薄膜，这样能够更为精准地控制非晶硅薄膜的成膜速率，使得非晶硅薄膜的折射率能够被精准控制，并且使得非晶硅薄膜的成膜效果更佳，值得一提的是，本实施例中，根据所述函数曲线控制所述成膜速率的变化，该成膜速率的变化可通过上一实施例中对沉积参数的调整实现。
值得一提的是，上述实施例中制备而得的多晶硅薄膜可应用于各种半导体器件，下面实施例中，以该多晶硅薄膜的制备方法应用于薄膜晶体管中作进一步阐述。
在一个实施例中，提供一种薄膜晶体管的制备方法，所述薄膜晶体管中的多晶硅薄膜采用上述任一实施例中的所述多晶硅薄膜的制备方法制备而成。本实施例中，薄膜晶体管包括多晶硅薄膜，该多晶硅薄膜采用上述任一实施例中的所述多晶硅薄膜的制备方法制备而成。
例如，一种薄膜晶体管的制备方法，如图3所示，包括步骤：
步骤302，在基板上形成缓冲膜。
例如，该基板为玻璃基板。例如，在基板上制备缓冲膜，例如，在基板上制备材质为氧化硅的缓冲膜，例如，在基板上制备材质为氮化硅的缓冲膜。例如，在基板上制备材质一层氧化硅作为缓冲膜，例如，在基板上制备材质一层氮化硅作为缓冲膜。
步骤304，在所述缓冲膜上采用变化的成膜速率沉积形成非晶硅薄膜。
例如，在所述缓冲膜上，采用PECVD工艺，通过变化的成膜速率沉积形成非晶硅薄膜。
步骤306，采用激光退火工艺，将非晶硅薄膜转化为多晶硅薄膜。
例如，采用准分子激光器退火工艺，将非晶硅薄膜晶化为多晶硅薄膜。本实施例中，经过激光退火工艺，将非晶硅薄膜晶化为多晶硅薄膜。
本实施例中，该多晶硅薄膜为薄膜晶体管的有源层，该多晶硅薄膜包括N+Si、LDD(Lightly Doped Drain，低掺杂漏区)和有源层沟道区域。
步骤308，在所述多晶硅薄膜上形成栅极绝缘层。
步骤310，在所述栅极绝缘层上形成栅极。
步骤312，在所述栅极上形成层间绝缘层。
步骤314，在所述层间绝缘层上开设过孔，在上层间绝缘层上以及所述过孔内形成源/漏极。
具体地，本实施例中，步骤308至步骤314中制备栅极绝缘层、栅极、层间绝缘层以及源/漏极，均可采用现有技术实现，且该薄膜晶体管还包括形成于源/漏极上的保护膜层，也可采用现有技术实现，本实施例中不累赘描述。
在一个实施例中，提供一种薄膜晶体管，所述薄膜晶体管采用上述任一实施例中所述的薄膜晶体管的制备方法制备而成。
下面是具体的实施例：
实施例一：
本实施例中，通过控制成膜腔室内气体压强由500mtorr变化至900mtorr，使得非晶硅薄膜的成膜速率逐渐增大。
本实施例中，采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜，并且非晶硅薄膜的成膜速率由6埃/s逐渐增加至18埃/s，成膜后的非晶硅薄膜顶层的折射率为2.8，形成厚度为500埃的非晶硅薄膜时间为41.7s，激光照射界面的反射率约为8.4％；对比例为采用传统的方式制备非晶硅薄膜，对比例中非晶硅薄膜的成膜速率为6埃/s，折射率为3.42，形成厚度为500埃的非晶硅薄膜时间为83.3s，激光照射界面的反射率为17.4％，由此可见，通过采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜顶层的折射率降低，由此提高了激光的利用率，且有效提高了非晶硅薄膜的成膜效率。
实施例二：
本实施例中，通过控制硅烷(SiH4)在成膜腔室中的浓度SiH4/H2由1变化至0.4，使得非晶硅薄膜的成膜速率逐渐减小。
本实施例中，采用逐渐减小的成膜速率沉积形成所述非晶硅薄膜，并且非晶硅薄膜的成膜速率由20埃/s逐渐减小至4埃/s，形成厚度为400埃的非晶硅薄膜时间为30s，；对比例为采用传统的方式制备非晶硅薄膜，对比例中非晶硅薄膜的成膜速率为5埃/s，形成厚度为400埃的非晶硅薄膜时间为80s，由此可见，通过采用逐渐增减小成膜速率沉积形成所述非晶硅薄膜在保证硅膜上膜层膜质的同时，有效提高了非晶硅薄膜的成膜效率。
实施例三：
本实施例中，通过控制施加在上电极的RF电源的功率由420变化至520，再变化至320，使得非晶硅薄膜的成膜速率先增大，随后减小。
本实施例中，在第一阶段采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜的底层部分，在第二阶段采用逐渐减小的成膜速率沉积形成所述非晶硅薄膜的顶层部分，其中，第一阶段中非晶硅薄膜的成膜速率由10埃/s逐渐增大至20埃/s，第一阶段的成膜厚度为400埃，成膜平均速率为15埃/s；第二阶段中非晶硅薄膜的成膜速率由20埃/s逐渐减小至4埃/s，第二阶段的成膜厚度为100埃，成膜平均速率为7埃/s；成膜后的非晶硅薄膜的有效折射率为3.12，形成厚度为500埃的非晶硅薄膜时间为41.7s；对比例为采用传统的方式制备非晶硅薄膜，对比例中非晶硅薄膜的成膜速率为5埃/s，折射率为3.42，形成厚度为500埃的非晶硅薄膜时间为100s，由此可见，通过采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜的折射率降低，由此提高了激光的利用率，且有效提高了非晶硅薄膜的成膜效率。
实施例四：
本实施例中，通过控制施加在上电极的RF电源的功率由550W变化至350W，再变化至450W，使得非晶硅薄膜的成膜速率先减小，随后增大。
本实施例中，在第一阶段采用逐渐减小的成膜速率沉积形成所述非晶硅薄膜的底层部分，在第二阶段采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜的顶层部分，其中，第一阶段中非晶硅薄膜的成膜速率由20埃/s逐渐减小至5埃/s，第一阶段的成膜厚度为400埃，成膜平均速率为15埃/s；第二阶段中非晶硅薄膜的成膜速率由5埃/s逐渐增大至7埃/s，第二阶段的成膜厚度为100埃，成膜平均速率为6埃/s，成膜后的非晶硅薄膜顶层的折射率为2.9，形成厚度为500埃的非晶硅薄膜时间为50s，；对比例为采用传统的方式制备非晶硅薄膜，对比例中非晶硅薄膜的成膜速率为5埃/s，折射率为3.42，形成厚度为500埃的非晶硅薄膜时间为100s，由此可见，通过采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜顶层的折射率降低，由此提高了激光的利用率，且有效提高了非晶硅薄膜的成膜效率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出多个变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种多晶硅薄膜的制备方法，其特征在于，包括：
采用逐渐变化的成膜速率沉积形成非晶硅薄膜，其中，在较大的成膜速率下以使得非晶硅薄膜的折射率较低，在较小的成膜速率下以使得非晶硅薄膜的整体厚度均匀；
采用激光退火工艺，将非晶硅薄膜转化为多晶硅薄膜。
2.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
采用逐渐增大的成膜速率沉积形成所述非晶硅薄膜。
3.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
采用逐渐减小的成膜速率沉积形成所述非晶硅薄膜。
4.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
首先采用逐渐增大的成膜速率沉积，随后采用逐渐减小的成膜速率沉积，形成所述非晶硅薄膜。
5.根据权利要求4所述的多晶硅薄膜的制备方法，其特征在于，采用逐渐减小的成膜速率沉积形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
6.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤包括：
首先采用逐渐减小的成膜速率沉积，随后采用逐渐增大的成膜速率沉积，形成所述非晶硅薄膜。
7.根据权利要求6所述的多晶硅薄膜的制备方法，其特征在于，采用逐渐增大的成膜速率沉积形成的部分的非晶硅薄膜的厚度为所述非晶硅薄膜的厚度的五分之一至二分之一。
8.根据权利要求1所述的多晶硅薄膜的制备方法，其特征在于，所述采用变化的成膜速率沉积形成非晶硅薄膜的步骤中，通过以下至少一种方式调整所述非晶硅薄膜的成膜速率，以使所述非晶硅薄膜的成膜速率变化：
调整成膜腔室内的温度；
调整上电极和下电极之间的间距；
调整施加在所述上电极的电源的功率；
调整所述成膜腔室内的气压；
调整所述成膜腔室内的沉积气体的浓度。
9.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管中的多晶硅薄膜采用权利要求1-8中任一项所述多晶硅薄膜的制备方法制备而成。
10.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用权利要求9所述的薄膜晶体管的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810204001.6A CN108417478B (zh) | 2018-03-13 | 2018-03-13 | 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810204001.6A CN108417478B (zh) | 2018-03-13 | 2018-03-13 | 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108417478A CN108417478A (zh) | 2018-08-17 |
| CN108417478B true CN108417478B (zh) | 2020-12-22 |
Family
ID=63131076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810204001.6A Active CN108417478B (zh) | 2018-03-13 | 2018-03-13 | 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417478B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111725297B (zh) * | 2020-06-08 | 2023-06-02 | 武汉华星光电半导体显示技术有限公司 | 有源层结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102809812A (zh) * | 2011-06-02 | 2012-12-05 | 株式会社日立显示器 | 显示装置和显示装置的制造方法 |
| CN105513950A (zh) * | 2016-01-15 | 2016-04-20 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜及薄膜晶体管的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101752400B1 (ko) * | 2010-09-03 | 2017-06-30 | 삼성디스플레이 주식회사 | 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치 |
| CN102629558B (zh) * | 2012-01-09 | 2015-05-20 | 深超光电（深圳）有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| CN105097669B (zh) * | 2015-07-13 | 2019-05-03 | 深圳市华星光电技术有限公司 | 一种显示面板及其制造方法 |
| CN106847675B (zh) * | 2017-04-21 | 2020-03-31 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板 |
-
2018
- 2018-03-13 CN CN201810204001.6A patent/CN108417478B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102809812A (zh) * | 2011-06-02 | 2012-12-05 | 株式会社日立显示器 | 显示装置和显示装置的制造方法 |
| CN105513950A (zh) * | 2016-01-15 | 2016-04-20 | 信利（惠州）智能显示有限公司 | 低温多晶硅薄膜及薄膜晶体管的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108417478A (zh) | 2018-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037017A (en) | Method for formation of multilayer film | |
| JP6204917B2 (ja) | アルゴンガス希釈によるシリコン含有層を堆積するための方法 | |
| US8269908B2 (en) | Thin-film transistor, method of manufacturing the same, and display device | |
| KR100797018B1 (ko) | 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치 | |
| WO2012024114A2 (en) | Methods for forming a hydrogen free silicon containing dielectric film | |
| US9818606B2 (en) | Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture | |
| US9048099B2 (en) | Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal | |
| CN108417478B (zh) | 多晶硅薄膜的制备方法、薄膜晶体管及其制备方法 | |
| JP4376323B2 (ja) | 表示装置の製造方法 | |
| US7446023B2 (en) | High-density plasma hydrogenation | |
| CN103177952A (zh) | 低温高覆盖性侧墙制造方法 | |
| US20100062585A1 (en) | Method for forming silicon thin film | |
| US20170092492A1 (en) | Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion | |
| KR102624643B1 (ko) | 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법 | |
| JP3237788B2 (ja) | 非晶質シリコン薄膜の製造方法 | |
| CN101651094B (zh) | 多晶硅薄膜及栅极的形成方法 | |
| CN101487114B (zh) | 一种低温多晶硅薄膜器件及其制造方法 | |
| JPH0697079A (ja) | 非晶質シリコンの製造方法 | |
| JP2000091590A (ja) | 薄膜半導体装置の製造方法 | |
| CN100537838C (zh) | 一种低温多晶硅薄膜器件及其制造方法与设备 | |
| WO2023167810A1 (en) | Silicon-containing layers with reduced hydrogen content and processes of making them | |
| JPH07273336A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06326030A (ja) | 半導体製造方法及び製造装置 | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04345069A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |