JP3237788B2 - 非晶質シリコン薄膜の製造方法 - Google Patents

非晶質シリコン薄膜の製造方法

Info

Publication number
JP3237788B2
JP3237788B2 JP27079892A JP27079892A JP3237788B2 JP 3237788 B2 JP3237788 B2 JP 3237788B2 JP 27079892 A JP27079892 A JP 27079892A JP 27079892 A JP27079892 A JP 27079892A JP 3237788 B2 JP3237788 B2 JP 3237788B2
Authority
JP
Japan
Prior art keywords
film
substrate
sih
frequency
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27079892A
Other languages
English (en)
Other versions
JPH0697078A (ja
Inventor
千織 望月
和昭 田代
辰美 庄司
英正 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP27079892A priority Critical patent/JP3237788B2/ja
Priority to US08/036,236 priority patent/US5582880A/en
Priority to EP93105043A priority patent/EP0562623A3/en
Publication of JPH0697078A publication Critical patent/JPH0697078A/ja
Application granted granted Critical
Publication of JP3237788B2 publication Critical patent/JP3237788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非晶質半導体薄膜の製
造方法に関するものであり、特に、薄膜トランジスタ
(以下TFTと略記)、薄膜トランジスタ型光センサ
ー、太陽電池、電子写真感光体等の薄膜デバイスに利用
される非晶質シリコン薄膜(以下a−Si薄膜と略記)
の製造方法に関する。
【0002】
【従来の技術】従来、a−Si薄膜の堆積方法として
は、真空蒸着法、スパッタリング法、プラズマCVDや
光CVD法などの各種CVD法が提案されている。中で
も、SiH4 ガスなどの半導体ガスを用い、必要に応じ
てH2 ガスなどで希釈して、周波数13.56MHZ
のグロー放電分解により基体上に成膜を行うRFプラズ
マCVD法は、良質のa−Si薄膜が堆積できるので一
般に広く使用される様になった。この方法は、R.C.
Chittic等が始めたもので、W.E.Spear
等がこの方法によりアモルファス半導体で初めて不純物
による電気伝導のpn制御を可能にしたものであり、そ
の後大いに注目され、応用例として代表的なものは太陽
電池・光センサー・電子写真感光体などがある。このR
FプラズマCVD法によるa−Si薄膜には数10%の
水素が含まれ、この水素がa−Si薄膜の光電導性、不
純物による電気伝導度の制御などを可能にしていると考
えられている。
【0003】一方、真空蒸着法やスパッタリング法によ
り成膜された水素を含まないa−Si膜は、スピン密度
が1020cm-3程度あり、非常にダングリングボンド密
度が大きい。
【0004】この様な事より、RFプラズマCVD法に
よる水素化a−Si膜では、水素がその膜質向上に重要
な働きをしていると考えられており、特に、基板温度を
250℃前後にするとスピン密度は1016cm-3程度ま
で低下し、不純物によるpn制御も可能となる。この様
なRFプラズマCVD法によるa−Siは10%前後の
水素を含んでいることが確認され、水素がa−Si膜中
のダングリングボンドを終端して膜質を向上させたと推
定し、逆に、水素がこの様な機能をするならば、RFプ
ラズマCVD法での水素を含む反応ガスSiH4 などを
使わない真空蒸着法やスパッタリング法であっても、成
膜時に水素を供給すればダングリングボンドを減少させ
ることができるとの予想のもとに、この事実が確かめら
れ、a−Si膜におけるダングリングボンドターミネー
ターとしての水素の役割が広く認められる様になった。
【0005】そして、更に、現在では種々の実験結果よ
り、SiH4 ガスを原料としたRFプラズマCVD法で
の膜成長過程は、一般に次の様な過程に分類して考えら
れている。
【0006】(1)ラジカル生成過程 プラズマ内において、電子がSiH4 分子と非弾性衝突
を繰り返して種々のラジカル、イオン、原子を生成して
いく過程。膜成長の主な反応前駆体はSiH2、SiH3
ラジカルの可能性が高い。
【0007】(2)ラジカル輸送過程 プラズマ内で生成された中性ラジカルが、種々の2次化
学反応を、主としてSiH4 分子と起こしながら拡散に
よって基板表面へ輸送される過程。プラズマ中でのラジ
カルの生成率と、輸送過程における反応寿命から考える
と、基板表面へ到達する多くはSiH3 ラジカルである
と推定される。しかし、Si、SiH、SiH2 、の様
なラジカルの到達密度が増加する様になると、表面にお
ける反応様式の違いにより膜質の低下を招く。
【0008】(3)表面反応過程 膜成長表面へ到達したラジカルが表面に吸着され、表面
を拡散して、安定なサイトと化学結合を作り、アモルフ
ァス・ネットワークを形成する過程。高い基板温度で水
素被覆表面であればSiH3 ラジカルは、表面拡散が十
分行われ、安定なサイトと化学結合をして高品質な膜を
得ることができる。
【0009】上述の成膜メカニズムに従えば、a−Si
堆積の反応前駆体であるSiH3 ラジカルを選択的に基
板表面へ拡散させ、基板表面を拡散させることにより、
高品質なa−Si膜が形成される。この時、基板表面が
水素被覆されていることが、ラジカルの表面移動性の促
進に重要であると考えられている。更に、表面反応は水
素被覆表面においてSiH3 ラジカルが表面水素を引き
抜き、そのサイトと他のSiH3 ラジカルが化学反応を
行うと考えられている。
【0010】この様な考えのもとに、a−Si膜質向上
のために、成膜温度・原料ガス流量・圧力・投入電力な
どの製造条件の改良が一般に試みられたが、結局、現時
点では成膜温度には最適値が存在すること、また、成膜
速度を上げると膜質が低下すること、が確認されている
にすぎない。即ち、図1に示した様に、成膜温度にはス
ピン密度が極小となる基板温度が存在する。
【0011】また、成膜速度を上げると、a−Si薄膜
特性を低下させると推定されている膜内水素の増加、ダ
ングリングボンド密度の増加などが起こる。例えば、図
2に示した様に、成膜速度の増加に従い、薄膜の基本特
性である光導電率σp(S/cm)が低下する。
【0012】結局、このa−Si薄膜の製造方法では、
デバイス特性を維持できる成膜条件としては温度250
℃前後で成膜速度は概0.2〜2Å/sec程度となる
原料ガス流量・圧力・投入電力などであり、a−Si膜
質としては、スピン密度は1016〜1017程度、水素濃
度は10%前後である。勿論、これら物性値は最良の値
とは考えられてはいない。例えば、水素がダングリング
ボンドを終端させるために必要であるならば、水素濃度
は1%もあれば十分であるとも考えられるからである。
【0013】そこで、この様なRFプラズマCVD法を
べースにして、a−Si膜質を更に改善する方法が種々
提案されている。
【0014】最近特に注目された成膜手法の一例とし
て、応用物理第59巻(1990)P1618において
東工大の清水らが報告している化学アニーリング法があ
る。これはa−Si膜の光劣化などはSi網目構造の不
均質性によるものと考え、Si網目構造を緻密化するこ
とで構造の安定化を試みようとするものである。その方
法は、膜成長表面での水素脱離を伴う構造形成過程の制
御を目指し、Siと化学的相互作用の強い原子状水素を
供給することにより達成される。原子状水素はマイクロ
波プラズマで多量に生成し、堆積部分に搬送する。Si
4 は通常のRFグロー放電で分解し、基板上に堆積を
行うが、SiH4 供給時間(T1 秒)を制御し、この膜
堆積と堆積膜表面の原子状水素処理(T2 秒)を繰り返
し行うものである。この様な堆積表面処理を繰り返し行
うとa−Si膜内水素量が1%程度に減少するというも
のである。その結果、キャリア移動度や光劣化などの改
善が確認されている。
【0015】しかしながら、本発明者らは、異なる考え
にもとづいて上述の様な複雑な装置構造や複雑な成膜条
件を用いることなく、高品質膜を作成できる手法を発明
したものである。具体的には、本発明者らは先にVHF
成膜法の中でも特に最適な範囲を特願平4−10021
9にて出願しており、今回は更に改良を加えたものであ
る。
【0016】VHF成膜法に関連した検討例は、現在ま
で種々報告されている。
【0017】まず、90年秋、91年春の応用物理学関
係連合講演会(28p−MF−14、28p−S−4)
では東工大の小田等が周波数144MHzの高周波で放
電を行い、a−Si膜を作成して評価している。
【0018】また、周波数の効果として、周波数を上げ
ることにより成膜面に渡って空間的に均一な放電を作り
出すことができ、均一な成膜速度を実現できたことが特
開平3−64466号公報に開示されている。
【0019】また、特開平2−225674号公報で
は、周波数1KHzから100MHzの記述がある。
【0020】また、米国特許第4933203号ではV
HF帯の高周波を用いて、薄膜の検討を行い、周波数と
電極間距離との関係を最適化している。
【0021】この様にVHFに関連した報告は多いが、
単純に周波数をVHF帯に上げて実験している例も多
い。
【0022】
【発明が解決しようとしている課題】最近の技術発展に
伴って、TFT型液晶テレビ、光センサー、太陽電池、
電子写真感光ドラム等の薄膜デバイスに利用されるa−
Si薄膜の高品質化が求められているが、従来の様に、
13.56MHzのRF放電を利用したa−Si薄膜に
は次の様な問題が依然としてある。
【0023】(1)薄膜の基本特性に対する問題点 a.光導電率が小さい 従来のRFグロー放電によるa−Si膜では、ダングリ
ングボンド密度は1015cm-3程度存在し、現在のとこ
ろ、これ以下に下げることは難しい。この改善により光
導電率の向上が期待できる。
【0024】b.光劣化が大きい 従来のa−Siで問題になっている光導電率の光劣化
は、その原因が完全に解明されていないが、水素がSi
に結合することによるウィークボンドによると考えられ
ている。従って、水素を減少すれば光劣化を改善できる
可能性がある。従来のGD法では数10%程度の水素を
含んでいる。
【0025】c.キャリア移動度が小さい 水素濃度を下げることにより、キャリア移動度が上がる
可能性がある。従来のa−Si膜の欠点であるデバイス
の高速化が可能となる。
【0026】(2)価格に対する問題点 薄膜デバイスに利用できる高品位な膜は、成膜速度が小
さいため生産能力が上がらず価格の低減が困難である。
【0027】つまり、a−Si薄膜の基本特性を向上さ
せ、同時に低価格、即ち、高速成膜の実現は、依然とし
て解決すべき大きな課題である。
【0028】
【課題を解決するための手段及び作用】本発明によれ
ば、プラズマCVD法において、珪素化合物を主原料ガ
スとして、高周波電源の周波数fを30MHz以上、望
ましくは、50MHz以上100MHz以下に規定し、
基板表面へのイオン照射が制御される様に、基板側電極
に負電圧を印加することにより、薄膜特性を改善して高
速成膜が可能となるものである。
【0029】従来の考え方に従えば、先述の様に、表面
被覆水素が単純にa−Si膜中のダングリングボンドを
終端していることによって膜質が向上しているのであれ
ば、低い基板温度では水素の吸着は十分行われるのでダ
ングリングボンド密度は低いはずである。しかし、実際
は予想に反してダングリングボンド密度は増加する。
【0030】この原因を本発明者等は次の様に考えた。
即ち、表面被覆水素の役割は直接ダングリングボンドを
終端することではなく、あくまでも反応前駆体であるS
iH3 ラジカルの表面移動性を高める役割を果している
のであって、この表面移動性が促進されるために、その
結果としてダングリングボンドが減少すると考えれば、
上述の低い基板温度でダングリングボンド密度が高くな
る原因は、基板温度が低いために、基板表面は水素が被
覆されているにもかかわらず、反応前駆体の表面移動性
が低いことにあると推定できる。
【0031】本発明者等は、上述の様な考えに従い、高
品質のa−Si薄膜を作成するためには、SiH3 ラジ
カルの表面移動性を高めることが重要であるという認識
から、具体的に次の様な指針を得た。
【0032】先ず第1に、ダングリングボンドを終端す
るためにはSiH3 ラジカルの表面移動性を上げるこ
と、更に第2に、基板に到達吸着するSiH3 ラジカル
を増加させることが必要であると考えた。以下に上述の
結論に到達した根拠を具体的に述べる。
【0033】基板表面では、常に水素の吸着・脱離が行
われていると考える。a−Si膜中のダングリングボン
ドは表面水素が脱離し、それが水素またはSiH3 ラジ
カルでターミネートされずに残った場合に生成されると
考える。
【0034】 1)表面状態 σ−SiH → σ−Si + (1/2)H2 (1) σ−SiH ← σ−Si + (1/2)H2 (2) ここで、σは基板表面のSi活性点である。基板温度が
低温である場合には2)式が支配的に進行し、高温であ
る場合には1)式が支配的に進行する。大まかに言え
ば、基板温度が300℃以下の低温では成膜表面は水素
被覆された表面であり、300℃以上の高温では成膜表
面はダングリングボンドがでている表面である。この状
態を間接的ではあるが良く表わしている例として、成膜
速度と基板温度の関係が挙げられる。それは、基板温度
が300℃以上となると基板温度の上昇と共に成膜速度
が増加する。逆に、300℃以下では基板温度によらず
成膜速度は一定となる。これは基板温度が300℃以下
では成膜表面は一定の表面と推定できる。一般には、表
面は水素で覆われており、SiH3 ラジカルは一旦水素
を引き抜き、別なSiH3 ラジカルと反応する2分子反
応である。一方、300℃以上では基板温度の上昇と共
に成膜表面の状態が変化していることを示している。つ
まり表面の水素が剥れSiH3 ラジカルがそこで反応す
ると考えると、水素がより剥れることにより成膜速度は
増加する。
【0035】次に、プラズマ内で作成されたSiH3
ジカルは基板表面を拡散して活性点と反応すると考え
る。
【0036】 2)表面反応 σ−SiH+SiH3(act) → σ−SiH3 +(1/2)H2 (3) σ−Si +SiH3(act) → σ−SiH3 (4) ここで、3)、4)式内でのSiH3 (act) は基板表面
の活性点と反応できる状態にあるSiH3 ラジカル、即
ち、表面に吸着されており、拡散によりその活性点へ移
行できる反応性の高いラジカルと考える。ここで、2)
式で表されるダングリングボンドを4)式の反応で終端
するためには、SiH3(act)を増加させることが必要で
あることがわかる。つまり、SiH3 ラジカルを大量に
基板へ拡散させ、更に、基板表面へ吸着したSiH3
ジカルを活性化させることである。2)式は単に膜中水
素を増加するのみである。
【0037】本発明によれば、プラズマCVD法におい
て、珪素化合物を主原料ガスとして、SiH3 ラジカル
を増加させるために、高周波電源の周波数fを30MH
z以上、望ましくは、50MHz以上100MHz以下
に規定し、SiH3 ラジカルを成膜表面で活性化させ表
面拡散を十分行わせるための基板表面へのイオン照射が
制御される様に、基板側電極に負電圧を印加することに
より、薄膜特性を改善して高速成膜が可能となるもので
ある。
【0038】
【実施例】
[実施例1]本発明者等は高効率でSiH3 ラジカルを
増加させる手法としてプラズマCVDでの電源周波数に
ついて着目した。実際のモニター手法として、SiH3
ラジカル量を成膜速度とプラズマ発光分析による発光量
とにより間接的に判断した。即ち、このプラズマ発光分
析により確認できるSi* 、SiH* 、H2 *、H* の発
光ラインの中で、Si* 、SiH* の発光強度(以下そ
れぞれ[Si* ]、[SiH* ]と記す)と成膜速度
(DR)とは相関があり、また、成膜に寄与する主なラ
ジカルはSiH3 であることから間接的にSiH3 ラジ
カルの量を確認した。勿論、SiH3 ラジカルのみ増加
させなければならないので、この時のa−Si膜の膜質
が従来に比べて極端に低下しないことを前提としてい
る。何故ならば、その膜質の低下はSi、SiH2 ラジ
カルの発生に原因していると推定されるからである。
【0039】更に、本発明では、この中でSiH* (4
14nm)とH* (656nm)との発光強度の関係、
即ち、強度の大小がa−Si薄膜の品質と深く関係があ
ることが明らかになった。特に、発光強度比[H* ]/
[SiH* ]が最小値となる様な成膜条件を採用するこ
とが望ましいが、[H* ]≦[SiH* ]であれば概満
足できるa−Si薄膜を得ることができる。図3に発光
強度比[H* ]/[SiH* ]とa−Si膜質として薄
膜中の水素結合様式との関係を示す。
【0040】一般に、a−Si薄膜における赤外吸収分
析において2000cm-1〜2100cm-1に現れる吸
収ピークは、Si−H結合の伸縮振動(2000c
-1)及び、Si−H2 結合の伸縮振動(2100cm
-1)によるものであり、2000cm-1〜2100cm
-1に表れる吸収ピークの中央値Rm(cm-1)は薄膜中
に含まれるSiH結合とSiH2 結合の比を表すものと
考えることができる。ここで、例えば、中央値Rmが2
000cm-1から2100cm-1へ移行していれば、S
iH2 結合の増加でありSiの鎖状結合、又は、環状結
合が膜中に含まれ欠陥を生成し、膜質を低下しているこ
ととなる。
【0041】つまり、図3に示す様に、発光強度比[H
* ]/[SiH* ]が増加するに従い中央値Rmも21
00cm-1側へ移行していることは、言い換えれば、発
光強度比[H* ]/[SiH* ]が増加すれば、a−S
i膜質は低下すると言える。本発明者等の見解では満足
できるa−Si膜を得るには、少なくとも[H* ]≦
[SiH* ]であることが必要であると考えている。
【0042】次に本発明の構成要素である電極間距離に
ついて述べる。図4に示されている様に電極間距離d
(cm)によっては放電周波数f(MHz)が大きいと
基板内の膜厚分布T(%)が大きくなる場合がある。本
発明者らの見解では膜厚分布は主に電極間距離に依存し
ており、電極間距離を大きくすることにより膜厚分布を
最少限に抑えることができると確認できた。本発明の種
々の成膜条件下で基板内分布T(%)が10%に納まる
関係を求めたところ、同図において電極間距離d=2
(cm)では分布が著しく大きく使用できる範囲ではな
く、電極間距離d≧3cmではf/d<30(MHz/
cm)を満たすdであれば概良好な分布を得ることがで
きると判明した。
【0043】図5に、ある成膜条件下での電極間距離と
膜中の欠陥準位密度の関係を示す。電極間距離d≧4c
mであれば欠陥密度は減少するが、電極間距離d<4c
mでは欠陥密度は増加しているのが分かる。電極間距離
は好適には4cm以上が望ましいことが分かる。そこで
本発明の実施例では電極間距離を5cmとして検討を行
った。
【0044】先ず、本実施例に用いた製造装置を図6に
示す。基本構造としては、従来の平行平板型プラズマC
VD装置と同様である。同図に示す様に、400は真空
チャンバー、401はアノード電極、402は基板、4
03はカソード電極である。420は電源端子であり、
必要に応じて基板にバイアス電圧を印加できる。また、
アノード電極401には不図示の基板過熱用ヒーターが
内蔵されている。404は整合器、405は高周波電
源、407はゲートバルブ、408はターボ分子ポン
プ、409はロータリーポンプである。410、41
1、412はマスフローコントローラーであり、不図示
のガスボンベより供給される。なお、電極面積は約30
0cm2 で電極間距離は5cmである。
【0045】本実施例では、原料ガスとしてSiH4
希釈ガスとしてArを真空チャンバー400へ導入し
て、高周波電源405により周波数f(MHz)で放電
させた。基板過熱用ヒーターにより基板温度を250℃
とし、ここでは、本発明の説明を簡単にするために基板
バイアスは0vとした。この時、満足できるa−Si薄
膜を得るために先述の如く、発光強度の関係が[H*
≦[SiH* ]となり、望ましくは[H* ]/[SiH
* ]が最小となる圧力P(Torr)及び投入電力Pw
(W/cm2 )を選び成膜する。圧力は概0.25To
rr以上2.5Torr以下であり、投入電力は概0.
3W/cm2 以下であった。
【0046】図7に電源周波数fと成膜速度DRとの関
係を示す。また、この時のSiH*発光強度と成膜速度
DRとの関係を図8に示す。放電周波数を増加させるこ
とによりSiH3 ラジカルが増加すると推定でき、ま
た、SiH3 ラジカルと成膜速度との相関があることも
予想できる。ここで、放電周波数fが120MHzを越
える領域で成膜速度DRが減少しているが、これは本発
明の装置特有の問題で、実効的な投入電力が低下してい
るためと推定している。
【0047】次に、膜質との関係として、放電周波数f
と赤外吸収分析での中央値Rmとの関係を図9に示す。
また、放電周波数fとスピン密度Nsとの関係を図10
に示す。この結果によれば、放電周波数が30MHz以
上120MHz以下において膜質が向上していることが
解る。この理由として、周波数fが30MHz未満の領
域では、基板表面に入射するイオンダメージ(詳細は後
述)が大きいため、膜内のSiH2 結合の含有量が多
く、欠陥の多い膜となる。また、放電周波数fが120
MHz越える領域においても同様に、膜内のSiH2
合の含有量が多くなり膜質が低下する。それは、SiH
4 分子が高分解されSi、SiH、SiH2 ラジカルも
同時に増加したためなのか、または、後述する本発明の
ポイントでもあるが、基板表面に入射するイオンエネル
ギーが小さいためにSiH3 の表面移動性が低下したた
めなのか、現在においては不明である。
【0048】また、光導電率σp(S/cm)と暗導電
率σd(S/cm)との比であるS/N比との周波数依
存を図11に示す。放電周波数が50MHz以上100
MHz以下であれば、光電特性の向上が期待できる。
【0049】これらの結果により、基板バイアスVb=
0v(つまり、基板バイアスを印可しない)の場合の周
波数は30MHz以上120MHz以下の範囲であれ
ば、a−Si膜の膜質を低下させることなく、成膜速度
を増加させることができる。
【0050】より高品質なa−Si膜を実現するために
は、SiH3 ラジカルを増加させ、更に、基板表面での
移動度を上げる必要があると言うことを先に述べた。そ
こで、本発明者等は高品質膜に必要なSiH3 ラジカル
を増加させるために、放電周波数を30MHz以上と
し、更に、基板に負バイアスを印加して、表面に吸着し
た大量の反応性ラジカルSiH3 を活性化させ、基板表
面での移動度を上げ高品質なa−Si膜を実現すること
ができた。言い換えれば、基板に負バイアスを印加し
て、成膜表面に積極的にイオンを衝突させ、その運動エ
ネルギーによりSiH3 ラジカルを表面拡散させるので
ある。
【0051】図12に本発明の30MHzから120M
Hzの各放電周波数と13.56MHzでの基板バイア
スVb/電極間距離dと赤外吸収分析の中央値Rmとの
関係を示し、図13に、同様に基板バイアスVb/電極
間距離dとスピン密度Nsとの関係を示した。ここで重
要なことは、本発明の周波数の範囲では基板バイアスに
は最適値があり、負のバイアス印加をすることにより膜
質の改善が期待できるが、その負の基板バイアスを大き
くしすぎると逆に膜質の低下を引き起こす。
【0052】ここで、最適基板バイアス電位Vcとし
て、スピン密度Nsが最も低く且つ赤外吸収分析の中央
値Rmが増加しない印加電位として、図14にそれぞれ
最適な負の基板バイアスを印加した放電周波数fとスピ
ン密度Nsとの関係を示す。
【0053】一方、従来の13.56MHzでは基板バ
イアスを負にするよりもむしろ正の基板バイアスを印加
する方が膜質の向上となる。これは、従来より、13.
56MHzでのRFプラズマCVD法では、一般に膜質
改善の方法として知られているものであり、同様な考え
のもとに基板とカソード間に第3の電極を設け、この電
極に正バイアスを印加する方法もある。
【0054】何故、この様に本発明の周波数帯域と従来
の13.56MHzでの最適な基板バイアスが正と負と
いったように異なるのか。その理由について述べる前
に、放電周波数による基板へのイオンダメージについて
述べる。
【0055】基板位置に質量分析計を設置して、イオン
の入射エネルギーと入射量の分布を求めた。ここでは、
解析を単純にするためにArガスのみを導入して基板に
入射するAr+ イオンの入射エネルギーと入射量の分布
を求めた。図15に、従来より使用している13.56
MHzと本発明となる80MHzでの場合を示した。f
=80MHzにおいて平均入射エネルギーは低くなり、
且つ、エネルギー分布はシャープである。逆に、13.
56MHzは高エネルギーイオンが多く分布も悪い。本
発明者らの推定では従来の13.56MHzにおいては
まだイオンが周波数に追随して振動しており、放電周波
数の増加によりイオンは完全に停止するのではないかと
推定している。
【0056】つまり、先述の図12及び図13の放電周
波数による基板バイアスの差異は、13.56MHzの
様な低周波数では基板に負バイアスを印加すると不必要
な高エネルギーイオンが入射してしまうのでむしろ基板
バイアスを正にして高エネルギーイオンの入射を防ぐ方
が良いことになる。従来よりRFプラズマCVD法の最
大の欠点と考えられている成膜面へのイオンダメージは
上述の高エネルギーイオンと予想できる。
【0057】逆に、30MHz以上の高周波ではイオン
エネルギー分布が揃っているので制御しやすく、負の基
板バイアスにして積極的にイオンを基板に衝突させるこ
とにより、膜成長表面の反応性ラジカルであるSiH3
にエネルギーを与え、基板表面でのSiH3 ラジカルの
移動性を高める効果があると考えられるからである。し
たがって、小さ過ぎる負の基板バイアスではSiH3
ジカルの表面移動性を高めることができず、また、大き
過ぎる負の基板バイアスでは逆にイオンダメージを受け
てしまうことになる。そのため、放電周波数に依存して
スピン密度が極小値を示す最適バイアスVcが存在する
ことも理解できる。基板照射イオンは、膜内へ拡散し易
い水素やヘリウムと言った軽元素よりは、Si原子と同
程度、または、それ以上の原子量のイオンを照射するこ
とが望ましい。実際に、イオン照射により基板表面状態
がどの様に変化し、また、SiH3 ラジカルがどの様に
活性化されているのか不明であるが、本発明者らの推定
では、イオン照射により基板表面の極表面、即ち表面の
数原子層が高温状態、つまり活性化された状態になって
いる。そのため、表面から水素は脱離し、また、表面に
到達したSiH3 ラジカルは吸着しエネルギーを得て拡
散する。しかしながら、表面は反応活性であるためラジ
カルの拡散距離は短い、しかし、ラジカルは従来に比べ
て格段に多いため、表面の活性点をまんべんなくSiH
3 ラジカルを拡散させることができていると推定してい
る。
【0058】本発明のSiH3ラジカルを高効率で増加
させることができる放電周波数、30MHz以上の範囲
では、図16に示すように、放電周波数fが増加するに
従い、最適バイアス電圧Vcは比例してマイナス側に大
きくなる。また同時に電極間距離にも依存するので、基
板側電極の印加電圧、すなわち基板バイアスVbをVb
(v)として、その電極間距離d{d(cm)}を考慮
すると、0>Vb/d≧概−12(v/cm)であれ
ば、膜質の向上は期待できる。
【0059】更に、本発明での特徴として、最適バイア
スVc下での各放電周波数fに対する膜内水素量CH
大きくは変わらないが概数%となり、従来の基板バイア
スVb=0v、f=13.56MHzでのグロー放電に
よる水素濃度CHの数10%に比べ大幅に改善できた。
更に、図17に示す様に、水素濃度CHの基板温度Ts
依存が小さいことも確認できた。同図では、本発明の一
例として放電周波数f=80MHz、基板バイアスV
=−40vでのものと、従来例として放電周波数f=1
3.56MHz、基板バイアスVb=0vのものを示し
ている。また、図18に基板温度Tsとスピン密度Ns
との関係を示した。同様に基板温度Ts依存が小さくな
っていることがわかる。ここでの見解としては、本発明
者等の考えの様に、基板温度Tsが従来より低くても、
十分なa−Si膜質を得ることができるのは、SiH3
ラジカルの表面移勤性を高めるための手段として基板バ
イアスVbが有効な手段であると更に確認できた。
【0060】次に、光劣化について比較した、具体的に
は、VD =10(v)で10mW/cm2 の白色光を一
定時間照射した後、暗導電率の変化を測定し比較した。
ここでは変化を初期暗導電率に対する割合で示した。図
19に示した様に本発明のa−Si膜は予想通り従来の
a−Si膜に比べて劣化が少ないことがわかる。水素濃
度及びスピン密度が小さいなどの低欠陥膜になっている
ことを示している。 [実施例2]次に、この様な成膜方法により製造された
a−Si膜を用いた電界効果型トランジスタの実施例に
ついて述べる。
【0061】図20は逆スタガー型TFTの断面図であ
る。絶縁性基板11上にゲート電極12が形成されてお
り、更にその上に、絶縁層13と半導体層14が積層さ
れている。半導体層14上には、オーミックコンタクト
層15を介してソース・ドレイン電極16が形成されて
いる。そして、保護膜17により被膜されている。次
に、このTFTの作製方法を図21(a)〜(d)を用
いて記す。
【0062】第1に、図21(a)の様に、コーニング
製7059ガラス基板21にスパッタリング装置によ
り、Cr薄膜(約1000Å)を形成し、パターニング
してゲート電極22を形成する。
【0063】その後、プラズマCVD装置により、ゲー
ト絶縁層23として、窒化シリコン、SiNx(約30
00Å)薄膜を成膜し、次いで、半導体層24として、
ノンドープ非晶質シリコン、i型a−Si(約6000
Å)薄膜、オーミック・コンタクト層25として、リン
ドープ微結晶シリコン、n+ 型μc−Si(約1000
Å)薄膜を同一装置で順次成膜する。
【0064】第2に、図21(b)の様に、スパッタリ
ング装置により、Al薄膜(約1μ)を形成し、パター
ニングしてソース・ドレイン電極26を形成する。チャ
ンネル幅wとチャンネル長LはW/L=100とした。
【0065】第3に、図21(c)の様に、リアクティ
ブ・イオン・エッチングにより、不要なn+ 型μc−S
i層をエッチングし、ギャップ部28を形成する。
【0066】第4に、図21(d)の様に、更に不要な
SiNx/i型a−Si/n+ 型μc−Si層をアイソ
レーションした後、保護膜27を堆積して、図20の薄
膜トランジスタが作成される。
【0067】ここで、本発明のポイントとなるa−Si
薄膜の製造方法について詳細に述べる。
【0068】上述の第1で述べた様に、SiNx/i型
a−Si/n+ 型μc−Si層の作成は図22に示した
様なロードロック型プラズマCVD装置により行われ
る。同図においては、SiNx/i型a−Si/n+
μc−Si層を連続成膜するための詳細な機構は不図示
である。本発明のi型a−Si層の成膜室以外は説明を
省略する。同図において、300は真空チャンバーであ
り、301は基板、302はアノード電極、303はカ
ソード電極、304は基板加熱用ヒーター、305はバ
イアス印加端子、306はマッチングボックス、307
は高周波電源、308は排気ポンプ、309及び310
は前後室の仕切り弁である。320は原料ガス導入口、
321、322、323、324はバルブ、325、3
26はマスフローコントローラーをである。
【0069】先述の様に基板はロード室より投入され、
前室のSiNx成膜室で成膜された後搬入され、同チャ
ンバーが1*10-6Torr以下になるまで真空引きする。
次に、原料ガスSiH4 及び、Arをマスフローコント
ローラー325,326により供給し、圧力を0.5T
orrに維持し、基板加熱ヒーター304を制御して、
基板温度が300℃になるまで保持した後、高周波電源
307より、周波数を80MHz、電力0.04W/c
2 、基板バイアス−40vを印加して、i型a−Si
膜を6000Å成膜する。成膜終了後、同チャンバーを
同様に1*10-6Torr以下まで真空引きする。次に、次
室のn+ 型μc−Si成膜室へ移動し成膜し、次室のア
ンロード室より取り出す。
【0070】この様にして薄膜トランジスタを作製する
ことができる。本発明の一実施例として80MHzの高
周波放電を例にとったが、勿論、周波数fを変えた場合
には、投入電力Pw(W/cm2)と圧力P(Tor
r)を変え、発光分光分析により、発光強度比[H*
/[SiH*]が最小値となる様に設定し、最適な基板
バイアスVcを印加する。従来のf=13.56MH
z、基板バイアスVb=0(v)(つまり、基板バイア
スVbを印加しない場合)でのa−Si薄膜の電界移動
度μは0.5cm2/Vsであるが、本発明のf=80
MHz、基板バイアスVb{Vb(v)}と電極間距離
d{d(cm)}がVb=−8v/cmとなるように
した場合では、1.3cm2/Vsとなった。
【0071】更にこのa−Si薄膜の高晶質化を表わす
結果として、図23に示した光劣化の差異がある。同図
では本発明の一例として先述のf=80MHz、Vb
=−8v/cmで作成したTFTを用いて確認した。
ソース・ドレイン間電圧を10v、ゲート電圧を0vに
おいて、このTFTのギャップ部550nmの500l
x照射下での光導電率の初期に対する変化を照射時間の
関数として表したものである。光劣化を格段に改善でき
たことが理解できる。
【0072】
【発明の効果】以上説明した様に、本発明によれば、プ
ラズマCVDにおいて、高周波電源の周波数を30MH
z以上とし、負の基板バイアスを印加することにより、
a−Si薄膜を安価に、高品質で製造できる。特に、薄
膜トランジスタ、薄膜トランジスタ型光センサー、太陽
電池等においては、電界移動度、光電特性、信頼性など
の向上が達成できる。
【図面の簡単な説明】
【図1】成膜温度と水素濃度及びスピン密度との関係を
示す図
【図2】成膜速度と光導電率との関係を示す図
【図3】発光強度比と水素結合状態との関係を示す図
【図4】周波数と膜厚分布との関係を示す図
【図5】電極間距離と欠陥準位密度との関係を示す図
【図6】成膜装置の概略構成図
【図7】周波数と成膜速度との関係を示す図
【図8】発光強度と成膜速度との関係を示す図
【図9】周波数と水素結合状態との関係を示す図
【図10】周波数とスピン密度との関係を示す図
【図11】周波数とS/N比との関係を示す図
【図12】基板バイアスと水素結合状態との関係を示す
【図13】基板バイアスとスピン密度との関係を示す図
【図14】周波数とスピン密度との関係を示す図
【図15】周波数の差異による基板入射エネルギーを示
す図
【図16】周波数と最適基板バイアスとの関係を示す図
【図17】本発明の基板温度と水素濃度との関係を示す
【図18】本発明の基板温度とスピン密度との関係を示
す図
【図19】本発明の光劣化を示す図
【図20】TFTの断面図
【図21】TFTの製造方法を示す図
【図22】連続成膜装置を示す図
【図23】本発明の光劣化を示す図
【符合の説明】
11、21 ガラス基板 12、22 ゲート電極 13、23 ゲート絶縁層 14、24 i型半導体層 15、25 n+ 型半導体層 16、26 ソース・ドレイン電極 17、27 保護膜 300 真空チャンバー 301 基板 302 アノード電極 303 カソード電極 304 基板加熱ヒーター 305 基板バイアス印加端子 306 マッチングボックス 307 高周波電源 308 排気ポンプ 309、310 仕切り弁 325、326 マスフローコントローラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水谷 英正 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 昭56−122122(JP,A) 特開 平2−276241(JP,A) 特開 昭63−197329(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 C23C 16/24

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 高周波放電を利用したプラズマCVD法
    による非晶質シリコン薄膜の製造方法において、 珪素化合物ガスを主原料ガスとして、高周波電源の周波
    数f(MHz)が30MHz以上であり、かつ基板表面
    へのイオン照射が制御される様に、基板側電極に該基板
    表面が負電位になる電圧を、電極間距離d(cm)と、
    前記基板側電極の印加電圧Vb(v)との関係が、Vb
    /d≧−12(v/cm)を満足するように印加し、前
    記非晶質シリコン薄膜内のスピン密度が10 16 未満とな
    る様に成膜することを特徴とした非晶質シリコン薄膜の
    製造方法。
  2. 【請求項2】 前記プラズマCVD法において、電極間
    距離d(cm)と、前記高周波電源の周波数f(MH
    z)との関係が、f/d<30を満たすことを特徴とし
    た請求項1記載の非品質シリコン薄膜の製造方法。
JP27079892A 1992-03-27 1992-09-16 非晶質シリコン薄膜の製造方法 Expired - Fee Related JP3237788B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP27079892A JP3237788B2 (ja) 1992-09-16 1992-09-16 非晶質シリコン薄膜の製造方法
US08/036,236 US5582880A (en) 1992-03-27 1993-03-24 Method of manufacturing non-single crystal film and non-single crystal semiconductor device
EP93105043A EP0562623A3 (en) 1992-03-27 1993-03-26 Method of manufacturing non-single crystal film and non-single crystal semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27079892A JP3237788B2 (ja) 1992-09-16 1992-09-16 非晶質シリコン薄膜の製造方法

Publications (2)

Publication Number Publication Date
JPH0697078A JPH0697078A (ja) 1994-04-08
JP3237788B2 true JP3237788B2 (ja) 2001-12-10

Family

ID=17491164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27079892A Expired - Fee Related JP3237788B2 (ja) 1992-03-27 1992-09-16 非晶質シリコン薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP3237788B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507967B1 (ko) 2008-09-23 2015-04-03 삼성디스플레이 주식회사 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08225947A (ja) * 1994-12-16 1996-09-03 Canon Inc プラズマ処理方法及びプラズマ処理装置
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
JP2002371357A (ja) 2001-06-14 2002-12-26 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507967B1 (ko) 2008-09-23 2015-04-03 삼성디스플레이 주식회사 비정질 실리콘층 형성 방법 및 이를 이용한 액정표시장치 제조 방법

Also Published As

Publication number Publication date
JPH0697078A (ja) 1994-04-08

Similar Documents

Publication Publication Date Title
US5582880A (en) Method of manufacturing non-single crystal film and non-single crystal semiconductor device
JP2880322B2 (ja) 堆積膜の形成方法
US8247022B2 (en) Silicon nitride passivation for a solar cell
KR100336252B1 (ko) 미정질반도체막제조방법
JP3201492B2 (ja) 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
KR100797018B1 (ko) 반도체박막, 그것을 사용한 반도체장치, 그들의 제조방법및 반도체박막의 제조장치
US6737123B2 (en) Silicon-based film formation process, silicon-based film, semiconductor device, and silicon-based film formation system
JPH04266019A (ja) 成膜方法
Kondo et al. Novel aspects in thin film silicon solar cells–amorphous, microcrystalline and nanocrystalline silicon
JP3237788B2 (ja) 非晶質シリコン薄膜の製造方法
JP2795736B2 (ja) 堆積膜の形成方法
US5846612A (en) Process for forming high-quality deposited film utilizing plasma CVD
George et al. Silicon nitride ARC thin films by new plasma enhanced chemical vapor deposition source technology
JPH05166733A (ja) 非単結晶シリコン膜の形成方法および形成装置
JP3325793B2 (ja) 非晶質半導体及びその製造方法並びに光起電力装置
JPH08506215A (ja) 高品質半導体材料製造のためのマイクロ波励起方法
JP2001291882A (ja) 薄膜の製造方法
JPH0697079A (ja) 非晶質シリコンの製造方法
Nominanda et al. Process and material properties of PECVD boron-doped amorphous silicon films
JP3272681B2 (ja) 太陽電池の製造方法
JPH05343713A (ja) 非晶質太陽電池の製造方法
JPH0536620A (ja) 半導体表面処理方法及び装置
JPH0536613A (ja) 半導体表面処理方法及び装置
JPH06124910A (ja) 膜の形成方法及び薄膜トランジスタの作成方法及び液晶装置の作成方法及び太陽電池の作成方法
Meiling et al. High-Deposition-Rate a-Si: H Through VHF-CVD of Argon-Diluted Silane

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees