JPH04266019A - 成膜方法 - Google Patents
成膜方法Info
- Publication number
- JPH04266019A JPH04266019A JP9145591A JP4559191A JPH04266019A JP H04266019 A JPH04266019 A JP H04266019A JP 9145591 A JP9145591 A JP 9145591A JP 4559191 A JP4559191 A JP 4559191A JP H04266019 A JPH04266019 A JP H04266019A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- type
- microcrystalline
- sih4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 9
- 239000010409 thin film Substances 0.000 claims abstract description 91
- 239000010408 film Substances 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001257 hydrogen Substances 0.000 claims abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 43
- 239000000758 substrate Substances 0.000 description 33
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 24
- 239000007789 gas Substances 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 16
- 230000008569 process Effects 0.000 description 15
- 229910017875 a-SiN Inorganic materials 0.000 description 11
- 239000002994 raw material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 H2 Chemical compound 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は微結晶薄膜の堆積方法に
関するものであり、特にデバイス作製時に非晶質薄膜上
に微結晶薄膜を堆積・接合させる方法に関する。
関するものであり、特にデバイス作製時に非晶質薄膜上
に微結晶薄膜を堆積・接合させる方法に関する。
【０００２】
【従来の技術】従来、微結晶（μｃ）シリコン（以下μ
ｃ−Ｓｉと略記）膜即ち粒径３０〜５００Å程度の微小
な結晶が非晶質中に分散されている膜、及び非晶質（ａ
）シリコン（以下ａ−Ｓｉと略記）膜の製造方法として
は、ＳｉＨ４ とＨ２ とを原料ガスとする高周波プラ
ズマＣＶＤ法やマイクロ波プラズマＣＶＤ法などが用い
られてきた。この様な、プラズマＣＶＤ法の特徴は、必
要に応じてガス濃度などの放電条件を制御して、１３．
５６ＭＨｚまたは、２．５４ＧＨｚの高周波により原料
ガスを分解して反応性のある活性種を作り、基板上に必
要に応じてａ−Ｓｉ膜またはμｃ−Ｓｉ膜を堆積できる
ことである。更に、原料ガス中にＰＨ３ ，Ｂ２ Ｈ６
などのドーピングガスを混合することにより、ｎ型ま
たはｐ型の価電子制御が可能となる。
ｃ−Ｓｉと略記）膜即ち粒径３０〜５００Å程度の微小
な結晶が非晶質中に分散されている膜、及び非晶質（ａ
）シリコン（以下ａ−Ｓｉと略記）膜の製造方法として
は、ＳｉＨ４ とＨ２ とを原料ガスとする高周波プラ
ズマＣＶＤ法やマイクロ波プラズマＣＶＤ法などが用い
られてきた。この様な、プラズマＣＶＤ法の特徴は、必
要に応じてガス濃度などの放電条件を制御して、１３．
５６ＭＨｚまたは、２．５４ＧＨｚの高周波により原料
ガスを分解して反応性のある活性種を作り、基板上に必
要に応じてａ−Ｓｉ膜またはμｃ−Ｓｉ膜を堆積できる
ことである。更に、原料ガス中にＰＨ３ ，Ｂ２ Ｈ６
などのドーピングガスを混合することにより、ｎ型ま
たはｐ型の価電子制御が可能となる。
【０００３】これを利用して様々なデバイスが作成され
てきた。μｃ−Ｓｉやａ−Ｓｉの場合には単結晶（ｃ）
シリコン（以下ｃ−Ｓｉと略記）と異なり、低温基板や
ガラス基板に成膜することができ、大面積化も可能なた
め、ｃ−Ｓｉとは異なる利用分野が開けた。主なデバイ
スとしては太陽電池、ラインセンサー、液晶ディスプレ
ー用のＴＦＴなどがある。
てきた。μｃ−Ｓｉやａ−Ｓｉの場合には単結晶（ｃ）
シリコン（以下ｃ−Ｓｉと略記）と異なり、低温基板や
ガラス基板に成膜することができ、大面積化も可能なた
め、ｃ−Ｓｉとは異なる利用分野が開けた。主なデバイ
スとしては太陽電池、ラインセンサー、液晶ディスプレ
ー用のＴＦＴなどがある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記デ
バイスを作成する場合、そのプロセスは、基板の洗浄か
ら、電極の成膜、ｐ，ｉ，ｎ型などの各半導体層の成膜
、あるいはそれらの積層、更に各層のパターニングなど
多岐にわたる。これらの中でも最もデバイス特性に影響
を与えるプロセスは各層の積層過程である。従って、各
層の積層過程を安定化させ、また、各層の接合を改善す
ることがデバイス特性を向上させるために重要となる。
バイスを作成する場合、そのプロセスは、基板の洗浄か
ら、電極の成膜、ｐ，ｉ，ｎ型などの各半導体層の成膜
、あるいはそれらの積層、更に各層のパターニングなど
多岐にわたる。これらの中でも最もデバイス特性に影響
を与えるプロセスは各層の積層過程である。従って、各
層の積層過程を安定化させ、また、各層の接合を改善す
ることがデバイス特性を向上させるために重要となる。
【０００５】例えば、従来の逆スタガー型のＴＦＴでは
、絶縁層としてａ−ＳｉＮ薄膜、半導体層としてμｃ−
Ｓｉ薄膜、オーミックコンタクト層としてリンをドープ
したｎ＋ 型μｃ−Ｓｉ薄膜を積層している。この積層
プロセスにおけるａ−ＳｉＮ薄膜／ｉ型μｃ−Ｓｉ薄膜
の接合の良否は、Ｓ／Ｎ比、信頼性などＴＦＴ特性に大
きな影響を及ぼす。また、従来のギャップ型光センサー
では絶縁層としてａ−ＳｉＮ薄膜、光導電層としてｉ型
ａ−Ｓｉ薄膜、オーミックコンタクト層としてリンをド
ープしたｎ＋ 型μｃ−Ｓｉ薄膜を積層しており、同様
に、積層プロセスにおけるｉ型ａ−Ｓｉ薄膜／ｎ＋ 型
μｃ−Ｓｉ薄膜の接合の良否は光応答、光電流などの諸
特性に影響を及ぼす。
、絶縁層としてａ−ＳｉＮ薄膜、半導体層としてμｃ−
Ｓｉ薄膜、オーミックコンタクト層としてリンをドープ
したｎ＋ 型μｃ−Ｓｉ薄膜を積層している。この積層
プロセスにおけるａ−ＳｉＮ薄膜／ｉ型μｃ−Ｓｉ薄膜
の接合の良否は、Ｓ／Ｎ比、信頼性などＴＦＴ特性に大
きな影響を及ぼす。また、従来のギャップ型光センサー
では絶縁層としてａ−ＳｉＮ薄膜、光導電層としてｉ型
ａ−Ｓｉ薄膜、オーミックコンタクト層としてリンをド
ープしたｎ＋ 型μｃ−Ｓｉ薄膜を積層しており、同様
に、積層プロセスにおけるｉ型ａ−Ｓｉ薄膜／ｎ＋ 型
μｃ−Ｓｉ薄膜の接合の良否は光応答、光電流などの諸
特性に影響を及ぼす。
【０００６】通常、μｃ−Ｓｉ薄膜を成膜する場合、初
期膜はａ−Ｓｉ薄膜となり、μｃ−Ｓｉの生成が困難で
ある。しかし、堆積が進んで膜厚が増大するにつれて、
μｃ−Ｓｉ薄膜が生成される。同様に、リンまたはホウ
素を不純物としてドープしたμｃ−Ｓｉ薄膜においても
、不純物濃度は膜の成長過程（膜厚）に無関係であるが
、堆積初期はａ−Ｓｉ膜が成長する。しかし、堆積が進
んで膜厚が増大するにつれて、μｃ−Ｓｉ薄膜が成長す
る。例えば、リンを不純物としてドープしたμｃ−Ｓｉ
薄膜のフェルミ準位の移動は、膜厚が１０ｎｍと薄い場
合には不十分でドーピング効率が悪く、３０ｎｍ以上で
の膜厚でなければフェルミ準位の移動の大きな薄膜を得
ることはできない。即ち、ドーピングの有無に関わらず
μｃ−Ｓｉ薄膜の成膜初期にはａ−Ｓｉ薄膜が成長する
。そして、それはデバイス特性に大きな影響を与えてい
る。
期膜はａ−Ｓｉ薄膜となり、μｃ−Ｓｉの生成が困難で
ある。しかし、堆積が進んで膜厚が増大するにつれて、
μｃ−Ｓｉ薄膜が生成される。同様に、リンまたはホウ
素を不純物としてドープしたμｃ−Ｓｉ薄膜においても
、不純物濃度は膜の成長過程（膜厚）に無関係であるが
、堆積初期はａ−Ｓｉ膜が成長する。しかし、堆積が進
んで膜厚が増大するにつれて、μｃ−Ｓｉ薄膜が成長す
る。例えば、リンを不純物としてドープしたμｃ−Ｓｉ
薄膜のフェルミ準位の移動は、膜厚が１０ｎｍと薄い場
合には不十分でドーピング効率が悪く、３０ｎｍ以上で
の膜厚でなければフェルミ準位の移動の大きな薄膜を得
ることはできない。即ち、ドーピングの有無に関わらず
μｃ−Ｓｉ薄膜の成膜初期にはａ−Ｓｉ薄膜が成長する
。そして、それはデバイス特性に大きな影響を与えてい
る。
【０００７】従って、本発明の目的は、安定したデバイ
スを提供することにあり、特に、積層膜の接合特性を向
上させることにより、従来よりも光導電性やキャリア輸
送性の高いデバイスの製造を可能とする成膜方法を提供
することにある。
スを提供することにあり、特に、積層膜の接合特性を向
上させることにより、従来よりも光導電性やキャリア輸
送性の高いデバイスの製造を可能とする成膜方法を提供
することにある。
【０００８】
【課題を解決するための手段】本発明によれば、以上の
如き目的は、非晶質または微結晶の薄膜上に微結晶薄膜
を堆積・接合する成膜方法において、少なくとも微結晶
薄膜を堆積させる過程と該微結晶薄膜に水素プラズマを
照射する過程とを交互に複数回行うことを特徴とする微
結晶薄膜の成膜方法、により達成される。
如き目的は、非晶質または微結晶の薄膜上に微結晶薄膜
を堆積・接合する成膜方法において、少なくとも微結晶
薄膜を堆積させる過程と該微結晶薄膜に水素プラズマを
照射する過程とを交互に複数回行うことを特徴とする微
結晶薄膜の成膜方法、により達成される。
【０００９】本発明において、微結晶薄膜としてはシリ
コンを含んでなるものが例示でき、また微結晶薄膜に不
純物をドーピングすることができる。
コンを含んでなるものが例示でき、また微結晶薄膜に不
純物をドーピングすることができる。
【００１０】本発明は、例えばシリコン含有の薄膜の積
層において、特に非晶質薄膜上に微結晶シリコン薄膜を
堆積・接合する段階で、以下の方法を用いることにより
なされる。即ち、基板上に微結晶半導体薄膜を成膜する
過程とその薄膜に水素プラズマ照射を行う過程とを交互
に複数回繰り返して行うのである。本方法により堆積初
期にもａ−Ｓｉ薄膜を生成することなく、直ちにμｃ−
Ｓｉ薄膜を成長できる。この時、微結晶半導体薄膜を成
膜する１回の堆積膜厚は１００Å以下であり、望ましく
は１０Å以下であること、及び、水素プラズマ照射を行
う際の基板温度は２００℃以上、望ましくは３００℃以
上に保持する。
層において、特に非晶質薄膜上に微結晶シリコン薄膜を
堆積・接合する段階で、以下の方法を用いることにより
なされる。即ち、基板上に微結晶半導体薄膜を成膜する
過程とその薄膜に水素プラズマ照射を行う過程とを交互
に複数回繰り返して行うのである。本方法により堆積初
期にもａ−Ｓｉ薄膜を生成することなく、直ちにμｃ−
Ｓｉ薄膜を成長できる。この時、微結晶半導体薄膜を成
膜する１回の堆積膜厚は１００Å以下であり、望ましく
は１０Å以下であること、及び、水素プラズマ照射を行
う際の基板温度は２００℃以上、望ましくは３００℃以
上に保持する。
【００１１】本発明で薄膜を堆積する手順は、その一例
を図１に示すように、一定時間ｔＤ の間に堆積を行っ
た後に、この堆積膜に対して別の一定時間ｔＡ だけ水
素プラズマ照射を行う。この一組のステップを複数回繰
り返す。この時、ｔＤ ，ｔＡ は各ステップにおいて
同一とは限らず、また、放電は第一ステップの堆積過程
より投入される。水素プラズマ照射の方法としては、種
々可能であるが、ここで重要なことは、原子状水素を堆
積膜の表面に輸送することであり、通常用いられる平行
平板型の高周波グロー放電に限らず、マイクロ波プラズ
マなども使用可能である。μｃ−Ｓｉ膜を堆積する方法
として平行平板型プラズマＣＶＤ装置を利用する場合に
は、水素プラズマも同一の装置により極めて容易に得ら
れ、薄膜堆積と水素プラズマ処理を行うことが可能とな
る。具体的には、μｃ−Ｓｉ薄膜を堆積するときの原料
ガスであるＳｉＨ４ とＨ２ からＳｉＨ４ ガスの流
れをオン・オフ制御するだけで可能となる。成膜ガス濃
度は１０％以下、望ましくは２％以下である。放電条件
は、概ね通常用いられている範囲で達成可能である。
を図１に示すように、一定時間ｔＤ の間に堆積を行っ
た後に、この堆積膜に対して別の一定時間ｔＡ だけ水
素プラズマ照射を行う。この一組のステップを複数回繰
り返す。この時、ｔＤ ，ｔＡ は各ステップにおいて
同一とは限らず、また、放電は第一ステップの堆積過程
より投入される。水素プラズマ照射の方法としては、種
々可能であるが、ここで重要なことは、原子状水素を堆
積膜の表面に輸送することであり、通常用いられる平行
平板型の高周波グロー放電に限らず、マイクロ波プラズ
マなども使用可能である。μｃ−Ｓｉ膜を堆積する方法
として平行平板型プラズマＣＶＤ装置を利用する場合に
は、水素プラズマも同一の装置により極めて容易に得ら
れ、薄膜堆積と水素プラズマ処理を行うことが可能とな
る。具体的には、μｃ−Ｓｉ薄膜を堆積するときの原料
ガスであるＳｉＨ４ とＨ２ からＳｉＨ４ ガスの流
れをオン・オフ制御するだけで可能となる。成膜ガス濃
度は１０％以下、望ましくは２％以下である。放電条件
は、概ね通常用いられている範囲で達成可能である。
【００１２】勿論、不純物をドーピングしたμｃ−Ｓｉ
薄膜を作成する場合においても、原料ガスであるＳｉＨ
４ とＰＨ３ またはＢ２ Ｈ６ などをオン・オフす
ることにより可能となる。
薄膜を作成する場合においても、原料ガスであるＳｉＨ
４ とＰＨ３ またはＢ２ Ｈ６ などをオン・オフす
ることにより可能となる。
【００１３】
【実施例】（実施例１）
本発明方法を用いて、図２の構成の電界効果型薄膜トラ
ンジスタを作製した。図２において、絶縁性基板２０１
上にゲート電極２０２が形成されており、更にその上に
絶縁層２０３と半導体層２０４が積層されている。半導
体層２０４上には、オーミックコンタクト層２０５を介
してソース・ドレイン電極２０６が形成されている。
ンジスタを作製した。図２において、絶縁性基板２０１
上にゲート電極２０２が形成されており、更にその上に
絶縁層２０３と半導体層２０４が積層されている。半導
体層２０４上には、オーミックコンタクト層２０５を介
してソース・ドレイン電極２０６が形成されている。
【００１４】次に、この電界効果型薄膜トランジスタの
作製方法を記す。第１に、コーニング製７０５９ガラス
基板にスパッタリング装置により、Ｃｒ電極（約５００
Å厚）を形成した。第２に、プラズマＣＶＤ装置（図３
及び図４）により、ａ−ＳｉＮ薄膜（約３０００Å厚）
を成膜し、次いで、ｉ型μｃ−Ｓｉ薄膜（約５００Å厚
）及びｎ＋ 型μｃ−Ｓｉ薄膜（約１０００Å厚）を同
一装置で順次成膜した。第３に、スパッタリング装置に
より、Ａｌ電極（約１μ厚）を形成した。チャンネル幅
Ｗとチャンネル長ＬはＷ／Ｌ＝１００とした。第４に、
リアクティブ・イオン・エッチングにより、不要なｎ＋
型μｃ−Ｓｉ層をエッチングし、更に不要なａ−Ｓｉ
Ｎ／ｉ型μｃ−Ｓｉ／ｎ＋ 型μｃ−Ｓｉ層をアイソレ
ーションした。
作製方法を記す。第１に、コーニング製７０５９ガラス
基板にスパッタリング装置により、Ｃｒ電極（約５００
Å厚）を形成した。第２に、プラズマＣＶＤ装置（図３
及び図４）により、ａ−ＳｉＮ薄膜（約３０００Å厚）
を成膜し、次いで、ｉ型μｃ−Ｓｉ薄膜（約５００Å厚
）及びｎ＋ 型μｃ−Ｓｉ薄膜（約１０００Å厚）を同
一装置で順次成膜した。第３に、スパッタリング装置に
より、Ａｌ電極（約１μ厚）を形成した。チャンネル幅
Ｗとチャンネル長ＬはＷ／Ｌ＝１００とした。第４に、
リアクティブ・イオン・エッチングにより、不要なｎ＋
型μｃ−Ｓｉ層をエッチングし、更に不要なａ−Ｓｉ
Ｎ／ｉ型μｃ−Ｓｉ／ｎ＋ 型μｃ−Ｓｉ層をアイソレ
ーションした。
【００１５】ここで、本発明のポイントとなる接合・堆
積プロセスについて詳細に述べる。上述の第２で述べた
様に、ａ−ＳｉＮ薄膜成膜後のｉ型μｃ−Ｓｉ薄膜の成
膜及びｉ型μｃ−Ｓｉ薄膜成膜後のｎ＋ 型μｃ−Ｓｉ
薄膜の成膜は、各々図３及び図４に示したプラズマＣＶ
Ｄ装置により行われた。各図は同一の装置をそれぞれ異
なる部分を省略して示すものである。各図において、３
０１〜３０５はそれぞれ真空チャンバーであり、排気ポ
ンプ３１１〜３１５が付いている。３０１は基板の搬入
室である。３０２，３０３，３０４はそれぞれａ−Ｓｉ
Ｎ，ｉ型μｃ−Ｓｉ，ｎ＋ 型μｃ−Ｓｉの成膜室であ
る。３０５室は基板の搬出室である。３０６，３０７，
３０８，３０９は各室を仕切るゲートバルブである。基
板搬送機構（不図示）により基板の搬送を行い、成膜順
に従って各室を移動する様になっている。
積プロセスについて詳細に述べる。上述の第２で述べた
様に、ａ−ＳｉＮ薄膜成膜後のｉ型μｃ−Ｓｉ薄膜の成
膜及びｉ型μｃ−Ｓｉ薄膜成膜後のｎ＋ 型μｃ−Ｓｉ
薄膜の成膜は、各々図３及び図４に示したプラズマＣＶ
Ｄ装置により行われた。各図は同一の装置をそれぞれ異
なる部分を省略して示すものである。各図において、３
０１〜３０５はそれぞれ真空チャンバーであり、排気ポ
ンプ３１１〜３１５が付いている。３０１は基板の搬入
室である。３０２，３０３，３０４はそれぞれａ−Ｓｉ
Ｎ，ｉ型μｃ−Ｓｉ，ｎ＋ 型μｃ−Ｓｉの成膜室であ
る。３０５室は基板の搬出室である。３０６，３０７，
３０８，３０９は各室を仕切るゲートバルブである。基
板搬送機構（不図示）により基板の搬送を行い、成膜順
に従って各室を移動する様になっている。
【００１６】先ず、図３において、基板は３０１室より
搬入され、ａ−ＳｉＮ薄膜約３０００Åを３０２室（電
源などは不図示）にて、基板温度３５０℃、圧力０．２
Ｔｏｒｒ，原料ガスＳｉＨ４ ，ＮＨ３ ，Ｈ２を各々
１０，２８０，９０ｓｃｃｍ導入し、放電パワー３０Ｗ
、ｔＡ ＝０にて連続的に成膜した。成膜後同室で基板
温度が２５０℃となるまで冷却した後、３０３室へ移動
しｉ型μｃ−Ｓｉ薄膜を成膜した。３４１は電極を兼ね
た基板支持台で、加熱ヒーター３４０が内蔵されている
。３４２は高周波電源であり、３４３はマッチングボッ
クスである。原料ガスは、３５３，３５４のＨ２ ，Ｓ
ｉＨ４ のガスボンベから３５１，３５２のそれぞれの
マスフローコントローラーにより一定流量を供給された
。ＳｉＨ４ ガスのオン・オフは、排気ポンプ３４５と
切り換え三方弁３４４により切り換え、成膜を行った。 基板温度は前述の様に２５０℃、圧力は０．５Ｔｏｒｒ
、放電パワーは２００Ｗ、Ｈ２ ，ＳｉＨ４ はそれぞ
れ２００，３ｓｃｃｍを供給した。ｔＤ ，ｔＡ はそ
れぞれ２０，６０ｓｅｃであった。このステップを８０
回繰り返して、約５００Åのｉ型μｃ−Ｓｉ薄膜を堆積
した。具体的に、各原料ガスの切換のタイミングを図５
に示す。時間は放電開始からの時間である。
搬入され、ａ−ＳｉＮ薄膜約３０００Åを３０２室（電
源などは不図示）にて、基板温度３５０℃、圧力０．２
Ｔｏｒｒ，原料ガスＳｉＨ４ ，ＮＨ３ ，Ｈ２を各々
１０，２８０，９０ｓｃｃｍ導入し、放電パワー３０Ｗ
、ｔＡ ＝０にて連続的に成膜した。成膜後同室で基板
温度が２５０℃となるまで冷却した後、３０３室へ移動
しｉ型μｃ−Ｓｉ薄膜を成膜した。３４１は電極を兼ね
た基板支持台で、加熱ヒーター３４０が内蔵されている
。３４２は高周波電源であり、３４３はマッチングボッ
クスである。原料ガスは、３５３，３５４のＨ２ ，Ｓ
ｉＨ４ のガスボンベから３５１，３５２のそれぞれの
マスフローコントローラーにより一定流量を供給された
。ＳｉＨ４ ガスのオン・オフは、排気ポンプ３４５と
切り換え三方弁３４４により切り換え、成膜を行った。 基板温度は前述の様に２５０℃、圧力は０．５Ｔｏｒｒ
、放電パワーは２００Ｗ、Ｈ２ ，ＳｉＨ４ はそれぞ
れ２００，３ｓｃｃｍを供給した。ｔＤ ，ｔＡ はそ
れぞれ２０，６０ｓｅｃであった。このステップを８０
回繰り返して、約５００Åのｉ型μｃ−Ｓｉ薄膜を堆積
した。具体的に、各原料ガスの切換のタイミングを図５
に示す。時間は放電開始からの時間である。
【００１７】次に、基板は３０４室に移され、ｎ＋ 型
μｃ−Ｓｉ薄膜を成膜した。図４において、３６１は電
極を兼ねた基板支持台で、加熱ヒーター３６０が内蔵さ
れている。３６２は高周波電源であり、３６３はマッチ
ングボックスである。原料ガスは、３７４，３７５，３
７６のＨ２ ，ＳｉＨ４ ，ＰＨ３ （Ｈ２ 希釈）の
ガスボンベから３７１，３７２，３７３のそれぞれのマ
スフローコントローラーにより一定流量を供給された。 これらは図３と同様である。ＳｉＨ４ ，ＰＨ３ のオ
ン・オフは、排気ポンプ３６５と切り換え三方弁３６４
により切り換え、成膜した。基板温度は２５０℃、圧力
は０．５Ｔｏｒｒ、放電パワーは２００Ｗ、ＳｉＨ４
，Ｈ２ はそれぞれ３，１５０ｓｃｃｍであり、ＰＨ３
／ＳｉＨ４ は約５０００ｐｐｍである。ｔＤ ，ｔ
Ａ はそれぞれ２０，６０ｓｅｃであった。このステッ
プを１６０回繰り返して、約１０００Åのｎ＋ 型μｃ
−Ｓｉ薄膜を堆積した。具体的に、各原料ガスの切換の
タイミングを図６に示す。時間は放電開始からの時間で
ある。成膜後、基板は３０５室を通って取り出され、次
工程へと移行した。
μｃ−Ｓｉ薄膜を成膜した。図４において、３６１は電
極を兼ねた基板支持台で、加熱ヒーター３６０が内蔵さ
れている。３６２は高周波電源であり、３６３はマッチ
ングボックスである。原料ガスは、３７４，３７５，３
７６のＨ２ ，ＳｉＨ４ ，ＰＨ３ （Ｈ２ 希釈）の
ガスボンベから３７１，３７２，３７３のそれぞれのマ
スフローコントローラーにより一定流量を供給された。 これらは図３と同様である。ＳｉＨ４ ，ＰＨ３ のオ
ン・オフは、排気ポンプ３６５と切り換え三方弁３６４
により切り換え、成膜した。基板温度は２５０℃、圧力
は０．５Ｔｏｒｒ、放電パワーは２００Ｗ、ＳｉＨ４
，Ｈ２ はそれぞれ３，１５０ｓｃｃｍであり、ＰＨ３
／ＳｉＨ４ は約５０００ｐｐｍである。ｔＤ ，ｔ
Ａ はそれぞれ２０，６０ｓｅｃであった。このステッ
プを１６０回繰り返して、約１０００Åのｎ＋ 型μｃ
−Ｓｉ薄膜を堆積した。具体的に、各原料ガスの切換の
タイミングを図６に示す。時間は放電開始からの時間で
ある。成膜後、基板は３０５室を通って取り出され、次
工程へと移行した。
【００１８】本実施例により作成された素子は、ｔＡ
＝０即ち連続的にμｃ−Ｓｉ薄膜を堆積した素子と比較
した場合、明らかにＳ／Ｎ比及びバイアス印加時のＶｔ
ｈシフトの改善が見られた。同時に、この様な成膜方法
により堆積したサンプルのＳＩＭＳ分析、断面ＴＥＭ観
察の結果、ｉ型μｃ−Ｓｉ薄膜は堆積初期よりμｃ−Ｓ
ｉの成長が認められた。更に、ｎ＋ 型μｃ−Ｓｉ薄膜
の電気伝導度の膜厚依存を電気伝導度の活性化エネルギ
ーより求めた結果、著しい膜厚依存性は見られなかった
。
＝０即ち連続的にμｃ−Ｓｉ薄膜を堆積した素子と比較
した場合、明らかにＳ／Ｎ比及びバイアス印加時のＶｔ
ｈシフトの改善が見られた。同時に、この様な成膜方法
により堆積したサンプルのＳＩＭＳ分析、断面ＴＥＭ観
察の結果、ｉ型μｃ−Ｓｉ薄膜は堆積初期よりμｃ−Ｓ
ｉの成長が認められた。更に、ｎ＋ 型μｃ−Ｓｉ薄膜
の電気伝導度の膜厚依存を電気伝導度の活性化エネルギ
ーより求めた結果、著しい膜厚依存性は見られなかった
。
【００１９】（実施例２）
本発明方法を用いて、図７の光センサーを作成した。図
７において、５０１はコーニング製７０５９ガラス基板
、５０２はゲート電極、５０３はａ−ＳｉＮゲート絶縁
膜、５０４は活性層であるｉ型ａ−Ｓｉ薄膜、５０５は
オーミック層であるｎ＋ 型μｃ−Ｓｉ薄膜、５０６は
ソース・ドレイン電極、５０７はａ−ＳｉＮパッシベー
ション層である。
７において、５０１はコーニング製７０５９ガラス基板
、５０２はゲート電極、５０３はａ−ＳｉＮゲート絶縁
膜、５０４は活性層であるｉ型ａ−Ｓｉ薄膜、５０５は
オーミック層であるｎ＋ 型μｃ−Ｓｉ薄膜、５０６は
ソース・ドレイン電極、５０７はａ−ＳｉＮパッシベー
ション層である。
【００２０】次に、この光センサーの作成方法の概略を
下記に示す。第１に、コーニング製７０５９ガラス基板
にスパッタリング装置により、Ｃｒ電極（約１０００Å
厚）を形成した。第２に、プラズマＣＶＤ装置により、
ａ−ＳｉＮ薄膜（約３０００Å厚）を成膜し、次いで、
ｉ型ａ−Ｓｉ薄膜（約６０００Å厚）及びｎ＋ 型μｃ
−Ｓｉ薄膜（約１５００Å厚）を順次成膜した。第３に
、スパッタリング装置により、Ａｌ電極（約１μ厚）を
形成した。第４に、リアクティブ・イオン・エッチング
により、不要なｎ＋ 型μｃ−Ｓｉ層をエッチングし、
更に不要なａ−ＳｉＮ／ｉ型ａ−Ｓｉ／ｎ＋ 型μｃ−
Ｓｉ層をアイソレーションした。第５に、プラズマＣＶ
Ｄ装置により、ａ−ＳｉＮパッシベーション層を成膜し
た。
下記に示す。第１に、コーニング製７０５９ガラス基板
にスパッタリング装置により、Ｃｒ電極（約１０００Å
厚）を形成した。第２に、プラズマＣＶＤ装置により、
ａ−ＳｉＮ薄膜（約３０００Å厚）を成膜し、次いで、
ｉ型ａ−Ｓｉ薄膜（約６０００Å厚）及びｎ＋ 型μｃ
−Ｓｉ薄膜（約１５００Å厚）を順次成膜した。第３に
、スパッタリング装置により、Ａｌ電極（約１μ厚）を
形成した。第４に、リアクティブ・イオン・エッチング
により、不要なｎ＋ 型μｃ−Ｓｉ層をエッチングし、
更に不要なａ−ＳｉＮ／ｉ型ａ−Ｓｉ／ｎ＋ 型μｃ−
Ｓｉ層をアイソレーションした。第５に、プラズマＣＶ
Ｄ装置により、ａ−ＳｉＮパッシベーション層を成膜し
た。
【００２１】ここで、本発明のポイントとなる接合・堆
積方法について詳細に述べる。上述の第２で述べた様に
、基板は実施例１と同様に、基板温度３５０℃、圧力０
．２Ｔｏｒｒ，ＳｉＨ４ ，ＮＨ３ ，Ｈ２ はそれぞ
れ１０，２８０，９０ｓｃｃｍ，放電パワー３０Ｗにて
ａ−ＳｉＮ薄膜約３０００ÅをｔＡ ＝０で連続的に成
膜した。続いて、基板温度２５０℃、圧力０．５Ｔｏｒ
ｒ，ＳｉＨ４ ，Ｈ２ はそれぞれ６０，５４０ｓｃｃ
ｍ，放電パワー６０Ｗにて、ｉ型ａ−Ｓｉ薄膜約６００
０ÅをｔＡ ＝０で連続的に成膜した。そして、ｎ＋
型μｃ−Ｓｉ薄膜を成膜した。ｉ型ａ−Ｓｉ薄膜の成膜
後のｎ＋ 型μｃ−Ｓｉ薄膜の成膜は、実施例１と同様
に、基板温度は２５０℃、圧力は０．５Ｔｏｒｒ、放電
パワーは２００Ｗ、ＳｉＨ４ ，Ｈ２ はそれぞれ３，
１５０ｓｃｃｍ、ＰＨ３ ／ＳｉＨ４ は約５０００ｐ
ｐｍであり、図３及び図４に示した同種のプラズマＣＶ
Ｄ装置により行なわれた。原料ガスＳｉＨ４ ，Ｈ２
，ＰＨ３ （Ｈ２ 希釈）の内、ＳｉＨ４ ，ＰＨ３
ガスを２４０回オン・オフすることによりｎ＋ 型μｃ
−Ｓｉ薄膜約１５００Åを積層した。ｔＤ ，ｔＡ は
それぞれ２０，６０ｓｅｃであった。
積方法について詳細に述べる。上述の第２で述べた様に
、基板は実施例１と同様に、基板温度３５０℃、圧力０
．２Ｔｏｒｒ，ＳｉＨ４ ，ＮＨ３ ，Ｈ２ はそれぞ
れ１０，２８０，９０ｓｃｃｍ，放電パワー３０Ｗにて
ａ−ＳｉＮ薄膜約３０００ÅをｔＡ ＝０で連続的に成
膜した。続いて、基板温度２５０℃、圧力０．５Ｔｏｒ
ｒ，ＳｉＨ４ ，Ｈ２ はそれぞれ６０，５４０ｓｃｃ
ｍ，放電パワー６０Ｗにて、ｉ型ａ−Ｓｉ薄膜約６００
０ÅをｔＡ ＝０で連続的に成膜した。そして、ｎ＋
型μｃ−Ｓｉ薄膜を成膜した。ｉ型ａ−Ｓｉ薄膜の成膜
後のｎ＋ 型μｃ−Ｓｉ薄膜の成膜は、実施例１と同様
に、基板温度は２５０℃、圧力は０．５Ｔｏｒｒ、放電
パワーは２００Ｗ、ＳｉＨ４ ，Ｈ２ はそれぞれ３，
１５０ｓｃｃｍ、ＰＨ３ ／ＳｉＨ４ は約５０００ｐ
ｐｍであり、図３及び図４に示した同種のプラズマＣＶ
Ｄ装置により行なわれた。原料ガスＳｉＨ４ ，Ｈ２
，ＰＨ３ （Ｈ２ 希釈）の内、ＳｉＨ４ ，ＰＨ３
ガスを２４０回オン・オフすることによりｎ＋ 型μｃ
−Ｓｉ薄膜約１５００Åを積層した。ｔＤ ，ｔＡ は
それぞれ２０，６０ｓｅｃであった。
【００２２】本実施例により作成された素子は、ｔＡ
＝０即ち連続的にｎ＋ 型μｃ−Ｓｉ薄膜を堆積した素
子と比較した場合、明らかに光電流・光応答の改善が確
認された。
＝０即ち連続的にｎ＋ 型μｃ−Ｓｉ薄膜を堆積した素
子と比較した場合、明らかに光電流・光応答の改善が確
認された。
【００２３】（実施例３）
本発明方法を用いて図８のｐｉｎ型光起電力素子（太陽
電池）を作成した。図８において、６０１は基板、６０
２は下部電極、６０３はｎ型半導体、６０４はｉ型半導
体、６０５はｐ型半導体、６０６は上部電極、６０７は
集電電極を表す。
電池）を作成した。図８において、６０１は基板、６０
２は下部電極、６０３はｎ型半導体、６０４はｉ型半導
体、６０５はｐ型半導体、６０６は上部電極、６０７は
集電電極を表す。
【００２４】次に、この光起電力素子の作成方法の概略
を以下に記す。第１に、ステンレス基板に、スパッタリ
ング装置により、Ａｇを５０００Å堆積した後、さらに
ＺｎＯを５０００Å堆積して、下部電極を形成した。第
２に、プラズマＣＶＤ装置により、ｎ型μｃ−Ｓｉ薄膜
（約４００Å厚）を成膜し、次いで、ｉ型ａ−Ｓｉ薄膜
（約６０００Å厚）、ｐ型μｃ−Ｓｉ薄膜（約１００Å
厚）を順次成膜した。第３に、スパッタリング装置によ
り、透明導電膜ＩＴＯ（約７００Å厚）電極を形成した
。第４に、リアクティブ・イオン・エッチングにより、
不要なｐ型μｃ−Ｓｉ／ｉ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉ
層をアイソレーションした。第５に、スパッタリング装
置により、Ａｌ電極を形成した。
を以下に記す。第１に、ステンレス基板に、スパッタリ
ング装置により、Ａｇを５０００Å堆積した後、さらに
ＺｎＯを５０００Å堆積して、下部電極を形成した。第
２に、プラズマＣＶＤ装置により、ｎ型μｃ−Ｓｉ薄膜
（約４００Å厚）を成膜し、次いで、ｉ型ａ−Ｓｉ薄膜
（約６０００Å厚）、ｐ型μｃ−Ｓｉ薄膜（約１００Å
厚）を順次成膜した。第３に、スパッタリング装置によ
り、透明導電膜ＩＴＯ（約７００Å厚）電極を形成した
。第４に、リアクティブ・イオン・エッチングにより、
不要なｐ型μｃ−Ｓｉ／ｉ型ａ−Ｓｉ／ｎ型μｃ−Ｓｉ
層をアイソレーションした。第５に、スパッタリング装
置により、Ａｌ電極を形成した。
【００２５】ここで、本発明のポイントとなる接合プロ
セスについて詳細に述べる。上述の第２で述べた様に、
ｐ／ｉ／ｎ各層の成膜は、実施例１と同様に、図３及び
図４に示した様な同種のロードロック型プラズマＣＶＤ
装置により行われた。先ず、ｎ型μｃ−Ｓｉ薄膜を成膜
した。成膜は、基板温度２５０℃、圧力０．５Ｔｏｒｒ
、ＳｉＨ４ ，Ｈ２ はそれぞれ３，１５０ｓｃｃｍ、
ＰＨ３ ／ＳｉＨ４ は約３０００ｐｐｍ、放電パワー
２００Ｗであり、原料ガスＳｉＨ４ ，Ｈ２ ，ＰＨ３
（Ｈ２ 希釈）の内、ＳｉＨ４ ，ＰＨ３ ガスをｔＤ
，ｔＡ それぞれ２０，６０ｓｅｃで６５回オン・オ
フし、約４００Åのｎ型μｃ−Ｓｉ薄膜を成膜した。次
に、次室において、実施例２と同様に基板温度２５０℃
、圧力０．５Ｔｏｒｒ、ＳｉＨ４ ，Ｈ２ はそれぞれ
６０，５４０ｓｃｃｍ，放電パワー６０Ｗにて、ｉ型ａ
−Ｓｉ薄膜約６０００ÅをｔＡ ＝０で連続的に成膜し
た。更に次室へ搬送され、ｐ型μｃ−Ｓｉ薄膜約１００
Åを成膜した。成膜方法は、基板温度２５０℃、圧力０
．５Ｔｏｒｒ、ＳｉＨ４ ，Ｈ２ はそれぞれ３，１５
０ｓｃｃｍ、Ｂ２ Ｈ６ ／ＳｉＨ４ は約３０００ｐ
ｐｍ、放電パワー２００Ｗであった。原料ガスＳｉＨ４
，Ｈ２ ，Ｂ２ Ｈ６ （Ｈ２ 希釈）の内、ＳｉＨ
４ ，Ｂ２ Ｈ６ ガスをｔＤ ，ｔＡ それぞれ２０
，６０ｓｅｃで１５回オン・オフすることにより同様に
達成できた。
セスについて詳細に述べる。上述の第２で述べた様に、
ｐ／ｉ／ｎ各層の成膜は、実施例１と同様に、図３及び
図４に示した様な同種のロードロック型プラズマＣＶＤ
装置により行われた。先ず、ｎ型μｃ−Ｓｉ薄膜を成膜
した。成膜は、基板温度２５０℃、圧力０．５Ｔｏｒｒ
、ＳｉＨ４ ，Ｈ２ はそれぞれ３，１５０ｓｃｃｍ、
ＰＨ３ ／ＳｉＨ４ は約３０００ｐｐｍ、放電パワー
２００Ｗであり、原料ガスＳｉＨ４ ，Ｈ２ ，ＰＨ３
（Ｈ２ 希釈）の内、ＳｉＨ４ ，ＰＨ３ ガスをｔＤ
，ｔＡ それぞれ２０，６０ｓｅｃで６５回オン・オ
フし、約４００Åのｎ型μｃ−Ｓｉ薄膜を成膜した。次
に、次室において、実施例２と同様に基板温度２５０℃
、圧力０．５Ｔｏｒｒ、ＳｉＨ４ ，Ｈ２ はそれぞれ
６０，５４０ｓｃｃｍ，放電パワー６０Ｗにて、ｉ型ａ
−Ｓｉ薄膜約６０００ÅをｔＡ ＝０で連続的に成膜し
た。更に次室へ搬送され、ｐ型μｃ−Ｓｉ薄膜約１００
Åを成膜した。成膜方法は、基板温度２５０℃、圧力０
．５Ｔｏｒｒ、ＳｉＨ４ ，Ｈ２ はそれぞれ３，１５
０ｓｃｃｍ、Ｂ２ Ｈ６ ／ＳｉＨ４ は約３０００ｐ
ｐｍ、放電パワー２００Ｗであった。原料ガスＳｉＨ４
，Ｈ２ ，Ｂ２ Ｈ６ （Ｈ２ 希釈）の内、ＳｉＨ
４ ，Ｂ２ Ｈ６ ガスをｔＤ ，ｔＡ それぞれ２０
，６０ｓｅｃで１５回オン・オフすることにより同様に
達成できた。
【００２６】本実施例により作成された素子は、ｔＡ
＝０即ち連続的にｐ層及びｎ層を堆積した素子と比較し
た場合、明らかに光電変換効率等の改善が確認された。
＝０即ち連続的にｐ層及びｎ層を堆積した素子と比較し
た場合、明らかに光電変換効率等の改善が確認された。
【００２７】
【発明の効果】以上説明した様に、本発明によれば微結
晶薄膜の成膜方法において、特に、デバイス作成時、非
晶質薄膜に微結晶シリコン薄膜を接合する場合、成膜初
期のａ−Ｓｉ層を作成することなく直ちに微結晶シリコ
ンを堆積できる。そのため、電界効果型トランジスタ、
光センサー、太陽電池などのデバイスにおいて、従来よ
りも光導電性、キャリア輸送性などの特性が向上する。 更に、堆積膜厚を小さくできるなどの生産性に対する利
点もある。
晶薄膜の成膜方法において、特に、デバイス作成時、非
晶質薄膜に微結晶シリコン薄膜を接合する場合、成膜初
期のａ−Ｓｉ層を作成することなく直ちに微結晶シリコ
ンを堆積できる。そのため、電界効果型トランジスタ、
光センサー、太陽電池などのデバイスにおいて、従来よ
りも光導電性、キャリア輸送性などの特性が向上する。 更に、堆積膜厚を小さくできるなどの生産性に対する利
点もある。
【図１】本発明の手順を示す図。
【図２】本発明の実施例１で示した電界効果型トランジ
スタの構成を示す図。
スタの構成を示す図。
【図３】本発明を実施するための装置の一例を示す図。
【図４】本発明を実施するための装置の一例を示す図。
【図５】本発明の実施例１における手順を示す図。
【図６】本発明の実施例１における手順を示す図。
【図７】本発明の実施例２で示した光センサーの構成を
示す図。
示す図。
【図８】本発明に実施例３で示したｐｉｎ型光起電力素
子の構成を示す図。
子の構成を示す図。
２０１ ガラス基板
２０２ ゲート電極
２０３ ゲート絶縁層
２０４ ｉ型半導体層
２０５ ｎ＋ 型半導体層
２０６ ソース・ドレイン電極
３０１，３０２，３０３，３０４，３０５ 真
空チャンバー３１１，３１２，３１３，３１４，３１５
，３４５，３６５ 排気ポンプ３０６，３０７
，３０８，３０９ 仕切り弁３４０，３６０
基板加熱ヒーター３４１，３６１ アノー
ド電極 ３４２，３６２ ＲＦ電源 ３４３，３６３ マッチングボックス３４４，３
６４ 三方切換弁 ３５１，３５２，３７１，３７２，３７３ マ
スフローコントローラー３５３，３５４，３７４，３７
５，３７６ ガスボンベ５０１ ガラス
基板 ５０２ ゲート電極 ５０３ ゲート絶縁層 ５０４ ｉ型半導体層 ５０５ ｎ＋ 型半導体層 ５０６ ソース・ドレイン電極 ５０７ パッシベーション層 ６０１ ステンレス基板 ６０２ 下部電極 ６０３ ｎ型半導体層 ６０４ ｉ型半導体層 ６０５ ｐ型半導体層 ６０６ 上部電極 ６０７ 集電電極
空チャンバー３１１，３１２，３１３，３１４，３１５
，３４５，３６５ 排気ポンプ３０６，３０７
，３０８，３０９ 仕切り弁３４０，３６０
基板加熱ヒーター３４１，３６１ アノー
ド電極 ３４２，３６２ ＲＦ電源 ３４３，３６３ マッチングボックス３４４，３
６４ 三方切換弁 ３５１，３５２，３７１，３７２，３７３ マ
スフローコントローラー３５３，３５４，３７４，３７
５，３７６ ガスボンベ５０１ ガラス
基板 ５０２ ゲート電極 ５０３ ゲート絶縁層 ５０４ ｉ型半導体層 ５０５ ｎ＋ 型半導体層 ５０６ ソース・ドレイン電極 ５０７ パッシベーション層 ６０１ ステンレス基板 ６０２ 下部電極 ６０３ ｎ型半導体層 ６０４ ｉ型半導体層 ６０５ ｐ型半導体層 ６０６ 上部電極 ６０７ 集電電極
Claims (3)
- 【請求項１】 非晶質または微結晶の薄膜上に微結晶
薄膜を堆積・接合する成膜方法において、少なくとも微
結晶薄膜を堆積させる過程と該微結晶薄膜に水素プラズ
マを照射する過程とを交互に複数回行うことを特徴とす
る微結晶薄膜の成膜方法。 - 【請求項２】 前記微結晶薄膜がシリコンを含んでな
ることを特徴とする、請求項１に記載の成膜方法。 - 【請求項３】 前記微結晶薄膜が不純物ドーピングさ
れていることを特徴とする、請求項１に記載の成膜方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9145591A JPH04266019A (ja) | 1991-02-20 | 1991-02-20 | 成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9145591A JPH04266019A (ja) | 1991-02-20 | 1991-02-20 | 成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04266019A true JPH04266019A (ja) | 1992-09-22 |
Family
ID=12723595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9145591A Pending JPH04266019A (ja) | 1991-02-20 | 1991-02-20 | 成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04266019A (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0592227A2 (en) * | 1992-10-07 | 1994-04-13 | Sharp Kabushiki Kaisha | Fabrication of a thin film transistor and production of a liquid crystal display apparatus |
| NL1000892C2 (nl) * | 1994-07-27 | 1997-07-29 | Sharp Kk | Dunne-film halfgeleiderinrichting, dunne-film transistor en werkwijze voor het vervaardigen ervan. |
| JP2007049171A (ja) * | 2006-08-30 | 2007-02-22 | Chi Mei Electronics Corp | 微結晶薄膜トランジスタを用いた画像表示装置 |
| JP2007300124A (ja) * | 2007-05-01 | 2007-11-15 | Sony Corp | 半導体装置とその製造方法 |
| US7422770B2 (en) | 2002-10-25 | 2008-09-09 | Chi Mei Optoelectronics Corp. | Forming a thin film structure |
| JP2008288266A (ja) * | 2007-05-15 | 2008-11-27 | Advanced Lcd Technologies Development Center Co Ltd | 半導体膜の結晶化方法、半導体膜を有する基板 |
| JP2009010347A (ja) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| WO2009157574A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| WO2009157573A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
| JP2010250341A (ja) * | 2003-07-14 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子機器 |
| JP2011258918A (ja) * | 2010-06-09 | 2011-12-22 | Samsung Mobile Display Co Ltd | 表示装置およびその製造方法 |
| JP2012069930A (ja) * | 2010-08-25 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| WO2012090819A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 微結晶シリコン膜の製造方法、微結晶シリコン膜、電気素子および表示装置 |
| JP2012209550A (ja) * | 2011-03-17 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜、及び半導体装置の作製方法 |
| US8304775B2 (en) | 2009-03-09 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US8557687B2 (en) | 2009-07-23 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing thin film transistor |
| US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US8624254B2 (en) | 2010-09-14 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-02-20 JP JP9145591A patent/JPH04266019A/ja active Pending
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0592227A2 (en) * | 1992-10-07 | 1994-04-13 | Sharp Kabushiki Kaisha | Fabrication of a thin film transistor and production of a liquid crystal display apparatus |
| EP0592227A3 (en) * | 1992-10-07 | 1995-01-11 | Sharp Kk | Manufacture of a thin film transistor and production of a liquid crystal display device. |
| NL1000892C2 (nl) * | 1994-07-27 | 1997-07-29 | Sharp Kk | Dunne-film halfgeleiderinrichting, dunne-film transistor en werkwijze voor het vervaardigen ervan. |
| US5796116A (en) * | 1994-07-27 | 1998-08-18 | Sharp Kabushiki Kaisha | Thin-film semiconductor device including a semiconductor film with high field-effect mobility |
| US6271062B1 (en) | 1994-07-27 | 2001-08-07 | Sharp Kabushiki Kaisha | Thin film semiconductor device including a semiconductor film with high field-effect mobility |
| US7422770B2 (en) | 2002-10-25 | 2008-09-09 | Chi Mei Optoelectronics Corp. | Forming a thin film structure |
| JP2010250341A (ja) * | 2003-07-14 | 2010-11-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子機器 |
| JP2007049171A (ja) * | 2006-08-30 | 2007-02-22 | Chi Mei Electronics Corp | 微結晶薄膜トランジスタを用いた画像表示装置 |
| JP2007300124A (ja) * | 2007-05-01 | 2007-11-15 | Sony Corp | 半導体装置とその製造方法 |
| JP4582111B2 (ja) * | 2007-05-01 | 2010-11-17 | ソニー株式会社 | 半導体装置とその製造方法 |
| JP2008288266A (ja) * | 2007-05-15 | 2008-11-27 | Advanced Lcd Technologies Development Center Co Ltd | 半導体膜の結晶化方法、半導体膜を有する基板 |
| JP2009010347A (ja) * | 2007-06-01 | 2009-01-15 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US8647933B2 (en) | 2007-06-01 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and display device |
| US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| WO2009157574A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| WO2009157573A1 (en) * | 2008-06-27 | 2009-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, semiconductor device and electronic device |
| US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US8604481B2 (en) | 2009-03-09 | 2013-12-10 | Semiconductor Energy Co., Ltd. | Thin film transistor |
| US8304775B2 (en) | 2009-03-09 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US8557687B2 (en) | 2009-07-23 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing thin film transistor |
| JP2011258918A (ja) * | 2010-06-09 | 2011-12-22 | Samsung Mobile Display Co Ltd | 表示装置およびその製造方法 |
| JP2012069930A (ja) * | 2010-08-25 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8624254B2 (en) | 2010-09-14 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| WO2012090819A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 微結晶シリコン膜の製造方法、微結晶シリコン膜、電気素子および表示装置 |
| JP2012209550A (ja) * | 2011-03-17 | 2012-10-25 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜、及び半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266019A (ja) | 成膜方法 | |
| US4400409A (en) | Method of making p-doped silicon films | |
| JP2880322B2 (ja) | 堆積膜の形成方法 | |
| JP3907726B2 (ja) | 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法 | |
| JPS63233564A (ja) | 接合型トランジスタの製造法 | |
| US4677738A (en) | Method of making a photovoltaic panel | |
| KR100961757B1 (ko) | 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법 | |
| WO2010023991A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
| JP2795736B2 (ja) | 堆積膜の形成方法 | |
| JP3237788B2 (ja) | 非晶質シリコン薄膜の製造方法 | |
| JP4346700B2 (ja) | 光電変換装置の作製方法 | |
| JP3201540B2 (ja) | 太陽電池及びその製造方法 | |
| JPH04266067A (ja) | 光起電力素子 | |
| KR101181411B1 (ko) | 대기압 플라즈마 화학기상증착법을 이용한 미세결정질 실리콘 박막의 결정화도 조절방법 | |
| JPH10200139A (ja) | 非晶質半導体太陽電池 | |
| JP2004253417A (ja) | 薄膜太陽電池の製造方法 | |
| TWI436493B (zh) | 簡化電極設計之太陽能電池及其製造方法 | |
| JPH0536621A (ja) | 半導体表面処理方法及び装置 | |
| JPH05343713A (ja) | 非晶質太陽電池の製造方法 | |
| JPH05110123A (ja) | 光電変換装置とその製造方法 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JPH0536620A (ja) | 半導体表面処理方法及び装置 | |
| JP3046644B2 (ja) | 光起電力素子の製造方法 | |
| JPH0536619A (ja) | 半導体表面処理方法及び装置 | |
| JP2007129246A (ja) | 微結晶シリコン膜、半導体装置及び光電変換装置 |