KR100961757B1 - 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법 - Google Patents

다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법 Download PDF

Info

Publication number
KR100961757B1
KR100961757B1 KR1020080004835A KR20080004835A KR100961757B1 KR 100961757 B1 KR100961757 B1 KR 100961757B1 KR 1020080004835 A KR1020080004835 A KR 1020080004835A KR 20080004835 A KR20080004835 A KR 20080004835A KR 100961757 B1 KR100961757 B1 KR 100961757B1
Authority
KR
South Korea
Prior art keywords
polycrystalline silicon
silicon layer
layer
crystallization
conductive
Prior art date
Application number
KR1020080004835A
Other languages
English (en)
Other versions
KR20090078956A (ko
Inventor
주승기
유형석
김영수
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020080004835A priority Critical patent/KR100961757B1/ko
Priority to US12/355,078 priority patent/US8211738B2/en
Publication of KR20090078956A publication Critical patent/KR20090078956A/ko
Application granted granted Critical
Publication of KR100961757B1 publication Critical patent/KR100961757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 광흡수층을 금속유도 측면 결정화(MILC) 방법을 이용하여 오염이 없는 다결정 실리콘을 형성하고, 얻어진 다결정 실리콘을 결정화 씨드로 사용하는 금속유도 수직 결정화(MIVC) 방법을 이용하여 그레인의 성장방향을 전자와 홀의 전송방향을 따라 수직방향으로 형성함에 의해 전자와 홀이 재결합하는 사이트로 작용하는 그레인 바운더리를 최소화하여 태양전지의 효율을 높일 수 있는 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한 고효율 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것이다.
본 발명의 광흡수층은 다결정 실리콘 태양전지의 광흡수층이 (a) 후면전극 상에 다결정 실리콘층을 형성하는 단계; (b) 상기 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하는 단계; 및 (c) 상기 기판을 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화하여 다결정 실리콘으로 이루어진 광흡수층을 형성하는 단계를 포함하는 공정에 의해 제조된다.
MIC, MILC, MIVC, 다결정 실리콘, 재결합, 태양전지

Description

다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한 고효율 다결정 실리콘 태양전지 및 그의 제조방법{Polycrystalline Silicon Solar Cell Having High Efficiency and Method for Fabricating the Same}
본 발명은 고효율 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것으로, 특히 광흡수층을 금속유도 측면 결정화(MILC) 방법을 이용하여 오염이 없는 다결정 실리콘을 형성하고, 얻어진 다결정 실리콘을 결정화 씨드로 사용하는 금속유도 수직 결정화(MIVC) 방법을 이용하여 그레인의 성장방향을 전자(Electron)와 홀(Hole)의 전송방향을 따라 수직방향으로 형성함에 의해 전자(Electron)와 홀(Hole)이 재결합하는 사이트(Site)로 작용하는 그레인 바운더리를 최소화하여 태양전지의 효율을 높일 수 있는 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한 고효율 다결정 실리콘 태양전지 및 그의 제조방법에 관한 것이다.
태양전지는 1954년 미국 Belldusrnthdml Chapin, Fuller와 Pearson 등이 최초로 개발한 이래 지금까지 40년 이상의 역사를 가지고 있다. 1960년대 중반까지는 우주용 전원 등의 원격지용 독립전원에 주로 사용되었으나, 1970년대 석유위기를 계기로 연구개발의 주류가 상용전력시스템과 경쟁할 수 있는 저가격화를 지향함에 따라 현재는 지상용 전원으로도 이용 가능하게 되었다.
태양광 발전은 태양광 에너지를 광기전력 효과에 의해 직접 전기 에너지로 변화시키는 기술로서, 열적 공해와 환경오염이 없을 뿐만 아니라 태양이 존재하는 한 고갈되지 않는 영구자원이라는 측면에서 가장 먼저 실용화가 추진되고 있는 미래의 에너지원이다.
기판형 실리콘 태양전지는 현재 상용화되어 세계 태양전지 시장의 80% 이상을 차지하고 있다. 이러한 기판형 실리콘 태양전지 제품의 가격 구성 요소를 살펴보면 실리콘 웨이퍼의 원재료 가격이 제품의 가격 구성 요소 중에서 가장 큰 비중을 차지하고 있다. 단결정 실리콘(c-Si) 태양전지의 경우 300-400㎛ 두께의 기판을 사용하여 제조되고 있으나 실제로 태양전지에서 빛을 흡수하여 전기를 생산하는데 필요한 실리콘의 두께는 50㎛이면 충분하다. 그러나 잉곳(ingot)으로부터 실리콘 웨이퍼를 절단하는 과정에서 300㎛ 이하로는 절단이 어려우며 차후 공정에 있어 파손의 우려가 있어 그 이하의 두께로는 태양전지 제조가 불가능한 실정이다.
이러한 웨이퍼형 태양전지의 문제점을 해결하기 위한 방법으로 유리와 같은 저가의 기판 위에 실리콘 박막을 증착하여 태양전지를 제조하는 기술이 1980년대부터 본격적으로 연구되어 왔다. 그 대표적인 예로 비정질 실리콘(a-Si) 박막 태양전지를 들 수 있다. a-Si 박막 태양전지는 유리와 같은 저가의 기판 위에 두께 1㎛ 이하의 비정질 실리콘 박막을 진공 증착하여 태양전지를 제조하는 기술로서, 태양전지를 구성하는 실리콘의 두께를 줄여 태양전지 제조 가격을 줄일 수 있지만, 제작된 태양전지는 c-Si 태양전지에 비해 효율이 낮고 빛에 오랫동안 노출되었을 때 Staebler-Wronski 효과에 의해 태양전지의 특성이 열화되는 근원적인 문제점이 20여 년이 지난 현재까지도 완전히 해결되지 못하고 있다. 이러한 a-Si 박막 태양전지의 낮은 효율과 안정성 문제의 근원은 광흡수층인 실리콘 박막이 비정질이기 때문인 것으로 분석되고 있다.
따라서, 비정질의 실리콘 박막 대신 결정질 실리콘 박막을 광흡수층으로 사용하여 태양전지를 제작할 경우, 효율은 c-Si 웨이퍼 태양전지 수준으로 높아지고 태양전지의 제조가격은 a-si 박막 태양전지 수준으로 낮출 수 있는 장점이 있다. 또한, 유리를 기판으로 한 모듈의 경우 기존 건물의 창문 대신 활용할 수 있어 모듈의 상대적인 저가화가 가능하며, 더욱이, 금속 기판을 이용한 가요성(Flexible) 구조의 모듈로 제작할 수 있어 그 적용분야가 다양한 장점이 있다.
태양전지의 제조 가격을 낮추고 고효율을 얻기 위해서는 저가의 유리 기판이 변형되지 않는 500℃ 이하의 온도에서 고품질의 결정질 실리콘 박막을 형성할 수 있는 기술 개발이 반드시 선행되어야 한다.
저온에서 다결정 실리콘을 형성하는 방법에는 크게 두 가지가 있다. 실리콘 박막을 처음부터 다결정 실리콘 형태로 증착하는 방법과 비정질 실리콘 박막을 형성하고 후 공정을 통해 비정질 실리콘을 다결정 실리콘으로 변환하는 방법이다.
첫 번째 언급한 직접적인 다결정 실리콘 박막을 형성하기 위해서 많이 사용되는 방법은 화학 기상 증착법(CVD)으로 SiH4와 같은 원료 가스가 플라즈마(PECVD)나 열선(Hot-wire CVD) 등의 에너지에 의해 분해된 후 실리콘 박막이 형성되게 된 다. 그러나, PECVD 시스템의 경우 기판 온도에 너무 민감하고 형성된 결정질 실리콘 박막이 매우 포러스(porous)한 것으로 알려져 있으며 HWCVD 시스템의 경우는 대면적 시스템에 적용하기 어려워 태양전지의 제조에 사용되는데 어려움이 있다.
후에 언급된 비정질 실리콘 박막 형성 후 결정화하는 방법에는, 레이저를 사용하여 비정질 실리콘을 결정화하거나 금속촉매를 사용하는 두 가지 방법이 있는데, 레이저 결정화는 고가의 장비를 사용하기 때문에 대면적화가 필수적인 태양전지 제조에는 적합하지 않다.
Ni, Pd, Au, Al 등과 같은 금속촉매를 사용하여 비정질 실리콘을 결정화하는 방법을 금속유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데 이를 그대로 태양전지에 적용하면 대면적에서 다결정 실리콘 박막을 형성할 수 있지만, 다결정 실리콘 내에 금속 오염이 태양전지의 효율을 떨어뜨려 고효율의 태양전지 제조를 어렵게 만들게 된다. 따라서 금속 오염을 최소한으로 줄일 수 있는 결정화 기술 개발이 필요하다.
이하, 도면을 참조하여, 태양전지의 효율을 떨어뜨리는 금속 오염에 대하여 보다 상세히 설명한다.
도 1은 종래 태양전지의 구조를 간략히 도시한 단면도이다.
도 1을 참조하면, 종래 태양전지는 p형 실리콘층(2)/광흡수층(3)/n형 실리콘층(4)으로 이루어진 pin 구조를 가지고 있고, 그의 상부면 및 하부면에는 전면전극(1) 및 후면전극(5)이 형성되고, 전면전극(1)의 상부면에는 반사방지막(6)이 형성되어 있다.
상기한 태양전지의 원리를 살펴보면, 빛이 전면 반사방지막(6)과 p형 반도체층(2)을 지나 광흡수층(3)에 도달하면 실리콘 내부에는 전자와 홀(hole)(정공)의 쌍이 발생하게 되고 p형 실리콘층(2)과 n형 실리콘층(4)에 의해 발생되는 내부 전계에 의해 각각 p형 실리콘층(2), n형 실리콘층(4)으로 빨려가게 된다. p형 실리콘층(2)에 홀(정공)이 축적되고 n형 실리콘층(4)에 전자가 축적되는데 p형 실리콘층(2) 및 n형 실리콘층(4)과 각각 연결된 전면전극(1) 및 후면전극(5)으로부터 전류가 발생하여 전지로 동작하게 된다.
여기서 같은 양의 빛을 받을 때 얼마나 많은 전자, 홀을 축적할 수 있느냐가 전지의 효율을 결정하게 된다.
그런데, 만약 광흡수층(3)을 MIC 방법에 의해 비정질 실리콘을 결정화하면 광흡수층 내에 촉매 금속이 많이 존재하게 된다. 광흡수층(3)에 이러한 금속 불순물(오염물)이 많아지면 빛에 의해 발생한 전자, 홀의 쌍이 전계에 의해 분리되어 p형 실리콘층(2) 및 n형 실리콘층(4)으로 도달하기 전에 불순물에 존재하고 있던 전자와 홀에 의해 재결합(recombination)이 일어나 p형 실리콘층(2) 및 n형 실리콘층(4)에 도달하지 못하고 따라서 축적이 되지 않게 된다.
결론적으로 광흡수층(3) 내에 불순물이 많을수록 재결합의 빈도가 높아 전지의 전하 축적 확률, 즉 효율이 떨어지게 된다.
최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 금속유도 측면 결정화(Metal Induced Lateral Crystallization: MILC) 현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다(S.W. Lee & S. K. Joo, IEEE Electron Device Letter, 17(4), p.160, (1996) 참조).
이러한 MILC 현상을 일으키는 금속으로는 특히 니켈과 팔라듐 등이 알려져 있는데, MILC 현상을 이용하여 실리콘층을 결정화시키는 경우에는 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 전파됨에 따라 측면으로 이동하는 MILC 현상을 이용하여 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 박막 트랜지스터(TFT) 활성화층의 전류 누설 및 기타 동작 특성에 영향을 미치지 않는 장점이 있다. 또한, MILC 현상을 이용하는 경우에 300℃ 내지 500℃의 비교적 저온에서 실리콘의 결정화를 유도할 수 있어 고로(furnace)를 이용하여 기판의 손상 없이 여러 장의 기판을 동시에 결정화시킬 수 있는 장점이 있다.
도 2는 금속유도 결정화(MIC) 방법과 금속 유도 측면 결정화(MILC) 방법으로 결정화된 실리콘 내부에 포함된 촉매 금속의 함량을 나타낸 그래프이다.
도 2를 참조하면, 금속유도 결정화(MIC) 방법과 금속유도 측면 결정화(MILC) 방법으로 각각 결정화된 실리콘 내부에 포함된 촉매 금속의 함량을 EPMA(Electron Probe Microanalysis)를 통해 분석한 결과를 살펴보면, 금속유도 측면 결정화(MILC) 방법으로 결정화된 실리콘 내에는 촉매 금속이 거의 발견되지 않는 것을 알 수 있다.
따라서, 금속유도 측면 결정화(MILC) 방법을 이용하여 태양전지의 광흡수층 을 제조하면 우수한 효율을 갖는 박막 다결정 실리콘 태양전지를 저온에서 저가의 기판 위에 형성할 수 있을 것임을 예상할 수 있다.
한편, 한국공개특허공보 제2006-100806호에는 수평 pn 접합 구조를 가지며, 활성층인 p형 실리콘층은 수평결정화에 의해 수평 방향으로 성장한 그레인을 가지게 되어 그레인 경계에 의한 전자의 흐름이 방해받지 않게 함에 의해 전자의 손실을 줄여서 광 효율을 향상시키는 박막 태양전지가 개시되어 있다.
그러나, 상기 기술은 레이저를 사용한 순차적 수평결정화방법(Sequential Lateral Crystallization: SLC)을 이용하는 것이므로 촉매 금속으로 인한 재결합의 문제는 발생되지 않으나, 경제적으로 대면적의 비정질 실리콘을 결정화할 수 없고, 또한 고로(furnace)를 이용한 결정화 열처리와 비교하면 생산성이 떨어지는 문제가 있다.
종래의 금속유도 측면 결정화(MILC) 방법을 이용한 비정질 실리콘을 결정화하는 기술은 주로 박막 트랜지스터(TFT)의 활성층, 특히 채널 영역을 금속 성분이 거의 잔류하지 않는 결정질 실리콘으로 형성하여 박막 트랜지스터의 전류 누설 및 기타 동작 특성을 개선하는 데 이용되었고 박막 다결정 실리콘 태양전지의 제조에는 이용되지 않았다.
한편, 다결정 실리콘(Polycrystalline Si) 태양전지의 경우 그레인 바운더리(Grain Boundary)가 전자-홀(Electron-Hole)의 재결합 결함(defect), 즉 재결합 사이트(Site)로 작용하기 때문에 이에 대한 제어가 필요하다.
도 3은 종래 다결정 실리콘(Polycrystalline Si)을 사용한 광흡수층(3)에서 그레인(Grain)(3b)의 성장 방향이 랜덤(Random)할 때 그레인 바운더리(Grain boundary)(3a)에 의한 전자와 홀의 재결합 모습을 나타낸 도면이다. 도 3에서 부재번호 2는 p형 실리콘층, 4는 n형 실리콘층을 가리킨다.
종래 결정화 방법을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화하여 광흡수층(3)을 형성한 경우 도 3과 같이, 그레인(Grain)(3b)의 성장 방향이 랜덤하여 광흡수층(3)에서 생성된 전자(ⓔ-)와 홀(ⓗ+)의 전송경로를 따라 재결합 사이트로 작용하는 그레인 바운더리(3a)가 다수개 생성되며, 그 결과 태양전지의 효율이 감소될 수밖에 없는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 그 목적은 광흡수층을 금속유도 측면 결정화(MILC) 방법을 이용하여 다결정 실리콘으로 형성함에 의해 전자(Electron)와 홀(Hole)의 재결합 사이트(site) 역할을 하는 금속의 오염을 줄임으로써 박막 실리콘 태양전지의 효율을 향상시킬 수 있는 고효율 다결정 실리콘 태양전지 및 그의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 광흡수층을 금속유도 측면 결정화(MILC) 방법을 이용하여 오염이 없는 다결정 실리콘을 형성하고, 얻어진 다결정 실리콘을 결정화 씨드로 사용하는 금속유도 수직 결정화(MIVC) 방법을 이용하여 그레인의 성장방향을 전자(Electron)와 홀(Hole)의 전송방향을 따라 수직방향으로 형성함에 의해 다결정 실리콘의 입자 구조를 수직 컬럼(vertical column) 구조로 형성하고, 그 결과 전자와 홀이 재결합하는 사이트(Site)로 작용하는 그레인 바운더리를 최소화하여 태양전지의 효율을 높일 수 있는 MIVC 방법을 이용한 다결정 실리콘 태양전지의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 MIVC에 의해 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 영역의 상부층으로 이동된 메탈실리사이드 부분을 제거함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 태양전지를 제조할 수 있는 MIVC 방법을 이용한 다결정 실리콘 태양전지의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 광흡수층으로서 MILC 및 MIVC 방법을 이용하여 비정질 실리콘을 결정화할 때 최소한의 촉매 금속을 사용하여 결정화를 달성할 수 있는 다결정 실리콘 태양전지용 광흡수층 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은, (a) 투명 절연기판 위에 후면전극을 형성하는 단계; (b) 상기 후면전극 상에 비정질 실리콘층을 형성하는 단계; (c) 상기 비정질 실리콘 위에 저온 결정화를 위해 간격을 두고 다수의 촉매 금속 패턴을 형성하는 단계; (d) 상기 기판을 1차 열처리하여 촉매 금속 패턴 하부의 비정질 실리콘은 금속유도 결정화(MIC)에 의해 다정질 실리콘으로 결정화하고 노출된 비정질 실리콘은 금속유도 측면 결정화(MILC)에 의해 다정질 실리콘으로 결정화하는 단계; (e) 상기 다결정 실리콘에 제1도전형 불순물을 이온 주입하여 제1도전형 다결정 실 리콘층을 형성하는 단계; (f) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하는 단계; (g) 상기 진성 비정질 실리콘층에 제2도전형 불순물을 미리 설정된 깊이로 이온 주입하는 단계; (h) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2 도전형 불순물을 활성화하여 상기 진성 비정질 실리콘층을 다결정 실리콘으로 이루어진 광흡수층과 제2도전형 다결정 실리콘층으로 정의하는 단계; (i) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계; (j) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및 (k) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법을 제공한다.
본 발명의 다른 특징에 따르면, 본 발명은(a) 투명 절연기판 위에 후면전극을 형성하는 단계; (b) 상기 후면전극 상에 진성 비정질 실리콘층의 형성과 동시에 제1도전형 불순물을 주입하여 제1도전형 비정질 실리콘층을 형성하는 단계; (c) 상기 제1도전형 비정질 실리콘 위에 저온 결정화를 위해 간격을 두고 다수의 촉매 금속 패턴을 형성하는 단계; (d) 상기 기판을 1차 열처리하여 촉매 금속 패턴 하부의 비정질 실리콘은 금속유도 결정화(MIC)에 의해 다정질 실리콘으로 결정화하고 노출된 비정질 실리콘은 금속유도 측면 결정화(MILC)에 의해 제1도전형 다정질 실리콘으로 결정화하는 단계; (e) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층의 형성과 동시에 제2도전형 불순물을 미리 설정된 깊이로 주입하여 진성 비 정질 실리콘층과 제2도전형 비정질 실리콘층을 동시에 형성하는 단계; (f) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 상기 진성 비정질 실리콘층과 제2도전형 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2도전형 불순물을 활성화하여 다결정 실리콘으로 이루어진 광흡수층과 제2도전형 다결정 실리콘층으로 정의하는 단계; (g) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계; (h) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및 (i) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법을 제공한다.
본 발명의 또 다른 특징에 따르면, 본 발명은 (a) 투명 절연기판 위에 후면전극을 형성하는 단계; (b) 상기 후면전극 상에 저온 결정화를 유도하는 촉매 금속 입자가 소량 혼합된 비정질 실리콘층을 형성하는 단계; (c) 상기 기판을 1차 열처리하여 금속유도 결정화(MIC)에 의해 다정질 실리콘으로 결정화하는 단계; (d) 상기 다결정 실리콘에 제1도전형 불순물을 이온 주입하여 제1도전형 다결정 실리콘층을 형성하는 단계; (e) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하는 단계; (f) 상기 진성 비정질 실리콘층에 제2도전형 불순물을 미리 설정된 깊이로 이온 주입하는 단계; (g) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2 도전형 불순물을 활성화하여 상기 진성 비정질 실리콘층을 다결정 실리콘으로 이루어진 광흡수층 과 제2도전형 다결정 실리콘층으로 정의하는 단계; (h) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계; (i) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및 (j) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법을 제공한다.
본 발명에서는 제1도전형 다결정 실리콘층을 형성할 때 별도로 이온 주입공정을 실시하는 대신에 진성 실리콘 형성과 동시에 불순물 가스를 동시에 주입하여 도전층을 형성할 수 있다.
또한, 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하고, 상기 진성 비정질 실리콘층에 제2도전형 불순물을 미리 설정된 깊이로 이온 주입하는 대신에 진성 비정질 실리콘층 형성과 동시에 제2도전형 불순물을 일정한 깊이로 주입하여 진성 비정질 실리콘층과 제2도전형 다결정 실리콘층을 동시에 형성하는 것도 가능하다.
본 발명은 상기 1차 열처리가 이루어진 후 촉매 금속 패턴을 제거하는 단계를 더 포함하는 것이 바람직하다.
또한, 본 발명은, 상기 2차 열처리가 이루어진 후 제2도전형 다결정 실리콘층의 최상층 일부를 제거하는 단계를 더 포함하는 것이 바람직하다.
이 경우, 상기 열처리는 400 내지 600℃ 범위에서 30분에서 4시간 이루어질 수 있다.
상기 제1도전형은 n형이고, 제2도전형은 p형인 것이 바람직하다.
상기 (c) 단계에서 촉매 금속 패턴을 형성하는 단계는 포토레지스트를 사용한 리프트 오프(lift-off) 방법으로 형성되며, 상기 촉매 금속 패턴은 1~20nm 두께로 증착되는 것이 바람직하다.
본 발명의 또 다른 특징에 따르면, 본 발명은 (a) 투명 절연기판 위에 형성된 후면전극; (b) 상기 후면전극 위에 형성되며 비정질 실리콘을 금속유도 결정화(MIC)에 의해 결정화된 다수의 제1 다정질 실리콘 영역과 금속유도 측면 결정화(MILC)에 의해 결정화된 다수의 제2 다정질 실리콘 영역이 교대로 반복되며 전자가 축적되는 n형 다결정 실리콘층; (c) 상기 n형 다결정 실리콘층 위에 형성되며 상기 다결정 실리콘을 결정화 씨드로 사용한 진성 비정질 실리콘층의 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화되어 입사된 광에 응답하여 전자-홀 쌍을 생성하며 생성된 전자와 홀의 이동경로를 따라 배열된 수직 컬럼 형태의 그레인 구조를 갖는 진성 다결정 실리콘으로 이루어지며 광흡수층; (d) 상기 광흡수층 위에 형성되며 상기 광흡수층과 동일한 방법으로 형성되어 동일한 수직 컬럼 형태의 그레인 구조를 가지며 홀이 축적되는 p형 다결정 실리콘층; (e) 상기 제2도전형 다결정 실리콘층 위에 형성되는 투명 전극층; (j) 상기 투명 전극층 위에 형성되는 전면전극; 및 (k) 상기 전면전극과 투명 전극층을 감싸도록 형성되는 반사 방지 코팅막을 포함하는 다결정 실리콘 태양전지를 제공한다.
본 발명의 다른 특징에 따르면, 본 발명은 (a) 후면전극 상에 다결정 실리콘층을 형성하는 단계; (b) 상기 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하는 단계; 및 (c) 상기 기판을 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화하여 다결정 실리콘으로 이루어진 광흡수층을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 광흡수층 제조방법을 제공한다.
이 경우, 상기 다결정 실리콘층을 형성하는 단계는 (a-1) 상기 후면전극 상에 비정질 실리콘층을 형성하는 단계; (a-2) 상기 비정질 실리콘 위에 저온 결정화를 위해 간격을 두고 다수의 촉매 금속 패턴을 형성하는 단계; 및 (a-3) 상기 기판을 열처리하여 촉매 금속 패턴 하부의 비정질 실리콘은 금속유도 결정화(MIC)에 의해 다정질 실리콘으로 결정화하고 노출된 비정질 실리콘은 금속유도 측면 결정화(MILC)에 의해 다정질 실리콘으로 결정화하는 단계를 포함할 수 있다.
또한, 상기 다결정 실리콘층을 형성하는 단계는 상기 후면전극 상에 저온 결정화를 유도하는 촉매 금속 입자가 소량 혼합된 비정질 실리콘층을 형성하는 단계; 및 상기 기판을 열처리하여 금속유도 결정화(MIC)에 의해 다정질 실리콘으로 결정화하는 단계를 포함하는 것도 가능하다.
상기 비정질 실리콘층은 CVD 챔버에서 저압화학기상법(LPCVD) 또는 플라즈마 화학증착법(PECVD)에 의해 50nm 내지 200nm 두께로 증착되는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명은 박막 실리콘 태양전지의 효율 향상을 위해 광흡수층을 다결정 실리콘으로 형성함에 있어 금속유도 측면 결정화(MILC) 방법을 이용하여 전자(Electron)와 홀(Hole)이 재결합하는 금속의 오염을 줄임으로써 태양전지의 효율을 향상시킬 수 있다.
또한, 본 발명에서는 금속유도 측면 결정화 방법을 이용하여 비정질 실리콘을 결정화하므로 300℃ 내지 500℃의 비교적 저온에서 고로(furnace)를 이용하여 유리기판의 손상 없이 여러 장의 기판을 동시에 결정화시킬 수 있어 생산성 향상을 도모할 수 있는 장점이 있다.
더욱이, 본 발명에서는 광흡수층으로 이용되는 비정질 실리콘을 다결정 실리콘(Polycrystalline Si)으로 형성할 때 금속유도 수직 결정화(MIVC) 방법을 이용하여 그레인의 성장방향을 전자(Electron)와 홀(Hole)의 전송방향을 따라 수직방향으로 형성함에 의해 전자(Electron)와 홀(Hole)이 재결합하는 사이트(Site)로 작용하는 그레인 바운더리를 최소화하여 태양전지의 효율을 높일 수 있다.
본 발명에서는 MIVC에 의해 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 영역의 상부층으로 이동된 메탈실리사이드 부분을 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 태양전지를 제조할 수 있다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4a 내지 도 4k는 본 발명의 바람직한 일 실시예에 따른 금속유도 측면 결정화(MILC)와 금속유도 수직 결정화(MIVC) 방법을 이용한 다결정 실리콘 태양전지를 제조하는 방법을 도시한 공정 단면도이다.
먼저, 도 4a를 참조하면, 본 발명은 투명 절연기판(10) 위에 100nm 내지 500nm 두께의 금속막을 증착하여 후면전극(20)을 형성한다. 상기 후면전극(20)으로는 MoW, Mo, W, Pt, Ti 등의 각종 전극 재료를 사용할 수 있으며, 스퍼터링 또는 CVD 방법이 사용될 수 있다. 상기 후면전극(20)은 그 위에 n형 실리콘층(30b)이 형성되는 경우 (-) 전원단자에 연결된다.
이어서, 도 4b를 참조하면, 상기 후면전극(20) 위에 제1도전형, 예를 들어 n형 실리콘층으로 이용될 비정질 실리콘 박막(30)을 CVD 챔버에서 저압화학기상증착법(LPCVD) 또는 플라즈마 화학기상증착법(PECVD)에 의해 50nm 내지 200nm 두께로 증착한다. 이 경우 바람직하게는 100nm의 두께로 증착하는 것이 좋다.
그후, 도 4c와 같이, 상기 비정질 실리콘 박막(30) 위에 결정화를 위해 다수의 촉매 금속 패턴(40)을 선택적으로 증착한다. 상기 촉매 금속 패턴(40)으로 사용 가능한 재료는 예를 들어 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나가 사용될 수 있다.
상기 증착 과정은 포토레지스트를 사용한 리프트 오프(lift-off) 방법 또는 증착 후 식각 공정을 갖는 패터닝 방법으로 이루어질 수 있으며, 상기 촉매 금속 패턴(40)은 1nm 내지 20nm의 두께로 증착한다. 바람직하게는 10nm 두께로 증착하는 것이 좋다. 이 경우 각 촉매 금속 패턴(40) 사이의 거리는 예를 들어, 100㎛ 간격 으로 설정될 수 있다.
이어서, 도 4d를 참조하면, 대기 또는 수소 분위기에서 기판의 열처리를 수행하여 비정질 실리콘 박막(30)을 다결정 실리콘 박막(30a)으로 결정화하고 상기 촉매 금속 패턴(40)을 제거한다. 상기 열처리는 400 내지 600℃ 조건에서 30분에서 4시간 정도 이루어질 수 있다.
상기 열처리 과정을 통하여 후면전극(20) 상에 촉매 금속 패턴(40)의 하측에 위치한 비정질 실리콘 박막(30)은 금속유도 결정화(MIC)에 의해 다결정 실리콘으로 결정화되고 노출된 비정질 실리콘 박막(30)은 금속유도 측면 결정화(MILC)에 의해 다결정 실리콘으로 결정화된다.
이에 따라 비정질 실리콘 박막(30)은 각각 다결정 실리콘으로 이루어진 금속유도 결정화(MIC) 영역(50)과 금속유도 측면 결정화(MILC) 영역(60)으로 변환되며, 상기 금속유도 결정화(MIC) 영역(50)과 금속유도 측면 결정화(MILC) 영역(60)으로 이루어진 다결정 실리콘 박막(30a)은 후속 공정에서 비금속 결정화 씨드(seed)로 이용된다.
또한, MILC 결정화되는 금속유도 측면 결정화(MILC) 영역(60)은 MIC와 같이 촉매 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 촉매 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 것이므로, 그 결과, 금속유도 측면 결정화(MILC) 영역(60)은 금속유도 결정화(MIC) 영역(50) 보다 상대적으로 촉매 금속의 잔류량이 적게 된다. 따라서, MILC 결정화에 요구되는 시간을 고려하여 다결정 실리콘 박막(30a) 중에 포함 되는 금속유도 측면 결정화(MILC) 영역(60)을 금속유도 결정화(MIC) 영역(50) 보다 상대적으로 더 크게 설정하는 것이 바람직하다.
그후, 도 4e와 같이, 상기 다결정 실리콘 박막(30a)을 n형 실리콘층으로 변환하기 위하여 이온 주입 공정을 통하여 다결정 실리콘 박막(30a)에 PH3(phosphorous)를 도핑함에 의해 n형 불순물이 주입된 MIC 결정질 실리콘 영역(70)과 n형 불순물이 주입된 MILC 결정질 실리콘 영역(80)을 형성한다.
이러한 방법 외에 도 4b에서, 상기 후면전극(20) 위에 제1도전형, 예를 들어 n형 실리콘층으로 이용될 진성 비정질 실리콘 박막(30)을 CVD 챔버에서 형성할 때 진성 실리콘을 형성하는데 사용하는 SiH4와 H2 이외에 PH3를 함께 첨가하여 별도의 이온주입 공정 없이 n+ 비정질 실리콘 박막을 형성하고 결정화 공정을 진행할 수도 있다.
상기 n형 불순물이 주입된 MIC 결정질 실리콘 영역(70)과 MILC 결정질 실리콘 영역(80)은 추후에 전자가 축적되는 n형 다결정 실리콘층(30b)을 이룬다.
이어서, 도 4f와 같이, n형 불순물이 주입된 MIC 결정질 실리콘 영역(70)과 n형 불순물이 주입된 MILC 결정질 실리콘 영역(80) 상에 광흡수층을 위해 진성 비정질 실리콘층(i-Si)(90)을 LPCVD 또는 PECVD 방법으로 1㎛ 내지 3㎛ 두께로 증착한다.
그후, 도 4g와 같이, 상기 진성 비정질 실리콘층(90) 상에 이온 주입 공정을 통해 상부에 제2도전형, 즉 p형 불순물(dopant)을 주입한다. 상기 이온 주입되는 p 형 불순물은 바람직하게는 상기 증착된 진성 비정질 실리콘(90)의 상부에만 주입되도록 1000 Å 깊이로 붕소(boron) 또는 B2H6를 주입한다. 이 경우, 상기 도 4f 단계에서 진성 비정질 실리콘층(i-Si)을 형성한 후에 B2H6 소스가스를 흘려 실리콘층 형성과 동시에 p형 불순물이 도핑이 되도록 하여 p+ 실리콘층을 형성할 수도 있다.
이어서, 도 4h와 같이, 이후 수소 분위기에서 2차 열처리를 수행하면 하부에 있는 n형 다결정 실리콘층(30b)이 진성 비정질 실리콘층(90)을 결정화하기 위한 결정화 씨드(seed)로 이용되어 MIC 결정질 실리콘 영역(70)과 MILC 결정질 실리콘 영역(80)에 존재하고 있는 촉매 금속 및 실리사이드에 의해 비정질 실리콘은 금속유도 수직 결정화(MIVC: Metal Induced Vertical Crystallization) 방법에 의해 수직 방향으로 결정화가 이루어지게 된다.
상기한 금속유도 수직 결정화(MIVC)가 이루어지는 경우 그레인(Grain)의 성장 방향은 도 5와 같이 전자(Electron)와 홀(Hole)의 전송경로에 나란한 방향으로 진행된다.
도 5는 MIVC 결정화 방법에 따라 결정화된 다결정 실리콘 광흡수층에서 수직 방향으로 성장하는 그레인에 따라 그레인 바운더리(Grain boundary)에 의한 전자와 홀의 재결합 영향을 나타낸 도면이고, 도 6은 본 발명에 따라 MIVC 방법을 적용하여 결정화한 경우 그레인이 수직방향으로 성장하는 다결정 실리콘의 모습을 광학 현미경으로 관찰한 확대 사진이다.
도 5 및 도 6과 같이, 본 발명에 따라 형성된 다결정 실리콘의 입자 구조는 각각의 그레인이 수직 컬럼(vertical column) 구조를 이루는 것을 확인할 수 있다.
상기와 같이 본 발명에서는 비정질 실리콘의 결정화가 MIC 결정질 실리콘 영역(70)과 MILC 결정질 실리콘 영역(80)의 다결정 실리콘이 결정화 씨드로 작용하여 수직방향으로 진행되었다. 이와 같이 결정화시에 그레인(Grain)(90b)을 수직방향으로 성장 제어함으로써 다결정 실리콘의 입자 구조를 수직 컬럼(vertical column) 구조로 형성하여, 전자(Electron)와 홀(Hole)이 재결합하는 사이트로 작용하는 그레인 바운더리(Grain boundary)(90c)를 수직방향의 전송경로를 따라 최소화하였다. 그 결과 광흡수층(90a)에서 생성된 전자(ⓔ-)와 홀(ⓗ+)의 재결합 빈도를 줄여서 태양전지의 효율을 극대화할 수 있다.
또한, 상기한 수소 분위기에서 2차 열처리가 이루어지는 경우 PH3(phosphorous)가 도핑된 n형 다결정 실리콘층(30b)과 진성 비정질 실리콘층(90)의 상부에 주입된 붕소(boron)가 활성화된다.
이를 통하여 상기 p형 불순물이 주입된 진성 비정질 실리콘(90)의 상부는 촉매 금속 및 실리사이드에 의해 결정화되면서 p형 불순물이 활성화된 p형 다결정 실리콘층(100)으로 변환되고, p형 다결정 실리콘층(100) 하부의 p형 불순물이 확산되지 않은 진성 결정질 실리콘층은 광흡수층(90a)을 이룬다.
도 4h에서 MIC 결정질 실리콘 영역(70)의 상방향으로 결정화된 제1영역(120)은 촉매 금속에 의해 결정화되고 MILC 결정질 실리콘 영역(80)의 상방향으로 결정화된 제2영역(110)은 실리사이드에 의해 결정화되는 영역을 나타낸다.
상기 결정화를 위한 2차 열처리시에는 수소분위기에서 실시하여 트랩사이트(댕글링 본드 등)를 패시베이션시키는 것이 바람직하다.
한편, 비정질 실리콘층(90)의 2차 열처리가 이루어질 때 n형 다결정 실리콘층(30b)의 촉매 금속 및 실리사이드는 그의 최상단, 즉 p형 다결정 실리콘층(100)의 최상단으로 이동하게 되며, 이는 태양전지의 효율을 떨어트리는 오염물질이므로 제거하는 것이 필요하다.
따라서, 2차 열처리가 완료되면, p형 다결정 실리콘층(100)의 상부를 일정 두께로 제거하여 최상단에 존재하는 촉매 금속 및 실리사이드를 제거한다. 상기 촉매 금속 제거에는 CMP(Chemical Mechanical Polishing) 처리 또는 주지된 표면 식각 방법이 사용될 수 있다.
이어서, 도 4i와 같이, p형 실리콘층(100)의 상부에 투명 전극층(130)을 형성한다. 상기 투명 전극층(130)은 ITO 또는 ZnO를 100nm 내지 600nm 두께로 형성하며, 바람직하게는 300nm 두께로 형성될 수 있다.
그후, 도 4j와 같이, 상기 투명 전극층(130) 상에 금속으로 이루어진 전면전극(140)을 형성한다. 상기 전면전극(140)은 100nm 내지 300nm 두께의 금속막을 mm 간격으로 배선하여 형성되고, 전극으로 Al, Ni, Mo, W, Ti 등 사용 가능한 모든 전극 재료가 사용될 수 있으며, 각각의 상기 전면전극(140)은 mm 간격으로 배선되며, 상호 연결되어 (+) 전원단자에 연결된다.
이어서, 도 4k와 같이, 상기 전면전극(140)과 투명 전극층(130)을 감싸도록 예를 들어, SiNx로 이루어진 반사 방지 코팅막(150)을 형성한다.
상기한 실시예 설명에서는 광흡수층(90a)을 위해 진성 비정질 실리콘층(i-Si)(90)을 결정화할 때 그 하부에 형성된 MIC 결정질 실리콘 영역(70)과 MILC 결정질 실리콘 영역(80)의 다결정 실리콘을 결정화 씨드로 이용하여 형성하였다.
그러나, 본 발명에서는 결정화 씨드로 비정질 실리콘을 MIC와 MILC를 이용하여 결정화한 다결정 실리콘을 이용하는 대신에 비정질 실리콘층을 형성할 때 소량의 촉매 금속 소스를 동시에 공급하여 실리콘과 촉매 금속(예를 들어, Ni)의 혼합층을 형성하고 이를 열처리함에 의해 저온 결정화를 유도하고 결정화된 다결정 실리콘을 결정화 씨드로 이용하는 것도 가능하다.
또한, 상기와 같이 얻어진 다결정 실리콘층을 패터닝하여 간격을 갖고 분리된 다수의 아일랜드 패턴으로 형성함에 의해 진성 비정질 실리콘층(i-Si)(90)을 결정화할 때 MILC를 위한 결정화 씨드로 이용하는 것도 가능하다.
또한, 상기 실시예에서는 불순물 이온을 주입할 때 이온 주입방법을 예를 들어 설명하였으나, 주지된 이온 샤워 또는 확산 공정을 사용하는 것도 가능하다. 또는 진성 실리콘 형성과 동시에 불순물 가스를 주입하여 도전층을 형성할 수 있다.
더욱이, 상기 실시예에서는 진성 다결정 실리콘으로 이루어진 광흡수층(90a)이 n형 다결정 실리콘층(30b)과 p형 다결정 실리콘층(100) 사이에 배치되도록 하고 있으나, 광흡수층(90a)을 별도로 형성하지 않고 n형 다결정 실리콘층(30b) 위에 p형 다결정 실리콘층(100)을 직접 형성하는 것도 가능하다. 이 경우, pn 접합 부분에는 광흡수층 역할을 하는 공핍층이 자연발생적으로 형성된다.
또한, 상기 실시예에서는 광흡수층(90a)으로 진성 다결정 실리콘으로 이루어 진 것을 사용하고 있으나, p형 또는 n형 불순물이 약하게 도핑된 p- 또는 n- 실리콘층을 사용하는 것도 가능하다.
한편, 상기 실시예에서는 광흡수층(90a)의 하측에 n형 다결정 실리콘층(30b)이 형성되고 상측에 p형 다결정 실리콘층(100)이 배치된 구조를 예시하였으나, 이와 반대로 광흡수층(90a)의 상측에 n형 다결정 실리콘층(30b)이 형성되고 하측에 p형 다결정 실리콘층(100)이 배치된 구조를 갖는 것도 가능하다.
상기한 바와 같이, 본 발명은 박막 실리콘 태양전지의 효율 향상을 위해 광흡수층을 다결정 실리콘으로 형성함에 있어 금속유도 측면 결정화(MILC) 방법을 이용하여 전자(Electron)와 홀(Hole)이 재결합하는 금속의 오염을 줄임으로써 태양전지의 효율을 향상시킬 수 있다.
또한, 본 발명에서는 금속유도 측면 결정화 방법을 이용하여 비정질 실리콘을 결정화하므로 300℃ 내지 500℃의 비교적 저온에서 고로(furnace)를 이용하여 유리기판의 손상 없이 여러 장의 기판을 동시에 결정화시킬 수 있어 생산성 향상을 도모할 수 있는 장점이 있다.
더욱이, 본 발명에서는 광흡수층으로 이용되는 비정질 실리콘을 다결정 실리콘으로 형성할 때 금속유도 수직 결정화(MIVC) 방법을 이용하여 그레인의 성장방향을 전자와 홀의 전송방향을 따라 수직방향으로 형성함에 의해 다결정 실리콘의 입자 구조를 수직 컬럼(vertical column) 구조로 형성하여 전자와 홀이 재결합하는 사이트(Site)로 작용하는 그레인 바운더리(Grain boundary)를 최소화하고, 그 결과 태양전지의 효율을 높일 수 있다.
본 발명에서는 MIVC에 의해 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 영역의 상부층으로 이동된 메탈 및 실리사이드 부분을 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 태양전지를 제조할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 종래 태양전지의 구조를 간략히 도시한 단면도.
도 2는 금속유도 결정화 방법(MIC)과 금속유도 측면 결정화 방법(MILC)으로 결정화된 실리콘 내부에 포함된 촉매 금속의 함량을 나타낸 그래프.
도 3은 종래 다결정 실리콘(Polycrystalline Si)을 사용한 광흡수층에서 그레인(Grain)의 성장 방향이 랜덤(Random)할 때 그레인 바운더리(Grain boundary)에 의한 전자와 홀의 재결합 모습을 나타낸 도면.
도 4a 내지 도 4k는 본 발명의 바람직한 일 실시예에 따른 금속유도 측면 결정화 및 금속유도 수직 결정화 방법을 이용한 다결정 실리콘 태양전지를 제조하는 방법을 도시한 공정 단면도.
도 5는 본 발명의 바람직한 일 실시예에 따른 다결정 실리콘 광흡수층에서 수직 방향으로 성장하는 그레인에 따라 그레인 경계(Grain boundary)에 의한 전자와 홀의 재결합 영향을 나타낸 도면.
도 6은 본 발명의 바람직한 일 실시예에 따른 금속유도 수직 결정화 방법 적용시 수직하게 성장하는 다결정 실리콘의 모습을 광학 현미경으로 관찰한 사진.
* 도면의 주요부분에 대한 부호의 설명 *
10: 절연기판 20: 후면전극
30: 비정질 실리콘 박막 30a: 다결정 실리콘 박막
30b: n형 다결정 실리콘층 40: 촉매 금속 패턴
50: MIC 영역 60: MILC 영역
70: MIC 결정질 실리콘 영역 80: MILC 결정질 실리콘 영역
90: 진성 비정질 실리콘층 90a: 광흡수층
90b: 그레인 90c: 그레인 바운더리
100: p형 다결정 실리콘층 110: 제2영역
120: 제1영역 130: 투명 전극층
140: 전면전극 150: 반사 방지 코팅막

Claims (15)

  1. (a) 투명 절연기판 위에 후면전극을 형성하는 단계;
    (b) 상기 후면전극 상에 비정질 실리콘층을 형성하는 단계;
    (c) 상기 비정질 실리콘 위에 저온 결정화를 위해 간격을 두고 다수의 촉매 금속 패턴을 형성하는 단계;
    (d) 상기 기판을 1차 열처리하여 촉매 금속 패턴 하부의 비정질 실리콘은 금속유도 결정화(MIC)에 의해 다결정 실리콘으로 결정화하고 노출된 비정질 실리콘은 금속유도 측면 결정화(MILC)에 의해 다결정 실리콘으로 결정화하는 단계;
    (e) 상기 다결정 실리콘에 제1도전형 불순물을 이온 주입하여 제1도전형 다결정 실리콘층을 형성하는 단계;
    (f) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하는 단계;
    (g) 상기 진성 비정질 실리콘층에 제2도전형 불순물을 미리 설정된 깊이로 이온 주입하는 단계;
    (h) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2 도전형 불순물을 활성화하여 상기 진성 비정질 실리콘층을 다결정 실리콘으로 이루어진 광흡수층과 제2도전형 다결정 실리콘층으로 정의하는 단계;
    (i) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계;
    (j) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및
    (k) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법.
  2. (a) 투명 절연기판 위에 후면전극을 형성하는 단계;
    (b) 상기 후면전극 상에 진성 비정질 실리콘층의 형성과 동시에 제1도전형 불순물을 주입하여 제1도전형 비정질 실리콘층을 형성하는 단계;
    (c) 상기 제1도전형 비정질 실리콘 위에 저온 결정화를 위해 간격을 두고 다수의 촉매 금속 패턴을 형성하는 단계;
    (d) 상기 기판을 1차 열처리하여 촉매 금속 패턴 하부의 비정질 실리콘은 금속유도 결정화(MIC)에 의해 다결정 실리콘으로 결정화하고 노출된 비정질 실리콘은 금속유도 측면 결정화(MILC)에 의해 제1도전형 다결정 실리콘층으로 결정화하는 단계;
    (e) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층의 형성과 동시에 제2도전형 불순물을 미리 설정된 깊이로 주입하여 진성 비정질 실리콘층과 제2도전형 비정질 실리콘층을 동시에 형성하는 단계;
    (f) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 상기 진성 비정질 실리콘층과 제2도전형 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2도전형 불순물을 활성화하여 다결정 실리콘으로 이루어진 광흡수층과 제2도전형 다결정 실리콘층으로 정의하는 단계;
    (g) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계;
    (h) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및
    (i) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법.
  3. (a) 투명 절연기판 위에 후면전극을 형성하는 단계;
    (b) 상기 후면전극 상에 저온 결정화를 유도하는 촉매 금속 입자가 소량 혼합된 비정질 실리콘층을 형성하는 단계;
    (c) 상기 기판을 1차 열처리하여 금속유도 결정화(MIC)에 의해 다결정 실리콘으로 결정화하는 단계;
    (d) 상기 다결정 실리콘에 제1도전형 불순물을 이온 주입하여 제1도전형 다결정 실리콘층을 형성하는 단계;
    (e) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하는 단계;
    (f) 상기 진성 비정질 실리콘층에 제2도전형 불순물을 미리 설정된 깊이로 이온 주입하는 단계;
    (g) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2 도전형 불순물을 활성화하여 상기 진성 비정질 실리콘층을 다결정 실리콘으로 이루어진 광흡수층과 제2도전형 다결정 실리콘층으로 정의하는 단계;
    (h) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계;
    (i) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및
    (j) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법.
  4. (a) 투명 절연기판 위에 후면전극을 형성하는 단계;
    (b) 상기 후면전극 상에 저온 결정화를 유도하는 촉매 금속 입자가 소량 혼합된 비정질 실리콘층의 형성과 동시에 제1도전형 불순물을 주입하여 제1도전형 비정질 실리콘층을 형성하는 단계;
    (c) 상기 기판을 1차 열처리하여 금속유도 결정화(MIC)에 의해 제1도전형 다결정 실리콘층으로 결정화하는 단계;
    (d) 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층의 형성과 동시에 제2도전형 불순물을 미리 설정된 깊이로 주입하여 진성 비정질 실리콘층과 제2도전형 비정질 실리콘층을 동시에 형성하는 단계;
    (e) 상기 기판을 2차 열처리하여 상기 다결정 실리콘층을 결정화 씨드로 사용하여 진성 비정질 실리콘층과 제2도전형 비정질 실리콘층을 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화함과 동시에 이온 주입된 제2 도전형 불순물을 활성화하여 다결정 실리콘으로 이루어진 광흡수층과 제2도전형 다결정 실리콘층으로 정의하는 단계;
    (f) 상기 제2도전형 다결정 실리콘층 위에 투명 전극층을 증착하는 단계;
    (g) 상기 투명 전극층의 상부에 전면전극을 형성하는 단계; 및
    (h) 상기 전면전극과 투명 전극층을 감싸도록 반사 방지 코팅막을 형성하는 단계를 포함하는 다결정 실리콘 태양전지의 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 1차 열처리가 이루어진 후 촉매 금속 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 태양전지의 제조방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 2차 열처리가 이루어진 후 제2도전형 다결정 실리콘층의 최상층 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 태양전지의 제조방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 열처리는 400 내지 600℃ 범위에서 30분에서 4시간 이루어지는 것을 특징으로 하는 다결정 실리콘 태양전지의 제조방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1도전형은 n형이고, 제2 도전형은 p형인 것을 특징으로 하는 다결정 실리콘 태양전지의 제조방법.
  9. 제1항 또는 제2항에 있어서, 상기 (c) 단계에서 촉매 금속 패턴을 형성하는 단계는 포토레지스트를 사용한 리프트 오프(lift-off) 방법으로 형성되며, 상기 촉매 금속 패턴은 1~20nm 두께로 증착되는 것을 특징으로 하는 다결정 실리콘 태양전지의 제조방법.
  10. 제3항 또는 제4항에 있어서, 상기 제1도전형 다결정 실리콘층 위에 진성 비정질 실리콘층을 형성하기 전에 제1도전형 다결정 실리콘층을 패터닝하여 간격을 갖고 분리된 다수의 아일랜드 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 태양전지의 제조방법.
  11. (a) 투명 절연기판 위에 형성된 후면전극;
    (b) 상기 후면전극 위에 형성되며 비정질 실리콘을 금속유도 결정화(MIC)에 의해 결정화된 다수의 제1 다결정 실리콘 영역과 금속유도 측면 결정화(MILC)에 의해 결정화된 다수의 제2 다결정 실리콘 영역이 교대로 반복되며 전자가 축적되는 n형 다결정 실리콘층;
    (c) 상기 n형 다결정 실리콘층 위에 형성되며 상기 다결정 실리콘을 결정화 씨드로 사용한 진성 비정질 실리콘층의 금속유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화되어 입사된 광에 응답하여 전자-홀 쌍을 생성하며 생성된 전자와 홀의 이동경로를 따라 배열된 수직 컬럼 형태의 그레인 구조를 갖는 진성 다결정 실리콘으로 이루어지며 광흡수층;
    (d) 상기 광흡수층 위에 형성되며 상기 광흡수층과 동일한 방법으로 형성되어 동일한 수직 컬럼 형태의 그레인 구조를 가지며 홀이 축적되는 p형 다결정 실리콘층;
    (e) 상기 p형 다결정 실리콘층 위에 형성되는 투명 전극층;
    (j) 상기 투명 전극층 위에 형성되는 전면전극; 및
    (k) 상기 전면전극과 투명 전극층을 감싸도록 형성되는 반사 방지 코팅막을 포함하는 다결정 실리콘 태양전지.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020080004835A 2008-01-16 2008-01-16 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법 KR100961757B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080004835A KR100961757B1 (ko) 2008-01-16 2008-01-16 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
US12/355,078 US8211738B2 (en) 2008-01-16 2009-01-16 Polycrystalline silicon solar cell having high efficiency and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080004835A KR100961757B1 (ko) 2008-01-16 2008-01-16 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090078956A KR20090078956A (ko) 2009-07-21
KR100961757B1 true KR100961757B1 (ko) 2010-06-07

Family

ID=40875473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080004835A KR100961757B1 (ko) 2008-01-16 2008-01-16 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법

Country Status (2)

Country Link
US (1) US8211738B2 (ko)
KR (1) KR100961757B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010044014A1 (de) * 2010-11-16 2012-05-16 Forschungsverbund Berlin E.V. Kristallisationsverfahren zur Erzeugung kristalliner Halbleiterschichten
TWI453939B (zh) * 2010-12-30 2014-09-21 Au Optronics Corp 太陽能電池及其製作方法
DE102011008263A1 (de) * 2011-01-11 2012-07-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Siliziumschicht
KR101351856B1 (ko) * 2012-06-22 2014-01-22 희성전자 주식회사 이종 기판 접합 방법
CN103560176A (zh) * 2013-11-13 2014-02-05 山东力诺太阳能电力股份有限公司 太阳电池后覆膜制备方法
CN108962914B (zh) * 2017-05-19 2021-07-30 启耀光电股份有限公司 电子装置与其制造方法
KR102556551B1 (ko) * 2021-10-28 2023-07-18 한국전자기술연구원 태양전지 배터리 일체형 디바이스 및 태양전지 배터리 일체형 디바이스용 정공전자수송층

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815788B2 (en) * 2001-08-10 2004-11-09 Hitachi Cable Ltd. Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
KR100928490B1 (ko) * 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법

Also Published As

Publication number Publication date
US8211738B2 (en) 2012-07-03
US20090183772A1 (en) 2009-07-23
KR20090078956A (ko) 2009-07-21

Similar Documents

Publication Publication Date Title
KR100965778B1 (ko) 고효율 다결정 실리콘 태양전지 및 그 제조방법
US9812599B2 (en) Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys
JP2740337B2 (ja) 光起電力素子
KR102100909B1 (ko) 넓은 밴드갭 반도체 재료를 갖는 이미터 영역을 구비한 태양 전지
KR100961757B1 (ko) 다결정 실리콘 태양전지의 광흡수층 제조방법, 이를 이용한고효율 다결정 실리콘 태양전지 및 그의 제조방법
US20080241988A1 (en) Method for fabricating a silicon solar cell structure having a gallium doped p-silicon substrate
WO2010151478A1 (en) Method of making a semiconductor optical detector structure
US20120291859A1 (en) Multi-Junction Semiconductor Photovoltaic Apparatus and Methods
TW200947725A (en) Improved HIT solar cell structure
WO2008025057A1 (en) Thin-film diode structure using a sacrificial doped dielectric layer
JPH04266019A (ja) 成膜方法
JPH0878659A (ja) 半導体デバイス及びその製造方法
JP2004273886A (ja) 結晶薄膜半導体装置および光起電力装置
US20100224238A1 (en) Photovoltaic cell comprising an mis-type tunnel diode
JP2010533384A (ja) 太陽電池及びその製造方法
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
JP2004273887A (ja) 結晶薄膜半導体装置及び太陽電池素子
KR100965982B1 (ko) 다결정 실리콘 태양전지 및 그의 제조방법
Beaucarne et al. Thin film polycrystalline silicon solar cells
JP2004327578A (ja) 結晶薄膜半導体装置およびその製造方法
JP3067821B2 (ja) 太陽電池およびその製造方法
CN103107227B (zh) 非晶硅薄膜太阳能电池及其制作方法
KR20080086114A (ko) 실리사이드 시드를 이용한 실리콘 박막, 이를 포함하는태양전지 및 그 제조방법
JPH0888189A (ja) 薄膜多結晶半導体及びその製造方法並びに光起電力装置及びその製造方法
CN102315312B (zh) 硅异质接面太阳能电池的制程

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 10