JP2011258918A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2011258918A
JP2011258918A JP2010272575A JP2010272575A JP2011258918A JP 2011258918 A JP2011258918 A JP 2011258918A JP 2010272575 A JP2010272575 A JP 2010272575A JP 2010272575 A JP2010272575 A JP 2010272575A JP 2011258918 A JP2011258918 A JP 2011258918A
Authority
JP
Japan
Prior art keywords
insulating film
display device
electrode
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010272575A
Other languages
English (en)
Other versions
JP5722604B2 (ja
Inventor
圭 ▲しょく▼ ▲そう▼
Kyu-Sik Cho
Jun-Hu Choe
▲しゅん▼ 厚 崔
Baojin Cui
寶 京 崔
Sung Ho Moon
相 皓 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011258918A publication Critical patent/JP2011258918A/ja
Application granted granted Critical
Publication of JP5722604B2 publication Critical patent/JP5722604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

【課題】内部短絡を防ぐ表示装置を提供する。また、内部短絡を防ぐ前記表示装置の製造方法を提供する。
【解決手段】本発明の実施形態に係る表示装置は、基板１１１と、前記基板上に形成された半導体層１３３と、前記半導体層上に形成された有機絶縁膜１７０と、前記有機絶縁膜上に形成された複数の導電配線１８４，１８５，１８７，１８８，１８９と、前記複数の導電配線の間で前記有機絶縁膜に形成されたオープングルーブ７０８０とを含む。
【選択図】図３

Description

本発明は表示装置およびその製造方法に関し、より詳細には、性能を向上させて不良の発生を抑制した表示装置およびその製造方法に関する。
有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）および液晶表示装置（ＬＣＤ）などのような大部分の平板型表示装置には、薄膜トランジスタ（ＴＦＴ）と共に有機絶縁膜が用いられる。
有機絶縁膜は、接触孔などの形成、または導電膜をパターニングする過程において様々なエッチング工程で露出される。しかしながら、有機絶縁膜がエッチング工程、特に乾式エッチング工程で露出されれば、表面粗度が急激に増加する。表面粗度が増加した有機絶縁膜上で導電膜を蒸着してパターニングする場合、有機絶縁膜の表面に導電物質が残存し易い。このように、有機絶縁膜の表面に残存する導電物質によって導電配線間が電気的に絶縁されることができず、短絡が発生するという問題がある。
導電配線間の短絡を防止する技術としては、たとえば下記特許文献１の液晶表示装置の製造方法が知られている。
本発明は、上記問題点を解決するためになされたものであって、本発明の目的は、内部短絡を防ぐ表示装置を提供することにある。
また、本発明の他の目的は、内部短絡を防ぐ前記表示装置の製造方法を提供することにある。
本発明の実施形態によれば、表示装置は、基板と、前記基板上に形成された半導体層と、前記半導体層上に形成された有機絶縁膜と、前記有機絶縁膜上に形成された複数の導電配線と、前記複数の導電配線の間で前記有機絶縁膜に形成されたオープングルーブとを含む。
前記複数の導電配線は、前記オープングルーブを間において互いに離隔してもよい。
前記半導体層上に形成されたゲート電極と、前記ゲート電極と前記半導体層の間に配置されたゲート絶縁膜とをさらに含んでもよい。
前記有機絶縁膜と前記ゲート電極の間に配置された無機絶縁膜をさらに含んでもよい。
前記オープングルーブは前記有機絶縁膜と共に前記無機絶縁膜にも形成されてもよい。
前記無機絶縁膜は、水素を含む窒化シリコン膜を含んでもよい。
前記半導体層は、多結晶シリコン膜をパターニングして形成されてもよい。
前記複数の導電配線は、ソース電極およびドレイン電極を含んでもよい。
前記半導体層と同じ層に形成された第１キャパシタ電極と、前記ソース電極および前記ドレイン電極と同じ層に形成されて前記複数の導電配線の一部である第２キャパシタ電極とをさらに含んでもよい。
前記表示装置は、前記ドレイン電極と連結した画素電極と、前記画素電極上に形成された有機発光層と、前記有機発光層上に形成された共通電極とをさらに含んでもよい。
前記ゲート電極は、ゲート透明層と前記ゲート透明層上に形成されたゲート金属層を含む二重層で形成されてもよい。また、前記画素電極は、前記ゲート電極のゲート透明層と同じ層に同じ素材で形成されてもよい。
また、前記表示装置は、前記ドレイン電極と連結した画素電極と、前記画素電極上に形成された液晶層と、前記液晶層上に形成された共通電極とをさらに含んでもよい。
また、本発明の実施形態によれば、表示装置の製造方法は、基板を設ける段階と、前記基板に半導体層を形成する段階と、前記半導体層上に有機絶縁膜を形成する段階と、前記有機絶縁膜をパターニングしてオープングルーブを形成する段階と、前記有機絶縁膜上に複数の導電配線を形成する段階とを含む。また、前記複数の導電配線は、前記オープングルーブを間において互いに離隔する。
前記半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート電極を形成する段階とをさらに含み、前記有機絶縁膜は前記ゲート電極上に形成されてもよい。
前記複数の導電配線はソース電極およびドレイン電極を含んでもよい。
前記半導体層と同じ層に形成された第１キャパシタ電極と、前記ソース電極および前記ドレイン電極と同じ層に形成されて前記複数の導電配線の一部である第２キャパシタ電極とをさらに含んでもよい。
前記ゲート電極と前記有機絶縁膜の間に無機絶縁膜を形成する段階をさらに含んでもよい。
前記有機絶縁膜、前記無機絶縁膜、および前記ゲート絶縁膜は共に前記半導体層の一部を露出する複数の接触孔を有し、前記複数の接触孔は前記オープングルーブと共に形成されてもよい。
前記複数の接触孔と前記オープングルーブは、前記半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記無機絶縁膜を形成する段階と、前記無機絶縁膜上に前記有機絶縁膜を形成する段階と、ハーフトーン露光を利用したフォトエッチング工程によって前記複数の接触孔が形成される位置の前記有機絶縁膜と前記無機絶縁膜を除去し、前記オープングルーブが形成される位置の前記有機絶縁膜の一部を除去する段階と、エッチング工程によって前記複数の接触孔が形成される位置のゲート絶縁膜を除去して半導体層を露出する段階と、前記オープングルーブが形成される位置に残存する前記有機絶縁膜の残りの一部を除去する段階とによって形成されてもよい。
前記オープングルーブは、前記有機絶縁膜と前記無機絶縁膜を共にパターニングして形成されてもよい。
前記無機絶縁膜は、窒化シリコン膜および酸化シリコン膜のうちの１つ以上を含んでもよい。
前記無機絶縁膜は、シラン、アンモニア、および水素を用いるプラズマ化学気相蒸着法によって形成される窒化シリコン膜を含んでもよい。
前記表示装置の製造方法は、前記ゲート電極上に前記無機絶縁膜を形成した後、アニーリング工程を進行する段階をさらに含んでもよい。
前記アニーリング工程は、摂氏２５０度以上の温度で熱処理する過程を含んでもよい。
本発明の表示装置によれば、内部短絡を防ぐことができる。
また、表示装置に用いられる薄膜トランジスタの半導体層を効果的にアニーリングすることができる。
さらに、本発明の表示装置製造方法によれば、内部短絡を防ぐ前記表示装置を効果的に製造することができる。
本発明の第１実施形態に係る表示装置の構造を概略的に示す平面図である。 図１の表示装置が有する一画素領域を示す配置図である。 図２の薄膜トランジスタ、キャパシタ、および有機発光素子を中心に拡大して示す部分断面図である。 図２の表示装置の製造過程を順に示す断面図である。 図４に後続する断面図である。 図５に後続する断面図である。 図６に後続する断面図である。 図７に後続する断面図である。 図２の表示装置の製造過程を順に示す断面図である。 本発明の第２実施形態に係る表示装置の構造を示す部分断面図である。 本発明の第２実施形態に係る表示装置の構造を示す部分断面図である。
以下、添付の図面を参照しながら、本発明の様々な実施形態について、本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は様々に相違した形態で実現することができ、ここで説明する実施形態に限定されることはない。
また、明細書全体に渡って同一または類似した構成要素については同一する参照符号を付与する。さらに、様々な実施形態において、第１実施形態以外の実施形態では第１実施形態とは異なる構成を中心に説明する。
また、図面に示す各構成の大きさおよび厚さは、説明の便宜のために任意に示したため、本発明が必ずしも示されたものに限定されることはない。図面において、様々な層および領域を明確に表現するために厚さを拡大して示した。さらに、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上に」または「の上に」あるとするとき、これは他の部分の「すぐ上に」にある場合だけではなく、その中間にさらに他の部分がある場合も含む。
以下、図１〜図３を参照しながら、本発明の第１実施形態に係る表示装置１０１について説明する。
図１に示すように、表示装置１０１は、表示領域ＤＡと非表示領域ＮＡに区分された基板１１１を含む。基板１１１の表示領域ＤＡには多数の画素領域ＰＥが形成されて画像を表示し、非表示領域ＮＡには１つ以上の駆動回路９１０，９２０が形成される。ここで、画素領域ＰＥは、画像を表示する最小単位である画素が形成された領域を意味する。しかしながら、本発明の第１実施形態において、必ずしも非表示領域ＮＡにすべての駆動回路９１０，９２０が形成されなければならないのではなく、駆動回路９１０，９２０の一部またはすべてが省略されてもよい。
図２に示すように、本発明の第１実施形態に係る表示装置１０１は、１つの画素領域ＰＥごとに有機発光素子７０と、２つの薄膜トランジスタ（ＴＦＴ）１０，２０と、１つのキャパシタ９０が配置された２Ｔｒ−１Ｃａｐ構造を有する有機発光表示装置である。しかしながら、本発明の第１実施形態がこれに限定されるものではない。したがって、表示装置１０１は、１つの画素領域ＰＥごとに３つ以上の薄膜トランジスタと２つ以上のキャパシタが配置された構造を有する有機発光表示装置であってもよい。さらに、表示装置１０１は、別途の配線がさらに形成されて多様な構造を有するように形成されてもよい。このように、追加で形成される薄膜トランジスタおよびキャパシタのうちの１つ以上は、補償回路を構成してもよい。
補償回路は、各画素領域ＰＥに形成された有機発光素子７０の均一性を向上させ、画質に偏差が生じることを抑制する。一般的に、補償回路は２〜８つの薄膜トランジスタを含んでもよい。
また、基板１１１の非表示領域ＮＡ上に形成された駆動回路９１０，９２０（図１に図示）も追加の薄膜トランジスタを含んでもよい。
有機発光素子７０は、正孔注入電極であるアノード電極と、電子注入電極であるカソード電極と、アノード電極とカソード電極の間に配置された有機発光層とを含む。
具体的には、本発明の第１実施形態において、表示装置１０１は、１つの画素領域ＰＥごとにそれぞれ形成された第１薄膜トランジスタ１０と第２薄膜トランジスタ２０を含む。第１薄膜トランジスタ１０および第２薄膜トランジスタ２０はそれぞれ、ゲート電極１５３，１５６と、半導体層１３３，１３６と、ソース電極１８４，１８７と、ドレイン電極１８５，１８８とを含む。
また、基板１１１上にゲートライン１５１と、データライン１８１と、共通電源ライン１８２とが形成される。１つの画素領域ＰＥは、ゲートライン１５１と、データライン１８１と、共通電源ライン１８２とによって定義されてもよい。しかしながら、画素領域ＰＥがこれに限定されるものではない。また、基板１１１上にキャパシタラインが追加で形成されてもよい。
データライン１８１には、第１薄膜トランジスタ１０のソース電極１８４が連結し、ゲートライン１５１には、第１薄膜トランジスタ１０のゲート電極１５３が連結する。また、第１薄膜トランジスタ１０のドレイン電極１８５とキャパシタ９０との間にノードが形成され、第１薄膜トランジスタ１０のドレイン電極１８５は、キャパシタ９０の第１キャパシタ電極１３９と連結する。また、第１薄膜トランジスタ１０のドレイン電極１８５には、第２薄膜トランジスタ２０のゲート電極１５６が連結する。また、第２薄膜トランジスタ２０のソース電極１８７には、共通電源ライン１８２が連結し、ドレイン電極１８８には、有機発光素子７０のアノード電極が連結する。以下、有機発光素子７０のアノード電極は画素電極とし、カソード電極は共通電極とする。さらに、アノード電極とカソード電極は、その位置が互いに変わってもよい。
第１薄膜トランジスタ１０は、発光させようとする画素領域ＰＥを選択するスイッチング素子として用いられる。第１薄膜トランジスタ１０が瞬間的にターンオンすればキャパシタ９０は蓄電され、このときに蓄電される電荷量はデータライン１８１から印加される電圧の大きさに比例する。また、第１薄膜トランジスタ１０がターンオフした状態で、第２薄膜トランジスタ２０のゲート電位はキャパシタ９０に蓄電された電位によって上昇する。また、第２薄膜トランジスタ２０は、ゲート電位が閾値電圧を超過すればターンオンする。これにより、共通電源ライン１８２に印加された電圧が第２薄膜トランジスタ２０を介して有機発光素子７０に印加され、有機発光素子７０は発光する。
このような画素領域ＰＥの構成は、上述したものに限定されるものではなく、当該技術分野の従事者が容易に変形して実施することができる範囲内で多様に変形が可能である。
以下、図３を参照しながら、本発明の第１実施形態に係る薄膜トランジスタ１０，２０、有機発光素子７０、およびキャパシタ９０の構造を積層順にしたがって詳しく説明する。
基板１１１は、ガラス、石英、セラミック、およびプラスチックなどからなる透明な絶縁性基板で形成される。しかしながら、本発明の第１実施形態がこれに限定されるものではなく、基板１１１がステンレス鋼などからなる金属性基板で形成されてもよい。また、基板１１１がプラスチックなどで形成される場合、フレキシブル（ｆｌｅｘｉｂｌｅ）な基板で形成されてもよい。
基板１１１上には、バッファ層１２０が形成される。バッファ層１２０は、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法または物理気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法を利用し、酸化シリコン膜および窒化シリコン膜などのような絶縁膜を１つ以上含む単層または複層構造で形成される。
バッファ層１２０は、基板１１１で発生する水分または不純物の拡散および浸透を防ぎ、表面を平坦化し、半導体層を形成するための結晶化工程において熱の伝達速度を調節して結晶化が適切になされるように助ける役割を担う。
バッファ層１２０は、基板１１１の種類および工程条件に応じて省略されてもよい。
バッファ層１２０上には、半導体層１３３，１３６および第１キャパシタ電極１３９が形成される。半導体層１３３，１３６および第１キャパシタ電極１３９は、バッファ層１２０上に非晶質シリコン膜を形成し、これを結晶化して多結晶シリコン膜を形成した後、パターニングして形成される。しかしながら、本発明の第１実施形態がこれに限定されるものではない。場合によっては、第１キャパシタ電極１３９は、半導体層１３３，１３６とは異なる素材で形成されてもよい。
半導体層１３３，１３６および第１キャパシタ電極１３９上には、ゲート絶縁膜１４０が形成される。具体的には、ゲート絶縁膜１４０は、バッファ層１２０上で半導体層１３３，１３６および第１キャパシタ電極１３９を覆うように形成される。ゲート絶縁膜１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、および酸化ケイ素（ＳｉＯ２）などのように、当該技術分野の従事者に公知された多様な絶縁物質のうちの１つ以上を含んで形成される。
ゲート絶縁膜１４０上には、ゲート電極１５３，１５６および画素電極７１０が形成される。ゲート電極１５３，１５６は、半導体層１３３，１３６のチャネル領域１３３３，１３６６と重なるように半導体層１３３，１３６上に形成される。半導体層１３３，１３６は、不純物がドーピングされないチャネル領域１３３３，１３６６と、チャネル領域１３３３，１３６６の両側にそれぞれ配置されて不純物がドーピングされたソース領域１３３４，１３６７と、ドレイン領域１３３５，１３６８とに区分される。ゲート電極１５３，１５６は、不純物をドーピングしてソース領域１３３４，１３６７およびドレイン領域１３３５，１３６８を形成する過程において、チャネル領域１３３３，１３６６に不純物がドーピングされることを遮断する役割を担う。また、半導体層１３３，１３６のソース領域１３３４，１３６７およびドレイン領域１３３５，１３６８に不純物をドーピングする過程において、第１キャパシタ電極１３９にも不純物が共にドーピングされてもよい。
また、ゲート電極１５３，１５６は、ゲート透明層とゲート透明層上に形成されたゲート金属層を含む二重層で形成される。ゲート金属層は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、およびタングステン（Ｗ）などのように、当該技術分野の従事者に公知された多様な金属物質のうちの１つ以上を含んで形成される。ゲート透明層は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺＩＴＯ（Ｚｉｎｃ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＩＴＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＩＺＯ（Ｇａｌｌｉｕｍ Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＦＴＯ（Ｆｌｕｏｒｉｎｅ Ｔｉｎ Ｏｘｉｄｅ）、およびＡＺＯ（Ａｌｕｍｉｎｕｍ−Ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）などのような透明導電層のうちの１つ以上を含む。
画素電極７１０は、ゲート電極１５３，１５６のゲート透明層と同じ素材で同じ層に形成される。
ゲート電極１５３，１５６上には、無機絶縁膜１６０が形成される。無機絶縁膜１６０は、窒化シリコン膜および酸化シリコン膜のうちの１つ以上を含む。すなわち、無機絶縁膜１６０は、窒化シリコン膜または酸化シリコン膜で形成された単層で形成されるか、あるいは窒化シリコン膜と酸化シリコン膜とが積層された複層で形成されてもよい。また、無機絶縁膜１６０は水素を含有してもよい。特に、窒化シリコン膜が工程条件上において容易に水素を含有することができる。無機絶縁膜１６０は、絶縁機能以外に半導体層１３３，１３６をアニーリングする過程において半導体層１３３，１３６に水素を供給し、アニーリングが円滑に進められるように助ける役割を担うこともできる。
しかしながら、本発明の第１実施形態がこれに限定されるものではない。したがって、無機絶縁膜１６０は省略されてもよい。すなわち、後述する有機絶縁膜１７０がゲート電極１５３，１５６のすぐ上に形成されてもよい。
また、無機絶縁膜１６０は、画素電極７１０上には形成されない。すなわち、無機絶縁膜１６０は、画素電極７１０を露出するように形成される。
無機絶縁膜１６０上には、有機絶縁膜１７０が形成される。有機絶縁膜１７０は、無機絶縁膜１６０よりも相対的に厚い厚さに形成することが容易である。したがって、有機絶縁膜１７０は、安定した層間絶縁を確保できるように十分に厚い厚さで形成されてもよい。一例として、有機絶縁膜１７０は、３μｍ内外の厚さを有するように形成されてもよい。
また、有機絶縁膜１７０は、無機絶縁膜１６０と同様に画素電極７１０上には形成されない。すなわち、有機絶縁膜１７０も画素電極７１０を露出するように形成される。
有機絶縁膜１７０には、オープングルーブ（ｏｐｅｎ ｇｒｏｏｖｅ）７０８０が形成される。本発明の第１実施形態において、オープングルーブ７０８０は有機絶縁膜１７０に形成され、有機絶縁膜１７０の下に位置する無機絶縁膜１６０を露出する。
また、有機絶縁膜１７０、無機絶縁膜１６０、およびゲート絶縁膜１４０は共に、半導体層１３３，１３６の一部を露出する複数の接触孔７６４４，７６４５，７６４７，７６４８を有する。複数の接触孔７６４４，７６４５，７６４７，７６４８は、半導体層１３３，１３６のソース領域１３３４，１３６７およびドレイン領域１３３５，１３６８の一部を露出する。
また、有機絶縁膜１７０は、第１キャパシタ電極１３９上に形成されたキャパシタ用開口部７０９０を有する。これは、第１キャパシタ電極１３９と第２キャパシタ電極１８９の間の厚さが過度に厚くなることによってキャパシタ９０の容量が低下することを防ぐためである。
有機絶縁膜１７０上には、複数の導電配線１８４，１８５，１８７，１８８，１８９が形成される。複数の導電配線は、ソース電極１８４，１８７と、ドレイン電極１８５，１８８と、第２キャパシタ電極１８９とを含む。また、複数の導電配線は、データライン１８１（図２に図示）および共通電源ライン１８２（図２に図示）をさらに含んでもよい。
また、複数の導電配線１８４，１８５，１８７，１８８，１８９は、ゲート電極１５３，１５６と同様に、当該技術分野の従事者に公知された多様な金属物質のうちの１つ以上を含んで形成されてもよい。
ソース電極１８４，１８７およびドレイン電極１８５，１８８はそれぞれ、接触孔７６４４，７６４５，７６４７，７６４８を介して半導体層１３３，１３６のソース領域１３３４，１３６７およびドレイン領域１３３５，１３６８と接触する。
また、第２キャパシタ電極１８９がソース電極１８４，１８７およびドレイン電極１８５，１８８と同じ位置に形成されたが、本発明の第１実施形態がこれに限定されるものではない。したがって、第２キャパシタ電極１８９はゲート電極１５３，１５６と同じ層に形成されてもよい。
オープングルーブ７０８０は、複数の導電配線１８４，１８５，１８７，１８８，１８９の間に形成される。すなわち、複数の導電配線１８４，１８５，１８７，１８８，１８９は、オープングルーブ７０８０を間において互いに離隔する。このように、オープングルーブ７０８０が複数の導電配線１８４，１８５，１８７，１８８，１８９をそれぞれ囲んで孤立させることにより、各導電配線１８４，１８５，１８７，１８８，１８９を互いに安定的に絶縁させることができる。すなわち、導電配線１８４，１８５，１８７，１８８，１８９をパターニングする過程において導電物質が有機絶縁膜１７０の表面に不必要に残存しても、オープングルーブ７０８０によって導電配線１８４，１８５，１８７，１８８，１８９が互いに短絡することを防ぐことができる。
複数の導電配線１８４，１８５，１８７，１８８，１８９上には画素定義膜１９０が形成される。画素定義膜１９０は、画素電極７１０の一部を露出する画素開口部１９５を含む。画素定義膜１９０は、当該技術分野の従事者に公知された多様な有機または無機物質で形成されてもよい。例えば、画素定義膜１９０は、感光性有機膜でパターニングされた後、熱硬化または光硬化されて形成されてもよい。
有機発光層７２０は画素電極７１０上に形成され、共通電極７３０は有機発光層７２０上に形成される。画素電極７１０、有機発光層７２０、および共通電極７３０は有機発光素子７０となる。さらに、画素電極７１０、有機発光層７２０、および共通電極７３０が順に積層される画素定義膜１９０の画素開口部１９５は、実際に有機発光素子７０の発光領域となる。
このような構成により、本発明の第１実施形態に係る表示装置１０１は、内部短絡を安定的に防ぐことができる。さらに、表示装置１０１に用いられる薄膜トランジスタ１０、２０の半導体層１３３，１３６を効果的にアニーリングすることができる。
以下、図４〜図９を参照しながら、本発明の第１実施形態に係る表示装置１０１の製造方法について説明する。
先ず、図４に示すように、基板１１１上にバッファ層１２０を形成する。バッファ層１２０は、窒化ケイ素（ＳｉＮｘ）の単一膜、または窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯ２）が積層された二重膜構造で形成されてもよい。
次に、バッファ層１２０上に半導体層１３３，１３６および第１キャパシタ電極１３９を形成する。半導体層１３３，１３６はバッファ層１２０上に非晶質シリコン膜を蒸着し、これを結晶化して多結晶シリコン膜を形成した後、パターニングする方法によって形成してもよい。
非晶質シリコン膜を結晶化させる方法としては、固相結晶化法（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザー結晶化法（ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＣ）方法、金属誘導側面結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）方法、およびＳＧＳ結晶化（ｓｕｐｅｒ ｇｒａｉｎ ｓｉｌｉｃｏｎ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法など、当該技術分野の従事者に公知された多様な結晶化方法が用いられてもよい。
次に、半導体層１３３，１３６および第１キャパシタ電極１３９を覆うゲート絶縁膜１４０を形成する。さらに、ゲート絶縁膜１４０上にゲート透明層およびゲート金属層を順に積層させる。
次に、図５に示すように、ゲート透明層およびゲート金属層をパターニングしてゲート電極１５３，１５６および画素電極中間体７１００を形成する。すなわち、ゲート電極１５３，１５６および画素電極中間体７１００は二重層で形成される。
次に、半導体層１３３，１３６に不純物をドーピングする。このとき、半導体層１３３，１３６は、不純物がドーピングされないチャネル領域１３３３，１３６６と、不純物がドーピングされたソース領域１３３４，１３６７と、ドレイン領域１３３５，１３６８とに区分される。ゲート電極１５３，１５６は、半導体層１３３，１３６のチャネル領域１３３３，１３６６に不純物がドーピングされることを遮断する役割を担う。
次に、図６に示すように、ゲート電極１５３，１５６および画素電極中間体７１００上に無機絶縁膜１６０を形成する。無機絶縁膜１６０は、窒化シリコン膜および酸化シリコン膜のうちの１つ以上を含む。すなわち、無機絶縁膜１６０は、窒化シリコン膜または酸化シリコン膜で形成された単層で形成されるか、あるいは窒化シリコン膜と酸化シリコン膜とが積層された複層で形成されてもよい。また、無機絶縁膜１６０は、水素を含有する。
一例として、無機絶縁膜１６０は、シラン、アンモニア、および水素を用いるプラズマ化学気相蒸着（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）法によって形成される窒化シリコン膜を含んでもよい。このように形成された窒化シリコン膜は水素を含有するが、この水素は後述する半導体層１３３，１３６に対するアニーリング工程の効果を向上させる。
次に、アニーリング工程を進めて半導体層１３３，１３６の結晶欠陥を治癒する。アニーリング工程は、摂氏２５０度以上の温度で熱処理する過程を含む。摂氏４００度の温度が加わるとき、半導体層１３３，１３６の結晶欠陥を最も効果的に治癒することができる。
一方、無機絶縁膜１６０が省略されてゲート電極１５３，１５６のすぐ上に有機絶縁膜１７０が形成された状態でアニーリング工程が進められれば、摂氏２５０度以上の温度でアニーリング工程を進め難い。これは、約摂氏２３０度以上の熱が加われば、有機絶縁膜１７０が炭化して損傷するためである。
しかしながら、本発明の第１実施形態では、ゲート電極１５３，１５６のすぐ上に無機絶縁膜１６０を形成してアニーリング工程を進めるため、最適な温度でアニーリング工程を進めることができる。
また、有機絶縁膜１７０よりも窒化シリコン膜のような無機絶縁膜１６０がより多くの水素成分を含むため、無機絶縁膜１６０を形成する場合、より効果的に半導体層１３３，１３６のアニーリング工程を進めることができる。
無機絶縁膜１６０上に有機絶縁膜１７０を形成した後、図７に示すように、ハーフトーン（ｈａｌｆｔｏｎｅ）露光を利用したフォトエッチング工程によって、複数の接触孔７６４４，７６４５，７６４７，７６４８（図８に図示）が形成される位置の有機絶縁膜１７０と無機絶縁膜１６０を除去する。また、画素電極中間体７１００が露出されるように画素電極中間体７１００上の有機絶縁膜１７０と無機絶縁膜１６０をすべて除去する。また、オープングルーブ７０８０が形成される位置の有機絶縁膜１７０の一部を除去する。すなわち、オープングルーブ７０８０が形成される位置の有機絶縁膜１７０はすべて除去されずに一部が残存する。このとき、第１キャパシタ電極１３９上でキャパシタ用開口部７０９０（図８に図示）が形成される位置の有機絶縁膜１７０の一部も共に除去する。
次に、複数の接触孔７６４４，７６４５，７６４７，７６４８が形成される位置のゲート絶縁膜１４０を乾式エッチング工程によって除去する。乾式エッチング工程は、芳香性を有するプラズマエッチング方法が用いられる。乾式エッチング工程にはＣ４Ｆ８、ＳＦ６、およびＣＦ４などのようにフッ素成分を含むガスが用いられる。このとき、オープングルーブ７０８０が形成される位置およびキャパシタ用開口部７０９０が形成される位置に残存する有機絶縁膜１７０は、ゲート絶縁膜１４０をエッチングする過程において有機絶縁膜１７０の下に位置する無機絶縁膜１６０が除去または損傷しないように保護する。これは、有機絶縁膜１７０とゲート絶縁膜１４０のエッチング選択比が異なるために可能となる。反面、無機絶縁膜１６０は、ゲート絶縁膜１４０と同一または類似するエッチング選択比を有する。したがって、有機絶縁膜１７０の残存の部分がなければ、ゲート絶縁膜１４０をエッチングする過程において無機絶縁膜１６０も共にエッチングされるか、あるいは損傷することがある。
次に、図８に示すように、アッシング（ａｓｈｉｎｇ）工程によってオープングルーブ７０８０が形成される位置とキャパシタ用開口部７０９０が形成される位置に残存した有機絶縁膜１７０を除去し、オープングルーブ７０８０およびキャパシタ用開口部７０９０を完成する。
次に、図９に示すように、画素電極中間体７１００のゲート金属層を除去して画素電極７１０を形成する。また、有機絶縁膜１７０上に複数の導電配線１８４，１８５，１８７，１８８，１８９を形成する。複数の導電配線は、ソース電極１８４，１８７と、ドレイン電極１８５，１８８と、第２キャパシタ電極１８９とを含む。
ソース電極１８４，１８７およびドレイン電極１８５，１８８は、複数の接触孔７６４４，７６４５，７６４７，７６４８を介して半導体層１３３，１３６のソース領域１３３４，１３６７およびドレイン領域１３３５，１３６８とそれぞれ接触する。
次に、図３に示すように、画素電極７１０を露出する画素開口部１９５を有する画素定義膜１９０を形成する。また、画素開口部１９５を介して露出された画素電極７１０上に有機発光層７２０および共通電極７３０を順に形成する。
次に、対向基板２１０を配置して有機発光素子７０などをカバーする。
以上のような製造方法により、本発明の第１実施形態に係る表示装置１０１を効果的に製造することができる。これにより、表示装置１０１は、内部短絡を安定的に防ぐことができ、表示装置１０１に用いられる薄膜トランジスタ１０，２０の半導体層１３３，１３６を効果的にアニーリングすることができる。
以下、図１０を参照しながら、本発明の第２実施形態に係る表示装置１０２について説明する。
図１０に示すように、本発明の第２実施形態に係る表示装置１０２は、オープングルーブ７６８０が有機絶縁膜１７０と共に無機絶縁膜１６０にも形成される。すなわち、オープングルーブ７６８０はさらに深い深さを有してもよい。したがって、オープングルーブ７６８０は、各導電配線１８４，１８５，１８７，１８８，１８９を互いに安定的に絶縁させることができる。
このような構成により、表示装置１０２は、内部短絡を安定的に防ぐことができ、表示装置１０２に用いられる薄膜トランジスタ１０，２０の半導体層１３３，１３６を効果的にアニーリングすることができる。
また、本発明の第２実施形態に係る表示装置１０２の製造方法は、オープングルーブ７６８０を有機絶縁膜１７０と無機絶縁膜１６０に共に形成する点を除けば、第１実施形態と同じである。
以下、図１１を参照しながら、本発明の第３実施形態に係る表示装置１０３について説明する。
本発明の第３実施形態に係る表示装置１０３は、有機発光素子７０（図２に図示）の代わりに液晶層３００を含む。具体的には、表示装置１０３は、薄膜トランジスタ２０のドレイン電極１８８と連結した画素電極３１０と、画素電極３１０上に形成された液晶層３００と、液晶層３００上に形成された共通電極３２０とを含む。
液晶層３００は、当該技術分野の従事者に公知された多様な液晶を含んでもよい。
また、表示装置１０３は、液晶層３００を間において基板１１１と対向配置された対向基板２１０をさらに含む。共通電極３２０は、対向基板２１０に形成される。
また、表示装置１０３は、基板１１１および対向基板２１０にそれぞれ取り付けられた偏光板４１０，４２０さらに含んでもよい。
また、第１実施形態と同様に、無機絶縁膜１６０はゲート電極上に形成され、有機絶縁膜１７０は無機絶縁膜１６０上に形成される。有機絶縁膜１７０上には、ソース電極１８７およびドレイン電極１８８を含む複数の導電配線が形成される。
オープングルーブ７０８０は、有機絶縁膜１７０に形成される。複数の導電配線１８７、１８８は、オープングルーブ７０８０を間において互いに離隔する。すなわち、オープングルーブ７０８０は、複数の導電配線１８７，１８８を囲んで孤立させる。
しかしながら、本発明の第３実施形態が上述したものに限定されるものではない。したがって、オープングルーブ７０８０は、第２実施形態と同様に、有機絶縁膜１７０と共に無機絶縁膜１６０にも形成されてもよい。
このような構成により、液晶駆動によって画像を表示する表示装置１０３も、内部短絡を安定的に防ぐことができ、表示装置１０３に用いられる薄膜トランジスタ２０の半導体層１３６を効果的にアニーリングすることができる。
本発明を上述した記載に基づいて好ましい実施形態を用いて説明したが、本発明はこれに限定されるものではなく、添付の特許請求の範囲の概念と範囲を逸脱しない限り多様な修正および変形が可能であるということを、本発明が属する技術分野に従事する者であれば容易に理解できるであろう。
１０，２０ 薄膜トランジスタ、
７０ 有機発光素子、
９０ キャパシタ、
１０１，１０２，１０３ 表示装置、
１１１ 基板、
１２０ バッファ層、
１３３，１３６ 半導体層、
１３９ 第１キャパシタ電極、
１４０ ゲート絶縁膜、
１５３，１５６ ゲート電極、
１６０ 有機絶縁膜、
１７０ 無機絶縁膜、
１８４，１８７ ソース電極、
１８５，１８８ ドレイン電極、
１９０ 画素定義膜、
７１０ 画素電極、
７２０ 有機発光層、
７３０ 共通電極、
９１０，９２０ 駆動回路、
ＤＡ 表示領域、
ＮＡ 非表示領域、
ＰＥ 画素領域。

Claims (24)

  1. 基板と、
    前記基板上に形成された半導体層と、
    前記半導体層上に形成された有機絶縁膜と、
    前記有機絶縁膜上に形成された複数の導電配線と、
    前記複数の導電配線の間で前記有機絶縁膜に形成されたオープングルーブと、
    を含む、表示装置。
  2. 前記複数の導電配線は、前記オープングルーブを間において互いに離隔される、請求項１に記載の表示装置。
  3. 前記半導体層上に形成されたゲート電極と、前記ゲート電極と前記半導体層の間に配置されたゲート絶縁膜とをさらに含む、請求項１または２に記載の表示装置。
  4. 前記有機絶縁膜と前記ゲート電極の間に配置された無機絶縁膜をさらに含む、請求項３に記載の表示装置。
  5. 前記オープングルーブは、前記有機絶縁膜と共に前記無機絶縁膜にも形成される、請求項４に記載の表示装置。
  6. 前記無機絶縁膜は、水素を含む窒化シリコン膜を含む、請求項４または５に記載の表示装置。
  7. 前記半導体層は、多結晶シリコン膜をパターニングして形成される、請求項１〜６のいずれか一項に記載の表示装置。
  8. 前記複数の導電配線は、ソース電極およびドレイン電極を含む、請求項１〜７のいずれか一項に記載の表示装置。
  9. 前記半導体層と同じ層に形成された第１キャパシタ電極と、前記ソース電極および前記ドレイン電極と同じ層に形成されて前記複数の導電配線の一部である第２キャパシタ電極とをさらに含む、請求項８に記載の表示装置。
  10. 前記ドレイン電極と連結した画素電極と、前記画素電極上に形成された有機発光層と、
    前記有機発光層上に形成された共通電極と、をさらに含む、請求項８または９に記載の表示装置。
  11. 前記ゲート電極は、ゲート透明層と前記ゲート透明層上に形成されたゲート金属層を含む二重層で形成され、
    前記画素電極は、前記ゲート電極のゲート透明層と同じ層に同じ素材で形成される、請求項１０に記載の表示装置。
  12. 前記ドレイン電極と連結した画素電極と、前記画素電極上に形成された液晶層と、前記液晶層上に形成された共通電極とをさらに含む、請求項８または９に記載の表示装置。
  13. 基板を設ける段階と、
    前記基板に半導体層を形成する段階と、
    前記半導体層上に有機絶縁膜を形成する段階と、
    前記有機絶縁膜をパターニングしてオープングルーブを形成する段階と、
    前記有機絶縁膜上に複数の導電配線を形成する段階と、
    を含み、
    前記複数の導電配線は、前記オープングルーブを間において互いに離隔される、表示装置の製造方法。
  14. 前記半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート電極を形成する段階とをさらに含み、
    前記有機絶縁膜は、前記ゲート電極上に形成される、請求項１３に記載の表示装置の製造方法。
  15. 前記複数の導電配線は、ソース電極およびドレイン電極を含む、請求項１３または１４に記載の表示装置の製造方法。
  16. 前記半導体層と同じ層に形成された第１キャパシタ電極と、前記ソース電極および前記ドレイン電極と同じ層に形成されて前記複数の導電配線の一部である第２キャパシタ電極とをさらに含む、請求項１５に記載の表示装置の製造方法。
  17. 前記ゲート電極と前記有機絶縁膜の間に無機絶縁膜を形成する段階をさらに含む、請求項１４〜１６のいずれか一項に記載の表示装置の製造方法。
  18. 前記有機絶縁膜、前記無機絶縁膜、および前記ゲート絶縁膜は、共に前記半導体層の一部を露出する複数の接触孔を有し、
    前記複数の接触孔は、前記オープングルーブと共に形成される、請求項１７に記載の表示装置の製造方法。
  19. 前記複数の接触孔と前記オープングルーブは、
    前記半導体層上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記無機絶縁膜を形成する段階と、
    前記無機絶縁膜上に前記有機絶縁膜を形成する段階と、
    ハーフトーン露光を利用したフォトエッチング工程によって、前記複数の接触孔が形成される位置の前記有機絶縁膜と前記無機絶縁膜を除去し、前記オープングルーブが形成される位置の前記有機絶縁膜の一部を除去する段階と、
    エッチング工程によって、前記複数の接触孔が形成される位置のゲート絶縁膜を除去して半導体層を露出する段階と、
    前記オープングルーブが形成される位置に残存する前記有機絶縁膜の残りの一部を除去する段階と、
    によって形成される、請求項１８に記載の表示装置の製造方法。
  20. 前記オープングルーブは、前記有機絶縁膜と前記無機絶縁膜を共にパターニングして形成される、請求項１７〜１９のいずれか一項に記載の表示装置の製造方法。
  21. 前記無機絶縁膜は、窒化シリコン膜および酸化シリコン膜のうちの１つ以上を含む、請求項１７〜２０のいずれか一項に記載の表示装置の製造方法。
  22. 前記無機絶縁膜は、シラン、アンモニア、および水素を用いるプラズマ化学気相蒸着法によって形成される窒化シリコン膜を含む、請求項１７〜２１のいずれか一項に記載の表示装置の製造方法。
  23. 前記ゲート電極上に前記無機絶縁膜を形成した後、アニーリング工程を進める段階をさらに含む、請求項１７〜２２のうちのいずれか一項に記載の表示装置の製造方法。
  24. 前記アニーリング工程は、摂氏２５０度以上の温度で熱処理する過程を含む、請求項２３に記載の表示装置の製造方法。
JP2010272575A 2010-06-09 2010-12-07 表示装置およびその製造方法 Active JP5722604B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0054407 2010-06-09
KR1020100054407A KR101233348B1 (ko) 2010-06-09 2010-06-09 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2011258918A true JP2011258918A (ja) 2011-12-22
JP5722604B2 JP5722604B2 (ja) 2015-05-20

Family

ID=45095508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010272575A Active JP5722604B2 (ja) 2010-06-09 2010-12-07 表示装置およびその製造方法

Country Status (5)

Country Link
US (1) US8481998B2 (ja)
JP (1) JP5722604B2 (ja)
KR (1) KR101233348B1 (ja)
CN (1) CN102280445B (ja)
TW (1) TWI446530B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525780A (ja) * 2013-08-19 2016-08-25 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 有機発光ダイオードの表示デバイスにおける金属配線の短絡を防止する方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2518789B1 (en) * 2011-04-18 2016-04-13 Corning Precision Materials Co., Ltd. Method of manufacturing a light extraction substrate for an electroluminescent device
KR102015986B1 (ko) * 2012-01-06 2019-08-30 삼성디스플레이 주식회사 유기발광 표시장치
KR102644240B1 (ko) 2012-07-20 2024-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101936619B1 (ko) * 2012-10-31 2019-01-09 엘지디스플레이 주식회사 플렉서블 유기전계발광소자 및 그 제조방법
KR101980768B1 (ko) * 2012-12-28 2019-05-21 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR102037374B1 (ko) * 2013-03-27 2019-10-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102077144B1 (ko) * 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR102099865B1 (ko) * 2013-08-12 2020-04-13 삼성디스플레이 주식회사 표시 장치
KR102131963B1 (ko) * 2013-10-15 2020-07-09 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103811532B (zh) * 2014-01-28 2016-07-06 京东方科技集团股份有限公司 一种显示装置及其制作方法
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102266448B1 (ko) * 2014-07-29 2021-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102393369B1 (ko) * 2014-10-14 2022-05-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102327087B1 (ko) * 2014-10-14 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
US9356016B2 (en) * 2014-10-17 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
KR102328678B1 (ko) * 2015-02-09 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102311728B1 (ko) 2015-03-17 2021-10-12 삼성디스플레이 주식회사 표시 장치
KR102396295B1 (ko) * 2015-08-04 2022-05-11 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
KR102582466B1 (ko) 2016-09-21 2023-09-25 삼성디스플레이 주식회사 표시 장치
US10147719B2 (en) * 2016-11-17 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor field effect transistors and manufacturing method thereof
CN107658333A (zh) * 2017-10-31 2018-02-02 京东方科技集团股份有限公司 一种柔性显示面板及其制造方法、柔性显示装置
CN113053922B (zh) * 2021-03-15 2023-03-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP2004038047A (ja) * 2002-07-05 2004-02-05 Alps Electric Co Ltd アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2004056152A (ja) * 2002-07-19 2004-02-19 Sharp Corp 薄膜の形成方法および半導体デバイスの製造方法
JP2004078236A (ja) * 2003-09-17 2004-03-11 Sharp Corp スイッチング素子基板
JP2006058751A (ja) * 2004-08-23 2006-03-02 Mitsubishi Electric Corp アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
JP2006235134A (ja) * 2005-02-24 2006-09-07 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2008015454A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2008205330A (ja) * 2007-02-22 2008-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010020007A (ja) * 2008-07-09 2010-01-28 Toshiba Mobile Display Co Ltd 液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543029B1 (ko) * 1998-07-24 2006-05-11 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100658978B1 (ko) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
JP4101511B2 (ja) 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
JP4947510B2 (ja) 2004-12-24 2012-06-06 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型表示装置及びその製造方法
JP2007027773A (ja) 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR101272489B1 (ko) 2006-10-03 2013-06-07 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 구비하는 전기영동표시장치
KR20090105261A (ko) * 2008-04-02 2009-10-07 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100908236B1 (ko) * 2008-04-24 2009-07-20 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266019A (ja) * 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP2004038047A (ja) * 2002-07-05 2004-02-05 Alps Electric Co Ltd アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
JP2004056152A (ja) * 2002-07-19 2004-02-19 Sharp Corp 薄膜の形成方法および半導体デバイスの製造方法
JP2004078236A (ja) * 2003-09-17 2004-03-11 Sharp Corp スイッチング素子基板
JP2006058751A (ja) * 2004-08-23 2006-03-02 Mitsubishi Electric Corp アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の製造方法
JP2006235134A (ja) * 2005-02-24 2006-09-07 Quanta Display Japan Inc 液晶表示装置とその製造方法
JP2008015454A (ja) * 2006-06-30 2008-01-24 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2008205330A (ja) * 2007-02-22 2008-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010020007A (ja) * 2008-07-09 2010-01-28 Toshiba Mobile Display Co Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525780A (ja) * 2013-08-19 2016-08-25 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． 有機発光ダイオードの表示デバイスにおける金属配線の短絡を防止する方法

Also Published As

Publication number Publication date
CN102280445A (zh) 2011-12-14
TW201220489A (en) 2012-05-16
KR101233348B1 (ko) 2013-02-14
JP5722604B2 (ja) 2015-05-20
US20110303922A1 (en) 2011-12-15
US8481998B2 (en) 2013-07-09
KR20110134687A (ko) 2011-12-15
CN102280445B (zh) 2014-03-26
TWI446530B (zh) 2014-07-21

Similar Documents

Publication Publication Date Title
JP5722604B2 (ja) 表示装置およびその製造方法
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
JP5129228B2 (ja) アレイ基板及びこれの製造方法
US9142780B2 (en) Display device and method for manufacturing the same
JP5863272B2 (ja) ディスプレイ装置及びその製造方法
JP6021770B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
JP5653782B2 (ja) 有機発光ディスプレイ装置及びその製造方法
US9324735B2 (en) Array substrate and manufacturing method thereof, display panel and display device
KR101855406B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
WO2016000336A1 (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
KR20150052645A (ko) 가요성 표시 장치 및 그 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
JP2008102262A (ja) Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
KR20130043634A (ko) 산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치
JP5498892B2 (ja) 薄膜トランジスタ、及びこれを備えた表示装置、並びにそれらの製造方法
JP2008218626A (ja) Ｔｆｔアレイ基板及びその製造方法
KR20050105871A (ko) 유기 전계 발광 표시 소자의 제조방법
KR20110113041A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150326

R150 Certificate of patent or registration of utility model

Ref document number: 5722604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250