KR20130043634A - 산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치 - Google Patents

산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치 Download PDF

Info

Publication number
KR20130043634A
KR20130043634A KR1020127031369A KR20127031369A KR20130043634A KR 20130043634 A KR20130043634 A KR 20130043634A KR 1020127031369 A KR1020127031369 A KR 1020127031369A KR 20127031369 A KR20127031369 A KR 20127031369A KR 20130043634 A KR20130043634 A KR 20130043634A
Authority
KR
South Korea
Prior art keywords
layer
active layer
array substrate
oxide
stop layer
Prior art date
Application number
KR1020127031369A
Other languages
English (en)
Inventor
구앙차이 위엔
죵위엔 우
리이에 두안
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130043634A publication Critical patent/KR20130043634A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명의 실시예는 산화물 TFT 어레이 기판 및 그 제조방법, 및 그것을 포함하는 전자 장치를 제공한다. 본 방법의 실시예에서, 활성층 및 스톱층은 순차적으로 게이트 절연층 상에 형성되고 단일 단계의 연속 에칭 방법에 의해 두차례 패터닝된다. 본 발명의 실시예는 제거, 세정 등의 공정 동안의 산화물 반도체 필름의 표면 및 특성에서의 손상을 피할 수 있어서, 제품의 특성 및 수율이 효과적으로 향상될 수 있고, 연구 및 제조 비용이 감소된다.

Description

산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치{OXIDE TFT ARRAY SUBSTRATE, METHOD FOR MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS USING THE SAME}
본 발명의 실시예는 산화물 박막 트랜지스터 (TFT) 어레이 기판, 그 제조방법, 및 그것을 이용한 전자 장치에 관한 것이다.
산화물 박막 트랜지스터 (TFT)에 대한 초기 연구들은 액티브 디스플레이의 전력 소비를 줄이려는 목적으로 수행되었고 디스플레이를 보다 얇고, 보다 가볍고 보다 빠른 반응성을 갖도록 만들려는 기술을 추구하였다. 새로운 세대의 유기 발광 다이오드 (OLED) 패널은 매우 얇은 프로필, 보다 가벼워진 무게, 그리고 낮은 전력 소비를 가지고 있고, 자기-방출 특성(self-emission property)을 가지며, 보다 생생한 컬러 및 보다 높은 해상도(definition)로 영상을 디스플레이 할 수 있고, 이제 유기 발광 다이오드는 이미 실용단계에 들어섰다. 산화물 박막 트랜지스터는 또한 기존의 저온 폴리-실리콘(low temperature poly-silicon, LTPS) 기술을 대체하고 보다 큰 크기의 디스플레이로 사용될 수 있는 새로운 기술로 여겨지고 있다.
도 2는 종래 산화물 TFT 어레이 기판의 단면도이고, 도 1은 단계(S101) 내지 단계(S111)를 포함하는 종래의 산화물 TFT 어레이 기판의 제조방법의 흐름도이다. 상기 방법에서, 게이트 전극층, 산화물 반도체층, 에칭스톱층(ESL), 데이터 라인층, 접촉홀(contact hole), 및 픽셀 전극이 6개의 패터닝 과정에 의해 각각 형성된다.
산화물 TFT 어레이 기판에서 TFT의 활성층은 산화물 반도체로 형성된다. 활성층 형성은 산화물 TFT 어레이 기판을 제조하는 공정의 핵심 공정인데 다음과 같은 단계를 포함한다:
게이트 절연층 상에 산화물 반도체 활성층을 형성하는 단계(S105)와;
산화물 반도체 활성층을 패터닝하는 단계(S106).
상술한 종래의 공정에서, 산화물 반도체층이 패터닝 공정에서 먼저 패터닝되고 그 후 포토레지스트가 제거 및 세정되고, 그 후 에칭스톱층이 피착(deposition) 및 패터닝(patterning)된다. 산화물 반도체 활성층을 패터닝하기 위한 에칭 공정은 습식 에칭 또는 건식 에칭일 수 있다. 습식 및 건식 에칭 모두 산화물 반도체의 표면에 손상을 일으킬 수 있어서 얻어지는 제품의 특성(property)을 저감시킨다.
본 발명의 실시예에 의해 해결하고자 하는 기술적 문제는 산화물 반도체 활성층의 표면과 특성의 손상을 줄일 수 있는 산화물 TFT 어레이 기판의 제조 방법을 제공하는 것이다.
본 발명의 일 형태는 다음의 단계를 포함하는 산화물 박막 트랜지스터(TFT)어레이 기판의 제조 방법을 제공한다:
베이스 기판상에 게이트 전극 및 게이트 절연층을 순차적으로 형성하는 단계(M1);
활성층 및 스톱층을 형성하는 단계(M2); 및
소스 전극, 드레인 전극, 데이터 라인, 소스 라인, 및 접촉홀을 형성하고 픽셀 전극을 형성하는 단계(M3)를 포함하고
여기에서, 상기 단계(M2)는 다음의 단계를 포함한다:
상기 게이트 절연층 상에 상기 활성층을 형성하되, 상기 활성층은 산화물 반도체 재료를 포함하는 단계(S305);
상기 활성층 상에 상기 스톱층을 형성하는 단계(S306);
상기 활성층 및 상기 스톱층의 적층(laminated layer)에 패터닝 공정을 수행하는 단계(S307);
상기 스톱층 상에 제2 패터닝을 수행하는 단계(S308).
예를 들면, 상기 단계(S307)에서, 상기 활성층 및 상기 스톱층의 적층은 활성층 마스크판으로 패터닝된다.
예를 들면, 상기 단계(S308)에서, 상기 스톱층은 스톱층 마스크판으로 두번째 패터닝된다.
예를 들면, 상기 단계(S307)에서, 활성층 및 상기 스톱층의 적층은 건식 에칭 또는 습식 에칭 방법에 의해 패터닝된다.
예를 들면, 상기 단계(S308)에서, 상기 스톱층은 상기 건식 에칭 또는 습식 에칭 방법에 의해 두번째 패터닝된다.
예를 들면, 상기 단계(S305)에서, 상기 활성층은 마그네트론 스퍼터링법(magnetron sputtering method) 또는 용액법에 의해 상기 게이트 절연층 상에 피착된다.
예를 들면, 상기 활성층용 상기 산화물 반도체 재료는 IGZO, ITGO, IZO 또는 ITO 등이다.
본 발명의 또 다른 형태는 또한 산화물 박막 트랜지스터 어레이 기판을 제공하는데, 이 어레이 기판은 게이트 전극, 소스 전극, 드레인 전극, 게이트 절연층, 활성층, 스톱층, 데이터 라인, 그리고 펙셀 전극을 포함하는데, 여기에서 상기 활성층 및 스톱층은 서로 인접해 있고, 단일 단계의 연속 에칭 방법에 의해 패터닝되고, 상기 활성층은 산화물 반도체 재료를 포함한다.
예를 들면, 상기 활성층용 상기 산화물 반도체 재료는 IGZO, ITGO, IZO 또는 ITO 이다.
본 발명의 또 다른 형태는 또한 상술한 산화물 TFT 어레이 기판을 포함하는 전자 장치를 제공한다.
본 발명의 실시예에 따른 산화물 TFT 어레이 기판의 제조방법은 마스크 노광 공정의 수를 늘이지 않고, 산화물 반도체층 형성 후 제1 패턴화 공정으로 산화물 반도체층을 패터닝하고 나서, 제거 및 세정 등의 후에 에칭스톱층의 피착 등의 공정을 생략한다. 따라서, 상술한 공정에서의 산화물 반도체막의 표면 및 특성의 손상을 피할 수 있다. 또한, 본 발명의 실시예에서는, 순차적으로 형성된 활성층 및 스톱층은 단일 단계의 연속 에칭 방법에 의해 패터닝되어, 제품의 특성 및 수율이 효과적으로 개선되고, 연구 및 제조 비용이 감소된다.
본 발명의 실시예들의 기술적 해결방안을 명확하게 설명하기 위해, 실시예들의 도면에 대해 다음과 같이 간단히 설명한다. 설명되는 도면들은 본 발명의 일부 실시예에만 관련되어 있을 뿐이고, 본 발명을 제한하고자 하는 것이 아니라는 것은 명확하다.
도 1은 종래의 산화물 TFT 어레이 기판의 제조 방법을 도시하는 흐름도;
도 2는 종래의 산화물 TFT 어레이 기판의 단면도;
도 3은 본 발명의 실시예에 따른 산화물 TFT 어레이 기판의 제조 방법을 도시하는 흐름도;
도 4a는 본 발명의 실시예에 따른 단계(S301) 후의 산화물 TFT 어레이 기판의 단면도;
도 4b는 본 발명의 실시예에 따른 단계(S302) 후의 산화물 TFT 어레이 기판의 단면도;
도 4c는 본 발명의 실시예에 따른 단계(S303) 후의 산화물 TFT 어레이 기판의 단면도;
도 4d는 본 발명의 실시예에 따른 단계(S305) 후의 산화물 TFT 어레이 기판의 단면도;
도 4e는 본 발명의 실시예에 따른 단계(S306) 후의 산화물 TFT 어레이 기판의 단면도;
도 4f는 본 발명의 실시예에 따른 단계(S307) 후의 산화물 TFT 어레이 기판의 단면도;
도 4g는 본 발명의 실시예에 따른 단계(S308) 후의 산화물 TFT 어레이 기판의 단면도;
도 4h는 본 발명의 실시예에 따른 단계(S309)에서의 금속층 피착 후의 산화물 TFT 어레이 기판의 단면도;
도 4i는 본 발명의 실시예에 따른 단계(S309) 후의 산화물 TFT 어레이 기판의 단면도;
도 4j는 본 발명의 실시예에 따른 단계(S310)에서의 패시베이션층의 피착 후의 산화물 TFT 어레이 기판의 단면도;
도 4k는 본 발명의 실시예에 따른 단계(S310) 후의 산화물 TFT 어레이 기판의 단면도;
도 4l은 본 발명의 실시예에 따른 단계(S310)에서의 픽셀 전극층 형성 후의 산화물 TFT 어레이 기판의 단면도;
도 5는 본 발명의 실시예에 따른 산화물 TFT 어레이 기판의 단면도이다.
본 발명의 실시예의 목적, 기술적인 상세 내용 및 유용성을 명확히 하기 위해, 실시예의 기술적 해결방안에 대해 본 발명의 실시예에 관련된 도면을 참조하여 명확하고 충분하게 이해할 수 있는 방법으로 설명할 것이다. 설명하는 실시예들은 본 발명의 부분적인 실시예들일 뿐 전체 실시예가 아니라는 것은 명확하다. 당업자라면 여기에 설명되는 실시예에 근거해서 임의의 창의적인 작업 없이도 다른 실시예를 구현할 수 있으며, 이러한 것들은 본 발명의 범위에 포함되어야 할 것이다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터(TFT) 어레이 기판의 제조 방법을 도시하는 흐름도를 보여주고 있다. 도 4A 내지 4L은 본 발명의 실시예에 따른 산화물 TFT 어레이 기판의 제조 공정을 도시한 단면도이다. 그 상세한 내용을 다음에 설명한다.
본 발명의 산화물 TFT 어레이 기판은 서로 교차하여 매트릭스에 배치된 복수의 픽셀 유닛을 정의하는 복수의 게이트 라인 및 복수의 데이터 라인을 포함할 수 있다. 각 픽셀 유닛은 액티브 스위치 소자로서의 TFT 및 픽셀 전극을 포함한다. 하나의 픽셀 유닛에서의 TFT에서, 게이트 전극은 대응하는 게이트 라인과 전기적으로 접속되거나 또는 그와 일체형으로 형성되고, 소스 전극은 대응하는 데이터 라인과 전기적으로 접속 또는 그와 일체형으로 형성되고, 드레인 전극은 대응하는 픽셀 전극에 접속되어 있다. 다른 실시예에서, 어레이 기판은 또한 픽셀 전극과 함께 구동 전기장을 형성할 수 있는 공통 전극을 포함할 수 있다. 다음의 설명은 TFT의 일 픽셀 유닛에만 해당하지만, 다른 TFT들 또한 유사하게 형성할 수 있다.
베이스 기판상에 게이트 전극층을 형성하는 단계(S301).
도 4a에 도시된 바와 같이, 게이트 금속층(402)은 예를 들면, 유리 기판(401)과 같은 베이스 기판상에 마그네트론 스퍼터링법(magnetron sputtering method)에 의해 형성된다. 게이트 금속층(402)을 위한 재료는 다양한 장치 구조 및 제조 공정들에 따른 요구 조건에 근거해서 선택될 수 있다. 일반적으로, 게이트 금속층은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 및 임의의 그 합금 등을 포함한다. 게이트 금속층은 200nm 내지 350nm의 두께를 가질 수 있어서, 게이트 금속층의 평방 저항(square resistance)은 상대적으로 낮은 수준으로 유지될 수 있다.
게이트 금속층의 패터닝 단계(S302).
포토레지스트 마스크가 포토리소그래피 공정에 의해 형성되고 게이트 금속층(402)은, 도 4b에 도시된 바와 같이 게이트 전극(402a)을 형성하도록 포토레지스트 마스크를 이용한 습식 에칭 공정에 의해 패터닝된다. 한편, 이 단계는 또한 게이트 라인(도시되지 않음)과 보조 전극 라인(402b)을 형성할 수 있고, 게이트 라인은 예를 들면 게이트 전극(402a)과 일체형으로 형성된다. 보조 전극 라인(402b)은 예를 들면 보조 콘덴서를 형성하는데 사용된다. 다른 실시예에서, 보조 전극 라인(402b)은 형성되지 않을 수도 있다.
게이트 전극 상에 게이트 절연층(403)을 형성하는 단계(S303).
도 4c에 도시된 바와 같이, 게이트 전극을 패터닝한 후, 그 위에 게이트 패턴을 갖는 베이스 기판(401)은 사전 세정 공정(pre-clean process)에서 세정되고, 게이트 패턴을 갖는 베이스 기판(401) 상에 플라즈마 화학 기상 피착 (PECVD) 공정에 의해 게이트 절연층(403)이 형성된다. 게이트 절연층(403)은 이산화규소막(SiO2 film), 규소질화물막(SiNx film), 산화규소질화물막(SiOxNy film), 산화알루미늄막(Al2O3 film), 산화티타늄막(TiOx film) 또는 다층 구조 막(multi-layered structure film)으로 형성된다.
게이트 절연층에 표면처리 수행하는 단계(S304).
TFT를 준비하는 동안, 게이트 절연층의 표면 특성이 전체 TFT의 특성에 크게 영향을 미치고, 특히 산화물 TFT에 대해 중요한 역할을 한다. 본 실시예에서, 게이트 절연층(403)은 그 표면이 플라즈마로 처리되거나 조절(modification)된다. 그러나, 게이트 절연층(403)이 이미 적절한 표면 특성을 가지고 있다면, 표면 처리는 생략될 수도 있다.
활성층을 형성하는 단계(S305).
산화물 TFT의 제조에서 활성층(404)의 형성은 핵심 단계이다. 본 실시예의 활성층은 산화물 반도체 재료로 형성된다. 본 실시예에서, 활성층(4041)을 위한 산화물 반도체 재료는 도 4d에 도시된 바와 같이, 마그네트론 스퍼터링법에 의해 게이트 절연층(403) 상에 형성된다. 산화물 반도체 재료는 산화인듐갈륨아연(indium gallium zinc oxide(IGZO)), 산화인듐갈륨주석(indium gallium tin oxide(ITGO)), 산화인듐아연(indium zinc oxide(IZO)), 산화인듐주석(indium tin oxide(ITO)), 또는 기타 서로 다른 비율의 합성물을 포함한다.
에칭스톱층(etching stop layer)을 형성하는 단계(S306).
도 4e에 도시된 바와 같이, 에칭스톱층(4051; 스톱층으로 참조됨)은 활성층(403)에 직접 형성된다. 스톱층(405)은 공정에 따라 서로 다른 재료로 형성될 수 있고, 데이터 라인의 패터닝 동안 산화 반도체 필름에 발생하는 손상을 줄이기 위해 SiOx, SiNx, SiOxNy, Al2O3, TiOx 등과 같은 무기물 절연재료일 수 있다.
활성층(4041)과 스톱층(4051)을 순차적으로 형성한 뒤, 활성층(4041)과 스톱층(4051)은 단일 단계의 연속 에칭 방법(single-step continuous etch method, SCEM) 공정에 의해 패터닝되는데, 그 예시적인 단계는 아래에 설명되는 단계(S307) 및 단계(S308)를 포함한다.
활성층(4041) 및 스톱층(4051)의 패터닝 단계(S307).
포토레지스터 마스크는 활성층 패턴을 위한 마스크판을 이용한 포토리소그래피 공정에 의해 형성하고, 액티층(4041) 및 스톱층(4051)의 적층 구조체는 포토레지스트 마스크로 패터닝한다. 스톱층(4051)을 먼저 건식 에칭방법에 의해 패터닝하고, 스톱층(4051)의 에칭 후 활성층(4041)을 패터닝한다. 따라서, 도 4f에 도시된 바와 같이, 패터닝된 활성층(4052) 및 패터닝된 활성층(404)을 형성한다.
패터닝된 스톱층(4052) 상에 두번째 패터닝 공정을 수행하는 단계(S308).
스톱층 패턴을 위한 마스크판을 이용하여 포토리소그래피 공정에 의해 포토레지스터 마스크를 형성하고, 도 4g에 도시된 바와 같이 패터닝된 스톱층(405)을 얻기 위해 포토레지스트 마스크를 이용하여 다시 스톱층(4052)을 패터닝한다. 본 실시예에서, 스톱층(4052)은 건식 에칭 방법에 의해 에칭된다.
소스 전극, 드레인 전극, 데이터 라인 및 소스 라인을 형성하는 단계(S309).
먼저, 예를 들면 도 4h에 도시된 바와 같이 마그네트론 스퍼터링법에 의해 금속층(406)을 피착한다.
이후, 포토레지스트 마스크를 포토리소그래피 공정에 의해 형성하고, 포토레지스트 마스크를 이용한 습식 에칭법에 의해 금속층(406)을 패터닝하여 TFT의 소스 전극 및 드레인 전극(406a와 406b), 데이터 라인 및 소스 라인(도시되지 않았지만 OLED 디스플레이에서 사용될 수 있음)을 형성한다. 얻어진 구조체가 도 4i에 도시되어 있다. 여기에서, 예를 들면, 소스 전극(406b)은 데이터 라인과 일체로 형성된다. 패터닝된 금속층은 또한 데이터 라인층이라 할 수 있다.
금속층(406)의 재료는 다양한 장치의 구조 및 준비 과정들에 따른 필요조건에 근거하여 선택될 수 있다. 예를 들면, 금속층은 몰리브덴(Mo), 몰리브덴/알루미늄/몰리브덴 합금(Mo/Al/Mo alloy), 몰리브덴/알루미늄-네오디뮴/몰리브덴 적층 구조체(Mo/Al-Nd/Mo lamination structure), 구리 및 티타늄 및 그 합금 등으로 제조될 수 있다. 금속층(406)은 100nm 내지 350nm의 두께를 가지고 있어서, 금속층의 평방 저항(square resistance)은 상대적으로 낮은 수준으로 유지된다.
패시베이션층을 형성하고 접촉홀을 형성하는 단계(S310).
TFT의 소스 전극 및 드레인 전극, 데이터 라인, 소스 라인 등을 형성한 후, 도 4j에 도시된 바와 같이 전체 베이스 기판(401) 상에 패시베이션층(407)을 형성한다. 패시베이션층(407)은 예를 들면 SiOx, SiNx, SiOxNy, Al2O3, TiOx 등과 같은 무기 재료로 형성될 수 있다.
포토레지스트 마스크는 포토리소그래피 공정에 의해 형성되고, 패시베이션층(407)은 포토레지스트 마스크를 이용하여 에칭되어 추후 형성될 픽셀 전극에 TFT의 드레인 전극을 연결하기 위한 접촉홀(407)을 형성한다. 접촉홀(407a)이 도 4K에 도시되어 있다.
픽셀 전극을 위한 피착 및 패터닝하는 단계(S311).
도 4l에 도시된 바와 같이, 접촉홀(407a)을 형성한 후, 픽셀 전극층(4081)을 형성하고, 픽셀 전극층(4081)의 재료는 예를 들면 산화인듐주석(indium tin oxide(ITO)), 산화인듐아연(indium zinc oxide(IZO)), 산화주석(tin oxide) 등이 될 수 있다. 포토레지스트 패턴은 포토리소그래피 공정에 의해 형성되고, 픽셀 전극층(4081)은 마스크로서 포토레지스트 패턴을 갖는 습식 에칭법에 의해 패터닝되어 접촉 전극(408a) 및 픽셀 전극(408b)을 형성한다. 얻어진 구조체가 도 5에 도시되어 있다.
본 실시예에서, 게이트 전극층, 활성층, 스톱층, 데이터 라인층, 접촉홀, 및 픽셀 전극이 여섯 개의 포토리소그래피 공정(마스크 노광 공정)에서 순차적으로 형성된다. 마스크 노광 공정을 증가시키지 않고, 산화물 반도체 활성층은 SCEM 방법을 사용하여 적절히 보호되고, 활성층의 채널 영역 상의 직접적인 조사(direct irradiation) 및 에칭을 피할 수 있다. 따라서, TFT의 특성이 개선되고, 어레이 기판의 수율이 증가되고 비용이 감소된다.
예를 들면, 상술한 실시예의 단계(S305)에서, 마그네틱 스퍼터링법, 용액법(solution deposition) 등과 같은 방법은 게이트 절연층 상에 활성층용 산화물 반도체층을 형성하는데 사용될 수 있다.
예를 들면, 상술한 실시예의 단계(S307) 및 단계(S308)에서, 활성층 및 스톱층은 건식 에칭 방법 또는 습식 에칭 방법에 의해 패터닝된다.
본 발명의 다른 실시예는 추가로 도 5에 도시된 바와 같이 상술한 방법에 의해 준비되는 산화물 TFT 어레이 기판을 제공한다. 산화물 TFT 어레이 기판은 베이스 기판(401) 및 베이스 기판(401) 상에 형성된 게이트 라인, 박막 트랜지스터, 데이터 라인 및 픽셀 전극(408b)을 포함하고, 박막 트랜지스터는 게이트 전극(402a), 소스 전극(406b), 드레인 전극(406a), 게이트 절연층(403), 활성층(404) 및 스톱층(405)을 포함하고, 활성층 및 스톱층은 SCEM 공정에 의해 패터닝된다. 활성층은 IGZO, ITGO, IZO, 또는 ITO로 형성된다. 활성층은 SCEM 방법을 사용하여 적절히 보호되기 때문에, 활성층의 채널 영역 상의 직접 조사 및 에칭을 피할 수 있어서, TFT의 특성이 개선되고 높은 수율이 구현되고 비용이 더욱 낮아진다. 본 실시예에서, 산화물 TFT 어레이 기판은 보조 전극 라인(402b)을 더 포함하지만, 이와 달리 이 보조 전극 라인(402b)을 형성하지 않을 수 있다.
본 실시예의 산화물 TFT 어레이 기판은 액정 디스플레이 패널, OLED 디스플레이 패널, 전자 종이 디스플레이 장치 등에 사용될 수 있다.
본 발명의 다른 실시예는 추가로 상술한 어레이 기판을 포함하는 전자 장치를 제공한다. 전자 장치는 액정 디스플레이 패널, 전자 종이 디스플레이, OLED 디스플레이, 휴대폰, 태블릿 PC 등 일 수 있다.
상술한 내용은 본 발명의 바람직한 실시예만을 기재하고 있다. 본 발명의 해결방안의 변경 및 수정이 이 기술 분야의 당업자에 의해 본 발명의 본질 및 범위를 벗어나지 않고 가능하며, 이러한 변경 및 수정도 본 발명의 범위 내에 포함되는 것임을 주지하여야 할 것이다.
401: 기판 402: 게이트 금속층
402a: 게이트 전극 402b: 보조 전극 라인
403: 게이트 절연층 4041: 활성층
404: 패터닝된 활성층 4051: 블록층
4052: 사전 패터닝된 블록층 405: 패터닝된 블록층
406: 금속층 406a: 드레인 전극
406b: 소스 전극 407: 패시베이션층
407a: 접촉홀 408: 픽셀 전극층
408a: 접촉 전극 408b: 픽셀 전극

Claims (10)

  1. 게이트 전극 및 게이트 절연층을 베이스 기판상에 순차적으로 형성하는 단계(M1),
    활성층 및 스톱층을 형성하는 단계(M2),
    소스 전극, 드레인 전극, 데이터 라인, 소스 라인, 및 접촉홀을 형성하고 픽셀 전극을 형성하는 단계(M3)를 포함하고,
    상기 단계(M2)는,
    상기 게이트 절연층 상에 상기 활성층을 형성하는 단계(S305) - 상기 활성층은 산화물 반도체 재료를 포함함 - ,
    상기 활성층 상에 상기 스톱층을 형성하는 단계(S306),
    상기 활성층 및 상기 스톱층의 적층(laminated layer)에 패터닝 공정을 수행하는 단계(S307),
    상기 스톱층 상에 제2 패터닝 공정을 수행하는 단계(S308)를 포함하는
    산화물 박막 트랜지스터(TFT) 어레이 기판의 제조방법.
  2. 제1항에 있어서, 상기 단계(S307)에서 상기 활성층 및 상기 스톱층의 적층은 활성층 마스크판으로 패터닝되는 산화물 박막 트랜지스터 어레이 기판의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 단계(S308)에서, 상기 스톱층은 스톱층 마스크판으로 두번째 패터닝되는 산화물 박막 트랜지스터 어레이 기판의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 단계(S307)에서, 상기 활성층 및 상기 스톱층의 적층은 건식 에칭법 또는 습식 에칭법에 의해 패터닝되는 산화물 박막 트랜지스터 어레이 기판의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 단계(S308)에서, 상기 스톱층은 건식 에칭법 또는 습식 에칭법에 의해 두번째 패터닝되는 산화물 박막 트랜지스터 어레이 기판의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 단계(S305)에서, 상기 활성층은 마그네트론 스퍼터링법 또는 용액법으로 상기 게이트 절연층 상에 피착되는 산화물 박막 트랜지스터 어레이 기판의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 활성층용 상기 산화물 반도체 재료는 산화인듐갈륨아연(IGZO) 또는 산화인듐갈륨주석(ITGO)인 산화물 박막 트랜지스터 어레이 기판의 제조방법.
  8. 게이트 전극, 소스 전극, 드레인 전극, 게이트 절연층, 활성층, 스톱층, 데이터 라인 및 픽셀 전극을 포함하고, 상기 활성층 및 상기 스톱층은 서로 인접해 있고 단일 단계의 연속 에칭 방법에 의해 패터닝되고, 상기 활성층은 산화물 반도체 재료를 포함하는 산화물 박막 트랜지스터 어레이 기판.
  9. 제8항에 있어서, 상기 활성층용 상기 산화물 반도체 재료는 산화인듐갈륨아연(IGZO) 또는 산화인듐갈륨주석(ITGO)인 산화물 박막 트랜지스터 어레이 기판.
  10. 제8항 또는 제9항에 기재된 상기 산화물 박막 트랜지스터 어레이 기판을 포함하는 전자 장치.
KR1020127031369A 2011-08-22 2012-08-20 산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치 KR20130043634A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110241809.X 2011-08-22
CN201110241809XA CN102629574A (zh) 2011-08-22 2011-08-22 一种氧化物tft阵列基板及其制造方法和电子器件
PCT/CN2012/080380 WO2013026382A1 (zh) 2011-08-22 2012-08-20 氧化物tft阵列基板及其制造方法和电子器件

Publications (1)

Publication Number Publication Date
KR20130043634A true KR20130043634A (ko) 2013-04-30

Family

ID=46587802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127031369A KR20130043634A (ko) 2011-08-22 2012-08-20 산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치

Country Status (6)

Country Link
US (1) US20130207100A1 (ko)
EP (1) EP2743977A4 (ko)
JP (1) JP2014524666A (ko)
KR (1) KR20130043634A (ko)
CN (1) CN102629574A (ko)
WO (1) WO2013026382A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
CN102956714A (zh) * 2012-10-19 2013-03-06 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制造方法、阵列基板及显示装置
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW595004B (en) * 2003-05-28 2004-06-21 Au Optronics Corp Manufacturing method of CMOS TFT device
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN101032027B (zh) * 2004-09-02 2010-10-13 卡西欧计算机株式会社 薄膜晶体管及其制造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
US7576354B2 (en) * 2005-12-20 2009-08-18 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of fabricating the same
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101999970B1 (ko) * 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JPWO2010061721A1 (ja) * 2008-11-27 2012-04-26 コニカミノルタホールディングス株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN101770121B (zh) * 2008-12-26 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件

Also Published As

Publication number Publication date
JP2014524666A (ja) 2014-09-22
EP2743977A4 (en) 2015-03-25
EP2743977A1 (en) 2014-06-18
CN102629574A (zh) 2012-08-08
WO2013026382A1 (zh) 2013-02-28
US20130207100A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
US9748280B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
JP6092896B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法、並びに表示装置
JP5329487B2 (ja) 有機発光表示装置及びその製造方法
TWI584456B (zh) 有機發光顯示裝置及其製造方法
CN104362125B (zh) 阵列基板及其制作方法、显示装置
JP6021770B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
JP6129206B2 (ja) Ｔｆｔアレイ基板の製造方法
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
WO2016000336A1 (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
WO2016026246A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置
WO2016023294A1 (zh) 阵列基板及制备方法和显示装置
WO2013097554A1 (zh) Tft阵列基板的制造方法
WO2015196633A1 (zh) 一种阵列基板的制造方法、阵列基板及显示装置
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
TW201301500A (zh) 有機發光顯示裝置及其製造方法
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
WO2015192397A1 (zh) 薄膜晶体管基板的制造方法
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR20130043634A (ko) 산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치
KR20150078352A (ko) 유기발광다이오드 표시장치의 제조방법
WO2012101994A1 (ja) 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板
KR20110113041A (ko) 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application