WO2013026382A1 - 氧化物tft阵列基板及其制造方法和电子器件 - Google Patents

氧化物tft阵列基板及其制造方法和电子器件 Download PDF

Info

Publication number
WO2013026382A1
WO2013026382A1 PCT/CN2012/080380 CN2012080380W WO2013026382A1 WO 2013026382 A1 WO2013026382 A1 WO 2013026382A1 CN 2012080380 W CN2012080380 W CN 2012080380W WO 2013026382 A1 WO2013026382 A1 WO 2013026382A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
active layer
array substrate
tft array
oxide
Prior art date
Application number
PCT/CN2012/080380
Other languages
English (en)
French (fr)
Inventor
袁广才
吴仲远
段立业
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to JP2014526372A priority Critical patent/JP2014524666A/ja
Priority to US13/702,393 priority patent/US20130207100A1/en
Priority to KR1020127031369A priority patent/KR20130043634A/ko
Priority to EP12794159.9A priority patent/EP2743977A4/en
Publication of WO2013026382A1 publication Critical patent/WO2013026382A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

提供一种氧化物TFT阵列基板及其制造方法和电子器件，包括：在栅极绝缘层上先后连续形成有源层和阻挡层，通过同歩连续刻蚀工艺对有源层和阻挡层进行二次图形化工艺，如此避免制备过程中剥离、清洗等工艺过程对氧化物半导体薄膜表面及特性的影响，提高产品的性能和良率。

Description

氧化物 TFT阵列基板及其制造方法和电子器件 技术领域
本发明的实施例涉及一种氧化物 TFT 阵列基板及其制造方法和电子器 件。 背景技术
氧化物薄膜晶体管 ( TFT )最初的研究是为了降低有源显示器件的能耗, 令显示器件的更薄更轻， 而且速度更快而研发的技术。 新一代有机发光显示 ( Organic Light-Emitting Diode, OLED ) 面板具有外形超薄、 重量轻、 耗电 低， 同时具有自身发光的特点， 可以提供更艳丽的色彩和更清晰的影像， 已 经开始正式走上实用阶段。氧化物 TFT技术也被人们认为是能够代替现有低 温多晶硅技术（ Low Temperature Poly Silicon, LTPS )用于大尺寸显示领域 的技术。
图 2为传统的氧化物 TFT阵列基板截面图； 图 1为传统的氧化物 TFT 阵列基板制造方法的流程框图， 包括步骤 S101~S111。 该方法通过 6次曝光 掩膜（Mask )来分别形成栅极层、氧化物半导体层、阻挡层（Etch Stop Layer, ESL ) , 数据线层， 接触孔（Via hole )和像素电极。
氧化物 TFT阵列基板的薄膜晶体管的有源层釆用了氧化物半导体。有源 层的制作是氧化物 TFT阵列基板制作的关键环节， 其步骤包括：
5105、 在栅极绝缘层形成氧化物半导体有源层；
5106、 对氧化物半导体有源层进行图形化。
上述传统技术工艺对氧化物半导体层先进行一次构图工艺将氧化物半导 体进行图形化， 而后经过光刻胶去除、 清洗等工艺后再进行阻挡层的沉积和 图形化。 对有源层氧化物半导体图形化工艺主要的刻蚀工艺有两种： 湿法刻 蚀和干法刻蚀。 无论釆用哪种刻蚀工艺， 都不能避免对氧化物半导体薄膜表 面造成损害， 影响最后产品的性能。 发明内容 本发明的实施例要解决的技术问题之一是： 提供一种减小对有源层氧化 物半导体表面及性能影响的氧化物 TFT阵列基板的制造方法。
本发明的一个方面提供了一种氧化物薄膜晶体管 （TFT ) 阵列基板的制 造方法， 包括步骤：
Ml、 在基底基板上依次制备栅极和栅极绝缘层；
M2、 制备有源层和阻挡层；
M3、 制备源极、 漏极、 数据线、 电源线和接触孔， 并制备像素电极； 其中， 所述步骤 M2包括：
5305、 在所述栅极绝缘层上形成所述有源层， 所述有源层包括氧化物半 导体材料；
5306、 所述有源层上形成所述阻挡层；
5307、 对所述有源层和所述阻挡层的叠层进行图形化；
5308、 对所述阻挡层进行二次图形化。
例如， 步骤 S307使用有源层掩模板， 对所述有源层和所述阻挡层的叠 层进行图形化。
例如， 步骤 S308釆用阻挡层掩模板， 对所述阻挡层二次图形化。
例如， 步骤 S307 中使用干法刻蚀或者湿法刻蚀对有源层和阻挡层的叠 层进行图形化。
例如， 步骤 S307 中使用干法刻蚀或者湿法刻蚀对阻挡层进行二次图形 化。
例如， 步骤 S305 中使用磁控溅射沉积法或者溶液法在在栅极绝缘层上 形成有源层。
例如， 有源层的氧化物半导体材料为 IGZO、 ITGO、 IZO或 ITO等。 本发明的另一方面还提供了一种氧化物 TFT阵列基板，包括栅极、源极、 漏极、 栅绝缘层、 有源层、 阻挡层、 数据线和像素电极， 所述有源层和阻挡 层彼此相邻， 且通过同步连续刻蚀工艺实现图形化的， 所述有源层包括氧化 物半导体材料。
例如， 所述有源层的氧化物半导体材料为 IGZO、 ITGO、 IZO或 ITO。 本发明的再一方面还提供了一种电子器件， 包括上述的氧化物 TFT阵列 基板。 本发明实施例的氧化物 TFT 阵列基板制造方法在没有增加曝光掩膜次 数的情况下， 减少了在氧化物半导体成膜之后， 先进行一次构图工艺使氧化 物半导体进行图形化， 而后经过剥离、 清洗等工艺后再进行阻挡层的沉积等 工艺步骤， 由此避免了上述工艺过程中对氧化物半导体薄膜表面及特性的影 响。 进一步， 本发明实施例对于连续形成的有源层和阻挡层釆用同步连续刻 蚀的工艺过程可以有效的提高产品的性能和良率， 进而减少了研发和生产成 本。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1是传统的氧化物 TFT阵列基板制造方法的流程图；
图 2是传统的氧化物 TFT阵列基板的截面图；
图 3是本发明实施例氧化物 TFT阵列基板制造方法流程图；
图 4A是本发明实施例步骤 S301后氧化物 TFT阵列基板的截面图； 图 4B是本发明实施例步骤 S302后氧化物 TFT阵列基板的截面图； 图 4C是本发明实施例步骤 S303后氧化物 TFT阵列基板的截面图； 图 4D是本发明实施例步骤 S305后氧化物 TFT阵列基板的截面图； 图 4E是本发明实施例步骤 S306后氧化物 TFT阵列基板的截面图； 图 4F是本发明实施例步骤 S307后氧化物 TFT阵列基板的截面图； 图 4G是本发明实施例步骤 S308后氧化物 TFT阵列基板的截面图； 图 4H是本发明实施例步骤 S309沉积金属层后氧化物 TFT阵列基板的 截面图；
图 41是本发明实施例步骤 S309后氧化物 TFT阵列基板的截面图； 图 4J是本发明实施例步骤 S310沉积钝化层后氧化物 TFT阵列基板的截 面图；
图 4K是本发明实施例步骤 S310后氧化物 TFT阵列基板的截面图； 图 4L是本发明实施例步骤 S310形成像素电极层后的氧化物 TFT阵列基 板的截面图； 图 5是本发明实施例的氧化物 TFT阵列基板的截面图。
401-基板； 402-栅极金属层； 402a-栅极； 402b-辅助电极线；
403-栅极绝缘层；
4041-有源层； 404-图形化的有源层；
4051-阻挡层； 4052-初步图形化的阻挡层； 405-图形化的阻挡层;
406-金属层； 406a-漏极； 406b-源极；
407-钝化层； 407a-接触孔；
408-像素电极层； 408a-接触电极； 408b-像素电极。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图， 对本发明实施例的技术方案进行清楚、 完整地描述。 显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。
本发明一个实施例的氧化物薄膜晶体管 ( TFT )阵列基板制造方法的流程 框图如图 3所示。 图 4A〜图 4L为本发明该实施例的氧化物 TFT阵列基板的制造 过程中的截面图。 具体说明如下。
本实施例所得到的氧化物 TFT阵列基板可以包括多条栅线和数据线，这些 栅线和数据线彼此交叉定义了成矩阵排列的多个像素单元， 每个像素单元包 括薄膜晶体管和像素电极， 该薄膜晶体管作为有源开关元件。 一个像素单元 的薄膜晶体管的栅极与对应的栅线电连接或一体形成， 源极与对应的数据线 电连接或一体形成， 漏极与对应的像素电极连接。 在另一个实施例中， 阵列 基板还可以包括公共电极， 该公共电极与像素电极协作形成驱动电场。 下面 的描述仅针对一个像素单元的薄膜晶体管进行， 但是其他的薄膜晶体管可以 同样地形成。
S301、 在基底基板上形成栅极层。
如图 4 A所示， 釆用磁控溅射的方法在作为基底基板示例的玻璃基板 401 上形成栅极金属层 402。栅极金属层的材料根据不同的器件结构和工艺要求可 以进行选择， 通常被釆用的栅极金属包括 Mo、 Cu、 Ti或其合金等， 厚度一般 釆用 200nm-350 nm, 以令其方块电阻保持在一个相对比较低的水平。
S302、 对栅极金属层进行图形化。
通过光刻工艺形成光刻胶掩膜， 然后使用该光刻胶掩膜通过湿法刻蚀的 方式， 对栅极金属层 402进行图形化， 形成图 4B中所示的栅极 402a。 同时， 本 步骤还可以形成栅线（未示出）和辅助电极线 402b, 该栅线例如与栅极 402a 一体形成。 辅助电极线 402b例如用于辅助电容； 在另一个实施例中， 也可以 不形成辅助电极线 402b。
S303、 在栅极上形成栅极绝缘层 403。
如图 4C所示， 在栅极图形化后， 通过 Pre-clean (成膜前清洗）工艺对形 成有栅极图形的基底基板 401进行清洗，之后通过 PECVD (等离子体增强化学 气相淀积法）， 在带有栅极图形的基底基板 401上制备栅极绝缘层 403。 栅极绝 缘层 403的材料可以为二氧化硅（Si02 )薄膜、 氮化硅（SiNx )薄膜， 氮氧化 硅（SiOxNy )薄膜， 氧化铝 （A1203 )薄膜、 氧化钛（TiOx )薄膜或复合的多 层结构的薄膜。
S304、 对栅极绝缘层进行表面处理。
在 TFT的制备过程中，栅极绝缘层表面的特性对整个 TFT的特性的影响起 着重要的作用， 在氧化物 TFT中显现得尤其重要。 本实施例中釆用等离子体 ( Plasma )对栅极绝缘层 403进行处理或者表面修饰。 然而， 如果所形成的栅 极绝缘层 403具有恰当的表面特性， 则该表面处理步骤可以省略。
S305、 形成有源层。
氧化物 TFT制作关键的环节就是有源层 404的制作。 本实施例的有源层使 用了氧化物半导体材料。 本实施例釆用磁控溅射沉积方法在栅极绝缘层 403上 制备形成有源层 4041的氧化物半导体材料， 如图 4D所示。 所使用的氧化物半 导体材料包括铟镓辞氧化物 （IGZO )、 铟镓锡氧化物 （ITGO )、 铟辞氧化物 ( IZO )、 氧化铟锡（ITO )等或其不同比例的配合物。
S306、 形成刻蚀阻挡层。
在有源层 403上直接形成刻蚀阻挡层（简称阻挡层） 4051 , 如图 4E所示。 阻挡层 405其材料因不同的工艺要求而不同， 通常需用如 SiOx、 SiNx, SiOxNy、 A1203、 TiOx等无机绝缘材料， 以减少在数据线图形化的过程中， 对氧化物半 导体薄膜造成伤害。 在有源层 4041和阻挡层 4051依次形成之后， 通过同步连续刻蚀 ( Single-step Continuous Etch Method, SCEM )工艺对有源层 4041和阻挡层 4051进行图形化， 其一个示例性的步骤包括 S307和 S308：
S307、 对有源层 4041和阻挡层 4051进行图形化。
釆用有源层图形的掩模板进行光刻工艺形成光刻胶掩膜， 然后使用该光 刻胶掩膜对有源层 4041和阻挡层 4051的叠层进行图形化工艺。 本实施例釆用 干法刻蚀的方法首先对阻挡层 4051进行图形化； 在阻挡层 4051被刻蚀之后， 对有源层 4041进行图形化； 由此， 得到初步图形化的有源层 4052以及图形化 的有源层 404, 如图 4F所示。
S308、 对初步图形化的阻挡层 4052进行二次图形化。
釆用阻挡层图形的掩模板进行光刻工艺得到光刻胶掩膜， 然后使用该光 刻胶掩膜对阻挡层 4052进行二次刻蚀工艺， 从而得到图形化的阻挡层 405, 如 图 4G所示。 本实施例釆用干法刻蚀对阻挡层 4052进行刻蚀。
S309、 形成源极、 漏极、 数据线和电源线。
首先，例如釆用磁控溅射的方法在表面沉积一层金属层 406,如图 4H所示。 然后， 进行光刻工艺得到光刻胶掩膜， 然后使用该光刻胶掩膜釆用湿法 刻蚀的方法对金属层 406进行图形化工艺形成以形成 TFT的源极 406b和漏极 406a以及形成数据线和电源线（在 OLED显示器中使用， 此处未示出）， 完成 后结构如图 41所示。这里源极 406b例如与数据线一体形成。该结构层也可以被 称为数据线层。
金属层 406的材料可以根据不同的器件结构和工艺要求进行选择， 例如可 釆用的电极金属包括 Mo, Mo/Al/Mo合金， Mo/Al-Nd/Mo叠层结构的电极、 Cu 以及金属钛及其合金， ITO电极等， 厚度一般釆用 100 匪 -350 nm, 以令其方 块电阻保持在一个相对比较低的水平。
S310、 形成钝化层并形成接触孔（Via hole )。
在形成了 TFT的源极、 漏极以及数据线、 电源线等之后， 在整个基底基板 401之上形成一层钝化层 407, 如图 4J所示。 该钝化层 407的材料例如为 SiOx、 SiNx, SiOxNy、 A1203、 TiOx等无机绝缘材料。
进行光刻工艺得到光刻胶掩膜， 然后使用该光刻胶掩膜对钝化层 407进行 刻蚀以形成接触孔 407, 用以实现例如 TFT的漏极以及与之后形成的像素电极 的连接。 所形成的接触孔 407a如图 4K所示。
S311、 像素电极的沉积及图形化。
如图 4L所示， 在接触孔 407a形成之后， 形成像素电极层 4081 , 其材料例 如为铟锡氧化物 （ITO )、 铟辞氧化物 （ΙΖΟ )、 氧化锡等。
进行光刻工艺得到光刻胶图形， 然后釆用该光刻胶图形通过湿法刻蚀的 方法对像素电极层 4081进行图形化， 形成接触电极 408a和像素电极 408b , 完 成后结构如图 5所示。
本实施例中， 使用了 6次光刻工艺 （曝光掩膜工艺）来依次形成栅极层、 有源层、 阻挡层、 数据线层、 接触孔和像素电极。 在不增加曝光掩膜次数的 情况下，釆用 SCEM方法很好的保护了有源层氧化物半导体，避免了对有源层 的沟道区域的直接光照和刻蚀。这改善了 TFT器件的性能，从而对阵列基板良 率的提升和成本的降低起到非常关键的作用。
例如， 上述实施例步骤 S305中可以使用磁控溅射沉积法或者溶液法等方 法在栅极绝缘层上形成用于有源层的氧化物半导体层。
例如， 上述实施例步骤 S307和步骤 S308中可以使用干法刻蚀或者湿法刻 蚀对有源层和阻挡层进行图形化。
本发明的另一个实施例还提供了一种氧化物 TFT阵列基板， 其釆用上述 方法制得， 如图 5所示。 所述氧化物 TFT阵列基板包括基底基板 401以及形 成在基底基板 401之上的栅线、 薄膜晶体管、 数据线和像素电极 408b, 薄膜 晶体管包括栅极 402a、 源极 406b、 漏极 406a、 栅绝缘层 403、 有源层 404和 阻挡层 405, 而所述有源层和阻挡层通过 SCEM工艺实现图形化而得到。 所 述有源层的材料可以为 IGZO、 ITGO、 IZO或 ITO。 由于釆用 SCEM方法很 好地保护了有源层，避免了有源层的沟道区域被直接光照和刻蚀，改善了 TFT 器件的性能， 并且具有更高的良率， 更低的成本。 该实施例中， 氧化物 TFT 阵列基板还包括形成在基底基板 401之上的辅助电极线 402b, 但是该辅助电 极线 402b也可以不形成。
本发明实施例的氧化物 TFT阵列基板可以用于液晶显示面板、 OLED显 示面板、 电子纸显示装置等。
本发明的再一个实施例还提供了一种电子器件， 使用了上述的阵列基板。 所述电子器件可以为液晶面板、 电子纸显示屏、 OLED显示屏、 手机、 平板 电脑等。
以上所述仅是本发明的优选实施例， 应当指出， 对于本技术领域的普通 技术人员来说， 在不脱离本发明技术原理的前提下， 还可以做出若干改进和 替换， 这些改进和替换也应视为本发明的保护范围。

Claims

权利要求书
1、 一种氧化物薄膜晶体管 （TFT ) 阵列基板的制造方法， 包括步骤： Ml、 在基底基板上依次制备栅极和栅极绝缘层；
M2、 制备有源层和阻挡层；
M3、 制备源极、 漏极、 数据线、 电源线和接触孔， 并制备像素电极； 其中， 所述步骤 M2包括：
S305、 在所述栅极绝缘层上形成所述有源层， 所述有源层包括氧化物半 导体材料；
S306、 所述有源层上形成所述阻挡层；
5307、 对所述有源层和所述阻挡层的叠层进行图形化；
5308、 对所述阻挡层进行二次图形化。
2、 如权利要求 1所述的氧化物 TFT阵列基板的制造方法， 其中， 所述 步骤 S307使用有源层掩模板， 对所述有源层和所述阻挡层的叠层进行图形 化。
3、 如权利要求 1或 2所述的氧化物 TFT阵列基板的制造方法， 其中， 所述步骤 S308釆用阻挡层掩模板， 对所述阻挡层二次图形化。
4、 如权利要求 1-3任一所述的氧化物 TFT阵列基板的制造方法， 其中， 所述步骤 S307 中使用干法刻蚀或者湿法刻蚀对所述有源层和所述阻挡层的 叠层进行图形化。
5、 如权利要求 1-4任一所述的氧化物 TFT阵列基板的制造方法， 其中， 所述步骤 S308中使用干法刻蚀或者湿法刻蚀对所述阻挡层进行二次图形化。
6、 如权利要求 1-5任一所述的氧化物 TFT阵列基板的制造方法， 其中， 所述步骤 S305 中使用磁控溅射沉积法或者溶液法在所述栅极绝缘层上形成 所述有源层。
7、 如权利要求 1-6任一所述的氧化物 TFT阵列基板的制造方法， 其中， 所述有源层的氧化物半导体材料为 IGZO或 ITGO。
8、 一种氧化物 TFT阵列基板， 包括栅极、 源极、 漏极、 栅绝缘层、 有 源层、 阻挡层、 数据线和像素电极， 其中， 所述有源层和阻挡层彼此相邻， 且通过同步连续刻蚀工艺实现图形化的 ,所述有源层包括氧化物半导体材料。
9、 如权利要求 8所述的氧化物 TFT阵列基板， 其中， 所述有源层的氧 化物半导体材料为 IGZO或 ITGO。
10、 一种电子器件， 包括权利要求 8或 9所述的氧化物 TFT阵列基板。
PCT/CN2012/080380 2011-08-22 2012-08-20 氧化物tft阵列基板及其制造方法和电子器件 WO2013026382A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014526372A JP2014524666A (ja) 2011-08-22 2012-08-20 酸化物ｔｆｔアレイ基板及びその製造方法並びに電子デバイス
US13/702,393 US20130207100A1 (en) 2011-08-22 2012-08-20 Oxide tft array substrate, method for manufacturing the same, and electronic apparatus using the same
KR1020127031369A KR20130043634A (ko) 2011-08-22 2012-08-20 산화물 박막 트랜지스터 어레이 기판, 그 제조방법 및 그것을 이용한 전자장치
EP12794159.9A EP2743977A4 (en) 2011-08-22 2012-08-20 THIN FILM OXIDE TRANSISTOR NETWORK SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND ELECTRONIC DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201110241809.X 2011-08-22
CN201110241809XA CN102629574A (zh) 2011-08-22 2011-08-22 一种氧化物tft阵列基板及其制造方法和电子器件

Publications (1)

Publication Number Publication Date
WO2013026382A1 true WO2013026382A1 (zh) 2013-02-28

Family

ID=46587802

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/080380 WO2013026382A1 (zh) 2011-08-22 2012-08-20 氧化物tft阵列基板及其制造方法和电子器件

Country Status (6)

Country Link
US (1) US20130207100A1 (zh)
EP (1) EP2743977A4 (zh)
JP (1) JP2014524666A (zh)
KR (1) KR20130043634A (zh)
CN (1) CN102629574A (zh)
WO (1) WO2013026382A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
CN102956714A (zh) * 2012-10-19 2013-03-06 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制造方法、阵列基板及显示装置
CN104167365A (zh) * 2014-08-06 2014-11-26 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及制作方法、显示装置
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
CN101685835A (zh) * 2008-07-31 2010-03-31 株式会社半导体能源研究所 半导体装置及其制造方法
CN101770121A (zh) * 2008-12-26 2010-07-07 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW595004B (en) * 2003-05-28 2004-06-21 Au Optronics Corp Manufacturing method of CMOS TFT device
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
US7576354B2 (en) * 2005-12-20 2009-08-18 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of fabricating the same
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101999970B1 (ko) * 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JPWO2010061721A1 (ja) * 2008-11-27 2012-04-26 コニカミノルタホールディングス株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
CN101685835A (zh) * 2008-07-31 2010-03-31 株式会社半导体能源研究所 半导体装置及其制造方法
CN101770121A (zh) * 2008-12-26 2010-07-07 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件

Also Published As

Publication number Publication date
JP2014524666A (ja) 2014-09-22
EP2743977A4 (en) 2015-03-25
EP2743977A1 (en) 2014-06-18
KR20130043634A (ko) 2013-04-30
CN102629574A (zh) 2012-08-08
US20130207100A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
JP6092896B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法、並びに表示装置
WO2016041304A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9478562B2 (en) Array substrate and manufacturing method thereof, display device, thin film transistor and manufacturing method thereof
US9236405B2 (en) Array substrate, manufacturing method and the display device thereof
JP5722604B2 (ja) 表示装置およびその製造方法
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
WO2016000336A1 (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
WO2016026246A1 (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法和显示装置
WO2013104228A1 (zh) Tft阵列基板的制造方法
WO2016023294A1 (zh) 阵列基板及制备方法和显示装置
WO2013097554A1 (zh) Tft阵列基板的制造方法
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
WO2013097529A1 (zh) 薄膜晶体管、阵列基板以及显示器件
WO2014166176A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
WO2013127200A1 (zh) 阵列基板及其制造方法和显示装置
WO2015196633A1 (zh) 一种阵列基板的制造方法、阵列基板及显示装置
WO2013104226A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示器件
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
WO2014131242A1 (zh) 薄膜晶体管阵列基板、制备方法以及显示装置
JP2015501549A (ja) 薄膜トランジスターアレイ基板
WO2013139135A1 (zh) 阵列基板及其制作方法、显示装置
WO2016045238A1 (zh) 阵列基板及其制作方法、液晶显示装置
WO2013026382A1 (zh) 氧化物tft阵列基板及其制造方法和电子器件
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20127031369

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13702393

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012794159

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2014526372

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12794159

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE