CN101685835A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101685835A
CN101685835A CN200910159685A CN200910159685A CN101685835A CN 101685835 A CN101685835 A CN 101685835A CN 200910159685 A CN200910159685 A CN 200910159685A CN 200910159685 A CN200910159685 A CN 200910159685A CN 101685835 A CN101685835 A CN 101685835A
Authority
CN
China
Prior art keywords
film
semiconductor layer
dielectric film
thin
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910159685A
Other languages
English (en)
Other versions
CN101685835B (zh
Inventor
山崎舜平
宫入秀和
秋元健吾
白石康次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201210278085.0A priority Critical patent/CN102779844B/zh
Publication of CN101685835A publication Critical patent/CN101685835A/zh
Application granted granted Critical
Publication of CN101685835B publication Critical patent/CN101685835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Abstract

在有源矩阵型显示装置中，构成电路的薄膜晶体管的电特性很重要，且该电特性影响到显示装置的性能。对反交错型薄膜晶体管使用包含In、Ga及Zn的氧化物半导体膜，以减少电特性的偏差。为了解决课题，不接触于大气地进行溅射法来连续地形成栅绝缘膜、氧化物半导体层、沟道保护膜的三层。另外，采用在氧化物半导体层中的重叠于沟道保护膜的区域的厚度比接触于导电膜的区域的厚度厚的结构。

Description

半导体装置及其制造方法
技术领域
本发明涉及包括由将氧化物半导体膜用于沟道形成区的薄膜晶体管(下面称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明的一个方式涉及将以液晶显示面板为代表的电光学装置及具有有机发光元件的发光显示装置用作部件而安装的电子设备。
注意，在本说明书中，半导体装置是指利用半导体特性来发挥功能的所有装置。电光学装置、半导体电路及电子设备都是半导体装置。
背景技术
近年来，对有源矩阵型显示装置(液晶显示装置、发光显示装置、电泳显示装置)进行着积极的研究开发，在该有源矩阵型显示装置中的配置为矩阵状的显示像素的每个中设置由TFT构成的开关元件。在有源矩阵型显示装置中，每个像素(或1个点)设置有开关元件，且在其像素密度与简单矩阵方式相比增加的情况下可以进行低电压驱动，所以是有利的。
此外，将氧化物半导体膜用于沟道形成区来制造薄膜晶体管(TFT)等，并应用于电子器件及光器件的技术受到关注。例如，可举出将ZnO用作氧化物半导体膜的TFT及将InGaO3(ZnO)m用作氧化物半导体膜的TFT。在专利文献1或专利文献2等中公开了将这些使用氧化物半导体膜的TFT形成在具有透光性的衬底上并用作图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开2007-123861
[专利文献2]日本专利申请公开2007-96055
在有源矩阵型显示装置中，构成电路的薄膜晶体管的电特性很重要，且该电特性影响到显示装置的性能。特别是，在薄膜晶体管的电特性中，阈值电压(Vth)很重要。在场效应迁移率高、阈值电压值也高，或场效应迁移率高、阈值电压值为负的情况下，作为电路难以控制。在采用阈值电压值高且阈值电压的绝对值大的薄膜晶体管的情况下有如下忧虑，即在驱动电压低的状态下不能发挥作为TFT的开关功能，而是成为负载。此外，当阈值电压值为负时，容易处于所谓的常导通(normally on)状态，其中即使栅极电压为0V，也在源电极和漏电极之间流过电流。
在n沟道型薄膜晶体管的情况下，优选采用只有当对栅极电压施加正电压时，才形成沟道而开始产生漏极电流的晶体管。如下晶体管不适合用于电路的薄膜晶体管：除非增高驱动电压，否则不形成沟道的晶体管；在负电压状态下也形成沟道而流过漏极电流的晶体管。
本发明的课题之一在于：提供一种结构，该结构是使用包含In、Ga及Zn的氧化物半导体膜的薄膜晶体管的栅极电压尽量相近于0V的正阈值电压形成沟道的。
另外，本发明的课题之一还在于：减少使用包含In、Ga及Zn的氧化物半导体膜的薄膜晶体管的电特性的偏差。尤其是，在液晶显示装置中，当各个元件之间的偏差大时，有发生起因于其TFT特性的偏差的显示不均匀的忧虑。
此外，在具有发光元件的显示装置中，也有如下忧虑：当配置为在像素电极中流过恒定的电流的TFT(驱动电路的TFT或配置于像素的对发光元件供给电流的TFT)的导通电流(Ion)的偏差大时，在显示画面中产生亮度的偏差。
薄膜晶体管的阈值电压值被认为受到氧化物半导体层的界面、即氧化物半导体层和栅绝缘膜的界面，或氧化物半导体层和电极的界面所带来的很大的影响。
于是，通过在清洁的状态下形成这些界面，可以提高薄膜晶体管的电特性并防止制造工序的复杂化，从而实现具备量产性和高性能的薄膜晶体管。
发明内容
不接触于大气地利用溅射法或PCVD法来连续地形成栅绝缘膜、氧化物半导体层、沟道保护膜的三层，以便在清洁状态下形成上述界面。优选的是，通过在减压下连续地形成这三层可以实现具有良好的界面的氧化物半导体层，并且可以实现TFT的截止时的泄漏电流低且电流驱动能力高的薄膜晶体管。
本说明书中所公开的一个实施方式是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极；通过溅射法不接触于大气地层叠栅电极上的第一绝缘膜、第一绝缘膜上的氧化物半导体层、氧化物半导体层上的第二绝缘膜；选择性地蚀刻第二绝缘膜并在重叠于栅电极的位置上形成保护膜；将保护膜用作掩模来蚀刻氧化物半导体层的上层；在氧化物半导体层及保护膜上形成导电膜；将保护膜用作蚀刻停止层来选择性地蚀刻上述导电膜。
本发明解决至少一个上述课题。
在上述制造工序中，也可以在同一个处理室内形成第一绝缘膜和氧化物半导体层。因为第一绝缘膜和氧化物半导体层的界面离形成沟道的区域近，所以在同一个处理室内形成在提高所获得的TFT的电特性如场效应迁移率的方面上是有效的。另外，第一绝缘膜和氧化物半导体层的界面清洁，因此可以减少阈值电压值的偏差、导通电流(Ion)的偏差。作为在同一个处理室内进行层叠的优点，可以举出如下几点：可以减少所使用的处理室的个数；可以防止在不同的处理室之间传送衬底时微粒或水分等附着到衬底。
再者，在上述制造工序中，可以在同一个处理室内形成第一绝缘膜、氧化物半导体层、以及第二绝缘膜。因为氧化物半导体层和第二绝缘膜的界面离截止时泄漏电流流过的路径近，所以在同一个处理室内形成在降低所获得的TFT电特性如截止时的泄漏电流的方面上是有用的。另外，除了第一绝缘膜和氧化物半导体层的界面之外，氧化物半导体层和第二绝缘膜的界面也清洁，因此也可以减少每个元件之间的偏差。
另外，在上述制造工序中，其特征之一在于在只有氧的气氛下或在含有小于10％的惰性气体并含有大于等于90％的氧的气氛下，通过溅射法形成第一绝缘膜。作为靶材使用绝缘材料、金属材料、或半导体材料。通过该溅射法可以获得氧过剩的第一绝缘膜。进而，如果在氧过剩的第一绝缘膜上形成氧过剩的氧化物半导体层，则因为都是氧过剩的膜，所以可以使界面状态稳定，而提高TFT的可靠性。
再者，其特征之一还在于在只有氧的气氛下或在含有小于10％的惰性气体并含有大于等于90％的氧的气氛下，使用至少包含In、Ga、以及Zn的氧化物半导体靶材，通过溅射法形成氧化物半导体层。氧化物半导体层可以利用脉冲激光蒸镀法(PLD法)及电子束蒸镀法等的气相法，但是从量产性之观点来看，溅射法是适合的。
另外，其特征之一还在于在只有氧的气氛或含有小于10％的惰性气体并含有大于等于90％的氧的气氛下，通过溅射法形成第二绝缘膜。不接触于大气连续地形成氧过剩的SiOx膜、氧过剩的IGZO半导体层、以及氧过剩的沟道保护膜，据此，因为三层都是氧过剩的膜，所以可以使界面状态稳定，而提高TFT的可靠性。通过连续地形成三层，可以减少阈值的偏差、防止电特性的劣化、以及减少TFT偏移到常导通状态一侧，理想的是不发生偏移。
本说明书中的连续成膜是指：在从采用溅射法或PCVD法进行的第一成膜工序到采用溅射法或PCVD法进行的第二成膜工序的一系列过程中，放置有被处理衬底的气氛被控制为不与大气等的污染气氛接触而总是真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过进行连续成膜，可以防止水分等再次附着到清洁化了的被处理衬底地进行成膜。
本说明书中的连续成膜的范围包括在同一个处理室中进行从第一成膜工序到第二成膜工序的一系列过程的情况。
此外，本说明书中的连续成膜的范围还包括：在不同的处理室中进行从第一成膜工序到第二成膜工序的一系列过程的情况下，在结束第一成膜工序之后，不与大气接触地在处理室之间传送衬底来进行第二成膜。
注意，本说明书中的连续成膜的范围还包括：在第一成膜工序和第二成膜工序之间具有衬底传送工序、对准工序、逐渐冷却工序或为了得到第二工序所需要的温度而对衬底进行加热或冷却的工序等。
但是，本说明书中的连续成膜的范围不包括在第一成膜工序和第二成膜工序之间具有清洗工序、湿法蚀刻、抗蚀剂形成等的使用液体的工序的情况。
另外，在上述制造方法中，在进行用来形成沟道保护膜的构图时或在其后，有意地蚀刻氧化物半导体层的一部分以形成厚度薄的区域。因此，通过本发明的一个方式的制造方法，可以形成在氧化物半导体层中与沟道保护膜的区域重叠的厚度比与导电膜的区域接触的厚度厚的特征的结构。
如此，通过上述制造方法得到的半导体装置的结构也是本发明的一个方式的特征之一，其结构是一种半导体装置，包括：在具有绝缘表面的衬底上的栅电极；在栅电极上的第一绝缘膜；在第一绝缘膜上的氧化物半导体层；以及在氧化物半导体层上的第二绝缘膜及导电膜，其中氧化物半导体层和第二绝缘膜接触的第一区域与栅电极至少一部分重叠，氧化物半导体层和导电膜接触的第二区域中的氧化物半导体层的厚度比第一区域中的氧化物半导体层的厚度薄。
在上述结构中，氧化物半导体层为至少包含In、Ga及Zn的氧化物半导体膜。包含In、Ga及Zn的氧化物半导体膜(IGZO膜)具有其载流子浓度越高，空穴迁移率也越高的特性。另外，在不施加栅电压及源极-漏极间电压的状态下，至少包含In、Ga及Zn的氧化物半导体膜的在室温下的电子载流子浓度大于等于1×1011cm-3且小于等于1×1017cm-3。当薄膜晶体管的氧化物半导体层超过该电子载流子浓度范围时，阈值电压容易成为负的，而容易处于即使栅极电压为0V，在源电极和漏电极之间也会流过电流的所谓的常导通状态。
利用上述结构，可以实现一种使用包含In、Ga及Zn的氧化物半导体膜的薄膜晶体管的栅极电压尽量相近于0V的正阈值电压形成沟道的结构。
注意，因为第一绝缘膜用作栅绝缘膜，所以优选使用与形成在上方的氧化物半导体层的界面特性优良的材料。例如可以举出通过溅射法形成的氧化硅膜、氧化铝膜、氧化镁膜、氮化铝膜、或氧化钇膜等。另外，也可以采用将这些多种绝缘膜层叠为多层的结构。考虑用作栅绝缘膜，来确定该第一绝缘膜的厚度。栅绝缘膜的厚度典型为50nm至500nm。
注意，因为第二绝缘膜用作沟道保护膜，所以优选使用与形成在下方的氧化物半导体层的界面特性优良的材料。例如可以举出通过溅射法形成的氧化硅膜、氧化铝膜、氧化镁膜、氮化铝膜、或氧化钇膜等。通过将第二绝缘膜用作沟道保护膜，可以防止对于所谓的背沟道在进行工序时的损伤(蚀刻时的等离子体及蚀刻剂所引起的膜厚度降低、氧化等)，可以提高半导体装置的可靠性，所述背沟道是与接触于IGZO半导体层的栅绝缘膜的面相反一侧的区域。
此外，也可以对第一绝缘膜或第二绝缘膜中添加少量的卤素元素例如氟、氯等来使钠等的可移动离子固定化。优选将第一绝缘膜或第二绝缘膜所包含的卤素元素的浓度设定为采用二次离子质谱分析法(SIMS)的分析而获得的浓度峰值大于等于1×1015cm-3且小于等于1×1020cm-3的范围内。第一绝缘膜或第二绝缘膜所包含的卤素元素具有如下作用：抑制因钠等可移动的离子从包含钠等碱金属的玻璃衬底进入到半导体区域中而使TFT的电特性发生的变化。
另外，导电膜用作源电极或漏电极。导电膜由铝或铜、或添加了硅、钛、钕、钪、钼等的提高耐热性的元素或防止小丘的元素的铝合金的单层或叠层形成。其中，作为与氧化物半导体层的界面特性优良的材料，可以举出钛。尤其是作为导电膜使用钛膜、铝膜、钛膜的叠层的电阻低并以钛膜在上下夹持，因此不容易产生因铝膜引起的小丘，适于用作作为源电极或漏电极。
另外，也可以采用在栅电极和通过溅射法得到的第一绝缘膜之间还具有氮化硅膜或氮氧化硅膜的结构。就是说，栅绝缘膜也可以采用两层或更多层的叠层，作为与氧化物半导体层接触的最上层的第一绝缘膜优选为通过溅射法形成的氧化硅膜，在其下层设置的绝缘膜优选为通过等离子体CVD法等形成的氮化硅膜或氮氧化硅膜。通过设定由等离子体CVD法等形成的氮化硅膜或氮氧化硅膜，用作防止在TFT的制造工序中衬底表面被蚀刻的蚀刻停止层。氮化硅膜或氮氧化硅膜也具有如下作用：可以抑制因钠等可移动离子从包含钠等碱金属的玻璃衬底进入到半导体区域中而使TFT的电特性发生的变化。
在本说明书中，作为氧氮化硅膜，是指其组成中的氧含量大于氮含量，在使用卢瑟福背散射法(RBS：Rutherford BackscatteringSpectrometry)及氢前散射法(HFS：Hydrogen Forward Scattering)进行测量时，作为浓度范围包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的硅、以及0.1原子％至10原子％的氢的物质。另外，作为氮氧化硅，是指其组成中的氮含量大于氧含量，在使用RBS及HFS进行测量时，作为浓度范围包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的硅、10原子％至30原子％的氢的物质。注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含有比率包含在上述范围内。
在本说明书中，如“上”、“下”、“侧”、“水平”、“垂直”等的表示方向的词是指以在衬底表面上配置有装置的情况下的衬底面为标准的方向。
通过连续地形成三层，可以实现一种结构，该结构是使用包含In、Ga及Zn的氧化物半导体膜的薄膜晶体管的栅极电压尽量相近于0V的正阈值电压形成沟道的。另外，通过连续地形成三层，可以减少阈值的偏差、防止电特性的劣化、以及减少TFT偏移到常导通一侧，在理想情况下可以消除偏移。
附图说明
图1A至1E是表示本发明的一个方式的制造工序的截面图；
图2是表示多处理室型制造装置的俯视图；
图3是表示薄膜晶体管的截面结构的一例的图；
图4A和4B是表示薄膜晶体管的截面结构的一例的图；
图5A和5B是说明显示装置的框图的图；
图6是说明信号线驱动电路的结构的图；
图7是说明信号线驱动电路的工作的时序图；
图8是说明信号线驱动电路的工作的时序图；
图9是说明移位寄存器的结构的图；
图10是说明图9所示的触发器的连接结构的图；
图11A和11B是液晶显示装置的像素的俯视图及截面图；
图12是电子纸的截面图；
图13A和13B是发光显示装置的像素的俯视图及截面图；
图14是表示像素等效电路图的图；
图15A至15C是表示发光元件的截面的图；
图16A和16B是发光模块的俯视图及截面图；
图17A1和17A2是液晶模块的俯视图，并且17B1和17B2是液晶模块的截面图；
图18是液晶显示装置的截面图；
图19A至19D是表示电子设备的一例的图；
图20是表示电子设备的一例的图；
图21和21B是表示电子设备的一例的图；
图22是表示电子设备的一例的图；
图23是表示电子设备的一例的图。
(附图标记说明)
100：衬底；101：栅电极；102：第一绝缘膜；103：第二绝缘膜；104：第三绝缘膜；105：IGZO半导体层；106：绝缘物；107：沟道保护膜；108：薄的区域；109：源电极；110：漏电极；111：半导体膜
具体实施方式
下面对本发明的一个方式进行说明。
实施方式1
在本实施方式中，使用图1A至图2对薄膜晶体管及其制造工序进行说明。
首先，在衬底100上形成栅电极101，并形成覆盖栅电极101的第一绝缘膜102(参照图1A)。
作为衬底100，除了如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等通过熔融法或浮法制造的无碱玻璃衬底、以及陶瓷衬底之外，还可以使用具有可耐受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以应用在不锈钢合金等的金属衬底的表面设置有绝缘膜的衬底。作为衬底100的尺寸，可以使用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，也可以在形成栅电极101之前，在衬底100上形成基底绝缘膜。作为基底绝缘膜，可以通过CVD法或溅射法等，以氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层形成。
使用钛、钼、铬、钽、钨、银、金、铜、铝等金属材料或它们的合金材料来形成栅电极101。例如，作为栅电极101，可以使用CuO、Cu-Mg-O、Cu-Ca-O、Cu-Mn-O、Al-Ni合金、Al-Ni-La合金、Al-Nd合金等。可以通过溅射法或真空蒸镀法在衬底100上形成导电膜，通过光刻技术或喷墨法在该导电膜上形成掩模，并且使用该掩模蚀刻导电膜，来形成栅电极101。另外，也可以使用银、金、铜等导电纳米膏通过喷墨法喷出并焙烧来形成栅电极101。另外，作为为了提高栅电极101的密接性和防止栅电极101扩散到衬底和基底膜中的阻挡金属，也可以在衬底100及栅电极101之间提供上述金属材料的氮化物膜。另外，栅电极101可以由单层结构或叠层结构形成，例如可以使用在衬底100一侧层叠钼膜和铝膜的结构、层叠钼膜和铝与钕的合金膜的结构、层叠钛膜和铝膜的结构、层叠钛膜、铝膜及钛膜的结构等。
在此，通过溅射法形成铝膜和钼膜的叠层膜，并且利用光刻技术选择性地进行蚀刻。此时，使用第一块光掩模板。注意，由于要在栅电极101上形成半导体膜及布线，因此优选将其端部加工为锥形，以便防止半导体膜及布线的断裂。
可以通过CVD法或溅射法等利用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成第一绝缘膜102。该第一绝缘膜102是栅绝缘膜的第一层。在此，第一绝缘膜102通过等离子体CVD法形成氮化硅膜。当作为栅电极101的材料使用有可能产生小丘的材料时，该氮化硅膜具有防止产生小丘的效果。
接下来，通过溅射法以不接触于大气的方式连续地形成作为栅绝缘膜的第二层的第二绝缘膜103、半导体膜111、第三绝缘膜104(参照图1B)。通过以不接触于大气的方式连续地进行成膜，成品率高，并且薄膜界面的可靠性稳定。另外，可以形成各叠层界面而不被大气成分或悬浮在大气中的污染杂质元素污染。
从以不接触于大气的方式连续地形成上述三层的观点来看，优选使用图2所示的多处理室型制造装置。
在图2所示的制造装置的中央部，设置有具备传送衬底的传送机构(典型的是自动传送装置81)的传送室80，并且传送室80通过闸阀83联结有卡匣室(cassette chamber)82，其中设置有容纳要搬入到传送室中或从传送室中搬出的多个衬底的卡匣盒(cassette case)。
此外，多个处理室分别通过闸阀84至88联结到传送室。在此，示出了将五个处理室联结到俯视形状呈六角形的传送室80的例子。注意，通过改变传送室的俯视形状，可以改变能够联结的处理室的数量。例如，当改为四角形时可以联结三个处理室，当改为八角形时可以联结七个处理室。
五个处理室中的至少一个处理室是进行溅射的溅射处理室。溅射处理室是至少在处理室内部设置有溅射靶材、用来对靶材进行溅射的电力施加机构及气体导入单元、将衬底保持在预定位置上的衬底支架等。此外，在溅射处理室内设置有控制处理室中的压力的压力控制单元，以使溅射处理室中成为减压状态。
作为溅射法，有将高频电源用作溅射用电源的RF溅射法、和DC溅射法，还有以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用在形成绝缘膜的情况下，而DC溅射法主要用在形成金属膜的情况下。
此外，还有能够设置材料不同的多个靶材的多元溅射装置(multi-source sputtering apparatus)。多元溅射装置既可以在同一个处理室中层叠形成不同的材料膜，又可以在同一个处理室中使多种材料同时放电来进行成膜。
另外，还有在处理室中具备磁铁机构的采用磁控溅射法的溅射装置、以及采用ECR溅射法的溅射装置，该ECR溅射法采用不使用辉光放电而使用微波产生的等离子体。
作为溅射处理室所使用的方法，适当地使用上述各种溅射法。
此外，作为成膜方法，还有在成膜时使靶材物质和溅射气体成分发生化学反应来形成它们的化合物薄膜的反应溅射法、以及在成膜时也对衬底施加电压的偏压溅射法。
此外，在五个处理室中的其他处理室中之一是在溅射之前对衬底进行预热等的加热处理室、在溅射之后冷却衬底的冷却处理室或进行等离子体处理的处理室。
接下来，说明制造装置的工作的一例。
将容纳被成膜面朝下的衬底94的衬底卡匣安装在卡匣室82中，并利用设置于卡匣室82的真空排气单元使卡匣室成为减压状态。注意，预先对各处理室及传送室80的内部利用设置在它们上的真空排气单元进行减压。通过上述步骤，可以当在各处理室之间传送衬底期间不接触大气而维持清洁的状态。
注意，在被成膜面朝下的衬底94上预先至少设置有栅电极。例如，也可以在衬底和栅电极之间设置可通过等离子体CVD法而获得的氮化硅膜、氮氧化硅膜等的基底绝缘膜。在将包含碱金属的玻璃衬底用作衬底94的情况下，基底绝缘膜具有如下作用：抑制因钠等的可移动离子从衬底进入到其上的半导体区中而使TFT的电特性发生变化的现象。
在此，通过等离子体CVD法形成覆盖栅电极的氮化硅膜，并使用形成了第一层栅绝缘膜的衬底，相当于图1A所示的衬底。另外，第一层栅绝缘膜相当于图1A所示的第一绝缘膜102。通过等离子体CVD法形成的氮化硅膜致密，并通过将它用作第一层栅绝缘膜可以抑制针孔等的产生。注意，虽然在此示出栅绝缘膜是叠层的例子，但是不局限于此，也可以采用单层或三层以上的叠层。
接下来，开启闸阀83并利用自动传送装置81将第一个衬底94从卡匣中取出，开启闸阀84并将第一个衬底94传送到第一处理室89中，然后关闭闸阀84。在第一处理室89中，利用加热器或灯加热对衬底94进行加热来去除附着于衬底94的水分等。特别是，当栅绝缘膜含有水分时，会造成TFT的电特性变化，所以在进行溅射成膜之前的加热是有效的。注意，当在卡匣室82中设置衬底的阶段充分地去除了水分时，不需要该加热处理。
此外，也可以在第一处理室89中设置等离子体处理单元，并对第一层栅绝缘膜的表面进行等离子体处理。另外，还可以在卡匣室82中设置加热单元并在卡匣室82中进行加热以去除水分。
接着，开启闸阀84并利用自动传送装置81将衬底传送到传送室80，开启闸阀85将衬底传送到第二处理室90中，然后关闭闸阀85。
在此，第二处理室90是采用RF磁控溅射法的溅射处理室。在第二处理室90中，形成用作第二层栅绝缘膜的氧化硅膜(SiOx膜)。作为第二栅绝缘膜，除了氧化硅膜之外，还可以使用氧化铝膜(Al2O3膜)、氧化镁膜(MgOx膜)、氮化铝膜(AlNx膜)、氧化钇膜(YOx膜)等。第二层栅绝缘膜相当于图1B所示的第二绝缘膜103。
此外，也可以对第二层栅绝缘膜中添加少量的卤素元素例如氟、氯等来使钠等的可移动离子固定化。作为这种方法，在处理室中导入包含卤素元素的气体进行溅射。但是，在引入包含卤素元素的气体的情况下，处理室的排气单元需要设置将排出的气体无害化的除害装置。优选将栅绝缘膜所包含的卤素元素的浓度设定为采用二次离子质谱分析法(SIMS)的分析而获得的浓度峰值大于等于1×1015cm-3且小于等于1×1020cm-3的范围内。
在获得SiOx膜的情况下，可以采用如下方法：作为靶材使用人造石英并使用稀有气体、典型地使用氩的溅射法；或作为靶材使用单晶硅并与氧气体发生化学反应而获得SiOx膜的反应溅射法。在此，为了使SiOx膜包含极多的氧，作为靶材使用人造石英，在只有氧的气氛下，或在氧大于等于90％且Ar小于等于10％的气氛下进行溅射，来形成具有氧过剩的SiOx膜。
在形成SiOx膜之后，以不接触大气的方式开启闸阀85并利用自动传送装置81将衬底传送到传送室80，开启闸阀86并将衬底传送到第三处理室91中，然后关闭闸阀86。
在此，第三处理室91是采用DC磁控溅射法的溅射处理室。在第三处理室91中，形成用作半导体层111的氧化金属层(IGZO半导体层)。在本说明书中，将用包含In、Ga及Zn的氧化物半导体膜形成的半导体膜记为“IGZO半导体层”。IGZO半导体层的金属元素的组成比率的自由度高，并且以宽范围的混合比用作半导体层。例如，作为一例也可以举出含有10重量％的氧化锌的氧化铟、将氧化铟、氧化镓、氧化锌分别以等摩尔混合的材料、或者膜中的金属元素的存在比率为In∶Ga∶Zn＝2.2∶2.2∶1.0的氧化物。为了减少薄膜晶体管的电特性的偏差，IGZO半导体层优选为非晶状态。可以在稀有气体气氛下或氧气氛下使用包含In、Ga及Zn的氧化物半导体靶材形成氧化金属层。作为IGZO半导体层的成膜条件例子，可以在如下条件下成膜：使用直径为8英寸的包含In、Ga、Zn的氧化物半导体靶材(将氧化铟(In2O3)、氧化镓(Ga2O3)、氧化锌(ZnO)分别以等摩尔混合并烧结的靶材)，将衬底和靶材之间的距离设定为170mm、压力为0.4Pa、直流电源0.5kW、在氩及氧气氛下成膜。在此，为了使IGZO半导体层包含极多的氧，作为靶材使用包含In、Ga及Zn的氧化物半导体，并且在只有氧的气氛下，或在氧大于等于90％且Ar小于等于10％的气氛下进行采用脉冲DC溅射法的溅射，来形成氧过剩的IGZO半导体层。在IGZO半导体层的形成时使用脉冲DC溅射法的溅射，可以减少尘埃，并且膜的厚度分布也均匀。
像这样，通过以不接触大气的方式连续形成氧过剩的SiOx膜和氧过剩的IGZO半导体层，可以使氧过剩的膜之间的界面状态稳定，并提高TFT的可靠性。当衬底在形成IGZO半导体层之前接触大气时，会附着水分等并给界面状态带来不良影响，因此有引起阈值偏差、电特性劣化、成为常导通状态的TFT的现象等的忧虑。水分是氢化合物，通过以不接触大气的方式连续地进行成膜，可以排除存在于界面的氢化合物。从而，通过连续地进行成膜，可以减少阈值的偏差，防止电特性的劣化，减少TFT移动到常导通状态一侧，理想地可以消除偏移。
此外，通过在第二处理室90的溅射处理室中设置人造石英的靶材和包含In、Ga及Zn的氧化物半导体靶材，并使用挡板(shutter)来按顺序层叠而连续形成，也可以在同一个处理室中层叠。挡板设置在靶材和衬底之间，打开进行成膜的靶材的挡板，而关闭不进行成膜的靶材的挡板。在同一个处理室中层叠的优点是可减少所使用的处理室的数量以及可防止当在不同的处理室之间传送衬底时附着到衬底的微粒等。
接着，以不接触大气的方式开启闸阀86并利用自动传送装置81将衬底传送到传送室80，开启闸阀87将衬底传送到第四处理室92中，然后关闭闸阀87。
在此，第四处理室92是采用RF磁控溅射法的溅射处理室。在第四处理室92中，形成氧化硅膜(SiOx膜)用作成为沟道保护膜的第三绝缘膜104。此外，作为沟道保护膜，除了氧化硅膜之外，还可以使用氧化铝膜(Al2O3膜)、氧化镁膜(MgOx膜)、氮化铝膜(AlNx膜)、氧化钇膜(YOx膜)等。
此外，也可以对沟道保护膜中添加少量的卤素元素例如氟、氯等来使钠等的可移动离子固定化。作为这种方法，在处理室中导入包含卤素元素的气体进行溅射。但是，在导入包含卤素元素的气体的情况下，处理室的排气单元需要设置使排出的气体无害化的除害装置。优选将沟道保护层所包含的卤素元素的浓度设定为采用二次离子质谱分析法(SIMS)的分析而获得的浓度峰值为大于等于1×1015cm-3且小于等于1×1020cm-3的范围内。
在获得用作沟道保护膜的SiOx膜的情况下，可以采用如下方法：作为靶材使用人造石英并使用稀有气体，典型地使用氩的溅射法；或作为靶材使用单晶硅并与氧气体发生化学反应而获得SiOx膜的反应溅射法。在此，为了使SiOx膜包含极多的氧，作为靶材使用人工石英，在只有氧的气氛下，或在氧大于等于90％且Ar小于等于10％的气氛下进行溅射，来形成氧过剩的SiOx膜。
像这样，通过以不接触大气的方式连续形成氧过剩的SiOx膜、氧过剩的IGZO半导体层和氧过剩的沟道保护膜，三层都成为氧过剩的膜，因此其界面状态更稳定，并可以提高TFT的可靠性。当衬底在形成IGZO半导体层的前后接触大气时，会附着水分等且给界面状态带来不良影响，因此有引起阈值偏差、电特性劣化、成为常导通状态的TFT的现象等的忧虑。水分是氢化合物，通过以不接触大气的方式连续形成，可以排除存在于IGZO半导体层的界面的氢化合物。从而，通过连续形成三层，可以减少阈值的偏差，防止电特性的劣化，减少TFT移动到常导通状态一侧，理想地消除偏移。
此外，也可以在第二处理室90的溅射处理室中设置人造石英的靶材和包含In、Ga及Zn的氧化物半导体靶材，并通过使用挡板来按顺序层叠而连续形成三层来在同一个处理室中层叠。在同一个处理室中层叠的优点是可减少所使用的处理室的数量以及防止当在不同的处理室之间传送衬底时附着到衬底的微粒等。
另外，也可以在连续地形成氧过剩的SiOx膜、氧过剩的IGZO半导体层和氧过剩的沟道保护膜的三层之后，该三层传送到第一处理室89并进行IGZO半导体层的退火(300℃至400℃)。
在通过反复上述工序对卡匣盒中的衬底进行成膜处理而完成多个衬底的处理之后，将卡匣室的真空开放到大气并取出衬底及卡匣。这个阶段中的衬底的截面结构相当于图1B所示的衬底的截面图。
接下来，为了对半导体膜111进行构图，对第三绝缘膜104选择性地进行蚀刻来形成绝缘物106，进而对半导体膜111进行选择性蚀刻来形成IGZO半导体层105。既可以采用干法蚀刻或湿法蚀刻形成，又可以进行两次蚀刻而分别选择性地蚀刻。对半导体膜111的蚀刻可以将柠檬酸及草酸等的有机酸用作蚀刻剂。例如，作为厚度为50nm的半导体膜111，可以使用ITO07N(日本关东化学公司制造)以150秒进行蚀刻加工。在这个阶段中，在去除了半导体膜111的区域中，栅绝缘膜的表面露出。此时，使用第二个光掩模板。这个阶段中的衬底的截面结构相当于图1C所示的衬底的截面图。
接下来，进而以只残留与栅电极重叠的位置、即与IGZO半导体层105的成为沟道形成区的位置重叠的部分的方式对绝缘物106进行蚀刻。采用光刻技术，以选择性地进行蚀刻来形成绝缘物106。此时，使用第三个光掩模板。对于在此的用来形成沟道保护膜107的蚀刻，采用蚀刻速度充分不同于IGZO半导体层的蚀刻速度的条件。注意，当第三绝缘膜104的材料和栅绝缘膜的材料相同时，栅绝缘膜也因该蚀刻而被蚀刻。因此，沟道保护膜优选使用与栅绝缘膜不同的材料，以防止栅绝缘膜被蚀刻。在本实施方式中，栅绝缘膜是两层，其中上层的第二绝缘膜103是SiOx膜，所以有被去除的忧虑，但是下层的第一绝缘膜102是氮化硅膜，并且起蚀刻停止层的作用。
另外，当形成绝缘物106时，也可以不使用光掩模板而使用背面曝光，自对准地在重叠于栅电极的位置上选择性地形成抗蚀剂掩模。尤其是半导体膜111是氧化物半导体膜，具有高透光性，而适合于背面曝光。但是，当进行背面曝光时，第一绝缘膜102、第二绝缘膜103、以及第三绝缘膜104都需要为具有充分的透光性的材料。
接下来，将以沟道保护膜107为掩模将露出了的IGZO半导体层蚀刻10nm左右。当沟道保护膜107(第三绝缘膜104)的溅射成膜时，有在IGZO半导体层(半导体膜111)的与沟道保护膜(第三绝缘膜104)的界面附近的表层形成较薄的混合层的忧虑，因此通过蚀刻去除该混合层。通过去除混合层可以实现良好的接触电阻，并且可以减少TFT特性的偏差。通过上述两次蚀刻，部分地蚀刻了IGZO半导体层的表面，因此与重叠于沟道保护膜107的区域相比，形成了厚度薄的区域108。在IGZO半导体层中，较薄的区域108的厚度为大于等于2nm且小于等于200nm，优选为大于等于20nm且小于等于150nm。注意，也可以通过一次蚀刻而不分成两次蚀刻，进行沟道保护膜的形成和对IGZO半导体层的表面的部分地蚀刻。这个阶段中的衬底的截面结构相当于图1D所示的衬底的截面图。
接下来，在图2所示的多处理室型制造装置中的卡匣室中再次设置衬底。
接下来，在使卡匣室成为减压状态之后，对传送室80传送衬底，开启闸阀88并将该衬底传送到第五处理室93。
在此，第五处理室93是采用DC磁控溅射法的溅射处理室。在第五处理室93中，形成用作源电极或漏电极的金属多层膜。在第五处理室93中的溅射处理室中设置钛的靶材和铝的靶材，并使用挡板来按顺序层叠而连续形成，以可以在同一个处理室中层叠。在此，在钛膜上层叠铝膜，再在铝膜上层叠钛膜。
另外，为了不使接触于金属多层膜的较薄的区域108的IGZO半导体层暴露于大气，也可以在第五处理室93中通过反溅射(reversesputtering)进行将以沟道保护膜为掩模并对露出了的IGZO半导体层进行蚀刻10nm左右的工序。反溅射是如下方法：在氩气气氛、氧气气氛或氮气气氛下，对衬底一侧施加电压来在衬底一侧产生等离子体而不对靶材一侧施加电压，以蚀刻表面。在此情况下，在形成了沟道保护膜107的阶段中，设置在图2所示的制造装置的卡匣室中。通过不使接触于金属多层膜的较薄的区域108的IGZO半导体层暴露于大气，可以实现IGZO半导体层和金属多层膜之间的良好的界面状态，并且可以降低接触电阻。
另外，既可以不在第五处理室中进行反溅射，而在第一处理室中进行表面的等离子体处理，又可以在第一处理室中进行反溅射，并且在第一处理室中的处理之后，不接触于大气地传送到第五处理室，来形成金属多层膜。
另外，在第一处理室89中，可以进行在形成氧过剩的IGZO半导体层之后的加热处理，具体而言是进行300℃至400℃的加热处理，优选为大于等于350℃的加热处理。通过进行该加热处理，可以提高反交错型薄膜晶体管的电特性。该加热处理只要在形成氧过剩的IGZO半导体层之后进行即可，没有特别的限定；例如也可以在刚形成的氧过剩的IGZO半导体层之后或在刚形成金属多层膜之后进行。在此，在形成金属多层膜之后，以350℃进行1小时的加热处理。
在通过反复上述工序对卡匣盒中的衬底进行成膜处理而完成了多个衬底的处理之后，将卡匣室的真空开放到大气并取出衬底及卡匣。
接下来，选择性地进行金属多层膜的蚀刻，形成源电极109或漏电极110。在该蚀刻中，沟道保护膜107用作蚀刻停止层。此时，使用第四个光掩模板。注意，注意，可以将过氧化氢溶液或加热盐酸用作蚀刻剂蚀刻来按顺序层叠钛膜、铝膜和钛膜的三层结构的导电膜。在该阶段中的衬底的截面结构相当于图1E所示的衬底的截面图。
虽然在此以多室方式的制造装置为例子进行了说明，但是也可以使用将溅射处理室串联联结的串列方式的制造装置来以不接触大气的方式进行连续成膜。另外，在采用串列方式的制造装置的情况下，也可以将衬底纵向放置地传送，并且将溅射处理室内的衬底组设置为纵向。
此外，在图2所示的装置中采用将衬底的被成膜面安装为朝下，即所谓的朝下方式的处理室，但是也可以采用将衬底竖为垂直的纵向放置方式的处理室。纵向放置方式的处理室具有其占地面积(footprint)比朝下方式的处理室小的优点，并且当使用因衬底的自重而会弯曲的大面积的衬底时是有效的。
实施方式2
本实施方式示出将实施方式1所获得的薄膜晶体管用作显示装置的开关元件的一例。
图3示出用于显示装置的衬底的截面图。注意，在实施方式1中说明了薄膜晶体管的结构，在此省略其详细说明。
如图3所示的薄膜晶体管包括：衬底400上的栅电极401，覆盖栅电极401的第一绝缘膜402及第二绝缘膜403。另外，将沟道保护膜407配置为其一部分与IGZO半导体层405接触并重叠于栅电极401上方。另外，在沟道保护膜407和栅电极401之间具有IGZO半导体层405。
另外，如实施方式1所示，金属多层膜采用三层结构，在第一钛膜409a、410a上层叠铝膜409b、410b，再在铝膜409b、410b上层叠第二钛膜409c、410c。这些金属多层膜用作源电极或漏电极。
第一钛膜409a、410a可以与IGZO半导体层形成良好的界面，可以获得低接触电阻。另外，铝膜可以实现低电阻的布线。
第二钛膜409c、410c起防止铝膜的小丘的作用。
在此，为了减少薄膜晶体管的表面的凹凸，并且提高薄膜晶体管的可靠性，使用保护膜或平坦化绝缘膜覆盖实施方式1所获得的薄膜晶体管。注意，保护膜用来防止悬浮在大气中的有机物、金属物或水蒸气等污染杂质的进入，因此优选为致密的膜。保护膜通过CVD法等，使用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层形成即可。另外，作为保护膜，也可以将有机硅烷气体和氧作为工艺气体，通过等离子体CVD法形成氧化硅膜。
作为有机硅烷可以举出如下化合物：四乙氧基硅烷(TEOS：化学式为Si(OC2H5)4)、四甲基硅烷(TMS：化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、或三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。
作为保护膜的第一层，形成第四绝缘膜412。第四绝缘膜412起防止铝膜的小丘的作用。在此，通过等离子体CVD法形成氧化硅膜，作为第四绝缘膜412。作为氧化硅膜的成膜用工艺气体，使用TEOS及O2，TEOS和O2的流量比为TEOS/O2＝15/750，例如，TEOS和O2的流量分别为15(sccm)和750(sccm)。成膜工序的衬底温度为300℃。
另外，作为保护膜的第二层形成第五绝缘膜413。在此，作为第五绝缘膜413，通过等离子体CVD法形成氮化硅膜。作为氮化硅膜的成膜用工艺气体，使用SiH4、N2、NH3以及H2。当作为保护膜的一层使用氮化硅膜时，可以抑制钠等可移动离子进入到半导体区域中而使TFT的电特性发生的变化。
另外，也可以在形成保护膜之后，进行IGZO半导体层的退火(300℃至400℃)。
另外，作为平坦化绝缘膜，形成第六绝缘膜414。作为第六绝缘膜414，可以使用丙烯酸、聚酰亚胺、苯并环丁烯、聚酰胺或环氧等的具有耐热性的有机材料。除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷类树脂的取代基除了氢之外，还可以具有氟、烷基或芳基中的至少一种。注意，也可以通过层叠多个由这些材料形成的绝缘膜，形成第六绝缘膜414。
注意，硅氧烷类树脂相当于以硅氧烷材料为起始材料而成的包含Si-O-Si键的树脂。硅氧烷树脂的取代基除了氢之外，还可以具有氟、烷基或芳烃中的至少一种。
第六绝缘膜414可以根据其材料利用CVD法、溅射法、SOG法、旋转涂敷法、浸渍法、喷涂法、液滴喷射法(喷墨法、丝网印刷法、胶版印刷法等)、刮片法、辊涂法、幕涂法、刮刀涂布法等来形成。在使用材料液形成第六绝缘膜414的情况下，也可以在进行焙烧的工序中同时进行IGZO半导体层的退火(300℃至400℃)。通过将第六绝缘膜414的焙烧工序和IGZO半导体层的退火序兼用，可以有效地制造显示装置。
接下来，利用光刻技术，形成用来形成到达第二钛膜410c的接触孔的抗蚀剂掩模。此时，使用第五个光掩模板。将抗蚀剂掩模用作掩模，并选择性地蚀刻来形成到达第二钛膜410c的接触孔。注意，通过使用同一个光掩模板还形成到达栅电极401的接触孔。
接着，形成与第二钛膜410c电连接的导电膜。利用光刻技术选择性地蚀刻导电膜，来形成导电层415。此时，使用第六光掩模板。导电层415用作像素电极或连接电极。像素电极电连接到第二钛膜410c。另外，连接电极电连接到栅电极401。
将通过上述工序制造的衬底可以用于各种显示装置。
在制造透射型液晶显示装置的情况下，导电层415用作像素电极，使用如下具有透光性的导电性材料：含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
另外，在使用ITO膜等透明导电膜作为像素电极的情况下，可以与第二钛膜409c、410c形成良好的界面，并且可以获得低接触电阻。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电性组成物形成像素电极。使用导电性组成物形成的像素电极的薄层电阻优选为小于等于10000Ω/□，并且在波长为550nm处的透光率优选为大于等于70％。另外，导电性化合物所包含的导电高分子的电阻率优选为小于等于0.1Ω·cm。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，在制造透射型液晶显示装置的情况下，像素电极相当于显示区域，位于显示区域的叠层被要求具有充分的透光性，因此也可以部分地去除位于显示区域的第一绝缘膜或第二绝缘膜。
另外，在制造反射型液晶显示装置的情况下，作为像素电极例如使用如下具有反射性的导电性材料：钛、钨、镍、金、铂、银、铜、钽、钼、铝、镁、钙、锂、以及由它们的合金构成的导电膜等。
另外，在制造EL显示装置的情况下，像素电极需要考虑功函数来选择材料。在本实施方式中，薄膜晶体管为n沟道型，因此优选将导电层415用作阴极，并且优选功函数小的材料(具体地为小于等于3.5eV的材料)。但是，当使用形成在导电层415上的EL层，具体而言具有优良的空穴注入特性或空穴传输特性的有机化合物层或具有优良的电子注入特性或电子传输特性的有机化合物层时，导电层415几乎不受到功函数的限制，而可以使用各种材料。
另外，在制造电泳显示装置的情况下，像素电极只要是低电阻的导电膜即可，没有特别的限定。
本实施方式可以与实施方式1自由地组合。
实施方式3
另外，在作为显示装置的开关元件使用薄膜晶体管的情况下，截止状态下的泄漏电流的降低被重视。在此，示出了降低截止状态下的泄漏电流值的薄膜晶体管的结构的一例。
虽然在实施方式1中表示了单栅结构的例子，但是为了进一步降低截止状态下的泄漏电流值，在此示出了多栅型薄膜晶体管。
多栅型薄膜晶体管具有多个沟道形成区域。图4A示出了双栅型薄膜晶体管的例子。
因为实施方式3与实施方式1仅布图不同，所以在此省略双栅型薄膜晶体管的制造方法的详细说明。
图4A是使用形成在衬底600上的两个IGZO半导体层的双栅型薄膜晶体管的例子，它包括与第一沟道保护膜608接触并重叠的第一沟道形成区域605、和与第二沟道保护膜607接触并重叠的第二沟道形成区域606。
第一沟道形成区域605隔着栅绝缘膜602与栅电极601重叠。另外，第二沟道形成区域606隔着栅绝缘膜602与栅电极601重叠。
另外，在IGZO半导体层中，使与源电极或漏电极609、610接触的区域的厚度比第一沟道形成区域605及第二沟道形成区域606的厚度薄。
在IGZO半导体层上形成与第一沟道保护膜608和第二沟道保护膜607二者相接触的连接电极611。在与源电极或漏电极609、610的同一个工序中形成连接电极611。连接电极611是浮置电极(floatingelectrode)。注意，在两个栅电极601之间有两个IGZO半导体层的端部，连接电极611具有与栅绝缘膜602接触的区域。
另外，在IGZO半导体层中，与连接电极611接触的区域的厚度比第一沟道形成区域605及第二沟道形成区域606的厚度薄。
通过采用图4A所示的结构，可以实现截止状态下的泄漏电流的降低。通过实现截止状态下的泄漏电流的降低，可以实现显示装置的低耗电化。
另外，图4B表示与图4A一部分不同的双栅型薄膜晶体管的截面图。图4B表示使用形成在衬底600上的一个IGZO半导体层的双栅型薄膜晶体管的例子。注意，图4B除了在两个栅电极601之间没有IGZO半导体层的端部之外，与图4A相同，因此使用相同的符号表示相同部分。注意，图4A的薄膜晶体管和图4B的薄膜晶体管的电特性大致相同。
本实施方式可以与实施方式1或实施方式2自由地组合。
实施方式4
在本实施方式中，下面示出在同一个衬底上至少制造驱动电路的一部分和配置在像素部的薄膜晶体管的例子。
根据实施方式1至实施方式3中的任一个形成配置在像素部的薄膜晶体管。此外，因为实施方式1至实施方式3中的任一个所示的薄膜晶体管是n沟道型TFT，所以将驱动电路之中的可使用n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一个衬底上。
图5A示出有源矩阵型液晶显示装置的框图的一例。图5A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及对被选择的像素的视频信号的输入进行控制的信号线驱动电路5303。
像素部5301利用从信号线驱动电路5303在列方向上延伸排列的多个信号线S1至Sm(未图示)与信号线驱动电路5303连接，并且利用从扫描线驱动电路5302在行方向上延伸排列的多个扫描线G1至Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1至Sm和扫描线G1至Gn并排列为矩阵状的多个像素(未图示)。各像素与信号线Si(信号线S1至Sm中的某一个)、扫描线Gi(扫描线G1至Gn中的某一个)连接。
此外，实施方式1至实施方式3中的任一个所示的薄膜晶体管是n沟道型TFT，参照图6示出由n沟道型TFT构成的信号线驱动电路。
图6所示的信号线驱动电路包括：驱动器IC 5601；开关组5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关组5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC 5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。开关组5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关组5602_1至5602_M的布线5621_1至5621_M。布线5621_1至5621_M分别经由第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至5621_M中某一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
注意，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
注意，驱动器IC 5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与实施方式1至实施方式3中的任一个所示的像素部的薄膜晶体管同一个衬底上。因此，优选通过FPC等连接驱动器IC 5601和开关群5602_1至5602_M。
接着，参照图7的时序图说明图6所示的信号线驱动电路的工作。注意，图7示出当第i行扫描线Gi被选择时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。图6的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图7相同的工作。
注意，图7的时序图示出第J列的布线5621_J经由第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
注意，图7的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期间T1输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、Data_j、Data_j+1。
如图7所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1经由第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j经由第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1经由第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图6的信号线驱动电路通过将一个栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图6的信号线驱动电路可以将形成驱动器IC5601的衬底和形成有像素部的衬底的连接数成为信号线数的大约1/3。通过使连接数成为大约1/3，可以提高图6的信号线驱动电路的可靠性、成品率等。
注意，只要能够如图6所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间中分别将视频信号从某一个布线输入到多个信号线，就对于薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每个中，将视频信号从一个布线分别输入到三个以上的信号线时，追加薄膜晶体管及用来控制薄膜晶体管的布线即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间缩短。因此，一个栅极选择期间优选分割为两个或三个子选择期间。
作为另一个例子，也可以如图8的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三选择期间T3。再者，图8的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图8所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp经过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到5621_J的Data_j-1经过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通、第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j经过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1经过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，应用了图8的时序图的图6的信号线驱动电路在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以对像素高速进行视频信号的写入。注意，在图8中，使用相同的附图标记来表示与图7相同的部分，而省略相同的部分或具有相同的功能的部分的说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一行的像素的晶体管的栅电极。由于需要使一行上的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图9和图10说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图9示出移位寄存器的电路结构。图9所示的移位寄存器由多个触发器(触发器5701_1至5701_n)构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图9的移位寄存器的连接关系。在图9的移位寄存器中，在第i级触发器5701_i(触发器5701_1至5701_n中的某一个)中，图10所示的第一布线5501连接到第七布线5717_i-1，图10所示的第二布线5502连接到第七布线5717_i+1，图10所示的第三布线5503连接到第七布线5717_i，并且图10所示的第六布线5506连接到第五布线5715。
此外，图10所示的第四布线5504在奇数级的触发器中连接到第二布线5712，在偶数级的触发器中连接到第三布线5713，并且图10所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图10所示的第一布线5501连接到第一布线5711，第n级触发器5701_n的图10所示的第二布线5502连接到第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图9示出图10所示的触发器的细节。图10所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5576、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且它们当栅-源间的电压(Vgs)超过阈值电压(Vth)时成为导通状态。
接着，下面示出图9所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意，将第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接处作为节点5543。再者，将第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接处作为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
此外，也可以仅使用实施方式1至实施方式3中的任一个所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式3所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。例如，由于可以将使用实施方式1至实施方式3中的任一个所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。
此外，在制造有源矩阵型发光显示装置的情况下，在至少一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图5B示出有源矩阵型发光显示装置的框图的一例。
图5B所示的显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图5B所示的显示装置的像素的视频信号为数字方式的情况下，像素通过切换晶体管的导通和截止而处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并使各子像素分别根据视频信号驱动，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
发光元件的响应速度比液晶元件等快，所以与液晶元件相比适合时间灰度法。具体地，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制像素在一个帧期间中实际上发光的期间的总长度，从而可以显示灰度。
注意，在图5B所示的显示装置中示出一种例子，其中当在一个像素中配置两个TFT，即开关TFT和电流控制TFT时，使用第一扫描线驱动电路5402生成输入到作为开关TFT的栅极布线的第一扫描线的信号，使用第二扫描线驱动电路5404生成输入到作为电流控制TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如也可以根据开关元件所具有的各晶体管的数量，在各像素中设置多个用来控制开关元件的工作的第一扫描线。在此情况下，既可以使用一个扫描线驱动电路生成所有输入到多个第一扫描线的信号，又可以使用多个扫描线驱动电路生成输入到多个第一扫描线的信号。
此外，在发光装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一个衬底上。另外，也可以仅使用实施方式1或实施方式2所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置或发光装置之外，还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也被称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄而轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊，并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动，以仅显示集中在一方的粒子的颜色。注意，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(该颜色包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要使用液晶显示装置所必需的偏振片和对置衬底，从而可以使其厚度和重量比液晶显示装置的厚度和重量减半。
将在溶剂中分散有上述微囊的材料称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，在有源矩阵衬底上适当地布置多个上述微囊，使得微囊夹在两个电极之间就完成了有源矩阵型显示装置，若对微囊施加电场则可以进行显示。例如，可以使用根据实施方式2而获得的衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
本实施方式可以与实施方式1至3中的任一个自由地组合。
实施方式5
制造本发明的一个方式的薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，从而可以制造具有显示功能的显示装置。此外，使用本发明的一个方式的薄膜晶体管，将驱动电路的一部分或全部一体地形成在与像素部同一个衬底上，从而可以实现系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也被称为发光显示元件)。在发光元件的范畴内包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)、有机EL等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，本发明的一个方式涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且它在多个像素的每一个中分别具备用来将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用各种方式。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，示出液晶显示装置的例子作为本发明的一个方式的半导体装置。
图11A和11B示出应用本发明的一个方式的有源矩阵型液晶显示装置。图11A是液晶显示装置的俯视图，而图11B是沿着图11A中的V-X线的截面图。用于半导体装置的薄膜晶体管201可以与实施方式1所示的薄膜晶体管同样地制造，是通过溅射法的连续成膜而生产成本降低、并且可靠性高的薄膜晶体管。此外，实施方式2或实施方式3所示的薄膜晶体管也可以用作本实施方式的薄膜晶体管201。
图11A所示的本实施方式的液晶显示装置包括源极布线层202、多栅极结构的薄膜晶体管201、栅极布线层203、电容布线层204。
另外，在图11B中，本实施方式的液晶显示装置包括其中间夹着液晶层262的衬底200和衬底266以及液晶显示元件260，该衬底200设置有多栅极结构的晶体管201、绝缘层211、绝缘层212、绝缘层213、用于显示元件的电极层255、用作取向膜的绝缘层261、偏振片268，并且该衬底266设置有用作取向膜的绝缘层263、用于显示元件的电极层265、用作彩色滤光片的着色层264、偏振片267。
另外，作为液晶层262，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当对胆甾相液晶进行升温时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围使用混合有大于等于5重量％的手性试剂的液晶组成物用于液晶层262。包含显示蓝相的液晶和手性试剂的液晶组成物的响应时间短，为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然在图11A和11B的液晶显示装置中示出了在衬底266的外侧(可见的一侧)设置偏振片267，并在内侧依次设置着色层264、用于显示元件的电极层265的例子，但是也可以在衬底266的内侧设置偏振片267。另外，偏振片和着色层的叠层结构也不局限于图11A和11B所示的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
电极层255、265用作像素电极层，可以使用如下具有透光性的导电性材料：包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
通过上述工序，可以制造可靠性高的液晶显示装置作为半导体装置。
本实施方式可以与其他实施方式中所记载的结构适当地组合而实施。
实施方式6
在本实施方式中，作为本发明的一个方式的半导体装置示出了电子纸的例子。
在图12中，作为应用本发明的一个方式的半导体装置的例子示出了有源矩阵型电子纸。用于半导体装置的薄膜晶体管581可以与实施方式1所示的薄膜晶体管同样地制造，是通过溅射法的连续成膜而生产成本低、并且可靠性高的薄膜晶体管。此外，实施方式2或实施方式3所示的薄膜晶体管也可以用作本实施方式的薄膜晶体管201。
图12的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。旋转球显示方式是指一种方法，其中将一个半球表面被涂成黑色而另一半球表面被涂成白色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以执行显示。
薄膜晶体管581是多栅极结构的反交错型薄膜晶体管，该薄膜晶体管581通过源电极层或漏电极层并通过形成在绝缘层585中的开口与第一电极层587接触并电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞594，并且球形粒子589的周围充满了树脂等的填充材料595(参照图12)。
此外，还可以代替扭转球而使用电泳元件。使用直径为10μm至200μm左右的微囊，在该微囊中封入有透明液体和带正电的白色微粒和带负电的黑色微粒。当由第一电极层和第二电极层对于设置在第一电极层和第二电极层之间的微囊施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助光源。此外，耗电量小，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发送源，也能够储存显示过的图像。
通过上述工序，可以制造可靠性高的电子纸作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式7
在本实施方式中，示出了发光显示装置的例子作为本发明的一个方式的半导体装置。在此，示出了将利用了电致发光的发光元件作为显示装置所具有的显示元件。根据其发光材料是有机化合物还是无机化合物来区别利用电致发光的发光元件，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)的复合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有由电介质层夹住发光层再被电极夹住的结构，且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
在图13A和13B中，示出了有源矩阵型发光显示装置作为应用本发明的一个方式的半导体装置的例子。图13A是发光显示装置的平面图，而图13B是沿着图13A中的线Y-Z截断的截面图。注意，图14示出图13A和13B所示的发光显示装置的等效电路。
用于半导体装置的薄膜晶体管301、302可以与实施方式1所示的薄膜晶体管同样地制造，是通过溅射法的连续成膜而生产成本低、并且可靠性高的薄膜晶体管。此外，实施方式2或实施方式3所示的薄膜晶体管也可以用作本实施方式的薄膜晶体管301、302。
图13A及图14所示的本实施方式的发光显示装置包括多栅极结构的薄膜晶体管301、薄膜晶体管302、发光元件303、电容元件304、源极布线层305、栅极布线层306、电源线307。薄膜晶体管301、302是n沟道型薄膜晶体管。
此外，在图13B中，本实施方式的发光显示装置包括薄膜晶体管302、绝缘层311、绝缘层312、绝缘层313、分隔壁321以及用于发光元件303的第一电极层320、电场发光层322、第二电极层323。
优选使用丙烯酸、聚酰亚胺、聚酰胺等的有机树脂、或硅氧烷形成绝缘层313。
在本实施方式中，因为像素的薄膜晶体管302是n型的，所以优选使用阴极作为像素电极层的第一电极层320。具体而言，作为阴极，可以使用功函数小的材料例如Ca、Al、CaF、MgAg、AlLi等。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁321。特别优选的是，使用感光材料，在第一电极层320上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层322既可以由单层构成，又可以由多个层的叠层构成。
覆盖电场发光层322地形成使用阳极的第二电极层323。利用在实施方式5中作为像素电极层列举的使用具有透光性的导电材料的透光导电膜形成第二电极层323。除了上述透光导电膜之外，还可以使用氮化钛膜或钛膜。通过重叠第一电极层320、电场发光层322和第二电极层323，形成有发光元件303。然后，也可以在第二电极层323及分隔壁321上形成保护膜，以防止氧、氢、水分、二氧化碳等进入到发光元件307中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，实际上，优选当完成到图13B的状态之后使用气密性高且漏气少的保护薄膜(贴合膜、紫外线固性树脂膜等)或覆盖材料进行封装(密封)。
接着，参照图15A至15C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。用于半导体装置的驱动TFT 7001、7011、7021可以与实施方式1所示的薄膜晶体管同样地制造，是通过溅射法的连续成膜而生产成本低、并且可靠性高的薄膜晶体管。此外，实施方式2或实施方式3所示的薄膜晶体管也可以用作TFT 7001、7011、7021。
发光元件的阳极及阴极中之至少一方可以是透明的以取出发光。在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧取出发光的底部发射、以及从衬底一侧及与衬底相反的面取出发光的双面发射。根据本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。
参照图15A说明顶部发射结构的发光元件。
在图15A中示出当驱动TFT 7001是n型，且从发光元件7002发射的光从阳极7005一侧发出时的像素的截面图。在图15A中，发光元件7002的阴极7003和驱动TFT 7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数小且反射光的导电膜即可，可以使用各种材料。发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不必设置所有这些层。使用透过光的具有透光性的导电材料形成阳极7005。
由阴极7003及阳极7005夹着发光层7004的区域相当于发光元件7002。在图15A所示的像素中，从发光元件7002发射的光如箭头所示那样从阳极7005一侧射出。
接着，参照图15B说明底部发射结构的发光元件。示出在驱动TFT 7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图15B中，在与驱动TFT 7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以覆盖阳极7015上地形成有用来反射光或遮光的屏蔽膜7016。与图15A的情况同样地，至于阴极7013，只要是功函数小的导电材料即可，可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。与图15A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图15A同样地使用具有透光性的导电材料形成。虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹着发光层7014的区域相当于发光元件7012。在图15B所示的像素的情况下，从发光元件7012发射的光如箭头所示那样由阴极7013一侧射出。
接着，参照图15C说明双面发射结构的发光元件。在图15C中，在与驱动TFT 7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图15A的情况同样地，至于阴极7023，只要是功函数小的导电材料即可，可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将其厚度为20nm的Al用作阴极7023。与图15A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图15A同样地使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图15C所示的像素的情况下，从发光元件7022发射的光如箭头所示那样由阳极7025一侧和阴极7023一侧射出。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图15A至15C所示的结构而可以根据本发明的技术思想进行各种变形。
通过上述工序，可以制造可靠性高的发光显示装置作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
下面示出本发明的半导体装置的一个方式的显示面板的结构。在本实施方式中，说明包括用作显示元件的液晶元件的液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)、包括用作显示元件的发光元件的半导体装置的一个方式的发光显示面板(也称为发光面板)。
接着，参照图16A和16B说明相当于本发明的半导体装置的一个方式的发光显示面板的外观及截面。图16A和16B是一种面板的俯视图，其中利用密封材料将通过溅射法的连续成膜而生产成本低且可靠性高的薄膜晶体管及发光元件密封在第一衬底和第二衬底之间。图16B相当于沿着图16A的线H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b由第一衬底4501、密封材料4505和第二衬底4506与填料4507一起密封。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图16B中，例示了包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510相当于通过溅射法的连续成膜而生产成本低且可靠性高的薄膜晶体管，并可以应用实施方式2或实施方式3所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC 4518a、4518b供给的。
在本实施方式中，连接端子4515由与第二电极层4512相同的导电膜形成，布线4516由与发光元件4511所具有的电极层4517相同的导电膜形成。
连接端子4515通过各向异性导电膜4519与FPC 4518a所具有的端子电连接。
位于从发光元件4511的取出光的方向的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯膜或丙烯酸膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料使用氮。
另外，若有需要，也可以在发光元件的发射面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
也可以在另外制备的衬底上使用由单晶半导体膜或多晶半导体膜形成的驱动电路来安装信号线驱动电路4503a、4503b、及扫描线驱动电路4504a、4504b。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分来安装。本实施方式不局限于图16A和16B的结构。
接着，参照图17A1和A2、17B说明相当于本发明的半导体装置的一个方式的液晶显示面板的外观及截面。图17A1和A2是一种面板的俯视图，其中利用密封材料4005将形成在第一衬底4001上的包括IGZO半导体层、具有n型导电型的IGZO半导体层的且可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在与第二衬底4006之间。图17B相当于沿着图17A1和17A2的线M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
注意，对于另外形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图17A1是通过COG方法安装信号线驱动电路4003的例子，而图17A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图17B中例示了像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。
薄膜晶体管4010、4011相当于通过溅射法的连续成膜而生产成本低且可靠性高的薄膜晶体管，并可以应用实施方式2或实施方式3所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纤维增强塑料)板、PVF(聚氟乙烯)膜、聚酯膜或丙烯酸树脂膜。此外，还可以使用具有将铝箔夹在PVF膜或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔件，是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔件。
另外，供给到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC 4018供给的。
在本实施方式中，连接端子4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且布线4016由与薄膜晶体管4010、4011的栅电极层相同的导电膜形成。
连接端子4015隔着各向异性导电膜4019电连接到FPC 4018所具有的端子。
此外，虽然在图17A1和A2、17B中示出了另外形成信号线驱动电路4003并将它安装在第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路来安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分来安装。
图18示出了使用应用本发明制造的TFT衬底2600来构成用作半导体装置的液晶显示模块的一例。
图18是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区域。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素地设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、漫射片2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，可以以在偏振片和液晶层之间具有相位差板的状态来层叠。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domainVertical Alignment)模式、PVA(垂直取向排列；Patterned VerticalAlignment)模式、ASM(轴对称排列微胞；Axially Symmetric alignedMicro-cell)模式、OCB(光学补偿双折射；Optical CompensatedBirefringence)模式、FLC(铁电性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶；Anti Ferroelectric Liquid Crystal)模式等。
通过上述工序，可以制造可靠性高的显示面板作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
根据本发明的一个方式的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数字照相机、数字摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等大型游戏机等。
图19A示出便携式信息终端器件9200的一例。便携式信息终端设备9200内置有计算机而可以进行各种数据处理。作为这种便携式信息终端设备9200，可以举出PDA(Personal Digital Assistance，个人数字助理)。
便携式信息终端设备9200由框体9201及框体9203的两个框体构成。框体9201和框体9203由联结部9207联结为可折叠方式。框体9201嵌入有显示部9202，框体9203具备有键盘9205。当然，便携式信息终端设备9200的结构不局限于如上所述的结构，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置其它辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的便携式信息终端设备。
图19B示出数字摄像机9500的一例。数字摄像机9500的框体9501嵌入有显示部9503，另外设置有各种操作部。注意，数字摄像机9500的结构没有特别的限制，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的数字摄像机。
图19C示出移动电话机9100的一例。移动电话机9100由框体9102及框体9101的两个框体构成，并且框体9102和框体9101以联结部9103联结为能够折叠的方式。框体9102嵌入有显示部9104，框体9101设置有有操作键9106。注意，移动电话机9100的结构没有特别的限定，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的移动电话机。
图19D示出能够便携式计算机9400的一例。计算机9400具备自由开闭地联结的框体9401和框体9404。框体9401嵌入有显示部9402，框体9404设置有键盘9403。注意，计算机9400的结构没有特别的限定，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的计算机。
图20示出与图19C的移动电话机不同的其他移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、受话器1006等。
图20所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或写电子邮件的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或写电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在屏幕上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的屏幕的大部分中显示键盘或号码按钮。
此外，在移动电话机1000的内部设置具有陀螺仪或加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(竖向还是横向)，而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将屏幕模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将屏幕模式从输入模式切换成显示模式的方式进行控制。
图21A示出电视装置9600的一例。在电视装置9600中，框体9601嵌入有显示部9603。利用显示部9603可以显示节目图像。此外，在此示出利用支架9605支撑框体9601的结构。注意，电视装置9600的结构没有特别的限定，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的电视装置。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的节目图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图21B示出数码相框9700的一例。例如，在数码相框9700中，框体9701嵌入有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。注意，数码相框9700的结构没有特别的限定，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的数码相框。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以嵌入到与显示部同一个面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700也可以采用以无线的方式收发信息的结构。也可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
本发明的一个方式的具有沟道保护层的薄膜晶体管也可以应用于电子纸。电子纸可以用于用来显示信息的各种领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、海报、火车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图22和图23示出电子纸的一例。
另外，图22示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711相连接，且可以以该轴部2711为轴进行开闭动作。通过这种结构，可以进行如纸质书籍那样的工作。
框体2701嵌入有显示部2705，而框体2703嵌入有显示部2707。显示部2705及显示部2707的结构既可以是显示连续的画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如可以在右边的显示部(图22中的显示部2705)中显示文章，而可以在左边的显示部(图22中的显示部2707)中显示图像。
此外，在图22中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部相同的面具备键盘及定位装置等的结构。另外，也可以采用在框体的背面及侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。注意，电子书籍2700的结构没有特别的限定，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的电子书籍。
另外，图23示出火车等交通工具的车厢广告海报3602。在广告介质是纸的印刷物的情况下用人手进行广告的更换，但是如果使用应用电子纸，则在短时间内改变广告的显示内容而不花费人力。此外，显示不会打乱而可以获得稳定的图像。注意，海报也可以采用以无线的方式收发信息的结构。注意，海报的结构没有特别的限定，至少具备具有根据本发明的一个方式的沟道保护层的薄膜晶体管的结构即可，可以采用适当地设置另外辅助设备的结构。通过本发明可以实现制造成本低、并且具有高可靠性的海报。
本实施方式可以与实施方式1至实施方式8中的任一个自由地组合。
本申请基于2008年7月31日在日本专利局提交的日本专利申请序列号2008-197127，在此引用其全部内容作为参考。

Claims (19)

1.一种半导体装置，包括：
在具有绝缘表面的衬底上的栅电极；
在所述栅电极上的第一绝缘膜；
在所述第一绝缘膜上的氧化物半导体层；
在所述氧化物半导体层上的第二绝缘膜；以及
在所述氧化物半导体层上的导电膜，
其中，所述氧化物半导体层与所述第二绝缘膜彼此接触的第一区域与所述栅电极的至少一部分重叠，以及
所述氧化物半导体层与所述导电膜彼此接触的第二区域中的所述氧化物半导体层的厚度比所述第一区域中的所述氧化物半导体层的厚度小。
2.根据权利要求1所述的半导体装置，其中所述导电膜的一部分形成在所述第二绝缘膜上。
3.根据权利要求1所述的半导体装置，其中所述氧化物半导体层至少包含In、Ga及Zn。
4.根据权利要求1所述的半导体装置，其中所述第一绝缘膜是氧化硅膜、氧化铝膜、氧化镁膜、氮化铝膜、和氧化钇膜中的一种。
5.根据权利要求1所述的半导体装置，其中所述第二绝缘膜是氧化硅膜、氧化铝膜、氧化镁膜、氮化铝膜、和氧化钇膜中的一种。
6.根据权利要求1所述的半导体装置，其中所述第一绝缘膜包含卤素元素，该卤素元素的浓度为1×1015cm-3至1×1020cm-3。
7.根据权利要求1所述的半导体装置，其中所述第二绝缘膜包含卤素元素，该卤素元素的浓度为1×1015cm-3至1×1020cm-3。
8.根据权利要求1所述的半导体装置，其中所述导电膜是包含钛膜和铝膜的叠层膜。
9.根据权利要求1所述的半导体装置，还包括在所述栅电极与所述第一绝缘膜之间的氮化硅膜或氮氧化硅膜。
10.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
通过溅射法以不暴露于大气的方式形成叠层，在所述叠层中，在所述栅电极上形成有第一绝缘膜，在所述第一绝缘膜上形成有氧化物半导体层，在所述氧化物半导体层上形成有第二绝缘膜；
通过选择性地蚀刻所述第二绝缘膜，在与所述栅电极重叠的区域中形成保护膜；
将所述保护膜用作掩模来蚀刻所述氧化物半导体层的上层；
在所述氧化物半导体层及所述保护膜上形成导电膜；以及
将所述保护膜用作蚀刻停止层来选择性地蚀刻所述导电膜。
11.根据权利要求10所述的半导体装置的制造方法，其中在同一个处理室内形成所述第一绝缘膜、所述氧化物半导体层以及所述第二绝缘膜。
12.根据权利要求10所述的半导体装置的制造方法，其中在只包含氧的气氛或包含大于等于90％的氧并包含小于等于10％的惰性气体的气氛下，通过溅射法形成所述第一绝缘膜。
13.根据权利要求10所述的半导体装置的制造方法，其中在只包含氧的气氛或包含大于等于90％的氧并包含小于等于10％的惰性气体的气氛下，通过溅射法形成所述氧化物半导体层。
14.根据权利要求10所述的半导体装置的制造方法，其中在只包含氧的气氛或包含大于等于90％的氧并包含小于等于10％的惰性气体的气氛下，通过溅射法形成所述第二绝缘膜。
15.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
通过溅射法以不暴露于大气的方式形成叠层，在所述叠层中，在所述栅电极上形成有第一绝缘膜，在所述第一绝缘膜上形成有氧化物半导体层，在所述氧化物半导体层上形成有第二绝缘膜；
通过选择性地蚀刻所述第二绝缘膜，在与所述栅电极重叠的区域中形成保护膜；
将所述保护膜用作掩模来蚀刻所述氧化物半导体层的上层；
在所述氧化物半导体层及所述保护膜上形成导电膜；以及
将所述保护膜用作蚀刻停止层来选择性地蚀刻所述导电膜，
其中，在同一个处理室内形成所述第一绝缘膜和所述氧化物半导体层。
16.根据权利要求15所述的半导体装置的制造方法，其中在同一个处理室内形成所述第一绝缘膜、所述氧化物半导体层以及所述第二绝缘膜。
17.根据权利要求15所述的半导体装置的制造方法，其中在只含有氧的气氛或包含大于等于90％的氧并包含小于等于10％的惰性气体的气氛下，通过溅射法形成所述第一绝缘膜。
18.根据权利要求15所述的半导体装置的制造方法，其中在只含有氧的气氛或包含大于等于90％的氧并包含小于等于10％的惰性气体的气氛下，通过溅射法形成所述氧化物半导体层。
19.根据权利要求15所述的半导体装置的制造方法，其中在只含有氧的气氛或包含大于等于90％的氧并包含小于等于10％的惰性气体的气氛下，通过溅射法形成所述第二绝缘膜。
CN2009101596853A 2008-07-31 2009-07-31 半导体装置及其制造方法 Active CN101685835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210278085.0A CN102779844B (zh) 2008-07-31 2009-07-31 半导体装置及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008197127 2008-07-31
JP2008-197127 2008-07-31
JP2008197127 2008-07-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210278085.0A Division CN102779844B (zh) 2008-07-31 2009-07-31 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101685835A true CN101685835A (zh) 2010-03-31
CN101685835B CN101685835B (zh) 2013-07-03

Family

ID=41607401

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210278085.0A Active CN102779844B (zh) 2008-07-31 2009-07-31 半导体装置及其制造方法
CN2009101596853A Active CN101685835B (zh) 2008-07-31 2009-07-31 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210278085.0A Active CN102779844B (zh) 2008-07-31 2009-07-31 半导体装置及其制造方法

Country Status (4)

Country Link
US (4) US8293595B2 (zh)
JP (7) JP5419580B2 (zh)
CN (2) CN102779844B (zh)
TW (4) TWI627757B (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
CN102184966A (zh) * 2011-04-15 2011-09-14 福州华映视讯有限公司 晶体管数组基板
CN102543867A (zh) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体管阵列基板的制造方法
CN102544026A (zh) * 2010-12-08 2012-07-04 三星电子株式会社 薄膜晶体管阵列面板
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
CN102696111A (zh) * 2009-08-26 2012-09-26 贺利氏材料工艺有限及两合公司 具有铜电极的薄膜晶体管（tft）
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
CN103314446A (zh) * 2011-01-13 2013-09-18 夏普株式会社 薄膜晶体管基板及其制造方法
US9276129B2 (en) 2010-06-11 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device in which oxygen deficiency in semiconductor is reduced and method for manufacturing the same
WO2016078169A1 (zh) * 2014-11-20 2016-05-26 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN105914187A (zh) * 2016-06-23 2016-08-31 四川洪芯微科技有限公司 一种半导体设备及其制作方法
US9449852B2 (en) 2010-04-28 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN106057907A (zh) * 2010-04-23 2016-10-26 株式会社半导体能源研究所 半导体装置的制造方法
CN106057746A (zh) * 2016-08-09 2016-10-26 四川洪芯微科技有限公司 一种半导体设备及其制作方法
WO2017107238A1 (zh) * 2015-12-21 2017-06-29 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN106972031A (zh) * 2011-11-11 2017-07-21 株式会社半导体能源研究所 液晶显示装置、el显示装置以及其制造方法
CN107256868A (zh) * 2011-01-12 2017-10-17 株式会社半导体能源研究所 显示器件
WO2023206621A1 (zh) * 2022-04-24 2023-11-02 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Families Citing this family (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US20140008651A1 (en) * 2008-12-02 2014-01-09 Arizona Board of Regents, a body corporate of the State of Arizona Acting for and on behalf of Arizo Dual active layers for semiconductor devices and methods of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101716918B1 (ko) 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR102337631B1 (ko) 2009-09-24 2021-12-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011043163A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN102640207A (zh) * 2009-12-18 2012-08-15 株式会社半导体能源研究所 液晶显示装置及其驱动方法
KR102352590B1 (ko) 2009-12-18 2022-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011089844A1 (en) * 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110093113A (ko) 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101906151B1 (ko) * 2010-02-19 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR101848684B1 (ko) * 2010-02-19 2018-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 장치
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
KR101465192B1 (ko) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure
KR20180054919A (ko) * 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
WO2011135988A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving method the same
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011145537A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI541782B (zh) 2010-07-02 2016-07-11 半導體能源研究所股份有限公司 液晶顯示裝置
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101757022B1 (ko) 2010-07-02 2017-07-12 오레곤 스테이트 유니버시티 박막 트랜지스터
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
DE112011102837B4 (de) * 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
JPWO2012032749A1 (ja) 2010-09-09 2014-01-20 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
TWI487034B (zh) * 2010-09-24 2015-06-01 Au Optronics Corp 薄膜電晶體及其製造方法
KR101778224B1 (ko) 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI787452B (zh) * 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
TWI582999B (zh) * 2011-03-25 2017-05-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101597886B1 (ko) * 2011-04-18 2016-02-26 샤프 가부시키가이샤 박막 트랜지스터, 표시패널 및 박막 트랜지스터의 제조방법
TWI573277B (zh) 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101854197B1 (ko) * 2011-05-12 2018-06-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR20120132130A (ko) * 2011-05-27 2012-12-05 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) * 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6045285B2 (ja) * 2011-10-24 2016-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN202423298U (zh) * 2011-12-31 2012-09-05 京东方科技集团股份有限公司 一种tft、阵列基板以及显示器件
KR102101167B1 (ko) * 2012-02-03 2020-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130103077A (ko) * 2012-03-09 2013-09-23 한국과학기술원 산화물 반도체용 조성물 및 이를 이용한 박막 트랜지스터 기판의 제조방법
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
CN103531100B (zh) * 2012-07-05 2015-12-09 瀚宇彩晶股份有限公司 显示装置及其操作方法
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
KR102078213B1 (ko) * 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
KR20200011610A (ko) 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
JP2014135474A (ja) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
CN103887343B (zh) 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
JP2014192264A (ja) * 2013-03-26 2014-10-06 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
US9040416B2 (en) * 2013-05-10 2015-05-26 Samsung Display Co., Ltd. Manufacturing method of metal wire and thin transistor array panel
US9099861B2 (en) * 2013-05-23 2015-08-04 Inpaq Technology Co., Ltd. Over-voltage protection device and method for preparing the same
TWI502748B (zh) * 2013-06-21 2015-10-01 Ye Xin Technology Consulting Co Ltd 薄膜電晶體基板的製造方法
JP5956968B2 (ja) 2013-09-13 2016-07-27 株式会社東芝 受光素子および光結合型信号絶縁装置
WO2015045213A1 (ja) * 2013-09-30 2015-04-02 パナソニック株式会社 薄膜トランジスタ基板及びその製造方法
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR20150070648A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막 트랜지스터
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
JP2015185610A (ja) * 2014-03-20 2015-10-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
CN106663640B (zh) 2014-05-13 2020-01-07 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
KR102314466B1 (ko) * 2014-10-06 2021-10-20 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
JP6427595B2 (ja) * 2014-11-28 2018-11-21 シャープ株式会社 半導体装置およびその製造方法
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104934444B (zh) * 2015-05-11 2018-01-02 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板结构及其制作方法
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
KR102439506B1 (ko) * 2015-10-16 2022-09-02 삼성디스플레이 주식회사 표시 장치
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US10015671B2 (en) * 2016-01-19 2018-07-03 T-Mobile Usa, Inc. Network service access control
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
WO2017212363A1 (en) 2016-06-06 2017-12-14 Semiconductor Energy Laboratory Co., Ltd. Sputtering apparatus, sputtering target, and method for forming semiconductor film with the sputtering apparatus
US9978879B2 (en) * 2016-08-31 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102662677B1 (ko) * 2016-11-30 2024-04-30 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108172624B (zh) 2016-12-07 2020-11-06 清华大学 一种薄膜晶体管及其制备方法
KR20180078665A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함한 표시장치
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
US10506418B2 (en) * 2017-05-12 2019-12-10 Huawei Technologies Co., Ltd. Method and apparatus for provisioning physical signals and channels in a wireless network
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
CN107564922B (zh) * 2017-09-19 2020-03-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法
JP7180989B2 (ja) * 2018-03-30 2022-11-30 株式会社ジャパンディスプレイ 半導体装置および表示装置
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
CN112635570B (zh) * 2019-09-24 2023-01-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260599A (zh) * 1998-12-22 2000-07-19 佳能株式会社 处理衬底的设备和方法
CN1447156A (zh) * 2002-03-27 2003-10-08 体埃弗皮迪株式会社 显示装置用布线基板及其制造方法
CN1906527A (zh) * 2003-11-14 2007-01-31 株式会社半导体能源研究所 显示装置及其制造法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2692914B2 (ja) 1988-12-19 1997-12-17 三洋電機株式会社 薄膜トランジスタの製造方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2652267B2 (ja) * 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JP3360139B2 (ja) * 1991-03-13 2002-12-24 株式会社アルバック ゲート絶縁膜形成方法
JP3059514B2 (ja) 1991-03-18 2000-07-04 株式会社半導体エネルギー研究所 光電変換装置ならびにイメージセンサおよびそれらの作製方法
JP3410411B2 (ja) * 1991-03-18 2003-05-26 株式会社半導体エネルギー研究所 イメージセンサ及びその作製方法
JP3118037B2 (ja) * 1991-10-28 2000-12-18 キヤノン株式会社 堆積膜形成方法および堆積膜形成装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3729870B2 (ja) * 1992-03-05 2005-12-21 シャープ株式会社 薄膜トランジスタの製造方法
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JPH0766423A (ja) * 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
JPH07221316A (ja) 1994-02-03 1995-08-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US5831283A (en) * 1995-11-30 1998-11-03 International Business Machines Corporation Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09270517A (ja) 1996-03-29 1997-10-14 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5959312A (en) * 1996-09-27 1999-09-28 Xerox Corporation Sensor with doped microcrystalline silicon channel leads with bubble formation protection means
TW405155B (en) * 1997-07-15 2000-09-11 Toshiba Corp Semiconductor device and its manufacture
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4174862B2 (ja) 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4472073B2 (ja) 1999-09-03 2010-06-02 株式会社半導体エネルギー研究所 表示装置及びその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6858308B2 (en) * 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7189997B2 (en) * 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6794682B2 (en) 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
JP2002368229A (ja) 2001-04-04 2002-12-20 Canon Inc 半導体装置、及びその製造方法、並びに放射線検出装置
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN1260599C (zh) 2002-11-26 2006-06-21 统宝光电股份有限公司 具单一电路板的发光模组及平面显示器
KR100968560B1 (ko) * 2003-01-07 2010-07-08 삼성전자주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의금속배선 형성방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2003273366A (ja) * 2003-03-06 2003-09-26 Semiconductor Energy Lab Co Ltd 薄膜半導体装置
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
KR100585873B1 (ko) * 2003-11-03 2006-06-07 엘지.필립스 엘시디 주식회사 폴리실리콘 액정표시소자 및 그 제조방법
JP2005203678A (ja) * 2004-01-19 2005-07-28 Seiko Epson Corp 半導体装置およびその製造方法
CN1918672B (zh) 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4138719B2 (ja) * 2004-09-10 2008-08-27 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタの作製方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP4569295B2 (ja) 2004-12-28 2010-10-27 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4200458B2 (ja) 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI412079B (zh) 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7501305B2 (en) * 2006-10-23 2009-03-10 Canon Kabushiki Kaisha Method for forming deposited film and photovoltaic element
US7463065B1 (en) 2006-11-13 2008-12-09 Nvidia Corporation Low power single-rail-input voltage level shifter
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) * 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP2008153550A (ja) * 2006-12-19 2008-07-03 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置および電子機器
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
JP4340982B2 (ja) * 2007-05-18 2009-10-07 ソニー株式会社 表示装置の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US7768080B2 (en) * 2007-07-30 2010-08-03 Hewlett-Packard Development Company, L.P. Multilayer dielectric
JP5567770B2 (ja) * 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009178356A (ja) * 2008-01-31 2009-08-13 Seiko Epson Corp 紙パック切断装置
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR100982311B1 (ko) * 2008-05-26 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US7732265B2 (en) * 2008-06-03 2010-06-08 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and film formation apparatus
TWI711182B (zh) * 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2013029223A (ja) * 2011-07-27 2013-02-07 Mitsubishi Electric Corp 超小型誘導飛しょう体、超小型誘導飛しょう体の誘導システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1260599A (zh) * 1998-12-22 2000-07-19 佳能株式会社 处理衬底的设备和方法
CN1447156A (zh) * 2002-03-27 2003-10-08 体埃弗皮迪株式会社 显示装置用布线基板及其制造方法
CN1906527A (zh) * 2003-11-14 2007-01-31 株式会社半导体能源研究所 显示装置及其制造法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102696111A (zh) * 2009-08-26 2012-09-26 贺利氏材料工艺有限及两合公司 具有铜电极的薄膜晶体管（tft）
CN102082180A (zh) * 2009-12-01 2011-06-01 索尼公司 薄膜晶体管、显示装置以及电子装置
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
CN106057907A (zh) * 2010-04-23 2016-10-26 株式会社半导体能源研究所 半导体装置的制造方法
TWI556316B (zh) * 2010-04-28 2016-11-01 半導體能源研究所股份有限公司 半導體裝置之製造方法
US9449852B2 (en) 2010-04-28 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9276129B2 (en) 2010-06-11 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device in which oxygen deficiency in semiconductor is reduced and method for manufacturing the same
CN102544026A (zh) * 2010-12-08 2012-07-04 三星电子株式会社 薄膜晶体管阵列面板
CN107256868A (zh) * 2011-01-12 2017-10-17 株式会社半导体能源研究所 显示器件
CN103314446B (zh) * 2011-01-13 2016-04-20 夏普株式会社 薄膜晶体管基板及其制造方法
CN103314446A (zh) * 2011-01-13 2013-09-18 夏普株式会社 薄膜晶体管基板及其制造方法
CN102610652A (zh) * 2011-01-20 2012-07-25 元太科技工业股份有限公司 金属氧化物半导体结构及其制造方法
CN102184966A (zh) * 2011-04-15 2011-09-14 福州华映视讯有限公司 晶体管数组基板
WO2013026382A1 (zh) * 2011-08-22 2013-02-28 京东方科技集团股份有限公司 氧化物tft阵列基板及其制造方法和电子器件
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
US20130207100A1 (en) * 2011-08-22 2013-08-15 Boe Technology Group Co., Ltd. Oxide tft array substrate, method for manufacturing the same, and electronic apparatus using the same
EP2743977A4 (en) * 2011-08-22 2015-03-25 Boe Technology Group Co Ltd THIN FILM OXIDE TRANSISTOR NETWORK SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND ELECTRONIC DEVICE
EP2743977A1 (en) * 2011-08-22 2014-06-18 Boe Technology Group Co. Ltd. Oxide tft array substrate, manufacturing method therefor, and electronic device
CN106972031B (zh) * 2011-11-11 2021-08-24 株式会社半导体能源研究所 液晶显示装置、el显示装置以及其制造方法
CN106972031A (zh) * 2011-11-11 2017-07-21 株式会社半导体能源研究所 液晶显示装置、el显示装置以及其制造方法
CN102543867A (zh) * 2012-03-08 2012-07-04 南京中电熊猫液晶显示科技有限公司 一种金属氧化物薄膜晶体管阵列基板的制造方法
WO2013174108A1 (zh) * 2012-05-21 2013-11-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法及阵列基板
CN102709189A (zh) * 2012-05-21 2012-10-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法及一种阵列基板
WO2016078169A1 (zh) * 2014-11-20 2016-05-26 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
WO2017107238A1 (zh) * 2015-12-21 2017-06-29 武汉华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板
CN105914187B (zh) * 2016-06-23 2019-02-05 四川洪芯微科技有限公司 一种半导体设备及其制作方法
CN105914187A (zh) * 2016-06-23 2016-08-31 四川洪芯微科技有限公司 一种半导体设备及其制作方法
CN106057746A (zh) * 2016-08-09 2016-10-26 四川洪芯微科技有限公司 一种半导体设备及其制作方法
WO2023206621A1 (zh) * 2022-04-24 2023-11-02 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
JP2013239719A (ja) 2013-11-28
US20120273779A1 (en) 2012-11-01
CN101685835B (zh) 2013-07-03
JP2014075588A (ja) 2014-04-24
JP2015146427A (ja) 2015-08-13
JP2017092484A (ja) 2017-05-25
US9412798B2 (en) 2016-08-09
TWI495108B (zh) 2015-08-01
US20100025675A1 (en) 2010-02-04
US20170033228A1 (en) 2017-02-02
CN102779844A (zh) 2012-11-14
TWI627757B (zh) 2018-06-21
JP5307303B2 (ja) 2013-10-02
TW201025612A (en) 2010-07-01
TWI450399B (zh) 2014-08-21
TW201724528A (zh) 2017-07-01
TWI622175B (zh) 2018-04-21
TW201532284A (zh) 2015-08-16
US8293595B2 (en) 2012-10-23
JP2013168651A (ja) 2013-08-29
JP2016213500A (ja) 2016-12-15
US20150060850A1 (en) 2015-03-05
CN102779844B (zh) 2015-09-23
US8841710B2 (en) 2014-09-23
JP6324453B2 (ja) 2018-05-16
JP2010056546A (ja) 2010-03-11
US9859441B2 (en) 2018-01-02
JP5419580B2 (ja) 2014-02-19
JP5975969B2 (ja) 2016-08-23
JP5996693B2 (ja) 2016-09-21
TW201244113A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
CN101685835B (zh) 半导体装置及其制造方法
CN102169906B (zh) 半导体装置
CN101645462B (zh) 半导体装置及半导体装置的制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101645463B (zh) 半导体装置及其制造方法
CN101640221B (zh) 半导体装置以及半导体装置的制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN101794822B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN101640220B (zh) 半导体装置及其制造方法
CN101794818B (zh) 半导体器件及其制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101866952A (zh) 半导体装置及其制造方法
CN101901838A (zh) 半导体装置及该半导体装置的制造方法
CN101859799A (zh) 半导体装置及该半导体装置的制造方法
CN101814530A (zh) 半导体装置以及其制造方法
CN101901839A (zh) 半导体装置及其制造方法
KR20100019357A (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN101728433A (zh) 半导体装置及其制造方法
CN101901768A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant