JP6523695B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6523695B2
JP6523695B2 JP2015019214A JP2015019214A JP6523695B2 JP 6523695 B2 JP6523695 B2 JP 6523695B2 JP 2015019214 A JP2015019214 A JP 2015019214A JP 2015019214 A JP2015019214 A JP 2015019214A JP 6523695 B2 JP6523695 B2 JP 6523695B2
Authority
JP
Japan
Prior art keywords
film
transistor
insulating film
oxide semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015019214A
Other languages
English (en)
Other versions
JP2015181150A5 (ja
JP2015181150A (ja
Inventor
山崎　舜平
舜平 山崎
岡崎　健一
健一 岡崎
中田　昌孝
昌孝 中田
片山　雅博
雅博 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015019214A priority Critical patent/JP6523695B2/ja
Publication of JP2015181150A publication Critical patent/JP2015181150A/ja
Publication of JP2015181150A5 publication Critical patent/JP2015181150A5/ja
Application granted granted Critical
Publication of JP6523695B2 publication Critical patent/JP6523695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の一態様は、酸化物半導体膜を用いた半導体装置、該半導体装置の作製方法、モジュール及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が特許文献１で開示されている。また、自己整列トランジスタを作製する技術が特許文献２で開示されている。
特開２００６−１６５５２９号公報 特開２００９−２７８１１５号公報
酸化物半導体膜を用いたトランジスタとしては、例えば、逆スタガ型（ボトムゲート構造ともいう）またはプレナー型（トップゲート構造ともいう）等が挙げられる。酸化物半導体膜を用いたトランジスタを表示装置に適用する場合、プレナー型のトランジスタよりも逆スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるため、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の画質の高精細化（例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２０４８画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置）が進むと、逆スタガ型のトランジスタでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量があるため、該寄生容量によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。また、逆スタガ型のトランジスタの場合、プレナー型のトランジスタと比較して、トランジスタの占有面積が大きくなるといった問題がある。そこで、酸化物半導体膜を用いたプレナー型のトランジスタについて、安定した半導体特性及び高い信頼性を有する構造で、且つ簡単な作製工程で形成されるトランジスタの開発が望まれている。
また、表示装置の画面の大型化、または表示装置の画質の高精細化が進むと、表示装置の画素に形成されるトランジスタと、該トランジスタに接続される容量素子の構成が重要となる。容量素子は、画素に書き込まれたデータを保持する保持容量としての機能を有する。容量素子の構成によっては、画素に書き込まれたデータを保持できず、表示装置の画質が劣化するという問題があった。
上記問題に鑑み、本発明の一態様は、酸化物半導体を用いた新規な半導体装置を提供する。特に、酸化物半導体を用いたプレナー型の半導体装置を提供する、または酸化物半導体を用いたオン電流が大きい半導体装置を提供する、または酸化物半導体を用いたオフ電流が小さい半導体装置を提供する、または酸化物半導体を用いた占有面積の小さい半導体装置を提供する、または酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供する、または酸化物半導体を用いた信頼性の高い半導体装置を提供する、または新規な半導体装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタと、容量素子と、を有し、トランジスタは、第１の導電膜と、第１の導電膜上の第１の絶縁膜と、第１の絶縁膜上の第２の絶縁膜と、第２の絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接する一対の電極と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と互いに重なる第２の導電膜と、を有し、第１の絶縁膜は、水素を含む膜を有し、第２の絶縁膜は、酸化物絶縁膜を有し、酸化物半導体膜は、第１の導電膜と互いに重なる第１の領域と、第１の領域を挟む一対の第２の領域と、を有し、第１の領域及び第２の領域は、不純物元素の濃度が異なり、容量素子は、下部電極と、下部電極上の電極間絶縁膜と、電極間絶縁膜上の上部電極と、を有し、下部電極は、第１の導電膜が有する材料と同じ材料を含み、電極間絶縁膜は、第１の絶縁膜が有する材料と同じ材料を含む第３の絶縁膜と、ゲート絶縁膜が有する材料と同じ材料を含む第４の絶縁膜と、を有し、上部電極は、第２の導電膜が有する材料と同じ材料を含み、トランジスタ上の第５の絶縁膜を有し、第５の絶縁膜は、水素を含む膜を有することを特徴とする半導体装置である。
また、上記構成において、水素を含む膜は、窒化シリコン膜を含むことが好ましい。
また、上記構成において、酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む領域を有することが好ましい。
また、上記構成において、第１の領域より第２の領域の不純物元素の濃度が高い。
また、上記構成において、不純物元素は、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リンまたは塩素の中から選ばれるいずれか一つを有している。
また、上記構成において、第１の領域は、第２の領域の膜厚より大きい領域を有してもよい。
また、本発明の他の一態様は、第１のゲート電極及び下部電極を同一の導電膜から形成し、第１のゲート電極及び下部電極上に第１の絶縁膜を形成し、第１の絶縁膜上に第２の絶縁膜を形成し、第２の絶縁膜上に脱離抑制膜を形成し、脱離抑制膜を介して第２の絶縁膜に酸素を添加し、脱離抑制膜を除去し、第２の絶縁膜の下部電極と互いに重なる領域を加工して第１の絶縁膜を露出させ、第２の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上、第１の絶縁膜上及び第２の絶縁膜上に第３の絶縁膜を形成し、第３の絶縁膜上に第１の導電膜を形成し、第１の導電膜を加工して、第２のゲート電極及び上部電極を形成し、第３の絶縁膜を加工して、ゲート絶縁膜及び第４の絶縁膜を形成し、第２のゲート電極をマスクにし、酸化物半導体膜に不純物を添加して、第２のゲート電極と重なる第１の領域と、第１の領域を挟む一対の第２の領域と、を形成し、第２の絶縁膜上、酸化物半導体膜上、第２のゲート電極上及び上部電極上に第５の絶縁膜を形成し、第５の絶縁膜の一対の第２の領域と互いに重なる領域を加工して一対の第２の領域を露出させ、第５の絶縁膜上及び一対の第２の領域の一方の上にソース電極を形成し、及び第５の絶縁膜上及び一対の第２の領域の他方の上にドレイン電極を形成し、第５の絶縁膜は、水素を含む膜を有し、第１の絶縁膜及び第４の絶縁膜は、電極間絶縁膜としての機能を有することを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、上記の半導体装置と、プリント基板と、を有することを特徴とするモジュールである。
また、本発明の他の一態様は、上記の半導体装置、または、上記のモジュールと、スピーカー、操作キー、または、バッテリーと、を有することを特徴とする電子機器である。
本発明の一態様により、酸化物半導体を用いた新規な半導体装置を提供することができる。特に、酸化物半導体を用いたプレナー型の半導体装置を提供することができる。または、酸化物半導体を用いたオン電流が大きい半導体装置を提供することができる。または、酸化物半導体を用いたオフ電流が小さい半導体装置を提供することができる。または、酸化物半導体を用いた占有面積の小さい半導体装置を提供することができる。または、酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供することができる。または、酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 トランジスタの構造を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 本発明の一態様に係る半導体装置であるトランジスタの断面図及びバンド構造。 半導体装置の断面図を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 発光装置の画素部の構成について説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 トランジスタの構造を説明する図。 計算モデルを説明する図。 初期状態と最終状態を説明する図。 活性化障壁を説明する図。 初期状態と最終状態を説明する図。 活性化障壁を説明する図。 ＶｏＨの遷移レベルを説明する図。 本発明の一態様に係る半導体装置を用いた表示装置の上面図及び回路図。 本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。 本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。 本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。 本発明の一態様に係る半導体装置を用いた表示装置の回路図及びタイミングチャート。 表示モジュールを説明する図。 半導体装置の一態様を示す上面図及び断面図。 バンド構造の一態様を示す図。 電子機器を説明する図。 抵抗率の温度依存性を説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレットおよびＣＡＡＣ−ＯＳの断面図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、およびペレットを示す図。 ペレットを説明する図。 被形成面においてペレットに加わる力を説明する図。 被形成面におけるペレットの動きを説明する図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳおよびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。また、「絶縁体」という表記と、「絶縁膜（または絶縁層）」という表記と、を互いに入れ替えることが可能である。また、「導電体」という表記と、「導電膜（または導電層）」という表記と、を互いに入れ替えることが可能である。また、「半導体」という表記は、「半導体膜（または半導体層）」という表記と、を互いに入れ替えることが可能である。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインという用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、本明細書において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
本明細書において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースまたはドレインの幅をいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図面を用いて説明する。
＜半導体装置の構成＞
図１に、半導体装置に含まれるトランジスタの一例として、トップゲート構造のトランジスタ及び該トランジスタと同一工程で作製することができる容量素子を示す。
図１に半導体装置が有するトランジスタ１５０及び容量素子１６０の断面図を示す。また、図２にトランジスタ１５０の上面図及び断面図を示す。図２（Ａ）はトランジスタ１５０の上面図であり、図２（Ｂ）は、図２（Ａ）の一点鎖線Ａ１−Ａ２間の断面図であり、図２（Ｃ）は、図２（Ａ）の一点鎖線Ａ３−Ａ４間の断面図である。なお、図２（Ａ）では、明瞭化のため、基板１００、絶縁膜１０１、絶縁膜１０２、ゲート絶縁膜１１２ａ、絶縁膜１０８、絶縁膜１１８、絶縁膜１２８などを省略している。なお、トランジスタの上面図においては、以降の図面においてもトランジスタ１５０と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ａ３−Ａ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ１５０は、基板１００上に形成された絶縁膜１０１上のゲート電極１０４ａと、ゲート電極１０４ａ上の絶縁膜１０２と、絶縁膜１０２上の第１の領域１０６及び第１の領域を挟む一対の第２の領域１０７ａ、１０７ｂを有する酸化物半導体膜１２６と、酸化物半導体膜１２６と接するゲート絶縁膜１１２ａと、ゲート絶縁膜１１２ａ上のゲート電極１１４ａと、酸化物半導体膜１２６及びゲート電極１１４ａを覆う絶縁膜１０８及び絶縁膜１１８と、絶縁膜１０８及び絶縁膜１１８に設けられた開口において、第２の領域１０７ａと接するソース電極１１６ａ及び第２の領域１０７ｂと接するドレイン電極１１６ｂと、を有する。
容量素子１６０は、基板１００上に形成された絶縁膜１０１上の下部電極１０４ｂと、下部電極１０４ｂ上の電極間絶縁膜として機能する絶縁膜１０２ａ及び絶縁膜１１２ｂと、絶縁膜１１２ｂ上の上部電極１１４ｂと、を有する。
酸化物半導体膜１２６において、ゲート電極１１４ａと互いに重ならない一対の第２の領域１０７ａ、１０７ｂには、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ここで、酸化物導電体で形成される膜（以下、酸化物導電体膜という。）における、抵抗率の温度依存性について、図面を用いて説明する。
ここでは、酸化物導電体膜を有する試料を作製した。酸化物導電体膜としては、酸化物半導体膜が窒化シリコン膜に接することで形成された酸化物導電体膜（ＯＣ＿ＳｉＮｘ）、ドーピング装置において酸化物半導体膜にアルゴンが添加され、且つ窒化シリコン膜と接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）、またはプラズマ処理装置において酸化物半導体膜がアルゴンプラズマに曝され、且つ窒化シリコン膜と接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を作製した。なお、窒化シリコン膜は、水素を含む。
酸化物導電体膜（ＯＣ＿ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いてスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いて、スパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、ドーピング装置を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に、加速電圧を１０ｋＶとし、ドーズ量が５×１０１４／ｃｍ２のアルゴンを添加して、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いて、スパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、プラズマ処理装置において、アルゴンプラズマを発生させ、加速させたアルゴンイオンをＩｎ−Ｇａ−Ｚｎ酸化物膜に衝突させることで酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
次に、各試料の抵抗率を測定した結果を図４５に示す。ここで、抵抗率の測定は４端子のｖａｎ−ｄｅｒ−Ｐａｕｗ法で行った。図４５において、横軸は測定温度を示し、縦軸は抵抗率を示す。また、酸化物導電体膜（ＯＣ＿ＳｉＮｘ）の測定結果を四角印で示し、酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）の測定結果を三角印で示す。
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体膜は、抵抗率が高く、抵抗率の測定が困難であった。このため、酸化物導電体膜は、酸化物半導体膜より抵抗率が低いことがわかる。
図４５からわかるように、酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）及び酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）が、酸素欠損及び水素を含む場合、抵抗率の変動が小さい。代表的には、８０Ｋ以上２９０Ｋ以下において、抵抗率の変動率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下において、抵抗率の変動率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜をトランジスタのソース領域及びドレイン領域として用いることで、酸化物導電体膜とソース電極及びドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化物導電体膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗を低減できる。また、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高いトランジスタを作製することが可能である。
一対の第２の領域１０７ａ、１０７ｂは、ソース領域及びドレイン領域として機能する。ソース電極１１６ａ及びドレイン電極１１６ｂがタングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半導体膜に含まれる酸素とソース電極１１６ａ及びドレイン電極１１６ｂに含まれる導電材料とが結合し、酸化物半導体膜において、酸素欠損が形成される。また、酸化物半導体膜にソース電極１１６ａ及びドレイン電極１１６ｂを形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、ソース電極１１６ａ及びドレイン電極１１６ｂと接する一対の第２の領域１０７ａ、１０７ｂは、導電性が高まり、ソース領域及びドレイン領域として機能する。
不純物元素が希ガス元素であって、酸化物半導体膜１２６がスパッタリング法で形成される場合、一対の第２の領域１０７ａ、１０７ｂはそれぞれ希ガス元素を含み、且つ第１の領域１０６と比較して、一対の第２の領域１０７ａ、１０７ｂの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１２６がスパッタリング法で形成される場合、スパッタリングガスとして希ガス元素を用いるため、酸化物半導体膜１２６に希ガスが含まれること、並びに一対の第２の領域１０７ａ、１０７ｂにおいて、酸素欠損を形成するために、意図的に希ガス元素が添加されることが原因である。なお、一対の第２の領域１０７ａ、１０７ｂにおいて、第１の領域１０６と異なる希ガス元素が添加されていてもよい。
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または、塩素の場合、一対の第２の領域１０７ａ、１０７ｂにのみ不純物元素を有する。このため、第１の領域１０６と比較して、一対の第２の領域１０７ａ、１０７ｂの方が不純物元素の濃度が高い。なお、一対の第２の領域１０７ａ、１０７ｂにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる不純物元素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、または５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
不純物元素が、水素の場合、第１の領域１０６と比較して、一対の第２の領域１０７ａ、１０７ｂの方が不純物元素の濃度が高い。なお、一対の第２の領域１０７ａ、１０７ｂにおいて、二次イオン質量分析法により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、または１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。
一対の第２の領域１０７ａ、１０７ｂは不純物元素を有するため、酸素欠損が増加し、キャリア密度が増加する。この結果、一対の第２の領域１０７ａ、１０７ｂは、導電性が高くなり、低抵抗領域として機能する。
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、一対の第２の領域１０７ａ、１０７ｂにおいて、希ガス元素により形成された酸素欠損と、且つ該領域に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または塩素の一以上との相互作用により、一対の第２の領域１０７ａ、１０７ｂは、導電性がさらに高まる場合がある。
第１の領域１０６は、チャネルとして機能する。ここで、酸化物半導体膜１２６近傍の拡大図を図３に示す。ゲート電極１１４ａを形成する際に、酸化物半導体膜１２６の一対の第２の領域１０７ａ、１０７ｂとなる領域がエッチングされるため、図３に示すように、第１の領域１０６は一対の第２の領域１０７ａ、１０７ｂより膜厚が大きくなる。代表的には、第１の領域１０６は、一対の第２の領域１０７ａ、１０７ｂより厚さが０．１ｎｍ以上５ｎｍ以下大きい領域を有する。
本実施の形態に示すトランジスタ１５０は、チャネル形成領域として機能する第１の領域１０６と、ソース領域及びドレイン領域として機能する一対の第２の領域１０７ａ、１０７ｂを有する。一対の第２の領域１０７ａ、１０７ｂは、導電性が高いため、一対の第２の領域１０７ａ、１０７ｂとソース電極１１６ａ及びドレイン電極１１６ｂとの接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
また、トランジスタ１５０において、ゲート電極１１４ａをマスクとして、不純物元素が酸化物半導体膜１２６に添加される。すなわち、セルフアラインで不純物領域（ソース領域及びドレイン領域）を形成することができる。
また、トランジスタ１５０の作製工程と同時に容量素子１６０も作製することができる。
トランジスタ１５０のゲート電極１０４ａと、容量素子１６０の下部電極１０４ｂとが同時に形成される。また、トランジスタ１５０のゲート絶縁膜１１２ａと、容量素子１６０の絶縁膜１１２ｂとが同時に形成される。また、トランジスタ１５０のゲート電極１１４ａと、容量素子１６０の上部電極１１４ｂとが同時に形成される。
以下に、図１に示す構成の詳細について説明する。
基板１００としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板１００として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１００とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１００より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
絶縁膜１０１は、下地絶縁膜として機能する。絶縁膜１０１は、基板１００からの不純物の拡散を防止する役割を有する。絶縁膜１０１として、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。また、上記材料の積層であってもよい。
ゲート電極１０４ａは、導電膜１０４ａ１及び導電膜１０４ａ２の積層である。また、下部電極１０４ｂは、導電膜１０４ｂ１及び導電膜１０４ｂ２の積層である。導電膜１０４ａ１、導電膜１０４ａ２、導電膜１０４ｂ１及び導電膜１０４ｂ２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１０４ａ及び下部電極１０４ｂは、単層構造でも、三層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１０４ａ及び下部電極１０４ｂは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
本実施の形態では、導電膜１０４ａ１及び導電膜１０４ｂ１にチタン膜、導電膜１０４ａ２及び導電膜１０４ｂ２に銅膜を用いる。導電膜１０４ａ２及び導電膜１０４ｂ２は銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。このような低抵抗な導電性材料を用いることで、信号遅延を低減することができる。
絶縁膜１０２は、絶縁膜１０２ａ及び絶縁膜１０２ｂの積層である。
絶縁膜１０２ａは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有し、水素を含む膜であることが好ましく、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いることができる。絶縁膜１０２ｂは、酸化物半導体膜１２６との界面特性を向上させるため、酸化物絶縁膜で形成することが好ましい。特に加熱により一部の酸素を放出する酸化物材料を含むことが好ましく、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることがより好ましい。絶縁膜１０２ｂとして上記のような加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０２ｂに含まれる酸素を、酸化物半導体膜１２６に移動させることが可能である。
絶縁膜１０２ｂの厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０２ｂを厚くすることで、絶縁膜１０２ｂの酸素放出量を増加させることができると共に、絶縁膜１０２ｂと酸化物半導体膜１２６との界面における界面準位、並びに酸化物半導体膜１２６の第１の領域１０６に含まれる酸素欠損を低減することが可能である。
絶縁膜１０２ｂとして、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
酸化物半導体膜１２６は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）等の金属酸化物で形成される。なお、酸化物半導体膜１２６は、透光性を有する。
なお、酸化物半導体膜１２６がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｚｎ及びＯを除いてのＩｎ及びＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１２６は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、または３ｅＶ以上である。
酸化物半導体膜１２６の厚さは、３ｎｍ以上２００ｎｍ以下、または３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とすることができる。
酸化物半導体膜１２６がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜１２６の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
また、酸化物半導体膜１２６において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１２６において、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１２６であって、特に第１の領域１０６において、シリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１２６であって、特に第１の領域１０６において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第１の領域１０６のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、ノーマリーオフ特性を有する。
また、酸化物半導体膜１２６であって、特に第１の領域１０６に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜であって、特に第１の領域１０６において、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることができる。
酸化物半導体膜１２６であって、特に第１の領域１０６において、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜１２６であって、特に第１の領域１０６においては、キャリア密度を１×１０１７個／ｃｍ３以下、または１×１０１５個／ｃｍ３以下、または１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下とすることができる。
酸化物半導体膜１２６として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、ノーマリーオフ特性になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜１２６は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１２６が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の場合がある。
なお、酸化物半導体膜１２６において、一対の第２の領域１０７ａ、１０７ｂと、第１の領域１０６との結晶性が異なる場合がある。これは、一対の第２の領域１０７ａ、１０７ｂに不純物元素が添加された際に、一対の第２の領域１０７ａ、１０７ｂにダメージが入ってしまい、結晶性が低下するためである。
また、本実施の形態では、酸化物半導体膜１２６は酸化物半導体膜が多層構造（ここでは２層構造）であり、下層にチャネル形成領域１０６ａ、低抵抗領域１０７ａ１及び低抵抗領域１０７ｂ１を有し、上層にチャネル形成領域１０６ｂ、低抵抗領域１０７ａ２及び低抵抗領域１０７ｂ２を有する。
また、２層構造である酸化物半導体膜の下層はチャネル領域が形成され、２層構造である酸化物半導体膜の上層は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）であり、且つ下層よりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜（上層）の伝導帯下端のエネルギーと、酸化物半導体膜（下層）の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
酸化物半導体膜（上層）がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の場合、酸化物半導体膜（上層）を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜（上層）としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
なお、酸化物半導体膜（上層）、酸化物半導体膜（下層）の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂは、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１２６との界面特性を向上させるため、少なくとも酸化物半導体膜１２６と接する領域は酸化物絶縁膜を用いて形成することが好ましい。ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１２６からの酸素の外部への拡散と、外部から酸化物半導体膜１２６への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、ハフニウムシリケート（ＨｆＳｉｘＯｙ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、加熱により一部の酸素を放出する酸化物材料を含むことが好ましく、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることがより好ましい。ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして上記のような加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理によりゲート絶縁膜１１２ａに含まれる酸素を、酸化物半導体膜１２６に移動させることが可能である。
また、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして、欠陥の少ない酸化窒化シリコン膜を用いることができる。欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピン密度が観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、または１以上２以下）起因のシグナルに相当する。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少ないといえる。
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとして欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸化物半導体膜１２６及び絶縁膜の界面におけるキャリアのトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲート電極１１４ａは、導電膜１１４ａ１及び導電膜１１４ａ２の積層である。また、上部電極１１４ｂは、導電膜１１４ｂ１及び導電膜１１４ｂ２の積層である。導電膜１１４ａ１、導電膜１１４ａ２、導電膜１１４ｂ１及び導電膜１１４ｂ２の材料等は、導電膜１０４ａ１、導電膜１０４ａ２、導電膜１０４ｂ１及び導電膜１０４ｂ２を援用することができる。
本実施の形態では、導電膜１１４ａ１及び導電膜１１４ｂ１に窒化タンタル膜、導電膜１１４ａ２及び導電膜１１４ｂ２にタングステン膜を用いる。
また、図１に示すように、チャネル長方向の断面形状において、導電膜１１４ａ１の端部は、導電膜１１４ａ２の端部より外側に位置し、且つ導電膜１１４ａ１がテーパー形状であってもよい。即ち、ゲート絶縁膜１１２ａ及び導電膜１１４ａ１が接する面と、導電膜１１４ａ１の側面のなす角度が９０°未満、または５°以上４５°以下、また５°以上３０°以下であってもよい。また、導電膜１１４ｂ１の端部は、導電膜１１４ｂ２の端部より外側に位置し、且つ導電膜１１４ｂ１がテーパー形状であってもよい。即ち、絶縁膜１１２ｂ及び導電膜１１４ｂ１が接する面と、導電膜１１４ｂ１の側面のなす角度が９０°未満、または５°以上４５°以下、また５°以上３０°以下であってもよい。
さらには、ゲート絶縁膜１１２ａの端部が、導電膜１１４ａ１の端部より外側に位置してもよい。また、絶縁膜１１２ｂの端部が、導電膜１１４ｂ１の端部より外側に位置してもよい。
さらには、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂの側面は湾曲してもよい。
さらには、ゲート絶縁膜１１２ａがテーパー形状であってもよい。即ち、酸化物半導体膜１２６及びゲート絶縁膜１１２ａが接する面と、ゲート絶縁膜１１２ａの側面のなす角度が９０°未満、好ましくは３０°以上９０°未満であってもよい。
絶縁膜１０８の材料等は、絶縁膜１０２ａを援用することができる。
絶縁膜１１８は、絶縁膜１０２ｂの材料を援用することができる。
ソース電極１１６ａは、導電膜１１６ａ１及び導電膜１１６ａ２の積層である。また、ドレイン電極１１６ｂは、導電膜１１６ｂ１及び導電膜１１６ｂ２の積層である。導電膜１１６ａ１、導電膜１１６ａ２、導電膜１１６ｂ１及び導電膜１１６ｂ２の材料等は、導電膜１０４ａ１、導電膜１０４ａ２、導電膜１０４ｂ１及び導電膜１０４ｂ２を援用することができる。
本実施の形態では、導電膜１１６ａ１及び導電膜１１６ｂ１にタングステン膜、導電膜１１６ａ２及び導電膜１１６ｂ２に銅膜を用いる。導電膜１１６ａ２及び導電膜１１６ｂ２は銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。このような低抵抗な導電性材料を用いることで、信号遅延を低減することができる。
絶縁膜１２８は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。絶縁膜１２８として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどを用いればよく、単層または積層で設けることができる。
ここでは、トランジスタの変形例について、図４乃至図７、図２９を用いて説明する。図４に示すトランジスタは、基板４００上の絶縁膜４５３上に形成された酸化物半導体膜４５５と、酸化物半導体膜４５５に接する絶縁膜４５７と、絶縁膜４５７と接し、且つ酸化物半導体膜４５５と互いに重なる導電膜４５９と、を有する。なお、絶縁膜４５７は、ゲート絶縁膜としての機能を有する。また、導電膜４５９は、ゲート電極としての機能を有する。なお、基板４００は、基板１００を援用できる。また、絶縁膜４５３は、絶縁膜１０１を援用できる。また、酸化物半導体膜４５５は、酸化物半導体膜１２６を援用できる。また、絶縁膜４５７は、ゲート絶縁膜１１２ａを援用できる。また、導電膜４５９は、ゲート電極１１４ａを援用できる。
また、酸化物半導体膜４５５に接する窒化物絶縁膜４６５、及び窒化物絶縁膜４６５に接する絶縁膜４６７が、トランジスタに設けられている。また、窒化物絶縁膜４６５及び絶縁膜４６７の開口部において、酸化物半導体膜４５５と接する導電膜４６８、４６９が、トランジスタに設けられている。なお、導電膜４６８、４６９は、ソース電極及びドレイン電極としての機能を有する。なお、窒化物絶縁膜４６５は、絶縁膜１０８を援用できる。また、絶縁膜４６７は、絶縁膜１１８を援用できる。また、導電膜４６８、４６９は、ソース電極１１６ａ、ドレイン電極１１６ｂを援用できる。
図４（Ａ）に示すトランジスタにおいて、酸化物半導体膜４５５は、導電膜４５９と重なる領域に形成されるチャネル領域４５５ａと、チャネル領域４５５ａを挟み、且つ不純物元素を含む領域、即ち、低抵抗領域４５５ｂ、４５５ｃとを有する。また、導電膜４６８、４６９は、低抵抗領域４５５ｂ、４５５ｃと接する。なお、導電膜４６８、４６９は、配線としての機能をする。
または、図４（Ｂ）に示すトランジスタのように、酸化物半導体膜４５５において、導電膜４６８、４６９と接する領域４５５ｄ、４５５ｅに、不純物元素が添加されていなくともよい。この場合、導電膜４６８、４６９と接する領域４５５ｄ、４５５ｅとチャネル領域４５５ａとの間に、不純物元素を有する領域、即ち、低抵抗領域４５５ｂ、４５５ｃを有する。なお、領域４５５ｄ、４５５ｅは、導電膜４６８、４６９に電圧が印加されると導電性を有するため、ソース領域及びドレイン領域としての機能を有する。
なお、図４（Ｂ）に示すトランジスタは、導電膜４６８、４６９を形成した後、導電膜４５９及び導電膜４６８、４６９をマスクとして、不純物元素を酸化物半導体膜に添加することで形成できる。
導電膜４５９において、導電膜４５９の端部がテーパー形状であってもよい。即ち、絶縁膜４５７及び導電膜４５９が接する面と、導電膜４５９の側面となす角度θ１が、９０°未満、１０°以上８５°以下、または１５°以上８５°以下、または３０°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以下であってもよい。角度θ１を、９０°未満、１０°以上８５°以下、または１５°以上８５°以下、または３０°以上８５°以下、または４５°以上８５°以下、または６０°以上８５°以下とすることで、絶縁膜４５７及び導電膜４５９の側面における窒化物絶縁膜４６５の被覆性を高めることが可能である。
次に、低抵抗領域４５５ｂ、４５５ｃの変形例について説明する。なお、図４（Ｃ）乃至図４（Ｆ）は、図４（Ａ）に示す酸化物半導体膜４５５の近傍の拡大図である。ここでは、チャネル長Ｌは、一対の低抵抗領域の間隔である。
図４（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、絶縁膜４５７を介して、導電膜４５９の端部と、一致または略一致している。即ち、上面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、一致または概略一致している。
または、図４（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａが、導電膜４５９と重ならない領域を有する。該領域はオフセット領域として機能する。チャネル長方向におけるオフセット領域の長さをＬｏｆｆと示す。なお、オフセット領域が複数ある場合は、一つのオフセット領域の長さをＬｏｆｆという。Ｌｏｆｆは、チャネル長Ｌに含まれる。また、Ｌｏｆｆは、チャネル長Ｌの２０％未満、または１０％未満、または５％未満、または２％未満である。
または、図４（Ｅ）に示すように、チャネル長方向の断面形状において、低抵抗領域４５５ｂ、４５５ｃが、絶縁膜４５７を介して、導電膜４５９と重なる領域を有する。該領域はオーバーラップ領域として機能する。チャネル長方向におけるオーバーラップ領域の長さをＬｏｖと示す。Ｌｏｖは、チャネル長Ｌの２０％未満、または１０％未満、または５％未満、または２％未満である。
または、図４（Ｆ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａと低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａと低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。低抵抗領域４５５ｆ、４５５ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。ここでは、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７と重なるが、絶縁膜４５７及び導電膜４５９と重なってもよい。
なお、図４（Ｃ）乃至図４（Ｆ）においては、図４（Ａ）に示すトランジスタの説明をしたが、図４（Ｂ）に示すトランジスタにおいても、図４（Ｃ）乃至図４（Ｆ）の構造を適宜適用することができる。
図５（Ａ）に示すトランジスタは、絶縁膜４５７の端部が、導電膜４５９の端部より外側に位置する。即ち、絶縁膜４５７が、導電膜４５９から迫り出した形状を有する。チャネル領域４５５ａから窒化物絶縁膜４６５を遠ざけることが可能であるため、窒化物絶縁膜４６５に含まれる窒素、水素等が、チャネル領域４５５ａに入り込むのを抑制することができる。
図５（Ｂ）に示すトランジスタは、絶縁膜４５７及び導電膜４５９がテーパー形状であり、且つそれぞれのテーパー部の角度が異なる。即ち、絶縁膜４５７及び導電膜４５９が接する面と、導電膜４５９の側面のなす角度θ１と、酸化物半導体膜４５５及び絶縁膜４５７が接する面と、絶縁膜４５７の側面のなす角度θ２との角度が異なる。角度θ２は、９０°未満、または３０°以上８５°以下、または４５°以上７０°以下であってもよい。例えば、角度θ２が角度θ１より大きいと、トランジスタの微細化が可能である。
次に、低抵抗領域４５５ｂ、４５５ｃの変形例について、図５（Ｃ）乃至図５（Ｆ）を用いて説明する。なお、図５（Ｃ）乃至図５（Ｆ）は、図５（Ａ）に示す酸化物半導体膜４５５の近傍の拡大図である。
図５（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、絶縁膜４５７を介して、一致または概略一致している。即ち、上面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、一致若しくは略一致している。
または、図５（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａが、導電膜４５９と重ならない領域を有する。該領域はオフセット領域として機能する。即ち、上面形状において、低抵抗領域４５５ｂ、４５５ｃの端部が、絶縁膜４５７の端部と、一致または略一致しており、導電膜４５９の端部と重ならない。
または、図５（Ｅ）に示すように、チャネル長方向の断面形状において、低抵抗領域４５５ｂ、４５５ｃが、絶縁膜４５７を介して、導電膜４５９と重なる領域を有する。該領域をオーバーラップ領域という。即ち、上面形状において、低抵抗領域４５５ｂ、４５５ｃの端部が、導電膜４５９と重なる。
または、図５（Ｆ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａと低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａと低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。低抵抗領域４５５ｆ、４５５ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。ここでは、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７と重なるが、絶縁膜４５７及び導電膜４５９と重なってもよい。
なお、図５（Ｃ）乃至図５（Ｆ）においては、図５（Ａ）に示すトランジスタの説明をしたが、図５（Ｂ）に示すトランジスタにおいても、図５（Ｃ）乃至図５（Ｆ）の構造を適宜適用することが可能である。
図６（Ａ）に示すトランジスタは、導電膜４５９が積層構造であり、絶縁膜４５７と接する導電膜４５９ａ、及び導電膜４５９ａに接する導電膜４５９ｂとを有する。また、導電膜４５９ａの端部は、導電膜４５９ｂの端部より外側に位置する。即ち、導電膜４５９ａが、導電膜４５９ｂから迫り出した形状を有する。
次に、低抵抗領域４５５ｂ、４５５ｃの変形例について説明する。なお、図６（Ｂ）乃至図６（Ｅ）、図７（Ａ）、及び図７（Ｂ）は、図６（Ａ）に示す酸化物半導体膜４５５の近傍の拡大図である。
図６（Ｂ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９に含まれる導電膜４５９ａの端部と、絶縁膜４５７を介して、一致または略一致している。即ち、上面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃの境界が、導電膜４５９の端部と、一致または略一致している。
または、図６（Ｃ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａが、導電膜４５９と重ならない領域を有する。該領域はオフセット領域として機能する。即ち、上面形状において、低抵抗領域４５５ｂ、４５５ｃの端部が、導電膜４５９の端部と重ならない。
または、図６（Ｄ）に示すように、チャネル長方向の断面形状において、低抵抗領域４５５ｂ、４５５ｃが、導電膜４５９、ここでは導電膜４５９ａと重なる領域を有する。該領域をオーバーラップ領域という。即ち、上面形状において、低抵抗領域４５５ｂ、４５５ｃの端部が、導電膜４５９ａと重なる。
または、図６（Ｅ）に示すように、チャネル長方向の断面形状において、チャネル領域４５５ａと低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａと低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。不純物元素は、導電膜４５９ａを通過して低抵抗領域４５５ｆ、４５５ｇに添加されるため、低抵抗領域４５５ｆ、４５５ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。なお、ここでは、低抵抗領域４５５ｆ、４５５ｇは、導電膜４５９ａと重なるが、導電膜４５９ａ及び導電膜４５９ｂと重なってもよい。
または、図７（Ａ）に示すように、チャネル長方向の断面形状において、導電膜４５９ａの端部は、導電膜４５９ｂの端部より外側に位置し、且つ導電膜４５９ａがテーパー形状であってもよい。即ち、絶縁膜４５７及び導電膜４５９ａが接する面と、導電膜４５９ａの側面のなす角度が９０°未満、または５°以上４５°以下、また５°以上３０°以下であってもよい。
さらには、絶縁膜４５７の端部が、導電膜４５９ａの端部より外側に位置してもよい。
さらには、絶縁膜４５７の側面は湾曲してしてもよい。
さらには、絶縁膜４５７がテーパー形状であってもよい。即ち、酸化物半導体膜４５５及び絶縁膜４５７が接する面と、絶縁膜４５７の側面のなす角度が９０°未満、好ましくは３０°以上９０°未満であってもよい。
図７（Ａ）に示す酸化物半導体膜４５５は、チャネル領域４５５ａと、チャネル領域４５５ａを挟む低抵抗領域４５５ｆ、４５５ｇと、チャネル領域４５５ａと低抵抗領域４５５ｆ、４５５ｇを挟む低抵抗領域４５５ｈ、４５５ｉと、チャネル領域４５５ａと、低抵抗領域４５５ｆ、４５５ｇと、低抵抗領域４５５ｈ、４５５ｉを挟む低抵抗領域４５５ｂ、４５５ｃとを有する。不純物元素は、絶縁膜４５７及び導電膜４５９ａを通過して低抵抗領域４５５ｆ、４５５ｇ、４５５ｈ、４５５ｉに添加されるため、低抵抗領域４５５ｆ、４５５ｇ、４５５ｈ、４５５ｉは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。
図７（Ｂ）に示す酸化物半導体膜４５５は、チャネル領域４５５ａと、チャネル領域４５５ａを挟む低抵抗領域４５５ｈ、４５５ｉと、チャネル領域４５５ａと低抵抗領域４５５ｈ、４５５ｉを挟む低抵抗領域４５５ｂ、４５５ｃとを有する。不純物元素は、絶縁膜４５７を通過して低抵抗領域４５５ｈ、４５５ｉに添加されるため、低抵抗領域４５５ｈ、４５５ｉは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。
なお、図７（Ａ）のチャネル長方向において、チャネル領域４５５ａは導電膜４５９ｂと重なり、低抵抗領域４５５ｆ、４５５ｇは、導電膜４５９ｂの外側に突出している導電膜４５９ａと重なり、低抵抗領域４５５ｈ、４５５ｉは、導電膜４５９ａの外側に突出している絶縁膜４５７と重なり、低抵抗領域４５５ｂ、４５５ｃは絶縁膜４５７の外側に突出している。
図７（Ａ）に示すように、酸化物半導体膜４５５が低抵抗領域４５５ｂ、４５５ｃより、不純物元素の濃度が低く、抵抗率が高い低抵抗領域４５５ｆ、４５５ｇ、４５５ｈ、４５５ｉを有することで、ドレイン領域の電界緩和が可能である。そのため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動などの劣化を低減することが可能である。
図２９（Ａ）に示すトランジスタは、チャネル領域４５５ａ及び低抵抗領域４５５ｂ、４５５ｃを含む酸化物半導体膜４５５を有し、低抵抗領域４５５ｂ、４５５ｃは、チャネル領域４５５ａより膜厚の小さい領域を有する。代表的には、低抵抗領域４５５ｂ、４５５ｃは、チャネル領域４５５ａより厚さが０．１ｎｍ以上５ｎｍ以下小さい領域を有する。
図２９（Ｂ）に示すトランジスタは、酸化物半導体膜４５５に接する絶縁膜４５３、４５７の少なくとも一方が多層構造である。例えば、絶縁膜４５３は、絶縁膜４５３ａ、及び絶縁膜４５３ａ及び酸化物半導体膜４５５に接する絶縁膜４５３ｂを有する。また、絶縁膜４５７は、酸化物半導体膜４５５に接する絶縁膜４５７ａ、及び絶縁膜４５７ａに接する絶縁膜４５７ｂを有する。
絶縁膜４５３ｂ、４５７ａは、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、または窒素酸化物の放出量の少ない酸化窒化アルミニウム膜等を用いることができる。なお、絶縁膜４５３ｂ、４５７ａは、平均膜厚が、０．１ｎｍ以上５０ｎｍ以下、または０．５ｎｍ以上１０ｎｍ以下である。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
絶縁膜４５３ａ、４５７ｂは、加熱により酸素を放出する酸化物絶縁膜を用いて形成することができる。なお、絶縁膜４５３ａ、４５７ｂは、平均膜厚が５ｎｍ以上１０００ｎｍ以下、または１０ｎｍ以上５００ｎｍ以下である。
加熱により酸素を放出する酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜等がある。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁膜４５３及び絶縁膜４５７などに準位を形成する。当該準位は、酸化物半導体膜４５５のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜４５３、４５７及び酸化物半導体膜４５５の界面に拡散すると、当該準位が絶縁膜４５３、４５７側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜４５３、４５７及び酸化物半導体膜４５５界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜４５３ａ、４５７ｂに含まれる窒素酸化物は、加熱処理において、絶縁膜４５３ｂ、４５７ａに含まれるアンモニアと反応するため、絶縁膜４５３ａ、４５７ｂに含まれる窒素酸化物が低減される。このため、絶縁膜４５３、４５７及び酸化物半導体膜４５５の界面において、電子がトラップされにくい。
絶縁膜４５３ｂ、４５７ａとして、Ｅｖ＿ｏｓとＥｃ＿ｏｓの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁膜４５３、４５７は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、二酸化窒素起因のシグナルに相当する。即ち、ｇ値が２．０３７以上２．０３９の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる二酸化窒素の含有量が少ないといえる。
また、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理における、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたプラズマＣＶＤ法を用いて、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
図２９（Ｃ）に示すトランジスタは、酸化物半導体膜４５５、絶縁膜４５７、及び導電膜４５９と、窒化物絶縁膜４６５との間に、絶縁膜４７５を有する。絶縁膜４７５は、図２９（Ｂ）の絶縁膜４５３ｂ、４５７ａに示す、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いて形成することができる。
また、チャネル長方向の断面形状において、チャネル領域４５５ａ及び低抵抗領域４５５ｂの間に低抵抗領域４５５ｆを有し、チャネル領域４５５ａ及び低抵抗領域４５５ｃの間に低抵抗領域４５５ｇを有する。低抵抗領域４５５ｆ、４５５ｇは、低抵抗領域４５５ｂ、４５５ｃより不純物元素の濃度が低く、抵抗率が高い。なお、ここでは、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７及び導電膜４５９の側面に接する絶縁膜４７５と重なる領域である。なお、低抵抗領域４５５ｆ、４５５ｇは、絶縁膜４５７及び導電膜４５９と重なってもよい。
図２９（Ｄ）に示すトランジスタは、絶縁膜４５７が、酸化物半導体膜４５５のチャネル領域４５５ａに接するとともに、低抵抗領域４５５ｂ、４５５ｃに接する。また、絶縁膜４５７は、チャネル領域４５５ａと接する領域と比較して、低抵抗領域４５５ｂ、４５５ｃと接する領域の膜厚が薄く、代表的には、平均膜厚が、０．１ｎｍ以上５０ｎｍ以下、または０．５ｎｍ以上１０ｎｍ以下である。この結果、絶縁膜４５７を介して、酸化物半導体膜４５５に不純物元素を添加することが可能であると共に、窒化物絶縁膜４６５に含まれる水素を、絶縁膜４５７を介して酸化物半導体膜４５５へ移動させることができる。この結果、低抵抗領域４５５ｂ、４５５ｃを形成することができる。
さらに、絶縁膜４５３を絶縁膜４５３ａ、４５３ｂの多層構造とし、加熱により酸素を放出する酸化物絶縁膜を用いて絶縁膜４５３ａを形成し、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いて絶縁膜４５３ｂを形成する。さらに、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜を用いて絶縁膜４５７を形成する。即ち、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜で、酸化物半導体膜４５５を覆うことができる。この結果、絶縁膜４５３ａに含まれる酸素を、加熱処理により酸化物半導体膜４５５に移動させ、酸化物半導体膜４５５のチャネル領域４５５ａに含まれる酸素欠損を低減しつつ、絶縁膜４５３ｂ、４５７ａと、酸化物半導体膜４５５との界面におけるキャリアのトラップを低減することが可能である。この結果、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
＜（１）． ＶｏＨの形成しやすさ及び安定性＞
酸化物半導体膜（以下、ＩＧＺＯと示す。）が完全な結晶の場合、室温では、Ｈは、優先的にａｂ面に沿って拡散する。また、４５０℃の加熱処理の際には、Ｈは、ａｂ面及びｃ軸方向それぞれに拡散する。そこで、ここでは、ＩＧＺＯに酸素欠損Ｖｏが存在する場合、Ｈは酸素欠損Ｖｏ中に入りやすいか否かについて説明する。ここで、酸素欠損Ｖｏ中にＨがある状態をＶｏＨと表記する。
計算には、図３０に示すＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＶｏＨ中のＨがＶｏから出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）を、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて計算した。計算条件を表１に示す。
また、ＩｎＧａＺｎＯ４結晶モデルにおいて、酸素が結合する金属元素及びその数の違いから、図３０に示すように酸素サイト１乃至酸素サイト４がある。ここでは、酸素欠損Ｖｏを形成しやすい酸素サイト１及び酸素サイト２について計算を行った。
はじめに、酸素欠損Ｖｏを形成しやすい酸素サイト１として、３個のＩｎと１個のＺｎと結合した酸素サイトについて計算を行った。
初期状態のモデルを図３１（Ａ）に示し、最終状態のモデルを図３１（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図３２に示す。なお、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態とは、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．４６ｅＶのエネルギーが必要であった。
ここで、計算により得られた活性化障壁（Ｅａ）と数式１より、反応頻度（Γ）を算出した。なお、数式１において、ｋＢはボルツマン定数であり、Ｔは絶対温度である。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。図３１（Ａ）に示すモデルから図３１（Ｂ）に示すモデルへＨが移動する頻度は５．５２×１００［１／ｓｅｃ］であった。また、図３１（Ｂ）に示すモデルから図３１（Ａ）に示すモデルへＨが移動する頻度は１．８２×１０９［１／ｓｅｃ］であった。このことから、ＩＧＺＯ中を拡散するＨは、近くに酸素欠損ＶｏがあるとＶｏＨを形成しやすく、一旦ＶｏＨを形成すると酸素欠損Ｖｏから放出されにくいと考えられる。
次に、酸素欠損Ｖｏを形成しやすい酸素サイト２として、１個のＧａと２個のＺｎと結合した酸素サイトについて計算を行った。
初期状態のモデルを図３３（Ａ）に示し、最終状態のモデルを図３３（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図３４に示す。なお、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態とは、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．３５ｅＶのエネルギーが必要であった。
また、計算により得られた活性化障壁（Ｅａ）と上記の数式１より、反応頻度（Γ）を算出した。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。図３３（Ａ）に示すモデルから図３３（Ｂ）に示すモデルへＨが移動する頻度は７．５３×１０−２［１／ｓｅｃ］であった。また、図３３（Ｂ）に示すモデルから図３３（Ａ）に示すモデルへＨが移動する頻度は１．４４×１０１０［１／ｓｅｃ］であった。このことから、一旦ＶｏＨを形成すると酸素欠損ＶｏからＨは放出されにくいと考えられる。
以上のことから、アニール時にＩＧＺＯ中のＨは拡散し易く、酸素欠損Ｖｏがある場合は酸素欠損Ｖｏの中に入ってＶｏＨとなりやすいことが分かった。
＜（２）． ＶｏＨの遷移レベル＞
ＩＧＺＯ中において酸素欠損ＶｏとＨが存在する場合、＜（１）． ＶｏＨの形成しやすさ及び安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶｏとＨはＶｏＨを形成しやすく、さらにＶｏＨは安定であると考えられる。そこで、ＶｏＨがキャリアトラップに関与するかを調べるため、ＶｏＨの遷移レベルの算出を行った。
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。図３０に示す酸素サイト１及び酸素サイト２に対してＶｏＨモデルを作成し、遷移レベルの算出を行った。計算条件を表２に示す。
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のないＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１５ｅＶと近い結果となった。
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式２により算出される。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式３より算出される。
数式２及び数式３において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する補正項、ＥＦはフェルミエネルギーである。
算出したＶｏＨの遷移レベルを図３５に示す。図３５中の数値は伝導帯下端からの深さである。図３５より、酸素サイト１に対するＶｏＨの遷移レベルは伝導帯下端の下０．０５ｅＶに存在し、酸素サイト２に対するＶｏＨの遷移レベルは伝導帯下端の下０．１１ｅＶに存在するため、それぞれのＶｏＨは電子トラップに関与すると考えられる。すなわち、ＶｏＨはドナーとして振る舞うことが明らかになった。また、ＶｏＨを有するＩＧＺＯは導電性を有することが明らかになった。
＜バンド構造＞
以下では、上述したトランジスタの任意断面におけるバンド構造について説明する。
図１８（Ａ）は、本発明の一態様に係る半導体装置であるトランジスタの断面図である。
図１８（Ａ）に示すトランジスタは、図１に示すトランジスタ１５０と同様のものである。
図１８（Ｂ）に、図１８（Ａ）に示すトランジスタのチャネル形成領域を含むＡ−Ａ’断面におけるバンド構造を示す。なお、チャネル形成領域１０６ａを含む酸化物半導体はチャネル形成領域１０６ｂを含む酸化物半導体よりもエネルギーギャップが少し大きいとする。また、絶縁膜１０２ａ、絶縁膜１０２ｂ及びゲート絶縁膜１１２ａは、チャネル形成領域１０６ａを含む酸化物半導体及びチャネル形成領域１０６ｂを含む酸化物半導体よりも十分にエネルギーギャップが大きいとする。また、チャネル形成領域１０６ａを含む酸化物半導体、チャネル形成領域１０６ｂを含む酸化物半導体、絶縁膜１０２ａ、絶縁膜１０２ｂ及びゲート絶縁膜１１２ａのフェルミ準位（Ｅｆと表記する。）は、それぞれの真性フェルミ準位（Ｅｉと表記する。）の位置とする。また、ゲート電極１０４ａ及びゲート電極１１４ａの仕事関数は、該フェルミ準位と同じ位置とする。
ゲート電圧をトランジスタのしきい値電圧以上としたとき、チャネル形成領域１０６ａを含む酸化物半導体とチャネル形成領域１０６ｂを含む酸化物半導体との間の伝導帯下端のエネルギーの差により、電子はチャネル形成領域１０６ａを含む酸化物半導体を優先的に流れる。即ち、チャネル形成領域１０６ａを含む酸化物半導体に電子が埋め込まれると推定することができる。なお、伝導帯下端のエネルギーをＥｃと表記し、価電子帯上端のエネルギーをＥｖと表記する。
したがって、本発明の一態様に係る半導体装置であるトランジスタは、電子の埋め込みによって界面散乱の影響が低減されている。そのため、本発明の一態様に係る半導体装置であるトランジスタは、チャネル抵抗が小さい。
次に、図１８（Ｃ）に、トランジスタのソース領域またはドレイン領域を含むＢ−Ｂ’断面におけるバンド構造を示す。なお、低抵抗領域１０７ａ１、低抵抗領域１０７ｂ１、低抵抗領域１０７ａ２及び低抵抗領域１０７ｂ２は、縮退状態とする。また、低抵抗領域１０７ｂ１において、チャネル形成領域１０６ａを含む酸化物半導体のフェルミ準位は伝導帯下端のエネルギーと同程度とする。また、低抵抗領域１０７ｂ２において、チャネル形成領域１０６ｂを含む酸化物半導体のフェルミ準位は伝導帯下端のエネルギーと同程度とする。低抵抗領域１０７ａ１及び低抵抗領域１０７ａ２も同様である。
このとき、ドレイン電極１１６ｂと、低抵抗領域１０７ｂ２と、はエネルギー障壁が十分小さいため、オーミック接触となる。また、低抵抗領域１０７ｂ２と、低抵抗領域１０７ｂ１と、はオーミック接触となる。同様に、ソース電極１１６ａと、低抵抗領域１０７ａ２と、はエネルギー障壁が十分小さいため、オーミック接触となる。また、低抵抗領域１０７ａ２と、低抵抗領域１０７ａ１と、はオーミック接触となる。したがって、ソース電極１１６ａ及びドレイン電極１１６ｂと、チャネル形成領域１０６ａを含む酸化物半導体及びチャネル形成領域１０６ｂを含む酸化物半導体と、の間で電子の授受がスムーズに行われることがわかる。
以上に示したように、本発明の一態様に係る半導体装置であるトランジスタは、ソース電極及びドレイン電極と、チャネル形成領域と、の間の電子の授受がスムーズに行われ、かつチャネル抵抗の小さいトランジスタである。即ち、優れたスイッチング特性を有するトランジスタであることがわかる。
また、図４２に示すトランジスタのように酸化物半導体膜が３層であるトランジスタ構成のバンド構造、図１に示すトランジスタのように酸化物半導体膜が２層である構成のバンド構造について説明する。なお、図４３（Ａ）は、図４２に示すトランジスタのバンド構造であり、図４３（Ｂ）は、図１に示すトランジスタ１５０のバンド構造であり、それぞれ理解を容易にするため、絶縁膜１０２、第１の領域１０６及びゲート絶縁膜１１２ａの伝導帯下端のエネルギー（Ｅｃ）を示す。
図４３（Ａ）に示すように、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャネル形成領域１０６ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャネル形成領域１０６ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャネル形成領域１０６ｃは組成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図４３（Ａ）では、チャネル形成領域１０６ｂとチャネル形成領域１０６ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。
図４３（Ａ）より、チャネル形成領域１０６ａがウェル（井戸）となり、トランジスタにおいて、チャネルがチャネル形成領域１０６ａに形成されることがわかる。なお、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂ、及びチャネル形成領域１０６ｃは伝導帯下端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネルということもできる。
また、図４３（Ｂ）に示すように、チャネル形成領域１０６ａ、チャネル形成領域１０６ｂにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
図４３（Ｂ）より、チャネル形成領域１０６ａがウェル（井戸）となり、トランジスタにおいて、チャネルがチャネル形成領域１０６ａに形成されることがわかる。
図４２に示すトランジスタは、チャネル形成領域１０６ａを構成する金属元素を一種以上含んでいるチャネル形成領域１０６ｂ及びチャネル形成領域１０６ｃを有しているため、チャネル形成領域１０６ａとチャネル形成領域１０６ｃとの界面、及びチャネル形成領域１０６ａとチャネル形成領域１０６ｂとの界面に界面準位を形成しにくくなる。よって、チャネル形成領域１０６ｂ及びチャネル形成領域１０６ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
図１に示すトランジスタは、チャネル形成領域１０６ａを構成する金属元素を一種以上含んでいるチャネル形成領域１０６ｂを有しているため、チャネル形成領域１０６ａとチャネル形成領域１０６ｂとの界面に界面準位を形成しにくくなる。よって、チャネル形成領域１０６ｂを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
＜半導体装置の作製方法＞
次に、図１に示すトランジスタ１５０及び容量素子１６０の作製方法について、図８乃至図１７を用いて説明する。
トランジスタ１５０及び容量素子１６０を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
まず、基板１００上に絶縁膜１０１を形成し、絶縁膜１０１上にゲート電極１０４ａ及び下部電極１０４ｂを形成する（図８参照）。
ゲート電極１０４ａ及び下部電極１０４ｂは、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等でゲート電極１０４ａ及び下部電極１０４ｂを形成してもよい。
次に、絶縁膜１０１、ゲート電極１０４ａ及び下部電極１０４ｂ上に絶縁膜１０２ａ及び絶縁膜１３２の積層を形成する（図９参照）。
絶縁膜１０２ａ及び絶縁膜１３２は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１３２の材料等は、絶縁膜１０２ｂを援用することができる。
次に、絶縁膜１３２上に酸素の脱離を抑制する脱離抑制膜１１３を形成する。次に、脱離抑制膜１１３を介して絶縁膜１３２に酸素１４０を添加する（図１０参照）。
脱離抑制膜１１３は、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成する。
脱離抑制膜１１３の厚さは、０．１ｎｍ以上１０ｎｍ以下とすることができる。
脱離抑制膜１１３を介して絶縁膜１３２に酸素１４０を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。絶縁膜１３２上に脱離抑制膜１１３を設けて酸素を添加することで、脱離抑制膜１１３が絶縁膜１３２から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜１３２により多くの酸素を添加することができる。
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１３２への酸素導入量を増加させることができる。
次に、脱離抑制膜１１３を除去することで、酸素が添加された絶縁膜１３２を形成することができる（図１１参照）。
また、絶縁膜１３２は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１３２を形成した後、該絶縁膜に酸素を添加してもよい。絶縁膜に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。
また、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、加熱処理により酸素を放出することが可能な酸化シリコン膜または酸化窒化シリコン膜を絶縁膜１３２として形成することができる。
次に、絶縁膜１３２上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて下部電極１０４ｂと互いに重なる絶縁膜１３２の一部をエッチングすることで、絶縁膜１０２ｂを形成する。
次に、絶縁膜１０２ｂ上に酸化物半導体膜１２６ａ及び酸化物半導体膜１２６ｂの積層を含む酸化物半導体膜１２６を形成する（図１２参照）。
酸化物半導体膜１２６の形成方法について以下に説明する。絶縁膜１０２ｂ上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により酸化物半導体膜１２６ａ及び酸化物半導体膜１２６ｂとなる酸化物半導体膜を形成する。次に、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図１２に示すように、酸化物半導体膜１２６を形成することができる。この後、マスクを除去する。なお、酸化物半導体膜の一部をエッチングして酸化物半導体膜１２６を形成した後、加熱処理を行ってもよい。
また、酸化物半導体膜１２６として印刷法を用いることで、素子分離された酸化物半導体膜１２６を直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。なお、ＡＣ電源装置またはＤＣ電源装置を用いることで、ＣＡＡＣ−ＯＳ膜を形成することが可能である。また、ＲＦ電源装置を用いたスパッタリング法で酸化物半導体膜を形成するよりも、ＡＣ電源装置またはＤＣ電源装置を用いたスパッタリング法で酸化物半導体膜を形成した方が、膜厚の分布、膜組成の分布、または結晶性の分布が均一となるため好ましい。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。また、基板温度を２５℃以上１５０℃未満とすることで、微結晶酸化物半導体膜を形成することができる。
また、後述するＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、または−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、または１００体積％とする。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、加熱処理を行い、絶縁膜１０２ｂに含まれる酸素を酸化物半導体膜に移動させる。次に、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１２６を形成する。
なお、加熱処理は、３５０℃より高く６５０℃以下、または４５０℃以上６００℃以下で行うことで、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
次に、酸化物半導体膜１２６及び絶縁膜１０２ａ上に絶縁膜及び２層の導電膜を形成し、該２層の導電膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて２層の導電膜及び絶縁膜の一部をエッチングすることで、ゲート電極１１４ａ、上部電極１１４ｂ、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂを形成する（図１３参照）。
ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとなる絶縁膜は、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。ゲート電極１１４ａ及び上部電極１１４ｂとなる２層の導電膜は、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等で形成する。該２層の導電膜は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
また、ＡＬＤを利用する成膜装置により２層の導電膜としてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
なお、図示しないが、ゲート絶縁膜１１２ａ及び絶縁膜１１２ｂとなる絶縁膜を成膜後、該絶縁膜及び絶縁膜１０２に開口を設け、該開口を介してゲート電極１１４ａ及び上部電極１１４ｂとなる２層の導電膜を成膜・エッチングしてゲート電極１０４ａ及びゲート電極１１４ａを電気的に接続してもよい。
次に、図１３に示すように、ゲート電極１１４ａをマスクとして、酸化物半導体膜１２６に不純物元素１４２を添加する。この結果、酸化物半導体膜においてゲート電極１１４ａに覆われていない領域に不純物元素が添加される。なお、不純物元素１４２の添加によるダメージを受けた酸化物半導体膜には、欠陥、代表的には酸素欠損が形成され、酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成され、第１の領域１０６、第１の領域１０６を挟む一対の第２の領域１０７ａ、１０７ｂが形成される（図１４参照）。なお、第１の領域１０６は、不純物元素が添加されない領域であり、高純度真性にすることができる。
不純物元素１４２の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。
不純物元素１４２の添加は、加速電圧、ドーズ量などの注入条件等を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃｍ２とすればよい。
なお、不純物元素１４２の代わりに、酸化物半導体膜１２６に紫外線等を照射して、酸化物半導体膜１２６に酸素欠損を形成してもよい。または、酸化物半導体膜１２６にレーザ光を照射して、酸化物半導体膜１２６に酸素欠損を形成してもよい。
次に、絶縁膜１３８及び絶縁膜１４８を形成する（図１５参照）。絶縁膜１３８及び絶縁膜１４８の作製方法等は、絶縁膜１０２ａ、絶縁膜１３２等の作製方法等を援用することができる。
次に、絶縁膜１４８上にリソグラフィ工程によりマスクを形成した後、絶縁膜１３８及び絶縁膜１４８の一部をエッチングして、一対の第２の領域１０７ａ、１０７ｂの一部を露出する２つの開口を形成する。また、絶縁膜１０８及び絶縁膜１１８が同時に形成される（図１６参照）。
次に、絶縁膜１１８、一対の第２の領域１０７ａ、１０７ｂ上に２層の導電膜を形成し、該２層の導電膜の上側の導電膜上にリソグラフィ工程によりマスクを形成した後、該２層の導電膜の一部をエッチングしてソース電極１１６ａ及びドレイン電極１１６ｂを形成する（図１７参照）。
次に、絶縁膜１１８、ソース電極１１６ａ及びドレイン電極１１６ｂ上に絶縁膜１２８を形成する。
以上の工程により、トランジスタ１５０及び容量素子１６０を同時に形成することができる。
また、以下では、本発明の一態様に係る半導体装置の、各配線の接続などについて説明する。
図１９（Ａ）に示すように、トランジスタ１５０のバックゲート電極として機能するゲート電極１０４ａと同一工程で形成される配線２０４（導電膜２０４ａ及び導電膜２０４ｂの積層）上に形成された絶縁膜１０２及びゲート絶縁膜１１２ａとなる絶縁膜の積層上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて該絶縁層の積層の一部をエッチングして配線２０４に達する開口を設ける。該開口を介してトランジスタ１５０のゲート電極１１４ａとなる導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて該導電膜及びゲート絶縁膜１１２ａとなる絶縁膜の一部をエッチングして配線２１４（導電膜２１４ａ及び導電膜２１４ｂの積層）及び絶縁膜２１２を形成する。さらに配線２１４上に絶縁膜１０８及び絶縁膜１１８を成膜し、絶縁膜１１８上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて絶縁膜１０８及び絶縁膜１１８の一部をエッチングして配線２１４に達する開口を設ける。該開口を介してトランジスタ１５０のソース電極またはドレイン電極となる導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて該導電膜の一部をエッチングして配線２１６（導電膜２１６ａ及び導電膜２１６ｂの積層）を形成する。以上の工程を経ることで図１９（Ａ）に示すような配線２０４が配線２１４を介して配線２１６と電気的に接続する部分を有していてもよい。なお、該絶縁層の積層上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて絶縁膜１０２ｂ及びゲート絶縁膜１１２ａとなる絶縁膜の一部をエッチングした後、絶縁膜１０２ａ、絶縁膜１０２ｂ及びゲート絶縁膜１１２ａとなる絶縁膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて絶縁膜１０２ａの一部をエッチングして配線２０４に達する開口を設けてもよい。
なお、配線２０４の上層（導電膜２０４ｂ）及び配線２１６の上層（導電膜２１６ｂ）は、銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。このような低抵抗な導電性材料を用いることで、信号遅延を低減することができる。
また、図１９（Ｂ）に示すように配線２１４が前述した工程によって絶縁膜１０８及び絶縁膜１１８に設けられた開口を介して配線２１６と電気的に接続する部分や図１９（Ｃ）に示すように配線２０４が前述した工程によって該絶縁層の積層に設けられた開口を介して配線２１４と電気的に接続する部分を有していてもよい。なお、図１２と図１３の間で説明したゲート電極１０４ａ及びゲート電極１１４ａを電気的に接続する方法は、図１９（Ｃ）の接続方法を援用することができる。
また、本実施の形態では、配線２１４を該絶縁層の積層に設けられた開口を介して配線２０４と電気的に接続させ、配線２０４と配線２１６が交差するように構成されているため、図１９（Ｄ）に示すように配線２０４及び配線２１６の間には絶縁膜１０２、絶縁膜１０８及び絶縁膜１１８を有していることにより、配線が交差する部分における寄生容量を低減することができる。この結果、該寄生容量による信号遅延を低減することができる。
なお、本実施の形態において、チャネルなどにおいて、酸化物半導体膜を用いた場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。例えば、チャネルやその近傍、ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応じて、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２０（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２０（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２０（Ｂ）に示す。図２０（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２０（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２０（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２０（Ｂ）および図２０（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板６１２０上のＣＡＡＣ−ＯＳのペレット６１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２０（Ｄ）参照。）。図２０（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２０（Ｄ）に示す領域６１６１に相当する。
また、図２１（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２１（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）に示す。図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２２（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２３（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２３（Ｂ）に示す。図２３（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２３（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２３（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２４は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２４より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２４中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２４中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜モデルについて説明する。
図４６（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット６３０は、バッキングプレート上に接着されている。ターゲット６３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット６３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット６３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお、劈開面の詳細については後述する。
基板６２０は、ターゲット６３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット６３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット６３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン６０１が生じる。イオン６０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン６０１は、電界によってターゲット６３０側に加速され、やがてターゲット６３０と衝突する。このとき、劈開面から平板状又はペレット状のスパッタ粒子であるペレット６００ａおよびペレット６００ｂが剥離し、叩き出される。なお、ペレット６００ａおよびペレット６００ｂは、イオン６０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット６００ａは、三角形、例えば正三角形の平面を有する平板状又はペレット状のスパッタ粒子である。また、ペレット６００ｂは、六角形、例えば正六角形の平面を有する平板状又はペレット状のスパッタ粒子である。なお、ペレット６００ａおよびペレット６００ｂなどの平板状又はペレット状のスパッタ粒子を総称してペレット６００と呼ぶ。ペレット６００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。
ペレット６００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット６００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット６００は、プラズマを通過する際に電荷を受け取ることで、側面が負または正に帯電する場合がある。ペレット６００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。例えば、ペレット６００ａが、側面に負に帯電した酸素原子を有する例を図４８に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。
図４６（Ａ）に示すように、例えば、ペレット６００は、プラズマ中を凧のように飛翔し、ひらひらと基板６２０上まで舞い上がっていく。ペレット６００は電荷を帯びているため、ほかのペレット６００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板６２０の上面では、基板６２０の上面に平行な向きの磁場が生じている。また、基板６２０およびターゲット６３０間には、電位差が与えられているため、基板６２０からターゲット６３０に向けて電流が流れている。したがって、ペレット６００は、基板６２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける（図４９参照。）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット６００に与える力を大きくするためには、基板６２０の上面において、基板６２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板６２０の上面において、基板６２０の上面に平行な向きの磁場が、基板６２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
また、基板６２０は加熱されており、ペレット６００と基板６２０との間で摩擦などの抵抗が小さい状態となっている。その結果、図５０（Ａ）に示すように、ペレット６００は、基板６２０の上面を滑空するように移動する。ペレット６００の移動は、平板面を基板６２０に向けた状態で起こる。その後、図５０（Ｂ）に示すように、既に堆積しているほかのペレット６００の側面まで到達すると、側面同士が結合する。このとき、ペレット６００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
また、ペレット６００が基板６２０上で加熱されることにより、原子が再配列し、イオン６０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット６００は、ほぼ単結晶となる。ペレット６００がほぼ単結晶となることにより、ペレット６００同士が結合した後に加熱されたとしても、ペレット６００自体の伸縮はほとんど起こり得ない。したがって、ペレット６００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット６００同士の側面を高速道路のように繋いでいると考えられる。
以上のようなモデルにより、ペレット６００が基板６２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板６２０の上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板６２０の上面に凹凸がある場合でも、その形状に沿ってペレット６００が配列することがわかる。例えば、基板６２０の上面が原子レベルで平坦な場合、ペレット６００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる（図４６（Ｂ）参照。）。
一方、基板６２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット６００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板６２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット６００間に隙間が生じやすい場合がある。ただし、ペレット６００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる（図４６（Ｃ）参照。）。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板６２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
また、ＣＡＡＣ−ＯＳは、ペレット６００のほかに酸化亜鉛粒子を有する成膜モデルによっても説明することができる。
酸化亜鉛粒子は、ペレット６００よりも質量が小さいため、先に基板６２０に到達する。基板６２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層の結晶のｃ軸は、基板６２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確認することができない。
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高い割合で亜鉛を含むターゲットを用いることが好ましい。
同様に、ｎｃ−ＯＳは、図４７に示す成膜モデルによって理解することができる。なお、図４７と図４６（Ａ）との違いは、基板６２０の加熱の有無のみである。
したがって、基板６２０は加熱されておらず、ペレット６００と基板６２０との間で摩擦などの抵抗が大きい状態となっている。その結果、ペレット６００は、基板６２０の上面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ−ＯＳを得ることができる。
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明する。
まずは、ターゲットの劈開面について図５１を用いて説明する。図５１に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図５１（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図５１（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフエネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。
図５１に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図５１（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図５１（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図５１（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図５１（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（下表参照。）。
この計算により、図５１に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図５１（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、第４の面（（１００）面（またはｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから、ペレットの平面形状は三角形状または六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図５２（Ａ）に、上面構造を図５２（Ｂ）に示す。なお、図５２（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図５２（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させる。
図５３（Ａ）は、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図５３（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図５３では、図５２（Ａ）に示した固定層の一部を省略して示す。
図５３（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図５１（Ａ）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかる。
一方、図５３（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図５１（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかる。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査する。
図５４（Ａ）に、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図５４（Ａ）は、図５２から図５３（Ａ）の間の期間に対応する。
図５４（Ａ）より、アルゴンが第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図５２（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
また、図５４（Ｂ）に、図５２に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図５４（Ｂ）は、図５２から図５３（Ａ）の間の期間に対応する。
一方、図５４（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図５２（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則および運動量保存則は、数式４および数式５のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は数式６のように表すことができる。
数式４、数式５および数式６より、ｖＧａを０とすると、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、数式７のように表すことができる。
数式７において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ−ＯＳを成膜する図４６（Ａ）などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ３程度となる。
図５５に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（図５５（Ａ）参照。）、およびそのターゲット（図５５（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いる。
図５５（Ａ）および図５５（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。したがって、図４６（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を用いる発光装置の一態様について説明する。なお、本実施の形態では、発光装置の画素部の構成について、図２５（Ａ）、（Ｂ）を用いて説明する。
図２５（Ａ）では、第１の基板５０２上に複数のＦＥＴ５００が形成されており、各ＦＥＴ５００は、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）と電気的に接続されている。具体的には、各ＦＥＴ５００と発光素子が有する第１の導電膜５０６と電気的に接続されている。なお、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）は、第１の導電膜５０６、第２の導電膜５０７、ＥＬ層５１０、及び第３の導電膜５１２によって構成される。
また、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）に対向する位置に、着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）がそれぞれ設けられている。なお、着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）としては、第２の基板５１６に接して設けられている。また、第１の基板５０２と第２の基板５１６との間には封止膜５１８が設けられている。封止膜５１８としては、例えば、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。
また、隣り合う第１の導電膜５０６及び第２の導電膜５０７の端部を覆うように隔壁５０８が設けられている。また、隔壁５０８上には、構造体５０９が設けられている。なお、第１の導電膜５０６は、反射電極としての機能と、発光素子の陽極としての機能を有する。また、第２の導電膜５０７は、各発光素子の光路長を調整する機能を有する。また、第２の導電膜５０７上には、ＥＬ層５１０が形成されており、ＥＬ層５１０上には、第３の導電膜５１２が形成されている。また、第３の導電膜５１２は、半透過・半反射電極として機能と、発光素子の陰極としての機能を有する。また、構造体５０９は、発光素子と着色層の間に設けられ、スペーサとしての機能を有する。
また、ＥＬ層５１０については、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）で共通して用いることができる。なお、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）は、第１の導電膜５０６と第３の導電膜５１２によってＥＬ層５１０からの発光を共振させる微小光共振器（マイクロキャビティともいう）構造を有しており、同じＥＬ層５１０を有していても異なる波長の光のスペクトルを狭線化して取り出すことができる。具体的には、各発光素子（５０４Ｒ、５０４Ｇ、５０４Ｂ、５０４Ｗ）は、ＥＬ層５１０の下方に設けられる第２の導電膜５０７の膜厚をそれぞれ調整することによって、ＥＬ層５１０から得られるスペクトルを所望の発光スペクトルとし、色純度の良い発光を得ることができる。したがって、図２５（Ａ）に示す構成とすることにより、ＥＬ層の塗り分けの工程が不要となり、高精細化を実現することが容易となる。
また、図２５（Ａ）に示す発光装置は、着色層（カラーフィルター）を有する。したがって、マイクロキャビティ構造とカラーフィルターとを組み合わせることで、さらに色純度の良い発光を得ることができる。具体的には、発光素子５０４Ｒは、赤色発光が得られるように発光素子の光路長が調整されており、着色層５１４Ｒを通って矢印の方向に赤色の光が射出される。また、発光素子５０４Ｇは、緑色発光が得られるように発光素子の光路長が調整されており、着色層５１４Ｇを通って矢印の方向に緑色の光が射出される。また、発光素子５０４Ｂは、青色発光が得られるように発光素子の光路長が調整されており、着色層５１４Ｂを通って矢印の方向に青色の光が射出される。また、発光素子５０４Ｗは、白色発光が得られるように発光素子の光路長が調整されており、着色層５１４Ｗを通って矢印の方向に白色の光が射出される。
なお、各発光素子の光路長の調整方法については、これに限定されない。例えば、各発光素子において、ＥＬ層５１０の膜厚を調整して光路長を調整してもよい。
また、着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ）としては、特定の波長帯域の光を透過する機能を有していればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルター、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルター、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルターなどを用いることができる。また、着色層５１４Ｗとしては、例えば、顔料等を含まないアクリル系の樹脂材料等を用いればよい。着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）としては、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
第１の導電膜５０６としては、例えば、反射率が高い（可視光の反射率が４０％以上１００％以下、好ましくは７０％以上１００％以下）金属膜を用いることができる。第１の導電膜５０６としては、アルミニウム、銀、または、これらの金属材料を含む合金（例えば、銀とパラジウムと銅の合金）を、単層または積層して形成することができる。
また、第２の導電膜５０７としては、例えば、導電性の金属酸化物を用いて形成することができる。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、インジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯともいう）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、またはこれらの金属酸化物材料に酸化シリコン、酸化タングステンを含ませたものを用いることができる。第２の導電膜５０７を設けることによって、後に形成されるＥＬ層５１０と第１の導電膜５０６との間に形成される絶縁膜の生成を抑制することができるので好適である。また、第１の導電膜５０６の下層に、第２の導電膜５０７として用いる導電性の金属酸化物を形成してもよい。
また、第３の導電膜５１２としては、反射性を有する導電性材料と透光性を有する導電性材料とにより形成され、可視光の反射率が２０％以上８０％以下、好ましくは４０％以上７０％以下であると好ましい。第３の導電膜５１２としては、例えば、銀、マグネシウム、またはこれらの金属材料を含む合金等を薄く（例えば、１０ｎｍ以下）形成し、その後、第２の導電膜５０７に用いることのできる導電性の金属酸化物を形成すればよい。
以上に説明した構成においては、第２の基板５１６側に発光を取り出す構造（トップエミッション構造）の発光装置となるが、ＦＥＴ５００が形成されている第１の基板５０１側に光を取り出す構造（ボトムエミッション構造）、または第１の基板５０１側及び第２の基板５１６側の双方に光を取り出す構造（デュアルエミッション構造）の発光装置としても良い。ボトムエミッション構造の場合、例えば、着色層（５１４Ｒ、５１４Ｇ、５１４Ｂ、５１４Ｗ）を第１の導電膜５０６の下方に形成する構成とすればよい。なお、光を射出する側の基板には、透光性の基板を用いればよく、光を射出しない側の基板には、透光性の基板及び遮光性の基板を用いることができる。
また、図２５（Ａ）においては、発光素子が４色（赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ））の構成について例示したが、これに限定されない。例えば、発光素子が３色（赤（Ｒ）、緑（Ｇ）、青（Ｂ））の構成としてもよい。
ここで、各発光素子と各ＦＥＴの接続関係について、図２５（Ｂ）を用いて詳細に説明する。なお、図２５（Ｂ）は、図２５（Ａ）に示す破線で囲まれた領域５２０の構成の一例である。
図２５（Ｂ）では、ＦＥＴ５００上に平坦化膜として機能する絶縁膜５２２が形成されている。また、絶縁膜５２２には、ＦＥＴ５００のソース電極またはドレイン電極として機能する導電膜に達する開口部５２４が形成されている。また、絶縁膜５２２上には、ＦＥＴ５００のソース電極またはドレイン電極として機能する導電膜に接続される第１の導電膜５０６が形成されている。また、第１の導電膜５０６上には、第２の導電膜５０７が形成されている。
また、ＦＥＴ５００としては、先の実施の形態に示すトランジスタ１５０と同様の構成のため、ここでの説明は省略する。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタ及び容量素子を用いた表示装置の一例について、図２６乃至図２８を用いて以下説明を行う。
図２６は、表示装置の一例を示す上面図である。図２６に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２６には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。また、画素部７０２においては、本発明の一態様の半導体装置であるトランジスタ及び容量素子を適用することができる。
また、表示装置７００は、様々な素子を有することができる。該素子は、例えば、液晶素子、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図２７及び図２８を用いて説明する。なお、図２７は、図２６に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２８は、図２６に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図２７及び図２８に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜表示装置の共通部分に関する説明＞
図２７及び図２８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１５０と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、先に示す容量素子１６０と同様の構成である。
また、図２７及び図２８において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に、絶縁膜７６６及び平坦化絶縁膜７７０が設けられている。
絶縁膜７６６としては、先の実施の形態に示す絶縁膜１２８と、同様の材料及び作製方法により形成することができる。また、平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えば第１のゲート電極として機能する導電膜、または第２のゲート電極として機能する導電膜を用いてもよい。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルターとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜表示素子として液晶素子を用いる表示装置の構成例＞
図２７に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図２７に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。図２７に示す表示装置７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
また、図２７に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を有機樹脂膜等で形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
なお、図２７に示す表示装置７００は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜７７２を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
なお、図２７において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図２７において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜表示素子として発光素子を用いる表示装置＞
図２８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２８に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。
また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図２８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出するボトムエミッション構造や、導電膜７８４及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２８に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る表示装置の構成例について説明する。
［構成例］
図３６（Ａ）には、本発明の一態様に係る半導体装置を用いた表示装置の上面図を示す。また、図３６（Ｂ）には、本発明の一態様に係る半導体装置を用いた表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図３６（Ｃ）には、本発明の一態様に係る半導体装置を用いた表示装置の画素に有機ＥＬ素子を用いた場合における画素回路を示す。
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。また、画素に用いるトランジスタと駆動回路として用いるトランジスタを作り分けてもよい。例えば、駆動回路として用いるトランジスタを上述したトランジスタ、画素に用いるトランジスタを上述したトランジスタのゲート電極１０４ａを設けないシングルゲートのトランジスタとしてもよい。また、画素に用いる容量素子は、上述した容量素子を用いることができる。このように、画素や駆動回路に上述したトランジスタ及び容量素子を用いることにより、表示品位が高い、または／及び信頼性の高い表示装置となる。
アクティブマトリクス型表示装置の上面図の一例を図３６（Ａ）に示す。表示装置の基板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線駆動回路５００２、及び第２の走査線駆動回路５００３と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に電気的に接続されている。
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３及び信号線駆動回路５００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または／及び歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図３６（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素などに適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とトランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０１７は上述したトランジスタを適宜用いることができる。また、容量素子５０２３及び容量素子５０２９は、上述した容量素子を適宜用いることができる。これにより、表示品位が高い、または／及び信頼性の高い液晶表示装置を提供することができる。
トランジスタ５０１６と電気的に接続する第１の画素電極と、トランジスタ５０１７と電気的に接続する第２の画素電極の形状について説明する。第１の画素電極と第２の画素電極の形状は、スリットによって分離されている。第１の画素電極はＶ字型に広がる形状を有し、第２の画素電極は第１の画素電極の外側を囲むように形成される。
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジスタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
また、容量配線５０１０と、誘電体として機能するゲート絶縁体と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、本発明の一態様に係る表示装置は、図３６（Ｂ）に示す画素回路に限定されない。例えば、図３６（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路などを追加してもよい。
〔発光装置〕
画素の回路構成の他の一例を図３６（Ｃ）に示す。ここでは、有機ＥＬ素子に代表される発光素子を用いた表示装置（発光装置ともいう。）の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子及び正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図３６（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを２つ用い、容量素子を１つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述したトランジスタを用いることができる。また、容量素子には、上述した容量素子を用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、発光素子５０２４及び容量素子５０２３を有する。スイッチング用トランジスタ５０２１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続されている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５０２１及び駆動用トランジスタ５０２２は上述したトランジスタを用いることができる。また、容量素子５０２３は上述した容量素子を用いることができる。これにより、表示品位の高い、または／及び信頼性の高い有機ＥＬ表示装置となる。
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トランジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本発明の一態様に係る半導体装置を用いた表示装置は、図３６（Ｃ）に示す画素構成に限定されない。例えば、図３６（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路などを追加してもよい。
例えば、図３７（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを３つ用い、容量素子を１つ用いる例を示す。
図３７（Ａ）に、画素５１１１の回路図の一例を示す。画素５１１１は、トランジスタ５１５５と、トランジスタ５１５６と、トランジスタ５１５７と、容量素子５１５８と、発光素子５１５４と、を有する。
発光素子５１５４の画素電極は、画素５１１１に入力される画像信号Ｓｉｇにしたがって電位が制御される。また、発光素子５１５４の輝度は、画素電極と共通電極の間の電位差によって定まる。
トランジスタ５１５６は、配線ＳＬと、トランジスタ５１５５のゲートとの間の導通状態を制御する機能を有する。トランジスタ５１５５は、ソース及びドレインの一方が、発光素子５１５４の陽極に電気的に接続され、ソース及びドレインの他方が配線ＶＬに電気的に接続されている。トランジスタ５１５７は、配線ＭＬと、トランジスタ５１５５のソース及びドレインの一方の間の導通状態を制御する機能を有する。容量素子５１５８の一対の電極のうち、一方はトランジスタ５１５５のゲートに電気的に接続され、他方は発光素子５１５４の陽極に電気的に接続されている。
また、トランジスタ５１５６のスイッチングは、トランジスタ５１５６のゲートに電気的に接続された配線ＧＬの電位にしたがって行われる。トランジスタ５１５７のスイッチングは、トランジスタ５１５７のゲートに電気的に接続された配線ＧＬの電位にしたがって行われる。
なお、トランジスタ５１５５、トランジスタ５１５６及びトランジスタ５１５７の少なくともいずれかに、上述したトランジスタを用いることができる。また、容量素子５１５８は、上述した容量素子を用いることができる。
次に、図３７（Ａ）に示す画素５１１１の動作例について説明する。
図３７（Ｂ）に、図３７（Ａ）に示す画素５１１１に電気的に接続される配線ＧＬの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図３７（Ｂ）に示すタイミングチャートは、図３７（Ａ）に示す画素５１１１に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬにハイレベルの電位が与えられる。よって、トランジスタ５１５６及びトランジスタ５１５７がオンとなる。そして、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、トランジスタ５１５６を介してトランジスタ５１５５のゲートに与えられる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５１５４のしきい値電圧Ｖｔｈｅとトランジスタ５１５５のしきい値電圧Ｖｔｈを加算した電位よりも高くすることが好ましい。配線ＶＬと配線ＣＬとの間に上記電位差が設けられることにより、電位Ｖｄａｔａにしたがって、トランジスタ５１５５のドレイン電流の値が定められる。そして、当該ドレイン電流が発光素子５１５４に供給されることで、発光素子５１５４の輝度が定められる。
また、トランジスタ５１５５がｎチャネル型である場合、期間ｔ１では、配線ＭＬの電位が、配線ＣＬの電位に発光素子５１５４のしきい値電圧Ｖｔｈｅを加算した電位よりも低く、配線ＶＬの電位が、配線ＭＬの電位にトランジスタ５１５５のしきい値電圧Ｖｔｈを加算した電位よりも高いことが好ましい。上記構成により、トランジスタ５１５７がオンであっても、トランジスタ５１５５のドレイン電流を、発光素子５１５４ではなく配線ＭＬの方に優先的に流すことができる。
次に、期間ｔ２では、配線ＧＬにローレベルの電位が与えられる。よって、トランジスタ５１５６及びトランジスタ５１５７がオフとなる。トランジスタ５１５６がオフになることで、トランジスタ５１５５のゲートにおいて、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、発光素子５１５４では、期間ｔ１において定められた輝度にしたがって発光する。
次に、期間ｔ３では、配線ＧＬにハイレベルの電位が与えられる。よって、トランジスタ５１５６及びトランジスタ５１５７がオンとなる。また、配線ＳＬには、トランジスタ５１５５のゲート電圧がしきい値電圧Ｖｔｈよりも大きくなるような電位が与えられる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬの電位は、配線ＣＬの電位に発光素子５１５４のしきい値電圧Ｖｔｈｅを加算した電位よりも低くなり、配線ＶＬの電位は、配線ＭＬの電位にトランジスタ５１５５のしきい値電圧Ｖｔｈを加算した電位よりも高くなる。上記構成により、トランジスタ５１５５のドレイン電流を、発光素子５１５４ではなく配線ＭＬの方に優先的に流すことができる。
そして、トランジスタ５１５５のドレイン電流は、配線ＭＬを介してモニター回路に供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に係る半導体装置を用いた発光装置では、上記信号を用いて、画素５１１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
なお、図３７（Ａ）に示す画素５１１１を有する発光装置では、期間ｔ２の動作の後に期間ｔ３の動作を行わなくてもよい。例えば、画素５１１１において、期間ｔ１から期間ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の画素５１１１において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った１行の画素５１１１に書き込むことで、発光素子５１５４を非発光の状態にした後、次の行の画素５１１１において、期間ｔ３の動作を行うようにしてもよい。
また、例えば、図３８（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを４つ用い、容量素子を１つ用いる例を示す。
図３８（Ａ）に、画素５２１１の回路図の一例を示す。画素５２１１は、トランジスタ５２１５と、トランジスタ５２１６と、トランジスタ５２１７と、容量素子５２１８と、発光素子５２１４と、トランジスタ５２１９と、を有する。
発光素子５２１４の画素電極は、画素５２１１に入力される画像信号Ｓｉｇにしたがって電位が制御される。また、発光素子５２１４の輝度は、画素電極と共通電極の間の電位差によって定まる。
トランジスタ５２１９は、配線ＳＬと、トランジスタ５２１５のゲートとの間の導通状態を制御する機能を有する。トランジスタ５２１５は、ソース及びドレインの一方が、発光素子５２１４の陽極に電気的に接続されている。トランジスタ５２１６は、配線ＶＬと、トランジスタ５２１５のソース及びドレインの他方との間の導通状態を制御する機能を有する。トランジスタ５２１７は、配線ＭＬと、トランジスタ５２１５のソース及びドレインの他方との間の導通状態を制御する機能を有する。容量素子５２１８の一対の電極のうち、一方はトランジスタ５２１５のゲートに電気的に接続され、他方は発光素子５２１４の陽極に電気的に接続されている。
また、トランジスタ５２１９のスイッチングは、トランジスタ５２１９のゲートに電気的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５２１６のスイッチングは、トランジスタ５２１６のゲートに電気的に接続された配線ＧＬｂの電位にしたがって行われる。トランジスタ５２１７のスイッチングは、トランジスタ５２１７のゲートに電気的に接続された配線ＧＬｃの電位にしたがって行われる。
なお、トランジスタ５２１５、トランジスタ５２１６、トランジスタ５２１７及びトランジスタ５２１９の少なくともいずれかに、上述したトランジスタを用いることができる。また、容量素子５２１８は、上述した容量素子を用いることができる。
次に、図３８（Ａ）に示す画素５２１１の、外部補正の動作例について説明する。
図３８（Ｂ）に、図３８（Ａ）に示す画素５２１１に電気的に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図３８（Ｂ）に示すタイミングチャートは、図３８（Ａ）に示す画素５２１１に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジスタ５２１９及びトランジスタ５２１６がオンとなり、トランジスタ５２１７はオフとなる。そして、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、トランジスタ５２１９を介してトランジスタ５２１５のゲートに与えられる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５２１４のしきい値電圧Ｖｔｈｅを加算した電位よりも高くすることが好ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ５２１６を介して、トランジスタ５２１５のソース及びドレインの他方に与えられる。よって、電位Ｖｄａｔａにしたがって、トランジスタ５２１５のドレイン電流の値が定められる。そして、当該ドレイン電流が発光素子５２１４に供給されることで、発光素子５２１４の輝度が定められる。
次に、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジスタ５２１６がオンとなり、トランジスタ５２１９、及びトランジスタ５２１７がオフとなる。トランジスタ５２１９がオフになることで、トランジスタ５２１５のゲートにおいて、電位Ｖｄａｔａが保持される。また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、発光素子５２１４では、期間ｔ１において定められた輝度が保持される。
次に、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ５２１７がオンとなり、トランジスタ５２１９及びトランジスタ５２１６がオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが与えられ、なおかつモニター回路に接続される。
上記動作により、トランジスタ５２１７を介して、トランジスタ５２１５のドレイン電流は、発光素子５２１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介してモニター回路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に係る半導体装置を用いた発光装置では、上記信号を用いて、画素５２１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
なお、図３８（Ａ）に示す画素５２１１を有する発光装置では、期間ｔ２の動作の後に期間ｔ３の動作を行わなくてもよい。例えば、発光装置において、期間ｔ１から期間ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の画素５２１１において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った１行の画素５２１１に書き込むことで、発光素子５２１４を非発光の状態にした後、次の行の画素５２１１において、期間ｔ３の動作を行うようにしてもよい。
また、例えば、図３９（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを５つ用い、容量素子を１つ用いる例を示す。
図３９（Ａ）に、画素５３１１の回路図の一例を示す。図３９（Ａ）に示す画素５３１１は、トランジスタ５３１５と、トランジスタ５３１６と、トランジスタ５３１７と、容量素子５３１８と、発光素子５３１４と、トランジスタ５３１９と、トランジスタ５３２０と、を有する。
トランジスタ５３２０は、配線ＲＬと、発光素子５３１４の陽極との間の導通状態を制御する機能を有する。トランジスタ５３１９は、配線ＳＬと、トランジスタ５３１５のゲートとの間の導通状態を制御する機能を有する。トランジスタ５３１５は、ソース及びドレインの一方が、発光素子５３１４の陽極に電気的に接続されている。トランジスタ５３１６は、配線ＶＬと、トランジスタ５３１５のソース及びドレインの他方との間の導通状態を制御する機能を有する。トランジスタ５３１７は、配線ＭＬと、トランジスタ５３１５のソース及びドレインの他方との間の導通状態を制御する機能を有する。容量素子５３１８の一対の電極のうち、一方はトランジスタ５３１５のゲートに電気的に接続され、他方は発光素子５３１４の陽極に電気的に接続されている。
また、トランジスタ５３１９のスイッチングは、トランジスタ５３１９のゲートに電気的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５３１６のスイッチングは、トランジスタ５３１６のゲートに電気的に接続された配線ＧＬｂの電位にしたがって行われる。トランジスタ５３１７のスイッチングは、トランジスタ５３１７のゲートに電気的に接続された配線ＧＬｃの電位にしたがって行われる。トランジスタ５３２０のスイッチングは、トランジスタ５３２０のゲートに電気的に接続された配線ＧＬｄの電位にしたがって行われる。
なお、トランジスタ５３１５、トランジスタ５３１６、トランジスタ５３１７、トランジスタ５３１９及びトランジスタ５３２０の少なくともいずれかに、上述したトランジスタを用いることができる。また、容量素子５３１８は、上述した容量素子を用いることができる。
次に、図３９（Ａ）に示す画素５３１１の、外部補正の動作例について説明する。
図３９（Ｂ）に、図３９（Ａ）に示す画素５３１１に電気的に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃ、配線ＧＬｄの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図３９（Ｂ）に示すタイミングチャートは、図３９（Ａ）に示す画素５３１１に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにハイレベルの電位が与えられる。よって、トランジスタ５３１９、トランジスタ５３１６、及びトランジスタ５３２０がオンとなり、トランジスタ５３１７はオフとなる。また、配線ＳＬには、画像信号Ｓｉｇの電位Ｖｄａｔａが与えられており、電位Ｖｄａｔａは、トランジスタ５３１９を介してトランジスタ５３１５のゲートに与えられる。よって、電位Ｖｄａｔａにしたがって、トランジスタ５３１５のドレイン電流の値が定められる。そして、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＲＬには電位Ｖ１が与えられるため、当該ドレイン電流は、トランジスタ５３１６及びトランジスタ５３２０を介して、配線ＶＬと配線ＲＬの間に流れる。
電位Ｖａｎｏは、電位Ｖｃａｔに発光素子５３１４のしきい値電圧Ｖｔｈｅを加算した電位よりも高くすることが好ましい。配線ＶＬの電位Ｖａｎｏは、トランジスタ５３１６を介して、トランジスタ５３１５のソース及びドレインの他方に与えられる。また、配線ＲＬに与えられた電位Ｖ１は、トランジスタ５３２０を介してトランジスタ５３１５のソース及びドレインの一方に与えられる。配線ＣＬには電位Ｖｃａｔが与えられる。
なお、電位Ｖ１は、電位Ｖ０からトランジスタ５３１５のしきい値電圧Ｖｔｈを差し引いた電位よりも、十分低いことが好ましい。期間ｔ１では、電位Ｖ１を、電位Ｖｃａｔから発光素子５３１４のしきい値電圧Ｖｔｈｅを差し引いた電位よりも十分低くすることができるので、発光素子５３１４は発光しない。
次に、期間ｔ２では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられ、配線ＧＬｄにローレベルの電位が与えられる。よって、トランジスタ５３１６がオンとなり、トランジスタ５３１９、トランジスタ５３１７及びトランジスタ５３２０がオフとなる。トランジスタ５３１９がオフになることで、トランジスタ５３１５のゲートにおいて、電位Ｖｄａｔａが保持される。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。よって、期間ｔ１において値が定められたトランジスタ５３１５のドレイン電流は、トランジスタ５３２０がオフになることで、発光素子５３１４に供給される。そして、発光素子５３１４に当該ドレイン電流が供給されることで、発光素子５３１４の輝度が定められ、当該輝度は期間ｔ２において保持される。
次に、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられ、配線ＧＬｄにローレベルの電位が与えられる。よって、トランジスタ５３１７がオンとなり、トランジスタ５３１９、トランジスタ５３１６及びトランジスタ５３２０がオフとなる。また、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＭＬには電位Ｖａｎｏが与えられ、なおかつモニター回路に接続される。
上記動作により、トランジスタ５３１７を介して、トランジスタ５３１５のドレイン電流は、発光素子５３１４に供給される。なおかつ、当該ドレイン電流は、配線ＭＬを介してモニター回路にも供給される。モニター回路は、配線ＭＬに流れたドレイン電流を用いて、当該ドレイン電流の値を情報として含む信号を生成する。そして、本発明の一態様に係る半導体装置を用いた発光装置では、上記信号を用いて、画素５３１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。
なお、図３９（Ａ）に示す画素５３１１を有する発光装置では、期間ｔ２の動作の後に期間ｔ３の動作を行わなくてもよい。例えば、発光装置において、期間ｔ１から期間ｔ２の動作を複数回繰り返した後に、期間ｔ３の動作を行うようにしてもよい。また、１行の画素５３１１において期間ｔ３の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った１行の画素５３１１に書き込むことで、発光素子５３１４を非発光の状態にした後、次の行の画素５３１１において、期間ｔ３の動作を行うようにしてもよい。
また、図３９（Ａ）に示す画素５３１１では、発光素子５３１４の劣化などにより、発光素子５３１４の陽極と陰極間の抵抗値が画素間でばらついても、電位Ｖｄａｔａをトランジスタ５３１５のゲートに与える際に、トランジスタ５３１５のソースの電位を所定の電位Ｖ１に設定することができる。よって、画素間において発光素子５３１４の輝度にばらつきが生じるのを、防ぐことができる。
また、例えば、図４０（Ａ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを６つ用い、容量素子を１つ用いる例を示す。
図４０（Ａ）に、画素５４１１の回路図の一例を示す。画素５４１１は、トランジスタ５４１５と、トランジスタ５４１６と、トランジスタ５４１７と、容量素子５４１８と、発光素子５４１４と、トランジスタ５４４０と、トランジスタ５４４１と、トランジスタ５４４２と、を有する。
発光素子５４１４の画素電極は、画素５４１１に入力される画像信号Ｓｉｇにしたがって電位が制御される。また、発光素子５４１４の輝度は、画素電極と共通電極の間の電位差によって定まる。
トランジスタ５４４０は、配線ＳＬと、容量素子５４１８の一対の電極のうちの一方との間の導通状態を制御する機能を有する。容量素子５４１８の一対の電極のうちの他方は、トランジスタ５４１５のソース及びドレインの一方に電気的に接続される。トランジスタ５４１６は、配線ＶＬ１と、トランジスタ５４１５のゲートとの間の導通状態を制御する機能を有する。トランジスタ５４４１は、容量素子５４１８の一対の電極のうちの一方と、トランジスタ５４１５のゲートとの間の導通状態を制御する機能を有する。トランジスタ５４４２は、トランジスタ５４１５のソース及びドレインの一方と、発光素子５４１４の陽極との間の導通状態を制御する機能を有する。トランジスタ５４１７は、トランジスタ５４１５のソース及びドレインの一方と、配線ＭＬとの間の導通状態を制御する機能を有する。
さらに、図４０（Ａ）では、トランジスタ５４１５のソース及びドレインの他方は配線ＶＬに電気的に接続されている。
また、トランジスタ５４４０におけるオンまたはオフの選択は、トランジスタ５４４０のゲートに電気的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５４１６におけるオンまたはオフの選択は、トランジスタ５４１６のゲートに電気的に接続された配線ＧＬａの電位にしたがって行われる。トランジスタ５４４１におけるオンまたはオフの選択は、トランジスタ５４４１のゲートに電気的に接続された配線ＧＬｂの電位にしたがって行われる。トランジスタ５４４２におけるオンまたはオフの選択は、トランジスタ５４４２のゲートに電気的に接続された配線ＧＬｂの電位にしたがって行われる。トランジスタ５４１７におけるオンまたはオフの選択は、トランジスタ５４１７のゲートに電気的に接続された配線ＧＬｃの電位にしたがって行われる。
図４０（Ｂ）に、図４０（Ａ）に示す画素５４１１に電気的に接続される配線ＧＬａ、配線ＧＬｂ、配線ＧＬｃの電位と、配線ＳＬに供給される画像信号Ｓｉｇの電位のタイミングチャートを例示する。なお、図４０（Ｂ）に示すタイミングチャートは、図４０（Ａ）に示す画素５４１１に含まれるトランジスタが全てｎチャネル型である場合を例示するものである。
まず、期間ｔ１では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ５４４１、トランジスタ５４４２及びトランジスタ５４１７がオンとなり、トランジスタ５４４０及びトランジスタ５４１６はオフとなる。トランジスタ５４４２及びトランジスタ５４１７がオンになることで、トランジスタ５４１５のソース及びドレインの一方及び容量素子５４１８の一対の電極のうちの他方（ノードＡとして図示する。）に、配線ＭＬの電位Ｖ０が与えられる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。電位Ｖａｎｏは、電位Ｖ０に発光素子５４１４のしきい値電圧Ｖｔｈｅを加算した電位よりも高くすることが好ましい。また、電位Ｖ０は、電位Ｖｃａｔに発光素子５４１４のしきい値電圧Ｖｔｈｅを加算した電位よりも低いことが好ましい。電位Ｖ０を上記値に設定することで、期間ｔ１において発光素子５４１４に電流が流れるのを防ぐことができる。
次に、配線ＧＬｂにローレベルの電位が与えられることで、トランジスタ５４４１及びトランジスタ５４４２がオフになり、ノードＡは電位Ｖ０に保持される。
次に、期間ｔ２では、配線ＧＬａにハイレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジスタ５４４０及びトランジスタ５４１６がオンとなり、トランジスタ５４４１、トランジスタ５４４２及びトランジスタ５４１７がオフとなる。
なお、期間ｔ１から期間ｔ２に移行する際、配線ＧＬａに与える電位をローレベルからハイレベルに切り替えた後に、配線ＧＬｃに与える電位をハイレベルからローレベルに切り替えることが好ましい。このような動作を行うことによって、配線ＧＬａに与えられる電位の切り替えによる、ノードＡの電位の変動を防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。そして、配線ＳＬには画像信号Ｓｉｇの電位Ｖｄａｔａが与えられ、配線ＶＬ１には電位Ｖ１が与えられる。電位Ｖ１は、電位Ｖｃａｔにトランジスタ５４１５のしきい値電圧Ｖｔｈを加算した電位よりも高く、電位Ｖａｎｏにトランジスタ５４１５のしきい値電圧Ｖｔｈを加算した電位より低いことが好ましい。
なお、図４０（Ａ）に示す画素構成では、電位Ｖ１を、発光素子５４１４のしきい値電圧Ｖｔｈｅを電位Ｖｃａｔに加算した値より高くしても、トランジスタ５４４２がオフである限り、発光素子５４１４は発光しない。そのため、電位Ｖ０として設定できる値の幅を広げることが可能となり、Ｖ１−Ｖ０として取りうる値の幅も広げることが可能となる。したがって、Ｖ１−Ｖ０の値の設定の自由度が上がるため、トランジスタ５４１５のしきい値電圧Ｖｔｈの取得に要する時間を短縮した場合、またはしきい値電圧Ｖｔｈの取得期間に制限がある場合においても、正確にトランジスタ５４１５のしきい値電圧Ｖｔｈの取得を行うことができる。
上記動作により、トランジスタ５４１５のゲート（ノードＢとして図示する。）に、ノードＡの電位にしきい値電圧Ｖｔｈを加算した電位よりも、高い電位Ｖ１が入力され、トランジスタ５４１５がオンとなる。よって、トランジスタ５４１５を介して容量素子５４１８の電荷が放出され、電位Ｖ０だったノードＡの電位が上昇を始める。そして、最終的にはノードＡの電位がＶ１−Ｖｔｈに収束し、トランジスタ５４１５のゲート電圧がしきい値電圧Ｖｔｈに収束すると、トランジスタ５４１５がオフになる。
また、容量素子５４１８の一対の電極のうちの一方（ノードＣとして図示する。）には、配線ＳＬに与えられた画像信号Ｓｉｇの電位Ｖｄａｔａが、トランジスタ５４４０を介して与えられる。
次に、期間ｔ３では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにハイレベルの電位が与えられ、配線ＧＬｃにローレベルの電位が与えられる。よって、トランジスタ５４４１及びトランジスタ５４４２がオンとなり、トランジスタ５４４０、トランジスタ５４１６及びトランジスタ５４１７がオフとなる。
なお、期間ｔ２から期間ｔ３に移行する際、配線ＧＬａに与える電位がハイレベルからローレベルに切り替えられてから、配線ＧＬｂに与える電位をローレベルからハイレベルに切り替えることが好ましい。上記構成により、配線ＧＬａに与える電位の切り替えによるノードＡにおける電位の変動を防ぐことができる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＣＬには電位Ｖｃａｔが与えられる。
上記動作により、ノードＢに電位Ｖｄａｔａが与えられるため、トランジスタ５４１５のゲート電圧がＶｄａｔａ−Ｖ１＋Ｖｔｈとなる。よって、トランジスタ５４１５のゲート電圧を、しきい値電圧Ｖｔｈが加味された値に設定することができる。上記構成により、トランジスタ５４１５のしきい値電圧Ｖｔｈのばらつきを抑制することができる。よって、発光素子５４１４に供給する電流値のばらつきを抑えることができ、発光装置の輝度ムラを低減することができる。
なお、配線ＧＬｂに与える電位の変動を大きくしておくことで、トランジスタ５４４２のしきい値電圧のばらつきが発光素子５４１４に供給する電流値に影響を及ぼすことを防ぐことができる。つまり、配線ＧＬｂに与えるハイレベルの電位をトランジスタ５４４２のしきい値電圧よりも十分大きく、また、配線ＧＬｂに与えるローレベルの電位をトランジスタ５４４２のしきい値電圧よりも十分小さくしてやることで、トランジスタ５４４２のオンとオフの切り替えを確実に行い、トランジスタ５４４２のしきい値電圧のばらつきが発光素子５４１４の電流値に影響を及ぼすことを防ぐことができる。
次に、期間ｔ４では、配線ＧＬａにローレベルの電位が与えられ、配線ＧＬｂにローレベルの電位が与えられ、配線ＧＬｃにハイレベルの電位が与えられる。よって、トランジスタ５４１７がオンとなり、トランジスタ５４１６、トランジスタ５４４０、トランジスタ５４４１及びトランジスタ５４４２がオフとなる。
また、配線ＶＬには電位Ｖａｎｏが与えられ、配線ＭＬは、モニター回路に接続される。
上記動作により、トランジスタ５４１５のドレイン電流Ｉｄが、発光素子５４１４ではなく、トランジスタ５４１７を介して配線ＭＬに流れる。モニター回路は、配線ＭＬに流れたドレイン電流Ｉｄを用いて、当該ドレイン電流Ｉｄの値を情報として含む信号を生成する。このドレイン電流Ｉｄは、トランジスタ５４１５の移動度やトランジスタ５４１５のサイズ（チャネル長、チャネル幅）などに依存した大きさとなっている。そして、本発明の一態様に係る半導体装置を用いた発光装置では、上記信号を用いて、画素５４１１に供給される画像信号Ｓｉｇの電位Ｖｄａｔａの値を、補正することができる。つまり、トランジスタ５４１５の移動度のばらつきの影響を低減することができる。
なお、図４０（Ａ）に示す画素５４１１を有する発光装置では、期間ｔ３の動作の後に期間ｔ４の動作を行わなくてもよい。例えば、発光装置において、期間ｔ１から期間ｔ３の動作を複数回繰り返した後に、期間ｔ４の動作を行うようにしてもよい。また、一行の画素５４１１において期間ｔ４の動作を行った後、最小の階調値０に対応する画像信号を、当該動作を行った一行の画素５４１１に書き込むことで、発光素子５４１４を非発光の状態にした後、次の行の画素５４１１において、期間ｔ４の動作を行うようにしてもよい。
図４０（Ａ）に示した画素５４１１を有する発光装置では、トランジスタ５４１５のソース及びドレインの他方と、トランジスタ５４１５のゲートとが電気的に分離しているので、それぞれの電位を個別に制御することができる。よって、期間ｔ２において、トランジスタ５４１５のソース及びドレインの他方の電位を、トランジスタ５４１５のゲートの電位に、しきい値電圧Ｖｔｈを加算した電位よりも高い値に設定することができる。そのため、トランジスタ５４１５がノーマリーオンである場合に、すなわちしきい値電圧Ｖｔｈがマイナスの値を有している場合に、トランジスタ５４１５において、ソースの電位がゲートの電位Ｖ１よりも高くなるまで、容量素子５４１８に電荷を蓄積することができる。よって、本発明の一態様に係る半導体装置を用いた発光装置では、トランジスタ５４１５がノーマリーオンであっても、期間ｔ２においてしきい値電圧Ｖｔｈを取得することができ、期間ｔ３において、しきい値電圧Ｖｔｈを加味した値になるよう、トランジスタ５４１５のゲート電圧を設定することができる。
したがって、本発明の一態様に係る半導体装置を用いた発光装置では、トランジスタ５４１５がノーマリーオンとなっても、表示ムラを低減でき、高い画質の表示を行うことができる。
なお、トランジスタ５４１５の特性だけでなく、発光素子５４１４の特性もモニターしてもよい。このとき、画像信号Ｓｉｇの電位Ｖｄａｔａを制御することなどにより、トランジスタ５４１５には、電流が流れないようにしておくことが好ましい。これにより、発光素子５４１４の電流を取り出すことができる。その結果、発光素子５４１４の電流特性の劣化やばらつきの状態を取得することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部または全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、消費電力をさらに低減することができる。
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図４１を用いて説明を行う。
図４１に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続されたセル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及びセル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６に重なって用いることができる。また、セル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に光センサーを設け、光学式のタッチパネルとすることも可能である。または、セル８００６の各画素内にタッチセンサー用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を用いることができる電子機器について、図４４を用いて説明を行う。
図４４（Ａ）乃至図４４（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体６０００、表示部６００１、スピーカー６００３、ＬＥＤランプ６００４、操作キー６００５（電源スイッチ、または操作スイッチを含む）、接続端子６００６、センサー６００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン６００８、等を有することができる。
図４４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ６００９、赤外線ポート６０１０、等を有することができる。図４４（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、表示部６００２、記録媒体読込部６０１１、等を有することができる。図４４（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、表示部６００２、支持部６０１２、イヤホン６０１３、等を有することができる。図４４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部６０１１、等を有することができる。図４４（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ６０１４、シャッターボタン６０１５、受像部６０１６、等を有することができる。図４４（Ｆ）は携帯型遊技機であり、上述したものの他に、表示部６００２、記録媒体読込部６０１１、等を有することができる。図４４（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図４４（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器６０１７、等を有することができる。
図４４（Ａ）乃至図４４（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図４４（Ａ）乃至図４４（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００ 基板
１０１ 絶縁膜
１０２ 絶縁膜
１０２ａ 絶縁膜
１０２ｂ 絶縁膜
１０４ａ ゲート電極
１０４ａ１ 導電膜
１０４ａ２ 導電膜
１０４ｂ 下部電極
１０４ｂ１ 導電膜
１０４ｂ２ 導電膜
１０６ 第１の領域
１０６ａ チャネル形成領域
１０６ｂ チャネル形成領域
１０６ｃ チャネル形成領域
１０７ａ 第２の領域
１０７ａ１ 低抵抗領域
１０７ａ２ 低抵抗領域
１０７ｂ 第２の領域
１０７ｂ１ 低抵抗領域
１０７ｂ２ 低抵抗領域
１０８ 絶縁膜
１１２ａ ゲート絶縁膜
１１２ｂ 絶縁膜
１１３ 脱離抑制膜
１１４ａ ゲート電極
１１４ａ１ 導電膜
１１４ａ２ 導電膜
１１４ｂ 上部電極
１１４ｂ１ 導電膜
１１４ｂ２ 導電膜
１１６ａ ソース電極
１１６ａ１ 導電膜
１１６ａ２ 導電膜
１１６ｂ ドレイン電極
１１６ｂ１ 導電膜
１１６ｂ２ 導電膜
１１８ 絶縁膜
１２６ 酸化物半導体膜
１２６ａ 酸化物半導体膜
１２６ｂ 酸化物半導体膜
１２８ 絶縁膜
１３２ 絶縁膜
１３８ 絶縁膜
１４０ 酸素
１４２ 不純物元素
１４８ 絶縁膜
１５０ トランジスタ
１６０ 容量素子
２０４ 配線
２０４ａ 導電膜
２０４ｂ 導電膜
２１２ 絶縁膜
２１４ 配線
２１４ａ 導電膜
２１４ｂ 導電膜
２１６ 配線
２１６ａ 導電膜
２１６ｂ 導電膜
４００ 基板
４５３ 絶縁膜
４５３ａ 絶縁膜
４５３ｂ 絶縁膜
４５５ 酸化物半導体膜
４５５ａ チャネル領域
４５５ｂ 低抵抗領域
４５５ｃ 低抵抗領域
４５５ｄ 領域
４５５ｅ 領域
４５５ｆ 低抵抗領域
４５５ｇ 低抵抗領域
４５５ｈ 低抵抗領域
４５５ｉ 低抵抗領域
４５７ 絶縁膜
４５７ａ 絶縁膜
４５７ｂ 絶縁膜
４５９ 導電膜
４５９ａ 導電膜
４５９ｂ 導電膜
４６５ 窒化物絶縁膜
４６７ 絶縁膜
４６８ 導電膜
４６９ 導電膜
４７５ 絶縁膜
５００ ＦＥＴ
５０１ 基板
５０２ 基板
５０４Ｒ 発光素子
５０４Ｇ 発光素子
５０４Ｂ 発光素子
５０４Ｗ 発光素子
５０６ 導電膜
５０７ 導電膜
５０８ 隔壁
５０９ 構造体
５１０ ＥＬ層
５１２ 導電膜
５１４Ｒ 着色層
５１４Ｇ 着色層
５１４Ｂ 着色層
５１４Ｗ 着色層
５１６ 基板
５１８ 封止膜
５２０ 領域
５２２ 絶縁膜
５２４ 開口部
６００ ペレット
６００ａ ペレット
６００ｂ ペレット
６０１ イオン
６２０ 基板
６３０ ターゲット
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６６ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８４ 導電膜
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
５０００ 基板
５００１ 画素部
５００２ 走査線駆動回路
５００３ 走査線駆動回路
５００４ 信号線駆動回路
５０１０ 容量配線
５０１２ ゲート配線
５０１３ ゲート配線
５０１４ ドレイン電極
５０１６ トランジスタ
５０１７ トランジスタ
５０１８ 液晶素子
５０１９ 液晶素子
５０２０ 画素
５０２１ スイッチング用トランジスタ
５０２２ 駆動用トランジスタ
５０２３ 容量素子
５０２４ 発光素子
５０２５ 信号線
５０２６ 走査線
５０２７ 電源線
５０２８ 共通電極
５０２９ 容量素子
５１１１ 画素
５１５４ 発光素子
５１５５ トランジスタ
５１５６ トランジスタ
５１５７ トランジスタ
５１５８ 容量素子
５２１１ 画素
５２１４ 発光素子
５２１５ トランジスタ
５２１６ トランジスタ
５２１７ トランジスタ
５２１８ 容量素子
５２１９ トランジスタ
５３１１ 画素
５３１４ 発光素子
５３１５ トランジスタ
５３１６ トランジスタ
５３１７ トランジスタ
５３１８ 容量素子
５３１９ トランジスタ
５３２０ トランジスタ
５４１１ 画素
５４１４ 発光素子
５４１５ トランジスタ
５４１６ トランジスタ
５４１７ トランジスタ
５４１８ 容量素子
５４４０ トランジスタ
５４４１ トランジスタ
５４４２ トランジスタ
６０００ 筐体
６００１ 表示部
６００２ 表示部
６００３ スピーカー
６００４ ＬＥＤランプ
６００５ 操作キー
６００６ 接続端子
６００７ センサー
６００８ マイクロフォン
６００９ スイッチ
６０１０ 赤外線ポート
６０１１ 記録媒体読込部
６０１２ 支持部
６０１３ イヤホン
６０１４ アンテナ
６０１５ シャッターボタン
６０１６ 受像部
６０１７ 充電器
６１００ ペレット
６１２０ 基板
６１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (6)

  1. トランジスタと、容量素子と、を有し、
    前記トランジスタは、
    第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に接する一対の電極と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と互いに重なる第２の導電膜と、を有し、
    前記第１の絶縁膜は、水素を含む膜を有し、
    前記第２の絶縁膜は、酸化物絶縁膜を有し、
    前記ゲート絶縁膜の端部が前記第２の導電膜より外側に位置し、
    前記ゲート絶縁膜の端部の断面形状は湾曲し、
    前記容量素子は、
    下部電極と、
    前記下部電極上の電極間絶縁膜と、
    前記電極間絶縁膜上の上部電極と、を有し、
    前記第１の導電膜と前記下部電極は、同一表面上に設けられ、
    前記電極間絶縁膜の端部が前記上部電極より外側に位置し、
    前記電極間絶縁膜の端部の断面形状は湾曲していることを特徴とする半導体装置。
  2. 請求項１において、
    前記水素を含む膜は、窒化シリコン膜を含むことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記酸化物絶縁膜は、加熱により一部の酸素を放出する機能を有することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記酸化物半導体膜は、第１の領域と、前記第１の領域を挟む一対の第２の領域と、を有し、
    前記第１の領域は、前記第１の導電膜と重なる領域を有し、
    前記第１の領域及び前記第２の領域は、不純物元素の濃度が異なることを特徴とする半導体装置。
  5. 請求項４において、
    前記第１の領域より前記第２の領域の不純物元素の濃度が高いことを特徴とする半導体装置。
  6. 請求項４または請求項５において、
    前記不純物元素は、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リンまたは塩素の中から選ばれるいずれか一つを有することを特徴とする半導体装置。
JP2015019214A 2014-02-05 2015-02-03 半導体装置 Active JP6523695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015019214A JP6523695B2 (ja) 2014-02-05 2015-02-03 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014020620 2014-02-05
JP2014020620 2014-02-05
JP2014043637 2014-03-06
JP2014043637 2014-03-06
JP2015019214A JP6523695B2 (ja) 2014-02-05 2015-02-03 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018236258A Division JP6665270B2 (ja) 2014-02-05 2018-12-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2015181150A JP2015181150A (ja) 2015-10-15
JP2015181150A5 JP2015181150A5 (ja) 2018-03-08
JP6523695B2 true JP6523695B2 (ja) 2019-06-05

Family

ID=53755503

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2015019214A Active JP6523695B2 (ja) 2014-02-05 2015-02-03 半導体装置
JP2018236258A Active JP6665270B2 (ja) 2014-02-05 2018-12-18 半導体装置
JP2019229075A Withdrawn JP2020057808A (ja) 2014-02-05 2019-12-19 半導体装置
JP2021125798A Active JP7194787B2 (ja) 2014-02-05 2021-07-30 トランジスタ
JP2021126372A Active JP7194788B2 (ja) 2014-02-05 2021-08-02 半導体装置
JP2022197950A Active JP7393112B2 (ja) 2014-02-05 2022-12-12 トランジスタ

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2018236258A Active JP6665270B2 (ja) 2014-02-05 2018-12-18 半導体装置
JP2019229075A Withdrawn JP2020057808A (ja) 2014-02-05 2019-12-19 半導体装置
JP2021125798A Active JP7194787B2 (ja) 2014-02-05 2021-07-30 トランジスタ
JP2021126372A Active JP7194788B2 (ja) 2014-02-05 2021-08-02 半導体装置
JP2022197950A Active JP7393112B2 (ja) 2014-02-05 2022-12-12 トランジスタ

Country Status (2)

Country Link
US (2) US9653487B2 (ja)
JP (6) JP6523695B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI665778B (zh) 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US9640669B2 (en) 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6448311B2 (ja) 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9893202B2 (en) * 2015-08-19 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2017041596A (ja) * 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器
WO2017113042A1 (zh) * 2015-12-31 2017-07-06 林伯刚 降低蓝光危害的装置及其方法
JP2017126014A (ja) * 2016-01-15 2017-07-20 株式会社ジャパンディスプレイ 表示装置
KR102623624B1 (ko) * 2016-05-18 2024-01-10 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
TW201813095A (zh) * 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6925819B2 (ja) * 2017-02-17 2021-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102468866B1 (ko) * 2017-08-22 2022-11-18 엘지디스플레이 주식회사 보호금속-게이트 기반 캐패시터를 포함하는 표시패널 및 이를 제조하는 방법
JP6853770B2 (ja) * 2017-11-30 2021-03-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US11342461B2 (en) 2018-03-07 2022-05-24 Sharp Kabushiki Kaisha Thin film transistor, method for producing same and display device
CN111788698A (zh) 2018-03-07 2020-10-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20210068526A (ko) * 2018-10-10 2021-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7315136B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
CN109920856B (zh) 2019-02-27 2021-03-19 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
CN110164878B (zh) * 2019-06-10 2022-05-03 惠科股份有限公司 阵列基板及其制备方法
KR20210004795A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
US20210408117A1 (en) * 2020-06-29 2021-12-30 Taiwan Semiconductor Manufacturing Company Limited Multi-gate selector switches for memory cells and methods of forming the same
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
US20220271166A1 (en) * 2021-02-24 2022-08-25 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-modulated active region and methods for forming the same
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置
WO2023189550A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5046439B2 (ja) * 2000-05-12 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5292453B2 (ja) 2000-05-12 2013-09-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4021194B2 (ja) 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6972473B2 (en) * 2003-08-12 2005-12-06 Tessera, Inc. Structure and method of making an enhanced surface area capacitor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101751712B1 (ko) * 2009-10-30 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101229712B1 (ko) * 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
CN103339715B (zh) * 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI792087B (zh) 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI605590B (zh) * 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6091905B2 (ja) 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
JP6139187B2 (ja) 2012-03-29 2017-05-31 株式会社半導体エネルギー研究所 半導体装置
US8941113B2 (en) 2012-03-30 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and manufacturing method of semiconductor element
JP6186166B2 (ja) 2012-05-02 2017-08-23 株式会社半導体エネルギー研究所 半導体装置
JP6016455B2 (ja) 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
KR102264971B1 (ko) 2013-05-20 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI665778B (zh) 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module

Also Published As

Publication number Publication date
US20150221679A1 (en) 2015-08-06
JP2019075573A (ja) 2019-05-16
US9653487B2 (en) 2017-05-16
JP2024026156A (ja) 2024-02-28
US10373981B2 (en) 2019-08-06
JP2020057808A (ja) 2020-04-09
US20170236846A1 (en) 2017-08-17
JP7393112B2 (ja) 2023-12-06
JP7194788B2 (ja) 2022-12-22
JP2021192428A (ja) 2021-12-16
JP7194787B2 (ja) 2022-12-22
JP2023030003A (ja) 2023-03-07
JP2021170681A (ja) 2021-10-28
JP6665270B2 (ja) 2020-03-13
JP2015181150A (ja) 2015-10-15

Similar Documents

Publication Publication Date Title
JP7194787B2 (ja) トランジスタ
JP6533862B2 (ja) 半導体装置
JP6592631B2 (ja) 半導体装置
JP2023106532A (ja) 半導体装置
JP2020113779A (ja) 半導体装置
JP6541372B2 (ja) 半導体装置
JP2015179818A (ja) 半導体装置及び該半導体装置を用いた表示装置
JP7476416B2 (ja) トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6523695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250