CN111788698A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN111788698A
CN111788698A CN201980016079.8A CN201980016079A CN111788698A CN 111788698 A CN111788698 A CN 111788698A CN 201980016079 A CN201980016079 A CN 201980016079A CN 111788698 A CN111788698 A CN 111788698A
Authority
CN
China
Prior art keywords
oxide
insulator
transistor
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980016079.8A
Other languages
English (en)
Inventor
山崎舜平
栃林克明
方堂凉太
菅谷健太郎
山出直人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111788698A publication Critical patent/CN111788698A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

提供一种可靠性良好的半导体装置。一种包括晶体管的半导体装置，该晶体管包括：第一绝缘体；第二绝缘体；第一氧化物；第二氧化物；第三氧化物；第一导电体及第二导电体；第三绝缘体；第三导电体；第四绝缘体；以及第五绝缘体。第四绝缘体及第五绝缘体中设置有到达第二氧化物的开口，以嵌入开口的方式从开口的内壁一侧依次设置有第三氧化物、第三绝缘体和第三导电体。在晶体管的沟道长度方向上，第四绝缘体与第二氧化物不重叠的区域的第四绝缘体的至少一部分与第一绝缘体接触。在晶体管的沟道宽度方向上，第三氧化物与第二氧化物不重叠的区域的第三氧化物的至少一部分与第一绝缘体接触。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及半导体装置的制造方法。此外，本发明的一个方式涉及一种半导体晶片、模块以及电子设备。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置或存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、成像装置及电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
作为可以应用于晶体管的半导体薄膜，硅类半导体材料被周知。另外，作为其他材料，氧化物半导体备受瞩目。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,p.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Science andTechnology”,2014,volume 3,issue 9,p.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI Technology Digest ofTechnical Papers”,2015,p.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of Technical Papers”,2010,volume 41,issue 1,p.626-629
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种通态电流大的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有高频率特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性良好的半导体装置。另外，本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。另外，本发明的一个方式的目的之一是提供一种具有良好电特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种生产率高的半导体装置。
本发明的一个方式的目的之一是提供一种能够长期间保持数据的半导体装置。本发明的一个方式的目的之一是提供一种信息的写入速度快的半导体装置。本发明的一个方式的目的之一是提供一种设计自由度高的半导体装置。本发明的一个方式的目的之一是提供一种能够抑制功耗的半导体装置。本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。此外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括晶体管的半导体装置。该晶体管包括：第一绝缘体；第一绝缘体上的第二绝缘体；第二绝缘体上的第一氧化物；第一氧化物上的第二氧化物；第二氧化物上的第三氧化物；第二氧化物上的第一导电体及第二导电体；第三氧化物上的第三绝缘体；第三绝缘体上的第三导电体；第一导电体及第二导电体上的第四绝缘体；以及第四绝缘体上的第五绝缘体。其中，第四绝缘体及第五绝缘体中设置有到达第二氧化物的开口。第三氧化物以覆盖开口的内壁的方式设置。第三绝缘体以隔着第三氧化物覆盖开口的内壁的方式设置。第三导电体以隔着第三氧化物及第三绝缘体嵌入开口的方式设置。在晶体管的沟道长度方向上，第四绝缘体与第二氧化物不重叠的区域中的第四绝缘体的至少一部分与第一绝缘体接触。以晶体管的沟道宽度方向上的第一绝缘体的底面高度为基准，第三导电体与第二氧化物不重叠的区域的第三导电体的底面高度低于第二氧化物的底面高度。在晶体管的沟道宽度方向上，第三氧化物与第二氧化物不重叠的区域的第三氧化物的至少一部分与第一绝缘体接触。
在上述半导体装置中，优选的是，第三氧化物具有包括第一层及第二层的叠层结构，第一层与第二氧化物及第五绝缘体接触，第二层设置在第一层与第三绝缘体之间。另外，第二层的结晶性优选比第一层的结晶性高。另外，优选的是，第一层及第二层都含有In、元素M(M为Al、Ga、Y或Sn)、Zn，第二层中的构成元素中的In的原子个数比小于第一层中的构成元素中的In的原子个数比。
另外，本发明的另一个方式是一种包括晶体管的半导体装置，其中晶体管包括：第一绝缘体；第一绝缘体上的第二绝缘体；第二绝缘体上的第一氧化物；第一氧化物上的第二氧化物；第二氧化物上的第三氧化物；第三氧化物上的第三绝缘体；第三绝缘体上的导电体；与第三氧化物的至少一部分、第二氧化物的顶面的至少一部分、第二氧化物的侧面的至少一部分、第一氧化物的侧面的至少一部分、第二绝缘体的侧面的至少一部分及第一绝缘体的至少一部分接触的第四绝缘体；第四绝缘体上的第五绝缘体；以及与第三氧化物的顶面的至少一部分、第三绝缘体的顶面的至少一部分、导电体的顶面的至少一部分及第五绝缘体的顶面的至少一部分接触的第六绝缘体。第二氧化物包括第一区域、第二区域及位于第一区域与第二区域之间的第三区域。第一区域及第二区域的电阻比第三区域的电阻低。导电体以与第三区域重叠的方式设置在第三区域的上方。第三氧化物的一部分及第三绝缘体的一部分设置在导电体的侧面与第五绝缘体的侧面之间。第四绝缘体具有与第一区域及第二区域接触的区域。在晶体管的沟道宽度方向上，以第一绝缘体的底面高度为基准，导电体与第二氧化物不重叠的区域的导电体的底面高度比第二氧化物的底面高度低。在晶体管的沟道宽度方向上，第三氧化物与第二氧化物不重叠的区域的第三氧化物的至少一部分与第一绝缘体接触。
在上述半导体装置中，第一区域及第二区域优选含有磷或硼。
另外，在上述半导体装置中，优选第一区域及第二区域比第三区域含有更多氧缺陷。
另外，在上述半导体装置中，优选第四绝缘体具有包括第三层及第四层的叠层结构，优选第三层与第一绝缘体接触，并优选第四层与第五绝缘体接触。另外，第三层优选含有氧化硅，第四层优选含有氧化铝。
另外，在上述半导体装置中，优选的是，第三氧化物具有包括第一层及第二层的叠层结构，第一层与第二氧化物及第五绝缘体接触，第二层设置在第一层与第三绝缘体之间。另外，优选第一层及第二层都含有In、元素M(M为Al、Ga、Y或Sn)、Zn，并优选第二层中的相对于元素M的In的原子个数比小于第一层中的相对于元素M的In的原子个数比。
发明效果
根据本发明的一个方式可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式可以提供一种具有高频率特性的半导体装置。另外，根据本发明的一个方式可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式可以提供一种具有良好电特性的半导体装置。另外，根据本发明的一个方式可以提供一种生产率高的半导体装置。
另外，可以提供一种能够长期间保持数据的半导体装置。另外，可以提供一种数据的写入速度快的半导体装置。另外，可以提供一种设计自由度高的半导体装置。另外，可以提供一种能够抑制功耗的半导体装置。另外，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
附图简要说明
[图1]是根据本发明的一个方式的半导体装置的俯视图及截面图。
[图2]是根据本发明的一个方式的半导体装置的立体图。
[图3]是根据本发明的一个方式的半导体装置的截面图。
[图4]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图5]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图6]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图7]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图8]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图9]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图10]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图11]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图12]是根据本发明的一个方式的半导体装置的俯视图及截面图。
[图13]是根据本发明的一个方式的半导体装置的俯视图及截面图。
[图14]是根据本发明的一个方式的半导体装置的截面图。
[图15]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图16]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图17]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图18]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图19]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图20]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图21]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图22]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面图。
[图23]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图24]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图25]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图26]是示出根据本发明的一个方式的存储装置的结构的截面图。
[图27]是示出根据本发明的一个方式的存储装置的结构实例的方框图。
[图28]是示出根据本发明的一个方式的存储装置的结构实例的电路图。
[图29]是根据本发明的一个方式的半导体装置的示意图。
[图30]是根据本发明的一个方式的存储装置的示意图。
[图31]是示出根据本发明的一个方式的电子设备的图。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略不反映到附图。此外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
此外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。此外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。此外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所公开的内容中。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有形成沟道的区域(以下也称为沟道形成区域)，并且通过沟道形成区域电流能够流过源极和漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度在所有区域中不一定为相同。也就是说，一个晶体管的沟道长度有时不限定于一个值。因此，在本说明书中，沟道长度是沟道形成区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长度方向的沟道形成区域的方向的长度。另外，在一个晶体管中，沟道宽度在所有区域中不一定为相同。也就是说，一个晶体管的沟道宽度有时不限定于一个值。因此，在本说明书中，沟道宽度是沟道形成区域中的任一个值、最大值、最小值或平均值。
在本说明书等中，根据晶体管的结构，有时形成沟道的区域中的实际上的沟道宽度(以下，也称为“实效沟道宽度”)和晶体管的俯视图所示的沟道宽度(以下，也称为“外观上的沟道宽度”)不同。例如，在栅电极覆盖半导体的侧面时，有时因为实效的沟道宽度大于外观上的沟道宽度，所以不能忽略其影响。例如，在微型且栅电极覆盖半导体的侧面的晶体管中，有时形成在半导体的侧面上的沟道形成区域的比例增高。在此情况下，实效的沟道宽度大于外观上的沟道宽度。
在此情况下，有时难以通过实测估计实效沟道宽度。例如，要从设计值估算出实效沟道宽度，需要假定半导体的形状是已知的。因此，当半导体的形状不清楚时，难以准确地测量实效沟道宽度。
在本说明书中，在简单地描述为“沟道宽度”时，有时是指外观上的沟道宽度。或者，在本说明书中，在简单地描述为“沟道宽度”时，有时是指实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以决定沟道长度、沟道宽度、实效沟道宽度、外观上的沟道宽度等的值。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度小于0.1原子％的元素可以说是杂质。在包含杂质时，例如有时发生半导体的缺陷态密度的提高或者结晶性的降低等。当半导体是氧化物半导体时，作为改变半导体的特性的杂质，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素以及除氧化物半导体的主要成分外的过渡金属等。例如，有氢、锂、钠、硅、硼、磷、碳、氮等。在半导体是氧化物半导体的情况下，有时水也作为杂质起作用。此外，在半导体是氧化物半导体时，有时例如由于杂质的进入导致氧缺陷的产生。此外，在半导体是硅时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的物质。此外，氮氧化硅是指氮含量大于氧含量的物质。
此外，在本说明书等中，可以将“绝缘体”换称为“绝缘膜”或“绝缘层”。此外，可以将“导电体”换称为“导电膜”或“导电层”。此外，可以将“半导体”换称为“半导体膜”或“半导体层”。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意，在本说明书中，阻挡膜是指具有抑制水、氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管称为包含氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
(实施方式1)
以下对根据本发明的一个方式的包括晶体管200的半导体装置的一个例子进行说明。
〈半导体装置的结构实例1>
图1A至图1C是根据本发明的一个方式的晶体管200及晶体管200周围的俯视图及截面图。
图1A是包括晶体管200的半导体装置的俯视图。另外，图1B及图1C是该半导体装置的截面图。在此，图1B是沿着图1A的点划线A1-A2所示的部位的截面图，也是晶体管200的沟道长度方向的截面图。另外，图1C是沿着图1A的点划线A3-A4所示的部位的截面图，也是晶体管200的沟道宽度方向的截面图。注意，图1A的俯视图中为了清楚起见省略了部分构成要素。
另外，图2是根据本发明的一个方式的晶体管200的立体图。注意，图2的立体图为了清楚起见省略了部分构成要素。
本发明的一个方式的半导体装置包括晶体管200、被用作层间膜的绝缘体214、绝缘体280、绝缘体274及绝缘体281。另外，该半导体装置还包括与晶体管200电连接且被用作插头的导电体240(导电体240a及导电体240b)。另外，与被用作插头的导电体240的侧面接触地设置有绝缘体241(绝缘体241a及绝缘体241b)。
另外，以与绝缘体254、绝缘体280、绝缘体274及绝缘体281的开口的侧壁接触的方式设置有绝缘体241，以与其侧面接触的方式设置有导电体240的第一导电体，其内侧设置有导电体240的第二导电体。在此，导电体240的顶面的高度与绝缘体281的顶面的高度可以大致相同。另外，示出晶体管200层叠有导电体240的第一导电体与导电体240的第二导电体的结构，但是本发明不局限于此。例如，导电体240也可以具有单层结构或者三层以上的叠层结构。另外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
[晶体管200]
如图1所示，晶体管200包括设置在衬底(未图示)上的绝缘体216、以嵌入绝缘体216中的方式设置的导电体205、设置在绝缘体216及导电体205上的绝缘体222、设置在绝缘体222上的绝缘体224、设置在绝缘体224上的氧化物230(氧化物230a、氧化物230b及氧化物230c)、设置在氧化物230上的绝缘体250、设置在绝缘体250上的导电体260(导电体260a及导电体260b)、与氧化物230b的顶面的一部分接触的导电体242a及导电体242b、与绝缘体222的顶面的一部分、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面、导电体242a的顶面、导电体242b的侧面及导电体242b的顶面接触地配置的绝缘体254。
导电体260被用作晶体管200的栅电极，导电体242a及导电体242b被用作源电极或漏电极。在晶体管200中，以嵌入形成于绝缘体280等的开口的方式自对准地形成被用作栅电极的导电体260。通过如此形成导电体260，可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
导电体260优选包括导电体260a以及设置在导电体260a上的导电体260b。例如，导电体260a优选以包围导电体260b的底面及侧面的方式配置。另外，如图1B所示，导电体260的顶面与绝缘体250的顶面及氧化物230c的顶面大致一致。注意，在晶体管200中，导电体260具有两层的叠层结构，但是本发明不局限于此。例如，导电体260既可以具有单层结构，又可以具有三层以上的叠层结构。
绝缘体222、绝缘体254及绝缘体274优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘体222、绝缘体254及绝缘体274优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，绝缘体222、绝缘体254及绝缘体274的氢和氧中的一方或双方的透过性优选都比绝缘体224低。绝缘体222、绝缘体254及绝缘体274的氢和氧中的一方或双方的透过性优选都比绝缘体250低。绝缘体222、绝缘体254及绝缘体274的氢和氧中的一方或双方的透过性优选都比绝缘体280低。
氧化物230优选包括设置在绝缘体224上的氧化物230a、设置在氧化物230a上的氧化物230b以及设置在氧化物230b上且其至少一部分与氧化物230b的顶面接触的氧化物230c。
注意，在晶体管200中，形成沟道的区域(以下也称为沟道形成区域)及其附近层叠有氧化物230a、氧化物230b及氧化物230c的三层，但是本发明不局限于此。例如，可以设置氧化物230b的单层、氧化物230a与氧化物230b的两层结构、氧化物230b与氧化物230c的两层结构或者四层以上的叠层结构。
另外，优选在晶体管200中将被用作半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流(关态电流)极小，所以可以提供低功耗的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
例如，作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。特别是，作为元素M可以使用铝、镓、钇或锡。此外，作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物或Ga-Zn氧化物。
此外，在使用氧化物半导体的晶体管中，如果氧化物半导体中的沟道形成区域存在杂质及氧缺陷，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的沟道形成区域包含氧缺陷的情况下，晶体管趋于具有常开启特性。因此，优选为尽可能降低沟道形成区域中的氧缺陷。例如，可以通过绝缘体250等对氧化物230供应氧来填充氧缺陷。由此，可以提供在电特性变动得到抑制而具有稳定的电特性的同时可靠性得到提高的晶体管。
另外，在包含在以与氧化物230上接触的方式设置并被用作源电极或漏电极的导电体242(导电体242a及导电体242b)中的元素具有吸收氧化物230的氧的功能的情况下，可能在氧化物230和导电体242之间或氧化物230的表面附近部分地形成低电阻区域。在此情况下，在该低电阻区域中，进入氧缺陷的杂质(氢、氮、金属元素等)被用作供体，载流子密度会增高。另外，下面有时将进入氧缺陷的氢称为VOH。
另外，图3A示出图1B所示的晶体管200的一部分区域的放大图。如图3A所示，以与氧化物230上接触的方式设置导电体242，有时在氧化物230的与导电体242的界面及其附近形成作为低电阻区域的区域243(区域243a及区域243b)。氧化物230包括用作晶体管200的沟道形成区域的区域234以及包括区域243的至少一部分且用作源区域或漏区域的区域231(区域231a及区域231b)。注意，在以下附图中，即使在放大图等中不示出区域243，有时也形成上述同样的区域243。
另外，虽然示出了在氧化物230b的导电体242附近，区域243a及区域243b以在深度方向上扩散的方式设置的例子，但是本发明不局限于此。区域243a及区域243b根据所需要的晶体管的电特性适当地形成，即可。在氧化物230中，有时难以明确地观察各区域的边界。在各区域中检测出的元素的浓度不仅限于按每区域分阶段地变化，也可以在各区域中逐渐地变化(也称为渐变(gradation))。
另外，如图1B所示，绝缘体254优选与导电体242a及导电体242b的顶面、彼此相对的侧面以外的导电体242a和导电体242b的侧面、氧化物230a及氧化物230b的侧面以及绝缘体224的侧面和绝缘体222的顶面的一部分接触。通过采用上述结构，绝缘体280由绝缘体254与绝缘体224、氧化物230a及氧化物230b隔开。由此，可以抑制绝缘体280等中的氢等杂质进入绝缘体224、氧化物230a及氧化物230b。
绝缘体274与导电体260、绝缘体250及氧化物230c的每一个的顶面接触。另外，如图3A所示，在本发明的一个方式的晶体管200中，绝缘体274与绝缘体250接触。通过采用这样结构，可以抑制绝缘体281等中的氢等杂质进入绝缘体250。由此，可以抑制给晶体管的电特性及晶体管的可靠性带来的负面影响。
此外，如图3A所示，以绝缘体224的底面为基准，与区域234重叠的区域中的导电体260的底面的高度有时比导电体242a及导电体242b的每一个的顶面的高度低。例如，在与区域234重叠的区域中的导电体260的底面的高度和导电体242a及导电体242b的每一个的顶面的高度之间的差异为0nm以上且30nm以下或0nm以上且15nm以下。
另外，图3B示出图1C所示的晶体管200的部分区域的放大图。如图1C及图3B所示，在晶体管200的沟道宽度方向上，以绝缘体222的底面为基准，氧化物260与氧化物230b不重叠的区域中的导电体260的底面高度优选低于氧化物230b的底面高度。通过采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于氧化物230b的区域234整体。由此，可以增大晶体管200的通态电流而提高频率特性。氧化物230a及氧化物230b不与导电体260重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之差记作T2，T2为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
另外，如图3B所示，在晶体管200的沟道宽度方向上，优选与氧化物230b、氧化物230a及绝缘体224不重叠的区域的氧化物230c的至少一部分与绝缘体222接触。通过采用该结构，可以防止氧化物230c中的氧通过绝缘体224扩散至晶体管200的外侧。或者，可以防止氧化物230b及氧化物230a中的氧通过绝缘体224扩散至晶体管200的外侧。或者，通过缩小绝缘体224的面积，进入绝缘体224中的氧量减少，由此可以抑制向氧化物230供应的氧量减少。由此，可以将氧化物230c中的氧高效地供应给氧化物230b及氧化物230a，从而可以抑制区域234中的氧化物230的低电阻化。由此，可以在抑制晶体管电特性变动实现稳定的电特性的同时提高可靠性。
或者，通过采用上述结构，可以抑制绝缘体224等中的氢等杂质混入氧化物230。也就是说，可以抑制氧化物230的低电阻化。由此，可以在抑制晶体管的电特性变动实现稳定的电特性的同时提高可靠性。另外，该结构可以通过去除与氧化物230b及氧化物230a不重叠的区域的绝缘体224而形成。
另外，通过去除与氧化物230b及氧化物230a不重叠的区域的绝缘体224，可以如图1C所示地，在晶体管200的沟道宽度方向上，以绝缘体222的底面为基准，易于使氧化物230a及氧化物230b与导电体260不重叠的区域中的导电体260的底面高度低于氧化物230b的底面高度。由此，可以提高晶体管200的通态电流，从而提高频率特性。
通过采用上述结构，可以提供一种包括通态电流大的晶体管的半导体装置。另外，可以提供一种包括具有高频率特性的晶体管的半导体装置。另外，可以提供一种在抑制电特性的变动以具有稳定的电特性的同时可靠性得到提高的半导体装置。另外，可以提供一种包括关态电流低的晶体管的半导体装置。
以下示出根据本发明的一个方式的包括晶体管200的半导体装置的详细结构。
导电体205以与氧化物230及导电体260重叠的方式配置。另外，导电体205优选以嵌入绝缘体214及绝缘体216的方式设置。在此，优选导电体205的顶面具有良好的平坦性。例如，导电体205顶面的平均表面粗糙度(Ra)可以为1nm以下，优选为0.5nm以下，更优选为0.3nm以下。由此，可以使形成在导电体205上的绝缘体224具有良好的平坦性，由此提高氧化物230a、氧化物230b及氧化物230c的结晶性。
在此，导电体260有时被用作第一栅极(也称为顶栅极)电极。另外，导电体205有时被用作第二栅电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压(Vth)。尤其是，通过对导电体205供应负电位，可以使晶体管200的Vth更大且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
另外，如图1A所示，导电体205优选比氧化物230中的沟道形成区域大。尤其是，如图1C所示，导电体205优选延伸到与沟道宽度方向交叉的氧化物230的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面的外侧，导电体205和导电体260隔着绝缘体重叠。
通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中，将由第一栅电极及第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
此外，如图1C所示，将导电体205延伸来用作布线。但是，本发明不局限于此，也可以在导电体205下设置被用作布线的导电体。此外，不一定需要在每一个晶体管中设置一个导电体205。例如，在多个晶体管中可以共同使用导电体205。
此外，作为导电体205，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，以单层图示导电体205，但是导电体205也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
此外，也可以在导电体205下使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易透过上述杂质)的导电体。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易透过上述氧)的导电体。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
此外，当在导电体205下使用具有抑制氧的扩散的功能的导电体时，可以抑制使导电体205氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电体，例如，优选使用钽、氮化钽、钌或氧化钌等。因此，作为导电体205下使用的导电体可以使用上述导电性材料的单层或叠层。
绝缘体214优选被用作抑制水、氢等杂质从衬底一侧扩散到晶体管200的阻挡绝缘膜。因此，作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如，优选的是，作为绝缘体214使用氧化铝、氮化硅等。由此，可以抑制水、氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。此外，可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。
此外，用作层间膜的绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料作为层间膜，可以减少产生在布线之间的寄生电容。例如，作为绝缘体216、绝缘体280及绝缘体281，适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。
此外，绝缘体216也可以具有叠层结构。例如，也可以采用在绝缘体216中的至少与导电体205的侧面接触的部分设置与绝缘体214相同的绝缘体的结构。通过采用这种结构，可以抑制导电体205被包含在绝缘体216中的氧氧化。或者，可以抑制绝缘体216中的氧被导电体205吸收。
绝缘体222及绝缘体224被用作栅极绝缘体。
在此，在与氧化物230接触的绝缘体224中，优选通过加热使氧脱离。在本说明书中，有时将通过加热脱离的氧称为过剩氧。例如，作为绝缘体224适当地使用氧化硅、氧氮化硅等，即可。通过以与氧化物230接触的方式设置包含氧的绝缘体，可以减少氧化物230中的氧缺陷，从而可以提高晶体管200的可靠性。
具体而言，作为绝缘体224，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化膜是指在TDS(Thermal Desorption Spectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
绝缘体222优选被用作抑制水、氢等杂质从衬底一侧扩散到晶体管200的阻挡绝缘膜。例如，绝缘体222的氢透过性优选比绝缘体224低。通过由绝缘体222及绝缘体254围绕绝缘体224、氧化物230等，可以抑制水、氢等杂质从外部扩散到绝缘体224及氧化物230。
再者，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧或杂质的扩散的功能，可以减少氧化物230所具有的氧扩散到衬底一侧，所以是优选的。此外，可以抑制导电体205与绝缘体224及氧化物230所具有的氧起反应。
绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部扩散到氧化物230的层。另外，绝缘体222尤其优选使用上述材料中的氧化铪。例如，当将绝缘体222用作栅极绝缘膜时，通过作为绝缘体222采用氧化铪，有时与采用氧化铝的情况相比更能降低界面能级密度。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
此外，作为绝缘体222，例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
另外，如图1C所示，有时绝缘体222与氧化物230b不重叠的区域的膜厚度比该区域以外的区域的厚度薄。在绝缘体222中，优选不与氧化物230b重叠的区域的膜厚度为在形成设置于绝缘体280等中的开口时能够用作蚀刻停止膜的厚度或者为不会使绝缘体216或导电体205的表面露出的充分厚的厚度。
此外，绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。例如，也可以在绝缘体222下设置有与绝缘体224同样的绝缘体。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b下设置有氧化物230a时，可以抑制杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b上设置有氧化物230c时，可以抑制杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。
另外，氧化物230优选具有化学组成互不相同的氧化物的叠层结构。具体而言，在用于氧化物230a的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的构成元素中的元素M的原子个数比。另外，用于氧化物230a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物230b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。
另外，氧化物230b及氧化物230c优选具有结晶性。例如，优选使用下述CAAC-OS(c-axis aligned crystalline oxide semiconductor)。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧缺陷等)少的结晶性高且致密的结构。因此，可以抑制由源电极或漏电极氧从氧化物230b被抽出。因此，即使进行加热处理也可以减少从氧化物230b被抽出的氧，所以晶体管200对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。
优选的是，使氧化物230a及氧化物230c的导带底比氧化物230b的导带底更接近于真空能级。换言之，氧化物230a及氧化物230c的电子亲和势优选小于氧化物230b的电子亲和势。在此情况下，氧化物230c优选使用可以用于氧化物230a的金属氧化物。具体而言，在用于氧化物230c的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。此外，在用于氧化物230c的金属氧化物中，元素M与In的原子个数比优选大于用于氧化物230b的金属氧化物中的元素M与In的原子个数比。此外，在用于氧化物230b的金属氧化物中，In与元素M的原子个数比优选大于用于氧化物230c的金属氧化物中的In与元素M的原子个数比。
另外，当氧化物230c具有包括氧化物230c1及氧化物230c2的叠层结构时，优选氧化物230a及氧化物230c2的导带底比氧化物230b及氧化物230c1的导带底更接近真空能级。另外，换言之，氧化物230a及氧化物230c2的电子亲和势优选小于氧化物230b及氧化物230c1的电子亲和势。在此情况下，氧化物230c2优选使用可用于氧化物230a的金属氧化物，氧化物230c1优选使用可用于氧化物230b的金属氧化物。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底平缓地变化。换言之，也可以将上述情况表达为氧化物230a、氧化物230b及氧化物230c的接合部的导带底连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b、以及氧化物230b与氧化物230c除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-Ga-Zn氧化物的情况下，作为氧化物230a及氧化物230c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。另外，当氧化物230c采用氧化物230c1与氧化物230c2的叠层结构时，例如，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构，或者，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之，作为氧化物230c，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。
具体而言，作为氧化物230a使用In：Ga：Zn＝1：3：4[原子个数比]或In：Ga：Zn＝1：1：0.5[原子个数比]的金属氧化物，即可。此外，作为氧化物230b使用In：Ga：Zn＝4：2：3[原子个数比]或In：Ga：Zn＝3：1：2[原子个数比]的金属氧化物，即可。此外，作为氧化物230c使用In：Ga：Zn＝1：3：4[原子个数比]、In：Ga：Zn＝4：2：3[原子个数比]、Ga：Zn＝2：1[原子个数比]或Ga：Zn＝2：5[原子个数比]的金属氧化物，即可。此外，作为氧化物230c具有叠层结构的情况下的具体例子，可以举出In：Ga：Zn＝4：2：3[原子个数比]和In：Ga：Zn＝1：3：4[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：1[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和Ga：Zn＝2：5[原子个数比]的叠层结构、In：Ga：Zn＝4：2：3[原子个数比]和氧化镓的叠层结构等。
此时，载流子的主要路径为氧化物230b。或者，当氧化物230c具有包括氧化物230c1及氧化物230c2的叠层结构时，有时不仅是氧化物230b，氧化物230c1也有可能成为载流子的主要路径。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，从而晶体管200可以得到高通态电流及高频率特性。另外，在氧化物230c具有叠层结构时，被期待降低上述氧化物230b和氧化物230c之间的界面的缺陷态密度的效果及抑制氧化物230c所具有的构成元素扩散到绝缘体250一侧的效果。更具体而言，在氧化物230c具有叠层结构时，因为使不包含In的氧化物位于叠层结构的上方，所以可以抑制In扩散到绝缘体250一侧。由于绝缘体250被用作栅极绝缘体，因此在In进入绝缘体250等的情况下导致晶体管的特性不良。由此，通过使氧化物230c具有叠层结构，可以提供可靠性高的半导体装置。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物。例如，作为成为区域234的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。通过采用这种晶体管，可以提供低功耗的半导体装置。
在氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。导电体242的厚度例如为1nm以上且50nm以下，优选为2nm以上且25nm以下，即可。
作为导电体242，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。
绝缘体254与绝缘体214等同样地优选被用作抑制水、氢等杂质从绝缘体280一侧扩散到晶体管200的阻挡绝缘膜。例如，绝缘体254的氢透过性优选比绝缘体224低。再者，如图1B及图1C所示，绝缘体254优选与导电体242a的顶面及侧面、导电体242b的顶面及侧面、氧化物230a及氧化物230b的侧面以及绝缘体224的顶面接触。通过采用这种结构，绝缘体254将绝缘体280与绝缘体224及氧化物230分开。由此，可以抑制绝缘体280所包含的氢从导电体242a、导电体242b、氧化物230a、氧化物230b及绝缘体224的顶面或侧面扩散到氧化物230，从而可以使晶体管200具有良好的电特性及可靠性。
再者，绝缘体254还具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如，绝缘体254的氧透过性优选比绝缘体280或绝缘体224低。
绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体254，可以对绝缘体224与绝缘体254接触的区域附近添加氧。由此，可以将氧从该区域通过绝缘体224供应到氧化物230中。在此，通过使绝缘体254具有抑制扩散到上方的氧的功能，可以防止氧从氧化物230扩散到绝缘体280。此外，通过使绝缘体222具有抑制扩散到下方的氧的功能，可以防止氧从氧化物230扩散到衬底一侧。如此，氧化物230的沟道形成区域被供应氧。由此，可以减少氧化物230的氧缺陷并抑制晶体管的常开启化。
作为绝缘体254，例如可以形成包含铝及铪中的一个或多个的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。此时，优选利用原子层沉积(ALD：Atomic Layer Deposition)法形成绝缘体254。ALD法是覆盖性良好的成膜方法，所以可以防止因绝缘体254的凹凸发生断开等。
如此，通过由对氢具有阻挡性的绝缘体254覆盖绝缘体224及氧化物230，绝缘体280与绝缘体224及氧化物230分开。由此，可以抑制氢等杂质从晶体管200的外部混入，从而可以使晶体管200具有良好的电特性及可靠性。
作为绝缘体254，例如可以使用包含氮化铝的绝缘体。作为绝缘体254，优选使用其组成式满足AlNx(x为大于0且2以下的实数，x优选为大于0.5且1.5以下的实数)的氮化物绝缘体。因此，可以形成具有高绝缘性及高热传导率的膜，由此可以提高在驱动晶体管200时产生的热的散热性。此外，作为绝缘体254，也可以使用氮化铝钛、氮化钛等。在此情况下，通过使用溅射法，可以在不使用氧或臭氧等氧化性高的气体作为沉积气体的状态下形成膜，所以这是优选的。此外，也可以使用氮化硅或氮氧化硅等。
此外，绝缘体254可以具有两层以上的多层结构。例如，作为绝缘体254，可以在包含氧的气氛下使用溅射法形成第一层，然后使用ALD法形成第二层，来形成两层结构。因为ALD法是覆盖性良好的成膜方法，所以可以防止因第一层的凹凸而产生断开等。在绝缘体254具有两层以上的多层结构的情况下，也可以采用由不同材料构成的多层结构。例如，可以采用氧化硅、氧氮化硅、氮氧化硅或氮化硅与具有抑制氢等杂质及氧透过的功能的绝缘体的叠层结构。作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如，可以使用包含铝和铪中的一方或双方的氧化物的绝缘体。
绝缘体250被用作栅极绝缘体。绝缘体250优选与氧化物230c的至少一部分接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
与绝缘体224同样地，绝缘体250优选使用通过加热释放氧的绝缘体形成。通过作为绝缘体250以与氧化物230c的至少一部分接触的方式设置因加热而释放氧的绝缘体，可以高效地对氧化物230b的区域234供应氧。与绝缘体224同样，优选降低绝缘体250中的水、氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
另外，也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。通过设置抑制氧的扩散的金属氧化物，从绝缘体250扩散到导电体260的氧被抑制。换言之，可以抑制供应到氧化物230的氧量的减少。另外，可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
另外，上述金属氧化物有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为上述金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与上述金属氧化物的叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
另外，上述金属氧化物也可以用作第一栅极的一部分。例如，可以将可用作氧化物230的氧化物半导体用作上述金属氧化物。在此情况下，通过利用溅射法形成导电体260，可以降低上述金属氧化物的电阻值使其变为导电体。上述导电体可以称为OC(OxideConductor)电极。
通过设置上述金属氧化物，可以提高晶体管200的通态电流，而无需减少来自导电体260的电场的影响。另外，通过利用绝缘体250及上述金属氧化物的物理厚度保持导电体260与氧化物230之间的距离，可以抑制导电体260与氧化物230之间的泄漏电流。另外，通过设置绝缘体250及上述金属氧化物的叠层结构，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
具体而言，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。另外，可以通过使能够用于氧化物230的氧化物半导体低电阻化来将其用作上述金属氧化物。
虽然图1中示出导电体260为双层结构的例子，但是其也可以采用单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外，当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌、氧化钌等。
另外，导电体260因为也被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用钨、铜或铝为主要成分的导电材料。另外，导电体260b也可以采用叠层结构，例如，钛、氮化钛与上述导电材料的叠层结构。
绝缘体280优选隔着绝缘体254设置在绝缘体222、绝缘体224、氧化物230及导电体242上。例如，作为绝缘体280，优选具有氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。特别是，因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域，所以是优选的。
另外，优选绝缘体280中的水、氢等杂质的浓度得到降低。此外，绝缘体280的顶面也可以被平坦化。
绝缘体274优选与绝缘体214等同样地被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。作为绝缘体274，例如可以使用能够用于绝缘体214、绝缘体254等的绝缘体。
另外，优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样，优选绝缘体281中的水、氢等杂质的浓度得到降低。
另外，在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体254中的开口中配置导电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。另外，导电体240a及导电体240b的顶面与绝缘体281的顶面可以位于同一平面上。
另外，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的侧壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体242a位于该开口的底部的至少一部分，导电体240a与导电体242a接触。同样，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的侧壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。导电体242b位于该开口的底部的至少一部分，导电体240b与导电体242b接触。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
当作为导电体240采用叠层结构时，作为与氧化物230a、氧化物230b、导电体242、绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。通过使用该导电材料，可以防止添加到绝缘体280的氧被吸收到导电体240a及导电体240b。此外，可以防止包含在绝缘体281的上方的层的水、氢等杂质通过导电体240a及导电体240b扩散到氧化物230。
作为绝缘体241a及绝缘体241b，例如使用能够用于绝缘体254等的绝缘体，即可。因为绝缘体241a及绝缘体241b与绝缘体254接触地设置，所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240a及导电体240b扩散到氧化物230。此外，可以防止绝缘体280所包含的氧被导电体240a及导电体240b吸收。另外，绝缘体241a及绝缘体241b可以利用ALD法或化学气相沉积(CVD：Chemical Vapor Deposition)法形成。
虽然未图示，但是可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。另外，该导电体可以具有叠层结构，例如，可以具有钛、氮化钛与上述导电材料的叠层结构。另外，该导电体可以嵌入绝缘体的开口中。
此外，虽然未图示，优选以覆盖上述导电体的方式设置其电阻率为1.0×1013Ωcm以上且1.0×1015Ωcm以下，优选为5.0×1013Ωcm以上且5.0×1014Ωcm以下的绝缘体。通过在上述导电体上设置具有如上电阻率的绝缘体，该绝缘体不仅可以维持绝缘性，而且可以使累积在晶体管200、布线(例如上述导电体)等的电荷分散，而能够抑制由于该电荷导致的晶体管或具有该晶体管的电子设备的特性不良或静电破坏，所以是优选的。
〈半导体装置的构成材料〉
以下，说明可用于半导体装置的构成材料。
《衬底》
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
《绝缘体》
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
此外，作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
另外，作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体214、绝缘体222、绝缘体254及绝缘体274等)围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
此外，被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用将具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构，可以填补氧化物230所包含的氧缺陷。
《导电体》
作为导电体，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。另外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用含有上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。此外，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
《金属氧化物》
作为氧化物230，优选使用被用作氧化物半导体的金属氧化物。以下，将说明可用于根据本发明的氧化物230的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS(nanocrystalline oxidesemiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形、七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(也称为grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，CAAC-OS趋向于具有层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)的层状结晶结构(也称为层状结构)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此可以说不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷(也称为Vo：oxygen vacancy)等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
另外，在包含铟、镓和锌的金属氧化物的一种的铟-镓-锌氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时可能在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
当金属氧化物包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)得到的金属氧化物中的碱金属或碱土金属的浓度(利用SIMS测得的浓度)为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献2中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在此报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照非专利文献7)。
另外，还有利用使用金属氧化物的晶体管的泄漏电流低这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换几十次。每1秒钟的图像切换次数被称为刷新频率。另外，刷新频率有时被称为驱动频率。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。另外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为空转停止(IDS)驱动。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示装置及LSI的研究。
<半导体装置的制造方法>
接着，参照图4至图11说明图1所示的根据本发明的一个方式的包括晶体管200的半导体装置的制造方法。在图4至图11中，每个附图中的A示出俯视图。另外，每个附图中的B示出沿着A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。每个附图中的C示出沿着A中的点划线A3-A4的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
首先，准备衬底(未图示)，在该衬底上形成绝缘体214。绝缘体214可以利用溅射法、CVD法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：PulsedLaser Deposition)法、ALD法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热的热CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热CVD法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
另外，ALD法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的PEALD(Plasma Enhanced ALD)法。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)进行。
不同于使从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的成膜速度比较慢，所以有时优选与CVD等成膜速度快的其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
在本实施方式中，作为绝缘体214，利用溅射法形成氧化铝。绝缘体214也可以采用多层结构。例如可以采用利用溅射法形成氧化铝，然后利用ALD法在该氧化铝上形成另一氧化铝的结构。或者，也可以采用利用ALD法形成氧化铝，然后利用溅射法在该氧化铝上形成另一氧化铝的结构。
接着，在绝缘体214上形成成为导电体205的导电膜。成为导电体205的导电膜的成膜使用溅射法、CVD法、MBE法、PLD法、ALD法等进行。此外，成为导电体205的导电膜可以为多层膜。在本实施方式中，作为成为导电体205的导电膜，形成钨。
接着，使用光刻法对成为导电体205的导电膜进行加工来形成导电体205。
另外，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体、绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时不需要上述抗蚀剂曝光用掩模。另外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在成为导电体205的导电膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对成为导电体205的导电膜进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。另外，也可以在成为导电体205的导电膜的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一方施加高频功率的结构。或者，也可以采用对平行平板型电极中的一方施加不同的多个高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率相同的高频功率的结构。或者，也可以采用对平行平板型电极的各个施加频率不同的高频功率的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
接着，在绝缘体214及导电体205上形成成为绝缘体216的绝缘膜。该绝缘膜以与导电体205的顶面及侧面接触的方式形成。该绝缘体可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为成为绝缘体216的绝缘膜利用CVD法形成氧化硅。
在此，成为绝缘体216的绝缘膜的厚度优选为导电体205的厚度以上。例如，当导电体205厚度为1时，成为绝缘体216的绝缘膜的厚度为1以上且3以下。在本实施方式中，导电体205的厚度为150nm，成为绝缘体216的绝缘膜的厚度为350nm。
接着，通过对成为绝缘体216的绝缘膜进行CMP(Chemical MechanicalPolishing：化学机械抛光)处理去除成为绝缘体216的绝缘膜的一部分，使导电体205的表面露出。由此，可以形成其顶面平坦的导电体205及与导电体205的侧面接触的绝缘体216(参照图4)。通过提高绝缘体216及导电体205的顶面的平坦性，可以提高形成氧化物230b及氧化物230c的CAAC-OS的结晶性。
以下，将说明与上述内容不同的导电体205的形成方法。
在绝缘体214上形成绝缘体216。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成绝缘体216。
接着，在绝缘体216中形成到达绝缘体214的开口。开口例如包括槽或狭缝等。此外，有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体214，优选选择在对绝缘体216进行蚀刻以形成槽时用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体216使用氧化硅膜时，绝缘体214优选使用氮化硅膜、氧化铝膜、氧化铪膜。
在形成开口后，形成成为导电体205的导电膜。该导电膜优选包含具有抑制氧的透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用该导电体与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体205的导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
在本实施方式中，作为成为导电体205的导电膜，采用多层结构。首先，利用溅射法进行氮化钽的成膜，在该氮化钽上层叠氮化钛。通过将这种金属氮化物用于成为导电体205的导电膜的下层，即使作为后面说明的成为导电体205的导电膜的上层的导电膜使用铜等容易扩散的金属，也可以抑制该金属从导电体205扩散到外部。
接着，在成为导电体205的导电膜的上层的导电膜。该导电膜可以使用镀敷法、溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为成为导电体205的导电膜的上层的导电膜，形成铜等低电阻导电材料。
接着，通过进行CMP处理，去除成为导电体205的导电膜的上层以及成为导电体205的导电膜的下层的一部分，使绝缘体216露出。其结果是，只在开口部残留成为导电体205的导电膜。由此，可以形成其顶面平坦的导电体205。注意，有时由于该CMP处理而绝缘体216的一部分被去除。以上是与上述内容不同的导电体205的形成方法。
接着，在绝缘体216及导电体205上形成绝缘体222。作为绝缘体222，优选形成包含铝和铪中的一方或双方的氧化物的绝缘体。另外，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧缺陷的生成。
绝缘体222可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，在绝缘体222上形成成为绝缘体224的绝缘膜224A。绝缘膜224A可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，优选进行加热处理。加热处理以250℃以上且650℃以下，优选以300℃以上且500℃以下，更优选以320℃以上且450℃以下进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
在本实施方式中，作为加热处理，在形成绝缘膜224A之后在氮气氛下以400℃进行1小时的处理。通过该加热处理可以去除绝缘膜224A中的水、氢等杂质。另外，加热处理也可以在形成绝缘体222之后等时序进行。
在此，为了在绝缘膜224A中形成过剩氧区域，也可以在减压状态下进行包含氧的等离子体处理。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加RF(Radio Frequency：射频)的电源。通过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加RF可以将由高密度等离子体生成的氧自由基高效地导入绝缘膜224A中。或者，也可以在使用这种装置进行包含惰性气体的等离子体处理之后，为填补脱离的氧而进行包含氧的等离子体处理。另外，通过适当地选择该等离子体处理的条件，可以去除绝缘膜224A所包含的水、氢等杂质。此时，也可以不进行加热处理。
在此，也可以在绝缘膜224A上例如通过溅射法进行氧化铝的成膜，并对该氧化铝进行CMP处理直到到达绝缘膜224A为止。通过进行该CMP处理，可以进行绝缘膜224A表面的平坦化及绝缘膜224A表面的平滑化。通过将该氧化铝配置于绝缘膜224A上进行CMP处理，容易检测出CMP处理的终点。此外，有时由于绝缘膜224A的一部分通过CMP处理被抛光而绝缘膜224A的厚度变薄，但是在绝缘膜224A的成膜时调整厚度，即可。通过进行绝缘膜224A表面的平坦化及平滑化，有时可以防止下面进行成膜的氧化物的覆盖率的降低并防止半导体装置的成品率的降低。此外，通过在绝缘膜224A上利用溅射法进行氧化铝的成膜，可以对绝缘膜224A添加氧，所以是优选的。
接着，在绝缘膜224A上依次形成成为氧化物230a的氧化膜230A以及成为氧化物230b的氧化膜230B(参照图4)。优选在不暴露于大气环境的情况下连续地形成上述氧化膜。通过以不暴露于大气的方式形成氧化膜，可以防止来自大气环境的杂质或水分附着于氧化膜230A及氧化膜230B，所以可以保持氧化膜230A与氧化膜230B的界面附近的清洁。
氧化膜230A及氧化膜230B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
例如，在利用溅射法形成氧化膜230A以及氧化膜230B的情况下，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过增高溅射气体所包含的氧的比率，可以增加在形成的氧化膜中的过剩氧。另外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材等。此外，靶材与直流(DC)电源或高频(RF)电源等的交流(AC)电源连接，根据靶材的导电率可以施加需要的电力。
尤其是，在形成氧化膜230A时，有时溅射气体所包含的氧的一部分供应给绝缘膜224A。因此，氧化膜230A的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
此外，在利用溅射法形成氧化膜230B的情况下，当在溅射气体所包含的氧的比率设定为1％以上且30％以下，优选为5％以上且20％以下的状态下进行成膜时，形成氧缺乏型氧化物半导体。将氧缺乏型氧化物半导体用于沟道形成区域的晶体管可以具有较高的场效应迁移率。此外，通过边加热衬底边形成膜，可以提高该氧化膜的结晶性。注意，本发明的一个方式不局限于此。在使用溅射法形成成为氧化物230b氧化膜的情况下，通过在包含在溅射气体中的氧的比率为超过30％且100％以下，优选为70％以上且100％以下的条件下形成膜，形成氧过剩型氧化物半导体。将氧过剩型氧化物半导体用于沟道形成区的晶体管可以得到比较高的可靠性。
在本实施方式中，利用溅射法使用In:Ga:Zn＝1:1:0.5[原子个数比](2:2:1[原子个数比])或In:Ga:Zn＝1:3:4[原子个数比]的In-Ga-Zn氧化物靶材形成氧化膜230A。另外，利用溅射法使用In:Ga:Zn＝4:2:4.1[原子个数比]的In-Ga-Zn氧化物靶材形成氧化膜230B。上述氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子个数比来形成。
在此，优选以不暴露于大气的方式形成绝缘体222、绝缘膜224A、氧化膜230A及氧化膜230B。例如，可以使用多室方式的成膜装置。
接着，也可以进行加热处理。作为加热处理的条件，可以利用上述加热处理条件。通过进行加热处理，可以去除氧化膜230A以及氧化膜230B中的水、氢等杂质。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，在氧化膜230B上形成导电膜242A。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成导电膜242A(参照图4)。
接着，将绝缘膜224A、氧化膜230A、氧化膜230B及导电膜242A加工为岛状形成绝缘体224、氧化物230a、氧化物230b及导电层242B(参照图5)。
在此，绝缘体224、氧化物230a、氧化物230b及导电层242B以其至少一部分与导电体205重叠的方式形成。此外，绝缘体224、氧化物230a、氧化物230b及导电层242B的侧面优选对绝缘体222的顶面大致垂直。在绝缘体224、氧化物230a、氧化物230b及导电层242B的侧面对绝缘体222的顶面大致垂直时，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用绝缘体224、氧化物230a、氧化物230b及导电层242B的侧面与绝缘体222的顶面所形成的角度较低的结构。在此情况下，绝缘体224、氧化物230a、氧化物230b及导电层242B的侧面与绝缘体222的顶面所形成的角度优选为60度以上且低于70度。通过采用这种形状，在下面的工序中提高绝缘体254等的覆盖性，并可以减少空洞等缺陷。
此外，在导电层242B的侧面与导电层242B的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部优选弯曲(以下，也称为圆形)。例如，在导电层242B的端部，该弯曲面具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
另外，绝缘膜224A、氧化膜230A、氧化膜230B及导电膜242A的加工可以利用光刻法进行。另外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适用于微型加工。另外，可以以彼此不同的条件形成绝缘膜224A、氧化膜230A、氧化膜230B及导电膜242A。
接着，在绝缘体222、绝缘体224、氧化物230a、氧化物230b及导电层242B上形成绝缘膜254A(参照图6)。
作为绝缘膜254A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过溅射法形成氧化铝膜。通过采用溅射法并使用包含氧的气体形成氧化铝膜，可以对绝缘体224中引入氧。换言之，绝缘体224可以具有过剩氧。
接着，在绝缘膜254A上形成成为绝缘体280的绝缘膜。成为绝缘体280的绝缘膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。接着，对成为绝缘体280的绝缘膜进行CMP处理来形成顶面平坦的绝缘体280(参照图6)。
接着，对绝缘体280的一部分、绝缘膜254A的一部分及导电层242B的一部分进行加工来形成到达氧化物230b的开口。该开口优选以与导电体205重叠的方式形成。由该开口形成导电体242a、导电体242b及绝缘体254(参照图7)。
此外，也可以以不同的条件对绝缘体280的一部分、绝缘膜254A的一部分及导电层242B的一部分进行加工。例如，也可以通过干蚀刻法对绝缘体280的一部分进行加工，通过湿蚀刻法对绝缘膜254A的一部分进行加工，并通过干蚀刻法对导电层242B的一部分进行加工。
通过进行上述干蚀刻等的处理，有时起因于蚀刻气体等的杂质附着于或扩散于氧化物230a及氧化物230b等的表面或内部。作为杂质，例如有氟、氯等。
为了去除上述杂质等进行洗涤。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理、使用加热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，可以使用用碳酸水或纯水稀释草酸、磷酸、氢氟酸等而成的水溶液进行洗涤处理。或者，可以进行使用纯水或碳酸水的超音波洗涤。
接着，也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成氧化膜230C。通过进行这种处理，可以去除附着于氧化物230b的表面等的水分及氢，而且减少氧化物230a及氧化物230b中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下。在本实施方式中，加热处理的温度为200℃(参照图8)。
氧化膜230C可以使用溅射法、CVD法、MBE法、PLD法、ALD法等形成。成为氧化膜230C的氧化膜可以根据氧化膜230C所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。在本实施方式中，利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]或者In：Ga：Zn＝4：2：4.1[原子个数比]的In-Ga-Zn氧化物靶材形成氧化膜230C。
尤其是，在形成氧化膜230C时，有时溅射气体所包含的氧的一部分被供应给氧化物230a及氧化物230b。因此，氧化膜230C的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。
接着，也可以进行加热处理。加热处理也可以在减压下进行，并其中以不暴露于大气的方式连续地形成绝缘膜250A。通过进行这种处理，可以去除附着于氧化膜230C的表面等的水分及氢，而且减少氧化物230a、氧化物230b及氧化膜230C中的水分浓度及氢浓度。加热处理的温度优选为100℃以上且400℃以下(参照图9)。
绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。作为绝缘膜250A，优选利用CVD法形成氧氮化硅。形成绝缘膜250A时的成膜温度优选为350℃以上且低于450℃，尤其优选为400℃左右。通过以400℃的温度形成绝缘膜250A，可以形成杂质少的绝缘膜。
接着，形成导电膜260A及导电膜260B。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成导电膜260A及导电膜260B。例如，优选利用CVD法。在本实施方式中，利用ALD法形成导电膜260A，利用CVD法形成导电膜260B(参照图10)。
接着，通过利用CMP处理直到绝缘体280露出为止对氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c、绝缘体250及导电体260(导电体260a及导电体260b)(参照图11)。由此，氧化物230c以覆盖到达氧化物230b的开口的内壁(侧壁及底面)的方式配置。绝缘体250隔着氧化物230c以覆盖上述开口的内壁的方式配置。另外，导电体260隔着氧化物230c及绝缘体250以嵌入上述开口的方式配置。
接着，也可以进行加热处理。在本实施方式中，在氮气氛下以400℃的温度进行1小时的处理。通过该加热处理，可以减少绝缘体250及绝缘体280中的水分浓度及氢浓度。
接着，可以在氧化物230c、绝缘体250、导电体260及绝缘体280上形成绝缘体274。绝缘体274的成膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等进行。绝缘体274例如优选利用溅射法形成氧化铝膜。通过利用溅射法形成氧化铝膜，有时可以抑制绝缘体281中的氢扩散至氧化物230。另外，通过以与导电体260接触的方式形成绝缘体274，可以抑制导电体260的氧化，因此是优选的。另外，通过形成绝缘体274可以对绝缘体280供应氧。供应到绝缘体280的氧有时通过氧化物230c被供应给氧化物230b中的区域234。另外，通过对绝缘体280供应氧，有时在形成绝缘体274之前包含在绝缘体280中的氧通过氧化物230c被供应给氧化物230b中的区域234。
接着，可以进行加热处理。作为加热处理，可以利用上述加热处理条件。通过该加热处理，可以减少绝缘体280的水分浓度及氢浓度。另外，可以将绝缘体274中的氧注入到绝缘体280。
另外，作为在绝缘体280上形成绝缘体274的方法，首先可以利用与绝缘体274相同的形成方法形成与绝缘体274由相同材料构成的绝缘膜，接着利用上述加热处理条件进行加热处理，然后利用CMP处理出去该绝缘膜，接着形成绝缘体274，然后利用上述加热条件进行加热处理。通过该方法，可以在绝缘体280中形成过剩氧区域。注意，在该去除绝缘膜的工序中，有时绝缘体280的一部分、导电体260的一部分、绝缘体250的一部分及氧化物230c的一部分可能被去除。
另外，也可以在绝缘体280与绝缘体274之间设置绝缘体。作为该绝缘体，例如可以使用利用溅射法形成的氧化硅。通过设置该绝缘体，可以在绝缘体280中形成过剩氧区域。
接着，也可以在绝缘体274上形成成为绝缘膜的绝缘体281。可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成成为绝缘膜的绝缘体281(参照图11)。
接着，在绝缘体254、绝缘体280、绝缘体274及绝缘体281中形成到达导电体242a及导电体242b的开口。使用光刻法形成该开口，即可。
接着，形成成为绝缘体241的绝缘膜，并对该绝缘膜进行各向异性蚀刻来形成绝缘体241。可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成该绝缘膜。作为该绝缘膜，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过ALD法形成氧化铝膜。另外，可以通过ALD法或CVD法形成氮化硅膜。通过ALD法形成氮化硅膜的情况下，可以使用包含硅及卤素的前驱物或氨基硅烷类的前驱物。作为包含硅及卤素的前驱物，可以使用SiCl4、SiH2Cl2、Si2Cl6及Si3Cl8等。另外，作为氨基硅烷类的前驱物，可以使用一价、二价或三价的氨基硅烷类。另外，作为窒化气体可以使用氨或肼。此外，作为各向异性蚀刻，例如可以利用干蚀刻法等进行。通过使开口的侧壁部具有这种结构，可以抑制来自外部的氧的透过，并防止接下来要形成的导电体240a及导电体240b的氧化。此外，可以防止水、氢等杂质从导电体240a及导电体240b扩散到外部。
接着，形成成为导电体240a及导电体240b的导电膜。该导电膜优选是包含具有抑制水、氢等杂质扩散的功能的导电体的叠层结构。例如，可以是氮化钽、氮化钛等和钨、钼、铜等的叠层。该导电膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，通过进行CMP处理，去除上述导电膜的一部分，使绝缘体281露出。其结果是，只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b(参照图1)。注意，有时由于该CMP处理而绝缘体281的一部分被去除。
通过上述工序，可以制造包括图1所示的晶体管200的半导体装置。如图4至图11所示，通过使用本实施方式所示的半导体装置的制造方法可以制造晶体管200。
根据本发明的一个方式，可以提供一种通态电流大的半导体装置。另外，根据本发明的一个方式，可以提供一种具有高频率特性的半导体装置。另外，根据本发明的一个方式，可以提供一种可靠性良好的半导体装置。另外，根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。另外，根据本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。另外，根据本发明的一个方式，可以提供关态电流低的半导体装置。另外，根据本发明的一个方式，可以提供功耗得到降低的半导体装置。另外，根据本发明的一个方式，可以提供一种生产率高的半导体装置。
<半导体装置的结构实例2>
图12是根据本发明的一个方式的晶体管200A及晶体管200A周围的俯视图及截面图。晶体管200A是晶体管200的变形实例。
图12A是包括晶体管200A的半导体装置的俯视图。另外，图12B及图12C是该半导体装置的截面图。在此，图12B是沿着图12A中的点划线A1-A2所示的部位的截面图，也是晶体管200A的沟道长度方向的截面图。另外，图12C是沿着图12A的点划线A3-A4所示的部位的截面图，也是晶体管200A的沟道宽度方向的截面图。注意，图12A的俯视图中为了清楚起见省略了部分构成要素。
注意，在图12所示的半导体装置中，对具有与构成〈半导体装置的结构实例1〉所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。
以下参照图12对半导体装置的结构进行说明。另外，在该结构中，半导体装置的构成材料可以使用<半导体装置的结构实例1>中详细说明的材料。
[晶体管200A]
如图12所示，晶体管200A包括设置在衬底(未图示)上的绝缘体216、以嵌入绝缘体216中的方式设置的导电体205、设置在绝缘体216及导电体205上的绝缘体222、设置在绝缘体222上的绝缘体224、设置在绝缘体224上的氧化物230(氧化物230a、氧化物230b、氧化物230c1及氧化物230c2)、设置在氧化物230上的绝缘体250、设置在绝缘体250上的导电体260(导电体260a及导电体260b)、与氧化物230b的顶面的一部分接触的导电体242a及导电体242b、设置在导电体242a上的阻挡膜244a、设置在导电体242b上的阻挡膜244b、与绝缘体222的顶面的一部分、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面、导电体242a的侧面、阻挡膜244a的顶面、导电体242b的侧面及阻挡膜244b的顶面接触地配置的绝缘体254(绝缘体254a及绝缘体254b)。
晶体管200A与晶体管200的不同之处在于：绝缘体254采用绝缘体254a及绝缘体254b的双层叠层结构，氧化物230c采用氧化物230c1及氧化物230c2的双层叠层结构，晶体管200A还包括阻挡膜244a及阻挡膜244b。以下对与晶体管200的不同点进行说明。
如图12所示，绝缘体254包括绝缘体254a以及设置在绝缘体254a上的绝缘体254b。例如，绝缘体254a优选具有抑制水、氢等杂质从绝缘体280一侧扩散至晶体管200A的阻挡膜的功能。另外，例如，绝缘体254b优选能够抑制氧化物230中的氧向绝缘体280侧扩散。通过采用该双层叠层结构，可以防止氢混入氧化物230的沟道形成区。再者，可以防止氧化物230的沟道形成区释放氧。具体而言，绝缘体254a可以使用利用溅射法形成的氮化硅膜，绝缘体254b可以使用利用ALD法形成的氧化铝膜。
另外，例如，绝缘体254a优选使用具有过剩氧区域的绝缘性材料或容易形成过剩氧区域的绝缘性材料，绝缘体254b优选使用容易在被形成膜中形成过剩氧区域的绝缘性材料。具体而言，绝缘体254a可以使用利用溅射法形成的氧化硅膜，绝缘体254b可以使用利用溅射法形成的氧化铝膜。通过采用该双层叠层结构，可以将绝缘体254a中的过剩氧高效地供应给氧化物230。
另外，当绝缘体254a含有过剩氧时，优选以接触导电体242a的顶面的方式设置阻挡膜244a并以接触导电体242b的顶面的方式设置阻挡膜244b。阻挡膜244a及阻挡膜244b具有抑制水、氢等杂质及氧透过的功能。由此，可以防止氧化物230c及绝缘体250中的过剩氧扩散至导电体242a及导电体242b。也就是说，可以防止导电体242a及导电体242b周围的过剩氧被用于导电体242a及导电体242b的氧化。再者，可以防止因导电体242a及导电体242b的氧化导致导电体242a及导电体242b的电阻值增加。另外，可以通过2端子法等测量导电体的电阻值。
阻挡膜244a及阻挡膜244b例如可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮氧化硅或氮化硅等。
另外，阻挡膜244a及阻挡膜244b也可以使用不易于使杂质透过的导电性材料。当作为阻挡膜244a及阻挡膜244b使用导电性材料时，优选使用氧不易释放或者不易被吸收的导电性材料。另外，也可以不设置阻挡膜244a及阻挡膜244b。
注意，绝缘体254不局限于层叠绝缘体254a及绝缘体254b的结构，也可以采用单层结构，还可以采用绝缘体254a、绝缘体254b及绝缘体254c的三层叠层结构。当采用三层叠层结构时，例如，绝缘体254a可以使用能够抑制水、氢等杂质及氧扩散的绝缘性材料，绝缘体254b可以使用包括过剩氧区域的绝缘性材料，绝缘体254c可以使用能够抑制氧扩散的绝缘性材料。通过采用该三个层的叠层结构，可以抑制绝缘体254b中的过剩氧扩散至绝缘体254a及绝缘体254c的外侧。因此，可以将绝缘体254b包含的过剩氧高效地供应给氧化物230。
另外，当绝缘体254采用两层以上的叠层结构时，可以根据所需的晶体管特性适当地设计绝缘体254所使用的绝缘性材料的组合及叠层顺序。
另外，如图12所示，氧化物230c包括氧化物230c1以及设置在氧化物230c1上的氧化物230c2。氧化物230c1优选至少含有构成氧化物230b所使用的金属氧化物的金属元素中的一种，更优选的是含有所有上述金属元素。由此，可以降低氧化物230b与氧化物230c1的界面的缺陷态密度。另外，氧化物230c2优选为比氧化物230c1抑制氧的扩散或透过的金属氧化物。通过在绝缘体250与氧化物230c1之间设置氧化物230c2，可以抑制包含在绝缘体280中的氧扩散到绝缘体250。因此，该氧易于通过氧化物230c1供应给氧化物230。
另外，氧化物230c1及氧化物230c2优选具有结晶性，更优选的是氧化物230c2的结晶性比氧化物230c1的结晶性高。尤其优选的是，氧化物230c1及氧化物230c2使用CAAC-OS，并且氧化物230c1及氧化物230c2中的结晶的c轴朝向与氧化物230c1及氧化物230c2的被形成面或顶面大致垂直的方向。CAAC-OS具有在c轴方向上不易使氧移动的特性。因此，通过在氧化物230c1与绝缘体250之间设置氧化物230c2，可以防止氧化物230c1中的氧扩散至绝缘体250，由此可以将该氧高效地供应给氧化物230。
具体而言，氧化物230c1可以使用In：Ga：Zn＝4：2：3[原子个数比]的金属氧化物，氧化物230c2可以使用In：Ga：Zn＝1：3：4[原子个数比]的金属氧化物。在氧化物230c2所使用的金属氧化物中，通过使构成元素中的In的原子个数比小于氧化物230c1所使用的金属氧化物的构成元素中的In的原子个数比，可以抑制In扩散至绝缘体250一侧。由于绝缘体250用于栅极绝缘体，因此当In混入绝缘体250等时会导致晶体管特性不良。因此，通过使氧化物230c具有叠层结构，可以提供可靠性高的半导体装置。
另外，绝缘体280也可以采用双层叠层结构。如图12所示，当绝缘体280包括绝缘体280a和设置在绝缘体280a上的绝缘体280b时，绝缘体280a优选包括过剩氧区域。绝缘体280a比绝缘体280b到氧化物230的沟道形成区的物理距离短，所以可以将绝缘体280中的氧高效地供应给氧化物230的沟道形成区。
具体而言，绝缘体280a可以使用利用溅射法形成的氧化硅膜，绝缘体280b可以使用利用CVD法形成的氧氮化硅膜。绝缘体280a的膜厚度优选为30nm以上且100nm以下，更优选为40nm以上且80nm以下。注意，虽然在晶体管200A中示出绝缘体280采用叠层结构，但是本发明不局限于此。例如，绝缘体280也可以采用单层或三层以上的叠层结构。
另外，如图12所示，也可以在绝缘体274与绝缘体281之间设置绝缘体282。绝缘体282优选使用能够抑制氢等杂质或氧的扩散的绝缘膜。例如，优选使用利用溅射法或ALD法形成氮化硅膜、氧化铝膜等。通过设置绝缘体282，可以抑制绝缘体280、绝缘体250等中的氧扩散至绝缘体281一侧。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式2)
以下对根据本发明的一个方式的包括晶体管200B的半导体装置的一个例子进行说明。
<半导体装置的结构实例3>
图13A至图13D是根据本发明的一个方式的晶体管200B及晶体管200B周围的俯视图及截面图。晶体管200B是晶体管200的变形实例。
注意，在本实施方式所示的半导体装置中，对具有与构成上述实施方式所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。另外，关于与上述实施方式所示的半导体装置的构成要素、材料等共同使用的本实施方式所示的半导体装置的构成要素、材料等详细内容及附加相同符号的构成要素、材料等的详细内容，可以参照上述实施方式的记载。
图13A是包括晶体管200B的半导体装置的俯视图。另外，图13B至图13D是该半导体装置的截面图。在此，图13B是沿着图13A中的点划线A1-A2所示的部位的截面图，也是晶体管200B的沟道长度方向的截面图。另外，图13C是沿着图13A中的点划线A3-A4所示的部位的截面图，也是晶体管200B的沟道宽度方向的截面图。另外，图13D是沿着图13A中的点划线A5-A6所示的部位的截面图，也是晶体管200B的用作低电阻区域的区域243b附近的截面图。注意，图13A的俯视图为了清楚起见省略了部分构成要素。
本发明的一个方式的半导体装置包括晶体管200B、用作层间膜的绝缘体214、绝缘体280、绝缘体274及绝缘体281。此外，还包括与晶体管200B电连接的用作插头的导电体240(导电体240a及导电体240b)。另外，以接触用作插头的导电体240的侧面方式设置有绝缘体241(绝缘体241a及绝缘体241b)。
另外，绝缘体254(绝缘体254a及绝缘体254b)、绝缘体280、绝缘体274及绝缘体281的开口的侧壁接触的方式设置有绝缘体241，以与其侧面接触的方式设置有导电体240的第一导电体，其内侧设置有导电体240的第二导电体。在此，可以使导电体240的顶面高度与绝缘体281的顶面高度大致相等。另外，虽然晶体管200B中示出层叠导电体240的第一导电体及导电体240的第二导电体的叠层结构，但是本发明不局限于此。例如，导电体240也可以采用单层或三层以上的叠层结构。当结构体具有叠层结构时，有时按形成顺序赋予序数以进行区分。
[晶体管200B]
如图13所示，晶体管200B包括设置在衬底(未图示)上的绝缘体216、以嵌入绝缘体216的方式设置的导电体205、设置在绝缘体216上及导电体205上的绝缘体222、设置在绝缘体222上的绝缘体224、设置在绝缘体224上的氧化物230(氧化物230a、氧化物230b、氧化物230c1及氧化物230c2)、设置在氧化物230上的绝缘体250、设置在绝缘体250上的导电体260(导电体260a及导电体260b)、以与绝缘体222的顶面的一部分、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面及氧化物230b的顶面接触的方式设置的绝缘体254(绝缘体254a及绝缘体254b)。
以下有时也将氧化物230c1及氧化物230c2统称为氧化物230c。
如图13所示，氧化物230b的顶面上形成有彼此分离的区域243a及区域243b。另外，绝缘体280中设置有以与区域243a及区域243b之间的区域重叠的方式形成的开口。
导电体260用作晶体管的栅电极，区域243a及区域243b分别用作源区域或漏区域。晶体管200B中导电体260以嵌入形成于绝缘体280及绝缘体254中的开口以及夹在区域243a与区域243b间的区域的方式自对准地形成。通过以上述方式形成导电体260，可以在无需进行对准的情况下准确地将导电体260设置在区域243a与区域243b之间。由此，可以缩小晶体管200B所占的面积，从而可以实现半导体装置的微型化及高集成化。
导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如，优选以包围导电体260b的底面及侧面的方式配置导电体260a。另外，如图13B所示，导电体260的顶面优选与绝缘体250、氧化物230c及绝缘体280的顶面大致一致。
氧化物230优选包括设置在绝缘体224上的氧化物230a、设置在氧化物230a上的氧化物230b、设置在氧化物230b上且其至少一部与氧化物230b的顶面接触的氧化物230c1、设置在氧化物230c1上的氧化物230c2。
注意，虽然晶体管200B中示出沟道形成区及其附近采用氧化物230a、氧化物230b、氧化物230c1及氧化物230c2的四层叠层结构，但是本发明不局限于此。例如，也可以采用氧化物230b的单层结构，氧化物230a与氧化物230b的双层结构，氧化物230a与氧化物230c的双层结构，氧化物230a、氧化物230b、氧化物230c1的三层结构，氧化物230a、氧化物230b、氧化物230c2的三层结构，或者五层以上的叠层结构。另外，氧化物230a及氧化物230b也可以分别采用两层以上的叠层结构。另外，氧化物230c也可以采用单层结构或三层以上的叠层结构。
另外，例如，当氧化物230c采用由氧化物230c1和氧化物230c1上的氧化物230c2构成的叠层结构时，氧化物230c1优选与氧化物230b具有相同的组成，氧化物230c2优选与氧化物230a具有相同的组成。
另外，晶体管200B中的包括沟道形成区的氧化物230(氧化物230a、氧化物230b、氧化物230c1及氧化物230c2)优选使用具有半导体的功能的金属氧化物(以下，也称为氧化物半导体)。
由于将氧化物半导体用于沟道形成区的晶体管200B的非导通状态下的泄漏电流(关态电流)极小，由此可以提供低功耗的半导体装置。另外，氧化物半导体可以利用溅射法等进行成膜，所以可以用于构成高集成型半导体装置的晶体管200B。
例如，作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用铝、镓、钇或锡。此外，作为氧化物230也可以使用氧化铟、氧化锌、In-Ga氧化物、In-Zn氧化物、Ga-Zn氧化物或氧化镓。
在此，通过对氧化物230添加形成氧缺陷的元素或者与氧缺陷键合的元素，氧化物230的载流子密度可能增大而被低电阻化。作为这种元素，典型为硼或磷。另外，除了硼及磷之外，还可以使用氢、碳、氮、氟、硫、氯、钛及稀有气体等。另外，作为稀有气体的典型例子有氦、氖、氩、氪、氙等。另外，可以对氧化物230添加选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的一个或多个。在上述金属元素中优选使用的是硼及磷。在添加硼及磷时可以使用非晶硅或低温多晶硅的生产线的装置，由此可以降低设备投资。上述元素的浓度可以利用SIMS等进行测量。
图14A示出图13B所示的晶体管200B的部分区域的放大图。区域243是对氧化物230添加上述元素而形成的层。如图13B及图14A所示，区域243a及区域243b夹着导电体260彼此相对地形成，且其顶面优选与绝缘体254接触。优选的是，在俯视时，区域243a及区域243b的导电体260一侧的侧面与导电体260的侧面一致，或者区域243a及区域243b的一部分与导电体260重叠。在此，区域243的上述元素的浓度优选等于或高于氧化物230中的不形成区域243的部分的上述元素的浓度。另外，区域243所包含的氧缺陷量优选等于或高于氧化物230中的不形成区域243的部分的氧缺陷量。由此，与氧化物230中的不形成区域243的部分相比，区域243的载流子密度大且电阻低。
在氧化物230中，将重叠于导电体260的区域称为区域234，将重叠于绝缘体254的区域称为区域231(区域231a及区域231b)，将区域234和区域231之间的区域称为区域232(区域232a及区域232b)。如图14A所示，区域234位于区域231a和区域231b之间，区域232a位于区域231a和区域234之间，区域232b位于区域231b和区域234之间。在此，与区域234相比，区域231的载流子密度高且电阻低。另外，与区域234相比，区域232的载流子密度高且电阻低，并且与区域231相比，区域232的载流子密度低且电阻高。另外，区域232可以具有与区域231相等的载流子密度及电阻。因此，区域234被用作晶体管200B沟道形成区域，区域231被用作源区域或漏区域，区域232被用作接合区域。
通过采用这种结构，可以防止在氧化物230的沟道形成区域和源区域或漏区域之间形成偏置区域，因而能够抑制有效的沟道长度大于导电体260的宽度。由此，可以增大晶体管200B的通态电流，使S值(Subthreshold Swing，也称为SS)良好，从而提高频率特性。
通过在氧化物230中形成被用作源区域或漏区域的区域231，可以不设置由金属形成的源电极及漏电极，并且可以使区域231连接被用作插头的导电体240。在与氧化物230接触地形成以金属形成的源电极及漏电极的情况下，在晶体管200B的制造工序或后工序中进行高温的加热处理时有可能由金属形成的源电极及漏电极被氧化而导致晶体管200B的通态电流、S值及频率特性的劣化。然而，本实施方式所示的半导体装置不需要设置以金属形成的源电极及漏电极。因此，即使在晶体管200B的制造工序或后工序进行高温的加热处理，也可以提供良好的通态电流、S值及频率特性的半导体装置。例如，本实施方式所示的半导体装置在形成晶体管200B之后可以进行施加750℃以上且800℃以下左右的高温的工序。
另外，如上所述那样，通过对区域243添加形成氧缺陷的元素并进行加热处理，有时包含在区域243中的氧缺陷可以俘获包含在被用作沟道形成区域的区域234的氢。由此，可以使晶体管200B具有稳定的电特性并且提高其可靠性。
另外，在图14A中，区域243在氧化物230b的厚度方向上形成在氧化物230b的与绝缘体254的界面附近，但是不局限于此。例如，区域243的厚度也可以与氧化物230b的厚度大致相同，区域243也可以形成在氧化物230a中。另外，在图14A中，区域243仅形成在区域231中，但是不局限于此。例如，区域243也可以形成在区域231以及区域232中或者形成在区域231及区域232的一部分中，还可以形成在区域231、区域232和区域234的一部分中。
在氧化物230中，有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化(也称为渐变(gradation))。就是说，越接近沟道形成区域，金属元素和氢及氮等杂质元素的浓度越小即可。
另外，如图13B所示，绝缘体224、氧化物230a及氧化物230b与绝缘体280之间优选设置有绝缘体254。在此，绝缘体254优选与区域243a的顶面及侧面、区域243b的顶面及侧面、氧化物230a及氧化物230b的侧面、绝缘体224的侧面以及绝缘体222的顶面接触。通过采用上述结构，绝缘体280由绝缘体254与绝缘体224、氧化物230a及氧化物230b隔开。由此，可以抑制绝缘体280、绝缘体281等中的氢等杂质进入绝缘体224、氧化物230a及氧化物230b。
另外，绝缘体254可以采用包括绝缘体254a及绝缘体254b的叠层结构。在该情况下，绝缘体254a优选以与区域243a的顶面及侧面、区域243b的顶面及侧面、氧化物230a及氧化物230b的侧面、绝缘体224的侧面及绝缘体222的顶面接触的方式设置。另外，绝缘体254b优选在绝缘体254a上以与绝缘体280接触的方式设置。当绝缘体254具有上述叠层结构时，绝缘体254a和绝缘体254b中的一方可以具有抑制氢扩散的功能，另一方可以具有抑制氧扩散的功能。
另外，绝缘体254a可以具有对绝缘体224、氧化物230a及氧化物230b供应氧的功能。
绝缘体274与导电体260、绝缘体250、氧化物230c及绝缘体280的每一个的顶面接触。另外，如图14A所示，在本发明的一个方式的晶体管200B中，绝缘体274与绝缘体250接触。通过采用这样结构，可以抑制绝缘体281等中的氢等杂质进入绝缘体250。由此，可以抑制给晶体管的电特性及晶体管的可靠性带来的负面影响。
另外，图14B示出图13C所示的晶体管200B的部分区域的放大图。如图13C及图14B所示，在晶体管200B的沟道宽度方向上，以绝缘体222的底面为基准，氧化物260与氧化物230b不重叠的区域中的导电体260的底面高度优选低于氧化物230b的底面高度。通过采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于氧化物230b的区域234整体。由此，可以增大晶体管200B的通态电流而提高频率特性。氧化物230a及氧化物230b不与导电体260重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之差记作T2，T2为0nm以上且100nm以下，优选为3nm以上且50nm以下，更优选为5nm以上且20nm以下。
另外，如图14B所示，在晶体管200B的沟道宽度方向上，优选与氧化物230b、氧化物230a及绝缘体224不重叠的区域的氧化物230c的至少一部分与绝缘体222接触。通过采用该结构，可以防止氧化物230c中的氧通过绝缘体224扩散至晶体管200B的外侧。或者，可以防止氧化物230b及氧化物230a中的氧通过绝缘体224扩散至晶体管200B的外侧。或者，通过缩小绝缘体224的面积，进入绝缘体224中的氧量减少，由此可以抑制向氧化物230供应的氧量减少。由此，可以将氧化物230c中的氧高效地供应给氧化物230b及氧化物230a，从而可以抑制区域234中的氧化物230的低电阻化。由此，可以在抑制晶体管电特性变动实现稳定的电特性的同时提高可靠性。
或者，通过采用上述结构，可以抑制绝缘体224等中的氢等杂质混入氧化物230。也就是说，可以抑制氧化物230的低电阻化。由此，可以在抑制晶体管的电特性变动实现稳定的电特性的同时提高可靠性。另外，该结构可以通过去除与氧化物230b及氧化物230a不重叠的区域的绝缘体224而形成。
另外，如图14B所示，优选去除不与氧化物230b及氧化物230a重叠的区域的绝缘体224，由此将绝缘体224形成为与氧化物230a及氧化物230b同样的岛状。通过采用该结构，在晶体管200B的沟道宽度方向上，以绝缘体222的底面为基准，易于使氧化物230a及氧化物230b与导电体260不重叠的区域中的导电体260的底面高度低于氧化物230b的底面高度。由此，可以提高晶体管200B的通态电流，从而提高频率特性。
通过采用上述结构，可以提供一种包括通态电流大的晶体管的半导体装置。另外，可以提供一种包括具有高频率特性的晶体管的半导体装置。另外，可以提供一种在抑制电特性的变动以具有稳定的电特性的同时可靠性得到提高的半导体装置。另外，可以提供一种包括关态电流低的晶体管的半导体装置。
以下说明根据本发明的一个方式的包括晶体管200B的半导体装置的详细结构。另外，关于与上述实施方式所示的半导体装置的构成要素、材料等共同使用的本实施方式所示的半导体装置的构成要素、材料等详细内容及附加相同符号的构成要素、材料等的详细内容，可以参照上述实施方式的记载。
氧化物230b及氧化物230c优选具有结晶性。例如，优选使用CAAC-OS。CAAC-OS等的具有结晶性的氧化物具有杂质及缺陷(氧缺陷等)少的结晶性高且致密的结构。通过具有该氧化物230，晶体管200B对制造工序中的高温度(所谓热积存；thermal budget)稳定。
如图13B及图13C所示，绝缘体254优选与氧化物230c的侧面的一部分、区域243a的顶面和侧面、区域243b的顶面和侧面接触，也就是说，优选与氧化物230b的顶面的一部分和侧面的一部分、氧化物230a的侧面、绝缘体224的侧面及绝缘体222的顶面接触。通过采用该结构，绝缘体280由绝缘体254从绝缘体224及氧化物230隔开。由此，可以抑制绝缘体280中的氢从氧化物230a、氧化物230b及绝缘体224的顶面或侧面扩散至氧化物230，由此晶体管200B可以具有良好的电特性及可靠性。
此外，将在后面说明，绝缘体254也可以被用作形成区域243a及区域243b时的保护膜。在形成区域243a及区域243b时使用离子注入或离子掺杂的情况下，通过作为保护膜设置绝缘体254，不使氧化物230的表面直接暴露于离子或等离子体，因此可以抑制形成区域243a及区域243b时的氧化物230的损伤，所以是优选的。在此氧化物230的损伤是指在氧化物230中过度形成氧缺陷或过度降低氧化物230的结晶性。例如，作为绝缘体254，可以使用优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
另外，在本实施方式中，绝缘体254采用叠层结构。当绝缘体254采用绝缘体254a与绝缘体254b的叠层结构时，例如，可以在含有氧的气氛下利用溅射法形成绝缘体254a，接着利用ALD法形成绝缘体254b。ALD法是被覆性良好的成膜法，就可以防止因绝缘体254a的凹凸导致断开等形成。注意，绝缘体254a与绝缘体254b可以使用选自上述材料的相同材料，也可以使用不同的材料。例如，可以采用氧化硅、氧氮化硅、氮氧化硅或氮化硅与具有抑制氢等杂质及氧透过的功能的绝缘体的叠层结构。另外，作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如，可以使用包含铝和铪中的一方或双方的氧化物的绝缘体。虽然图13中示出绝缘体254为双层结构的例子，但是其也可以采用单层结构或三层以上的叠层结构。
绝缘体280隔着绝缘体254设置在绝缘体222、绝缘体224及氧化物230上。
此外，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的侧壁接触的方式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。区域243a位于该开口的底部的至少一部分，导电体240a与区域243a接触。同样，以与绝缘体281、绝缘体274、绝缘体280及绝缘体254的开口的侧壁接触的方式设置有绝缘体241b，以与其侧面接触的方式形成有导电体240b的第一导电体。区域243b位于该开口的底部的至少一部分，导电体240b与区域243b接触。
当作为导电体240采用叠层结构时，作为与氧化物230a、氧化物230b、绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。
〈半导体装置的制造方法>
接着，参照图15至图22对图13所示的根据本发明的一个方式的包括晶体管200B的半导体装置的制造方法进行说明。另外，在图15至图22中，每个附图中的A示出俯视图。另外，每个附图中的B示出对应A中的点划线A1-A2所示的部位的截面图，也是晶体管200B的沟道长度方向的截面图。另外，每个附图中的C示出对应A中的点划线A3-A4所示的部位的截面图，也是晶体管200B的沟道宽度方向的截面图。另外，每个附图中的D示出对应A中的点划线A5-A6所示的部位的截面图，也是晶体管200B的区域243b附近的截面图。注意，在每个附图A的俯视图中，为了清楚起见省略了部分构成要素。另外，注意，与实施方式1相同的部分省略详细说明。
首先，准备衬底(未图示)，在该衬底上形成绝缘体214，在绝缘体214上形成导电体205及绝缘体216，在导电体205及绝缘体216上形成绝缘体222，在绝缘体222上形成绝缘膜224A，并在绝缘膜224A上依次形成氧化膜230A、氧化膜230B(参照图15)。
注意，包括晶体管200B的半导体装置的制造方法中的到形成氧化膜230B为止的工序与实施方式1所示的包括晶体管200的半导体装置相同，所以省略到形成氧化膜230B为止的工序的详细说明。
接着，将绝缘膜224A、氧化膜230A及氧化膜230B加工为岛状，来形成绝缘体224、氧化物230a及氧化物230b。此外，在该工序中，有时绝缘体222中的不与绝缘体224重叠的区域的厚度变薄(参照图16)。
在此，绝缘体224、氧化物230a及氧化物230b以其至少一部分与导电体205重叠的方式形成。此外，绝缘体224、氧化物230a及氧化物230b的侧面优选对绝缘体222的顶面大致垂直。在绝缘体224、氧化物230a及氧化物230b的侧面对绝缘体222的顶面大致垂直时，当设置多个晶体管200B时能够实现小面积化、高密度化。或者，也可以采用绝缘体224、氧化物230a及氧化物230b的侧面与绝缘体222的顶面所形成的角度较低的结构。在此情况下，绝缘体224、氧化物230a及氧化物230b的侧面与绝缘体222的顶面所形成的角度优选为60度以上且低于70度。通过采用这种形状，在下面的工序中提高绝缘体254等的覆盖性，并可以减少空洞等缺陷。
此外，氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说，该侧面的端部和该顶面的端部优选弯曲(以下，也称为圆形)。例如，在氧化物230b的端部，该弯曲面具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
另外，绝缘膜224A、氧化膜230A及氧化膜230B的加工可以利用光刻法进行。另外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适用于微型加工。另外，可以以彼此不同的条件形成绝缘膜224A、氧化膜230A及氧化膜230B。
另外，因进行干蚀刻等处理，有时起因于蚀刻气体等的杂质附着到氧化物230a、氧化物230b等的表面或扩散到氧化物230a、氧化物230b等的内部。作为杂质例如有氟、氯等。
为了去除上述杂质等，进行洗涤。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子处理以及使用加热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，可以使用用碳酸水或纯水稀释草酸、磷酸、氢氟酸等而成的水溶液进行洗涤处理。或者，也可以使用纯水或碳酸水进行超声波洗涤。在本实施方式中，使用纯水或碳酸水进行超声波洗涤。
接着，也可以进行加热处理。该加热处理可以采用上述加热处理的条件。此外，优选在形成绝缘膜254A之前进行加热处理。加热处理优选在100℃以上且400℃以下的温度下进行。例如，加热处理可以在200℃的温度下进行。或者，优选在与绝缘膜254A的成膜温度相同的温度下进行。在此，成膜温度不仅用于表示形成膜时的衬底温度，还用于表示成膜装置的设定温度。例如，在200℃的温度下形成绝缘膜254A时，该加热处理的温度优选为200℃。该加热处理优选在减压下进行，例如也可以在真空气氛中进行。通过使用涡轮分子泵等进行排气，维持真空气氛。在真空气氛中，处理室的压力为1×10-2Pa以下，优选为1×10-3Pa以下。
接着，在绝缘体222、绝缘体224、氧化物230a及氧化物230b上形成成为绝缘体254a的绝缘膜254A(参照图16)。绝缘膜254A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等进行成膜。绝缘膜254A优选使用具有抑制水、氢等杂质及氧透过的功能的绝缘体。本实施方式中利用溅射法形成氮化硅膜。
接着，在绝缘膜254A上形成成为绝缘体254b的绝缘膜254B(参照图16)。绝缘膜254B可以利用溅射法、CVD法、MBE法、PLD法、ALD法等进行成膜。绝缘膜254B优选使用具有抑制水、氢等杂质及氧透过的功能的绝缘体。例如，优选利用溅射法形成氧化铝膜。通过采用溅射法并使用包含氧的气体形成氧化铝膜，可以对绝缘体224中引入氧。也就是说，可以使绝缘体224包含过剩氧。
此外，为了形成绝缘膜254B，也可以边以高温对衬底加热边形成氧化铝。形成绝缘膜254B时的衬底加热温度可以为200℃以上，优选为250℃以上，更优选为350℃以上。本实施方式中利用溅射法形成氧化铝膜。
接着，在绝缘膜254B上形成将成为伪栅极层262A的伪栅极膜。对该伪栅极膜进行加工并将其作为伪栅极使用。伪栅极是指虚拟的栅电极。也就是说，通过对该伪栅极膜进行加工，形成虚拟的栅电极，在之后的工序中去除该伪栅极，代替其形成由导电膜等形成的栅电极。由此，优选使用易于进行微细加工及去除处理的膜作为该伪栅极膜。
上述伪栅极膜可以使用溅射法、CVD法、MBE法、PLD法、ALD法等形成。例如，可以使用绝缘体、半导体或导电体等。具体而言，可以使用多晶硅、微晶硅、非晶硅等硅膜、铝、钛、钨等金属膜等。此外，也可以使用涂敷法形成包含碳的膜、SOG(Spin On Glass：旋涂玻璃)、树脂膜等。作为树脂膜的材料，例如，可以举出光致抗蚀剂、聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。通过涂敷法形成SOG、树脂膜，可以使上述伪栅极膜的表面平坦。如此，通过使伪栅极膜的表面平坦，容易进行微细加工及去除处理。
此外，上述伪栅极膜可以使用由种类不同的膜构成的多层膜。例如，可以使用由导电膜和该导电膜上的树脂膜构成的两层结构的膜作为该伪栅极膜。因为使用具有这种结构的伪栅极膜，例如有时在之后的CMP工序中该导电膜被用作CMP处理的停止膜。此外，因为有时可以检测出CMP处理的终止点，所以可以降低加工的不均匀性。
接着，使用光刻法蚀刻上述伪栅极膜，以形成伪栅极层262A(参照图17)。伪栅极层262A的至少一部分与导电体205及氧化物230重叠。
接着，将伪栅极层262A用作掩模对氧化物230b添加掺杂剂257(参照图17)。由此，在氧化物230b的不与伪栅极层262A重叠的区域中形成包含掺杂剂257的区域243a及区域243b。注意，在图17中示出氧化物230b的与伪栅极层262A重叠的区域没有被添加掺杂剂257的情况。但是本实施方式不局限于此。例如，有时掺杂剂257扩散并添加到与伪栅极层262A重叠的区域(例如图14A所示的区域232)。在该情况下，区域243a及区域243b的一部分形成在与伪栅极层262A重叠的区域中。如此，可以控制区域243a与区域243b间的距离，即，沟道长度。
作为掺杂剂257的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。当进行质量分离时，可以严密地控制添加的离子种及其浓度。另一方面，当不进行质量分离时，可以在短时间内添加高浓度的离子。另外，也可以利用生成原子或分子的簇而进行离子化的离子掺杂法。注意，也可以将掺杂剂换称为离子、供体、受体、杂质、元素等。
作为掺杂剂257可以使用形成上述氧缺陷的元素或者与氧缺陷键合的元素等。作为这种元素，典型为硼或磷。另外，可以使用氢、碳、氮、氟、硫、氯、钛及稀有气体等。作为稀有气体的典型例子，有氦、氖、氩、氪以及氙等。另外，可以添加选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等金属元素中的任一个或多个。在上述金属元素中作为掺杂剂257优选使用的是硼及磷。在将硼及磷用作掺杂剂257时可以使用非晶硅或低温多晶硅的生产线的装置，由此可以降低设备投资。
此外，在图17中，以大致垂直于绝缘体214的顶面方式对其添加掺杂剂257，但是不局限于此，也可以以倾斜于绝缘体214的顶面方式对其添加掺杂剂257。通过以倾斜于绝缘体214的顶面方式添加掺杂剂，可以容易地在与伪栅极层262A重叠的区域的一部分形成区域243a及区域243b。
另外，在本实施方式的制造方法中，掺杂剂257隔着绝缘膜254A及绝缘膜254B对氧化物230添加。由于采用该制造方法，对绝缘膜254A及绝缘膜254B也添加掺杂剂257。就是说，氧化物230和绝缘膜254A及绝缘膜254B都具有掺杂剂257所包含的元素。另外，在绝缘膜254A及绝缘膜254B具有过剩氧的情况下，有时由于掺杂剂257可以抑制向外部的过剩氧的扩散。
如上所述那样，通过形成区域243，可以在区域243a和区域243b之间以自对准的方式配置后面的工序中形成的导电体260。
接着，在绝缘膜254B及伪栅极层262A上形成成为绝缘体280的绝缘膜280A(参照图18)。绝缘膜280A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。
接着，直到伪栅极层262A的一部分露出为止去除绝缘膜280A及伪栅极层262A的一部分，以形成绝缘体280及伪栅极262(参照图19)。绝缘体280及伪栅极262优选利用CMP处理形成。
此外，例如，通过作为伪栅极层262A采用第一层和在第一层上形成第二层的结构的膜，在CMP工序中有时该第一层被用作CMP处理的停止膜。此外，因为有时可以检测出第一层的CMP处理的终止点，所以可以减少伪栅极262的高度的不均匀。如图19B所示，伪栅极262的顶面及绝缘体280的顶面大致一致。
接着，去除伪栅极262及与伪栅极262重叠的绝缘膜254A及绝缘膜254B的一部分，以形成开口263(参照图20)。通过进行湿蚀刻、干蚀刻或灰化等处理，可以去除伪栅极262、绝缘膜254A及绝缘膜254B。或者，可以适当地组合上述处理。例如，也可以在进行灰化处理之后进行湿蚀刻处理等。通过去除绝缘膜254A及绝缘膜254B的一部分形成绝缘体254a及绝缘体254b。通过去除伪栅极262、绝缘膜254A及绝缘膜254B，使氧化物230b的表面的一部分从开口263露出。此时，有可能从开口263露出区域243的表面的一部分。
接着，优选在形成氧化膜230C1之前进行加热处理。加热处理优选在100℃以上且400℃以下的温度下进行。例如，加热处理可以在200℃的温度下进行。或者，优选在与氧化膜230C1或氧化膜230C2的成膜温度相同的温度下进行。在此，成膜温度不仅用于表示形成膜时的衬底温度，还用于表示成膜装置的设定温度。例如，在300℃的温度下形成氧化膜230C1或氧化膜230C2时，该加热处理的温度优选为300℃。该加热处理优选在减压下进行，例如也可以在真空气氛中进行。通过使用涡轮分子泵等进行排气，维持真空气氛。在真空气氛中，处理室的压力为1×10-2Pa以下，优选为1×10-3Pa以下。
接着，以嵌入开口263的方式依次形成氧化膜230C1、氧化膜230C2(参照图21)。此外，优选在进行上述加热处理后不暴露于大气地连续形成氧化膜230C1及氧化膜230C2。例如，优选使用下述多室式成膜装置等在不同处理室中连续进行加热处理及成膜处理。通过进行这种处理，可以去除吸附在如氧化物230a及氧化物230b的表面等的水分、氢及碳等的杂质，以进一步降低如氧化物230a及氧化物230b中的水分浓度及氢浓度。该通过加热处理被去除的杂质包括包含氢与碳的键合的杂质或氢与氧的键合的杂质等。再者，通过不暴露于外气地连续进行加热处理及成膜处理，可以防止氢等杂质再次侵入氧化物230。
氧化膜230C1及氧化膜230C2可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。成为氧化膜230C1及氧化膜230C2的氧化膜可以根据氧化膜230C1及氧化膜230C2所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。作为氧化膜230C1及氧化膜230C2，可以使用In-Ga-Zn氧化物或不包含In的氧化物。作为不包含In的氧化物，可以使用Ga-Zn氧化物或氧化镓等。另外，作为氧化膜230C1及氧化膜230C2，也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。利用溅射法使用In:Ga:Zn＝1:3:4[原子个数比]、In:Ga:Zn＝4:2:4.1[原子个数比]、Ga:Zn＝2:1[原子个数比]或Ga:Zn＝2:5[原子个数比]的氧化物靶材形成氧化膜230C1及氧化膜230C2。在本实施方式中，利用溅射法使用In：Ga：Zn＝4：2：4.1[原子个数比]的氧化物靶材形成氧化膜230C1，并利用溅射法使用In：Ga：Zn＝1：3：4[原子个数比]的氧化物靶材形成氧化膜230C2。
也就是说，可以使用与氧化膜230B的形成所使用的靶材相同的靶材形成氧化膜230C1，并可以使用与氧化膜230A的形成所使用的靶材相同的靶材形成氧化膜230C2。
优选边对衬底进行加热边形成氧化膜230C1及氧化膜230C2。此时，通过将衬底温度设定为300℃以上，可以减少氧化物230a、氧化物230b及氧化膜230C1及氧化膜230C2中的氧缺陷。此外，例如，可以在与后面描述的绝缘膜250A的成膜温度相同的温度下形成。通过如此边对衬底加热边进行成膜，也可以提高氧化物230a、氧化物230b及氧化膜230C1及氧化膜230C2的结晶性。
尤其是，在形成氧化膜230C1及氧化膜230C2时，有时溅射气体所包含的氧的一部分被供应给氧化物230a及氧化物230b。因此，氧化膜230C1及氧化膜230C2的溅射气体所包含的氧的比率可以为70％以上，优选为80％以上，更优选为100％。此外，通过边对衬底加热边形成膜，可以提高该氧化膜的结晶性。
接着，优选在形成绝缘膜250A之前进行加热处理。加热处理优选在100℃以上且400℃以下的温度下进行。例如，加热处理可以在200℃的温度下进行。或者，优选在与绝缘膜250A的成膜温度相同的温度下进行。在此，成膜温度不仅用于表示形成膜时的衬底温度，还用于表示成膜装置的设定温度。例如，在350℃的温度下形成绝缘膜250A时，该加热处理的温度优选为350℃。该加热处理优选在减压下进行，例如也可以在真空气氛中进行。通过使用涡轮分子泵等进行排气，维持真空气氛。在真空气氛中，处理室的压力为1×10-2Pa以下，优选为1×10-3Pa以下。
接着，形成绝缘膜250A(参照图21)。绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法、ALD法等形成。作为绝缘膜250A优选利用ALD法形成氧化硅、氧化铪或氧化镓等。例如，作为绝缘膜250A，可以利用氧化硅和氧化硅上的氧化镓的叠层膜。注意，形成绝缘膜250A时的成膜温度优选为300℃以上且低于450℃，优选为350℃以上且400℃以下。例如，通过在400℃的温度下形成绝缘膜250A，可以形成杂质少的致密的膜。
此外，通过使用微波激发氧，生成高密度氧等离子体，将绝缘膜250A暴露于该氧等离子体，可以对绝缘膜250A引入氧。
此外，也可以进行加热处理。可以使用上述加热处理条件进行加热处理。通过该加热处理，可以降低绝缘膜250A中的水分浓度及氢浓度。
接着，形成导电膜260A及导电膜260B。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电膜260A及导电膜260B。例如，优选利用CVD法。在本实施方式中，利用ALD法形成导电膜260A，利用CVD法形成导电膜260B(参照图21)。
接着，通过利用CMP处理直到绝缘体280露出为止对氧化膜230C1、氧化膜230C2、绝缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c(氧化物230c1及氧化物230c2)、绝缘体250及导电体260(导电体260a及导电体260b)(参照图22)。由此，氧化物230c以覆盖到达氧化物230b的开口的内壁(侧壁及底面)的方式配置。绝缘体250隔着氧化物230c以覆盖上述开口的内壁的方式配置。另外，导电体260隔着氧化物230c及绝缘体250以嵌入上述开口的方式配置。
接着，也可以进行加热处理。加热处理优选在100℃以上且400℃以下的温度下进行。例如，加热处理可以在200℃的温度下进行。或者，优选在与绝缘体274的成膜温度相同的温度下进行。在此，成膜温度不仅用于表示形成膜时的衬底温度，还用于表示成膜装置的设定温度。例如，在250℃的温度下形成绝缘体274时，该加热处理的温度优选为250℃。该加热处理优选在减压下进行，例如也可以在真空气氛中进行。通过使用涡轮分子泵等进行排气，维持真空气氛。在真空气氛中，处理室的压力为1×10-2Pa以下，优选为1×10-3Pa以下。通过该加热处理，可以降低绝缘体280中的水分浓度及氢浓度。
接着，可以在氧化物230c、绝缘体250、导电体260及绝缘体280上形成绝缘体274。绝缘体274的成膜可以利用溅射法、CVD法、MBE法、PLD法、ALD法等进行。绝缘体274例如优选利用溅射法形成氧化铝膜。通过利用溅射法形成氧化铝膜，有时可以抑制绝缘体281中的氢扩散至氧化物230。另外，通过以与导电体260接触的方式形成绝缘体274，可以抑制导电体260的氧化，因此是优选的。另外，通过形成绝缘体274可以对绝缘体280供应氧。供应到绝缘体280的氧有时通过氧化物230c1被供应给氧化物230b中的区域234。另外，通过对绝缘体280供应氧，有时在形成绝缘体274之前包含在绝缘体280中的氧通过氧化物230c1被供应给氧化物230b中的区域234。
接着，可以进行加热处理。作为加热处理，可以利用上述加热处理条件。通过该加热处理，可以减少绝缘体280的水分浓度及氢浓度。另外，可以将绝缘体274中的氧注入到绝缘体280。
另外，作为在绝缘体280上形成绝缘体274的方法，首先利用与绝缘体274相同的形成方法形成与绝缘体274由相同材料构成的绝缘膜，接着利用上述加热处理条件进行加热处理，然后利用CMP处理出去该绝缘膜，接着形成绝缘体274，然后可以利用上述加热条件进行加热处理。通过该方法，可以在绝缘体280中形成过剩氧区域。注意，在该去除绝缘膜的工序中，有时绝缘体280的一部分、导电体260的一部分、绝缘体250的一部分及氧化物230c的一部分可能被去除。
另外，也可以在绝缘体280与绝缘体274之间设置绝缘体。作为该绝缘体，例如可以使用利用溅射法形成的氧化硅。通过设置该绝缘体，可以在绝缘体280中形成过剩氧区域。
接着，也可以在绝缘体274上形成成为绝缘膜的绝缘体281。可以通过溅射法、CVD法、MBE法、PLD法、ALD法等形成成为绝缘膜的绝缘体281(参照图22)。
接着，在绝缘体254、绝缘体280、绝缘体274及绝缘体281中形成到达区域243a及区域243b的开口。使用光刻法形成该开口，即可。
注意，在包括晶体管200B的半导体装置中，形成上述开口之后的工序与实施方式1所示的包括晶体管200的半导体装置相同，所以省略对形成上述开口之后的工序的详细说明。
通过本发明的一个方式，可以提供一种通态电流大的半导体装置。此外，通过本发明的一个方式，可以提供一种具有高频率特性的半导体装置。此外，通过本发明的一个方式，可以提供一种高可靠性的半导体装置。此外，通过本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装置。此外，通过本发明的一个方式，可以提供一种具有良好的电特性的半导体装置。此外，通过本发明的一个方式，可以提供一种关态电流小的半导体装置。此外，通过本发明的一个方式，可以提供一种功耗得到降低的半导体装置。此外，通过本发明的一个方式，可以提供一种生产率高的半导体装置。
以上，本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而实施。
(实施方式3)
在本实施方式中，参照图23至图26说明半导体装置的一个方式。
[存储装置1]
图23示出使用作为本发明的一个方式的晶体管的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200等。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将其用于存储装置，可以长期保持存储内容。换言之，由于不需要刷新工作或刷新工作的频度极低，所以可以充分降低存储装置的功耗。
在图23所示的半导体装置中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一方电连接，布线1004与晶体管200的第一栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一方与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。注意，以下有时将晶体管300的栅极、晶体管200的源极和漏极中的另一方与电容器100的电极中一方连接的节点称为节点FG。
图23所示的半导体装置具有通过晶体管200的开关能够保持晶体管300的栅极(节点FG)的电位的特性，因此可以进行数据的写入、保持及读出。
此外，通过将图23所示的存储装置配置为矩阵状，可以构成存储单元阵列。
<晶体管300>
晶体管300设置在衬底311上，并包括用作栅电极的导电体316、用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313以及用作源区域或漏区域的低电阻区域314a及低电阻区域314b。晶体管300可以是p沟道型或n沟道型。
在此，在图23所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸形状。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料。因为利用半导体衬底的凸部，所以这种晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的上表面接触的方式具有用来形成凸部的掩模的绝缘体。此外，虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸形状的半导体膜。
注意，图23所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。
<电容器100>
电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、用作第二电极的导电体120及用作介电质的绝缘体130。
此外，例如，也可以同时形成设置在导电体240上的导电体112及导电体110。另外，导电体112用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。
在图23中，导电体112及导电体110具有单层结构，但是不局限于该结构，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及与导电性高的导电体之间的紧密性高的导电体。
此外，绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并以叠层或单层设置。
例如，绝缘体130优选使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-k)材料的叠层结构。通过采用该结构，电容器100可以包括高介电常数(high-k)的绝缘体来确保充分的电容，并可以包括绝缘耐压力高的绝缘体来提高绝缘耐压力，从而可以抑制电容器100的静电破坏。
注意，作为高介电常数(high-k)材料(相对介电常数高的材料)的绝缘体，有氧化镓、氧化铪、氧化锆、包含铝及铪的氧化物、包含铝及铪的氧氮化物、包含硅及铪的氧化物、包含硅及铪的氧氮化物、包含硅及铪的氮化物等。
另一方面，作为绝缘耐压力高的材料(相对介电常数低的材料)，有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。
<布线层>
在各结构体之间也可以设置有包括层间膜、布线、插头等的布线层。此外，布线层可以根据设计而设置为多个层。在此，在具有插头或布线的功能的导电体中，有时使用同一附图标记表示多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
例如，在衬底311上，作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。绝缘体315及导电体316以嵌入绝缘体320的方式设置。另外，绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入有与电容器100或晶体管200电连接的导电体328、导电体330等。另外，导电体328及导电体330被用作插头或布线。
此外，用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，也可以通过利用化学机械抛光(CMP)法等的平坦化处理实现平坦化。
也可以在绝缘体326及导电体330上设置布线层。例如，在图23中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356用作插头或布线。
在绝缘体354及导电体356上依次层叠有绝缘体210、绝缘体212、绝缘体214及绝缘体216。此外，绝缘体210、绝缘体212、绝缘体214及绝缘体216中嵌入有导电体218及构成晶体管200的导电体(导电体205)等。此外，导电体218用作与电容器100或晶体管300电连接的插头或布线。再者，导电体120及绝缘体130上设置有绝缘体150。
作为能够用作层间膜的绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如，通过将相对介电常数低的材料用于用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
例如，绝缘体212、绝缘体352及绝缘体354等优选具有相对介电常数低的绝缘体。例如，该绝缘体优选含有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。或者，该绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定性，因此通过将其与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。
另外，设置在导电体112或导电体120上的绝缘体130和绝缘体150的一方或双方的电阻率为1.0×1012Ωcm以上且1.0×1015Ωcm以下，优选为5.0×1012Ωcm以上且1.0×1014Ωcm以下，更优选为1.0×1013Ωcm以上且5.0×1013Ωcm以下的绝缘体。在绝缘体130和绝缘体150的一方或双方具有上述电阻率时，该绝缘体维持绝缘性的同时使积累晶体管200、晶体管300、电容器100以及导电体112、导电体120等的布线之间的电荷分散，能够抑制该电荷所导致的晶体管及包括该晶体管的存储装置的特性不良、静电破坏，所以是优选的。作为上述绝缘体，可以使用氮化硅或氮氧化硅。
另外，作为具有上述电阻率的绝缘体，也可以在导电体112的下层设置绝缘体140。在此情况下，在绝缘体281上形成绝缘体140，在绝缘体140、绝缘体281、绝缘体274、绝缘体280、绝缘体254等中形成开口部，来在该开口部内形成绝缘体241并形成与晶体管200、导电体218等电连接的导电体240即可。绝缘体140可以使用与绝缘体130或绝缘体150同样的材料。
此外，通过由具有抑制氢等杂质及氧透过的功能的绝缘体围绕使用氧化物半导体的晶体管，可以使晶体管的电特性稳定。因此，作为绝缘体210、绝缘体350等，使用具有抑制氢等杂质及氧的透过的功能的绝缘体，即可。
作为具有抑制氢等杂质及氧透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
作为能够用于布线、插头的导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟以及钌等的金属元素中的一种以上的材料。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
例如，作为导电体328、导电体330、导电体356、导电体218、导电体110、导电体112及导电体120等，可以以单层或叠层使用由上述材料形成的金属材料、合金材料、金属氮化物材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料形成。通过使用低电阻导电材料可以降低布线电阻。
《设置有氧化物半导体的层的布线或插头》
注意，在将氧化物半导体用于晶体管200时，有时在氧化物半导体附近设置具有过剩氧区域的绝缘体。在此情况下，优选在该具有过剩氧区域的绝缘体和设置于该具有过剩氧区域的绝缘体的导电体之间设置具有阻挡性的绝缘体。
例如，在图23中，优选在绝缘体280及绝缘体281与导电体240之间设置绝缘体241。由于绝缘体241存在于绝缘体280及绝缘体281与导电体240之间，因此可以抑制导电体240吸收包含在绝缘体280及绝缘体281中的氧，即导电体240被氧化。
也就是说，通过设置绝缘体241，可以抑制绝缘体280所包含的过剩氧被导电体240吸收。此外，通过具有绝缘体241，可以抑制作为杂质的氢经过导电体240扩散到晶体管200。
另外，作为绝缘体241，优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘材料。例如，优选使用氧化铝、氧化铪等。此外，例如还可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化钽等金属氧化物、氮氧化硅、氮化硅等。
以上是对结构实例的说明。通过采用本结构，可以在使用具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动的同时提高可靠性。另外，可以提供一种包含通态电流大的氧化物半导体的晶体管。此外，可以提供一种包含关态电流小的氧化物半导体的晶体管。另外，可以提供一种功耗得到降低的半导体装置。
[存储装置2]
图24示出使用作为本发明的一个方式的晶体管的半导体装置(存储装置)的一个例子。在本发明的一个方式的半导体装置中，晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。此外，作为晶体管200，可以使用上述实施方式所说明的晶体管200B等。
注意，在[存储装置2]所示的半导体装置(存储装置)中，对与构成[存储装置1]所示的半导体装置(存储装置)的结构具有相同功能的结构附记相同的符号。另外，与[存储装置1]所示的半导体装置(存储装置)的结构、材料等共通的[存储装置2]所示的半导体装置(存储装置)的结构、材料等的详细说明及附记相同符号的结构、材料等的详细说明可以参照之前的记载。
[存储装置3]
图25示出使用作为本发明的一个方式的半导体装置的存储装置的一个例子。图25所示的存储装置除了包括图23所示的晶体管200、晶体管300及电容器100的半导体装置以外还包括晶体管400。
晶体管400可以控制晶体管200的第二栅极电压。例如，采用晶体管400的第一栅极及第二栅极与源极二极管连接并且晶体管400的源极与晶体管200的第二栅极连接的结构。当在该结构中保持晶体管200的第二栅极的负电位时，晶体管400的第一栅极与源极间的电压及第二栅极与源极间的电压成为0V。在晶体管400中，由于第二栅极电压及第一栅极电压为0V时的漏极电流非常小，所以即使没有向晶体管200及晶体管400供应电源，也可以长时间保持晶体管200的第二栅极的负电位。由此，包括晶体管200及晶体管400的存储装置可以长期间保持存储内容。
因此，在图25中，布线1001与晶体管300的源极电连接，布线1002与晶体管300的漏极电连接。另外，布线1003与晶体管200的源极和漏极中的一方电连接，布线1004与晶体管200的栅极电连接，布线1006与晶体管200的第二栅极电连接。再者，晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100的另一个电极电连接。布线1007与晶体管400的源极电连接，布线1008与晶体管400的栅极电连接，布线1009与晶体管400的第二栅极电连接，布线1010与晶体管400的漏极电连接。在此，布线1006、布线1007、布线1008及布线1009电连接。
此外，通过将图25所示的存储装置与图23所示的存储装置同样地配置为矩阵状，可以构成存储单元阵列。注意，一个晶体管400可以控制多个晶体管200的第二栅极电压。因此，优选使晶体管400的个数少于晶体管200。
<晶体管400>
晶体管400形成在与晶体管200相同的层上，由此可以同时制造它们。晶体管400包括：用作第一栅电极的导电体460(导电体460a及导电体460b)；用作第二栅电极的导电体405(导电体405a及导电体405b)；用作栅极绝缘体的绝缘体222、绝缘体424a、绝缘体424b及绝缘体450；包括形成沟道的区域的氧化物430c；用作源极和漏极中的一方的导电体442a、氧化物431a及氧化物431b；用作源极和漏极中的另一个的导电体442b、氧化物432a及氧化物432b；以及导电体440(导电体440a及导电体440b)。
在晶体管400中，导电体405与导电体205形成在相同的层。绝缘体424a及绝缘体424b与绝缘体224形成在相同的层。氧化物431a及氧化物432a与氧化物230a形成在相同的层，氧化物431b及氧化物432b与氧化物230b形成在相同的层。导电体442与导电体242形成在相同的层。氧化物430c与氧化物230c形成在相同的层。绝缘体450与绝缘体250形成在相同的层。导电体460与导电体260形成在相同的层。
注意，形成在相同的层中的结构体可以同时形成。例如，氧化物430c可以通过对成为氧化物230c的氧化膜进行加工来形成。
与氧化物230等同样，在用作晶体管400的活性层的氧化物430c中，减少了氧缺陷和水、氢等杂质。因此，可以使晶体管400的阈值电压更大，减少关态电流，并使第二栅极电压及第一栅极电压为0V时的漏极电流非常小。
《切割线》
下面，对当将大面积衬底按每个半导体元件分割而得到芯片形状的多个半导体装置时设置的切割线(也称为分割线、分断线或截断线)进行说明。作为分割方法，例如，有时，首先在衬底中形成用来分断半导体元件的槽(切割线)之后，在切割线处截断，得到被分断(被分割)的多个半导体装置。
在上述实施方式所示的晶体管200和本实施方式所示的晶体管400的边缘处，如图25所示，绝缘体254及绝缘体222接触。因此，当以将绝缘体254和绝缘体222接触的区域为切割线的方式进行设计时，可以提高切割线的设计自由度。此时，也可以使用相同的材料及相同的方法形成绝缘体222和绝缘体254。通过使用相同的材料及相同的方法形成绝缘体222和绝缘体254，可以提高紧密性。例如，优选使用氧化铝。
通过采用该结构，可以使绝缘体222及绝缘体254包围绝缘体224、晶体管200及晶体管400。绝缘体222及绝缘体254由于具有抑制氧、氢及水的扩散的功能，所以即使按每个形成有如本实施方式所示的半导体元件的电路区域将衬底分割加工为多个芯片，也可以防止水、氢等杂质从截断的衬底的侧面方向混入并扩散到晶体管200或晶体管400。
通过采用该结构，可以防止绝缘体224中的过剩氧扩散到绝缘体254及绝缘体222的外部。因此，绝缘体224中的过剩氧高效地被供应到晶体管200或晶体管400的形成沟道的氧化物中。通过该氧，可以减少晶体管200或晶体管400的形成沟道的氧化物的氧缺陷。由此，可以使晶体管200或晶体管400的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以在抑制晶体管200或晶体管400的电特性变动的同时提高可靠性。
[存储装置4]
图26示出使用作为本发明的一个方式的半导体装置的存储装置的一个例子。图26所示的存储装置除了包括图24所示的晶体管200、晶体管300及电容器100的半导体装置以外还包括晶体管400。
注意，在[存储装置4]所示的存储装置中，对与构成[存储装置3]所示的存储装置的结构具有相同功能的结构附记相同的符号。另外，与[存储装置3]所示的存储装置的结构、材料等共通的[存储装置4]所示的存储装置的结构、材料等的详细说明及附记相同符号的结构、材料等的详细说明可以参照之前的记载。
〈晶体管400〉
晶体管400形成在与晶体管200相同的层上，由此可以同时制造它们。晶体管400包括：用作第一栅电极的导电体460(导电体460a及导电体460b)；用作第二栅电极的导电体405(导电体405a及导电体405b)；用作栅极绝缘体的绝缘体222、绝缘体424a、绝缘体424b及绝缘体450；包括形成沟道的区域的氧化物430c(氧化物430c1及氧化物403c2)；用作源极和漏极中的一方的区域443a、氧化物431a及氧化物431b；用作源极和漏极中的另一个的区域443b、氧化物432a及氧化物432b；以及导电体440(导电体440a及导电体440b)。
在晶体管400中，导电体405与导电体205形成在相同层。绝缘体424a及绝缘体424b与绝缘体224形成在相同层。氧化物431a及氧化物432a与氧化物230a形成在相同层。氧化物431b及氧化物432b与氧化物230b形成在相同层。区域443a及区域443b与区域243a及区域243b利用同一工序形成。氧化物430c1及氧化物430c2与氧化物230c1及氧化物230c2分别形成在相同层。绝缘体450与绝缘体250形成在相同层。导电体460与导电体260形成在相同层。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图27和图28对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
〈存储装置的结构实例〉
图27A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对来自外部的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的数量取决于存储单元MC的结构、包括在一个列中的存储单元MC的数量等。此外，连接存储单元阵列1470和列电路1430的布线的数量取决于存储单元MC的结构、包括在一个行中的存储单元MC的数量等。
另外，虽然在图27A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图27B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图28中说明能够适用于上述存储单元MC的存储单元的结构实例。
[DOSRAM]
图28A至图28C示出DRAM的存储单元的电路结构实例。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM。图28A所示的存储单元1471包括晶体管M1及电容器CA。另外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图28B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。另外，例如，存储单元MC也可以是如图28C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200，作为电容器CA可以使用电容器100。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极小。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极小，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图28D至图28G示出2晶体管1电容器的增益单元型存储单元的电路结构实例。图28D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。另外，晶体管M2包括顶栅极(有时仅称为栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(注册商标)(Nonvolatile Oxide Semiconductor RAM)。
晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的第一端子与布线RBL连接，晶体管M3的第二端子与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图28E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。另外，例如，存储单元MC也可以是如图28F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图28G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200，作为晶体管M3可以使用晶体管300，作为电容器CB可以使用电容器100。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极小。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极小，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至存储单元1477也是同样的。
另外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2及晶体管M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
另外，图28H示出3晶体管1电容器的增益单元型存储单元的一个例子。图28H所示的存储单元1478包括晶体管M4至晶体管M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、布线RWL、布线WWL、布线BGL及布线GNDL电连接。布线GNDL是供应低电平电位的布线。另外，也可以将存储单元1478电连接到布线RBL、布线WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。另外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
另外，晶体管M5、晶体管M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至晶体管M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200，作为晶体管M5、晶体管M6可以使用晶体管300，作为电容器CC可以使用电容器100。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极小。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。可以根据需要改变，去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
实施方式5
在本实施方式中，参照图29说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图29A所示，芯片1200包括中央处理器(CPU)1211、图形处理器(GPU)1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图29B所示那样与印刷线路板(PCB)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低耗电量执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用通用串行总线(USB)、高清晰度多媒体接口(HDMI)(注册商标)等。
网络电路1216具有局域网(LAN)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块用作AI系统模块。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式6)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图30示意性地示出可移动存储装置的几个结构实例。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图30A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及基板1104。基板1104被容纳在外壳1101中。例如，基板1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
图30B是SD卡的外观示意图，图30C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及基板1113。基板1113被容纳在外壳1111中。例如，基板1113上安装有存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于基板1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
图30D是SSD的外观示意图，图30E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及基板1153。基板1153被容纳在外壳1151中。例如，基板1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在基板1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
(实施方式7)
根据本发明的一个方式的半导体装置可以应用于如CPU、GPU等处理器或芯片。图31示出具有根据本发明的一个方式的如CPU、GPU等处理器或芯片的电子设备的具体例子。
〈电子设备及系统〉
根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子设备的例子，除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。此外，通过将根据本发明的一个方式的集成电路或芯片设置在电子设备中，可以使电子设备具备人工智能。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。图31示出电子设备的例子。
[移动电话机]
图31A示出信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511，作为输入界面在显示部5511中具备触控面板，并且在外壳5510上设置有按钮。
通过将本发明的一个方式的芯片应用于信息终端5500，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出识别会话来将该会话的内容显示在显示部5511上的应用程序、识别由使用者输入到显示部5511所具备的触控面板的文字或图形等来将该文字或该图形显示在显示部5511上的应用程序、执行指纹或声纹等的生物识别的应用程序等。
[信息终端]
图31B示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示器5302及键盘5303。
与上述信息终端5500同样，通过将本发明的一个方式的芯片应用于台式信息终端5300，可以执行利用人工智能的应用程序。作为利用人工智能的应用程序，例如，可以举出设计支援软件、文章校对软件、菜单自动生成软件等。此外，通过使用台式信息终端5300，可以研发新颖的人工智能。
注意，在上述例子中，图31A及图31B示出智能手机及台式信息终端作为电子设备的例子，但是也可以应用智能手机及台式信息终端以外的信息终端。作为智能手机及台式信息终端以外的信息终端，例如可以举出PDA(Personal Digital Assistant：个人数码助理)、笔记本式信息终端、工作站等。
[电器产品]
图31C示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。
通过将本发明的一个方式的芯片应用于电冷藏冷冻箱5800，可以实现具备人工智能的电冷藏冷冻箱5800。通过利用人工智能，可以使电冷藏冷冻箱5800具有基于储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等自动生成菜单的功能、根据所储存的食品自动调整电冷藏冷冻箱5800的温度的功能。
在上述例子中，作为电器产品说明了电冷藏冷冻箱，但是作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
图31D示出游戏机的一个例子的便携式游戏机5200。便携式游戏机包括外壳5201、显示部5202及按钮5203等。
通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现低功耗的便携式游戏机5200。此外，借助于低功耗，可以降低来自电路的发热，由此可以减少因发热而给电路本身、外围电路以及模块带来的负面影响。
此外，通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现具备人工智能的便携式游戏机5200。
游戏的进展、游戏中出现的生物的言行、游戏上发生的现象等的表现本来是由该游戏所具有的程序规定的，但是通过将人工智能应用于便携式游戏机5200，可以实现不局限于游戏的程序的表现。例如，可以实现游戏玩者提问的内容、游戏的进展情况、时间、游戏上出现的人物的言行变化等的表现。
此外，当使用便携式游戏机5200玩需要多个人玩的游戏时，可以利用人工智能构成拟人的游戏玩者，由此可以将人工智能的游戏玩者当作对手，一个人也可以玩多个人玩的游戏。
虽然图31D示出便携式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，例如可以举出家用固定式游戏机、设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周边。
图31E1是示出移动体的一个例子的汽车5700的图，图31E2是示出汽车室内的前挡风玻璃周边的图。图31E2示出安装在仪表盘的显示面板5701、显示面板5702、显示面板5703以及安装在支柱的显示面板5704。
显示面板5701至显示面板5703可以提供速度表、转速计、行驶距离、加油量、排档状态、空调的设定以及各种信息。此外，使用者可以根据喜好适当地改变显示面板所显示的显示内容及布局等，可以提高设计性。显示面板5701至显示面板5703还可以用作照明装置。
通过将由设置在汽车5700的摄像装置(未图示)拍摄的影像显示在显示面板5704上，可以补充被支柱遮挡的视野(死角)。也就是说，通过显示由设置在汽车5700外侧的摄像装置拍摄的影像，可以补充死角，从而可以提高安全性。此外，通过显示补充看不到的部分的影像，可以更自然、更舒适地确认安全。显示面板5704还可以用作照明装置。
因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以将该芯片用于汽车5700的自动驾驶系统。该芯片也可以用于进行导航、危险预测等的系统。此外，可以在显示面板5701至显示面板5704上显示导航、危险预测等信息。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的芯片，以提供利用人工智能的系统。
[广播电视系统]
本发明的一个方式的GPU或芯片可以应用于广播电视系统。
图31F示意性地示出广播电视系统中的数据传送。具体而言，图31F示出从广播电视台5680发送的电波(广播电视信号)到达每个家庭的电视接收机(TV)5600的路径。TV5600具备接收机(未图示)，由此天线5650所接收的广播电视信号通过该接收机输入TV5600。
虽然在图31F中示出超高频率(UHF)天线作为天线5650，但是可以使用BS及110度CS天线、CS天线等作为天线5650。
电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波5675A并发送电波5675B。各家庭通过用天线5650接收电波5675B，就可以用TV5600收看地面TV播放。此外，广播电视系统可以为利用人造卫星的卫星广播电视、利用光路线的数据广播电视等而不局限于图31F所示的地面广播电视。
此外，也可以将本发明的一个方式的芯片应用于上述广播电视系统，以形成利用人工智能的广播电视系统。当从广播电视台5680向每个家庭的TV5600发送广播电视数据时，利用编码器进行广播电视数据的压缩；当天线5650接收该广播电视数据时，利用包括在TV5600中的接收机的解码器进行该广播电视数据的恢复。通过利用人工智能，例如可以在编码器的压缩方法之一的变动补偿预测中识别包含在显示图像中的显示模型。此外，也可以进行利用人工智能的帧内预测等。例如，当TV5600接收低分辨率的广播电视数据而进行高分辨率的显示时，可以在解码器所进行的广播电视数据的恢复中进行上转换等图像的补充处理。
上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度电视(UHDTV:4K、8K)播放。
此外，作为TV5600一侧的人工智能的应用，例如，可以在TV5600内设置具备人工智能的录像装置。通过采用这种结构，可以使该具备人工智能的录像装置学习使用者的爱好，而可以自动对符合使用者的爱好的电视节目录像。
在本实施方式中说明的电子设备、该电子设备的功能、人工智能的应用例子以及其效果等可以与其他的电子设备的记载适当地组合而实施。
本实施方式可以与其他的实施方式等所记载的结构适当地组合而实施。
[符号说明]
100 电容器、110 导电体、112 导电体、120 导电体、130 绝缘体、140 绝缘体、150绝缘体、200 晶体管、200A 晶体管、200B 晶体管、205 导电体、210 绝缘体、212 绝缘体、214 绝缘体、216 绝缘体、218 导电体、222 绝缘体、224 绝缘体、224A 绝缘膜、230 氧化物、230a 氧化物、230A 氧化膜、230b 氧化物、230B 氧化膜、230c 氧化物、230c1 氧化物、230c2 氧化物、230C 氧化膜、230C1 氧化膜、230C2 氧化膜、231 区域、231a 区域、231b 区域、232 区域、232a 区域、232b 区域、234 区域、240 导电体、240a 导电体、240b 导电体、241 绝缘体、241a 绝缘体、241b 绝缘体、242 导电体、242a 导电体、242A 导电膜、242b 导电体、242B 导电层、243 区域、243a 区域、243b 区域、250 绝缘体、250A 绝缘膜、254 绝缘体、254a 绝缘体、254A 绝缘膜、254b 绝缘体、254B 绝缘膜、254c 绝缘体、260 导电体、260a 导电体、260A 导电膜、260B 导电膜、260b 导电体、262 伪栅极、262A 伪栅极层、274绝缘体、280 绝缘体、280a 绝缘体、280A 绝缘膜、280b 绝缘体、281 绝缘体、282 绝缘体、300 晶体管、311 衬底、313 半导体区域、314a 低电阻区域、314b 低电阻区域、315 绝缘体、316 导电体、320 绝缘体、322 绝缘体、324 绝缘体、326 绝缘体、328 导电体、330 导电体、350 绝缘体、352 绝缘体、354 绝缘体、356 导电体、400 晶体管、405 导电体、405a 导电体、405b 导电体、424a 绝缘体、424b 绝缘体、430c 氧化物、430c1 氧化物、430c2 氧化物、431a 氧化物、431b 氧化物、432a 氧化物、432b 氧化物、440 导电体、440a 导电体、440b 导电体、442 导电体、442a 导电体、442b 导电体、443a 区域、443b 区域、450 绝缘体、460 导电体、460a 导电体、460b 导电体、1001 布线、1002 布线、1003 布线、1004 布线、1005 布线、1006 布线、1007 布线、1008 布线、1009 布线、1010 布线、1100 USB存储器、1101 外壳、1102 盖子、1103 USB连接器、1104 基板、1105 存储器芯片、1106 控制器芯片、1110 SD卡、1111 外壳、1112 连接器、1113 基板、1114 存储器芯片、1115 控制器芯片、1150 SSD、1151 外壳、1152 连接器、1153 基板、1154 存储器芯片、1155 存储器芯片、1156控制器芯片、1200 芯片、1201 PCB、1202 凸块、1203 母板、1204 GPU模块、1211 CPU、1212GPU、1213 模拟运算部、1214 存储控制器、1215 接口、1216 网络电路、1221 DRAM、1222 快闪存储器、1400 存储装置、1411 外围电路、1420 行电路、1430 列电路、1440 输出电路、1460 控制逻辑电路、1470 存储单元阵列、1471 存储单元、1472 存储单元、1473 存储单元、1474 存储单元、1475 存储单元、1476 存储单元、1477 存储单元、1478 存储单元、5200便携式游戏机、5201 外壳、5202 显示部、5203 按钮、5300 台式信息终端、5301 主体、5302显示器、5303 键盘、5500 信息终端、5510 外壳、5511 显示部、5600 TV、5650 天线、5670电波塔、5675A 电波、5675B 电波、5680 广播电视台、5700 汽车、5701 显示面板、5702 显示面板、5703 显示面板、5704 显示面板、5800 电冷藏冷冻箱、5801 外壳、5802 冷藏室门、5803 冷冻室门

Claims (11)

1.一种包括晶体管的半导体装置，
所述晶体管包括：
第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第二绝缘体上的第一氧化物；
所述第一氧化物上的第二氧化物；
所述第二氧化物上的第三氧化物；
所述第二氧化物上的第一导电体及第二导电体；
所述第三氧化物上的第三绝缘体；
所述第三绝缘体上的第三导电体；
所述第一导电体及所述第二导电体上的第四绝缘体；以及
所述第四绝缘体上的第五绝缘体，
其中，所述第四绝缘体及所述第五绝缘体中设置有到达所述第二氧化物的开口，
所述第三氧化物以覆盖所述开口的内壁的方式设置，
所述第三绝缘体以隔着所述第三氧化物覆盖所述开口的内壁的方式设置，
所述第三导电体以隔着所述第三氧化物及所述第三绝缘体嵌入所述开口的方式设置，
在所述晶体管的沟道长度方向上，所述第四绝缘体与所述第二氧化物不重叠的区域中的所述第四绝缘体的至少一部分与所述第一绝缘体接触，
在所述晶体管的沟道宽度方向上，以所述第一绝缘体的底面高度为基准，所述第三导电体与所述第二氧化物不重叠的区域的所述第三导电体的底面高度低于所述第二氧化物的底面高度，
并且，在所述晶体管的沟道宽度方向上，所述第三氧化物与所述第二氧化物不重叠的区域中的所述第三氧化物的至少一部分与所述第一绝缘体接触。
2.根据权利要求1所述的半导体装置，
其中所述第三氧化物具有包括第一层及第二层的叠层结构，
所述第一层与所述第二氧化物及所述第五绝缘体接触，
并且所述第二层设置在所述第一层与所述第三绝缘体之间。
3.根据权利要求2所述的半导体装置，
其中所述第二层的结晶性比所述第一层的结晶性高。
4.根据权利要求2所述的半导体装置，
其中所述第一层及所述第二层都包含In、元素M(M为Al、Ga、Y或Sn)、Zn，
并且所述第二层中的构成元素中的In的原子个数比小于所述第一层中的构成元素中的In的原子个数比。
5.一种包括晶体管的半导体装置，
所述晶体管包括：
第一绝缘体；
所述第一绝缘体上的第二绝缘体；
所述第二绝缘体上的第一氧化物；
所述第一氧化物上的第二氧化物；
所述第二氧化物上的第三氧化物；
所述第三氧化物上的第三绝缘体；
所述第三绝缘体上的导电体；
与所述第三氧化物的至少一部分、所述第二氧化物的顶面的至少一部分、所述第二氧化物的侧面的至少一部分、所述第一氧化物的侧面的至少一部分、所述第二绝缘体的侧面的至少一部分及所述第一绝缘体的至少一部分接触的第四绝缘体；
所述第四绝缘体上的第五绝缘体；以及
与所述第三氧化物的顶面的至少一部分、所述第三绝缘体的顶面的至少一部分、所述导电体的顶面的至少一部分及所述第五绝缘体的顶面的至少一部分接触的第六绝缘体，
其中，所述第二氧化物包括第一区域、第二区域及位于所述第一区域与所述第二区域之间的第三区域，
所述第一区域及所述第二区域的电阻低于所述第三区域的电阻，
所述导电体以与所述第三区域重叠的方式设置在所述第三区域的上方，
所述第三氧化物的一部分及所述第三绝缘体的一部分设置在所述导电体的侧面与所述第五绝缘体的侧面之间，
所述第四绝缘体包括与所述第一区域及所述第二区域接触的区域，
在所述晶体管的沟道宽度方向上，以所述第一绝缘体的底面高度为基准，所述导电体与所述第二氧化物不重叠的区域的所述导电体的底面高度低于所述第二氧化物的底面高度，
并且，在所述晶体管的沟道宽度方向上，所述第三氧化物与所述第二氧化物不重叠的区域的所述第三氧化物的至少一部分与所述第一绝缘体接触。
6.根据权利要求5所述的半导体装置，
其中所述第一区域及所述第二区域包含磷或硼。
7.根据权利要求5或6所述的半导体装置，
其中所述第一区域及所述第二区域比所述第三区域含有更多氧缺陷。
8.根据权利要求5至7中任一项所述的半导体装置，
其中所述第四绝缘体具有包括第三层及第四层的叠层结构，
所述第三层与所述第一绝缘体接触，
并且所述第四层与所述第五绝缘体接触。
9.根据权利要求8所述的半导体装置，
其中所述第三层包含氧化硅，
所述第四层包含氧化铝。
10.根据权利要求5至9中任一项所述的半导体装置，
其中所述第三氧化物具有包括第一层及第二层的叠层结构，
所述第一层与所述第二氧化物及所述第五绝缘体接触，
所述第二层设置在所述第一层与所述第三绝缘体之间。
11.根据权利要求10所述的半导体装置，
其中所述第一层及所述第二层都含有In、元素M(M为Al、Ga、Y或Sn)、Zn，
并且在所述第二层中相对于元素M的In的原子个数比小于所述第一层中的相对于元素M的In的原子个数比。
CN201980016079.8A 2018-03-07 2019-02-21 半导体装置及半导体装置的制造方法 Pending CN111788698A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-040286 2018-03-07
JP2018040286 2018-03-07
JP2018-040287 2018-03-07
JP2018040287 2018-03-07
PCT/IB2019/051397 WO2019171196A1 (ja) 2018-03-07 2019-02-21 半導体装置、および半導体装置の作製方法

Publications (1)

Publication Number Publication Date
CN111788698A true CN111788698A (zh) 2020-10-16

Family

ID=67846960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980016079.8A Pending CN111788698A (zh) 2018-03-07 2019-02-21 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US11316051B2 (zh)
JP (1) JPWO2019171196A1 (zh)
KR (1) KR20200127993A (zh)
CN (1) CN111788698A (zh)
WO (1) WO2019171196A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127993A (ko) * 2018-03-07 2020-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US20200350412A1 (en) * 2019-05-01 2020-11-05 Intel Corporation Thin film transistors having alloying source or drain metals
KR20220120577A (ko) * 2019-12-27 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법
WO2021144666A1 (ja) * 2020-01-16 2021-07-22 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR20220160579A (ko) * 2020-03-31 2022-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6131060B2 (ja) * 2012-02-09 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6523695B2 (ja) 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2016125052A1 (ja) 2015-02-06 2016-08-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW202316486A (zh) 2015-03-30 2023-04-16 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2016203354A1 (en) 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP6736351B2 (ja) 2015-06-19 2020-08-05 株式会社半導体エネルギー研究所 半導体装置
US9825177B2 (en) 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
JP6850096B2 (ja) 2015-09-24 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法及び電子機器の作製方法
JP6904907B2 (ja) 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 酸化物及び半導体装置の作製方法
JP6839986B2 (ja) 2016-01-20 2021-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20200127993A (ko) * 2018-03-07 2020-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
JPWO2019171196A1 (ja) 2021-02-25
WO2019171196A1 (ja) 2019-09-12
US11869979B2 (en) 2024-01-09
US11316051B2 (en) 2022-04-26
US20220246765A1 (en) 2022-08-04
US20200388710A1 (en) 2020-12-10
KR20200127993A (ko) 2020-11-11

Similar Documents

Publication Publication Date Title
CN112368846A (zh) 半导体装置及半导体装置的制造方法
TWI794340B (zh) 半導體裝置以及半導體裝置的製造方法
CN111788698A (zh) 半导体装置及半导体装置的制造方法
CN112005383A (zh) 金属氧化物以及包含金属氧化物的晶体管
JP7240383B2 (ja) 半導体装置
CN112352318A (zh) 半导体装置以及半导体装置的制造方法
WO2019166906A1 (ja) 半導体装置、および半導体装置の作製方法
CN111316448A (zh) 半导体装置及半导体装置的制造方法
JP7317802B2 (ja) 半導体装置
CN111819670A (zh) 叠层体及半导体装置
WO2019162807A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019145818A1 (ja) 半導体装置、および半導体装置の作製方法
CN111418073A (zh) 半导体装置及半导体装置的制造方法
CN111615743A (zh) 半导体装置及半导体装置的制造方法
CN111771287A (zh) 半导体装置以及半导体装置的制造方法
JP7155172B2 (ja) 半導体装置、及び半導体装置の作製方法
WO2019207410A1 (ja) 半導体装置
WO2019207411A1 (ja) 半導体装置、および半導体装置の作製方法
CN111656530A (zh) 半导体装置及半导体装置的制造方法
JP2019145539A (ja) 半導体装置、および半導体装置の作製方法
JP2019153613A (ja) 半導体装置、および半導体装置の作製方法
CN111448669A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination