JP2015179818A - 半導体装置及び該半導体装置を用いた表示装置 - Google Patents

半導体装置及び該半導体装置を用いた表示装置 Download PDF

Info

Publication number
JP2015179818A
JP2015179818A JP2014263891A JP2014263891A JP2015179818A JP 2015179818 A JP2015179818 A JP 2015179818A JP 2014263891 A JP2014263891 A JP 2014263891A JP 2014263891 A JP2014263891 A JP 2014263891A JP 2015179818 A JP2015179818 A JP 2015179818A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
conductive film
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014263891A
Other languages
English (en)
Other versions
JP2015179818A5 (ja
JP6529759B2 (ja
Inventor
純一 肥塚
Junichi Hizuka
純一 肥塚
正美 神長
Masami Kaminaga
正美 神長
行徳 島
Yukinori Shima
行徳 島
貴士 羽持
Takashi Hamochi
貴士 羽持
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014263891A priority Critical patent/JP6529759B2/ja
Publication of JP2015179818A publication Critical patent/JP2015179818A/ja
Publication of JP2015179818A5 publication Critical patent/JP2015179818A5/ja
Application granted granted Critical
Publication of JP6529759B2 publication Critical patent/JP6529759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】酸化物半導体を用いた新規な半導体装置を提供する。とくに、酸化物半導体を用いたプレナー型の半導体装置を提供する。または酸化物半導体を用いたオン電流が大きい半導体装置を提供する。
【解決手段】酸化物絶縁膜と、酸化物絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、ソース電極とドレイン電極間のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、を有し、酸化物半導体膜は、ゲート電極と重なる第１の領域と、ゲート電極、ソース電極、及びドレイン電極と重ならない第２の領域と、を有し、第１の領域及び第２の領域は、不純物元素の濃度が異なり、ゲート電極、ソース電極、及びドレイン電極は、同一の金属元素を含む。
【選択図】図１

Description

本発明の一態様は、酸化物半導体膜を用いた半導体装置及び該半導体装置を用いた表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が特許文献１で開示されている。
特開２００６−１６５５２９号公報
酸化物半導体膜を用いたトランジスタとしては、例えば、逆スタガ型（ボトムゲート構造ともいう）またはプレナー型（トップゲート構造ともいう）等が挙げられる。酸化物半導体膜を用いたトランジスタを表示装置に適用する場合、プレナー型のトランジスタよりも逆スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるため、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の画質の高精細化（例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２０４８画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置）が進むと、逆スタガ型のトランジスタでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量があるため、該寄生容量によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。また、逆スタガ型のトランジスタの場合、プレナー型のトランジスタと比較して、トランジスタの占有面積が大きくなるといった問題がある。そこで、酸化物半導体膜を用いたプレナー型のトランジスタについて、安定した半導体特性及び高い信頼性を有する構造で、且つ簡単な作製工程で形成されるトランジスタの開発が望まれている。
上記問題に鑑み、本発明の一態様は、酸化物半導体を用いた新規な半導体装置を提供する。とくに、酸化物半導体を用いたプレナー型の半導体装置を提供する。または酸化物半導体を用いたオン電流が大きい半導体装置を提供する、または酸化物半導体を用いたオフ電流が小さい半導体装置を提供する、または酸化物半導体を用いた占有面積の小さい半導体装置を提供する、または酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供する、または酸化物半導体を用いた信頼性の高い半導体装置を提供する、または新規な半導体装置を提供する、または新規な表示装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、酸化物絶縁膜と、酸化物絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、ソース電極とドレイン電極間のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、を有し、酸化物半導体膜は、ゲート電極と重なる第１の領域と、ゲート電極、ソース電極、及びドレイン電極と重ならない第２の領域と、を有し、第１の領域及び第２の領域は、不純物元素の濃度が異なり、ゲート電極、ソース電極、及びドレイン電極は、同一の金属元素を含む、ことを特徴とする半導体装置である。
また、本発明の他の一態様は、酸化物絶縁膜と、酸化物絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、ソース電極とドレイン電極間のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、を有し、酸化物半導体膜は、ゲート電極と重なる第１の領域と、ゲート電極、ソース電極、及びドレイン電極と重ならない第２の領域と、を有し、第１の領域及び第２の領域は、不純物元素の濃度が異なり、第２の領域には、窒化物絶縁膜が接して設けられ、ゲート電極、ソース電極、及びドレイン電極は、同一の金属元素を含むことを特徴とする半導体装置である。
また、上記各構成において、第１の領域より第２の領域の不純物元素の濃度が高いと好ましい。また、上記各構成において、不純物元素は、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リンまたは塩素の中から選ばれるいずれか一つであると好ましい。
また、上記構成において、窒化物絶縁膜は、窒化シリコン膜であると好ましい。
また、本発明の他の一態様は、酸化物絶縁膜と、酸化物絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、ソース電極とドレイン電極間のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、を有し、酸化物半導体膜は、ゲート電極と重なる第１の領域と、ゲート電極、ソース電極、及びドレイン電極と重ならない第２の領域と、を有し、第２の領域は、第１の領域よりも水素濃度が高く、ゲート電極、ソース電極、及びドレイン電極は、同一の金属元素を含むことを特徴とする半導体装置である。
また、本発明の他の一態様は、酸化物絶縁膜と、酸化物絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接するソース電極及びドレイン電極と、ソース電極とドレイン電極間のゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、を有し、酸化物半導体膜は、ゲート電極と重なる第１の領域と、ゲート電極、ソース電極、及びドレイン電極と重ならない第２の領域と、を有し、第１の領域は、第２の領域よりも結晶性が高く、ゲート電極、ソース電極、及びドレイン電極は、同一の金属元素を含むことを特徴とする半導体装置である。
また、上記各構成において、ゲート電極とソース電極及びドレイン電極は、少なくとも一部が同一平面上に形成されると好ましい。
また、上記各構成において、酸化物半導体膜は、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）であると好ましい。また、上記各構成において、酸化物半導体膜は、結晶部を含み、結晶部のｃ軸が酸化物半導体膜の被形成面の法線ベクトルに平行であると好ましい。
また、本発明の他の一態様は、上記各構成にいずれか一つに記載の半導体装置を用いた表示装置である。
本発明の一態様により、酸化物半導体を用いた新規な半導体装置を提供することができる。とくに、酸化物半導体を用いたプレナー型の半導体装置を提供することができる。または、酸化物半導体を用いたオン電流が大きい半導体装置を提供することができる。または、酸化物半導体を用いたオフ電流が小さい半導体装置を提供することができる。または、酸化物半導体を用いた占有面積の小さい半導体装置を提供することができる。または、酸化物半導体を用いた安定な電気特性をもつ半導体装置を提供することができる。または、酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。または、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す断面図。 バンド構造の一態様を示す図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 接続部の一例を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 接続部の一例を示す上面図及び断面図。 抵抗率の温度依存性を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルを説明する模式図。 ＩｎＧａＺｎＯ４の結晶、およびペレットを説明する図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１乃至図１１を用いて説明する。
＜半導体装置の構成１＞
図１に、半導体装置に含まれるトランジスタの一例として、トップゲート構造のトランジスタを示す。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ１５０の上面図及び断面図を示す。図１（Ａ）はトランジスタ１５０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１０２、絶縁膜１０４、絶縁膜１０８、絶縁膜１１６、絶縁膜１１８などを省略している。なお、トランジスタの上面図においては、以降の図面においてもトランジスタ１５０と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。
図１に示すトランジスタ１５０は、基板１０２上に形成された絶縁膜１０４上の酸化物半導体膜１０６と、酸化物半導体膜１０６に接する絶縁膜１０８と、絶縁膜１０８の開口部１４０ａの一部において酸化物半導体膜１０６と接する導電膜１１０と、絶縁膜１０８の開口部１４０ｂの一部において酸化物半導体膜１０６と接する導電膜１１２と、絶縁膜１０８を介して酸化物半導体膜１０６と重なる導電膜１１４とを有する。なお、図１に示すトランジスタ１５０は、トランジスタ１５０上に絶縁膜１１６及び絶縁膜１１８が設けられる構成である。
酸化物半導体膜１０６において、導電膜１１０、導電膜１１２、及び導電膜１１４と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
また、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ここで、酸化物導電体で形成される膜（以下、酸化物導電体膜という。）における、抵抗率の温度依存性について、図４１を用いて説明する。
ここでは、酸化物導電体膜を有する試料を作製した。酸化物導電体膜としては、酸化物半導体膜が窒化シリコン膜に接することで形成された酸化物導電体膜（ＯＣ＿ＳｉＮｘ）、ドーピング装置において酸化物半導体膜にアルゴンが添加され、且つ窒化シリコン膜と接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）、またはプラズマ処理装置において酸化物半導体膜がアルゴンプラズマに曝され、且つ窒化シリコン膜と接することで形成された酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を作製した。なお、窒化シリコン膜は、水素を含む。
酸化物導電体膜（ＯＣ＿ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、ドーピング装置を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に、加速電圧を１０ｋＶとし、ドーズ量が５×１０１４／ｃｍ２のアルゴンを添加して、Ｉｎ−Ｇａ−Ｚｎ酸化物膜に酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）を含む試料の作製方法を以下に示す。ガラス基板上に、厚さ４００ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、プラズマ処理装置において、アルゴンプラズマを発生させ、加速させたアルゴンイオンをＩｎ−Ｇａ−Ｚｎ酸化物膜に衝突させることで酸素欠損を形成した。次に、プラズマＣＶＤ法で、厚さ１００ｎｍの窒化シリコン膜を形成した。次に、３５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
次に、各試料の抵抗率を測定した結果を図４１に示す。ここで、抵抗率の測定は４端子のｖａｎ−ｄｅｒ−Ｐａｕｗ法で行った。図４１において、横軸は測定温度を示し、縦軸は抵抗率を示す。また、酸化物導電体膜（ＯＣ＿ＳｉＮｘ）の測定結果を四角印で示し、酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）の測定結果を三角印で示す。
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体膜は、抵抗率が高く、抵抗率の測定が困難であった。このため、酸化物導電体膜は、酸化物半導体膜より抵抗率が低いことがわかる。
図４１からわかるように、酸化物導電体膜（ＯＣ＿Ａｒ ｄｏｐｅ＋ＳｉＮｘ）及び酸化物導電体膜（ＯＣ＿Ａｒ ｐｌａｓｍａ＋ＳｉＮｘ）が、酸素欠損及び水素を含むため、抵抗率の変動が小さい。代表的には、８０Ｋ以上２９０Ｋ以下において、抵抗率の変動率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下において、抵抗率の変動率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜をトランジスタのソース領域及びドレイン領域として用いることで、酸化物導電体膜とソース電極及びドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化物導電体膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗を低減できる。また、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高いトランジスタを作製することが可能である。
ここで、酸化物半導体膜１０６近傍の拡大図を図２に示す。図２に示すように、酸化物半導体膜１０６は、導電膜１１０及び導電膜１１２と接する領域１０６ａと、絶縁膜１１６と接する領域１０６ｂと、絶縁膜１０８と重なる領域１０６ｃ及び領域１０６ｄとを有する。
領域１０６ａは、ソース領域及びドレイン領域として機能する。導電膜１１０及び導電膜１１２がタングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いて形成される場合、酸化物半導体膜に含まれる酸素と導電膜１１０及び導電膜１１２に含まれる導電材料とが結合し、酸化物半導体膜において、酸素欠損が形成される。また、酸化物半導体膜に導電膜１１０及び導電膜１１２を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、導電膜１１０及び導電膜１１２と接する領域１０６ａは、導電性が高まり、ソース領域及びドレイン領域として機能する。
領域１０６ｂ及び領域１０６ｃは、低抵抗領域として機能する。領域１０６ｂ及び領域１０６ｃには不純物元素が含まれる。なお、領域１０６ｂの方が領域１０６ｃより不純物元素濃度が高い。また、導電膜１１４の側面がテーパ形状を有する場合、領域１０６ｃの一部が、導電膜１１４と重なってもよい。
不純物元素が希ガス元素であって、酸化物半導体膜１０６がスパッタリング法で形成される場合、領域１０６ａ乃至領域１０６ｄはそれぞれ希ガス元素を含み、且つ領域１０６ａ及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１０６がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜１０６に希ガスが含まれること、並びに領域１０６ｂ及び領域１０６ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域１０６ｂ及び領域１０６ｃにおいて、領域１０６ａ及び領域１０６ｄと異なる希ガス元素が添加されていてもよい。
不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または、塩素の場合、領域１０６ｂ及び領域１０６ｃにのみ不純物元素を有する。このため、領域１０６ａ及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が不純物元素の濃度が高い。なお、領域１０６ｂ及び領域１０６ｃにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる不純物元素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、または５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
不純物元素が、水素の場合、領域１０６ａ及び領域１０６ｄと比較して、領域１０６ｂ及び領域１０６ｃの方が不純物元素の濃度が高い。なお、領域１０６ｂ及び領域１０６ｃにおいて、二次イオン質量分析法により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、または１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。
領域１０６ｂ及び領域１０６ｃは不純物元素を有するため、酸素欠損が増加し、キャリア密度が増加する。この結果、領域１０６ｂ及び領域１０６ｃは、導電性が高くなり、低抵抗領域として機能する。
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、領域１０６ｂ及び領域１０６ｃにおいて、希ガスにより形成された酸素欠損と、且つ該領域に添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または塩素の一以上との相互作用により、領域１０６ｂ及び領域１０６ｃは、導電性がさらに高まる場合がある。
領域１０６ｄは、チャネルとして機能する。
絶縁膜１０８において、酸化物半導体膜１０６及び導電膜１１４と重なる領域はゲート絶縁膜として機能する。また、絶縁膜１０８において、酸化物半導体膜１０６と、導電膜１１０及び導電膜１１２とが重なる領域は層間絶縁膜として機能する。
導電膜１１０及び導電膜１１２は、ソース電極及びドレイン電極として機能する。また、導電膜１１４は、ゲート電極として機能する。
本実施の形態に示すトランジスタ１５０は、チャネルとして機能する領域１０６ｄと、ソース領域及びドレイン領域として機能する領域１０６ａとの間に、低抵抗領域として機能する領域１０６ｂ及び領域１０６ｃを有する。チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ１５０は、オン電流が大きく、電界効果移動度が高い。
また、トランジスタ１５０の作製工程において、ゲート電極として機能する導電膜１１４と、ソース電極及びドレイン電極として機能する導電膜１１０及び導電膜１１２とが同じ工程で形成される。このため、トランジスタ１５０において、導電膜１１４と、導電膜１１０及び導電膜１１２とが重ならず、導電膜１１４と、導電膜１１０及び導電膜１１２との間の寄生容量を低減することが可能である。この結果、基板１０２として大面積基板を用いた場合、導電膜１１０、導電膜１１２、及び導電膜１１４における信号遅延を低減することが可能である。
また、トランジスタ１５０において、導電膜１１０、導電膜１１２、及び導電膜１１４をマスクとして、不純物元素が酸化物半導体膜１０６に添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
以下に、図１に示すその他の構成の詳細について説明する。
基板１０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
絶縁膜１０４は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０６との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０６と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０６に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０６との界面における界面準位、並びに酸化物半導体膜１０６の領域１０６ｄに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
酸化物半導体膜１０６は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）等の金属酸化物で形成される。なお、酸化物半導体膜１０６は、透光性を有する。
なお、酸化物半導体膜１０６がＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１０６は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、または３ｅＶ以上である。
酸化物半導体膜１０６の厚さは、３ｎｍ以上２００ｎｍ以下、または３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とすることができる。
酸化物半導体膜１０６がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体膜１０６の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
また、酸化物半導体膜１０６において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１０６において、酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０６であって、特に領域１０６ｄにおいて、シリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１０６であって、特に領域１０６ｄにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、領域１０６ｄのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
また、酸化物半導体膜１０６であって、特に領域１０６ｄに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜であって、特に領域１０６ｄにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることができる。
酸化物半導体膜１０６であって、特に領域１０６ｄにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体膜１０６であって、特に領域１０６ｄにおいては、キャリア密度を１×１０１７個／ｃｍ３以下、または１×１０１５個／ｃｍ３以下、または１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下とすることができる。
酸化物半導体膜１０６として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜１０６は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体膜１０６が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の場合がある。
なお、酸化物半導体膜１０６において、領域１０６ｂと、領域１０６ｄとの結晶性が異なる場合がある。また、酸化物半導体膜１０６において、領域１０６ｃと、領域１０６ｄとの結晶性が異なる場合がある。これは、領域１０６ｂまたは領域１０６ｃに不純物元素が添加された際に、領域１０６ｂまたは領域１０６ｃにダメージが入ってしまい、結晶性が低下するためである。
絶縁膜１０８は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０６との界面特性を向上させるため、絶縁膜１０８において少なくとも酸化物半導体膜１０６と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１０８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
また、絶縁膜１０８として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１０６からの酸素の外部への拡散と、外部から酸化物半導体膜１０６への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、絶縁膜１０８として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
また、絶縁膜１０８として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０８に含まれる酸素を、酸化物半導体膜１０６に移動させることが可能である。
また、絶縁膜１０８として、欠陥の少ない酸化窒化シリコン膜を用いることができる。欠陥の少ない酸化窒化シリコン膜は、加熱処理後において、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、または１以上２以下）起因のシグナルに相当する。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルのスピンの密度の合計が少ないほど、酸化窒化シリコン膜に含まれる窒素酸化物の含有量が少ないといえる。
また、欠陥の少ない酸化窒化シリコン膜は、二次イオン質量分析法で測定される窒素濃度が、６×１０２０ａｔｏｍｓ／ｃｍ３以下である。絶縁膜１０８として欠陥の少ない酸化窒化シリコン膜を用いることで、窒素酸化物が生成されにくくなり、酸化物半導体膜１０６及び絶縁膜の界面におけるキャリアのトラップを低減することが可能である。また、半導体装置に含まれるトランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
絶縁膜１０８の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
導電膜１１０、導電膜１１２、及び導電膜１１４は同じ工程で形成されるため、同じ材料及び同じ積層構造を有する。導電膜１１０、導電膜１１２、及び導電膜１１４は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１１０、導電膜１１２、及び導電膜１１４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜１１０、導電膜１１２、及び導電膜１１４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
導電膜１１０、導電膜１１２、及び導電膜１１４の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
絶縁膜１１６は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０６との界面特性を向上させるため、絶縁膜１１６において少なくとも酸化物半導体膜１０６と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１１６として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１１６に含まれる酸素を、酸化物半導体膜１０６に移動させることが可能である。
絶縁膜１１６として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
絶縁膜１１８は、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。絶縁膜１１８として、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどを用いればよく、単層または積層で設けることができる。
絶縁膜１１６及び絶縁膜１１８の厚さはそれぞれ、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜半導体装置の構成２＞
次に、半導体装置の別の構成について、図３を用いて説明する。
図３（Ａ）乃至図３（Ｃ）に、半導体装置が有するトランジスタ１５１の上面図及び断面図を示す。図３（Ａ）はトランジスタ１５１の上面図であり、図３（Ｂ）は、図３（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図３（Ｃ）は、図３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図３に示すトランジスタ１５１は、導電膜１１０、導電膜１１２、及び導電膜１１４が、それぞれ３層構造であることを特徴とする。また、絶縁膜１０４が、窒化物絶縁膜１０４ａ及び酸化物絶縁膜１０４ｂの積層構造であることを特徴とする。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
はじめに、導電膜１１０、導電膜１１２、及び導電膜１１４について説明する。
導電膜１１０は、導電膜１１０ａと、導電膜１１０ｂと、導電膜１１０ｃとが順に積層されており、且つ導電膜１１０ａ及び導電膜１１０ｃは、導電膜１１０ｂの表面を覆っている。すなわち、導電膜１１０ａ及び導電膜１１０ｃは、導電膜１１０ｂの保護膜として機能する。
導電膜１１０と同様に、導電膜１１２は、導電膜１１２ａと、導電膜１１２ｂと、導電膜１１２ｃとが順に積層されており、且つ導電膜１１２ａ及び導電膜１１２ｃは、導電膜１１２ｂの表面を覆っている。
導電膜１１０と同様に、導電膜１１４は、導電膜１１４ａと、導電膜１１４ｂと、導電膜１１４ｃとが順に積層されており、且つ導電膜１１４ａ及び導電膜１１４ｃは、導電膜１１４ｂの表面を覆っている。
導電膜１１０ａ、導電膜１１２ａ、及び導電膜１１４ａは、導電膜１１０ｂ、導電膜１１２ｂ、導電膜１１４ｂに含まれる金属元素が酸化物半導体膜１０６に拡散するのを防ぐ材料を用いて形成される。導電膜１１０ａ、導電膜１１２ａ、及び導電膜１１４ａとして、チタン、タンタル、モリブデン、タングステンの単体若しくは合金、または窒化チタン、窒化タンタル、窒化モリブデン、窒化タンタル等を用いて形成することができる。または、導電膜１１０ａ、導電膜１１２ａ、及び導電膜１１４ａは、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）等を用いて形成することができる。
なお、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、又はＴｉ）は、加熱処理により酸化物半導体膜と接する領域、又は絶縁膜と接する領域に被覆膜が形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘを含む化合物の一例としては、Ｘの酸化物、Ｉｎ−Ｘ酸化物、Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｘ酸化物、Ｉｎ−Ｇａ−Ｚｎ−Ｘ酸化物等がある。導電膜１１０ａ、導電膜１１２ａ及び導電膜１１４ａの表面に被覆膜が形成されることで、被覆膜がブロッキング膜となり、Ｃｕ−Ｘ合金膜中のＣｕが、酸化物半導体膜に入り込むことを抑制することができる。
なお、酸化物半導体膜１０６であってチャネルとして機能する領域の銅の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下とすることで、ゲート絶縁膜として機能する絶縁膜１０８と酸化物半導体膜１０６の界面における電子トラップ準位密度を低減することが可能である。この結果、サブスレッショルドスイング値（Ｓ値）の優れたトランジスタを作製することが可能である。
導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂは、低抵抗材料を用いて形成される。導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂとして、銅、アルミニウム、金、銀等の単体若しくは合金、またはこれを主成分とする化合物等を用いて形成することができる。
導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃを、導電膜１１０ｂ、導電膜１１２ｂ、導電膜１１４ｂに含まれる金属元素が不動態化された膜を用いて形成することで、導電膜１１０ｂ、導電膜１１２ｂ、導電膜１１４ｂに含まれる金属元素が、絶縁膜１１６の形成工程において酸化物半導体膜１０６に移動することを防ぐことができる。導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃとして、金属珪素化物、金属珪素化窒化物等を用いて形成することが可能であり、代表的には、ＣｕＳｉｘ（ｘ＞０）、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）等がある。
ここで、導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃの形成方法について説明する。なお、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂは、銅を用いて形成される。また、導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃは、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を用いて形成される。
導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂを、水素、アンモニア、一酸化炭素等の還元性雰囲気で発生させたプラズマに曝し、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂの表面の酸化物を還元する。
次に、２００℃以上４００℃以下で加熱しながら、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂをシランに曝す。この結果、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂに含まれる銅が触媒として作用し、シランがＳｉとＨ２に分解されるとともに、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂの表面にＣｕＳｉｘ（ｘ＞０）が形成される。
次に、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂを、アンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂの表面に形成されたＣｕＳｉｘ（ｘ＞０）がプラズマに含まれる窒素と反応し、導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）が形成される。
なお、上記工程において、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂをアンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝した後、２００℃以上４００℃以下で加熱しながら、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂをシランに曝すことで、導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成してもよい。
次に、窒化物絶縁膜１０４ａ及び酸化物絶縁膜１０４ｂが積層された絶縁膜１０４について説明する。
例えば、窒化物絶縁膜１０４ａとして窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。また、酸化物絶縁膜１０４ｂとして、酸化シリコン、酸化窒化シリコン、酸化アルミニウム等を用いて形成することができる。基板１０２側に窒化物絶縁膜１０４ａを設けることで、外部からの水素、水等が酸化物半導体膜１０６に拡散することを防ぐことが可能である。
＜半導体装置の構成３＞
次に、半導体装置の別の構成を図４、図５、及び図１１を用いて説明する。
図４（Ａ）乃至図４（Ｃ）に、半導体装置が有するトランジスタ１５２の上面図及び断面図を示す。図４（Ａ）はトランジスタ１５２の上面図であり、図４（Ｂ）は、図４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図４（Ｃ）は、図４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図４に示すトランジスタ１５２は、酸化物半導体膜１０６が多層構造であることを特徴とする。具体的には、酸化物半導体膜１０６は、絶縁膜１０４と接する酸化物半導体膜１０７ａと、酸化物半導体膜１０７ａに接する酸化物半導体膜１０７ｂと、酸化物半導体膜１０７ｂ、導電膜１１０、導電膜１１２、絶縁膜１０８、及び絶縁膜１１６と接する酸化物半導体膜１０７ｃとを有する。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）等の金属酸化物で形成される。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍｇ酸化物、Ｚｎ−Ｍｇ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）であり、且つ酸化物半導体膜１０７ｂよりも伝導帯下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの伝導帯下端のエネルギーと、酸化物半導体膜１０７ｂの伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．２ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
酸化物半導体膜１０７ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）の場合、酸化物半導体膜１０７ｂを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０７ｂとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆを表す）の場合、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃを成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃとしてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃがＩｎ−Ｇａ酸化物の場合、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃを、ＤＣ放電を用いたスパッタリング法で形成する際のＩｎ−Ｇａ酸化物ターゲットは、Ｉｎ：Ｇａ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは同じ組成でもよい。例えば、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：４：５、１：４：６、１：４：７、または１：４：８の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
または、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは異なった組成でもよい。例えば、酸化物半導体膜１０７ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体膜１０７ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４または１：４：５の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いてもよい。
酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とする。酸化物半導体膜１０７ｂの厚さは、３ｎｍ以上２００ｎｍ以下、または３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎｍ以下とする。なお、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃはそれぞれ酸化物半導体膜１０７ｂより厚さを薄くすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃそれぞれの界面は、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いて観察することができる場合がある。
酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃには、先に示す酸化物半導体膜１０６の結晶構造を適宜用いることができる。
酸化物半導体膜１０７ｂと比較して酸素欠損の生じにくい酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃをそれぞれ酸化物半導体膜１０７ｂの上面及び下面に接して設けることで、酸化物半導体膜１０７ｂにおける酸素欠損を低減することができる。また、酸化物半導体膜１０７ｂは、酸化物半導体膜１０７ｂを構成する金属元素の一以上を有する酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃと接するため、酸化物半導体膜１０７ａと酸化物半導体膜１０７ｂとの界面、酸化物半導体膜１０７ｂと酸化物半導体膜１０７ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜１０７ｂに含まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜１０７ｂが、構成元素の異なる絶縁膜（例えば、酸化シリコン膜を含む絶縁膜）と接する場合、界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なるトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導体膜１０７ｂを構成する金属元素を一種以上含む酸化物半導体膜１０７ａが酸化物半導体膜１０７ｂと接するため、酸化物半導体膜１０７ａと酸化物半導体膜１０７ｂの界面に界面準位を形成しにくくなる。よって酸化物半導体膜１０７ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、絶縁膜１０８と酸化物半導体膜１０７ｂとの界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、酸化物半導体膜１０７ｂを構成する金属元素を一種以上含む酸化物半導体膜１０７ｃが酸化物半導体膜１０７ｂに接して設けられるため、酸化物半導体膜１０７ｂと酸化物半導体膜１０７ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃは、絶縁膜１０４及び絶縁膜１０８の構成元素、または導電膜１１０及び導電膜１１２の構成元素が酸化物半導体膜１０７ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
例えば、絶縁膜１０４及び絶縁膜１０８として、シリコンを含む絶縁膜または炭素を含む絶縁膜の場合、絶縁膜１０４及び絶縁膜１０８中のシリコン、または絶縁膜１０４及び絶縁膜１０８中に混入する炭素が、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの中へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導体膜１０７ｂ中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化することがある。
しかしながら、酸化物半導体膜１０７ａ及び酸化物半導体膜１０７ｃの膜厚が、数ｎｍよりも厚ければ、混入したシリコン、炭素等の不純物が酸化物半導体膜１０７ｂにまで到達しないため、不純物準位の影響は低減される。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性のばらつきが低減されたトランジスタである。
図４と異なる構造のトランジスタを図５に示す。
図５（Ａ）乃至図５（Ｃ）に、半導体装置が有するトランジスタ１５３の上面図及び断面図を示す。図５（Ａ）はトランジスタ１５３の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図５に示すトランジスタ１５３のように、酸化物半導体膜１０６が、絶縁膜１０４と接する酸化物半導体膜１０７ｂと、酸化物半導体膜１０７ｂ及び絶縁膜１０８と接する酸化物半導体膜１０７ｃの積層構造であってもよい。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
＜バンド構造＞
ここで、図４及び図５に示すトランジスタのバンド構造について説明する。なお、図１１（Ａ）は、図４に示すトランジスタ１５３のバンド構造であり、理解を容易にするため、絶縁膜１０４、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、酸化物半導体膜１０７ｃおよび絶縁膜１０８の伝導帯下端のエネルギー（Ｅｃ）を示す。また、図１１（Ｂ）は、図５に示すトランジスタ１５４のバンド構造であり、理解を容易にするため、絶縁膜１０４、酸化物半導体膜１０７ｂ、酸化物半導体膜１０７ｃおよび絶縁膜１０８の伝導帯下端のエネルギー（Ｅｃ）を示す。
図１１（Ａ）に示すように、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃを構成する元素が共通することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃは組成が異なる膜の積層体ではあるが、物性的に連続であるということもできる。
主成分を共通として積層された酸化物半導体膜は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造）が形成されるように作製する。すなわち、各層の界面に酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害する不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体膜の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
なお、図１１（Ａ）では、酸化物半導体膜１０７ａと酸化物半導体膜１０７ｃのＥｃが同様である場合について示したが、それぞれが異なっていてもよい。
図１１（Ａ）より、酸化物半導体膜１０７ｂがウェル（井戸）となり、トランジスタ１５２において、チャネルが酸化物半導体膜１０７ｂに形成されることがわかる。なお、酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃは伝導帯下端のエネルギーが連続的に変化するため、Ｕ字型の井戸構造のチャネルを埋め込みチャネルということもできる。
また、図１１（Ｂ）に示すように、酸化物半導体膜１０７ｂ及び酸化物半導体膜１０７ｃにおいて、伝導帯下端のエネルギーが連続的に変化してもよい。
図１１（Ｂ）より、酸化物半導体膜１０７ｂがウェル（井戸）となり、トランジスタ１５３において、チャネルが酸化物半導体膜１０７ｂに形成されることがわかる。
図４に示すトランジスタ１５２は、酸化物半導体膜１０７ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜１０７ａおよび酸化物半導体膜１０７ｃを有しているため、酸化物半導体膜１０７ａと酸化物半導体膜１０７ｂとの界面、および酸化物半導体膜１０７ｃと酸化物半導体膜１０７ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜１０７ａおよび酸化物半導体膜１０７ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
図５に示すトランジスタ１５３は、酸化物半導体膜１０７ｂを構成する金属元素を一種以上含んでいる酸化物半導体膜１０７ｃを有しているため、酸化物半導体膜１０７ｃと酸化物半導体膜１０７ｂとの界面に界面準位を形成しにくくなる。よって、酸化物半導体膜１０７ｃを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきや変動を低減することができる。
＜半導体装置の構成４＞
次に、半導体装置の別の構成について、図６を用いて説明する。
図６（Ａ）乃至図６（Ｄ）に、半導体装置が有するトランジスタ１５４の上面図及び断面図を示す。図６（Ａ）はトランジスタ１５４の上面図であり、図６（Ｂ）及び図６（Ｄ）は、図６（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図６（Ｃ）は、図６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図６に示すトランジスタ１５４は、絶縁膜１０４を介して酸化物半導体膜１０６と重なる導電膜１２０を有することを特徴とする。すなわち、導電膜１２０は、ゲート電極として機能する。また、トランジスタ１５４は、デュアルゲート構造のトランジスタである。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
導電膜１１４及び導電膜１２０が接続せず、それぞれ異なる電位を印加することで、トランジスタ１５４のしきい値電圧を制御することができる。その場合の断面図の例を図６（Ｄ）に示す。なお、導電膜１１４及び導電膜１２０が接続されていない場合、いずれか一方に、トランジスタをオンオフするための信号を供給し、他方に、一定の電位を供給してもよい。または、図６（Ｂ）に示すように、導電膜１１４及び導電膜１２０が接続し、同じ電位を印加することで、初期特性バラつきの低減、−ＧＢＴ（−Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１０６においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１５４のオン電流が大きくなる共に、電界効果移動度が高くなる。トランジスタのチャネル長を２．５μｍ未満、または１．４５μｍ以上２．２μｍ以下とすることで、オン電流がさらに増大するとともに、電界効果移動度を高めることができる。
なお、導電膜１２０と、導電膜１１０及び導電膜１１２とは、互いに、重ならないようにしてもよい。その場合の一例を、図３９（Ａ）に示す。導電膜１１４と導電膜１２０とが接続されている場合には、導電膜１２０からノイズが入りにくくすることが出来る。
または、導電膜１２０と、導電膜１１０及び導電膜１１２とは、互いに、重なるようにしてもよい。その場合の一例を、図３９（Ｂ）に示す。導電膜１１４と導電膜１２０とが接続されておらず、導電膜１２０に一定の電位が供給されている場合には、酸化物半導体膜１０６の全体に、電位を供給することができる。
＜半導体装置の作製方法１＞
次に、図１に示すトランジスタ１５０の作製方法について、図７乃至図９を用いて説明する。
トランジスタ１５０を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学堆積）法やＡＬＤ（原子層成膜）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
図７（Ｃ）に示すように、基板１０２上に、絶縁膜１０４を形成する。
絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、基板１０２上に絶縁膜を形成した後、該絶縁膜に酸素を添加して、絶縁膜１０４を形成することができる。絶縁膜に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜に酸素を添加してもよい。
また、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、又は２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、又は１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、又は０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、加熱処理により酸素を放出することが可能な酸化シリコン膜又は酸化窒化シリコン膜を絶縁膜１０４として形成することができる。
ここでは、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜に酸素を添加する方法を図７（Ａ）及び図７（Ｂ）を用いて説明する。
図７（Ａ）に示すように、基板１０２上に絶縁膜１０３を形成する。
次に、図７（Ｂ）に示すように、絶縁膜１０３上に、酸素の脱離を抑制する膜１１９を形成する。次に、膜１１９を介して絶縁膜１０３に酸素１２１を添加する。
酸素の脱離を抑制する膜１１９として、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成する。
酸素の脱離を抑制する膜１１９の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすることができる。
膜１１９を介して絶縁膜１０３に酸素１２１を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。絶縁膜１０３上に膜１１９を設けて酸素を添加することで、膜１１９が絶縁膜１０３から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜１０３により多くの酸素を添加することができる。
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０３への酸素導入量を増加させることができる。
こののち、膜１１９を除去することで、図７（Ｃ）に示すように、基板１０２上に酸素が添加された絶縁膜１０４を形成することができる。なお、成膜後に十分に酸素が添加された絶縁膜１０４を形成できる場合においては、図７（Ｂ）に示す酸素を添加する処理を行わなくてもよい。
次に、図７（Ｄ）に示すように、絶縁膜１０４上に酸化物半導体膜１０６を形成する。次に、絶縁膜１０４及び酸化物半導体膜１０６上に絶縁膜１０８を形成する。
酸化物半導体膜１０６の形成方法について以下に説明する。絶縁膜１０４上にスパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により酸化物半導体膜を形成する。次に、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図７（Ｄ）に示すように、酸化物半導体膜１０６を形成することができる。この後、マスクを除去する。なお、酸化物半導体膜の一部をエッチングして酸化物半導体膜１０６を形成した後、加熱処理を行ってもよい。
また、酸化物半導体膜１０６として印刷法を用いることで、素子分離された酸化物半導体膜１０６を直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。なお、ＡＣ電源装置またはＤＣ電源装置を用いることで、ＣＡＡＣ−ＯＳ膜を形成することが可能である。また、ＲＦ電源装置を用いたスパッタリング法で酸化物半導体膜を形成するよりも、ＡＣ電源装置またはＤＣ電源装置を用いたスパッタリング法で酸化物半導体膜を形成した方が、膜厚の分布、膜組成の分布、または結晶性の分布が均一となるため好ましい。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。また、基板温度を２５℃以上１５０℃未満とすることで、微結晶酸化物半導体膜を形成することができる。
また、後述するＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、または−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、または１００体積％とする。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
ここでは、スパッタリング法により、厚さ３５ｎｍの酸化物半導体膜を形成した後、加熱処理を行い、絶縁膜１０４に含まれる酸素を酸化物半導体膜に移動させる。次に、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体膜１０６を形成する。
なお、加熱処理は、３５０℃より高く６５０℃以下、または４５０℃以上６００℃以下で行うことで、後述するＣＡＡＣ化率が、６０％以上１００％未満、または８０％以上１００％未満、または９０％以上１００％未満、または９５％以上９８％以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
絶縁膜１０８は、絶縁膜１０４の形成方法を適宜用いることができる。
絶縁膜１０８として酸化シリコン膜または酸化窒化シリコン膜をＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜１０８として、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、または４０以上８０以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜１０８として、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１０８として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜１０８を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成することができる。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波において、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１０８を形成することができる。
また、絶縁膜１０８を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１０８を形成することができる。
また、絶縁膜１０８として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
また、絶縁膜１０８として、ＭＯＣＶＤ法などの熱ＣＶＤ法、またはＡＬＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、絶縁膜１０８として、ＭＯＣＶＤ法などの熱ＣＶＤ法、またはＡＬＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。なお、ＡＬＤ法で形成することで、被覆率が高く、膜厚の薄い絶縁膜１０８を形成することが可能である。
また、絶縁膜１０８として、ＭＯＣＶＤ法などの熱ＣＶＤ法、またはＡＬＤ法を、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
ここでは、絶縁膜１０８として、プラズマＣＶＤ法により酸化窒化シリコン膜を形成する。
次に、図８（Ａ）に示すように、絶縁膜１０８上にリソグラフィ工程によりマスクを形成した後、絶縁膜１０８の一部をエッチングして、酸化物半導体膜１０６の一部が露出する開口部１４０ａ及び開口部１４０ｂを形成する。
絶縁膜１０８をエッチングする方法は、ウエットエッチング法または／及びドライエッチング法を適宜用いることができる。
次に、図８（Ｂ）に示すように、酸化物半導体膜１０６及び絶縁膜１０８上に導電膜１０９を形成する。
導電膜１０９として例えば低抵抗材料を用いる場合、酸化物半導体膜に低抵抗材料が混入すると、トランジスタの電気特性の不良が生じてしまう。本実施の形態では、導電膜１０９を形成する前に絶縁膜１０８を形成することで、酸化物半導体膜１０６のチャネルが導電膜１０９に接しないため、トランジスタの電気特性、代表的にはしきい値電圧の変動量を抑えることができる。
導電膜１０９は、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。
また、ＡＬＤを利用する成膜装置により導電膜１０９としてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
次に、図８（Ｃ）に示すように、導電膜１０９上に、リソグラフィ工程によりマスク１１１を形成した後、エッチング溶液または／及びエッチングガス１２３に導電膜１０９を曝して、導電膜１１０、導電膜１１２、及び導電膜１１４を形成する。なお、導電膜１１０、導電膜１１２、及び導電膜１１４は、導電膜１０９を加工することで形成されるため、同一の金属、別言すると同一の金属元素を含む構造となる。
導電膜１０９をエッチングする方法は、ウエットエッチング法または／及びドライエッチング法を適宜用いることができる。なお、導電膜１０９をエッチングした後、絶縁膜１０８の側面の残留物を除去するための洗浄工程を行ってもよい。この結果、ゲート電極として機能する導電膜１１４と酸化物半導体膜１０６の間のリーク電流を低減することが可能である。
なお、導電膜１１０、導電膜１１２、及び導電膜１１４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
次に、図８（Ｄ）に示すように、マスク１１１を残したまま、酸化物半導体膜１０６に不純物元素１１７を添加する。この結果、酸化物半導体膜においてマスク１１１に覆われていない領域に不純物元素が添加される。なお、不純物元素１１７の添加により、酸化物半導体膜には酸素欠損が形成される。
不純物元素１１７の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置やプラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素１１７の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いて不純物元素１１７を酸化物半導体膜１０６に添加することで、希ガスと、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、及び塩素の一以上とを同時に酸化物半導体膜１０６に添加することができる。
または、希ガスを酸化物半導体膜１０６に添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０６に添加してもよい。
または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０６に添加した後、希ガスを酸化物半導体膜１０６に添加してもよい。
不純物元素１１７の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃｍ２とすればよい。
ここで、酸化物半導体膜１０６に不純物元素１１７を添加した際の、膜厚方向における不純物元素が添加された領域の概念図を図１０（Ａ）（Ｂ）（Ｃ）に示す。図１０（Ａ）（Ｂ）（Ｃ）は、酸化物半導体膜１０６近傍の拡大図である。
図１０（Ａ）に示すように、不純物元素１１７の添加領域は、絶縁膜１０４、酸化物半導体膜１０６、及び絶縁膜１０８に形成される場合がある。なお、酸化物半導体膜１０６が露出する領域の深さ方向において、添加領域の端部１３５は、絶縁膜１０４中に位置する。なお、深さ方向とは、酸化物半導体膜１０６の膜厚方向と平行であって、且つ絶縁膜１０８から絶縁膜１０４へ向かって進む方向である。
または、図１０（Ｂ）に示すように、不純物元素１１７の添加領域は、酸化物半導体膜１０６及び絶縁膜１０８に形成される場合がある。なお、酸化物半導体膜１０６が露出する領域の深さ方向において、添加領域の端部１３６は、絶縁膜１０４及び酸化物半導体膜１０６の界面に位置する。
または、図１０（Ｃ）に示すように、不純物元素１１７の添加領域は、酸化物半導体膜１０６及び絶縁膜１０８に形成される場合がある。なお、酸化物半導体膜１０６が露出する領域の深さ方向において、添加領域の端部１３７は、酸化物半導体膜１０６中に位置する。
この結果、酸化物半導体膜１０６に低抵抗領域を形成することができる。具体的には、図２に示す領域１０６ｂ及び領域１０６ｃを形成することができる。なお、領域１０６ｃは、絶縁膜１０８を介して酸化物半導体膜１０６に添加されるため、領域１０６ｂと比較して不純物元素の濃度が低い。こののち、図９（Ａ）に示すように、マスク１１１を取り除く。
なお、ここでは、マスク１１１を用いて、酸化物半導体膜１０６に不純物元素１１７を添加したが、マスク１１１を除去した後、導電膜１１０、導電膜１１２、及び導電膜１１４をマスクとして酸化物半導体膜１０６に不純物元素１１７を添加してもよい。
こののち、加熱処理を行い、不純物元素１１７が添加された領域の導電性をさらに高めてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とする。
次に、図９（Ｂ）に示すように、酸化物半導体膜１０６、絶縁膜１０８、導電膜１１０、導電膜１１２、及び導電膜１１４上に絶縁膜１１６を形成し、絶縁膜１１６上に絶縁膜１１８を形成する。
絶縁膜１１６及び絶縁膜１１８は、絶縁膜１０４及び絶縁膜１０８の形成方法を適宜用いることができる。
なお、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、加熱処理により酸素を放出することが可能な酸化シリコン膜または酸化窒化シリコン膜を絶縁膜１１６として形成することができる。
または、酸化物半導体膜１０６、導電膜１１０、導電膜１１２、及び導電膜１１４上にアルミニウム膜若しくは酸化アルミニウム膜を形成した後、加熱処理を行うことで、図２の領域１０６ｂにおいて、酸化物半導体膜１０６に含まれる酸素がアルミニウム膜若しくは酸化アルミニウム膜と反応し、絶縁膜１１６として酸化アルミニウム膜が形成されるとともに、図２の領域１０６ｂにおいて、酸素欠損が形成される。この結果、さらに領域１０６ｂの導電性を高めることが可能である。
こののち、加熱処理を行い、不純物元素１１７が添加された領域の導電性をさらに高めてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とする。
以上の工程により、トランジスタを作製することができる。
＜半導体装置の作製方法２＞
図３に示すトランジスタ１５１の作製方法を説明する。なお、ここでは、トランジスタ１５１の導電膜１１０、導電膜１１２、及び導電膜１１４に含まれる導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃの形成工程と、酸化物半導体膜１０６に不純物元素１１７を添加する工程について説明する。
図７及び図８（Ａ）乃至図８（Ｃ）の工程を経て、基板１０２上に絶縁膜１０４、酸化物半導体膜１０６、絶縁膜１０８、導電膜１１０、導電膜１１２、導電膜１１４、及びマスク１１１を形成する。
次に、図８（Ｄ）に示すように、酸化物半導体膜１０６に不純物元素１１７を添加する。
次に、マスク１１１を除去する。
次に、導電膜１１０、導電膜１１２、導電膜１１４のそれぞれに含まれる導電膜１１０ｂ、導電膜１１２ｂ、導電膜１１４ｂを還元性雰囲気で発生させたプラズマに曝し、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂの表面の酸化物を還元する。次に、２００℃以上４００℃以下で加熱しながら、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂをシランに曝す。次に、導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂを、アンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成することができる。
なお、アンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝す際において、酸化物半導体膜１０６がアンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝されるため、酸化物半導体膜１０６に窒素または／及び水素を添加することが可能である。
なお、酸化物半導体膜１０６に不純物元素１１７を添加する前に、マスク１１１を除去し、導電膜１１０、導電膜１１２、及び導電膜１１４に含まれる導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃを形成してもよい。
こののち、図９（Ｂ）の工程を経てトランジスタ１５１を作製することができる。
本実施の形態に示すトランジスタは、導電膜１１０及び導電膜１１２と、導電膜１１４とが重ならないため、寄生容量を低減することが可能であり、オン電流が大きい。また、本実施の形態に示すトランジスタは、安定して低抵抗領域を形成することが可能なため、従来と比べ、オン電流は向上し、トランジスタの電気特性のバラツキが低減する。
なお、本実施の形態において、チャネルなどにおいて、酸化物半導体膜を用いた場合の例を示したが、本発明の実施形態の一態様は、これに限定されない。例えば、チャネルやその近傍、ソース領域、ドレイン領域などにおいて、場合によっては、または、状況に応じて、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１２乃至図２２を用いて説明する。なお、本実施の形態は、実施の形態１と比較して、低抵抗領域の作製方法が異なる。
＜半導体装置の構成５＞
図１２に、半導体装置に含まれるトランジスタの一例として、トップゲート構造のトランジスタを示す。
図１２（Ａ）乃至図１２（Ｃ）に、半導体装置が有するトランジスタ１９０の上面図及び断面図を示す。図１２（Ａ）はトランジスタ１９０の上面図であり、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図１２に示すトランジスタ１９０は、基板１６２上に形成された絶縁膜１６４上の酸化物半導体膜１６６と、酸化物半導体膜１６６に接する絶縁膜１６８と、絶縁膜１６８の開口部１８０ａの一部において酸化物半導体膜１６６と接する導電膜１７０と、絶縁膜１６８の開口部１８０ｂの一部において酸化物半導体膜１６６と接する導電膜１７２と、絶縁膜１６８を介して酸化物半導体膜１６６と重なる導電膜１７４とを有する。なお、トランジスタ１９０上に絶縁膜１７６が設けられている。また、絶縁膜１７６上に絶縁膜１７８が設けられてもよい。
酸化物半導体膜１６６において、導電膜１７０、導電膜１７２、及び導電膜１７４と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。さらに、不純物元素としてホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、及び塩素等が酸化物半導体膜１６６に含まれてもよい。
また、絶縁膜１７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。絶縁膜１７６が酸化物半導体膜１６６に接することで、絶縁膜１７６に含まれる水素が酸化物半導体膜１６６に拡散する。この結果、酸化物半導体膜１６６であって、絶縁膜１７６と接する領域においては、水素が多く含まれる。
不純物元素として、希ガス元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。酸化物半導体膜に含まれる酸素欠損と水素の相互作用により、酸化物半導体膜は導電率が高くなる。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャリアである電子が生成される。この結果、導電率が高くなる。
ここで、酸化物半導体膜１６６近傍の拡大図を図１３に示す。図１３に示すように、酸化物半導体膜１６６は、導電膜１７０または導電膜１７２と接する領域１６６ａと、絶縁膜１７６と接する領域１６６ｂと、絶縁膜１６８と重なる領域１６６ｃ及び領域１６６ｄとを有する。
領域１６６ａは、ソース領域及びドレイン領域として機能する。導電膜１７０及び導電膜１７２と接する領域１６６ａは、実施の形態１に示す領域１０６ａと同様に、導電性が高まり、ソース領域及びドレイン領域として機能する。
領域１６６ｂ及び領域１６６ｃは、低抵抗領域として機能する。領域１６６ｂ及び領域１６６ｃには不純物元素として少なくとも希ガス及び水素が含まれる。なお、領域１６６ｂの方が領域１６６ｃより不純物元素濃度が高い。また、導電膜１７４の側面がテーパ形状を有する場合、領域１６６ｃの一部が、導電膜１７４と重なってもよい。
酸化物半導体膜１６６がスパッタリング法で形成される場合、領域１６６ａ乃至領域１６６ｄはそれぞれ希ガス元素を含み、且つ領域１６６ａ及び領域１６６ｄと比較して、領域１６６ｂ及び領域１６６ｃの方が希ガス元素の濃度が高い。これは、酸化物半導体膜１６６がスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体膜１６６に希ガスが含まれること、並びに領域１６６ｂ及び領域１６６ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。なお、領域１６６ｂ及び領域１６６ｃにおいて、領域１６６ａ及び領域１６６ｄと異なる希ガス元素が添加されていてもよい。
また、領域１６６ｂ及び領域１６６ｃにおいて、水素の量と比較して酸素欠損の量が多い場合、水素の量を制御することで、領域１６６ｂ及び領域１６６ｃのキャリア密度を制御することができる。又は、領域１６６ｂ及び領域１６６ｃにおいて、酸素欠損の量と比較して水素の量が多い場合、酸素欠損の量を制御することで、領域１６６ｂ及び領域１６６ｃのキャリア密度を制御することができる。なお、領域１６６ｂ及び領域１６６ｃのキャリア密度を５×１０１８個／ｃｍ３以上、好ましくは１×１０１９個／ｃｍ３以上、さらに好ましくは１×１０２０個／ｃｍ３以上とすることで、チャネルとソース領域及びドレイン領域との間の抵抗が小さく、オン電流の大きいトランジスタを作製することが可能である。
また、領域１６６ｂは絶縁膜１７６と接するため、領域１６６ａ及び領域１６６ｄと比較して、領域１６６ｂの方が水素の濃度が高い。また、領域１６６ｂから領域１６６ｃに水素が拡散する場合、領域１６６ｃは、領域１６６ａ及び領域１６６ｄと比較して水素濃度が高い。但し、領域１６６ｃより領域１６６ｂの方が、水素濃度が高い。
領域１６６ｂ及び領域１６６ｃにおいて、二次イオン質量分析法により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、または１×１０２０ａｔｏｍｓ／ｃｍ３以上、または５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。なお、領域１６６ａ及び領域１６６ｄの二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、または５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素として、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、または塩素が酸化物半導体膜１６６に添加される場合、領域１６６ｂ及び領域１６６ｃにのみ不純物元素を有する。このため、領域１６６ａ及び領域１６６ｄと比較して、領域１６６ｂ及び領域１６６ｃの方が不純物元素の濃度が高い。なお、領域１６６ｂ及び領域１６６ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、または５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
領域１６６ｄと比較して、領域１６６ｂ及び領域１６６ｃは、水素濃度が高く、且つ希ガス元素の添加による酸素欠損量が多い。このため、導電性が高くなり、低抵抗領域として機能する。代表的には、領域１６６ｂ及び領域１６６ｃの抵抗率として、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、または１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満とすることができる。
なお、領域１６６ｂ及び領域１６６ｃにおいて、水素の量は酸素欠損の量と同じまたは少ない方と、水素が酸素欠損に捕獲されやすく、チャネルである領域１６６ｄに拡散しにくい。この結果、ノーマリーオフ特性のトランジスタを作製することができる。
領域１６６ｄは、チャネルとして機能する。
絶縁膜１６８において、酸化物半導体膜１６６及び導電膜１７４と重なる領域はゲート絶縁膜として機能する。また、絶縁膜１６８において、酸化物半導体膜１６６と、導電膜１７０及び導電膜１７２とが重なる領域は層間絶縁膜として機能する。
導電膜１７０及び導電膜１７２は、ソース電極及びドレイン電極として機能する。また、導電膜１７４は、ゲート電極として機能する。
本実施の形態に示すトランジスタ１９０は、チャネルとして機能する領域１６６ｄと、ソース領域及びドレイン領域として機能する領域１６６ａとの間に、低抵抗領域として機能する領域１６６ｂ及び領域１６６ｃを有する。チャネルとソース領域及びドレイン領域との間の抵抗を低減することが可能であり、トランジスタ１９０は、オン電流が大きく、電界効果移動度が高い。
また、トランジスタ１９０の作製工程において、ゲート電極として機能する導電膜１７４と、ソース電極及びドレイン電極として機能する導電膜１７０及び導電膜１７２とが同時に形成される。このため、トランジスタ１９０において、導電膜１７４と、導電膜１７０及び導電膜１７２とが重ならず、導電膜１７４と、導電膜１７０及び導電膜１７２との間の寄生容量を低減することが可能である。この結果、基板１６２として大面積基板を用いた場合、導電膜１７０、導電膜１７２、及び導電膜１７４における信号遅延を低減することが可能である。
また、トランジスタ１９０において、導電膜１７０、導電膜１７２、及び導電膜１７４をマスクとして、希ガス元素を酸化物半導体膜１６６に添加することで、酸素欠損を有する領域が形成される。さらに、酸素欠損を有する領域が、水素を含む絶縁膜１７６と接するため、絶縁膜１７６に含まれる水素が酸素欠損を有する領域に拡散することで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領域を形成することができる。
また、本実施の形態に示すトランジスタは、領域１６６ｂ及び領域１６６ｃに、希ガスを添加することで、酸素欠損を形成するとともに、水素を添加している。このため、領域１６６ｂ及び領域１６６ｃにおける導電率を高めることが可能であるとともに、トランジスタごとの領域１６６ｂ及び領域１６６ｃの導電率のばらつきを低減することが可能である。すなわち、領域１６６ｂ及び領域１６６ｃに希ガス及び水素を添加することで、領域１６６ｂ及び領域１６６ｃの導電率の制御が可能である。
以下に、図１２に示す構成の詳細について説明する。
基板１６２としては、実施の形態１に示す基板１０２を適宜用いることができる。
絶縁膜１６４としては、実施の形態１に示す絶縁膜１０４に示す材料を適宜用いることができる。
酸化物半導体膜１６６としては、実施の形態１に示す酸化物半導体膜１０６に示す材料及び構造を適宜用いることができる。
絶縁膜１６８としては、実施の形態１に示す絶縁膜１１８に示す材料を適宜用いることができる。
導電膜１７０、導電膜１７２、及び導電膜１７４としては、実施の形態１に示す導電膜１１０、導電膜１１２、及び導電膜１１４に示す材料を適宜用いることができる。
絶縁膜１７６は水素を含む膜であり、代表的には窒化物絶縁膜がある。窒化物絶縁膜としては、窒化シリコン、窒化アルミニウム等を用いて形成することができる。
絶縁膜１７８としては、実施の形態１に示す絶縁膜１１８に示す材料を適宜用いることができる。
＜半導体装置の構成６＞
次に、半導体装置の別の構成について、図１４を用いて説明する。
図１４（Ａ）乃至図１４（Ｃ）に、半導体装置が有するトランジスタ１９１の上面図及び断面図を示す。図１４（Ａ）はトランジスタ１９１の上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１４（Ｃ）は、図１４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図１４に示すトランジスタ１９１は、導電膜１７０、導電膜１７２、及び導電膜１７４が、それぞれ３層構造であることを特徴とする。また、絶縁膜１６４が、窒化物絶縁膜１６４ａ及び酸化物絶縁膜１６４ｂの積層構造であることを特徴とする。その他の構成は、トランジスタ１９０と同様であり、同様の効果を奏する。
はじめに、導電膜１７０、導電膜１７２、及び導電膜１７４について説明する。
導電膜１７０は、導電膜１７０ａと、導電膜１７０ｂと、導電膜１７０ｃとが順に積層されており、且つ導電膜１７０ａ及び導電膜１７０ｃは、導電膜１７０ｂの表面を覆っている。すなわち、導電膜１７０ａ及び導電膜１７０ｃは、導電膜１７０ｂの保護膜として機能する。
導電膜１７０と同様に、導電膜１７２は、導電膜１７２ａと、導電膜１７２ｂと、導電膜１７２ｃとが順に積層されており、且つ導電膜１７２ａ及び導電膜１７２ｃは、導電膜１７２ｂの表面を覆っている。
導電膜１７０と同様に、導電膜１７４は、導電膜１７４ａと、導電膜１７４ｂと、導電膜１７４ｃとが順に積層されており、且つ導電膜１７４ａ及び導電膜１７４ｃは、導電膜１７４ｂの表面を覆っている。
導電膜１７０ａ、導電膜１７２ａ、及び導電膜１７４ａとしては、実施の形態１に示す導電膜１１０ａ、導電膜１１２ａ、及び導電膜１１４ａと同様に、導電膜１７０ｂ、導電膜１７２ｂ、導電膜１７４ｂに含まれる金属元素が、酸化物半導体膜１６６に拡散するのを防ぐ材料を適宜用いることができる。
導電膜１７０ｂ、導電膜１７２ｂ、及び導電膜１７４ｂとしては、実施の形態１に示す導電膜１１０ｂ、導電膜１１２ｂ、及び導電膜１１４ｂと同様に、低抵抗材料を適宜用いることができる。
導電膜１７０ｃ、導電膜１７２ｃ、及び導電膜１７４ｃとしては、実施の形態１に示す導電膜１１０ｃ、導電膜１１２ｃ、及び導電膜１１４ｃと同様に、導電膜１７０ｂ、導電膜１７２ｂ、及び導電膜１７４ｂに含まれる金属元素が不動態化された膜を用いて形成することが可能である。この結果、導電膜１７０ｂ、導電膜１７２ｂ、及び導電膜１７４ｂに含まれる金属元素が、絶縁膜１７６の形成工程において酸化物半導体膜１６６に移動することを防ぐことができる。
次に、窒化物絶縁膜１６４ａ及び酸化物絶縁膜１６４ｂが積層された絶縁膜１６４について説明する。
窒化物絶縁膜１６４ａ及び酸化物絶縁膜１６４ｂとしてはそれぞれ、実施の形態１に示す窒化物絶縁膜１０４ａ及び酸化物絶縁膜１０４ｂに示す材料を適宜用いることができる。
＜半導体装置の構成７＞
次に、半導体装置の別の構成を図１５及び図１６を用いて説明する。
図１５（Ａ）乃至図１５（Ｃ）に、半導体装置が有するトランジスタ１９２の上面図及び断面図を示す。図１５（Ａ）はトランジスタ１９２の上面図であり、図１５（Ｂ）は、図１５（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図１５に示すトランジスタ１９２は、酸化物半導体膜１６６が多層構造であることを特徴とする。具体的には、酸化物半導体膜１６６は、絶縁膜１６４と接する酸化物半導体膜１６７ａと、酸化物半導体膜１６７ａに接する酸化物半導体膜１６７ｂと、酸化物半導体膜１６７ｂ、導電膜１７０、導電膜１７２、絶縁膜１６８、及び絶縁膜１７６と接する酸化物半導体膜１６７ｃとを有する。その他の構成は、トランジスタ１９０と同様であり、同様の効果を奏する。
酸化物半導体膜１６７ａ、酸化物半導体膜１６７ｂ、及び酸化物半導体膜１６７ｃはそれぞれ、実施の形態１に示す酸化物半導体膜１０７ａ、酸化物半導体膜１０７ｂ、及び酸化物半導体膜１０７ｃに示す材料及び結晶構造を適宜用いることができる。
酸化物半導体膜１６７ｂと比較して酸素欠損の生じにくい酸化物半導体膜１６７ａ及び酸化物半導体膜１６７ｃをそれぞれ酸化物半導体膜１６７ｂの上面及び下面に接して設けることで、酸化物半導体膜１６７ｂにおける酸素欠損を低減することができる。また、酸化物半導体膜１６７ｂは、酸化物半導体膜１６７ｂを構成する金属元素の一以上を有する酸化物半導体膜１６７ａ及び酸化物半導体膜１６７ｃと接するため、酸化物半導体膜１６７ａと酸化物半導体膜１６７ｂとの界面、酸化物半導体膜１６７ｂと酸化物半導体膜１６７ｃとの界面における界面準位密度が極めて低い。このため、酸化物半導体膜１６７ｂに含まれる酸素欠損を低減することが可能である。
また、酸化物半導体膜１６７ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、酸化物半導体膜１６７ｂを構成する金属元素を一種以上含む酸化物半導体膜１６７ｃが酸化物半導体膜１６７ｂに接して設けられるため、酸化物半導体膜１６７ｂと酸化物半導体膜１６７ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、酸化物半導体膜１６７ａ及び酸化物半導体膜１６７ｃは、絶縁膜１６４及び絶縁膜１６８の構成元素、または導電膜１７０及び導電膜１７２の構成元素が酸化物半導体膜１６７ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア膜としても機能する。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性のばらつきが低減されたトランジスタである。
図１５と異なる構造のトランジスタを図１６に示す。
図１６（Ａ）乃至図１６（Ｃ）に、半導体装置が有するトランジスタ１９３の上面図及び断面図を示す。図１６（Ａ）はトランジスタ１９３の上面図であり、図１６（Ｂ）は、図１６（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１６（Ｃ）は、図１６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図１６に示すトランジスタ１９３のように、酸化物半導体膜１６６が、絶縁膜１６４と接する酸化物半導体膜１６７ｂと、酸化物半導体膜１６７ｂ及び絶縁膜１６８と接する酸化物半導体膜１６７ｃとの積層構造であってもよい。その他の構成は、トランジスタ１９０と同様であり、同様の効果を奏する。
＜半導体装置の構成８＞
次に、半導体装置の別の構成について、図１７を用いて説明する。
図１７（Ａ）乃至図１７（Ｃ）に、半導体装置が有するトランジスタ１９４の上面図及び断面図を示す。図１７（Ａ）はトランジスタ１９４の上面図であり、図１７（Ｂ）は、図１７（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図１７（Ｃ）は、図１７（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図１７に示すトランジスタ１９４は、絶縁膜１６４を介して酸化物半導体膜１６６と重なる導電膜１８１を有することを特徴とする。すなわち、導電膜１８１は、ゲート電極として機能する。また、トランジスタ１９４は、デュアルゲート構造のトランジスタである。
導電膜１７４及び導電膜１８１が接続せず、それぞれ異なる電位を印加することで、トランジスタ１９４のしきい値電圧を制御することができる。または、図１７（Ｂ）に示すように、開口部１８３を介して導電膜１７４及び導電膜１８１が接続し、同じ電位を印加することで、初期特性バラつきの低減、−ＧＢＴストレス試験の劣化の抑制、及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１６６においてキャリアの流れる領域が膜厚方向において大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１９４のオン電流が大きくなる共に、電界効果移動度が高くなる。トランジスタのチャネル長を２．５μｍ未満、または１．４５μｍ以上２．２μｍ以下とすることで、オン電流がさらに増大するとともに、電界効果移動度を高めることができる。
＜半導体装置の構成９＞
次に、半導体装置の別の構成について、図２５及び図２６を用いて説明する。
図２５（Ａ）乃至図２５（Ｃ）に、半導体装置が有するトランジスタ１５０Ａの上面図及び断面図を示す。図２５（Ａ）はトランジスタ１５０Ａの上面図であり、図２５（Ｂ）は、図２５（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図２５（Ｃ）は、図２５（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。また、図２６（Ａ）乃至図２６（Ｃ）に、半導体装置が有するトランジスタ１９０Ａの上面図及び断面図を示す。図２６（Ａ）はトランジスタ１９０Ａの上面図であり、図２６（Ｂ）は、図２６（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図であり、図２６（Ｃ）は、図２６（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図である。
図２５に示すトランジスタ１５０Ａは、図１に示すトランジスタ１５０の変形例であり、トランジスタ１５０が有する絶縁膜１０８の形状と相違する。図２５に示すトランジスタ１５０Ａにおいては、絶縁膜１０８が島状に分離された構成である。その他の構成は、トランジスタ１５０と同様であり、同様の効果を奏する。
図２６に示すトランジスタ１９０Ａは、図１２に示すトランジスタ１９０の変形例であり、トランジスタ１９０が有する絶縁膜１６８の形状と相違する。図２６に示すトランジスタ１９０Ａにおいては、絶縁膜１６８が島状に分離された構成である。その他の構成は、トランジスタ１９０と同様であり、同様の効果を奏する。
絶縁膜１０８を島状に分離することで、酸化物半導体膜１０６と導電膜１１０及び導電膜１１２の接触面積を増加させることができる。したがって、酸化物半導体膜１０６と導電膜１１０及び導電膜１１２の接触抵抗を低減させることができる。または、絶縁膜１６８を島状に分離することで、酸化物半導体膜１６６と導電膜１７０及び導電膜１７２の接触面積を増加させることができる。したがって、酸化物半導体膜１６６と導電膜１７０及び導電膜１７２の接触抵抗を低減させることができる。なお、図１に示すトランジスタ１５０または図１２に示すトランジスタ１９０のように、絶縁膜１０８または絶縁膜１６８を島状に分離しない構造を用いる場合、酸化物半導体膜１０６または酸化物半導体膜１６６の外周部を絶縁膜１０８または絶縁膜１６８により覆う構造とすることができる。該構造の場合、酸化物半導体膜１０６または酸化物半導体膜１６６に入り込みうる不純物を抑制できるため好適である。なお、絶縁膜１０８を島状に分離しない場合、ゲート電極として機能する導電膜１１４と、ソース電極として機能する導電膜１１０及びドレイン電極として機能する導電膜１１２は、少なくとも一部が同一平面上に形成される構造となる。また、絶縁膜１６８を島状に分離しない場合、ゲート電極として機能する導電膜１７４と、ソース電極として機能する導電膜１７０及びドレイン電極として機能する導電膜１７２は、少なくとも一部が同一平面上に形成される構造となる。
＜半導体装置の構成１０＞
次に、半導体装置の別の構成について、図３８を用いて説明する。
図３８（Ａ）に、半導体装置が有するトランジスタ１９０Ｂの断面図を示す。また、図３８（Ｂ）に酸化物半導体膜１６６に不純物元素が添加された場合の、膜厚方向における概念図を示す。なお、図３８（Ａ）に示すトランジスタ１９０Ｂの上面図及びチャネル幅方向の断面図については、それぞれ図１２（Ａ）に示す上面図、及び図１２（Ｂ）に示す断面図と同様であるため、ここでの説明は省略する。
図３８（Ａ）に示すトランジスタ１９０Ｂは、図１２に示すトランジスタ１９０の変形例であり、トランジスタ１９０が有する導電膜１７０、導電膜１７２、及び導電膜１７４の構造と相違する。また、図３８（Ａ）に示すトランジスタ１９０Ｂは、トランジスタ１９０が有する絶縁膜１６８、絶縁膜１７６、及び絶縁膜１７８の断面形状と相違する。図３８（Ａ）に示すトランジスタ１９０Ｂにおいては、導電膜１７０、導電膜１７２、及び導電膜１７４が、それぞれ２層の積層構造であり、絶縁膜１６８、絶縁膜１７６、及び絶縁膜１７８の端部の形状の一部が曲率を有している。その他の構成は、トランジスタ１９０と同様であり、同様の効果を奏する。
導電膜１７０は、導電膜１７０ｄと導電膜１７０ｅの積層構造であり、導電膜１７２は、導電膜１７２ｄと導電膜１７２ｅの積層構造であり、導電膜１７４は、導電膜１７４ｄと導電膜１７４ｅの積層構造である。導電膜１７０ｄ、導電膜１７４ｄ、及び導電膜１７２ｄとしては、例えば窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン等の窒化金属膜を用いることができる。
導電膜１７０ｅ、導電膜１７２ｅ、及び導電膜１７４ｅとしては、低抵抗な金属材料により形成することができる。該低抵抗な金属材料としては、例えば、アルミニウム、銅、銀などが挙げられる。また、導電膜１７０ｅ、導電膜１７２ｅ、及び導電膜１７４ｅとしては、上記低抵抗な金属材料の他に、タングステンまたはモリブデンを用いてもよい。
また、導電膜１７０において、導電膜１７０ｅよりも導電膜１７０ｄの端部が外側に突出した形状である。また、導電膜１７２において、導電膜１７２ｅよりも導電膜１７２ｄの端部が外側に突出した形状である。また、導電膜１７４において、導電膜１７４ｅよりも導電膜１７４ｄの端部が外側に突出した形状である。このように、導電膜１７０、導電膜１７２、及び導電膜１７４の形状を２層の積層構造とし、下層の導電膜が突出した形状とすることができる。下層の導電膜が突出した形状とすることで、不純物を添加する際に、下層の導電膜が不純物の通過を抑制できる場合がある。
また、導電膜１７０、導電膜１７２、及び導電膜１７４の加工方法としては、例えば、ドライエッチング法が挙げられる。該ドライエッチング法を用いて、導電膜１７０、導電膜１７２、及び導電膜１７４を加工する際に、絶縁膜１６８の端部の一部が削られ、該端部の形状が曲率を有する形状となる場合がある。また、絶縁膜１６８の端部の形状が曲率を有する形状となる場合、絶縁膜１６８の上方に形成される絶縁膜１７６及び絶縁膜１７８の形状も絶縁膜１６８の影響により、端部の一部に曲率を有する場合がある。
次に、図３８（Ｂ）を用いて、図３８（Ａ）に示すトランジスタ１９０Ｂの酸化物半導体膜１６６に不純物元素が添加された場合の、膜厚方向における概念図について、以下説明する。
図３８（Ｂ）において、酸化物半導体膜１６６は、領域１６６ｘと領域１６６ｙを有する。酸化物半導体膜１６６が例えば、結晶性の酸化物半導体膜の場合、領域１６６ｙは、領域１６６ｘに比べ結晶性が高い。該結晶性の違いは、不純物元素を添加する際に、領域１６６ｘにダメージが入ってしまい結晶性が低下するためである。
＜半導体装置の作製方法３＞
次に、図１２に示すトランジスタ１９０の作製方法について、図１８乃至図２０を用いて説明する。
図１８（Ａ）に示すように、基板１６２上に、絶縁膜１６４を形成する。
絶縁膜１６４は、実施の形態１に示す絶縁膜１０４の形成方法を適宜用いることができる。
次に、図１８（Ｂ）に示すように、絶縁膜１６４上に酸化物半導体膜１６６を形成する。次に、絶縁膜１６４及び酸化物半導体膜１６６上に絶縁膜１６８を形成する。酸化物半導体膜１６６及び絶縁膜１６８はそれぞれ、実施の形態１に示す酸化物半導体膜１０６及び絶縁膜１０８の形成方法を適宜用いることができる。
次に、図１９（Ａ）に示すように、絶縁膜１６８上にリソグラフィ工程によりマスクを形成した後、絶縁膜１６８の一部をエッチングして、酸化物半導体膜１６６の一部を露出する開口部１８０ａ及び開口部１８０ｂを形成する。
次に、図１９（Ｂ）に示すように、酸化物半導体膜１６６及び絶縁膜１６８上に導電膜１６９を形成する。
導電膜１６９は、実施の形態１に示す導電膜１０９の形成方法を適宜用いることができる。
次に、図１９（Ｃ）に示すように、導電膜１６９上に、リソグラフィ工程によりマスク１１１を形成した後、エッチング溶液または／及びエッチングガス１６７に導電膜１６９を曝して、導電膜１７０、導電膜１７２、及び導電膜１７４を形成する。
導電膜１６９をエッチングする方法は、ウエットエッチング法または／及びドライエッチング法を適宜用いることができる。
なお、導電膜１７０、導電膜１７２、及び導電膜１７４は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
次に、図１９（Ｄ）に示すように、マスク１１１を残したまま、酸化物半導体膜１６６に不純物元素１７７として希ガスを添加する。この結果、酸化物半導体膜においてマスク１１１に覆われていない領域に不純物元素が添加される。なお、不純物元素１７７の添加により、酸化物半導体膜には酸素欠損が形成される。
不純物元素１７７の添加方法としては、実施の形態１に示す不純物元素１１７の添加方法を適宜用いることができる。
ここで、酸化物半導体膜１６６に不純物元素１７７を添加した際の、膜厚方向における不純物元素が添加された領域の概念図を図２１に示す。図２１は、酸化物半導体膜１６６近傍の拡大図である。
図２１（Ａ）に示すように、不純物元素１７７の添加領域は、絶縁膜１６４、酸化物半導体膜１６６、及び絶縁膜１６８に形成される場合がある。なお、酸化物半導体膜１６６が露出する領域の深さ方向において、添加領域の端部１９５は、絶縁膜１６４中に位置する。
または、図２１（Ｂ）に示すように、不純物元素１７７の添加領域は、酸化物半導体膜１６６及び絶縁膜１６８に形成される場合がある。なお、酸化物半導体膜１６６が露出する領域の深さ方向において、添加領域の端部１９６は、絶縁膜１６４及び酸化物半導体膜１６６の界面に位置する。
または、図２１（Ｃ）に示すように、不純物元素１７７の添加領域は、酸化物半導体膜１６６及び絶縁膜１６８に形成される場合がある。なお、酸化物半導体膜１６６が露出する領域の深さ方向において、添加領域の端部１９７は、酸化物半導体膜１６６中に位置する。
こののち、図２０（Ａ）に示すように、マスク１１１を取り除く。
なお、ここでは、マスク１１１を用いて、酸化物半導体膜１６６に不純物元素１７７を添加したが、マスク１１１を除去した後、導電膜１７０、導電膜１７２、及び導電膜１７４をマスクとして酸化物半導体膜１６６に不純物元素１７７を添加してもよい。
また、導電膜１６９の形成工程、導電膜１６９のエッチング工程、又はのちの絶縁膜１７６の形成工程において、酸化物半導体膜１６６にダメージが入り、酸素欠損が形成される場合は、不純物元素１７７の添加を行わなくてもよい。
次に、図２０（Ｂ）に示すように、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７０、導電膜１７２、及び導電膜１７４上に、絶縁膜１７６を形成し、絶縁膜１７６上に絶縁膜１７８を形成してもよい。
絶縁膜１７６の形成方法としては、スパッタリング法、ＣＶＤ法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法等がある。なお、シラン及びアンモニア、又はシラン及び窒素を原料ガスに用いたプラズマＣＶＤ法により、水素を含む窒化シリコン膜を形成することができる。また、プラズマＣＶＤ法を用いることで、酸化物半導体膜１６６にダメージを与えることが可能であり、酸化物半導体膜１６６に酸素欠損を形成することができる。
絶縁膜１７６には水素が含まれているため、酸化物半導体膜１６６において、不純物元素が添加された領域と絶縁膜１７６とが接することで、絶縁膜１７６に含まれる水素が酸化物半導体膜であって、且つ不純物元素が添加された領域に移動する。不純物元素が添加された領域には酸素欠損が含まれるため、酸化物半導体膜１６６に低抵抗領域を形成することができる。具体的には、図１３に示す領域１６６ｂ及び領域１６６ｃを形成することができる。なお、領域１６６ｃは、絶縁膜１６８を介して酸化物半導体膜１６６に添加されるため、領域１６６ｂと比較して不純物元素の濃度が低い。
なお、加熱しながら絶縁膜１７６を形成することで、酸化物半導体膜に含まれる水素は拡散する。しかしながら、酸素欠損に水素が移動すると、該水素はエネルギー的に安定となり、酸素欠損から水素は脱離しにくくなる。また、酸素欠損と水素の相互作用により、キャリアである電子が生成される。これらのため、加熱しながら絶縁膜１７６を形成することで、導電率の変動の少ない低抵抗領域を形成することができる。
こののち、加熱処理を行い、不純物元素１７７が添加された領域の導電性をさらに高めてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下とする。この結果、低抵抗領域の導電性を高めることが可能であると共に、低抵抗領域の導電率の変動を低減することができる。
絶縁膜１７８としては、絶縁膜１６４及び絶縁膜１６８の形成方法を適宜用いることができる。
なお、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、加熱処理により酸素を放出することが可能な酸化シリコン膜または酸化窒化シリコン膜を絶縁膜１７８として形成することができる。
以上の工程により、トランジスタを作製することができる。
＜半導体装置の作製方法４＞
図１４に示すトランジスタ１９１の作製方法を説明する。なお、ここでは、トランジスタ１９１の導電膜１７０、導電膜１７２、及び導電膜１７４に含まれる導電膜１７０ｃ、導電膜１７２ｃ、及び導電膜１７４ｃの形成工程と、酸化物半導体膜１６６に不純物元素１７７を添加する工程について説明する。
図１８及び図１９（Ａ）乃至図１９（Ｃ）の工程を経て、基板１６２上に絶縁膜１６４、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７０、導電膜１７２、導電膜１７４、及びマスク１１１を形成する。
次に、図１９（Ｄ）に示すように、酸化物半導体膜１６６に不純物元素１７７を添加する。
次に、マスク１１１を除去する。
次に、導電膜１７０、導電膜１７２、導電膜１７４のそれぞれに含まれる導電膜１７０ｂ、導電膜１７２ｂ、導電膜１７４ｂを還元性雰囲気で発生させたプラズマに曝し、導電膜１７０ｂ、導電膜１７２ｂ、及び導電膜１７４ｂの表面の酸化物を還元する。次に、２００℃以上４００℃以下で加熱しながら、導電膜１７０ｂ、導電膜１７２ｂ、及び導電膜１７４ｂをシランに曝す。次に、導電膜１７０ｂ、導電膜１７２ｂ、及び導電膜１７４ｂを、アンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝すことで、導電膜１７０ｃ、導電膜１７２ｃ、及び導電膜１７４ｃとして、ＣｕＳｉｘＮｙ（ｘ＞０、ｙ＞０）を形成することができる。
なお、アンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝す際において、酸化物半導体膜１６６がアンモニアまたは窒素等の窒素を含む雰囲気で発生させたプラズマに曝されるため、酸化物半導体膜１６６に窒素または／及び水素を添加することが可能である。
なお、酸化物半導体膜１６６に不純物元素１７７を添加する前に、マスク１１１を除去し、導電膜１７０、導電膜１７２、及び導電膜１７４に含まれる導電膜１７０ｃ、導電膜１７２ｃ、及び導電膜１７４ｃを形成してもよい。
こののち、図２０（Ｂ）の工程を経てトランジスタ１９１を作製することができる。
＜半導体装置の作製方法５＞
図１２に示すトランジスタ１９０の別の作製方法を説明する。なお、ここでは、不純物元素の添加工程と、絶縁膜１７６の作製工程について図２２を用いて説明する。
図１８及び図１９（Ａ）乃至図１９（Ｃ）の工程を経て、基板１６２上に絶縁膜１６４、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７０、導電膜１７２、導電膜１７４、及びマスク１１１を形成する。こののち、図２２（Ａ）に示すように、マスク１１１を除去する。
次に、図２２（Ｂ）に示すように、酸化物半導体膜１６６、絶縁膜１６８、導電膜１７０、導電膜１７２、及び導電膜１７４上に、絶縁膜１７６を形成した後、導電膜１７０、導電膜１７２、及び導電膜１７４をマスクとして、絶縁膜１７６を介して酸化物半導体膜１６６に不純物元素１７７を添加する。
次に、図２２（Ｃ）に示すように、絶縁膜１７８を形成してもよい。以上の工程により、トランジスタ１９０を作製することができる。
本実施の形態に示すトランジスタは、導電膜１７０及び導電膜１７２と、導電膜１７４とが重ならないため、寄生容量を低減することが可能であり、オン電流が大きい。また、本実施の形態に示すトランジスタは、安定して低抵抗領域を形成することが可能なため、従来と比べ、オン電流は向上し、トランジスタの電気特性のバラツキが低減する。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図２３及び図２４を用いて説明する。
＜半導体装置の構成１１＞
図２３に、半導体装置に含まれるトランジスタ１５０と、トランジスタ１５０と接続する容量素子１５９の構造を示す。
図２３（Ａ）及び図２３（Ｂ）に、半導体装置が有するトランジスタ１５０及び容量素子１５９の上面図及び断面図を示す。図２３（Ａ）はトランジスタ１５０及び容量素子１５９の上面図であり、図２３（Ｂ）は、図２３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図、及び一点鎖線Ｘ３−Ｘ４間の断面図の断面図である。なお、図２３（Ａ）では、明瞭化のため、基板１０２、絶縁膜１０４、絶縁膜１０８、絶縁膜１１６、絶縁膜１１８、絶縁膜１２２などを省略している。
図２３に示すトランジスタ１５０は、実施の形態１に示すトランジスタ１５０と同様の構造を有する。
また、容量素子１５９は、絶縁膜１０４上の酸化物半導体膜１５６と、酸化物半導体膜１５６に接する絶縁膜１１８と、絶縁膜１１８上の導電膜１２４とを有する。
絶縁膜１１８上には絶縁膜１２２が形成される。絶縁膜１１６、絶縁膜１１８、及び絶縁膜１２２の開口部１４２ａにおいて、導電膜１２４は導電膜１１２と接する。絶縁膜１０８、絶縁膜１１６、絶縁膜１１８、及び絶縁膜１２２の開口部１４２ｂにおいて、導電膜１２４は絶縁膜１１８と接する。
絶縁膜１２２としては、例えば、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜を用いることができる。絶縁膜１２２は、厚さが５００ｎｍ以上１０μｍ以下であることが好ましい。
導電膜１２４としては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。
また、導電膜１２４としては、銀、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンなどの光を反射する金属元素を用いて形成することができる。さらには、光を反射する金属元素を用いて形成された膜と、上記透光性を有する導電性材料を用いて形成された膜を積層して形成してもよい。
酸化物半導体膜１５６は、酸化物半導体膜１０６と同時に形成されるため透光性を有する。また、酸化物半導体膜１０６に含まれる領域１０６ｂと同様に不純物元素が添加されている。このため、酸化物半導体膜１５６は、導電性を有する。
導電膜１２４として、透光性を有する導電性材料を用いて形成する場合、容量素子１５９は透光性を有する。このため、表示装置の画素に容量素子１５９を設けることで、画素における開口率を高めることが可能である。
＜半導体装置の構成１２＞
図２４に、半導体装置に含まれるトランジスタ１９０と、該トランジスタ１９０と接続する容量素子１９９の構造を示す。
図２４（Ａ）及び図２４（Ｂ）に、半導体装置が有するトランジスタ１９０及び容量素子１９９の上面図及び断面図を示す。図２４（Ａ）はトランジスタ１９０及び容量素子１９９の上面図であり、図２４（Ｂ）は、図２４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図、及び一点鎖線Ｘ３−Ｘ４間の断面図の断面図である。なお、図２４（Ａ）では、明瞭化のため、基板１６２、絶縁膜１６４、絶縁膜１６８、絶縁膜１７６、絶縁膜１７８、絶縁膜１８２などを省略している。
図２４に示すトランジスタ１９０は、実施の形態２に示すトランジスタ１９０と同様の構造を有する。
また、容量素子１９９は、絶縁膜１６４上の酸化物半導体膜１９８と、酸化物半導体膜１９８に接する絶縁膜１７６と、絶縁膜１７６上の導電膜１８４とを有する。
絶縁膜１７８上には絶縁膜１８２が形成される。絶縁膜１７６、絶縁膜１７８、及び絶縁膜１８２の開口部１８２ａにおいて、導電膜１８４は導電膜１７２と接する。絶縁膜１６８、絶縁膜１７６、絶縁膜１７８、及び絶縁膜１８２の開口部１８２ｂにおいて、導電膜１８４は絶縁膜１７６と接する。
絶縁膜１８２は、図２３（Ｂ）に示す絶縁膜１２２の材料を適宜用いることができる。
導電膜１８４は、図２３（Ｂ）に示す導電膜１２４の材料を適宜用いることができる。
酸化物半導体膜１９８は、酸化物半導体膜１６６と同じ工程を経て形成されるため透光性を有する。また、酸化物半導体膜１６６に含まれる領域１６６ｂと同様に不純物元素が添加されている。このため、酸化物半導体膜１９８は、導電性を有する。
導電膜１８４として、透光性を有する導電性材料を用いて形成する場合、容量素子１９９は透光性を有する。このため、表示装置の画素に容量素子１９９を設けることで、画素における開口率を高めることが可能である。
また、トランジスタに含まれる酸化物半導体膜と同じ工程で、容量素子の一方の電極として、導電性を有する酸化物半導体膜を形成することができる。このため、マスク数の増加なく、トランジスタ及び容量素子を同時に形成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体膜の構成について以下詳細に説明を行う。
まず、以下に酸化物半導体膜の有しうる構造について説明する。
＜酸化物半導体の構造について＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。なお、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図３４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図３４（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図３４（Ｂ）に示す。図３４（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図３４（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図３４（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図３４（Ｂ）および図３４（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図３４（Ｄ）参照。）。図３４（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図３４（Ｄ）に示す領域５１６１に相当する。
また、図３５（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３５（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図３５（Ｂ）、図３５（Ｃ）および図３５（Ｄ）に示す。図３５（Ｂ）、図３５（Ｃ）および図３５（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３６（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図３６（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図４２（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４２（Ｂ）に示す。図４２（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４２（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図４２（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥としては、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸素欠損の少ない酸化物半導体ということもできる。
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。一方、ＣＡＡＣ−ＯＳを用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、ＣＡＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
＜微結晶酸化物半導体＞
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜非晶質酸化物半導体＞
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンのみが観測される。
非晶質構造については、様々な見解が示されている。例えば、原子配列に全く秩序性を有さない構造を完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）と呼ぶ場合がある。また、最近接原子間距離または第２近接原子間距離まで秩序性を有し、かつ長距離秩序性を有さない構造を非晶質構造と呼ぶ場合もある。したがって、最も厳格な定義によれば、僅かでも原子配列に秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。また、少なくとも、長距離秩序性を有する酸化物半導体を非晶質酸化物半導体と呼ぶことはできない。よって、結晶部を有することから、例えば、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、非晶質酸化物半導体または完全な非晶質酸化物半導体と呼ぶことはできない。
＜非晶質ライク酸化物半導体＞
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図４３は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図４３より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図４３中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図４３中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、微結晶酸化物半導体、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの成膜モデルの一例について説明する。
図４４（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット５１３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５１３０と向かい合う位置には、複数のマグネットが配置される。該複数のマグネットによって磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板５１２０は、ターゲット５１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット５１３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５１０１が生じる。イオン５１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ここで、ターゲット５１３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。図４５（Ａ）に、一例として、ターゲット５１３０に含まれるＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図４５（Ａ）は、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造である。図４５（Ａ）より、近接する二つのＧａ−Ｚｎ−Ｏ層において、それぞれの層における酸素原子同士が近距離に配置されていることがわかる。そして、酸素原子が負の電荷を有することにより、近接する二つのＧａ−Ｚｎ−Ｏ層の間には斥力が生じる。その結果、ＩｎＧａＺｎＯ４の結晶は、近接する二つのＧａ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５１０１は、電界によってターゲット５１３０側に加速され、やがてターゲット５１３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５１００ａおよびペレット５１００ｂが剥離し、叩き出される。なお、ペレット５１００ａおよびペレット５１００ｂは、イオン５１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット５１００ａは、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット５１００ｂは、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット５１００ａおよびペレット５１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット５１００と呼ぶ。ペレット５１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット５１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。例えば、ペレット５１００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５１００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。ペレット５１００は、上述の図４３中の（１）で説明した初期核に相当する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を有するターゲット５１３０にイオン５１０１を衝突させると、図４５（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層を有するペレット５１００が剥離する。図４５（Ｃ）に、剥離したペレット５１００をｃ軸に平行な方向から観察した構造を示す。ペレット５１００は、二つのＧａ−Ｚｎ−Ｏ層（パン）と、Ｉｎ−Ｏ層（具）と、を有するナノサイズのサンドイッチ構造と呼ぶこともできる。
ペレット５１００は、プラズマを通過する際に、側面が負または正に帯電する場合がある。ペレット５１００は、例えば、側面に位置する酸素原子が負に帯電する可能性がある。側面が同じ極性の電荷を有することにより、電荷同士の反発が起こり、平板状またはペレット状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子または亜鉛原子と結合した酸素原子が負に帯電する可能性がある。また、ペレット５１００は、プラズマを通過する際に、プラズマ中のインジウム原子、ガリウム原子、亜鉛原子および酸素原子などと結合することで成長する場合がある。上述の図４３中の（２）と（１）の大きさの違いが、プラズマ中での成長分に相当する。ここで、基板５１２０が室温程度である場合、基板５１２０上におけるペレット５１００の成長が起こりにくいためｎｃ−ＯＳとなる（図４４（Ｂ）参照。）。室温程度で成膜できることから、基板５１２０が大面積である場合でもｎｃ−ＯＳの成膜が可能である。なお、ペレット５１００をプラズマ中で成長させるためには、スパッタリング法における成膜電力を高くすることが有効である。成膜電力を高くすることで、ペレット５１００の構造を安定にすることができる。
図４４（Ａ）および図４４（Ｂ）に示すように、例えば、ペレット５１００は、プラズマ中を凧のように飛翔し、ひらひらと基板５１２０上まで舞い上がっていく。ペレット５１００は電荷を帯びているため、ほかのペレット５１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板５１２０の上面では、基板５１２０の上面に平行な向きの磁場（水平磁場ともいう。）が生じている。また、基板５１２０およびターゲット５１３０間には、電位差が与えられるため、基板５１２０からターゲット５１３０に向かう方向に電流が流れる。したがって、ペレット５１００は、基板５１２０の上面において、磁場および電流の作用によって、力（ローレンツ力）を受ける。このことは、フレミングの左手の法則によって理解できる。
ペレット５１００は、原子一つと比べると質量が大きい。そのため、基板５１２０の上面を移動するためには何らかの力を外部から印加することが重要となる。その力の一つが磁場および電流の作用で生じる力である可能性がある。なお、ペレット５１００に、基板５１２０の上面を移動するために十分な力を与えるには、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板５１２０の上面において、基板５１２０の上面に平行な向きの磁場が、基板５１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
このとき、マグネットと基板５１２０とが相対的に移動すること、または回転することによって、基板５１２０の上面における水平磁場の向きは変化し続ける。したがって、基板５１２０の上面において、ペレット５１００は、様々な方向から力を受け、様々な方向へ移動することができる。
また、図４４（Ａ）に示すように基板５１２０が加熱されている場合、ペレット５１００と基板５１２０との間で摩擦などによる抵抗が小さい状態となっている。その結果、ペレット５１００は、基板５１２０の上面を滑空するように移動する。ペレット５１００の移動は、平板面を基板５１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット５１００の側面まで到達すると、側面同士が結合する。このとき、ペレット５１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。なお、基板５１２０の上面の温度は、例えば、１００℃以上５００℃未満、１５０℃以上４５０℃未満、または１７０℃以上４００℃未満とすればよい。したがって、基板５１２０が大面積である場合でもＣＡＡＣ−ＯＳの成膜は可能である。
また、ペレット５１００は、基板５１２０上で加熱されることにより、原子が再配列し、イオン５１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット５１００は、ほとんど単結晶となる。ペレット５１００がほとんど単結晶となることにより、ペレット５１００同士が結合した後に加熱されたとしても、ペレット５１００自体の伸縮はほとんど起こり得ない。したがって、ペレット５１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。
また、ＣＡＡＣ−ＯＳは、単結晶酸化物半導体が一枚板のようになっているのではなく、ペレット５１００（ナノ結晶）の集合体がレンガまたはブロックが積み重なったような配列をしている。また、ペレット５１００同士の間には結晶粒界を有さない。そのため、成膜時の加熱、成膜後の加熱または曲げなどで、ＣＡＡＣ−ＯＳに縮みなどの変形が生じた場合でも、局部応力を緩和する、または歪みを逃がすことが可能である。したがって、可とう性を有する半導体装置に用いることに適した構造である。なお、ｎｃ−ＯＳは、ペレット５１００（ナノ結晶）が無秩序に積み重なったような配列となる。
ターゲット５１３０をイオン５１０１でスパッタした際に、ペレット５１００だけでなく、酸化亜鉛などが剥離する場合がある。酸化亜鉛はペレット５１００よりも軽量であるため、先に基板５１２０の上面に到達する。そして、０．１ｎｍ以上１０ｎｍ以下、０．２ｎｍ以上５ｎｍ以下、または０．５ｎｍ以上２ｎｍ以下の酸化亜鉛層５１０２を形成する。図４６に断面模式図を示す。
図４６（Ａ）に示すように、酸化亜鉛層５１０２上にはペレット５１０５ａと、ペレット５１０５ｂと、が堆積する。ここで、ペレット５１０５ａとペレット５１０５ｂとは、互いに側面が接するように配置している。また、ペレット５１０５ｃは、ペレット５１０５ｂ上に堆積した後、ペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ａの別の側面において、酸化亜鉛とともにターゲットから剥離した複数の粒子５１０３が、基板５１２０からの加熱により結晶化し、領域５１０５ａ１を形成する。なお、複数の粒子５１０３は、酸素、亜鉛、インジウムおよびガリウムなどを含む可能性がある。
そして、図４６（Ｂ）に示すように、領域５１０５ａ１は、ペレット５１０５ａと一体化し、ペレット５１０５ａ２となる。また、ペレット５１０５ｃは、その側面がペレット５１０５ｂの別の側面と接するように配置する。
次に、図４６（Ｃ）に示すように、さらにペレット５１０５ｄがペレット５１０５ａ２上およびペレット５１０５ｂ上に堆積した後、ペレット５１０５ａ２上およびペレット５１０５ｂ上を滑るように移動する。また、ペレット５１０５ｃの別の側面に向けて、さらにペレット５１０５ｅが酸化亜鉛層５１０２上を滑るように移動する。
そして、図４６（Ｄ）に示すように、ペレット５１０５ｄは、その側面がペレット５１０５ａ２の側面と接するように配置する。また、ペレット５１０５ｅは、その側面がペレット５１０５ｃの別の側面と接するように配置する。また、ペレット５１０５ｄの別の側面において、酸化亜鉛とともにターゲット５１３０から剥離した複数の粒子５１０３が基板５１２０からの加熱により結晶化し、領域５１０５ｄ１を形成する。
以上のように、堆積したペレット同士が接するように配置し、ペレットの側面において成長が起こることで、基板５１２０上にＣＡＡＣ−ＯＳが形成される。したがって、ＣＡＡＣ−ＯＳは、ｎｃ−ＯＳよりも一つ一つのペレットが大きくなる。上述の図４３中の（３）と（２）の大きさの違いが、堆積後の成長分に相当する。
また、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットは、単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。このとき、微細なトランジスタに用いる酸化物半導体において、チャネル形成領域が一つの大きなペレットに収まる場合がある。即ち、単結晶構造を有する領域をチャネル形成領域として用いることができる。また、ペレットが大きくなることで、単結晶構造を有する領域をトランジスタのチャネル形成領域、ソース領域およびドレイン領域として用いることができる場合がある。
このように、トランジスタのチャネル形成領域などが、単結晶構造を有する領域に形成されることによって、トランジスタの周波数特性を高くすることができる場合がある。
以上のようなモデルにより、ペレット５１００が基板５１２０上に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５１２０の上面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、被形成面である基板５１２０の上面に凹凸がある場合でも、その形状に沿ってペレット５１００が配列することがわかる。例えば、基板５１２０の上面が原子レベルで平坦な場合、ペレット５１００はａ−ｂ面と平行な平面である平板面を下に向けて並置する。ペレット５１００の厚さが均一である場合、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる。
一方、基板５１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット５１００が凹凸に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板５１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット５１００間に隙間が生じやすい場合がある。ただし、この場合でも、ペレット５１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板５１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
以上のいずれかの構成を有する酸化物半導体膜を用いて本発明の一態様に係る半導体装置を構成することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、先の実施の形態で例示したトランジスタを用いて表示機能を有する表示装置の一例について、図２７乃至図３０を用いて以下説明を行う。
図２７（Ａ）は、表示装置の一例を示す上面図である。図２７（Ａ）示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２７（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
図２７（Ｂ）は、表示装置の一例を示す上面図である。図２７（Ｂ）に示す表示装置８００としては、図２７（Ａ）に示す表示装置７００の画素部７０２の代わりに画素部８０２を用いる。
また、表示装置７００、８００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００、８００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２、８０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良いし、ソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、別途用意されたソースドライバ回路、またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。
また、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。なお、本明細書中における表示装置とは、画像表示デバイス、もしくは光源（照明装置なども含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式により駆動回路基板、またはＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、表示装置７００、８００が有する画素部７０２、８０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
また、表示装置７００は、表示素子として液晶素子を用いる構成であり、表示装置８００は、表示素子として発光素子を用いる構成である。
なお、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
まず、表示装置７００と表示装置８００の共通部分について最初に説明し、次に異なる部分について、図２８乃至図２９を用いて表示装置７００と表示装置８００の詳細について説明する。
＜表示装置の共通部分に関する説明＞
図２８は、図２７（Ａ）に示す一点鎖線Ｑ−Ｒにおける切断面に相当する断面図である。図２９は、図２７（Ｂ）に示す一点鎖線Ｖ−Ｗにおける切断面に相当する断面図である。
図２８及び図２９に示す表示装置７００、８００は、引き回し配線部７１１と、画素部７０２、８０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。なお、引き回し配線部７１１は、信号線７１０を有する。
また、引き回し配線部７１１が有する信号線７１０は、トランジスタ７５０、７５２のゲート電極、ソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、信号線７１０は、トランジスタ７５０、７５２のゲート電極、ソース電極及びドレイン電極と異なる工程で形成された導電膜、例えば引き回し配線として用いる導電膜を用いてもよい。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０のソース電極層及びドレイン電極層として機能する導電膜と同じ工程で形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、図２８及び図２９に示す表示装置７００、８００においては、画素部７０２、８０２にトランジスタ７５０、ソースドライバ回路部７０４にトランジスタ７５２がそれぞれ設けられる構成について、例示している。トランジスタ７５０及びトランジスタ７５２は、図１に示すトランジスタ１５０と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、トランジスタ１５０の構成に限定されず、例えば、トランジスタ１５１乃至１５４、トランジスタ１９０乃至１９４、トランジスタ１５０Ａ、トランジスタ１９０Ａ、及びトランジスタ１９０Ｂに示す構成のトランジスタを用いてよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有し、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有し、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
また、画素部のトランジスタ、及び駆動回路部に使用するトランジスタに接続する信号線として、銅元素を含む配線を用いることができる。そのため、本発明の一態様の表示装置は、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
なお、本実施の形態においては、画素部７０２、８０２に含まれるトランジスタ７５０と、ソースドライバ回路部７０４に含まれるトランジスタ７５２は、同一のサイズの構成としているが、これに限定されない。画素部７０２、及びソースドライバ回路部７０４に用いるトランジスタは、適宜サイズ（Ｌ／Ｗ）、または用いるトランジスタ数などを変えることができる。また、図２８及び図２９においては、ゲートドライバ回路部７０６は、図示していないが、ソースドライバ回路部７０４と同様の構成とすることができる。
また、図２８及び図２９において、トランジスタ７５０及びトランジスタ７５２が有する絶縁膜７６４、７６６上に平坦化絶縁膜７７０が設けられている。
絶縁膜７６４、７６６としては、先の実施の形態に示す絶縁膜１１６、１１８と、それぞれ同様の材料及び作製方法により形成することができる。
また、平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
また、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜の一方には、導電膜７７２または導電膜８４４が接続される。導電膜７７２、８４４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７７２としては、可視光において透光性のある導電膜を用いると好ましい。該導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。また、導電膜８４４としては、反射性のある導電膜を用いると好ましい。
＜表示素子として液晶素子を用いる表示装置の構成例１＞
図２８に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図２８に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
なお、図２８において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図２８において図示しないが、カラーフィルタ（着色膜）、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、スペーサ７７８が設けられる。スペーサ７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層７７６の膜厚（セルギャップ）を制御するために設けられる。なお、スペーサ７７８として、球状のスペーサを用いていても良い。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物を用いると、視野角依存性を小さくすることができる。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物を用いると、配向膜を設けなくてもよいのでラビング処理が不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
また、画素部７０２における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
＜表示素子として発光素子を用いる表示装置＞
図２９に示す表示装置８００は、発光素子８８０を有する。発光素子８８０は、導電膜８４４、ＥＬ層８４６、及び導電膜８４８を有する。表示装置８００は、発光素子８８０が有するＥＬ層８４６が発光することによって、画像を表示することができる。
また、図２９に示す表示装置８００には、平坦化絶縁膜７７０、及び導電膜８４４上に絶縁膜８３０が設けられる。絶縁膜８３０は、導電膜８４４の一部を覆う。なお、発光素子８８０はトップエミッション構造である。したがって、導電膜８４８は透光性を有し、ＥＬ層８４６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜８４４側に光を射出するボトムエミッション構造や、導電膜８４４及び導電膜８４８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子８８０と重なる位置に、着色膜８３６が設けられ、絶縁膜８３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜８３８が設けられている。着色膜８３６及び遮光膜８３８は、絶縁膜８３４で覆われている。発光素子８８０と絶縁膜８３４の間は封止膜８３２で充填されている。なお、表示装置８００においては、着色膜８３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層８４６を塗り分けにより形成する場合においては、着色膜８３６を設けない構成としてもよい。
次に、図２８に示す表示装置７００の変形例である表示装置７００Ａについて、図３０を用いて説明する。
＜表示素子として液晶素子を用いる表示装置の構成例２＞
図３０に示す表示装置７００Ａは、液晶素子７７５を有する。液晶素子７７５は、導電膜７７３、導電膜７７７、及び液晶層７７６を有する。導電膜７７３は、第１の基板７０１上の平坦化絶縁膜７７０上に設けられ、反射電極としての機能を有する。図３０に示す表示装置７００Ａは、外光を利用し導電膜７７３で光を反射して着色膜８３６を介して表示する、所謂反射型のカラー液晶表示装置である。
なお、図３０に示す表示装置７００Ａにおいては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を有機樹脂膜等で形成し、該有機樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７３は、上記凹凸に沿って形成される。したがって、外光が導電膜７７３に入射した場合において、導電膜７７３の表面で光を乱反射することが可能となり、視認性を向上させることができる。
また、表示装置７００Ａは、第２の基板７０５側に遮光膜８３８、絶縁膜８３４、及び着色膜８３６を有する。遮光膜８３８、絶縁膜８３４、及び着色膜８３６は、表示装置８００に記載の材料及び方法を援用することで形成することができる。また、表示装置７００Ａが有する導電膜７７３は、トランジスタ７５０のソース電極またはドレイン電極と機能する導電膜と電気的に接続される。導電膜７７３としては、導電膜８４４に記載の材料及び方法を援用することで形成することができる。
また、表示装置７００Ａは、容量素子７９０を有する。容量素子７９０は、一対の電極間に絶縁膜を有する。より具体的には、容量素子７９０は、トランジスタ７５０のゲート電極、ソース電極及びドレイン電極として機能する導電膜と同一工程で形成される導電膜を一方の電極として用い、トランジスタ７５０の引き回し配線として機能する導電膜と同一工程で形成される導電膜７９２を他方の電極として用い、上記導電膜の間には、絶縁膜７６４を有する。
また、表示装置７００Ａは、図２８に示す表示装置７００と異なり、引き回し配線部７１１には、信号線７１０の代わりに信号線７１０ａを有する。また、表示装置７００Ａは、図２８に示す表示装置７００と異なり、ＦＰＣ端子部７０８には、接続電極７６０の代わりに接続電極７６０ａを有する。信号線７１０ａ、接続電極７６０ａ、及び導電膜７９２は、同一工程で形成される。例えば、信号線７１０ａ、接続電極７６０ａ、及び導電膜７９２は、一つの導電膜を加工することで同じ工程で形成することができる。
本発明の一態様の半導体装置であるトランジスタは、ゲート電極として機能する導電膜と、ソース電極及びドレイン電極として機能する導電膜と、を同一の工程で形成する。すなわち、ゲート電極として機能する導電膜と、ソース電極及びドレイン電極として機能する導電膜は同一平面上に形成される。そのため、ゲート電極として機能する導電膜、あるいはソース電極及びドレイン電極として機能する導電膜のいずれか一方または双方は、異なる導電膜を介して引き回す場合がある。
ここで、ゲート電極として機能する導電膜と、ソース電極及びドレイン電極として機能する導電膜を接続させる接続部の一例について、図３７を用いて説明を行う。
図３７（Ａ）は、接続部９００の上面図であり、図３７（Ｂ）は、図３７（Ａ）の一点鎖線Ｚ１−Ｚ２間の断面図である。なお、図３７（Ｂ）では、明瞭化のため、絶縁膜などの構成要素の一部を省略している。
接続部９００は、基板９０２上の絶縁膜９０４と、絶縁膜９０４上の絶縁膜９０８と、絶縁膜９０８上の導電膜９１０、９１２、９１４と、絶縁膜９０８及び導電膜９１０、９１２、９１４上の絶縁膜９１６と、絶縁膜９１６に設けられる開口部９３０ａ、９３０ｂを介して、導電膜９１０及び導電膜９１２と接続される導電膜９４５と、絶縁膜９１６及び導電膜９４５上の絶縁膜９１８と、を有する。
基板９０２としては、実施の形態１に示す基板１０２と同様の材料を用いることができる。絶縁膜９０４、９０８、９１６としては、それぞれ実施の形態１に示す絶縁膜１０４、１０８、１１６と同様の材料を用いることができる。また、導電膜９１０、９１２、９１４、９４５としては、実施の形態１に示す導電膜１１０、１１２、１１４と同様の材料を用いることができる。
また、導電膜９１０としては、トランジスタのソース電極またはドレイン電極と接続される。また、導電膜９１２としては、トランジスタのソース電極またはドレイン電極と接続される。また、導電膜９４５は、開口部９３０ａ、９３０ｂを介して、導電膜９１０と導電膜９１２を電気的に接続される。
次に、ゲート電極として機能する導電膜と、ソース電極及びドレイン電極として機能する導電膜を接続させる接続部の別の一例について、図４０を用いて説明を行う。
図４０（Ａ）は、接続部９００の上面図であり、図４０（Ｂ）は、図４０（Ａ）の一点鎖線Ｚ１−Ｚ２間の断面図である。なお、図４０（Ｂ）では、明瞭化のため、絶縁膜などの構成要素の一部を省略している。
導電膜９１０と導電膜９１２とは、導電膜１２０ａを介して、接続されている。ここで、導電膜１２０ａは、導電膜１２０と同時に成膜され、同時にエッチングされた導電膜である。したがって、同じ材料を有している。
以上のように、本発明の一態様の半導体装置であるトランジスタは、様々な表示装置に適用することが可能である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示装置について、図３１を用いて説明を行う。
図３１（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、信号線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数の信号線ＤＬの一つを介してデータ信号が入力される。複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じて信号線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図３１（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線である信号線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図３１（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図３１（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図３１（Ａ）に示す複数の画素回路５０１は、例えば、図３１（Ｂ）に示す構成とすることができる。
図３１（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。
また、本発明の一態様の半導体装置は、例えば、トランジスタ５５０に適用することができる。トランジスタ５５０として、先の実施の形態に示すトランジスタ１５０乃至１５４、トランジスタ１９０乃至１９４、トランジスタ１５０Ａ、トランジスタ１９０Ａ、及びトランジスタ１９０Ｂ等を適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３１（Ｂ）の画素回路５０１を有する表示装置では、例えば、図３１（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図３１（Ａ）に示す複数の画素回路５０１は、例えば、図３１（Ｃ）に示す構成とすることができる。
また、図３１（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。ここでは、トランジスタ５５２及びトランジスタ５５４いずれか一方または双方に先の実施の形態に示すトランジスタ１５０乃至１５４、トランジスタ１９０乃至１９４、トランジスタ１５０Ａ、トランジスタ１９０Ａ、及びトランジスタ１９０Ｂ等を適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（信号線ＤＬ＿ｎ）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（走査線ＧＬ＿ｍ）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図３１（Ｃ）の画素回路５０１を有する表示装置では、例えば、図３１（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を用いることができる表示モジュール及び電子機器について、図３２及び図３３を用いて説明を行う。
図３２に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３２において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図３３（Ａ）乃至図３３（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
図３３（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３３（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３３（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図３３（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３３（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３３（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３３（Ｇ）はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図３３（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
図３３（Ａ）乃至図３３（Ｈ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３３（Ａ）乃至図３３（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１０２ 基板
１０３ 絶縁膜
１０４ 絶縁膜
１０４ａ 窒化物絶縁膜
１０４ｂ 酸化物絶縁膜
１０６ 酸化物半導体膜
１０６ａ 領域
１０６ｂ 領域
１０６ｃ 領域
１０６ｄ 領域
１０７ａ 酸化物半導体膜
１０７ｂ 酸化物半導体膜
１０７ｃ 酸化物半導体膜
１０８ 絶縁膜
１０９ 導電膜
１１０ 導電膜
１１０ａ 導電膜
１１０ｂ 導電膜
１１０ｃ 導電膜
１１１ マスク
１１２ 導電膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１２ｃ 導電膜
１１４ 導電膜
１１４ａ 導電膜
１１４ｂ 導電膜
１１４ｃ 導電膜
１１６ 絶縁膜
１１７ 不純物元素
１１８ 絶縁膜
１１９ 膜
１２０ 導電膜
１２０ａ 導電膜
１２１ 酸素
１２２ 絶縁膜
１２３ エッチングガス
１２４ 導電膜
１３５ 端部
１３６ 端部
１３７ 端部
１４０ａ 開口部
１４０ｂ 開口部
１４２ａ 開口部
１４２ｂ 開口部
１５０ トランジスタ
１５０Ａ トランジスタ
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５６ 酸化物半導体膜
１５９ 容量素子
１６２ 基板
１６４ 絶縁膜
１６４ａ 窒化物絶縁膜
１６４ｂ 酸化物絶縁膜
１６６ 酸化物半導体膜
１６６ａ 領域
１６６ｂ 領域
１６６ｃ 領域
１６６ｄ 領域
１６６ｘ 領域
１６６ｙ 領域
１６７ エッチングガス
１６７ａ 酸化物半導体膜
１６７ｂ 酸化物半導体膜
１６７ｃ 酸化物半導体膜
１６８ 絶縁膜
１６９ 導電膜
１７０ 導電膜
１７０ａ 導電膜
１７０ｂ 導電膜
１７０ｃ 導電膜
１７０ｄ 導電膜
１７０ｅ 導電膜
１７２ 導電膜
１７２ａ 導電膜
１７２ｂ 導電膜
１７２ｃ 導電膜
１７２ｄ 導電膜
１７２ｅ 導電膜
１７４ 導電膜
１７４ａ 導電膜
１７４ｂ 導電膜
１７４ｃ 導電膜
１７４ｄ 導電膜
１７４ｅ 導電膜
１７６ 絶縁膜
１７７ 不純物元素
１７８ 絶縁膜
１８０ａ 開口部
１８０ｂ 開口部
１８１ 導電膜
１８２ 絶縁膜
１８２ａ 開口部
１８２ｂ 開口部
１８３ 開口部
１８４ 導電膜
１９０ トランジスタ
１９０Ａ トランジスタ
１９０Ｂ トランジスタ
１９１ トランジスタ
１９２ トランジスタ
１９３ トランジスタ
１９４ トランジスタ
１９５ 端部
１９６ 端部
１９７ 端部
１９８ 酸化物半導体膜
１９９ 容量素子
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７００Ａ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１０ａ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７６０ａ 接続電極
７６４ 絶縁膜
７６６ 絶縁膜
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 導電膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７７ 導電膜
７７８ スペーサ
７８０ 異方性導電膜
７９０ 容量素子
７９２ 導電膜
８００ 表示装置
８０２ 画素部
８３０ 絶縁膜
８３２ 封止膜
８３４ 絶縁膜
８３６ 着色膜
８３８ 遮光膜
８４４ 導電膜
８４６ ＥＬ層
８４８ 導電膜
８８０ 発光素子
９００ 接続部
９０２ 基板
９０４ 絶縁膜
９０８ 絶縁膜
９１０ 導電膜
９１２ 導電膜
９１４ 導電膜
９１６ 絶縁膜
９１８ 絶縁膜
９３０ａ 開口部
９３０ｂ 開口部
９４５ 導電膜
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５１００ ペレット
５１００ａ ペレット
５１００ｂ ペレット
５１０１ イオン
５１０２ 酸化亜鉛層
５１０３ 粒子
５１０５ａ ペレット
５１０５ａ１ 領域
５１０５ａ２ ペレット
５１０５ｂ ペレット
５１０５ｃ ペレット
５１０５ｄ ペレット
５１０５ｄ１ 領域
５１０５ｅ ペレット
５１２０ 基板
５１３０ ターゲット
５１６１ 領域
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (11)

  1. 酸化物絶縁膜と、
    前記酸化物絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に接するソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極間のゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なるゲート電極と、を有し、
    前記酸化物半導体膜は、
    前記ゲート電極と重なる第１の領域と、前記ゲート電極、前記ソース電極、及び前記ドレイン電極と重ならない第２の領域と、を有し、
    前記第１の領域及び前記第２の領域は、不純物元素の濃度が異なり、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極は、同一の金属元素を含む、
    ことを特徴とする半導体装置。
  2. 酸化物絶縁膜と、
    前記酸化物絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に接するソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極間のゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なるゲート電極と、を有し、
    前記酸化物半導体膜は、
    前記ゲート電極と重なる第１の領域と、前記ゲート電極、前記ソース電極、及び前記ドレイン電極と重ならない第２の領域と、を有し、
    前記第１の領域及び前記第２の領域は、不純物元素の濃度が異なり、
    前記第２の領域には、窒化物絶縁膜が接して設けられ、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極は、同一の金属元素を含む、
    ことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１の領域より前記第２の領域の不純物元素の濃度が高い、
    ことを特徴とする半導体装置。
  4. 請求項１または請求項２において、
    前記不純物元素は、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リンまたは塩素の中から選ばれるいずれか一つを有する、
    ことを特徴とする半導体装置。
  5. 請求項２において、
    前記窒化物絶縁膜は、窒化シリコン膜である、
    ことを特徴とする半導体装置。
  6. 酸化物絶縁膜と、
    前記酸化物絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に接するソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極間のゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なるゲート電極と、を有し、
    前記酸化物半導体膜は、
    前記ゲート電極と重なる第１の領域と、前記ゲート電極、前記ソース電極、及び前記ドレイン電極と重ならない第２の領域と、を有し、
    前記第２の領域は、前記第１の領域よりも水素濃度が高く、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極は、同一の金属元素を含む、
    ことを特徴とする半導体装置。
  7. 酸化物絶縁膜と、
    前記酸化物絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に接するソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極間のゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なるゲート電極と、を有し、
    前記酸化物半導体膜は、
    前記ゲート電極と重なる第１の領域と、前記ゲート電極、前記ソース電極、及び前記ドレイン電極と重ならない第２の領域と、を有し、
    前記第１の領域は、前記第２の領域よりも結晶性が高く、
    前記ゲート電極、前記ソース電極、及び前記ドレイン電極は、同一の金属元素を含む、
    ことを特徴とする半導体装置。
  8. 請求項１、請求項２、請求項６または請求項７のいずれか一つにおいて、
    前記ゲート電極と前記ソース電極及び前記ドレイン電極は、
    少なくとも一部が同一平面上に形成される、
    ことを特徴とする半導体装置。
  9. 請求項１、請求項２、請求項６または請求項７のいずれか一つにおいて、
    前記酸化物半導体膜は、
    Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）である、
    ことを特徴とする半導体装置。
  10. 請求項１、請求項２、請求項６または請求項７のいずれか一つにおいて、
    前記酸化物半導体膜は、
    結晶部を含み、前記結晶部のｃ軸が前記酸化物半導体膜の被形成面の法線ベクトルに平行である、
    ことを特徴とする半導体装置。
  11. 請求項１乃至請求項１０に記載のいずれか一つの半導体装置を用いた表示装置。
JP2014263891A 2013-12-27 2014-12-26 半導体装置 Active JP6529759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014263891A JP6529759B2 (ja) 2013-12-27 2014-12-26 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013271312 2013-12-27
JP2013271312 2013-12-27
JP2014037207 2014-02-27
JP2014037207 2014-02-27
JP2014263891A JP6529759B2 (ja) 2013-12-27 2014-12-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019091965A Division JP2019149574A (ja) 2013-12-27 2019-05-15 表示装置

Publications (3)

Publication Number Publication Date
JP2015179818A true JP2015179818A (ja) 2015-10-08
JP2015179818A5 JP2015179818A5 (ja) 2018-02-08
JP6529759B2 JP6529759B2 (ja) 2019-06-12

Family

ID=53482824

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014263891A Active JP6529759B2 (ja) 2013-12-27 2014-12-26 半導体装置
JP2019091965A Withdrawn JP2019149574A (ja) 2013-12-27 2019-05-15 表示装置
JP2021036272A Active JP7057458B2 (ja) 2013-12-27 2021-03-08 表示装置
JP2022064099A Active JP7413431B2 (ja) 2013-12-27 2022-04-07 表示装置
JP2023220505A Pending JP2024032718A (ja) 2013-12-27 2023-12-27 表示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019091965A Withdrawn JP2019149574A (ja) 2013-12-27 2019-05-15 表示装置
JP2021036272A Active JP7057458B2 (ja) 2013-12-27 2021-03-08 表示装置
JP2022064099A Active JP7413431B2 (ja) 2013-12-27 2022-04-07 表示装置
JP2023220505A Pending JP2024032718A (ja) 2013-12-27 2023-12-27 表示装置

Country Status (2)

Country Link
US (3) US9577110B2 (ja)
JP (5) JP6529759B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026526A (ja) * 2016-05-20 2018-02-15 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置
WO2019175708A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
JP2020532090A (ja) * 2017-08-31 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、アレイ基板、表示装置、及び薄膜トランジスタの製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構
WO2016063159A1 (en) 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP6613116B2 (ja) 2014-12-02 2019-11-27 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
CN106409919A (zh) 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017029576A1 (en) 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2017064590A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20170104090A1 (en) * 2015-10-12 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017085591A1 (ja) 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
DE112016005330T5 (de) 2015-11-20 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung beinhaltet
JP6884569B2 (ja) 2015-12-25 2021-06-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2018020350A1 (en) 2016-07-26 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI794812B (zh) * 2016-08-29 2023-03-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
KR20180075779A (ko) * 2016-12-26 2018-07-05 삼성디스플레이 주식회사 표시 장치
KR20200113079A (ko) * 2019-03-21 2020-10-06 삼성디스플레이 주식회사 표시 장치
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
CN112635571B (zh) * 2019-09-24 2024-08-02 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
JP2021153082A (ja) 2020-03-24 2021-09-30 キオクシア株式会社 半導体装置及び半導体記憶装置
JP7492410B2 (ja) 2020-09-03 2024-05-29 日本放送協会 画素回路及びその製造方法
CN114784023A (zh) * 2022-05-17 2022-07-22 广州华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160720A (ja) * 2011-01-12 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013055329A (ja) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd 半導体装置
US20130181214A1 (en) * 2012-01-18 2013-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013229588A (ja) * 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置および半導体素子の作製方法

Family Cites Families (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) * 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4993826B2 (ja) * 2000-08-14 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3600229B2 (ja) * 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2008156040A1 (en) 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696058B2 (en) 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009091013A1 (ja) 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102251729B1 (ko) * 2009-07-31 2021-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102215941B1 (ko) * 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101273831B1 (ko) * 2009-12-09 2013-06-11 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011099335A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102782822B (zh) 2010-03-08 2016-06-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5128721B2 (ja) * 2010-05-13 2013-01-23 シャープ株式会社 回路基板及び表示装置
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
JP2012191025A (ja) * 2011-03-11 2012-10-04 Dainippon Printing Co Ltd 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102014876B1 (ko) 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9012993B2 (en) 2011-07-22 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013061895A1 (en) 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
US9859114B2 (en) 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8873308B2 (en) * 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
JP5467165B2 (ja) * 2013-04-02 2014-04-09 株式会社半導体エネルギー研究所 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160720A (ja) * 2011-01-12 2012-08-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2013055329A (ja) * 2011-08-05 2013-03-21 Semiconductor Energy Lab Co Ltd 半導体装置
US20130181214A1 (en) * 2012-01-18 2013-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013168642A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013229588A (ja) * 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置および半導体素子の作製方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026526A (ja) * 2016-05-20 2018-02-15 株式会社半導体エネルギー研究所 半導体装置または当該半導体装置を有する表示装置
US10043660B2 (en) 2016-05-20 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
US10580641B2 (en) 2016-05-20 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
JP2020532090A (ja) * 2017-08-31 2020-11-05 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタ、アレイ基板、表示装置、及び薄膜トランジスタの製造方法
US11177356B2 (en) 2017-08-31 2021-11-16 Boe Technology Group Co., Ltd. Thin film transistor, array substrate, display apparatus, and method of fabricating thin film transistor
JP7091594B2 (ja) 2017-08-31 2022-06-28 京東方科技集團股▲ふん▼有限公司 薄膜トランジスタ、アレイ基板、表示装置、及び薄膜トランジスタの製造方法
WO2019175708A1 (ja) * 2018-03-16 2019-09-19 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11799032B2 (en) 2018-03-16 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2019186798A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置及び表示装置の製造方法
WO2019187102A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
JP2022106746A (ja) 2022-07-20
JP7057458B2 (ja) 2022-04-19
US20170338353A1 (en) 2017-11-23
US9954117B2 (en) 2018-04-24
US20150187953A1 (en) 2015-07-02
JP7413431B2 (ja) 2024-01-15
US9722095B2 (en) 2017-08-01
JP2024032718A (ja) 2024-03-12
JP2019149574A (ja) 2019-09-05
JP6529759B2 (ja) 2019-06-12
US9577110B2 (en) 2017-02-21
JP2021106274A (ja) 2021-07-26
US20170162716A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP7413431B2 (ja) 表示装置
JP6592631B2 (ja) 半導体装置
JP2024116141A (ja) 半導体装置
JP2024050729A (ja) 半導体装置
US9660087B2 (en) Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, or the display module
JP2015188080A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190515

R150 Certificate of patent or registration of utility model

Ref document number: 6529759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250