CN103270601B - 半导体装置和显示装置 - Google Patents

半导体装置和显示装置 Download PDF

Info

Publication number
CN103270601B
CN103270601B CN201180061376.8A CN201180061376A CN103270601B CN 103270601 B CN103270601 B CN 103270601B CN 201180061376 A CN201180061376 A CN 201180061376A CN 103270601 B CN103270601 B CN 103270601B
Authority
CN
China
Prior art keywords
layer
electrode
oxide semiconductor
diffusion preventing
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180061376.8A
Other languages
English (en)
Other versions
CN103270601A (zh
Inventor
守口正生
神崎庸辅
高西雄大
楠见崇嗣
松木园广志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103270601A publication Critical patent/CN103270601A/zh
Application granted granted Critical
Publication of CN103270601B publication Critical patent/CN103270601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明的半导体装置（100）为具有薄膜晶体管（10）的半导体装置，包括：形成在基板（60）之上的薄膜晶体管（10）的栅极电极（62）；形成在栅极电极（62）之上的栅极绝缘层（66）；形成在栅极绝缘层（66）之上的氧化物半导体层（68）；和配置在氧化物半导体层（68）之上的源极电极（70s）和漏极电极（70d）；形成在氧化物半导体层（68）、源极电极（70s）和漏极电极（70d）之上的保护层（72）；形成在保护层（72）之上的供氧层（74）；和形成在供氧层之（74）之上的扩散防止层（78）。

Description

半导体装置和显示装置
技术领域
本发明涉及具备薄膜晶体管的半导体装置和显示装置。
背景技术
有源矩阵型的液晶显示装置、有机EL（ElectroLuminescence：电致发光）显示装置一般包括：在每个像素形成有薄膜晶体管作为开关元件（ThinFilmTransistor；下面也称“TFT”）的基板（以下也称为“TFT基板”）；形成有对置电极和彩色滤光片等的对置基板；和设置在TFT基板与对置基板之间的液晶层等的光调制层。
在TFT基板形成有多个源极配线、多个栅极配线、分别配置于它们的交叉部的多个TFT、用于对液晶层等光调制层施加电压的像素电极、以及辅助电容配线和辅助电容电极等。
TFT基板的结构已在例如专利文献1中公开。下面，参照附图说明专利文献1所公开的TFT基板的结构。
图30（a）是表示TFT基板的概略的示意俯视图，图30（b）是表示TFT基板中的一个像素的放大俯视图。另外，图31是图30所示的半导体装置中的TFT和端子部的剖视图。
如图30（a）所示，TFT基板具有多个栅极配线2016和多个源极配线2017。由这些配线2016、2017所包围的各个区域2021构成“像素”。在TFT基板中的形成像素的区域（显示区域）以外的区域2040，配置有用于分别将多个栅极配线2016和源极配线2017与驱动电路连接的多个连接部2041。各连接部2041构成用于与外部配线连接的端子部。
如图30（b）和图31所示，以覆盖构成像素的各区域2021的方式设置有像素电极2020。另外，在各区域2021形成有TFT。TFT具有：栅极电极G；覆盖栅极电极G的栅极绝缘膜2025、2026；配置在栅极绝缘膜2026上的半导体层2019；和分别与半导体层2019的两端部连接的源极电极S和漏极电极D。TFT被保护膜2028所覆盖。在保护膜2028与像素电极2020之间，形成有层间绝缘膜2029。TFT的源极电极S与源极配线2017连接，栅极电极G与栅极配线2016连接。另外，漏极电极D在接触孔2030内与像素电极2020连接。
另外，与栅极配线2016平行地形成有辅助电容配线2018。辅助电容配线2018与辅助电容连接。这里，辅助电容包括：由与漏极电极D相同的导电膜形成的辅助电容电极2018b；由与栅极配线2016相同的导电膜形成的辅助电容电极2018a；和位于它们之间的栅极绝缘膜2026。
在从各栅极配线2016或源极配线2017延伸的连接部2041上，未形成栅极绝缘膜2025、2026和保护膜2028，而以与连接部2041的上表面接触的方式形成有连接配线2044。由此，确保连接部2041与连接配线2044的电连接。
此外，如图31所示，在液晶显示装置中，TFT基板以隔着液晶层2015与形成有对置电极、彩色滤光片的基板2014相对的方式配置。
当制造这样的TFT基板时，优选通过共同的工艺来形成构成像素的区域2021（也称为“像素部”）和端子部，从而抑制掩模数和工序数的增加。
若要制作上述的TFT基板，则需要对栅极绝缘膜2025、2026和保护膜2028中位于端子配置区域2040的部分、以及栅极绝缘膜2025和保护膜2028中位于形成辅助电容的区域的部分进行蚀刻。专利文献1中公开了：用有机绝缘膜形成层间绝缘膜2029，并以此为掩模，对这些绝缘膜2025、2026和保护膜2028进行蚀刻。
近年来，提出了代替硅半导体膜，用IGZO（InGaZnOx）等氧化物半导体膜形成TFT的沟道层的方案。将这样的TFT称为“氧化物半导体TFT”。由于氧化物半导体具有比非晶硅高的迁移率，因此，氧化物半导体TFT能够比非晶硅TFT高速地工作。另外，氧化物半导体膜与多晶硅膜相比能够通过更简便的工艺形成，因此，也能够适用于需要大面积的装置。
专利文献2中记载了氧化物半导体TFT的一个例子。另外，专利文献3中记载了具有非晶质氧化物半导体的活性层的电场效应晶体管的例子。
专利文献3记载了：为了形成非晶质氧化物半导体层，在基板上形成非晶质氧化物半导体层之前，在臭氧气氛中对基板表面照射紫外线、对基板表面照射等离子体，或者利用过氧化氢将基板表面洗净。另外，该文献还记载了：在臭氧气体、氮氧化物气体等气氛中进行形成含有非晶质氧化物的活性层的工序，以及在基板上形成非晶质氧化物之后，在比非晶质氧化物的成膜温度高的温度下进行热处理。
现有技术文献
专利文献
专利文献1：日本特开2008-170664号公报
专利文献2：日本特开2003-298062号公报
专利文献3：日本特开2006-165531号公报
发明内容
发明需要解决的技术问题
然而，氧化物半导体TFT可能产生如下问题：在TFT的制造工艺中，例如在热处理工序等中产生氧缺陷，产生载流电子从而出现不需要的截止电流等的问题。另外，在源极电极和漏极电极的蚀刻工序以及其上部的绝缘层的形成工序中，也有可能产生位于下方的氧化物半导体层受到还原作用等的破坏的问题。
本申请发明人研究的结果发现，在具有氧化物半导体层与其下部的栅极绝缘层或其上部的保护层等接触的结构的氧化物半导体TFT中，在氧化物半导体层内部或氧化物半导体层与绝缘层、保护层等的界面附近，容易发生氧缺陷等所致的缺陷能级，由此，导致TFT的特性降低、可靠性下降、品质的偏差增加等问题。
上述专利文献3记载了：为了得到特性优良的晶体管，在形成非晶质氧化物之后，在比非晶质氧化物的成膜温度高的温度下进行热处理等，但是，通过这种方法，也无法减小氧缺陷所致的缺陷能级，难以得到良好的TFT特性。
本发明是鉴于上述问题而开发的，目的在于，减少氧化物半导体TFT的氧化物半导体层中发生的缺陷，从而制造TFT特性优良的半导体装置。另外，本发明目的在于提供具有这样的半导体装置作为TFT基板的高性能的显示装置。
解决技术问题的技术方案
本发明的半导体装置为具有薄膜晶体管的半导体装置，上述半导体装置包括：形成在基板之上的上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；形成在上述栅极绝缘层之上的氧化物半导体层；形成在上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极；形成在上述氧化物半导体层、上述源极电极和上述漏极电极之上的保护层；形成在上述保护层之上的供氧层；和形成在上述供氧层之上的扩散防止层。
在某实施方式中，上述供氧层为包括含有水（H2O）、OR基或OH基的材料的层。
在某实施方式中，上述供氧层包括丙烯酸树脂、SOG材料、硅树脂、酯聚合树脂或者含有硅烷醇基、CO-OR基或Si-OH基的树脂。
在某实施方式中，上述供氧层的厚度处于500nm～3500nm的范围。
在某实施方式中，上述扩散防止层包括氧化硅、氮化硅或氧氮化硅。
在某实施方式中，上述扩散防止层的厚度处于50nm～500nm的范围。
在某实施方式中，上述保护层包括氧化硅或氮化硅。
在某实施方式中，由与上述栅极电极相同的材料形成的下部配线；由与上述源极电极和上述漏极电极相同的材料形成的上部配线；和上述上部配线与上述下部配线连接的连接部，在上述连接部中，上述上部配线与上述下部配线经贯通上述栅极绝缘层的接触孔连接。
在某实施方式中，在上述连接部，上述接触孔以贯通氧化物半导体层和上述栅极绝缘层的方式形成，上述上部配线与上述下部配线经上述接触孔连接。
在某实施方式中，上述连接部包括：形成在上述下部配线之上的绝缘层；形成在上述绝缘层之上的上部配线；形成在上述上部配线之上的保护层；形成在上述保护层之上的供氧层；形成在上述供氧层之上的扩散防止层；和形成在上述扩散防止层之上的导电层，以贯通上述连接部的上述绝缘层、上述上部配线、上述保护层、上述供氧层和上述扩散防止层的方式形成有接触孔，上述下部配线经形成在上述接触孔内的上述导电层与上述上部配线电连接。
在某实施方式中，上述连接部包括：形成在上述下部配线之上的绝缘层；形成在上述绝缘层之上的上述上部配线；形成在上述上部配线之上的保护层；形成在上述保护层之上的供氧层；形成在上述供氧层之上的扩散防止层；和形成在上述扩散防止层之上的导电层，以贯通上述连接部的上述保护层、上述供氧层和上述扩散防止层的方式形成有第一接触孔，以贯通上述连接部的上述绝缘层、上述保护层、上述供氧层和上述扩散防止层的方式形成有第二接触孔，在上述第一接触孔内，上述上部配线与上述导电层电连接，在上述第二接触孔内，上述下部配线与上述导电层电连接。
在某实施方式中，包括辅助电容，上述辅助电容具有：由与上述栅极电极相同的材料形成的辅助电容电极；在上述辅助电容电极之上以与上述辅助电容电极接触的方式形成的上述扩散防止层；和形成在上述扩散防止层之上的辅助电容对置电极。
在某实施方式中，包括辅助电容，上述辅助电容具有：由与上述栅极电极相同的材料形成的辅助电容电极；在上述辅助电容电极之上以与上述辅助电容电极接触的方式形成的第一导电层；在上述第一导电层之上以与上述第一导电层接触的方式形成的上述扩散防止层；和形成在上述扩散防止层之上的辅助电容对置电极。
在某实施方式中，包括辅助电容，上述辅助电容具有：由与上述栅极电极相同的材料形成的辅助电容电极；在上述辅助电容电极之上以与上述辅助电容电极接触的方式形成的氧化物半导体层；以与上述辅助电容电极上的上述氧化物半导体层接触的方式形成的上述扩散防止层；和形成在上述扩散防止层之上的辅助电容对置电极。
本发明的显示装置包括上述的半导体装置，包括形成在上述扩散防止层之上的像素电极，上述像素电极经贯通上述保护层、上述供氧层和上述扩散防止层的接触孔与上述漏极电极连接。
本发明的另一种显示装置包括上述的半导体装置，并且包括：配置在上述供氧层与上述扩散防止层之间的下层电极；和配置在上述扩散防止层之上，与上述薄膜晶体管的上述漏极电极连接的上层电极。
在某实施方式中，该另一种显示装置包括由与上述栅极电极相同的材料形成的共用线，上述共用线与上述下层电极经贯通上述栅极绝缘层、上述保护层和上述供氧层的接触孔连接。
在本发明的显示装置的某实施方式中，上述保护层的密度在1.9～2.2g/cm3的范围内。
在本发明的半导体装置的某实施方式中，上述保护层包括形成在上述氧化物半导体层、上述源极电极和上述漏极电极之上的第一保护层，和形成在上述第一保护层之上的比上述第一保护层密度低的第二保护层。
在某实施方式中，上述第一保护层的密度在2.1～2.4g/cm3的范围内，上述第二保护层的密度在1.9～2.2g/cm3的范围内。
在本发明的显示装置的某实施方式中，包括形成在上述氧化物半导体层与上述源极电极以及上述漏极电极之间的蚀刻阻挡层。
本发明的另一种显示装置是包括上述的半导体装置的显示装置。
本发明的另一种半导体装置为具有薄膜晶体管的半导体装置，上述半导体装置包括：形成在基板之上的上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；形成在上述栅极绝缘层之上的氧化物半导体层；配置在上述氧化物半导体层之上的、上述薄膜晶体管的源极电极和漏极电极；和形成在上述氧化物半导体层、上述源极电极和上述漏极电极之上以与上述氧化物半导体层接触的方式形成的供氧层。
在某实施方式中，半导体装置包括配置在上述供氧层与上述氧化物半导体层、上述源极电极以及上述漏极电极之间的保护层，上述供氧层经形成在上述保护层的接触孔与上述氧化物半导体层接触。
在某实施方式中，半导体装置包括形成在上述供氧层之上的扩散防止层。
在某实施方式中，半导体装置包括形成在上述氧化物半导体层与上述源极电极以及上述漏极电极之间的蚀刻阻挡层。
本发明的另一种半导体装置为具有薄膜晶体管的半导体装置，上述半导体装置包括：形成在基板之上的上述薄膜晶体管的栅极电极；形成在上述栅极电极之上的栅极绝缘层；形成在上述栅极绝缘层之上的上述薄膜晶体管的源极电极和漏极电极；形成在上述栅极绝缘层、上述源极电极和上述漏极电极之上的氧化物半导体层；形成在上述氧化物半导体层之上的保护层；和形成在上述保护层之上的供氧层。
本发明的另一种半导体装置，为具有薄膜晶体管的顶栅型半导体装置，上述半导体装置包括：形成在基板之上的上述薄膜晶体管的源极电极和漏极电极；形成在上述源极电极和上述漏极电极之上的氧化物半导体层；形成在上述氧化物半导体层、上述源极电极和漏极电极之上的绝缘层；形成在上述绝缘层之上的上述薄膜晶体管的栅极电极；形成在上述绝缘层和上述栅极电极之上的供氧层；和形成在上述供氧层之上的扩散防止层。
本发明的另一种显示装置是包括上述的半导体装置的显示装置。
发明效果
根据本发明，由于H2O、OR基或OH基从供氧层被供给至氧化物半导体层，因此，能够得到具有缺陷被进一步修复的氧化物半导体层的、高性能的半导体装置。另外，根据本发明能够得到每个TFT特性偏差少的、高可靠性的半导体装置。另外，根据本发明能够通过具有特性优良的氧化物半导体TFT的显示装置提供高品质的显示。
附图说明
图1是示意性地表示本发明的实施方式1的液晶显示装置1000的结构的立体图。
图2是示意性地表示液晶显示装置1000的TFT基板（半导体装置100）的结构的俯视图。
图3是示意性地表示TFT基板100的显示区域DA的结构的俯视图。
图4是示意性地表示实施方式1的TFT10的结构的剖视图。
图5是示意性地表示实施方式1的TFT10的结构的剖视图，为用于说明TFT10的效果的图。
图6（a）和（b）是用于说明TFT10的效果的图，（a）表示具有供氧层的TFT的电压-电流特性，（b）表示不具有供氧层的TFT的电压-电流特性。
图7（a）～（d）是示意性地表示TFT基板100的制造工序的剖视图。
图8（e）～（g）是示意性地表示TFT基板100的制造工序的剖视图。
图9是示意性地表示TFT基板100中的上部配线与下部配线的连接部的第一结构例的剖视图。
图10是示意性地表示TFT基板100中的连接部的第二结构例的剖视图。
图11是示意性地表示TFT基板100中的连接部的第三结构例的剖视图。
图12是示意性地表示本发明的实施方式2的TFT基板100的结构的剖视图。
图13是示意性地表示实施方式2的TFT基板100的第一变形例的结构的剖视图。
图14是示意性地表示实施方式2的TFT基板100的第二变形例的结构的剖视图。
图15是示意性地表示本发明的实施方式3的TFT基板100的像素50的结构的俯视图。
图16是示意性地表示实施方式3的TFT基板100的结构的剖视图。
图17是示意性地表示实施方式3的像素50的变形例的结构的俯视图。
图18是示意性地表示本发明的实施方式4的TFT10的结构的剖视图。
图19是示意性地表示本发明的实施方式5的TFT10的结构的剖视图。
图20是示意性地表示本发明的实施方式6的TFT10的结构的剖视图。
图21是示意性地表示本发明的实施方式7的TFT10的结构的剖视图。
图22是用于说明实施方式7的TFT10的效果的图表，表示实施方式7的TFT10的电压-电流特性。
图23是示意性地表示本发明的实施方式8的TFT10的结构的剖视图。
图24是示意性地表示本发明的实施方式9的TFT10的结构的剖视图。
图25是示意性地表示本发明的实施方式10的TFT10的结构的剖视图。
图26是示意性地表示本发明的实施方式11的TFT10的结构的剖视图。
图27是示意性地表示本发明的实施方式12的TFT10的结构的剖视图。
图28是示意性地表示本发明的实施方式13的TFT10的结构的剖视图。
图29是示意性地表示本发明的实施方式14的有机EL显示装置1002的结构的剖视图。
图30（a）是表示现有的TFT基板的概略的示意俯视图，（b）是表示（a）的TFT基板中的一个像素的放大俯视图。
图31是图30所示的现有的TFT基板中的TFT和端子部的剖视图。
具体实施方式
下面，参照附图，说明本发明的实施方式的显示装置和半导体装置。此外，本发明的范围并不限于以下的实施方式。本发明的半导体装置为形成有氧化物半导体TFT的TFT基板，广泛包括各种显示装置、电子设备等的TFT基板。在本实施方式的说明中，以具备氧化物半导体TFT作为开关元件的显示装置的TFT基板为例说明半导体装置。
（实施方式1）
图1是示意性地表示本发明的实施方式的液晶显示装置1000的结构的立体图。
如图1所示，液晶显示装置1000包括：夹着液晶层彼此相对的TFT基板（半导体装置）100和对置基板200；配置在TFT基板100和对置基板200各自的外侧的偏光板210和220；和向TFT基板100射出显示用的光的背光源单元230。在TFT基板100配置有驱动多个扫描线（栅极总线）的扫描线驱动电路240和驱动多个信号线（数据总线）的信号线驱动电路250。扫描线驱动电路240和信号线驱动电路250与配置在TFT基板100的内部或外部的控制电路260连接。根据控制电路260的控制，切换TFT的导通－断开的扫描信号从扫描线驱动电路240被供给至多个扫描线，显示信号（对图3所示的像素电极20施加的电压）从信号线驱动电路250被供给至多个信号线。
对置基板200具有彩色滤光片和共用电极。彩色滤光片在三原色显示的情况下包含分别与像素对应配置的R（红色）滤光片、G（绿色）滤光片和B（蓝色）滤光片。也可以使对置基板200与4原色以上的显示方式对应。共用电极以隔着液晶层覆盖多个像素电极20的方式形成。根据施加至共用电极与各像素电极20之间的电位差，两电极之间的液晶分子按每个像素取向，从而进行显示。
图2是示意性地表示TFT基板100的结构的俯视图，图3是示意性地表示TFT基板100的显示区域DA的结构的俯视图。
如图2所示，TFT基板100具有显示部DA和位于显示部DA的外侧的周边部FA。在周边部FA，以例如COG（ChiponGlass：玻璃基芯片）方式配置有图1所示的扫描线驱动电路240、信号线驱动电路250、电压供给电路的电元件等。周边部FA的TFT、二极管等电元件能够与显示部DA的TFT通过相同的制造工序形成。另外，在周边部FA的外端部附近，配置有用于安装FPC（FlexiblePrintedCircuits：挠性印制电路）等外部元件的端子部30。进一步，在周边部FA，形成有使信号线等上部配线与扫描线等下部配线电连接的连接部25。
虽未图示，但是在显示区域DA和周边区域FA的边界配置有多个连接配线。各信号线12经与它们对应形成的连接部与连接配线电连接。通过连接部，作为上部配线的信号线12与作为下部配线的连接配线连接。
如图3所示，在显示部DA，多个像素50配置成矩阵状，并且多个扫描线14和多个信号线12以彼此正交的方式延伸。扫描线14的一部分构成TFT10的栅极电极。在多个扫描线14与多个信号线12的各个交点的附近，按每个像素50形成有作为有源元件的薄膜晶体管（TFT）10。在各像素50配置有与TFT10的漏极电极电连接的、例如由ITO（IndiumTinOxide：铟锡氧化物）构成的像素电极20。另外，在相邻的两个扫描线14之间，辅助电容线（也称为Cs线）16与扫描线14平行地延伸。
在各像素10内，形成有辅助电容（Cs）18，辅助电容线16的一部分构成辅助电容18的辅助电容电极（下部电极）。由该辅助电容电极、辅助电容对置电极（上部电极）和配置在两个电极之间的层构成辅助电容18。TFT10的漏极电极与辅助电容对置电极电连接，辅助电容对置电极经形成在层间绝缘层的接触孔与像素电极20连接。TFT10的栅极电极、扫描线14、辅助电容线16和辅助电容电极基本上由相同材料在相同工序中形成。TFT10的源极电极、漏极电极、信号线12、辅助电容对置电极基本上由相同材料在相同工序中形成。
图4是示意性地表示实施方式1的TFT基板100（有时也称为“半导体装置100”）中的TFT10的结构的剖视图。
如图4所示，TFT10包括：形成在玻璃基板等基板60之上的栅极电极62、以覆盖栅极电极62的方式形成在基板60之上的栅极绝缘层66（有时也称为“绝缘层66”）、形成在栅极绝缘层66之上的氧化物半导体层68、形成在栅极绝缘层66和氧化物半导体层68之上的源极电极70s和漏极电极70d、形成在源极电极70s和漏极电极70d之上的保护层72、形成在保护层72之上的供氧层74以及形成在供氧层74之上的扩散防止层78。
如后面的图12～14所示，在扩散防止层78之上形成有由透明导电材料形成的像素电极20。在像素电极20之下的扩散防止层78、层间绝缘层74和保护层72形成有接触孔，像素电极20在接触孔的底部与TFT10的漏极电极70d接触。
栅极电极62可以具有在例如由钛（Ti）构成的下层栅极电极之上形成有例如由铜（Cu）构成的上层栅极电极这样的两层结构。也可以将栅极电极制成Ti/Al（铝）/Ti等的三层结构。栅极绝缘层66由氮化硅形成。栅极绝缘层66也可以由氧化硅形成，还可以形成为氮化硅层与氧化硅层这样的两层结构。
氧化物半导体层68为包含In-Ga-Zn-O类半导体（IGZO）的层。形成在氧化物半导体层68之上的源极电极70s和漏极电极70d为由Ti/Al/Ti的三层结构构成的导电层。源极电极70s和漏极电极70d也可以为Al/Ti、Cu/Ti、Cu/Mo（钼）等的两层结构。保护层72由氧化硅（SiO2）或氮化硅（SiNx）形成。也可以不设置保护层72。扩散防止层78由氧化硅（SiO2）、氮化硅（SiNx）或氧氮化硅（SiNO）形成。
供氧层74是包括含有水（H2O）、OR基或OH基的材料的层。在本实施方式中，供氧层74是通过用旋涂法涂敷例如丙烯酸树脂而形成的。SOG材料可以使用含有硅（silicone）树脂、硅烷醇（例如Si（OH）4）、烷氧基硅烷、硅氧烷树脂等的旋涂玻璃（SOG）材料。也可以由含有硅烷醇基或Si-OH基的其他树脂材料形成供氧层74。另外，供氧层74也可以由酯聚合树脂或含有CO-OR基的树脂材料形成。
如图5所示，由于供氧层74含有H2O、OR基或OH基，因此，在退火等热处理工序中，H2O、OH基或OR基从供氧层74经保护层72扩散至氧化物半导体层68的沟道部，从而氧化物半导体层68中的氧缺陷等引起的缺陷得以修复。因此，能够提供TFT的特性提高、每个TFT的偏差少的高品质半导体装置。另外，在氧化物半导体层74的上部配置有扩散防止层78，因此，从供氧层74迁移至上方的H2O、OR基或OH基在扩散防止层78的底面反射，而向氧化物半导体层68迁移。因而，在形成扩散防止层78之后进行热处理时，更多的H2O、OR基或OH基供给至氧化物半导体层68，从而更多的缺陷得以修复。
图6（a）是表示多个TFT10的电压－电流特性的图表，（b）是表示不具有供氧层和扩散防止层的多个TFT的电压-电流特性的图表。在两图表中，横轴表示栅极电压值，纵轴表示源极-漏极电流值。由图6（a）可知，在实施方式1的TFT10中，栅极电压0V附近的电流的上升急剧，并且多个TFT10的特性（S值）之间的偏差少。这表示无论在哪个TFT10，都会自TFT10的导通时起得到与施加电压相应的适当的电流值。另一方面，如图6（b）所示，在不具有供氧层和扩散防止层的TFT中，导通电流的上升变缓，上升位置可以看到较大偏差。另外，截止（OFF）电流值也产生偏差。通过这些比较可知，根据实施方式1的TFT10，能得到TFT特性更加稳定的高性能的半导体装置。
接着，参照图7和图8说明TFT基板100的制造方法。
图7（a）～（d）和图8（e）～（g）是表示TFT基板100的制造工序的示意剖视图。
工序（A）：
首先，通过溅射法等，在基板60之上依次层叠Ti层和Cu层。Ti层的厚度为30～150nm，Cu层的厚度为200～500nm。接着，利用公知的光刻法和湿式蚀刻法对所层叠的两层进行图案形成（第一掩模工序），得到图7（a）所示的栅极电极62。此时，也同时形成这里未图示的扫描线14、辅助电容线16、辅助电容电极、下部配线等。之后，进行残留的抗蚀剂的剥离和基板的洗净。
工序（B）：
接着，在基板60之上以覆盖栅极电极62的方式层叠栅极绝缘膜66。栅极绝缘膜66是通过等离子体CVD法层叠为厚度100～700nm的氮化硅层。代替氮化硅，既可以层叠氧化硅（SiO2），也可以层叠氮化硅和氧化硅这两者。
接着，如图7（b）所示，在栅极绝缘层66之上，层叠氧化物半导体68m。氧化物半导体68m例如是In-Ga-Zn-O（IGZO），利用溅射法层叠10～100nm。也可以通过涂敷法或喷墨法层叠氧化物半导体68m。氧化物半导体材料也可以使用其它种类的氧化物半导体膜来代替IGZO。
工序（C）：
之后，利用光刻法、使用例如草酸的湿式蚀刻法，对所层叠的氧化物半导体68m进行图案形成（第二掩模工序），如图7（c）所示，得到包含TFT10的沟道层的氧化物半导体层68。之后，进行残留的抗蚀剂的剥离和基板的洗净。
工序（D）：
接着，通过溅射法，在栅极绝缘层66之上，以覆盖氧化物半导体层68的方式，依次层叠Ti、Al和Ti。接着，通过光刻法和湿式蚀刻法，对这三层进行图案形成，如图7（d）所示，得到源极电极70s和漏极电极70d（第三掩模工序）。之后，进行残留的抗蚀剂的去除和基板洗净。可以使用干式蚀刻来代替湿式蚀刻。可以使Al/Ti、Al/Mo、Cu/Ti或Cu/Mo层叠，来代替使Ti、Al、和Ti层叠。另外，也可以以单层使用这些金属。在此工序中，也同时形成这里未图示的信号线12、辅助电容对置电极、上部配线等。
工序（E）：
接着，如图8（e）所示，通过CVD法，在整个基板上层叠氧化硅，从而形成保护层72。代替氧化硅，既可以层叠氮化硅，也可以层叠氧化硅和氮化硅这两者。保护层72的厚度为25nm～350nm。在保护层72的厚度比此薄时，作为保护层的功能减弱，TFT的可靠性降低。在保护层72的厚度比此厚时，有可能由膜应力等引起膜剥落。另外，此时，在保护层72的成膜和蚀刻上费时间，生产性变差。
工序（F）：
接着，如图8（f）所示，在保护层72之上涂敷丙烯酸树脂的供氧材料74m。也可以利用旋涂法涂敷硅树脂等SOG材料。作为供氧材料74m，可以使用含有硅烷醇（例如Si（OH）4）、烷氧基硅烷、硅氧烷树脂等的材料。供氧层74可以由包含硅烷醇或Si-OH基的其它树脂材料形成。另外，供氧层74可以由包含酯聚合树脂或包含CO-OR基的树脂材料形成。供氧层74的厚度为500nm～3500nm。当供氧层74的厚度比此薄时，可能不能得到发明的效果，另外，当供氧层74的厚度比此薄时，可能发生膜剥落和生产性下降。
工序（G）：
接着，通过CVD法在供氧层74之上对整个基板层叠氧化硅，如图8（g）所示，形成扩散防止层78。可以层叠氮化硅代替氧化硅，也可以层叠氧化硅和氮化硅这两者。
扩散防止层78的厚度为50nm～500nm。之后，在大气气氛中，在200℃～400℃的温度下，进行退火处理，完成TFT10。通过将扩散防止层78做成氮化硅膜或氧化硅与氮化硅的层叠膜，将保护膜72作为硅氧化膜，能够同时获得基于扩散防止层78的高扩散防止效果和基于保护层72的保护膜功能。此外，保护膜72需要作为保护膜的功能和适度使H2O、OR基或OH基透过的性质。氮化硅膜与氧化硅膜相比，具有不容易使H2O、OR基或OH基透过的性质。
在退火处理时，将H2O、OH基或OR基从第二供氧层74经保护层72供给至氧化物半导体层68的沟道部，氧化物半导体层68中的由氧缺陷等引起的缺陷得到补偿。另外，从供氧层74迁移到上方的H2O、OR基或OH基，在扩散防止层78的底面被反射而向氧化物半导体层68迁移。因此，H2O、OR基或OH基被供给至氧化物半导体层68，进一步修复缺陷。
然后，在扩散防止层78之上，例如通过溅射法，使透明导电材料沉积。此时，透明导电材料在设置于漏极电极70d上的保护层72、供氧层74和扩散防止层78的接触孔内也层叠，在接触孔的底部与漏极电极70d接触。作为透明导电材料，使用ITO。透明导电材料也可以使用IZO、ZnO等。接着，通过公知的光刻法，进行透明电极层的图案形成，形成像素电极20。
通过以上的工序，完成具有TFT10的TFT基板100。
接着，参照图9～图11，说明TFT基板100中的连接部25的第一结构例～第三结构例。图9～图11分别示意性地表示连接部25的第一结构例～第三结构例的剖面。
第一结构例：
第一结构例的连接部25，如图9所示，包括：形成在基板60之上的下部配线62d；形成在下部配线62d之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；和形成在氧化物半导体层68之上的上部配线70u。也可以是不配置氧化物半导体层68的方式。下部配线62d是与栅极电极62同时由相同材料形成的金属层。上部配线70u是与源极电极70s和漏极电极70d同时由相同材料形成的金属层。
在连接部25中，氧化物半导体层68和栅极绝缘层66分别在相互重叠的位置设置有开口，并且以贯通这两层的方式形成有接触孔25ha。栅极绝缘层66的开口比氧化物半导体层68的开口大，在接触孔25ha中，栅极绝缘层66和氧化物半导体层68的侧面形成为阶梯状。上部配线70u与下部配线62d经接触孔25ha连接。即，形成在接触孔25ha内的上部配线70u在接触孔25ha的底部与下部配线62d连接。此外，在连接部25没有配置氧化物半导体层68的方式中，接触孔25ha形成为仅贯通栅极绝缘层66。
当层叠上部配线70u的金属层时，如果接触孔25ha的侧面为陡斜面，则在侧面容易产生金属层的切断，有可能发生连接部的断线。在本结构例中，上部配线70u不是形成在陡斜的侧面，而是形成在栅极绝缘层66和氧化物半导体层68的阶梯状的侧面之上，因此，不容易产生上部配线70u的切断。因此，能够形成可靠性高的连接部25。
第二结构例：
第二结构例的连接部25，如图10所示，包括：形成在基板60之上的下部配线62d；形成在下部配线62d之上的栅极绝缘层66；形成在栅极绝缘层66之上的上部配线70u；形成在上部配线70u之上的保护层72；形成在保护层72之上的供氧层74；形成在供氧层74之上的扩散防止层78；和形成在扩散防止层78之上的导电层20t。下部配线62d是与栅极电极62同时由相同材料形成的金属层，上部配线70u是与源极电极70s和漏极电极70d同时由相同材料形成的金属层。导电层20t是与像素电极20同时由相同材料形成的。
在连接部25中，栅极绝缘层66、上部配线70u、保护层72、供氧层74和扩散防止层78分别在相互重叠的位置设置有开口。开口是以从下层向上层变大的方式形成的，并且以贯通这些层的方式形成有接触孔25hb。在接触孔25hb中，各层的端部以越往上层越靠外侧的方式，形成为阶梯状。
上部配线70u与下部配线62d经接触孔25hb内的导电层20t连接。即，在接触孔25hb内，以覆盖栅极绝缘层66、上部配线70u、保护层72、供氧层74和扩散防止层78的侧面的方式形成导电层20t，在该侧面，导电层20t与上部配线70u连接，在接触孔25hb的底部，导电层20t与下部配线62d连接。
当在接触孔25hb内形成导电层20t时，ITO、IZO等金属通过溅射法层叠，然而，当接触孔25hb的侧面为陡斜面时，容易产生金属层的切断或金属层与上部配线70u的接触不良。另外，当想要形成为各层的端部处于相同位置时，由于光刻处理中的掩模的位置偏离、蚀刻误差量（etchingshift）的偏差、悬突（overhang）等，有可能发生下层的端部形成得比上层的端部靠外侧的情况。这是引起导电层20t中发生断线的原因。
在本结构例中，各层的侧面以越往上层越靠外侧的方式形成，因此，接触孔25hb的侧面形成为阶梯状，从而防止导电层20t的断线和导电层20t与上部配线70u的接触不良。另外，由于经一个接触孔进行多层构成部位的连接，因此，能够将连接部的面积抑制得较小。由此，能够实现TFT基板的高密度化、小型化。另外，也能够利用中间色调曝光、抗蚀剂灰化等统一地进行各层的蚀刻而形成接触孔25hb。此时，能够提高制造效率，低成本地制造TFT基板。
第三结构例：
第三结构例的连接部25，如图11所示，包括：形成在基板60之上的下部配线62d；形成在下部配线62d之上的栅极绝缘层66；形成在栅极绝缘层66之上的上部配线70u；形成在上部配线70u之上的保护层72；形成在保护层72之上的供氧层74；形成在供氧层74之上的扩散防止层78；和形成在扩散防止层78之上的导电层20t。下部配线62d是与栅极电极62同时由相同材料形成的金属层，上部配线70u是与源极电极70s和漏极电极70d同时由相同材料形成的金属层。导电层20t是与像素电极20同时由相同材料形成的。
在连接部25，形成有贯通扩散防止层78、供氧层74和保护层72的第一接触孔25hc以及贯通扩散防止层78、供氧层74、保护层72和栅极绝缘层66的第二接触孔25hd。上部配线70u与导电层20t在第一连接孔25hc内连接。即，在接触孔25hc内，以覆盖扩散防止层78、供氧层74和保护层72的侧面的方式形成有导电层20t，在接触孔25hc的底部，导电层20t与上部配线70u连接。导电层20t与下部配线62d在第二连接孔25hd内连接。即，在接触孔25hd内，以覆盖扩散防止层78、供氧层74、保护层72和栅极绝缘层66的侧面的方式形成有导电层20t，在接触孔25hd的底部，导电层20t与下部配线62d连接。
这样，上部配线70u与下部配线62d经导电层20t电连接。也可以与第一结构例和第二结构例同样，将接触孔25hc和25hd的侧面形成为阶梯状，由此，能够防止导电层20t的断线。
接着，说明本发明的其他实施方式（实施方式2～5）。在以下的说明中，对与实施方式1相同的构成要素标注相同的参考附图标记，省略其详细说明。具有同样的结构的构成要素能够实现同样的效果。在以下实施方式中说明的TFT和TFT基板，基本上能够与实施方式1的TFT10和TFT基板100交换。
（实施方式2）
图12是示意性地表示实施方式2的TFT基板100的结构的剖视图。本实施方式的TFT基板100的基本结构除了以下说明的之外，与实施方式1的TFT基板100相同。本实施方式的TFT基板100可以作为图1和图2所示的液晶显示装置1000的TFT基板100使用。
如图12所示，TFT基板100包括连接部25、TFT10和辅助电容（Cs）18。实施方式2的连接部25的结构基本上与实施方式1的第二结构例的连接部25相同。其中，在第二结构例的栅极绝缘层66与上部配线70u之间，配置有氧化物半导体层68，以贯通栅极绝缘层66、氧化物半导体层68、上部配线70u、保护层72、供氧层74和扩散防止层78的方式形成有接触孔25hb。
在本实施方式的连接部25中，在接触孔25hb的侧面，多个层也以越往上层越靠外侧的方式形成，因此，接触孔25hb的侧面形成为阶梯状，从而防止导电层20t的断线和导电层20t与上部配线70u的接触不良。另外，由于经一个接触孔进行配线连接，因此，能够将连接部的面积抑制得较小。作为连接部25，也可以形成实施方式1的第一结构例或第三结构例的连接部25。
在形成有辅助电容18的区域（也称为Cs区域），在基板60之上依次层叠有辅助电容电极62c、栅极绝缘层66、保护层72、供氧层74、扩散防止层78和辅助电容对置电极20c。辅助电容电极62c与TFT10的栅极电极62在相同工序中由相同材料形成。辅助电容对置电极20c与像素电极20在相同工序中由相同材料形成。
在辅助电容电极62c之上，形成贯通栅极绝缘层66、保护层72和供氧层74的开口，在该开口内层叠有扩散防止层78和辅助电容对置电极20c。在开口内，扩散防止层78与辅助电容电极62c接触，辅助电容对置电极20c与扩散防止层78接触。通过辅助电容电极62c、与它相对的辅助电容对置电极20c、夹在两个电极之间的扩散防止层78，构成辅助电容18。通过这种结构，能够使两个电极的间隔变窄，因此，在包含供氧层74的多层结构的TFT基板100中，在狭窄区域也能够形成具有大容量的辅助电容18。
接着，参照图13说明实施方式2的TFT基板100的第一变形例的结构。第一变形例的TFT基板100的基本结构，除以下说明的以外，与实施方式2的TFT基板100相同。以下，以不同部分为中心进行说明。
如图13所示，TFT基板100包括连接部25、TFT10和辅助电容（Cs）18。在形成有辅助电容18的区域（也称为Cs区域），在基板60之上依次层叠有辅助电容电极62c、栅极绝缘层66、保护层72、供氧层74和包含透明电极材料的导电层（第一导电层）22、扩散防止层78和辅助电容对置电极（第二导电层）20c。
在辅助电容电极62c之上，形成贯通栅极绝缘层66、保护层72和供氧层74的开口，在该开口内层叠有导电层22、扩散防止层78和辅助电容对置电极20c。在开口内，导电层22与辅助电容电极62c接触，扩散防止层78由导电层22与辅助电容对置电极20c夹持。
通过辅助电容电极62c和导电层22、与它们相对的辅助电容对置电极20c以及扩散防止层78，构成辅助电容18。通过这种结构，能够使两个电极的间隔变窄，因此，在包含供氧层74的多层结构的TFT基板100中，在狭窄区域也能够形成具有大容量的辅助电容18。
接着，参照图14说明实施方式2的TFT基板100的第二变形例的结构。第二变形例的TFT基板100的基本结构，除以下说明的以外，与实施方式2的TFT基板100相同。以下，以不同部分为中心进行说明。
如图14所示，TFT基板100包括连接部25、TFT10和辅助电容（Cs）18。在形成有辅助电容18的Cs区域，在基板60之上依次层叠有辅助电容电极62c、栅极绝缘层66、氧化物半导体层68、保护层72、供氧层74、扩散防止层78和辅助电容对置电极20c。
辅助电容电极62c的上表面没有被栅极绝缘层66覆盖，而与氧化物半导体层68接触。在氧化物半导体层68之上，形成贯通保护层72和供氧层74的开口，在该开口内层叠有扩散防止层78和辅助电容对置电极20c。在开口内，氧化物半导体层68与扩散防止层78接触，扩散防止层78与辅助电容对置电极20c接触。
通过辅助电容电极62c和氧化物半导体层68、与它们相对的辅助电容对置电极20c、扩散防止层78，构成辅助电容18。氧化物半导体层68通过被实施热处理而导体化，起到作为辅助电容电极的作用。因而能够使两个电极的间隔变窄，在包含供氧层74的多层结构的TFT基板100中，在狭窄区域也能够形成具有大容量的辅助电容18。另外，Cs部的氧化物半导体层68的图案形成和热处理分别与TFT10的氧化物半导体层68的图案形成和热处理同时进行。因此，能够不增加工序数地高效形成高性能的辅助电容18。
（实施方式3）
接着，说明本发明的实施方式3的显示装置。实施方式3的显示装置是边缘场（边缘场开关，FFS：FringeFieldSwitching）型的液晶显示装置。对与实施方式1相同的构成要素标注相同的参考附图标记，以不同部分为中心进行说明。
图15是示意性地表示实施方式3的TFT基板100的像素50的结构的俯视图，图16是示意性地表示实施方式3的TFT基板100的A-A'剖面（TFT10的剖面）和B-B'剖面的结构的剖视图。
如图15和图16所示，TFT基板100在每个像素50中设置有TFT10、与TFT10的漏极电极70d连接的上层电极（像素电极）94和下层电极92。TFT10的结构与在实施方式1和2中说明的TFT10相同。在TFT基板10上配置有与扫描线14平行地延伸的共用线90。由扫描线14、共用线90和相邻的2个信号线12围成的区域对应于1个像素50。
从共用线90分支出在像素50的周边部与信号12平行地延伸的支线90b。在支线90b之上的栅极绝缘层66、保护层72和供氧层74形成接触孔，在接触孔侧面和底面形成有下层电极92的一部分。即，下层电极92与支线90b（和共用线90）经接触孔连接。共用线90和支线90b，与TFT10的栅极电极62在相同的工序中由相同材料形成。
上层电极94具有梳齿状的方式。下层电极92在供氧层74与扩散防止层78之间，遍及大致整个像素50形成，上层电极92形成在扩散防止层78之上。上层电极94上的液晶，根据在上层电极92的梳齿部分（相互平行地延伸的多个线状部分）与下层电极92之间形成的电场而取向，从而进行显示。
图17是示意性地表示实施方式3的TFT基板100的像素50的结构的变形例的俯视图。如图17所示，在变形例中，共用线90在像素10的中央附近与扫描线14平行地延伸。没有形成支线90b，共用线90与下部电极92经形成在共用线90之上的接触孔连接。
（实施方式4）
接着，参照图18说明本发明的实施方式4的TFT10的结构。图18示意性地表示实施方式4的TFT10的剖面。
实施方式4的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的源极电极70s和漏极电极70d；以及在氧化物半导体层68、源极电极70s和漏极电极70d之上以与氧化物半导体层68的沟道部分接触的方式形成的供氧层74。该TFT10具有从实施方式1的TFT10除去保护层72和扩散防止层78而得到的结构，此外的结构与实施方式1相同。
根据实施方式4的结构，供氧层74与氧化物半导体层68的沟道部直接接触，因而能够高效地补偿沟道部的缺陷。但是不能得到基于扩散防止层78的效果。
（实施方式5）
接着，参照图19说明本发明的实施方式5的TFT10的结构。图19示意性地表示实施方式5的TFT10的剖面。
实施方式5的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的保护层72；和形成在保护层72之上的供氧层74。该TFT10具有从实施方式1的TFT10除去扩散防止层78而得到的结构，在保护层72形成有接触孔72h。此外的结构与实施方式1相同。
接触孔72h由供氧层74填埋，在接触孔72h的底部，供氧层74与氧化物半导体层68接触。供氧层74与氧化物半导体层68在沟道部附近接触，因而与实施方式1相比能够补充更多的H2O等至氧化物半导体层68。另外，如实施方式4那样，在供氧层74直接与氧化物半导体层68的沟道部接触时，有可能发生在沟道部的上表面附近混入大量杂质等不良情况。但是，在本实施方式中，在沟道部上形成有保护层72，因而能够防止这种不良情况的发生，提高TFT的可靠性。此外，不能得到基于扩散防止层78的效果。
（实施方式6）
接着，参照图20说明本发明的实施方式6的TFT10的结构。图20示意性地表示实施方式5的TFT10的剖面。
实施方式5的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的供氧层74；和形成在供氧层74之上的扩散防止层78。该TFT10具有从实施方式1的TFT10除去保护层72而得到的结构，具有在实施方式4的基础上添加了扩散防止层78的结构。
根据实施方式6的结构，供氧层74与氧化物半导体层68的沟道部直接接触，因而能够高效地补偿沟道部的缺陷。另外，能够得到基于扩散防止层78的效果。
（实施方式7）
接着，参照图21说明本发明的实施方式7的TFT10的结构。图21示意性地表示实施方式7的TFT10的剖面。
实施方式7的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的保护层72；形成在保护层72之上的供氧层74；和形成在供氧层74之上的扩散防止层78。该TFT10具有在实施方式1的TFT10中的保护层72形成有接触孔72h的方式。另外，该方式是在上述方式5中添加了扩散防止层78的方式。
接触孔72h由供氧层74填埋，在接触孔72h的底部，供氧层74与氧化物半导体层68接触。供氧层74与氧化物半导体层68在沟道部附近接触，因而与实施方式1相比能够补充更多的H2O等至氧化物半导体层68。另外，如实施方式4那样，在供氧层74直接与氧化物半导体层68的沟道部接触时，有可能发生在沟道部的上表面附近混入大量杂质等不良情况。但是，在本实施方式中，在沟道部上形成有保护层72，因而能够防止这种不良情况的发生，提高TFT的可靠性。此外，根据本实施方式，也能够得到基于扩散防止层78的效果。
图22是表示本实施方式的多个TFT10的电压－电流特性的图表，横轴表示栅极电压值，纵轴表示源极－漏极电流值。图6（a）表示保护层72不具有接触孔72h，氧化物半导体层68与供氧层74没有直接接触的实施方式1。由图6（a）和图22的比较可知，在实施方式7的TFT10中，与实施方式1的TFT10相比，栅极电压0V附近的电流的上升更加急剧，并且多个TFT10的特性（S值）之间的偏差少。这表示根据实施方式7，在多个TFT10，自导通时起偏差更少地得到与施加电压相应的适当的电流值。通过这些比较可知，通过氧化物半导体层68与供氧层74直接接触，能得到TFT特性更加稳定的高性能的半导体装置。
接着，参照图23～28，说明本发明的实施方式8～13。在这些实施方式中，将各TFT10作为在供氧层74之上配置有扩散防止层78的TFT进行了说明，但是TFT10也可以不具有扩散防止层78。
（实施方式8）
接着，参照图23说明本发明的实施方式8的TFT10的结构。图23示意性地表示实施方式8的TFT10的剖面。
实施方式8的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的保护层72；形成在保护层72之上的供氧层74；和形成在供氧层74之上的扩散防止层78。
该TFT10具有与实施方式1的TFT10相同的结构。只是本实施方式的保护层72具有比实施方式1的保护层72低的密度。保护层72的密度在例如实施方式1中为2.2g/cm3，在实施方式8中为2.0g/cm3。实施方式8的保护层72的密度优选在1.9～2.2g/cm3的范围内。通过具有更低的密度，与实施方式1的保护层72相比，H2O等的透过率变高，能够补偿更多的沟道部的缺陷。
（实施方式9）
接着，参照图24说明本发明的实施方式9的TFT10的结构。图24示意性地表示实施方式9的TFT10的剖面。
实施方式9的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的第一保护层72a；形成在第一保护层72a之上的第二保护层72b；形成在第二保护层72b之上的供氧层74；和形成在供氧层74之上的扩散防止层78。
该TFT10除了保护层72具有包括第一保护层72a和第二保护层72b的2层结构之外，具有与实施方式1的TFT10相同的结构。第一保护层72a具有比第二保护层72b高的密度。
第一保护层72a的密度例如为2.2g/cm3，第二保护层72b的密度例如为2.0g/cm3。第一保护层72a的密度优选在2.1～2.4g/cm3的范围内，第二保护层72b的密度优选在1.9～2.2g/cm3的范围内。
当使与在氧化物半导体层68接触的第一保护层72a为低密度时，作为保护层的可靠性下降。在本实施方式中，使保护层72的尤其是重要的氧化物半导体层68边界附近的部分（从氧化物半导体层68起厚度为5～25nm的部分）为高密度膜，使第二保护层72b为低密度膜，由此将作为保护膜的功能和使H2O、OR基或OH基适度透过的性质这两者赋予保护层72。
（实施方式10）
接着，参照图25说明本发明的实施方式10的TFT10的结构。图25示意性地表示实施方式10的TFT10的剖面。
实施方式10的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的蚀刻阻挡层（ES层）97、源极电极70s和漏极电极70d；形成在源极电极70s、漏极电极70d、ES层97、源极电极70s、漏极电极70d之上的保护层72；和形成在保护层72之上的供氧层74；和形成在供氧层74之上的扩散防止层78。
ES层97配置在氧化物半导体层68的沟道部上的由源极电极70s和漏极电极70d的端部夹持的位置。在ES层97的两端部之上分别形成有源极电极70s和漏极电极70d的端部，ES层97的中央部的上表面与保护层72接触。ES层97由硅氧化膜或者硅氧化膜与硅氮化膜的层叠膜（上层为硅氮化膜）形成。这里，硅氧化膜的厚度为100nm。通过配置ES层97，能够保护氧化物半导体层68的沟道部不受对成为源极电极70s和漏极电极70d的金属层进行蚀刻时的蚀刻侵害。因此，能够制作特性更加稳定的可靠性高的TFT。
（实施方式11）
接着，参照图26说明本发明的实施方式11的TFT10的结构。图26示意性地表示实施方式11的TFT10的剖面。
实施方式10的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的氧化物半导体层68；形成在氧化物半导体层68之上的蚀刻阻挡层ES层97、源极电极70s和漏极电极70d；形成在ES层97、源极电极70s、漏极电极70d之上的供氧层74；和形成在供氧层74之上的扩散防止层78。
与实施方式10在没有形成保护层72的这点不同，但其它结构相同。供氧层74仅经ES层97与氧化物半导体层68的沟道部接触，因此，H2O等容易向沟道部迁移，能够高效地补偿沟道部的缺陷。
在实施方式10和11中，说明了TFT10具有ES层97的2个方式，但不限于此，在上述的实施方式1～9的沟道层上配置有ES层97的方式也包含在本申请发明的实施方式中。
（实施方式12）
接着，参照图27说明本发明的实施方式12的TFT10的结构。图27示意性地表示实施方式12的TFT10的剖面。
实施方式12的TFT10包括：形成在基板60之上的栅极电极62；形成在栅极电极62之上的栅极绝缘层66；形成在栅极绝缘层66之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的氧化物半导体层68；形成在氧化物半导体层68之上的保护层72；形成在保护层72之上的供氧层74；和形成在供氧层74之上的扩散防止层78。
这里，源极电极70s和漏极电极70d形成在栅极绝缘层66与氧化物半导体层68之间。其中，由源极电极70s和漏极电极70d的端部夹持的氧化物半导体层68的沟道部形成为其下表面与栅极绝缘层66的上表面直接接触。
根据该结构，氧化物半导体层68没有隔着源极电极70s和漏极电极70d，而是仅经保护层72与供氧层74接触，因此H2O等容易向沟道部迁移，能够更多地补偿氧化物半导体层68的缺陷。
（实施方式13）
接着，参照图28说明本发明的实施方式13的TFT10的结构。图28示意性地表示实施方式13的TFT10的剖面。
实施方式13的TFT10是顶栅型的TFT，包括：形成在基板60之上的源极电极70s和漏极电极70d；形成在源极电极70s和漏极电极70d之上的氧化物半导体层68；形成在氧化物半导体层68之上的栅极绝缘层66；形成在栅极绝缘层66之上的栅极电极62；形成在栅极电极62之上的供氧层74；和形成在供氧层74之上的扩散防止层78。
氧化物半导体层68的由源极电极70s和漏极电极70d的端部夹持的沟道部以与基板60接触的方式形成，其它部分形成在源极电极70s和漏极电极70d之上。栅极电极62配置在氧化物半导体层68的中央上部，在没有形成栅极电极62的部分，栅极绝缘层66与供氧层74直接接触。
根据该结构，H2O等经栅极绝缘层66从供氧层74迁移至氧化物半导体层68，因此能够补偿氧化物半导体层68的缺陷。另外，源极电极70s和漏极电极70d起到作为扩散防止层的作用，因而能够更加有效地补偿缺陷。
（实施方式14）
接着，说明本发明的实施方式14的有机EL显示装置1002。
图29是示意性地表示有机EL显示装置1002（也简称为“显示装置1002”）的结构的剖视图。如图所示，显示装置1002包括TFT基板140、设置在TFT基板140之上的空穴输送层144、设置在空穴输送层144之上的发光层146以及设置在发光层146之上的对置电极148。空穴输送层144和发光层146构成有机EL层。有机EL层由绝缘突起147分隔，被分隔而得到的有机EL层构成一个像素的有机EL层。
TFT基板140可以具有基本上与上述的实施方式的TFT基板100相同的结构，具有形成在基板60之上的TFT10。TFT10能够使用实施方式1～13中说明的TFT10。TFT基板140具有覆盖TFT10地层叠的层间绝缘层74和形成在层间绝缘层74之上的像素电极109。像素电极109在形成于层间绝缘层74的接触孔内与TFT10的漏极电极连接。TFT140的平面结构基本上与图2和图3所示的相同，因此省略其说明。另外，作为TFT基板140，也可以使用不具有辅助电容的方式。
当电压通过像素电极109和对置电极148施加至有机EL层时，从像素电极109产生的空穴经空穴输送层144输送至发光层146。并且同时，从对置电极148产生的电子迁移至发光层146，通过这样的空穴与电子再次结合，在发光层146内引起发光。通过利用作为有源矩阵基板的TFT基板140按每个像素控制发光层146中的发光，进行所希望的显示。
空穴输送层144、发光层146和对置电极148的材料以及它们的层结构可以使用公知的材料和结构。在空穴输送层144和发光层146之间，为了提高空穴注入效率，也可以设置空穴注入层。为了提高光的射出效率并且实现较高的对有机EL层注入电子的电子注入效率，对置电极148优选使用透过率高且功函小的材料。
本实施方式的有机EL显示装置1002使用实施方式1～13中说明的TFT10，因此，能够得到与实施方式1～13中说明的效果同样的效果。根据本实施方式，能够以高制造效率提供一种能够进行高性能的显示的有机EL显示装置1002。
工业上的可利用性
本发明适用于具有薄膜晶体管的半导体装置和在TFT基板上设置有薄膜晶体管的液晶显示装置、有机EL显示装置等显示装置。
附图标记说明
10TFT（薄膜晶体管）
12信号线
14扫描线
16辅助电容线
18辅助电容（Cs）
20像素电极
20c辅助电容对置电极
20t、22导电层
25连接部
30端子部
50像素
60基板
62栅极电极
62c辅助电容电极
62d下部配线
66栅极绝缘层
68氧化物半导体层
68m氧化物半导体材料
70d漏极电极
70s源极电极
70u上部配线
72保护层
72h接触孔
74供氧层
78扩散防止层
90共用线
92下层电极
94上层电极
97ES层
100TFT基板（半导体装置）
200对置基板
210、220偏光板
230背光源单元
240扫描线驱动电路
250信号线驱动电路
260控制电路
1000液晶显示装置
1002有机EL显示装置

Claims (34)

1.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述供氧层包括丙烯酸树脂、SOG材料、硅树脂、酯聚合树脂或者含有硅烷醇基、CO-OR基或Si-OH基的树脂。
2.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；
形成在所述供氧层之上的扩散防止层；
由与所述栅极电极相同的材料形成的下部配线；
由与所述源极电极和所述漏极电极相同的材料形成的上部配线；和
连接所述上部配线与所述下部配线的连接部，
在所述连接部，所述上部配线与所述下部配线经贯通所述栅极绝缘层的接触孔连接。
3.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述半导体装置包括辅助电容，
所述辅助电容具有：
由与所述栅极电极相同的材料形成的辅助电容电极；
在所述辅助电容电极之上以与所述辅助电容电极接触的方式形成的所述扩散防止层；和
形成在所述扩散防止层之上的辅助电容对置电极。
4.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述半导体装置包括辅助电容，
所述辅助电容具有：
由与所述栅极电极相同的材料形成的辅助电容电极；
在所述辅助电容电极之上以与所述辅助电容电极接触的方式形成的第一导电层；
在所述第一导电层之上以与所述第一导电层接触的方式形成的所述扩散防止层；和
形成在所述扩散防止层之上的辅助电容对置电极。
5.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述半导体装置包括辅助电容，
所述辅助电容具有：
由与所述栅极电极相同的材料形成的辅助电容电极；
在所述辅助电容电极之上以与所述辅助电容电极接触的方式形成的氧化物半导体层；
以与所述辅助电容电极上的所述氧化物半导体层接触的方式形成的所述扩散防止层；和
形成在所述扩散防止层之上的辅助电容对置电极。
6.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述保护层包括：
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的第一保护层；和
形成在所述第一保护层之上的密度比所述第一保护层低的第二保护层。
7.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
形成在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的保护层；
形成在所述保护层之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述半导体装置包括形成在所述氧化物半导体层与所述源极电极以及所述漏极电极之间的蚀刻阻挡层。
8.如权利要求2至7中任一项所述的半导体装置，其特征在于：
所述供氧层为包括含有水(H2O)、OR基或OH基的材料的层。
9.如权利要求2至7中任一项所述的半导体装置，其特征在于：
所述供氧层包括丙烯酸树脂、SOG材料、硅树脂、酯聚合树脂或者含有硅烷醇基、CO-OR基或Si-OH基的树脂。
10.如权利要求1至7中任一项所述的半导体装置，其特征在于：
所述供氧层的厚度处于500nm～3500nm的范围。
11.如权利要求1至7中任一项所述的半导体装置，其特征在于：
所述扩散防止层包括氧化硅、氮化硅或氧氮化硅。
12.如权利要求1至7中任一项所述的半导体装置，其特征在于：
所述扩散防止层的厚度处于50nm～500nm的范围。
13.如权利要求1至7中任一项所述的半导体装置，其特征在于：
所述保护层包括氧化硅或氮化硅。
14.如权利要求1和3至7中任一项所述的半导体装置，其特征在于，包括：
由与所述栅极电极相同的材料形成的下部配线；
由与所述源极电极和所述漏极电极相同的材料形成的上部配线；和
连接所述上部配线与所述下部配线的连接部，
在所述连接部，所述上部配线与所述下部配线经贯通所述栅极绝缘层的接触孔连接。
15.如权利要求2所述的半导体装置，其特征在于：
在所述连接部，所述接触孔以贯通氧化物半导体层和所述栅极绝缘层的方式形成，所述上部配线与所述下部配线经所述接触孔连接。
16.如权利要求2所述的半导体装置，其特征在于：
所述连接部具有：
形成在所述下部配线之上的绝缘层；
形成在所述绝缘层之上的上部配线；
形成在所述上部配线之上的保护层；
形成在所述保护层之上的供氧层；
形成在所述供氧层之上的扩散防止层；和
形成在所述扩散防止层之上的导电层，
以贯通所述连接部的所述绝缘层、所述上部配线、所述保护层、所述供氧层和所述扩散防止层的方式形成有接触孔，
所述下部配线经形成在所述接触孔内的所述导电层与所述上部配线电连接。
17.如权利要求2所述的半导体装置，其特征在于：
所述连接部具有：
形成在所述下部配线之上的绝缘层；
形成在所述绝缘层之上的所述上部配线；
形成在所述上部配线之上的保护层；
形成在所述保护层之上的供氧层；
形成在所述供氧层之上的扩散防止层；和
形成在所述扩散防止层之上的导电层，
以贯通所述连接部的所述保护层、所述供氧层和所述扩散防止层的方式形成有第一接触孔，
以贯通所述连接部的所述绝缘层、所述保护层、所述供氧层和所述扩散防止层的方式形成有第二接触孔，
在所述第一接触孔内，所述上部配线与所述导电层电连接，
在所述第二接触孔内，所述下部配线与所述导电层电连接。
18.如权利要求1、2、6和7中任一项所述的半导体装置，其特征在于：
包括辅助电容，
所述辅助电容具有：
由与所述栅极电极相同的材料形成的辅助电容电极；
在所述辅助电容电极之上以与所述辅助电容电极接触的方式形成的所述扩散防止层；和
形成在所述扩散防止层之上的辅助电容对置电极。
19.如权利要求1、2、6和7中任一项所述的半导体装置，其特征在于：
包括辅助电容，
所述辅助电容具有：
由与所述栅极电极相同的材料形成的辅助电容电极；
在所述辅助电容电极之上以与所述辅助电容电极接触的方式形成的第一导电层；
在所述第一导电层之上以与所述第一导电层接触的方式形成的所述扩散防止层；和
形成在所述扩散防止层之上的辅助电容对置电极。
20.如权利要求1、2、6和7中任一项所述的半导体装置，其特征在于：
包括辅助电容，
所述辅助电容具有：
由与所述栅极电极相同的材料形成的辅助电容电极；
在所述辅助电容电极之上以与所述辅助电容电极接触的方式形成的氧化物半导体层；
以与所述辅助电容电极上的所述氧化物半导体层接触的方式形成的所述扩散防止层；和
形成在所述扩散防止层之上的辅助电容对置电极。
21.如权利要求1至7中任一项所述的半导体装置，其特征在于：
所述保护层的密度在1.9～2.2g/cm3的范围内。
22.如权利要求1和5至7中任一项所述的半导体装置，其特征在于：
所述保护层包括：
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的第一保护层；和
形成在所述第一保护层之上的密度比所述第一保护层低的第二保护层。
23.如权利要求6所述的半导体装置，其特征在于：
所述第一保护层的密度在2.1～2.4g/cm3的范围内，
所述第二保护层的密度在1.9～2.2g/cm3的范围内。
24.如权利要求1至6中任一项所述的半导体装置，其特征在于：
包括形成在所述氧化物半导体层与所述源极电极以及所述漏极电极之间的蚀刻阻挡层。
25.一种显示装置，其特征在于：
包括权利要求1至24中任一项所述的半导体装置，
包括形成在所述扩散防止层之上的像素电极，
所述像素电极经贯通所述保护层、所述供氧层和所述扩散防止层的接触孔与所述漏极电极连接。
26.一种边缘场型的显示装置，其特征在于：
包括权利要求1至24中任一项所述的半导体装置，并且包括：
配置在所述供氧层与所述扩散防止层之间的下层电极；和
配置在所述扩散防止层之上，与所述薄膜晶体管的所述漏极电极连接的上层电极。
27.如权利要求26所述的边缘场型的显示装置，其特征在于：
包括由与所述栅极电极相同的材料形成的共用线，
所述共用线与所述下层电极经贯通所述栅极绝缘层、所述保护层和所述供氧层的接触孔连接。
28.一种显示装置，其特征在于：
包括权利要求7、23或24所述的半导体装置。
29.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的氧化物半导体层；
配置在所述氧化物半导体层之上的、所述薄膜晶体管的源极电极和漏极电极；
以与所述氧化物半导体层接触的方式形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的供氧层；和
形成在所述氧化物半导体层与所述源极电极以及所述漏极电极之间的蚀刻阻挡层。
30.如权利要求29所述的半导体装置，其特征在于：
包括配置在所述供氧层与所述氧化物半导体层、所述源极电极以及所述漏极电极之间的保护层，
所述供氧层经形成在所述保护层的接触孔与所述氧化物半导体层接触。
31.如权利要求29或30所述的半导体装置，其特征在于：
包括形成在所述供氧层之上的扩散防止层。
32.一种半导体装置，其包括薄膜晶体管，所述半导体装置的特征在于，包括：
形成在基板之上的、所述薄膜晶体管的栅极电极；
形成在所述栅极电极之上的栅极绝缘层；
形成在所述栅极绝缘层之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述栅极绝缘层、所述源极电极和所述漏极电极之上的氧化物半导体层；
形成在所述氧化物半导体层之上的保护层；和
形成在所述保护层之上的供氧层，
所述供氧层包括丙烯酸树脂、SOG材料、硅树脂、酯聚合树脂或者含有硅烷醇基、CO-OR基或Si-OH基的树脂。
33.一种半导体装置，其为包括薄膜晶体管的顶栅型的半导体装置，其特征在于，包括：
形成在基板之上的、所述薄膜晶体管的源极电极和漏极电极；
形成在所述源极电极和所述漏极电极之上的氧化物半导体层；
形成在所述氧化物半导体层、所述源极电极和所述漏极电极之上的绝缘层；
形成在所述绝缘层之上的、所述薄膜晶体管的栅极电极；
形成在所述绝缘层和所述栅极电极之上的供氧层；和
形成在所述供氧层之上的扩散防止层，
所述供氧层包括丙烯酸树脂、SOG材料、硅树脂、酯聚合树脂或者含有硅烷醇基、CO-OR基或Si-OH基的树脂。
34.一种显示装置，其特征在于：
包括权利要求29至33中任一项所述的半导体装置。
CN201180061376.8A 2010-12-20 2011-12-15 半导体装置和显示装置 Active CN103270601B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010282919 2010-12-20
JP2010-282919 2010-12-20
PCT/JP2011/079036 WO2012086513A1 (ja) 2010-12-20 2011-12-15 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
CN103270601A CN103270601A (zh) 2013-08-28
CN103270601B true CN103270601B (zh) 2016-02-24

Family

ID=46313789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180061376.8A Active CN103270601B (zh) 2010-12-20 2011-12-15 半导体装置和显示装置

Country Status (6)

Country Link
US (2) US20150108467A1 (zh)
EP (1) EP2657974B1 (zh)
JP (1) JP5284544B2 (zh)
KR (1) KR101630503B1 (zh)
CN (1) CN103270601B (zh)
WO (1) WO2012086513A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
CN103988288B (zh) 2011-12-05 2016-10-12 夏普株式会社 半导体装置
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
DE112013007836B3 (de) * 2012-07-20 2023-06-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
TWI611511B (zh) * 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
KR102400509B1 (ko) 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014046031A1 (ja) * 2012-09-21 2014-03-27 シャープ株式会社 半導体装置及び表示装置
WO2014046068A1 (ja) * 2012-09-24 2014-03-27 シャープ株式会社 アクティブマトリックス基板、表示装置、及び、その製造方法
WO2014050636A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 半導体装置、表示パネル、及び半導体装置の製造方法
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
US20150255616A1 (en) * 2012-10-03 2015-09-10 Sharp Kabushiki Kaisha Semiconductor device and display device
US9853164B2 (en) 2012-10-03 2017-12-26 Sharp Kabushiki Kaisha Semiconductor device and display device
TWI681233B (zh) * 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6072522B2 (ja) * 2012-11-29 2017-02-01 三菱電機株式会社 液晶表示パネルおよびその製造方法
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102305310B1 (ko) * 2012-12-28 2021-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102028980B1 (ko) * 2013-01-31 2019-10-08 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
TWI611567B (zh) 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10416504B2 (en) * 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
DE112014004839T5 (de) * 2013-10-22 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
JP6496132B2 (ja) * 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
CN103680317B (zh) * 2013-12-20 2015-09-23 合肥京东方光电科技有限公司 一种阵列基板及其制造方法和显示装置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN104362157B (zh) * 2014-12-02 2017-05-03 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN112436021A (zh) * 2015-02-04 2021-03-02 株式会社半导体能源研究所 半导体装置的制造方法
CN113219749B (zh) * 2016-02-17 2023-01-10 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN108713225B (zh) 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
WO2017159625A1 (ja) 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
US10957268B2 (en) 2016-08-12 2021-03-23 Sharp Kabushiki Kaisha Active-matrix substrate and display device
WO2018043424A1 (ja) 2016-09-01 2018-03-08 シャープ株式会社 アクティブマトリクス基板および表示装置
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
WO2018043426A1 (ja) 2016-09-05 2018-03-08 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP6302037B2 (ja) * 2016-12-09 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6781051B2 (ja) * 2017-01-12 2020-11-04 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
CN110226193A (zh) 2017-01-27 2019-09-10 夏普株式会社 有源矩阵基板以及使用它的显示装置
US10950705B2 (en) 2017-02-15 2021-03-16 Sharp Kabushiki Kaisha Active matrix substrate
CN110383493B (zh) 2017-03-09 2023-06-02 夏普株式会社 有源矩阵基板及其制造方法
JP2018157101A (ja) 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
TWI621250B (zh) * 2017-04-19 2018-04-11 友達光電股份有限公司 軟性面板及其製作方法
WO2018212100A1 (ja) 2017-05-18 2018-11-22 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2019049590A (ja) 2017-09-08 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
US11289563B2 (en) * 2017-09-28 2022-03-29 Sharp Kabushiki Kaisha Electrode contact structure, display control driver, and display device
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN110010001B (zh) * 2017-12-28 2021-06-15 乐金显示有限公司 柔性显示器和包括该柔性显示器的电子装置
JP2019121696A (ja) * 2018-01-05 2019-07-22 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
JP6799123B2 (ja) 2018-09-19 2020-12-09 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
US11695020B2 (en) 2019-12-17 2023-07-04 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
US20230082475A1 (en) * 2020-02-26 2023-03-16 Sharp Kabushiki Kaisha Display device and method for manufacturing same
CN113471218B (zh) * 2021-06-29 2023-09-19 合肥鑫晟光电科技有限公司 显示面板及其制作方法、以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010002807A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Capping layers for metal oxynitride tfts
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US6197133B1 (en) * 1999-02-16 2001-03-06 General Electric Company Short-pulse high-peak laser shock peening
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP4916461B2 (ja) * 2008-02-18 2012-04-11 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
KR101474774B1 (ko) * 2008-07-07 2014-12-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20100027388A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010002807A2 (en) * 2008-07-02 2010-01-07 Applied Materials, Inc. Capping layers for metal oxynitride tfts
JP2010251735A (ja) * 2009-03-27 2010-11-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP5284544B2 (ja) 2013-09-11
US20150108467A1 (en) 2015-04-23
JPWO2012086513A1 (ja) 2014-05-22
EP2657974A4 (en) 2015-01-07
WO2012086513A1 (ja) 2012-06-28
KR20140003481A (ko) 2014-01-09
EP2657974B1 (en) 2017-02-08
KR101630503B1 (ko) 2016-06-14
EP2657974A1 (en) 2013-10-30
CN103270601A (zh) 2013-08-28
US20170179162A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN103270601B (zh) 半导体装置和显示装置
CN103262250B (zh) 半导体装置和显示装置
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103988288B (zh) 半导体装置
CN102456696B (zh) 显示装置及其制造方法
CN102656698B (zh) 有源矩阵基板及其制造方法
WO2019146264A1 (ja) 表示装置及びその製造方法
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
CN103250255B (zh) Tft基板和tft基板的制造方法
US10797086B2 (en) Liquid crystal display panel and method of manufacturing the same
CN103493187A (zh) 薄膜晶体管
CN103503125A (zh) 薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant