CN103155153B - 半导体装置、显示装置以及半导体装置和显示装置的制造方法 - Google Patents

半导体装置、显示装置以及半导体装置和显示装置的制造方法 Download PDF

Info

Publication number
CN103155153B
CN103155153B CN201180048169.9A CN201180048169A CN103155153B CN 103155153 B CN103155153 B CN 103155153B CN 201180048169 A CN201180048169 A CN 201180048169A CN 103155153 B CN103155153 B CN 103155153B
Authority
CN
China
Prior art keywords
layer
insulating barrier
connecting portion
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180048169.9A
Other languages
English (en)
Other versions
CN103155153A (zh
Inventor
原义仁
中田幸伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103155153A publication Critical patent/CN103155153A/zh
Application granted granted Critical
Publication of CN103155153B publication Critical patent/CN103155153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

本发明的半导体装置（100）具备包括栅极电极（62a）、第一绝缘层（64）、氧化物半导体层（66a）、保护层（68）、源极电极（72as）和第二绝缘层（74）的薄膜晶体管（10），第一连接部（30）包括下部金属层（72c）、上部金属层（72c）和绝缘层（74），第二连接部（40）包括下部金属层（72d）和上部导电层（17d），在第二连接部（40）内形成有：下部金属层（72d）与上部导电层（17d）接触的区域；和在下部金属层（72d）与上部导电层（17d）之间层叠有包括与第一绝缘层相同的材料的绝缘层（74）和包括与氧化物半导体层（66a）相同的材料的半导体层（66d）的区域。由此，能够提供一种高的制造效率且更高性能的半导体装置。

Description

半导体装置、显示装置以及半导体装置和显示装置的制造方法
技术领域
本发明涉及具备薄膜晶体管的半导体装置和显示装置，以及具备薄膜晶体管的半导体装置和显示装置的制造方法。
背景技术
有源矩阵型的液晶显示装置或有机EL（ElectroLuminescence：电致发光）显示装置一般包括：按每个像素，作为开关元件形成有薄膜晶体管（ThinFilmTransistor；下面称为“TFT”）的基板（下面称为“TFT基板”）；形成有对置电极和彩色滤光片等的对置基板；和设置在TFT基板与对置基板之间的液晶层等的光调制层。
在TFT基板形成有：多个源极配线；多个栅极配线；分别配置于它们的交叉部的多个TFT；用于将电压施加于液晶层等光调制层的像素电极；和辅助电容配线及辅助电容电极等。另外，在TFT基板的端部，设置有用于将源极配线和栅极配线分别与驱动电路的输入端连接的端子部。驱动电路可以形成在TFT基板上，也可以形成在另外的基板（电路基板）上。
TFT基板的结构例如已在专利文献1中公开。下面，参照附图说明专利文献1所公开的TFT基板的结构。
图15（a）是表示TFT基板的概略的示意平面图，图15（b）是表示TFT基板中的一个像素的放大平面图。另外，图16是图15所示的半导体装置中的TFT和端子部的截面图。
如图15（a）所示，TFT基板具有多个栅极配线2016和多个源极配线2017。由这些配线2016、2017所包围的各个区域2021构成“像素”。在TFT基板中的除形成有像素的区域（显示区域）以外的区域2040，配置有用于分别将多个栅极配线2016和源极配线2017与驱动电路连接的多个连接部2041。各连接部2041构成用于与外部配线连接的端子部。
如图15（b）和图16所示，以覆盖构成像素的各区域2021的方式设置有像素电极2020。另外，在各区域2021形成有TFT。TFT具有：栅极电极G；覆盖栅极电极G的栅极绝缘膜2025、2026；配置在栅极绝缘膜2026上的半导体层2019；和分别与半导体层2019的两端部连接的源极电极S及漏极电极D。TFT被保护膜2028所覆盖。在保护膜2028与像素电极2020之间形成有层间绝缘膜2029。TFT的源极电极S与源极配线2017连接，栅极电极G与栅极配线2016连接。另外，漏极电极D在接触孔2030内与像素电极2020连接。
另外，与栅极配线2016平行地形成有辅助电容配线2018。辅助电容配线2018与辅助电容连接。这里，辅助电容的结构包括：由与漏极电极相同的导电膜形成的辅助电容电极2018b；由与栅极配线相同的导电膜形成的辅助电容电极2018a；和位于它们之间的栅极绝缘膜2026。
在从各栅极配线2016或源极配线2017延伸出的连接部2041上，不形成栅极绝缘膜2025、2026和保护膜2028，而是以与连接部2041的上表面接触的方式形成有连接配线2044。由此，确保连接部2041与连接配线2044的电连接。
其中，如图16所示，在液晶显示装置中，TFT基板配置为夹着液晶层2015与形成有对置电极和滤光片的基板2014相对。
在制造这样的TFT基板时，优选通过共用的工艺形成构成像素的区域2021（也称为“像素部”）和端子部，从而抑制掩模数和工序数的增加。
若想制造上述的TFT基板，就需要对栅极绝缘膜2025、2026和保护膜2028中的位于端子配置区域2040的部分、和栅极绝缘膜2025和保护膜2028中的位于形成有辅助电容的区域部分，进行蚀刻。在专利文献1中公开有：使用有机绝缘膜形成层间绝缘膜2029，并以此为掩模，对这些绝缘膜2025、2026、保护膜2028进行蚀刻。
专利文献2中记载有具有沟道保护型的TFT的TFT基板的像素部的结构。其中，专利文献2的TFT是利用硅膜形成的。
图17是表示专利文献2所记载的TFT基板的一部分的截面图。在TFT基板的各像素设置有薄膜晶体管1141和辅助电容1142。在薄膜晶体管1141形成有栅极配线1102、栅极绝缘膜1104、具有沟道形成区域的半导体层1113、沟道保护膜1108、源极区域1118、漏极区域1117、漏极电极1121和源极配线1122。薄膜晶体管1141被保护膜1127所覆盖，在保护膜1127上设置有像素电极1131。像素电极1131在形成于保护膜1127的接触孔内与漏极电极1121连接。以由与栅极配线1102相同的导电膜形成的电容配线1151和像素电极1131为电极，以夹在电极间的栅极绝缘膜1104和保护膜1127为介电体，由此构成辅助电容1142。
另外，在专利文献3中提出：在具备沟道保护型的TFT的TFT基板的制造方法中，通过利用半色调掩模，来减少所使用的掩模的数量。然而，专利文献3的方法，其制造工艺复杂，于是有可能使量产能力变低。另外，由于在栅极电极与源极、漏极电极之间仅形成有一层绝缘膜，因此，有可能在这些电极间发生短路。
现有技术文献
专利文献
专利文献1：日本特开2008－170664号公报
专利文献2：日本特开2009－157354号公报
专利文献3：日本特开2007－258675号公报
发明内容
发明需要解决的课题
近年来，提案有利用氧化锌等氧化物半导体膜来代替硅半导体膜而形成TFT的活性层。这样的TFT称作“氧化物半导体TFT”。由于氧化物半导体与非晶硅相比具有更高的迁移率，因此，氧化物半导体TFT与非晶硅TFT相比能够更高速地工作。另外，由于氧化物半导体膜与多晶硅膜相比，通过更简便的工艺形成，因此，也能够适用于需要大面积的装置。
然而，在具有底栅结构的氧化物半导体TFT中，在TFT的制造工艺中，例如在热处理工序等，有可能由于氧缺乏而产生载流电子，从而导致电阻降低。另外，在源极、漏极电极的蚀刻工序或层间绝缘膜的形成工序中，存在位于其下方的氧化物半导体膜容易受到损伤的问题。
对此，可以考虑以覆盖半导体层中的形成有沟道的区域（沟道形成区域）的方式设置沟道保护膜的结构（沟道保护型）。在TFT的制造工艺中，如果在半导体层上形成沟道保护膜之后，形成源极、漏极电极，则在进行用于形成源极、漏极电极的蚀刻时，沟道保护膜作为蚀刻阻止层发挥作用。因此，可以认为能够减少沟道形成区域由于蚀刻而受到的损伤。
然而，当追加这样的沟道保护膜时，如果采用以往的层叠方法，就需要使用掩模对沟道保护膜图案化工序，因此，可以预知，制造工序增加，半导体的制造效率降低。
另外，液晶显示装置或有机EL显示装置的TFT基板一般具有显示区域和其周边区域（也称为“边框区域”），在显示区域，以矩阵状配置有多个像素，在周边区域则配置有分别驱动扫描信号和显示信号的驱动电路。在COG（ChiponGlass：玻璃覆晶封装）方式的显示装置中，这些驱动电路作为LSI等的电气元件而搭载在TFT基板的周边区域。在显示区域与周围区域的边界附近，设置有将显示区域的扫描线、信号线等与周边区域的连接配线连接的连接部。除此之外，在周边区域的外缘附近，一般形成有用于安装FPC（柔性印刷基板）等元件的端子部。连接部和端子部与TFT构成一体，并且在TFT基板的制造时同时形成。
在连接部和端子部，实施有将上层配线与下层配线连接、或者将下层配线与上层配线连接等不同的导体配线间的直接的电连接。连接部和端子部的层结构与TFT的层结构不同，因此，为了高效地在同一基板上同时形成这些部位，需要在各部位的结构和制造方法上做研究。
尤其是，在高性能地利用氧化物半导体TFT的情况下，如上所述，优选额外地层叠沟道保护层。因此，当在COG方式的显示装置上应用氧化物半导体TFT时，为了确保氧化物半导体的性能并且提高显示装置的TFT基板的制造效率，需要进一步做研究。
本发明是鉴于上述的问题而提出的，目的在于，以高性能且高的制造效率制造具备氧化物半导体TFT和连接部的半导体装置、或具备氧化物半导体TFT、连接部和端子部的半导体装置。此外，本发明的目的还在于以高性能且高的制造效率制造具备上述半导体装置作为TFT基板的显示装置。
用于解决课题的技术方案
本发明的半导体装置的制造方法是包括薄膜晶体管和用于将上述薄膜晶体管与外部连接配线电连接的第一连接部的半导体装置的制造方法，其包括：
工序（A），在基板上层叠第一金属；
工序（B），将层叠后的上述第一金属图案化，从而形成上述薄膜晶体管的栅极电极和上述第一连接部的下部金属层；
工序（C），在上述栅极电极和上述下部金属层上形成第一绝缘层；
工序（D），在上述第一绝缘层上层叠氧化物半导体；
工序（E），将层叠后的上述氧化物半导体图案化而形成上述薄膜晶体管的氧化物半导体层，并且从上述下部金属层的上部去除上述氧化物半导体；
工序（F），在上述氧化物半导体层和上述第一绝缘层上层叠保护层；
工序（G），在上述保护层上形成掩模图案；
工序（H），将上述氧化物半导体层作为蚀刻阻止层，隔着上述掩模图案进行上述保护层和上述第一绝缘层的蚀刻，在上述氧化物半导体层的一部分上形成保护层，并且从上述下部金属层的上部去除上述保护层和上述第一绝缘层；
工序（I），在上述保护层和上述下部金属层上层叠第二金属；和
工序（J），将上述第二金属图案化而形成上述薄膜晶体管的源极电极和漏极电极，并且形成上述第一连接部的上部金属层。
在一种实施方式中，在上述工序（J）中，在上述第一连接部残留在上述第一绝缘层上层叠有上述保护层和上述上部金属层的区域。
在一种实施方式中，上述半导体装置还包括通过连接配线与上述第一连接部电连接的第二连接部，在上述工序（B）中，将上述第一金属图案化，从而形成上述第二连接部的下部金属层，在上述工序（C）中，在上述第二连接部的上述下部金属层上形成上述第一绝缘层，在上述工序（E）中，将上述氧化物半导体图案化，从而在上述第二连接部中的上述第一绝缘层上形成第一半导体层，在上述工序（F）中，在上述第一半导体层上层叠上述保护层，在上述工序（H）中，将上述第一半导体层作为蚀刻阻止层，隔着上述掩模图案进行上述保护层的蚀刻，并且从上述第一半导体层的一部分上去除上述保护层，在上述工序（J）中，将上述第二金属图案化而去除上述第二连接部内的上述第二金属，并且去除上述第一半导体层的一部分。
在一种实施方式中，在上述工序（J）中，在第二连接部内的上述第一绝缘层的一部分上残留上述第一半导体层的一部分。
在一种实施方式中，上述制造方法还包括：在上述第二连接部内的上述下部金属层上和被残留的上述第一半导体层的上述一部分上形成上部导电层的工序。
在一种实施方式中，上述半导体装置还包括用于经由上述第一连接部和上述第二连接部将上述薄膜晶体管与外部配线电连接的端子部，在上述工序（B）中，将上述第一金属图案化，从而形成上述端子部的下部金属层，在上述工序（C）中，在上述端子部的上述下部金属层上形成上述第一绝缘层，在上述工序（E）中，将上述氧化物半导体图案化，从而在上述端子部中的上述第一绝缘层上形成第二半导体，在上述工序（F）中，在上述第二半导体层上层叠上述保护层，在上述工序（H）中，将上述第二半导体层作为蚀刻阻止层，隔着上述掩模图案进行上述保护层的蚀刻，从而在上述第二半导体层的一部分上形成保护层，在上述工序（J）中，将上述第二金属图案化而去除上述端子部内的上述第二金属，并且去除上述第二半导体层的一部分。
在一种实施方式中，在上述工序（J）中，在上述端子部的上述第一绝缘层上残留上述第二半导体层的一部分。
在一种实施方式中，上述制造方法还包括：在上述端子部的上述下部金属层上和被残留的上述第二半导体层的上述一部分上形成上部导电层的工序。
在一种实施方式中，在上述工序（H）中，通过等离子体蚀刻处理，将上述氧化物半导体的表面导体化。
本发明的显示装置的制造方法是包括上述半导体装置的制造方法的显示装置的制造方法，其还包括：工序（K），在上述源极电极、上述漏极电极和上述第一连接部的上述上部金属层上形成第二绝缘层；和工序（L），在上述第二绝缘层上层叠导电膜，并且将上述导电膜图案化，从而形成像素电极。
在一种实施方式中，上述显示装置还包括配置于像素内的辅助电容，在上述工序（B）中，将上述第一金属图案化，从而形成上述辅助电容的第一电容电极，在上述工序（C）中，在上述第一电容电极上形成上述第一绝缘层，在上述工序（E）中，将上述氧化物半导体图案化，从而在上述辅助电容中的上述第一绝缘层上形成第三半导体层，在上述工序（J）中，将上述第二金属图案化，从而以与上述第三半导体层接触的方式形成第二电容电极，在上述工序（K）中，有选择地去除上述第二电容电极上的上述第二绝缘层，从而形成接触孔，在上述工序（L）中，上述导电膜以在上述接触孔内与第二电容电极接触的方式层叠，从而使上述第二电容电极与上述像素电极电连接。
本发明的半导体装置包括薄膜晶体管和用于将上述薄膜晶体管与外部连接配线电连接的第一连接部，上述薄膜晶体管包括：栅极电极；形成在上述栅极电极上的第一绝缘层；形成在上述第一绝缘层上的氧化物半导体层；以与上述氧化物半导体层接触的方式设置的保护层；形成在上述保护层上的源极电极和漏极电极，上述源极电极和上述漏极电极各自的一部分与上述氧化物半导体层接触；和形成在上述源极电极和上述漏极电极上的第二绝缘层，上述第一连接部包括：包括与上述栅极电极相同的材料的下部金属层；上部金属层，其以与上述下部金属层接触的方式形成，且包括与上述源极电极和漏极电极相同的材料；和形成在上述上部金属层上且包括与上述第二绝缘层相同的材料的绝缘层，在上述第一连接部内形成有层叠了上述上部金属层、包括与上述薄膜晶体管的上述保护层相同的部件的层和上述上部金属层的区域。
在一种实施方式中，上述半导体装置还包括通过连接配线与上述第一连接部电连接的第二连接部，上述第二连接部包括：包括与上述栅极电极相同的材料的下部金属层；和形成在上述第二连接部的上述下部金属层上的上部导电层，在上述第二连接部内形成有：上述第二连接部的上述下部金属层与上述上部导电层接触的区域；和在上述第二连接部的上述下部金属层与上述上部导电层之间，层叠了包括与上述第一绝缘层相同的材料的绝缘层和包括与上述氧化物半导体层相同的材料的半导体层的区域。
在一种实施方式中，上述半导体装置还包括用于经由上述第一连接部和上述第二连接部将上述薄膜晶体管与外部配线电连接的端子部，上述端子部包括：包括与上述栅极电极相同的材料的下部金属层；和形成在上述端子部的上述下部金属层上的上部导电层，在上述端子部内形成有：上述端子部的上述下部金属层与上述上部导电层接触的区域；和在上述端子部的上述下部金属层与上述下部导电层之间，层叠了包括与上述第一绝缘层相同的材料的绝缘层和包括与上述氧化物半导体层相同的材料的半导体层的区域。
在一种实施方式中，上述薄膜晶体管的上述氧化物半导体层、上述第二连接部的上述半导体层和上述端子部的上述半导体层的各表面，通过等离子体蚀刻处理而被导体化。
本发明的显示装置包括：上述半导体装置；呈矩阵状配置的多个像素；和形成在像素内的上述第二绝缘层上的像素电极，上述像素电极与上述薄膜晶体管的上述漏极电极电连接，上述第二连接部的上述上部导电层包括与上述像素电极相同的材料。
在一种实施方式中，上述显示装置包括配置在像素内的辅助电容，上述辅助电容包括：包括与上述栅极电极相同的材料的第一电容电极；形成在上述第一电容电极上且包括与上述第一绝缘层相同的材料的绝缘层；形成在上述辅助电容的上述绝缘层上且包括与上述氧化物半导体层相同的材料的半导体层；和形成在上述辅助电容的上述半导体层上且包括与上述漏极电极相同的材料的第二电容电极。
在一种实施方式中，上述辅助电容的上述第二电容电极在形成于上述第二绝缘层的开口部内与上述像素电极电接触。
在一种实施方式中，上述显示装置具有：包含呈矩阵状配置的多个像素的显示部；和位于上述显示部的外侧的周边部，在上述周边部配置有对上述显示部的显示进行控制的电气元件，经由上述第一连接部和上述第二连接部，上述薄膜晶体管与上述周边部的电气元件电连接。
在一种实施方式中，上述端子部是为了安装柔性印刷基板而配置在上述周边部的端子。
发明效果
根据本发明，能够以高的制造效率提供具备氧化物半导体TFT和连接部的高性能的半导体装置、或具备氧化物半导体TFT、连接部和端子部的高性能的半导体装置。另外，根据本发明，能够以高的制造效率提供具备上述半导体装置作为TFT基板的高性能的显示装置。
附图说明
图1是表示本发明的实施方式1所涉及的半导体装置100的结构的截面图。
图2是示意地表示本发明的实施方式2所涉及的液晶显示装置1000的结构的立体图。
图3是示意地表示液晶显示装置1000的TFT基板（半导体装置100）的结构的平面图。
图4是示意地表示TFT基板100的显示区域DA的结构的平面图。
图5是示意地表示TFT基板100的配线结构的平面图。
图6（a）～（e）是表示半导体装置100的制造工序的一部分的截面图。
图7（f）～（i）是表示半导体装置100的制造工序的一部分的截面图。
图8（j）～（l）是表示半导体装置100的制造工序的一部分的截面图。
图9（a）～（c）是表示第一参考例所涉及的半导体装置的制造工序的一部分的截面图。
图10（d）～（f）是表示第一参考例所涉及的半导体装置的制造工序的一部分的截面图。
图11（a）～（e）是表示第二参考例所涉及的半导体装置的制造工序的截面图。
图12（a）～（f）是表示半导体装置100的TFT的结构例的平面图。
图13是示意地表示本发明的实施方式3所涉及的液晶显示装置1001的TFT基板（半导体装置101）的结构的平面图。
图14是示意地表示本发明的实施方式4所涉及的有机EL显示装置1002的结构的平面图。
图15（a）是示意地表示以往的TFT基板的结构的平面图，（b）是表示（a）的TFT基板中的一个像素的放大平面图。
图16是图15所示的现有的TFT基板中的TFT和端子部的截面图。
图17是表示以往的TFT基板的一部分的截面图。
具体实施方式
下面，参照附图说明本发明的实施方式所涉及的半导体装置、显示装置以及半导体装置和显示装置的制造方法。但是，本发明的范围并不限于以下的实施方式。
（实施方式1）
图1是示意地表示实施方式1的半导体装置的结构的截面图。
本实施方式的半导体装置为形成有氧化物半导体TFT的TFT基板，广泛包括各种显示装置、电子设备等的TFT基板。但是，在本发明的说明中，将半导体装置作为液晶显示装置的TFT基板进行说明，该液晶显示装置的TFT基板设置有氧化物半导体TFT作为开关元件。
本实施方式的半导体装置100（有时也称作“TFT基板100”）包括：薄膜晶体管10；和用于使薄膜晶体管10与外部配线电连接的第一连接部30、第二连接部40和端子部50。在后面叙述第一连接部30、第二连接部40和端子部50的细节。另外，半导体装置100在作为显示装置的TFT基板利用的情况下，具备产生辅助电容的辅助电容部（称为“辅助电容20”）。不包括辅助电容20的实施方式也包括于本发明的半导体装置中。
薄膜晶体管10包括：栅极电极62a；形成在栅极电极62a上的第一绝缘层64（有时也称作“栅极绝缘层64”或者简称为“绝缘层64”）；形成在第一绝缘层64上的氧化物半导体层66a；以与氧化物半导体层66a接触的方式设置的保护层68；源极电极72as和漏极电极72ad，它们以各自的一部分经由保护层68的间隙与氧化物半导体层66a接触的方式形成在保护层68上；和形成在源极电极72as和漏极电极72ad上的第二绝缘层74（有时简称为“绝缘层74”）。
第二绝缘层74包括：以与源极电极72as和漏极电极72ad接触的方式形成的保护膜74a；和在保护膜74a上形成的层间绝缘膜74b。第二绝缘层74也可以由一个层形成。在第二绝缘膜74上，形成有能够作为显示装置的像素电极发挥作用的导电层（称为“像素电极17”）。
辅助电容20包括：包括与栅极电极62a相同的金属材料的第一电容电极（辅助电容电极）62b；形成在第一电容电极62b上且包括与第二绝缘层64相同的材料的绝缘层64；形成在绝缘层64上且包括与氧化物半导体层66a相同的材料的半导体层66b；和形成在半导体层66b上且包括与源极电极72as和漏极电极72ad相同的的材料的第二电容电极（辅助电容对置电极）72b。在第二电容电极72b上形成有绝缘层74。在辅助电容20中的绝缘层74形成有接触孔（开口部）19，在接触孔19内层叠有像素电极17（这里，包括从像素电极17延伸的导电体层，统称为像素电极17），在接触孔19的内侧，第二电容电极72b与像素电极17电连接。
第一连接部30包括：包括与栅极电极62a相同的材料的下部金属层62c；以在绝缘层64的间隙中与下部金属层62c接触的方式形成的、包括与源极电极72as和漏极电极72ad相同的材料的上部金属层72c；和形成在上部金属层72c上且包括与第二绝缘层74相同的材料的绝缘层74。在第一连接部30的一部分，存在层叠有绝缘层64、保护层68和上部金属层72c的区域。
第二连接部40包括：包括与栅极电极62a相同的材料的下部金属层62d；和以在绝缘层64的间隙中与下部金属层62d接触的方式形成的上部导电层17d。上部导电层17d包括与像素电极17相同的材料。在第二连接部40内形成有：下部金属层62d与上部导电层17d接触的区域；和在该区域的外侧的下部金属层62d与上部导电层17d之间，层叠有绝缘层64和包括与氧化物半导体层66a相同的材料的半导体层66d的区域。
端子部50包括：包括与栅极电极62a相同的材料的下部金属层62e；和以在绝缘层64的间隙中与下部金属层62e接触的方式形成的上部导电层17e。上部导电层17e包括与像素电极17相同的材料。在端子部50内形成有：下部金属层62e与上部导电层17e接触的区域；和在该区域的外侧的下部金属层62e与上部导电层17e之间，层叠有绝缘层64和包括与氧化物半导体层66a相同的材料的半导体层66e的区域。
也可以在制造工序中的等离子体蚀刻时或者通过追加等离子体处理，将薄膜晶体管10的氧化物半导体层66a、半导体层66b、66d和66e中的不被保护层68覆盖的部分的表面导体化。
（实施方式2）
图2是示意地表示本发明的实施方式2的液晶显示装置1000的结构的立体图。
如图2所示，液晶显示装置1000包括：夹着液晶层并且相互相对的TFT基板100（对应于实施方式1的半导体装置100）和对置基板200；配置在TFT基板100和对置基板200的各自的外侧的偏光板210和220；和向TFT基板100发射显示用的光的背光源单元230。在TFT基板100配置有驱动多个扫描线（栅极总线）的扫描线驱动电路110和驱动多个信号线（数据总线）的信号线驱动电路120。扫描线驱动电路80和信号线驱动电路82与配置在TFT基板100的外部的控制电路130连接。根据控制电路130的控制，将切换TFT的导通或断开的扫描信号从扫描线驱动电路110供给至多个扫描线，将显示信号（对像素电极17的施加电压）从信号线驱动电路120供给至多个信号线。
对置基板200包括彩色滤光片和共用电极。在三原色显示的情况下，彩色滤光片包括各自与像素对应配置的R（红）滤光片、G（绿）滤光片和B（蓝）滤光片。共用电极以夹着液晶层并覆盖多个像素电极17的方式形成。根据施加在共用电极与各像素电极17之间的电位差，两个电极之间的液晶分子按每个像素取向，以进行显示。
图3是示意地表示TFT基板100的结构的平面图，图4是示意地表示TFT基板100的显示区域DA的结构的平面图，图5是示意地表示TFT基板的配线结构的平面图。
如图3所示，具有显示部DA和位于显示部的外侧的周边部FA，在周边部FA以COG方式配置有扫描线驱动电路110、信号线驱动电路120、电压供给电路等的电气元件25。另外，在周边部FA的外端部附近，配置有用于安装FPC等的外部元件的端子部50。
如图4所示，在显示部DA，呈矩阵状地配置有多个像素5，以相互正交的方式配置有多个扫描线14和多个信号线12。在多个扫描线14与多个信号线12各自的交点附近，按每个像素5形成有作为能动元件（有源元件）的薄膜晶体管（TFT）10。在各像素5配置有与TFT10的漏极电极电连接且例如包括ITO（IndiumTinOxide：铟锡氧化物）的像素电极17。另外，相邻的两个扫描线14之间，辅助电容线（存储电容线，也称作Cs线）15与扫描线14平行地延伸。TFT10的栅极电极62a和辅助电容20的第一电容电极62b分别作为扫描线14和辅助电容线15的一部分形成。
如图5所示，在显示区域DA与周边区域FA的边界配置有多个连接配线35。信号线12和与辅助电容线15连接的辅助电容连接线16经由分别与它们对应配置的连接部30，与连接配线35电连接。通过连接部30，作为上层配线的信号线12和辅助电容连接线16与作为下层配线的连接配线35连接。其中，辅助电容连接线16经由形成于绝缘层64的接触孔与作为下层配线的辅助电容线15连接。另外，TFT10的漏极电极与作为辅助电容20的上部电极的第二电容电极连接，第二电容电极经由在像素电极与第二电容电极之间的绝缘层形成的接触孔，与像素电极17接触。
在各连接配线35的周边区域FA一侧配置有连接部40。在连接部40，连接配线35与周边区域FA的上层配线连接，上层配线与电气元件25连接。另外，作为下层配线的扫描线14也通过连接部40与周边区域的上层配线连接后，与电气元件25连接。电气元件25与端子部50通过多个配线连接。
接着，利用图6～图8说明TFT基板100的制造方法。
图6（a）～（e）、图7（f）～（i）、以及图8（j）～（l）是示意地表示TFT基板100的制造工序（A）～（L）的截面图。图6～图8中，薄膜晶体管（TFT）10、辅助电容20、第一连接部30、第二连接部40和端子部50的截面分别与图5中的A－A截面、B－B截面、C－C截面、D－D截面和E－E截面对应。
工序（A）：
首先，如图6（a）所示，在基板60上通过溅射法等层叠第一金属62。第一金属62例如可以是包括Ti（钛）/Al（铝）/Ti（钛）三层的金属层。
工序（B）：
接着，如图6（b）所示，通过将层叠的第一金属62图案化，形成薄膜晶体管10的栅极电极62a、辅助电容20的第一金属层62b、第一连接部30、第二连接部40和端子部50的下部金属层62c、62d和62e。图案化是通过公知的光刻法，形成抗蚀剂掩模（第一掩模）后，去除未被抗蚀剂掩模所覆盖的部分的第一金属62来进行的。图案化后，去除抗蚀剂掩模。
工序（C）：
接着，如图6（c）所示，在基板60上，以覆盖栅极电极62a、第一金属层62b和下部金属层62c、62d和62e的方式，层叠第一绝缘层64。第一绝缘层64例如为厚度约400nm的SiO2膜，利用CVD法形成该膜。第一绝缘层64可以为例如包括SiO2膜的单层膜，也可以具有以SiNx膜为下层并且以SiO2膜为上层的层叠结构。在由SiO2膜构成的单层膜的情况下，SiO2膜的厚度优选为300nm以上500nm以下。在具有由SiNx膜（下层）和SiO2膜（上层）构成的层叠结构的情况下，SiNx膜的厚度优选为200nm以上500nm以下，SiO2膜的厚度优选为20nm以上150nm以下。
工序（D）：
接着，如图6（d）所示，在第一绝缘层64上层叠氧化物半导体66。氧化物半导体66是利用溅射法例如将In－Ga－Zn－O类半导体（IGZO）膜层叠为30nm以上300nm以下的厚度而形成的。
工序（E）：
接着，如图6（e）所示，将层叠的氧化物半导体66图案化，得到薄膜晶体管10的氧化物半导体层66a、辅助电容20、第二连接部40和端子部50的半导体层66b（第三半导体层）、66d（第一半导体层）和66e（第二半导体层）。此时，在第一连接部30，从下部金属层62c和绝缘层64上去除氧化物半导体。图案化是通过光刻法，利用抗蚀剂掩模（第二掩模）覆盖氧化物半导体66的规定的区域，并通过湿法蚀刻去除未被抗蚀剂掩模覆盖的部分来进行的。之后，去除抗蚀剂掩模。其中，在氧化物半导体66中，也可以利用其它种类的氧化物半导体膜来代替IGZO。
工序（F）：
接着，如图7（f）所示，以覆盖氧化物半导体层66a、半导体层66b、66d和66e的方式，通过CVD法，例如将150nm左右的厚度的SiO2保护层68层叠在第一绝缘层64上。保护层68优选包含SiOy等的氧化物。当使用氧化物时，在氧化物半导体层66a发生氧缺乏时，能够通过氧化物所含的氧使氧缺乏恢复，因此，能够有效减少氧化物半导体层66a的氧缺乏。
另外，这里将保护层68层叠为SiO2的单层，但是除此之外，也可以采用以SiO2膜为下层，以SiNx膜为上层的层叠结构。保护层68的厚度（具有层叠结构时指各层的总厚度）优选为50nm以上200nm以下。如果为50nm以上，则在源极－漏极电极的图案化工序等中，能够更可靠地保护氧化物半导体层66a的表面。另一方面，当超过200nm时，源极电极或漏极电极产生大的阶差，因此有可能引起断线等情况，所以不予以优选。
工序（G）：
接着，如图7（g）所示，通过光刻法在保护层68上形成掩模图案70（第三掩模）。
工序（H）：
接着，如图7（h）所示，隔着掩模图案70，对保护层68和第一绝缘层64进行蚀刻。此时，氧化物半导体层66a、半导体层66b、66d和66e被用作蚀刻阻止层。通过该蚀刻，在氧化物半导体层66a、半导体层66b、66d和66e上有选择地形成保护层68。此时，也可以通过等离子体蚀刻处理将氧化物半导体层66a、半导体层66b、66d和66e的表面导体化。
在此工序中，以使氧化物半导体层66a不被蚀刻的方式选择蚀刻条件。因此，例如作为蚀刻气体使用CF4/O2（流量：475sccm/25sccm），将基板温度设为60℃，在腔室内进行干法蚀刻。腔室内部的真空度设为15mT，施加功率设为1000W，蚀刻时间设为7分钟。
由此，在TFT10中，去除保护层68中的形成有与源极接触和与漏极接触的部分，形成使氧化物半导体层66a露出的两个开口部。保护层68覆盖氧化物半导体层66a中的构成沟道的区域，作为沟道保护膜发挥作用。在辅助电容20中，位于半导体层66b上的保护层68的大部分被去除，形成使半导体层66b露出的开口部。开口部的直径例如为20μm。在第一连接部30中，从下部金属层62c的上部去除保护层68和第一绝缘层64，使下部金属层62c露出。在第二连接部40中，去除保护层68的一部分，使半导体层66d一部分露出。在端子部50中，去除保护层68的一部分，使半导体层66e一部分露出。
在本工序中，正如将氧化物半导体层66a作为蚀刻阻止层，进行蚀刻的那样，优选按照保护层68和第一绝缘层64的材料等，选择蚀刻条件。由此，在第一连接部30中，第一绝缘层64和保护层68一并被蚀刻（GI/ES同时蚀刻），同时，在TFT10、辅助电容20、第二连接部40和端子部50中，只有绝缘层68被蚀刻。这里所说的蚀刻条件在利用干法蚀刻情况下包括蚀刻气体的种类、基板1的温度、腔室内的真空度等。另外，在利用湿法蚀刻的情况下包括蚀刻液的种类、蚀刻时间等。
工序（I）：
接着，如图7（i）所示，以覆盖保护层68、氧化物半导体层66a、半导体层66b、66d、和66e和下部金属层62的方式，在基板上层叠作为导电材料的第二金属72。这里，例如通过溅射法层叠有MoN/Al/MoN三层。
工序（J）：
接着，如图8（j）所示，通过光刻法，利用掩模图案（第四掩模），进行第二金属72的图案形成。由此，以与氧化物半导体层66a接触的方式，形成TFT10的源极电极72as和漏极电极ad。此时，在辅助电容20中，以与半导体层66b接触的方式形成有第二电容电极72b，在第一连接部30中，以与下部金属层62c接触的方式形成上部金属层72c。在第一连接部30内残留有在绝缘层64上层叠有保护层68和上部金属层72c的区域。
另外，去除第二连接部40内的全部的第二金属72，并且有选择地去除未被保护层68覆盖的部分的半导体层66d。也就是说，在第二连接部40中，仅在绝缘层64的一部分上残留半导体层66d和保护层68。在端子部50中，去除全部的第二金属72，并且有选择地去除未被保护层68覆盖的部分的半导体层66e。也就是说，在端子部50中，仅在绝缘层64的一部分上残留半导体层66e和保护层68。
这样，完成作为氧化物半导体TFT的TFT10和作为辅助电容Cs的辅助电容20。其中，氧化物半导体层66a和半导体层66b、66d及66e的表面有可能由于干法蚀刻损伤而成为导电体。这时，将第一电容电极62b作为辅助电容电极，将导体化的半导体层66b和第二电容电极作为辅助电容对置电极，将绝缘层64作为介电体层，从而构成辅助电容20。
工序（K）：
接着，如图8（k）所示，在TFT10、辅助电容20、第一连接部30上形成第二绝缘层74。在该工序中，首先在整个基板上，通过CVD法使SiO2等堆积氧化物，之后堆积SiNx膜，从而形成保护膜74a和层间绝缘层74b。其中，第二绝缘层74例如可以形成为SiO2的单层，例如也可以采用SiO2层和SiNx层的双层结构。在包括SiO2的单层的情况下，SiO2层的厚度优选为50nm以上300nm以下。在采用双层结构的情况下，SiO2的厚度优选为50nm以上150nm以下，SiNx的厚度优选为50nm以上200nm以下。
接着，通过光刻法，利用掩模图案（第五掩模），进行第二绝缘层74的图案化。由此，在TFT10和第一连接部30上残留第二绝缘层74，从第二连接部40和端子部50上去除第二绝缘层74。这时，从第二连接部40和端子部50上去除保护层68，然后去除未被半导体层66d和66e覆盖的部分的绝缘层64，从而使下部金属层62d和62e露出。
另外，在辅助电容20中，去除第二电容电极72b上的第二绝缘层74，形成接触孔19，在其内部，使第二电容电极72b露出。
工序（L）：
接着，如图8（l）所示，形成像素电极17、上部导电层17d和17e。这里，首先，在整个基板上，例如通过溅射法，堆积透明导电材料（导电膜）。此时，透明导电材料以在接触孔19内与辅助电容20的第二电容电极72b接触的方式堆积。作为透明导电材料，例如使用ITO（厚度：50～200nm）。接着，通过公知的光刻法，利用掩模图案（第六掩模）进行ITO膜的图案化。由此，在像素5内形成像素电极，并且形成第二连接部40和端子部50的上部导电层17d和17e。
在辅助电容20中，像素电极17在接触孔19内与第二电容电极72b像素电极17电连接。如图5所示，第二电容电极72b与TFT10的漏极电极72ad电连接。另外，以与第二连接部40的下部金属层62d和半导体层66d接触的方式形成上部导电层17d，以与端子部50的下部金属层62e和半导体层66e接触的方式形成上部导电层17e。
在利用上述方法制成的TFT基板100中，端子部50具有如下的结构。端子部50具有：配置在基板60上的下部金属层62e；形成在下部金属层62e上且具有使下部金属层62e的一部分露出的开口部的第一绝缘层64；和形成在第一绝缘层64上且在第一绝缘层64的开口部内与下部金属层62e连接的上部导电层17e。另外，在第一绝缘层64的开口部的周边，在第一绝缘层64与上部导电层17e之间配置有包括氧化物半导体的半导体层66e。若从基板60的法线方向观察，则半导体层66e优选为与下部金属层62e重叠。由此，在上部导电层17e与下部金属层62e之间，不仅能够存在第一绝缘层64，还能够存在半导体层66e，因此能够提高端子部50的可靠性。
在图示的例子中，半导体层66e的开口部一侧的端部与第一绝缘层64的开口部的侧壁匹配。这是因为，在图8（k）所示的工序中，半导体层66e构成蚀刻掩模，蚀刻第一绝缘层64，从而形成开口部。另外，半导体层66e的开口部的相反侧的端部也可以与上部导电层17e的端部匹配。这样的结构在图8（I）所示的工序中通过对半导体层66e和上部导电层17e同时进行蚀刻而得到。
其中，如上所述的结构的端子部50的制造方法并不限于如图6～图8所示出的方法。例如，在图6～图8中，与TFT10、电容部等一起，在基板60上制造端子部50，但是，TFT10或电容部的结构或工艺也可以与图6～图8所示的例子不同。另外，端子部50也可以单独在基板60上制造，或与TFT以外的半导体元件一起在基板60上制造。
下面，说明有效制造端子部50的方法。在以下的说明中，为了使其容易理解，存在以图6～图8所示的工序为例进行参照的情况。
首先，在基板60上形成下部金属层62e。接着，以覆盖下部金属层62e的方式形成第一绝缘层64。之后，在第一绝缘层64上形成半导体层66e（参照图6（e））。
接着，以覆盖半导体层66e的一部分的方式形成保护层（绝缘层）68。从基板60的法线方向观察，保护层68配置为隔着第一绝缘层64和半导体层66e与下部金属层62e的一部分重叠（例如参照图7（h））。
接着，将保护层68作为蚀刻掩模去除半导体层66e的一部分（例如参照图8（j））。其中，也可以与TFT10的源极－漏极分离工序同时进行该工序。由此，在构成源极－漏极电极的金属层的图案化工序中，保护层68作为阻挡层发挥作用，从而能够减少半导体层66e所受的损伤，并使半导体层66e在端子部形成区域残留。
接着，去除半导体层66e上的保护层68，并且去除第一绝缘层64中的未被半导体层66e覆盖的部分，从而形成开口部（参照图8（k））。也就是说，半导体层66e在保护层68的蚀刻工序中作为蚀刻阻止层发挥作用，并且在第一绝缘层64的蚀刻中作为蚀刻掩模发挥作用。这样，由保护层68确保的半导体层66e能够用作蚀刻掩模，因此具有不需要为了形成开口部而形成另外的掩模的优点。通过该工序，下部金属层62e的一部分露出。另外，半导体层66e的端部与第一绝缘层64的开口部的侧壁匹配。
之后，在开口部内和半导体层66e上形成上部导电层17e（参照图8（I））。其中，在基板60上形成多个端子部50的情况下，当相邻的端子部50的半导体层66e彼此连接时，端子部50彼此就有可能导通。因此，各端子部50的半导体层66优选具有相互分离的图案。例如，在上部导电层17d的图案化时，半导体层66e也可以同时图案化。在该情况下，从基板60的法线方向观察，上部导电层17e的端部与半导体层66d的端部匹配。但是，在利用湿法蚀刻进行图案化的情况下，在与基板60垂直的截面，存在半导体层66d的侧壁从上部导电层17e的端部向开口部一侧倾斜的具有倒锥形状的情况。这样，当同时将上部导电层17d和半导体层66e图案化时，能够在不增大制造工序数的情况下，仅在开口部周边，将半导体层66e残留在上部导电层17e与第一绝缘层64之间。从而，能够确保端子部50的可靠性，并且抑制端子部50彼此的导通。
以上，说明了TFT基板100的制造方法，但是，液晶显示装置1000是通过在利用上述TFT100的制造方法制造的TFT基板上通过公知的制造方法添加除此之外的部件而得到的。
接着，利用图9和10，说明第一参考例的半导体装置的制造方法。
图9（a）～（c）和图10（d）～（f）是示意地表示第一参考例的半导体装置的制造工序（A1－F1）的截面图。第一参考例的半导体装置是不包含上述的半导体装置100所含的保护层68的半导体装置，如下所示的工序表示被认为是上述的半导体装置的有效的制造方法的典型性实例。其中，对与半导体装置100对应的部件和部分标注相同的参照符号，并省略其详细说明。
工序（A1）：
首先，经过与图6（a）和（b）同样的工序，如图9（a）所示，形成第一参考例的半导体装置TFT10的栅极电极62a、辅助电容20的第一电容电极62b、第一连接部30的下部金属层62c、第二连接部40的下部金属层62d和端子部50的下部金属层62e。这里使用第一掩模。
工序（B1）：
这是与图6（c）～（e）对应的工序，如图9（b）所示，在第一绝缘层64上形成TFT10的氧化物半导体层66a、第二连接部40的半导体层66d和端子部50的半导体层66e。这里使用第二掩模。
工序（C1）：
这是与图7（f）～（h）对应的工序，如图9（c）所示，去除第一连接部30的第一绝缘层64，使下部金属层62c露出。这里使用第三掩模。
工序（D1）：
这是与图7（i）～图8（j）对应的工序，如图10（d）所示，形成TFT10的源极电极72as及漏极电极72ad、辅助电容20的第二电容电极72b和第一连接部30的上部金属层72c。这里使用第四掩模。
工序（E1）：
这是与图8（k）对应的工序，如图10（e）所示，在TFT10、辅助电容20和第一连接部30上形成第二绝缘层74。在辅助电容20上的第二绝缘层74形成接触孔19，使第二电容电极72b露出。这里使用第五掩模。
工序（F1）：
这是与图8（I）对应的工序，如图10（f）所示，在TFT10和辅助电容20上形成像素电极17，并且形成第二连接部40和端子部50的上部导电层17d和17e。辅助电容20上的像素电极17在接触孔19内与第二电容电极72b连接。这里使用第六掩模。
这样，在第一参考例的半导体装置的制造方法中，使用有六个掩模。但是，由于该半导体装置不具有保护层68，因此，TFT10的氧化物半导体层有可能受到溅射等所致的损伤而使TFT10不能充分地作为氧化物半导体TFT发挥作用。如果为了解决这种问题而在第一参考例的制造方法中简单添加保护层68的形成工序，则为此还需要设置另外的一个光刻工序（第七掩模工序），因此制造时间和成本都会增大。
根据本发明的半导体装置100的制造方法，能够利用六个掩模制造具有保护层的高性能的半导体装置和显示装置的TFT基板，从而能够削减制造时间和成本。
接着，利用图11说明第二参考例的半导体装置的制造方法。
图11（a）～（e）是示意地表示第二参考例的半导体装置的制造工序（A2－E2）的截面图。第二参考例的半导体装置是为了提高制造效率，仅通过五个掩模形成半导体装置的制造方法。与半导体装置100对应的部件和部分标注有相同的参照符号，并省略其详细的说明。另外，在此，端子部50的制造方法与第二连接部的制造方法相同，因此省略图示。
工序（A2）：
首先，经过与图6（a）和（b）同样的工序，如图10（a）所示，形成第二参考例的半导体装置TFT10的栅极电极62a、辅助电容20的第一电容电极62b、第一连接部30的下部金属层62c、第二连接部40的下部金属层62d和端子部50的下部金属层62e。这里使用第一掩模。
工序（B2）：
这是与图6（c）～（e）对应的工序，如图10（b）所示，在第一绝缘层64上形成TFT10的氧化物半导体层66a、第二连接部40的半导体层66d和端子部50的半导体层66e。这里使用第二掩模。
工序（C2）：
这是与图7（i）和图8（j）对应的工序，如图10（c）所示，在未形成保护膜68，而且未去除第一连接部的第一绝缘层64的情况下，形成TFT10的源极电极72as及漏极电极72ad、辅助电容20的第二电容电极72b和第一连接部30的上部金属层72c。这里使用第三掩模。
工序（D2）：
这是与图8（k）对应的工序，如图11（d）所示，在TFT10、辅助电容20和第一连接部30上形成第二绝缘层74。在辅助电容20上的第二绝缘层74形成接触孔19，使第二电容电极72b露出。并且，在第二连接部30上的第二绝缘层74形成接触孔19c，使下部金属层62c和上部金属层72c露出。这里使用第四掩模。
工序（E2）：
这是与图8（I）对应的工序，如图11（e）所示，在TFT10和辅助电容20上形成像素电极17，并且形成第二连接部40和端子部50的上部导电层17d和17e。辅助电容20上的像素电极17在接触孔19内与第二电容电极72b连接。并且，在第二连接部30上也形成包括与像素电极相同的材料的金属层17c，并在接触孔19c内，经由金属层17c将下部金属层62c与上部金属层72c电连接。这里使用第五掩模。
这样，在第二参考例的半导体装置的制造方法中，使用有五个掩模。但是，根据该制造方法，当将称为周边的边框的区域FA的宽度（图3中的d1）设计得小（例如d1为1mm以下）时，或者，当使端子部50的配置间隔（图5中的d2）形成得非常短（例如d2为50μm以下）时，在制造上很困难，因此，有可能无法采用第二参考例的制造方法。
另外，第二参考例的制造方法也与第一参考例的制造方法一样，是未采用保护层68的半导体装置的制造方法，因此，当为了使装置高性能化而采用保护层68时，也存在需要进一步增加工序的问题。
根据本发明的半导体装置100的制造方法，能够以不在第一连接部30形成第二绝缘层74的接触孔19c的方式制造具有保护层的半导体装置。因此，能够以高的制造效率制造小型并且高性能的半导体装置和显示装置。
在本实施方式中，保护层68优选包含SiO2。由此，氧从保护层68被供给至构成TFT的活性层的氧化物半导体层66a，因此能够进一步减少在氧化物半导体层66a产生的氧缺乏。因此，能够抑制由于氧缺乏而使氧化物半导体层66a低电阻化，从而能够减少泄漏电流或迟滞。另外，由于同样的原因，还优选与氧化物半导体层66a接触的第一绝缘层64由SiO2形成。
另外，保护层68优选覆盖岛状的氧化物半导体层66a的整个上表面（但源极－漏极区域除外）及其整个侧壁。根据这样的结构，在形成源极－漏极电极的图案化工序中，能够抑制在氧化物半导体层66a的沟道区域及其附近由于氧化还原反应而出现氧缺乏。其结果，能够抑制由于氧缺乏而使氧化物半导体层66a被低电阻化，从而能够减少泄漏电流和迟滞。另外，保护层68优选在沟道宽度方向上比氧化物半导体66a长，并且与位于氧化物半导体层66a的侧壁的附近的第一绝缘层64的上表面接触。由此，通过保护层68不仅能够可靠地保护氧化物半导体层66a的上表面，而且也能够更加可靠地保护侧壁。
本实施方式的氧化物半导体层66a优选为例如包括Zn－O类半导体（ZnO）、In－Ga－Zn－O类半导体（IGZO）、In－Zn－O类半导体（IZO）或Zn－Ti－O类半导体（ZTO）的层。
接着说明半导体装置100中的TFT10的状态。
图12（a）～（f）是示意地表示TFT10的第一至第六构成例的平面图。图12（a）～（f）表示有第一至第六构成例中的TFT10的栅极电极62a、氧化物半导体层66a、源极电极72as、漏极电极72ad、以及将氧化物半导体层66a分别与源极电极72as和漏极电极72ad连接的保护层68的间隙68as和68ad的形状。能够将图12（a）～（f）所示的方式的各TFT用作半导体装置100的TFT10。
（实施方式3）
接着，说明本发明的实施方式3的液晶显示装置1001的半导体装置101。
图13是示意地表示半导体装置101的结构的平面图，并且与图5所示的半导体装置100的平面图对应。除了在以下说明的之外，半导体装置101的结构基本上与半导体装置100相同。具有相同的功能的结构部件标注有相同的参照符号，并省略其说明。
半导体装置101具有从如图5所示的半导体装置100中去除辅助电容20、辅助电容线15、辅助电容连接线16和与辅助电容连接线16对应的连接部30、连接配线35和连接部40而得到的结构。在该情况下，TFT10的漏极电极72ad经由在其上部的第二绝缘层74形成的接触孔与像素电极17连接。例如，对于进行高速显示驱动的显示装置来说，存在不需要辅助电容的情况，作为这种显示装置的TFT基板优选使用半导体装置101。
半导体装置101的TFT10、连接部30、连接部40和端子部50的结构与制造方法与实施方式1和2的半导体装置100相同，因此，通过半导体装置101，也能够以高的制造效率制造具有高性能的TFT的半导体装置和显示装置。
（实施方式4）
接着，说明本发明的实施方式4的有机EL显示装置1002。
图14是示意地表示有机EL显示装置1002（也简称为“显示装置1002”）的结构的截面图。如图所示，显示装置1002具有：TFT基板102；设置在TFT基板102上的空穴传输层104；设置在空穴传输层104上的发光层106；和设置在发光层106上的对置电极108。空穴传输层104和发光层106构成有机EL层。有机EL层通过绝缘突起107而被划分，被划分的有机EL层构成一个像素的有机EL层。
TFT基板102基本上具有与实施方式1的半导体装置100和实施方式2的液晶显示装置1000的TFT基板100基本相同的结构。也就是说，TFT基板102包括形成在基板60上的TFT10和在此省略图示的辅助电容电极20、连接部30、连接部40和端子部50。TFT10包括形成在基板60上的栅极电极62a、第一绝缘层64、氧化物半导体层66a、保护层68（在此省略图示）、源极电极72as和漏极电极72ad。另外，TFT基板102还具有：以覆盖TFT10的方式层叠的第二绝缘层74；和形成在第二绝缘层74上的像素电极17。像素电极17在形成于第二绝缘层74的接触孔内与漏极电极72ad连接。
TFT基板102的平面结构基本上与图3～图5所示的相同，因此，对相同的结构部件标注相同的参照符号，并省略说明。其中，作为TFT基板102，也可以使用不具有辅助电容20的实施方式3的半导体装置101。
当电压通过像素电极17和对置电极108被施加在有机EL层上时，从像素电极17产生的空穴经由空穴传输层104被传送至发光层106。并且同时，从对置电极108产生的电子移动至发光层106，通过这种空穴与电子再次结合，在发光层106内引起发光。通过利用作为有源矩阵基板的TFT基板102按每个像素对发光层106中的发光进行控制，由此进行所希望的显示。
空穴传输层104、发光层106和对置电极108的材料以及他们的层结构可以采用公知的材料和该结构。在空穴传输层104与发光层106之间，为了提高空穴注入效率，有时也可以设置空穴注入层。为了提高光的发射光率，并且实现向有机EL层的高的电子注入效率，对置电极108优选使用透射率高且工作函数小的材料。
本实施方式的有机EL显示装置1002的TFT基板由于使用如实施方式1～3所说明的半导体装置，因此，能够得到与实施方式1～3所说明的效果同样的效果。根据本实施方式，能够以高的制造效率提供能够进行高性能的显示的有机EL显示装置1002。
产业上的可利用性
本发明适用于具有薄膜晶体管的半导体装置和在TFT基板上具有薄膜晶体管的液晶显示装置、有机EL显示装置等显示装置。
符号说明
5像素
10薄膜晶体管（TFT）
12信号线
14扫描线
15辅助电容线
16辅助电容连接线
17像素电极
17d、17e上部导电层
19接触孔
20辅助电容
25电气元件
30连接部（第一连接部）
35连接配线
40连接部（第二连接部）
50端子部
60基板
62第一金属层
62a栅极电极
62b第一电容电极
62c、62d、62e下部金属层
64第一绝缘层（栅极绝缘层、绝缘层）
66氧化物半导体
66a氧化物半导体
66b、66d、66e半导体层（第三、第一、第二半导体层）
68保护层
70掩模图案
72第二金属层
72as源极电极
72ad漏极电极
72b第二电容电极
72c上部金属层
74第二绝缘层
74a保护膜
74b层间绝缘层
100、101、102半导体装置（TFT基板）
110扫描线驱动电路
120信号线驱动电路
130控制电路
200对置基板
210、220偏光板
230背光源单元
1000、1001液晶显示装置
1002有机EL显示装置

Claims (23)

1.一种半导体装置的制造方法，其特征在于：
所述半导体装置包括薄膜晶体管和用于将所述薄膜晶体管与外部连接配线电连接的第一连接部，
所述半导体装置的制造方法包括：
工序(A)，在基板上层叠第一金属；
工序(B)，将层叠后的所述第一金属图案化，从而形成所述薄膜晶体管的栅极电极和所述第一连接部的下部金属层；
工序(C)，在所述栅极电极和所述下部金属层上形成第一绝缘层；
工序(D)，在所述第一绝缘层上层叠氧化物半导体；
工序(E)，将层叠后的所述氧化物半导体图案化而形成所述薄膜晶体管的氧化物半导体层，并且从所述下部金属层的上部去除所述氧化物半导体；
工序(F)，在所述氧化物半导体层和所述第一绝缘层上层叠保护层；
工序(G)，在所述保护层上形成掩模图案；
工序(H)，将所述氧化物半导体层作为蚀刻阻止层，隔着所述掩模图案进行所述保护层和所述第一绝缘层的蚀刻，在所述氧化物半导体层的一部分上形成保护层，并且从所述下部金属层的上部去除所述保护层和所述第一绝缘层；
工序(I)，在所述保护层和所述下部金属层上层叠第二金属；和
工序(J)，将所述第二金属图案化而形成所述薄膜晶体管的源极电极和漏极电极，并且形成所述第一连接部的上部金属层。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
在所述工序(J)中，在所述第一连接部残留在所述第一绝缘层上层叠有所述保护层和所述上部金属层的区域。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
所述半导体装置还包括通过连接配线与所述第一连接部电连接的第二连接部，
在所述工序(B)中，将所述第一金属图案化，从而形成所述第二连接部的下部金属层，
在所述工序(C)中，在所述第二连接部的所述下部金属层上形成所述第一绝缘层，
在所述工序(E)中，将所述氧化物半导体图案化，从而在所述第二连接部中的所述第一绝缘层上形成第一半导体层，
在所述工序(F)中，在所述第一半导体层上层叠所述保护层，
在所述工序(H)中，将所述第一半导体层作为蚀刻阻止层，隔着所述掩模图案进行所述保护层的蚀刻，并且从所述第一半导体层的一部分上去除所述保护层，
在所述工序(J)中，将所述第二金属图案化而去除所述第二连接部内的所述第二金属，并且去除所述第一半导体层的一部分。
4.如权利要求3所述的半导体装置的制造方法，其特征在于：
在所述工序(J)中，在第二连接部内的所述第一绝缘层的一部分上残留所述第一半导体层的一部分。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，还包括：
在所述第二连接部内的所述下部金属层上和被残留的所述第一半导体层的所述一部分上形成上部导电层的工序。
6.如权利要求3所述的半导体装置的制造方法，其特征在于：
所述半导体装置还包括用于经由所述第一连接部和所述第二连接部将所述薄膜晶体管与外部配线电连接的端子部，
在所述工序(B)中，将所述第一金属图案化，从而形成所述端子部的下部金属层，
在所述工序(C)中，在所述端子部的所述下部金属层上形成所述第一绝缘层，
在所述工序(E)中，将所述氧化物半导体图案化，从而在所述端子部中的所述第一绝缘层上形成第二半导体，
在所述工序(F)中，在所述第二半导体层上层叠所述保护层，
在所述工序(H)中，将所述第二半导体层作为蚀刻阻止层，隔着所述掩模图案进行所述保护层的蚀刻，从而在所述第二半导体层的一部分上形成保护层，
在所述工序(J)中，将所述第二金属图案化而去除所述端子部内的所述第二金属，并且去除所述第二半导体层的一部分。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：
在所述工序(J)中，在所述端子部的所述第一绝缘层上残留所述第二半导体层的一部分。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，还包括：
在所述端子部的所述下部金属层上和被残留的所述第二半导体层的所述一部分上形成上部导电层的工序。
9.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
在所述工序(H)中，通过等离子体蚀刻处理，将所述氧化物半导体的表面导体化。
10.一种显示装置的制造方法，其特征在于：
其是包括权利要求1至9中任一项所述的半导体装置的制造方法的显示装置的制造方法，
所述显示装置的制造方法还包括：
工序(K)，在所述源极电极、所述漏极电极和所述第一连接部的所述上部金属层上形成第二绝缘层；和
工序(L)，在所述第二绝缘层上层叠导电膜，并且将所述导电膜图案化，从而形成像素电极。
11.如权利要求10所述的显示装置的制造方法，其特征在于：
所述显示装置还包括配置于像素内的辅助电容，
在所述工序(B)中，将所述第一金属图案化，从而形成所述辅助电容的第一电容电极，
在所述工序(C)中，在所述第一电容电极上形成所述第一绝缘层，
在所述工序(E)中，将所述氧化物半导体图案化，从而在所述辅助电容中的所述第一绝缘层上形成第三半导体层，
在所述工序(J)中，将所述第二金属图案化，从而以与所述第三半导体层接触的方式形成第二电容电极，
在所述工序(K)中，有选择地去除所述第二电容电极上的所述第二绝缘层，从而形成接触孔，
在所述工序(L)中，所述导电膜以在所述接触孔内与所述第二电容电极接触的方式层叠，从而使所述第二电容电极与所述像素电极电连接。
12.一种半导体装置，其特征在于：
所述半导体装置包括薄膜晶体管和用于将所述薄膜晶体管与外部连接配线电连接的第一连接部，
所述薄膜晶体管包括：
栅极电极；
形成在所述栅极电极上的第一绝缘层；形成在所述第一绝缘层上的氧化物半导体层；
以与所述氧化物半导体层接触的方式设置的保护层；
形成在所述保护层上的源极电极和漏极电极，所述源极电极和所述漏极电极各自的一部分与所述氧化物半导体层接触；
和形成在所述源极电极和所述漏极电极上的第二绝缘层，
所述第一连接部包括：
包括与所述栅极电极相同的材料的下部金属层；
上部金属层，其以与所述下部金属层接触的方式形成，且包括与所述源极电极和漏极电极相同的材料；和
形成在所述上部金属层上且包括与所述第二绝缘层相同的材料的绝缘层，
在所述第一连接部内形成有层叠了包括与所述第一绝缘层相同的材料的绝缘层、包括与所述薄膜晶体管的所述保护层相同的材料的层和所述上部金属层的区域，
所述半导体装置还包括通过连接配线与所述第一连接部电连接的第二连接部，
所述第二连接部包括：
包括与所述栅极电极相同的材料的下部金属层；和
形成在所述第二连接部的所述下部金属层上的上部导电层，
在所述第二连接部内形成有：所述第二连接部的所述下部金属层与所述上部导电层接触的区域；和在所述第二连接部的所述下部金属层与所述上部导电层之间，层叠了包括与所述第一绝缘层相同的材料的绝缘层和包括与所述氧化物半导体层相同的材料的半导体层的区域。
13.如权利要求12所述的半导体装置，其特征在于：
所述半导体装置包括用于经由所述第一连接部和所述第二连接部将所述薄膜晶体管与外部配线电连接的端子部，
所述端子部包括：
包括与所述栅极电极相同的材料的下部金属层；和
形成在所述端子部的所述下部金属层上的上部导电层，
在所述端子部内形成有：所述端子部的所述下部金属层与所述上部导电层接触的区域；和在所述端子部的所述下部金属层与所述下部导电层之间，层叠了包括与所述第一绝缘层相同的材料的绝缘层和包括与所述氧化物半导体层相同的材料的半导体层的区域。
14.如权利要求13所述的半导体装置，其特征在于：
所述薄膜晶体管的所述氧化物半导体层、所述第二连接部的所述半导体层和所述端子部的所述半导体层的各表面，通过等离子体蚀刻处理而被导体化。
15.一种显示装置，其特征在于，包括：
权利要求12所述的半导体装置；
呈矩阵状配置的多个像素；和
形成在像素内的所述第二绝缘层上的像素电极，
所述像素电极与所述薄膜晶体管的所述漏极电极电连接，
所述第二连接部的所述上部导电层包括与所述像素电极相同的材料。
16.如权利要求15所述的显示装置，其特征在于：
所述显示装置包括配置在像素内的辅助电容，
所述辅助电容包括：
包括与所述栅极电极相同的材料的第一电容电极；
形成在所述第一电容电极上且包括与所述第一绝缘层相同的材料的绝缘层；
形成在所述辅助电容的所述绝缘层上且包括与所述氧化物半导体层相同的材料的半导体层；和
形成在所述辅助电容的所述半导体层上且包括与所述漏极电极相同的材料的第二电容电极。
17.如权利要求16所述的显示装置，其特征在于：
所述辅助电容的所述第二电容电极在形成于所述第二绝缘层的开口部内与所述像素电极电接触。
18.如权利要求15至17中任一项所述的显示装置，其特征在于：
所述显示装置具有：包含呈矩阵状配置的多个像素的显示部；和位于所述显示部的外侧的周边部，
在所述周边部配置有对所述显示部的显示进行控制的电气元件，
经由所述第一连接部和所述第二连接部，所述薄膜晶体管与所述周边部的电气元件电连接。
19.一种显示装置，其特征在于，包括：
权利要求13或14所述的半导体装置；
呈矩阵状配置的多个像素；和
形成在像素内的所述第二绝缘层上的像素电极，
所述像素电极与所述薄膜晶体管的所述漏极电极电连接，
所述第二连接部的所述上部导电层包括与所述像素电极相同的材料。
20.如权利要求19所述的显示装置，其特征在于：
所述显示装置包括配置在像素内的辅助电容，
所述辅助电容包括：
包括与所述栅极电极相同的材料的第一电容电极；
形成在所述第一电容电极上且包括与所述第一绝缘层相同的材料的绝缘层；
形成在所述辅助电容的所述绝缘层上且包括与所述氧化物半导体层相同的材料的半导体层；和
形成在所述辅助电容的所述半导体层上且包括与所述漏极电极相同的材料的第二电容电极。
21.如权利要求20所述的显示装置，其特征在于：
所述辅助电容的所述第二电容电极在形成于所述第二绝缘层的开口部内与所述像素电极电接触。
22.如权利要求19至21中任一项所述的显示装置，其特征在于：
所述显示装置具有：包含呈矩阵状配置的多个像素的显示部；和位于所述显示部的外侧的周边部，
在所述周边部配置有对所述显示部的显示进行控制的电气元件，
经由所述第一连接部和所述第二连接部，所述薄膜晶体管与所述周边部的电气元件电连接。
23.如权利要求22所述的显示装置，其特征在于：
所述端子部是为了安装柔性印刷基板而配置于所述周边部的端子。
CN201180048169.9A 2010-10-07 2011-09-30 半导体装置、显示装置以及半导体装置和显示装置的制造方法 Active CN103155153B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010227968 2010-10-07
JP2010-227968 2010-10-07
PCT/JP2011/072627 WO2012046658A1 (ja) 2010-10-07 2011-09-30 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN103155153A CN103155153A (zh) 2013-06-12
CN103155153B true CN103155153B (zh) 2016-03-30

Family

ID=45927654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180048169.9A Active CN103155153B (zh) 2010-10-07 2011-09-30 半导体装置、显示装置以及半导体装置和显示装置的制造方法

Country Status (6)

Country Link
US (2) US9087752B2 (zh)
JP (1) JP5275521B2 (zh)
KR (1) KR101640293B1 (zh)
CN (1) CN103155153B (zh)
TW (1) TWI546865B (zh)
WO (1) WO2012046658A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013242420A (ja) * 2012-05-21 2013-12-05 Sony Corp 表示装置
US20150214375A1 (en) 2012-09-12 2015-07-30 Sharp Kabushiki Kaisha Circuit substrate, manufacturing method thereof and display device
WO2014054569A1 (ja) 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
WO2014054558A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
CN102891106A (zh) * 2012-10-19 2013-01-23 深圳市华星光电技术有限公司 薄膜晶体管阵列制作方法
TWI583000B (zh) 2012-11-21 2017-05-11 Sharp Kk Semiconductor device and display device
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
DE102014220672A1 (de) * 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR102295477B1 (ko) * 2014-02-17 2021-08-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102238756B1 (ko) * 2014-11-07 2021-04-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
TW201622158A (zh) 2014-12-10 2016-06-16 中華映管股份有限公司 薄膜電晶體以及其製作方法
JP6526215B2 (ja) * 2015-09-24 2019-06-05 シャープ株式会社 半導体装置およびその製造方法
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
JP2017168308A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 表示装置
KR102486877B1 (ko) * 2016-04-28 2023-01-11 삼성디스플레이 주식회사 디스플레이 장치
KR20180004488A (ko) * 2016-07-04 2018-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106898616B (zh) * 2017-03-17 2019-11-12 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN107179644B (zh) * 2017-05-19 2021-11-09 京东方科技集团股份有限公司 一种显示基板、其制作方法及显示装置
KR20190132798A (ko) 2018-05-21 2019-11-29 가천대학교 산학협력단 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
CN111063255B (zh) * 2019-12-17 2021-09-03 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
TWI807739B (zh) * 2022-03-30 2023-07-01 友達光電股份有限公司 顯示面板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552210A (zh) * 2005-09-29 2009-10-07 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3587131B2 (ja) * 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
JP5087825B2 (ja) * 2005-07-27 2012-12-05 カシオ計算機株式会社 アクティブ基板の製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
KR20080108223A (ko) 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5292066B2 (ja) 2007-12-05 2013-09-18 株式会社半導体エネルギー研究所 表示装置
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102359831B1 (ko) * 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102246127B1 (ko) * 2009-10-08 2021-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
CN103026398B (zh) 2010-07-21 2014-07-09 夏普株式会社 基板及其制造方法、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552210A (zh) * 2005-09-29 2009-10-07 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US9087752B2 (en) 2015-07-21
TWI546865B (zh) 2016-08-21
JP5275521B2 (ja) 2013-08-28
WO2012046658A1 (ja) 2012-04-12
US20130181217A1 (en) 2013-07-18
KR20130139935A (ko) 2013-12-23
US9356052B2 (en) 2016-05-31
JPWO2012046658A1 (ja) 2014-02-24
CN103155153A (zh) 2013-06-12
US20150287833A1 (en) 2015-10-08
KR101640293B1 (ko) 2016-07-15
TW201227836A (en) 2012-07-01

Similar Documents

Publication Publication Date Title
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103270601B (zh) 半导体装置和显示装置
CN103262250B (zh) 半导体装置和显示装置
CN107611143B (zh) 显示装置及其制造方法
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
US20170256569A1 (en) Semiconductor device and display device and manufacturing method thereof
KR101540341B1 (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
CN207216226U (zh) 显示装置
KR101985246B1 (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
TWI406420B (zh) 主動矩陣基板、顯示裝置及主動矩陣基板之製造方法
CN108140675A (zh) 半导体装置及其制造方法
JP2019129281A (ja) 表示装置及びその製造方法
US20170184893A1 (en) Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus
CN103314403B (zh) 显示装置及其制造方法
US20140125901A1 (en) Array substrate, manufacturing method thereof and display device
CN103250255B (zh) Tft基板和tft基板的制造方法
CN103869561B (zh) 具有双连接结构的液晶显示装置及其制造方法
US11695020B2 (en) Active matrix substrate and method for manufacturing same
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN103493187A (zh) 薄膜晶体管
KR20160053239A (ko) 캡핑층을 구비한 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
CN117594612A (zh) 阵列基板和显示面板
TWI566024B (zh) 薄膜電晶體
KR20150015127A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant