TWI807739B - 顯示面板及其製造方法 - Google Patents

顯示面板及其製造方法 Download PDF

Info

Publication number
TWI807739B
TWI807739B TW111112140A TW111112140A TWI807739B TW I807739 B TWI807739 B TW I807739B TW 111112140 A TW111112140 A TW 111112140A TW 111112140 A TW111112140 A TW 111112140A TW I807739 B TWI807739 B TW I807739B
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
electrode
gate
display panel
Prior art date
Application number
TW111112140A
Other languages
English (en)
Other versions
TW202338586A (zh
Inventor
陳建道
鄭凱中
羅如君
黃彥嘉
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111112140A priority Critical patent/TWI807739B/zh
Priority to CN202211078048.5A priority patent/CN115472632A/zh
Application granted granted Critical
Publication of TWI807739B publication Critical patent/TWI807739B/zh
Publication of TW202338586A publication Critical patent/TW202338586A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

一種顯示面板包括基板、第一主動元件、第一電容器及第一閘絕緣層。第一主動元件設置在基板上，且具有第一半導體圖案和第一閘極。第一電容器具有第一電容電極和第二電容電極。第一半導體圖案和第一電容電極形成於第一半導體層。第一閘極和第二電容電極形成於第一導電層。第一電容電極的導電率不同於第一半導體圖案的導電率。第一閘絕緣層設置在第一半導體層與第一導電層之間。一種顯示面板的製造方法亦被提出。

Description

顯示面板及其製造方法
本發明是有關於一種顯示技術，且特別是有關於一種顯示面板。
隨著顯示規格的不斷提升，顯示面板的驅動電路設計也越趨複雜而面臨挑戰。例如：顯示面板的畫素解析度越高，其畫素的尺寸越小，使得電路元件的可配置空間不斷地受到壓縮而影響到原有的操作電性。因此，如何在有限的空間中，配置更多又能穩定操作的電路元件，對於高解析度的顯示面板來說是一項挑戰。
本發明提供一種顯示面板，其電路的可布局空間較大。
本發明提供一種顯示面板的製造方法，電容器的製程整合度較高。
本發明的顯示面板，包括基板、第一主動元件、第一電容器及第一閘絕緣層。第一主動元件設置在基板上，且具有第一半導體圖案和第一閘極。第一電容器具有第一電容電極和第二電容電極。第一半導體圖案和第一電容電極形成於第一半導體層。第一閘極和第二電容電極形成於第一導電層。第一電容電極的導電率不同於第一半導體圖案的導電率。第一閘絕緣層設置在第一半導體層與第一導電層之間。
本發明的顯示面板的製造方法，包括形成半導體層於基板上、利用第一遮罩層形成圖案化的閘絕緣層、於半導體層上形成第二遮罩層、進行離子植入製程，使未被第二遮罩層覆蓋的第二半導體圖案轉變成第一電容電極以及形成導電層。半導體層包括第一半導體圖案和第二半導體圖案。第二遮罩層覆蓋第一半導體圖案。第一半導體圖案的導電率不同於第一電容電極的導電率。導電層包括第一閘極和第二電容電極。閘絕緣層位於導電層與半導體層之間。第一閘極和第一半導體圖案形成主動元件。第一電容電極和第二電容電極形成電容器。
基於上述，在本發明一實施例的顯示面板的製造方法中，構成電容器的兩電容電極的形成步驟可整合在主動元件的製程中。其中，在形成主動元件的半導體圖案時，同時形成另一半導體圖案並且將其導體化後形成電容器的一電容電極，而另一電容電極則是在製作主動元件的閘極時同步形成。亦即，本發明是利用既有的材料膜層來製作所需的電容器，除了能增加製程的整合度外，還可以增加電路的可布局空間。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「上面」或「下面」可以包括上方和下方的取向。
本文參考作為理想化實施例的示意圖的截面圖來描述示例性實施例。因此，可以預期到作為例如製造技術及/或（and/or）公差的結果的圖示的形狀變化。因此，本文所述的實施例不應被解釋為限於如本文所示的區域的特定形狀，而是包括例如由製造導致的形狀偏差。例如，示出或描述為平坦的區域通常可以具有粗糙及/或非線性特徵。此外，所示的銳角可以是圓的。因此，圖中所示的區域本質上是示意性的，並且它們的形狀不是旨在示出區域的精確形狀，並且不是旨在限制權利要求的範圍。
現將詳細地參考本發明的示範性實施方式，示範性實施方式的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1是本發明的第一實施例的顯示面板的剖視示意圖。圖2A至圖2E是圖1的顯示面板的製造流程的剖視示意圖。圖3A是圖1的顯示面板的畫素驅動電路的簡圖。圖3B是本發明的另一實施例的顯示面板的畫素驅動電路的簡圖。
請參照圖1，顯示面板10包括畫素陣列基板100和顯示介質層200。在本實施例中，顯示介質層200例如是有機發光二極體（organic light emitting diode，OLED）元件層、微型發光二極體（micro light emitting diode，micro-LED）元件層、次毫米發光二極體（mini light emitting diode，mini-LED）元件層、或其他合適的自發光元件層，但不以此為限。在另一未繪示的實施例中，顯示介質層200也可以是具有調光特性的液晶層。應可理解的是，顯示面板中用來驅動顯示介質層的電極設計會根據顯示介質層的種類而有所不同，因此本發明並不加以限制，並且省略這部分的詳述。更具體地說，本公開的畫素陣列基板100在自發光型顯示面板或非自發光型顯示面板都適用。以下將針對本實施例的畫素陣列基板100進行示例性地說明。
畫素陣列基板100包括基板101以及設置在基板101上的主動元件T1、主動元件T2和多個電容器。基板101的材質例如是無機透明材質（如：玻璃、石英、或其它合適材質、或上述之組合）、有機透明材質（如：聚烯類、聚醇類、聚酯類、橡膠、熱塑性聚合物、熱固性聚合物、聚芳香烴類、聚甲基丙醯酸甲酯類、塑膠、聚碳酸酯類、或其它合適材質、或上述之衍生物、或上述之組合）、或上述之組合等硬質或軟質透光材料。
主動元件T1包括半導體圖案SC1、閘極GE1、源極SE1和汲極DE1。主動元件T2包括半導體圖案SC2、閘極GE2、源極SE2和汲極DE2，其中半導體圖案SC2可區分為通道區CH2以及連接通道區CH2相對兩側的源極區SR2和汲極區DR2，且源極區SR2和汲極區DR2的導電率不同於通道區CH2的導電率。詳細而言，半導體圖案SC2設置在基板101的表面上，並且覆蓋有閘絕緣層110。閘極GE2設置在閘絕緣層110上，並且重疊於半導體圖案SC2的通道區CH2。源極SE2（或汲極DE2）與閘極GE2間設有閘絕緣層120，其中源極SE2和汲極DE2貫穿閘絕緣層120和閘絕緣層110以分別電性連接半導體圖案SC2的源極區SR2和汲極區DR2。
在本實施例中，主動元件T2背離基板101的一側設有主動元件T1。舉例來說，主動元件T2上還設有層間絕緣層130，而主動元件T1的半導體圖案SC1設置在層間絕緣層130上，且覆蓋有閘絕緣層140和層間絕緣層150。半導體圖案SC1可區分為通道區CH1以及連接通道區CH1相對兩側的源極區SR1和汲極區DR1，且源極區SR1和汲極區DR1的導電率不同於通道區CH1的導電率。主動元件T1的閘極GE1設置在閘絕緣層140上，並且被層間絕緣層150所覆蓋。閘極GE1重疊於半導體圖案SC1的通道區CH1。主動元件T1的源極SE1和汲極DE1設置在層間絕緣層150上，並且貫穿層間絕緣層150，以分別電性連接半導體圖案SC1的源極區SR1和汲極區DR1。源極SE1和汲極DE1上還可覆蓋有平坦層160。
舉例來說，圖1中繪示的主動元件T1和主動元件T2可作為顯示面板10的各個畫素電路（如圖3A所示）中的開關元件，但不以此為限。在另一些實施例中，主動元件T1和主動元件T2也可應用顯示面板的其他驅動電路中，例如閘極驅動電路。需說明的是，在本實施例中，主動元件的閘極是設置在半導體圖案的上方，以構成頂部閘極（top-gate）型主動元件。然而，本發明不以此為限。根據其他實施例，主動元件的閘極也可改設置在半導體圖案的下方，以構成底部閘極（bottom-gate）型主動元件。
在本實施例中，主動元件T1在半導體圖案SC1的下方還可選擇性地設有另一閘極GE3，以構成雙閘極型的主動元件，其中閘極GE3和主動元件T2的閘極GE2可以為同一導電層CL1，但不以此為限。
另一方面，在前述的這些膜層中，畫素陣列基板100的畫素電路可選擇性地設有四個電容器，例如電容器C1、電容器C2、電容器C3和電容器C4，但不以此為限。在其他實施例中，畫素電路中的電容器數量當可根據實際需求而調整，例如也可彈性選擇是否設置電容器C3和電容器C4。特別注意的是，在本實施例中，這四個電容器在垂直於基板101的方向（例如圖1的垂直方向）上彼此重疊，使整體的電容值最大化，並且有助於節省這些電容器的布局空間。
在本實施例中，電容器C1是設置在層間絕緣層130並且為層間絕緣層150所覆蓋，其中電容器C1的電容電極CE1和電容電極CE2之間設有閘絕緣層140。更具體地說，本實施例的電容器C1是利用主動元件T1的所在膜層來進行製作。例如：電容器C1的電容電極CE1和主動元件T1的半導體圖案SC1形成於同一半導體層SCL1，而電容器C1的電容電極CE2和主動元件T1的閘極GE1形成於同一導電層CL3。亦即，本實施例的電容器C1與主動元件T1的製程具有高度的整合性。雖然電容電極CE1和半導體圖案SC1為同一半導體層SCL1所形成，但各自的導電率卻不相同，例如電容器C1的電容電極CE1的導電率高於主動元件T1的半導體圖案SC1的通道區CH1的導電率。
進一步而言，在本實施例中，電容電極CE1可具有在垂直於基板101的方向上重疊於電容電極CE2的第一部分CE1a和未被電容電極CE2覆蓋的第二部分CE1b，其中第一部分CE1a的導電率不同於第二部分CE1b的導電率。
相似於電容器C1和主動元件T1的配置關係，電容器C2是利用主動元件T2的所在膜層來進行製作。例如：電容器C2的電容電極CE3和主動元件T2的半導體圖案SC2形成於同一半導體層SCL2，而電容器C2的電容電極CE4和主動元件T2的閘極GE2形成於同一導電層CL1。雖然電容電極CE3和半導體圖案SC1為同一半導體層SCL2所形成，但各自的導電率卻不相同，例如電容器C2的電容電極CE3的導電率高於主動元件T2的半導體圖案SC2的通道區CH2的導電率。
在本實施例中，電容器C1和電容器C2之間還可選擇性地設有另一電容電極CE5。電容電極CE5與電容電極CE4相重疊並形成前述的電容器C3。此外，電容電極CE5還重疊於電容電極CE1並形成前述的電容器C4。舉例來說，電容電極CE5和主動元件T2的源極SE2和汲極DE2可形成於同一導電層CL2，但不以此為限。
在本實施例中，畫素陣列基板100還可包括形成於導電層CL2的多個轉接圖案TP1、形成於導電層CL3的多個轉接圖案TP2以及形成於導電層CL4的多個導電圖案CP1和導電圖案CP2，且這些轉接圖案和導電圖案是用於提供主動元件或電容器與對應的引線間的電性連接。
舉例來說，電容器C1的電容電極CE1和電容電極CE2可分別經由導電圖案CP2和導電圖案CP1與對應的兩條電路走線電性連接。電容器C2的電容電極CE4可經由轉接圖案TP1、轉接圖案TP2和轉接圖案TP3電性連接主動元件T1的汲極DE1，而電容器C2的電容電極CE3可經由電容電極CE5、轉接圖案TP2和導電圖案CP1電性連接對應的一條電路走線。主動元件T2的源極SE2和汲極DE2各自可經由轉接圖案TP2與導電圖案CP1電性連接對應的一條電路走線。然而，本發明不限於此。在其他實施例中，主動元件或電容器與電路走線間的電性連接關係也可以由不同的轉接圖案或導電圖案的配置來實施。
以下將針對顯示面板10的製造流程進行示例性地說明。請參照圖2A，首先，於基板101上依序形成半導體層SCL2、閘絕緣層110、導電層CL1、閘絕緣層120、導電層CL2、層間絕緣層130和半導體層SCL1。基於導電性的考量，導電層CL1和導電層CL2一般是採用金屬材料（例如鉬、鋁、銅、鈀、或上述的組合）來製作，但不以此為限。閘絕緣層和層間絕緣層的材料例如是氧化矽、氮化矽、氮氧化矽、上述材料的疊層或其他適合的材料。半導體層SCL2的材料例如包括多晶矽（polycrystalline）。
半導體層SCL2包括半導體圖案SC2和電容電極CE3。導電層CL1包括閘極GE2、閘極GE3和電容電極CE4。導電層CL2包括源極SE2、汲極DE2、轉接圖案TP1和電容電極CE5。半導體層SCL1包括半導體圖案SC1和半導體圖案SC”。其中，閘極GE2、半導體圖案SC2、源極SE2和汲極DE2構成主動元件T2，電容電極CE3和電容電極CE4構成電容器C2，電容電極CE4和電容電極CE5構成電容器C3。源極SE2和汲極DE2分別經由閘絕緣層110和閘絕緣層120的兩個通孔TH1a電性連接半導體圖案SC2。轉接圖案TP1經由閘絕緣層120的通孔TH1b與電容電極CE4電性連接。電容電極CE5經由通孔TH1a與電容電極CE3電性連接。
特別說明的是，為了讓同一半導體層SCL2的電容電極CE3和半導體圖案SC2的導電率不同，在形成導電層CL1或閘絕緣層110之前，可進行一離子植入（ion implantation）步驟，使電容電極CE3的導電率增加。由於半導體圖案SC2的源極區SR2和汲極區DR2的形成也可利用離子植入的方式進行，因此，在進行源極區SR2和汲極區DR2的離子植入步驟時，可同時對電容電極CE3進行離子植入，但不以此為限。在其他實施例中，半導體圖案SC2的離子植入步驟也可以閘極GE2作為遮罩，並且在電容電極CE3的離子植入步驟完成後才進行。
請參照圖2B，接著，於半導體層SCL1上形成覆蓋半導體圖案SC1的遮罩層MK1，並進行另一次的離子植入製程。特別注意的是，遮罩層MK1並未覆蓋另一半導體圖案SC”。在離子植入製程完成後，半導體圖案SC”會因為離子摻雜而導體化，並且轉變成電容電極CE1。半導體層SCL1的材料例如包括銦鎵鋅氧化物（Indium Gallium Zinc Oxide，IGZO）。如圖2C所示，移除遮罩層MK1後，於半導體層SCL1上形成閘絕緣材料層140M，並利用另一遮罩層MK2對閘絕緣材料層140M進行圖案化步驟以形成多個通孔TH2。這些通孔TH2會暴露出部分的導電層CL2，例如源極SE2、汲極DE2、轉接圖案TP1和電容電極CE5。在本實施例中，遮罩層的材料例如是光阻材料，但不以此為限。
請參照圖2D，在形成多個通孔TH2後，於閘絕緣材料層140M上形成導電層CL3，其中導電層CL3可包括閘極GE1、電容電極CE2和多個轉接圖案TP2。舉例來說，在本實施例中，導電層CL3的圖案化製程中還可選擇性地包括對圖2C中的閘絕緣材料層140M進行另一次的圖案化步驟以形成二次圖案化的閘絕緣層140。特別注意的是，閘絕緣材料層140M的第二次圖案化例如是以導電層CL3作為遮罩層來進行蝕刻，或者是和導電層CL3同時採用同一遮罩層進行蝕刻來完成。也就是說，位在半導體層SCL1和導電層CL3之間的閘絕緣層140在垂直於基板101的方向（例如圖2D的垂直方向）上大致上是完全重疊於導電層CL3，但不以此為限。
特別說明的是，被閘絕緣層140電性隔離的電容電極CE1和電容電極CE2可構成電容器C1，而被層間絕緣層130電性隔離的電容電極CE1和電容電極CE5可構成另一電容器C4。
接著，於導電層CL3上依序形成層間絕緣層150和導電層CL4，如圖2E所示。其中，導電層CL4包括源極SE1、汲極DE1、導電圖案CP1、導電圖案CP2、導電圖案CP1和導電圖案CP2。導電圖案CP1和轉接圖案TP3分別經由層間絕緣層150的多個通孔TH3a與導電層CL2的多個轉接圖案TP2電性連接。源極SE1、汲極DE1和導電圖案CP2分別經由層間絕緣層150的多個通孔TH3b與半導體層SCL1電性連接。其中，源極SE1、汲極DE1、閘極GE1和半導體圖案SC1構成主動元件T1。在本實施例中，電容器C1可經由其上方導電層CL4的導電圖案CP1和導電圖案CP2來傳遞所需的電容電荷，但不以此為限。
進一步而言，在形成導電層CL3之後且形成層間絕緣層150之前，還可利用導電層CL3作為遮罩對半導體圖案SC1和電容電極CE1進行另一離子植入製程，使半導體圖案SC1區分出源極區SR1、汲極區DR1和通道區CH1，電容電極CE1區分出第一部分CE1a和第二部分CE1b。也就是說，半導體圖案SC1的源極區SR1和汲極區DR1的導電率高於通道區CH1的導電率，電容電極CE1的第二部分CE1b的導電率高於第一部分CE1a的導電率。
請同時參照圖1，於導電層CL4上形成平坦層160和顯示介質層200後，便可完成本實施例的顯示面板10的製作。
請參照圖1及圖3A，舉例來說，前述的主動元件T1、主動元件T2和多個電容器可應用在顯示面板10的畫素驅動電路中，且電容器C可由前述彼此串接的電容器C1、電容器C2、電容器C3和電容器C4所構成。例如：主動元件T2的閘極端電性連接主動元件T1的汲極端和電容器C的一端，主動元件T2的源極端電性連接至一系統高電壓VDD和電容器C的另一端。主動元件T2的汲極端電性連接至負載LOAD的一端。負載LOAD的另一端電性連接至一系統低電壓VSS。主動元件T1的閘極端可電性連接至一閘極訊號源SCAN，其源極端可電性連接至一數據訊號源DATA。在本實施例中，此負載LOAD例如是發光二極體，但不以此為限。
更具體地說，在本實施例中，主動元件T2和主動元件T1可分別作為畫素驅動電路的驅動薄膜電晶體（driving TFT）和開關薄膜電晶體（switching TFT），但不以此為限。在其他實施例中，也可選用主動元件T1來作為畫素驅動電路的驅動薄膜電晶體，而選用主動元件T2來作為畫素驅動電路的開關薄膜電晶體。
另一方面，在本實施例中，電容器C是跨接在主動元件T2的源極端和閘極端，以維持傳遞至負載LOAD的驅動電流的穩定性，但本發明不以此為限。在另一實施例中，電容器C也可改跨接在主動元件T2的汲極端和閘極端（如圖3B所示）。
以下將列舉另一些實施例以詳細說明本揭露，其中相同的構件將標示相同的符號，並且省略相同技術內容的說明，省略部分請參考前述實施例，以下不再贅述。
圖4A至圖4E是本發明的第二實施例的顯示面板的製造流程的剖視示意圖。請先參照圖4E，本實施例的顯示面板10A的畫素陣列基板100A與圖1的顯示面板10的畫素陣列基板100的差異在於：本實施例的閘絕緣層140A的形成順序不同於圖1的閘絕緣層140，且其更未經過第二次的圖案化製程。具體而言，不同於圖2A至圖2C的製程，本實施例的閘絕緣層140A是形成在半導體層SCL1的離子植入製程之前。
如圖4A及圖4B所示，在形成半導體層SCL1後，於其上形成閘絕緣材料層140M和遮罩層MK1”，並且利用遮罩層MK1”對閘絕緣材料層140M進行圖案化以形成具有多個通孔TH2的閘絕緣層140A和層間絕緣層130。特別注意的是，此處的遮罩層MK1”在重疊於半導體圖案SC1的部分的厚度d1大於遮罩層MK1”在重疊於半導體圖案SC”的另一部分的厚度d2。舉例來說，本實施例的遮罩層MK1”可採用半色調（halftone）光罩對光阻材料進行曝光而成，但不以此為限。
在閘絕緣層140A的形成步驟完成後，對遮罩層MK1”進行蝕刻製程，以形成具不同遮罩圖案的遮罩層MK2”，如圖4C所示。其中，遮罩層MK2”覆蓋半導體圖案SC1，但並未覆蓋另一半導體圖案SC”。接著，進行離子植入製程，使未被遮罩層MK2”覆蓋的半導體圖案SC”導體化而轉變成電容電極CE1。
接著，移除遮罩層MK2”，並形成圖案化的導電層CL3於閘絕緣層140A上，如圖4D所示。特別注意的是，本實施例的閘絕緣層140A僅具有重疊於多個轉接圖案TP2的多個開孔。也就是說，本實施例的閘絕緣層140A並未進行如圖1的閘絕緣層140的二次圖案化，因此還可存在於未被導電層CL3覆蓋的區域。
接著，於導電層CL3上依序形成層間絕緣層150、導電層CL4、平坦層160和顯示介質層200，如圖4E所示。其中，導電層CL4包括源極SE1、汲極DE1、導電圖案CP1、導電圖案CP2、導電圖案CP1和導電圖案CP2。導電圖案CP1和轉接圖案TP3分別經由層間絕緣層150的多個通孔TH3a與導電層CL2的多個轉接圖案TP2電性連接。源極SE1、汲極DE1和導電圖案CP2分別經由層間絕緣層150的多個通孔TH3b與半導體層SCL1電性連接。其中，源極SE1、汲極DE1、閘極GE1和半導體圖案SC1構成主動元件T1。在本實施例中，電容器C1可經由其上方導電層CL4的導電圖案CP1和導電圖案CP2來傳遞所需的電容電荷，但不以此為限。於此便完成本實施例的顯示面板10A的製作。
圖5是本發明的第三實施例的顯示面板的剖視示意圖。請參照圖5，本實施例的顯示面板10B與圖1的顯示面板10的主要差異在於：電容器的數量與結構的不同。在本實施例中，顯示面板10B的畫素陣列基板100B的電容器C1-A是以下方的導電層CL2-A（並非圖1的導電層CL4）進行電容電荷的傳遞。舉例來說，導電層CL2-A還可包括導電圖案CP3，導電層CL3-A還可包括轉接圖案TP2”。轉接圖案TP2”和電容電極CE2-A貫穿閘絕緣層140和層間絕緣層130以分別電性連接兩個導電圖案CP3。轉接圖案TP2”還貫穿閘絕緣層140以電性連接電容電極CE1。也就是說，本實施例是利用導電層CL2-A中的兩個導電圖案CP3來取代圖1的導電層CL4中的導電圖案CP1和導電圖案CP2。也因此，本實施例的導電層CL4-A並未設有圖1中與電容器C1相重疊的導電圖案CP1和導電圖案CP2。
圖6是本發明的第四實施例的顯示面板的剖視示意圖。請參照圖6，本實施例的顯示面板10C與圖1的顯示面板10的差異在於：電容器C1的電路連接關係不同。在本實施例中，顯示面板10C的畫素陣列基板100C的電容器C1-B是以下方的導電層CL2（並非圖1的導電層CL4）進行電容電荷的傳遞。也因此，本實施例的導電層CL4-A並未設有圖1中與電容器C1相重疊的導電圖案CP1和導電圖案CP2。舉例來說，導電層CL3-B還可包括轉接圖案TP2”。轉接圖案TP2”和電容電極CE2-B貫穿閘絕緣層140和層間絕緣層130以分別電性連接兩個電容電極CE5和轉接圖案TP1。轉接圖案TP2”還貫穿閘絕緣層140以電性連接電容電極CE1。也就是說，本實施例的電容器C1-B、電容器C2、電容器C3和電容器C4是以不同於圖1的方式進行連接。
綜上所述，在本發明一實施例的顯示面板的製造方法中，構成電容器的兩電容電極的形成步驟可整合在主動元件的製程中。其中，在形成主動元件的半導體圖案時，同時形成另一半導體圖案並且將其導體化後形成電容器的一電容電極，而另一電容電極則是在製作主動元件的閘極時同步形成。亦即，本發明是利用既有的材料膜層來製作所需的電容器，除了能增加製程的整合度外，還可以增加電路的可布局空間。
10、10A、10B、10C:顯示面板 100、100A、100B、100C:畫素陣列基板 101:基板 110、120、140、140A:閘絕緣層 140M:閘絕緣材料層 130、150:層間絕緣層 160:平坦層 200:顯示介質層 C、C1、C2、C3、C4、C1-A、C1-B:電容器 CE1、CE2、CE3、CE4、CE5、CE2-A、CE2-B:電容電極 CE1a、CE1b:部分 CH1、CH2:通道區 CL1、CL2、CL3、CL4、CL2-A、CL3-A、CL4-A、CL3-B:導電層 CP1、CP2、CP3:導電圖案 d1、d2:厚度 DATA:數據訊號源 DE1、DE2:汲極 DR1、DR2:汲極區 GE1、GE2、GE3:閘極 LOAD:負載 MK1、MK2、MK1”、MK2”:遮罩層 SC1、SC2、SC”:半導體圖案 SCAN:閘極訊號源 SCL1、SCL2:半導體層 SE1、SE2:源極 SR1、SR2:源極區 T1、T2:主動元件 TH1a、TH1b、TH2、TH3a、TH3b:通孔 TP1、TP2、TP3、TP2”:轉接圖案 VDD:系統高電壓 VSS:系統低電壓
圖1是本發明的第一實施例的顯示面板的剖視示意圖。 圖2A至圖2E是圖1的顯示面板的製造流程的剖視示意圖。 圖3A是圖1的顯示面板的畫素驅動電路的簡圖。 圖3B是本發明的另一實施例的顯示面板的畫素驅動電路的簡圖。 圖4A至圖4E是本發明的第二實施例的顯示面板的製造流程的剖視示意圖。 圖5是本發明的第三實施例的顯示面板的剖視示意圖。 圖6是本發明的第四實施例的顯示面板的剖視示意圖。
10:顯示面板
100:畫素陣列基板
101:基板
110、120、140:閘絕緣層
130、150:層間絕緣層
160:平坦層
200:顯示介質層
C1、C2、C3、C4:電容器
CE1、CE2、CE3、CE4、CE5:電容電極
CE1a、CE1b:部分
CH1、CH2:通道區
CL1、CL2、CL3、CL4:導電層
CP1、CP2:導電圖案
DE1、DE2:汲極
DR1、DR2:汲極區
GE1、GE2、GE3:閘極
SC1、SC2:半導體圖案
SCL1、SCL2:半導體層
SE1、SE2:源極
SR1、SR2:源極區
T1、T2:主動元件
TH1a、TH1b、TH2、TH3a、TH3b:通孔
TP1、TP2、TP3:轉接圖案

Claims (13)

  1. 一種顯示面板，包括：一基板；一第一主動元件，設置在該基板上，且具有一第一半導體圖案和一第一閘極；一第一電容器，具有一第一電容電極和一第二電容電極，該第一半導體圖案和該第一電容電極形成於一第一半導體層，該第一閘極和該第二電容電極形成於一第一導電層，其中該第一電容電極的導電率不同於該第一半導體圖案的導電率；以及一第一閘絕緣層，設置在該第一半導體層與該第一導電層之間。
  2. 如請求項1所述的顯示面板，更包括：一第二主動元件，設置在該第一主動元件與該基板之間，該第二主動元件具有一第二半導體圖案和一第二閘極；以及一第二電容器，重疊設置於該第一電容器，該第二電容器具有一第三電容電極和一第四電容電極。
  3. 如請求項2所述的顯示面板，其中該第二半導體圖案和該第三電容電極形成於一第二半導體層，該第四電容電極和該第二閘極形成於一第二導電層。
  4. 如請求項3所述的顯示面板，其中該第一半導體層的材料包括銦鎵鋅氧化物，該第二半導體層的材料包括多晶矽。
  5. 如請求項3所述的顯示面板，更包括： 一第五電容電極，設置在該第一電容器與該第二電容器之間；一第二閘絕緣層，設置在該第二導電層與該第五電容電極之間；以及一層間絕緣層，設置在該第一半導體層與該第五電容電極之間，其中該第五電容電極與該第四電容電極形成一第三電容器，且該第五電容電極與該第一電容電極形成一第四電容器。
  6. 如請求項2所述的顯示面板，其中該第一主動元件還具有一第三閘極，該第一半導體圖案位在該第一閘極與該第三閘極之間，且該第二閘極與該第三閘極形成於一第二導電層。
  7. 如請求項1所述的顯示面板，其中該第一半導體圖案具有重疊於該第一閘極的一通道區以及分別連接該通道區相對兩側的一源極區和一汲極區，該第一電容電極具有重疊於該第二電容電極的一第一部分和不重疊於該第二電容電極的一第二部分，該源極區和該汲極區的導電率高於該通道區的導電率，該第一電容電極的該第二部分的導電率高於該第一部分的導電率。
  8. 一種顯示面板的製造方法，包括：形成一半導體層於一基板上，該半導體層包括一第一半導體圖案和一第二半導體圖案；利用一第一遮罩層形成圖案化的一閘絕緣層；於該半導體層上形成覆蓋該第一半導體圖案的一第二遮罩層；進行一離子植入製程，使未被該第二遮罩層覆蓋的該第二半導體圖案轉變成一第一電容電極，其中該第一半導體圖案的導電 率不同於該第一電容電極的導電率；以及形成一導電層，該導電層包括一第一閘極和一第二電容電極，該閘絕緣層位於該導電層與該半導體層之間，其中該第一閘極和該第一半導體圖案形成一主動元件，該第一電容電極和該第二電容電極形成一電容器。
  9. 如請求項8所述的顯示面板的製造方法，更包括：在該閘絕緣層的形成步驟完成後，對該第一遮罩層進行一蝕刻製程，以形成該第二遮罩層。
  10. 如請求項8所述的顯示面板的製造方法，其中該第一遮罩層重疊於該第一半導體圖案和該第一閘極的一部分的厚度大於該第一遮罩層重疊於該第二半導體圖案的另一部分的厚度。
  11. 如請求項8所述的顯示面板的製造方法，其中在形成該閘絕緣層之後，進行該離子植入製程。
  12. 如請求項8所述的顯示面板的製造方法，其中在形成該閘絕緣層之前，進行該離子植入製程。
  13. 如請求項8所述的顯示面板的製造方法，更包括：以該導電層為遮罩，對該第一半導體圖案和該第一電容電極進行另一離子植入步驟，使該第一半導體圖案區分出一源極區、一汲極區和一通道區，該第一電容電極區分出一第一部分和一第二部分，其中該源極區和該汲極區的導電率高於該通道區的導電率，且該第二部分的導電率高於該第一部分的導電率。
TW111112140A 2022-03-30 2022-03-30 顯示面板及其製造方法 TWI807739B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111112140A TWI807739B (zh) 2022-03-30 2022-03-30 顯示面板及其製造方法
CN202211078048.5A CN115472632A (zh) 2022-03-30 2022-09-05 显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111112140A TWI807739B (zh) 2022-03-30 2022-03-30 顯示面板及其製造方法

Publications (2)

Publication Number Publication Date
TWI807739B true TWI807739B (zh) 2023-07-01
TW202338586A TW202338586A (zh) 2023-10-01

Family

ID=84370909

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111112140A TWI807739B (zh) 2022-03-30 2022-03-30 顯示面板及其製造方法

Country Status (2)

Country Link
CN (1) CN115472632A (zh)
TW (1) TWI807739B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201218347A (en) * 2010-10-22 2012-05-01 Samsung Mobile Display Co Ltd Display device and method for manufacturing the same
CN103155153A (zh) * 2010-10-07 2013-06-12 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
US20140313467A1 (en) * 2010-10-18 2014-10-23 Au Optronics Corporation Pixel structure
US20170337870A1 (en) * 2016-05-20 2017-11-23 Innolux Corporation Display apparatus
US20180267370A1 (en) * 2017-03-14 2018-09-20 Au Optronics Corporation Pixel structure
CN111403418A (zh) * 2018-12-29 2020-07-10 广东聚华印刷显示技术有限公司 阵列基板及其制作方法、显示器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155153A (zh) * 2010-10-07 2013-06-12 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
US20140313467A1 (en) * 2010-10-18 2014-10-23 Au Optronics Corporation Pixel structure
TW201218347A (en) * 2010-10-22 2012-05-01 Samsung Mobile Display Co Ltd Display device and method for manufacturing the same
US20170337870A1 (en) * 2016-05-20 2017-11-23 Innolux Corporation Display apparatus
US20180267370A1 (en) * 2017-03-14 2018-09-20 Au Optronics Corporation Pixel structure
CN111403418A (zh) * 2018-12-29 2020-07-10 广东聚华印刷显示技术有限公司 阵列基板及其制作方法、显示器件

Also Published As

Publication number Publication date
TW202338586A (zh) 2023-10-01
CN115472632A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
US10312268B2 (en) Display device
US11631728B2 (en) Array substrate structure and display device
KR102386458B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US10020354B2 (en) Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN107170764B (zh) 阵列基板、阵列基板的制造方法、显示面板和显示装置
WO2019109748A1 (zh) 阵列基板及其制备方法、显示装置
US20220102388A1 (en) Display device
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
KR20180039210A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
TWI809075B (zh) 電子裝置及具有其之顯示器
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
CN109037236B (zh) 透明显示面板及其制造方法
TW201727879A (zh) 陣列基板以及其製作方法
WO2022111087A1 (zh) 显示基板及其制作方法、显示装置
US9991266B2 (en) Semiconductor memory device and semiconductor memory array comprising the same
US11087671B2 (en) Pixel structure
TWI807739B (zh) 顯示面板及其製造方法
US20240032337A1 (en) Display panel, manufacturing method thereof, and display device
CN104020587A (zh) 一种阵列基板及其制作方法、以及显示装置
US10396213B2 (en) Active device array substrate and manufacturing method thereof
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
US20170033132A1 (en) Method of manufacturing pixel structure and pixel structure
US20220328743A1 (en) Display panel
CN117255580A (zh) 一种阵列基板、显示面板及显示装置