CN111834292B - 一种显示基板及其制作方法、显示面板及显示装置 - Google Patents

一种显示基板及其制作方法、显示面板及显示装置 Download PDF

Info

Publication number
CN111834292B
CN111834292B CN202010737943.8A CN202010737943A CN111834292B CN 111834292 B CN111834292 B CN 111834292B CN 202010737943 A CN202010737943 A CN 202010737943A CN 111834292 B CN111834292 B CN 111834292B
Authority
CN
China
Prior art keywords
layer
sub
via hole
pixel
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010737943.8A
Other languages
English (en)
Other versions
CN111834292A (zh
Inventor
袁粲
李永谦
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010737943.8A priority Critical patent/CN111834292B/zh
Publication of CN111834292A publication Critical patent/CN111834292A/zh
Application granted granted Critical
Publication of CN111834292B publication Critical patent/CN111834292B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明提供了一种显示基板及其制作方法、显示面板及显示装置，涉及显示技术领域。本发明通过一次构图工艺在衬底基板上形成源漏电极层，形成覆盖源漏电极层和衬底基板的缓冲层，通过一次构图工艺形成贯穿缓冲层的第一过孔，通过一次构图工艺在缓冲层上形成有源层，有源层通过第一过孔与源漏电极层连接，形成覆盖有源层和缓冲层的栅绝缘层，通过一次构图工艺形成贯穿栅绝缘层的第二过孔，通过一次构图工艺在栅绝缘层上形成栅极层，栅极层通过第二过孔与有源层连接。通过优化像素驱动电路中晶体管的制作工序，使得总共需要5次构图工艺即可形成显示基板中的像素驱动电路，减少一次构图工艺，从而简化了显示基板的制作工艺，降低了制作成本。

Description

一种显示基板及其制作方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别是涉及一种显示基板及其制作方法、显示面板及显示装置。
背景技术
随着显示技术的不断发展，OLED(Organic Light Emitting Diode，有机发光二极管)显示装置由于其具有的低能耗、生产成本低、自发光、宽视角及响应速度快等优点，得到了人们广泛的关注。
目前，在制作显示基板中的像素驱动电路时，通常需要6次构图工艺，如图1所示，其具体制作工艺过程如下：首先，采用一次构图工艺在衬底基板11上形成遮光层12，接着，形成覆盖遮光层12和衬底基板11的缓冲层13，再采用一次构图工艺在缓冲层13上形成有源层14，在有源层14上形成栅绝缘层15，继续采用一次构图工艺在栅绝缘层15上形成栅极层16，然后，形成层间介质层17；在形成层间介质层17之后，采用一次构图工艺形成贯穿层间介质层17的第一连接孔，然后，在遮光层12对应的第一连接孔的位置处，再采用一次构图工艺形成贯穿缓冲层13的第二连接孔；最后，采用一次构图工艺在层间介质层17上形成源漏电极层18，源漏电极层18通过第一连接孔与有源层14连接，并通过第一连接孔和第二连接孔与遮光层12连接。
因此，在形成遮光层12、有源层14、栅极层16、第一连接孔、第二连接孔和源漏电极层18时，均需要一次构图工艺，使得显示基板的制作工艺较为复杂，导致显示基板的制作成本增加。
发明内容
本发明提供一种显示基板及其制作方法、显示面板及显示装置，以解决现有的在制作显示基板中的像素驱动电路时，制作工艺较为复杂，导致显示基板的制作成本增加的问题。
为了解决上述问题，本发明公开了一种显示基板的制作方法，包括：
通过一次构图工艺在衬底基板上形成源漏电极层；
形成覆盖所述源漏电极层和所述衬底基板的缓冲层；
通过一次构图工艺形成贯穿所述缓冲层的第一过孔；
通过一次构图工艺在所述缓冲层上形成有源层，所述有源层通过所述第一过孔与所述源漏电极层连接；
形成覆盖所述有源层和所述缓冲层的栅绝缘层；
通过一次构图工艺形成贯穿所述栅绝缘层的第二过孔；
通过一次构图工艺在所述栅绝缘层上形成栅极层，所述栅极层通过所述第二过孔与所述有源层连接。
可选的，在所述通过一次构图工艺形成贯穿所述栅绝缘层的第二过孔的步骤之后，还包括：
对所述第二过孔内的所述有源层进行导体化处理。
可选的，在所述通过一次构图工艺在所述栅绝缘层上形成栅极层的步骤之后，还包括：
以所述栅极层为掩膜，对未被所述栅极层覆盖的所述栅绝缘层进行刻蚀，以使部分的所述有源层露出；
对露出的所述有源层进行导体化处理。
可选的，所述源漏电极层的厚度为450nm至600nm，所述缓冲层的厚度为300nm至600nm，所述有源层的厚度为70nm至120nm，所述栅绝缘层的厚度为150nm至300nm，所述栅极层的厚度为450nm至600nm。
可选的，所述源漏电极层包括VDD信号线、感应信号线、数据线和存储电容的第一极板；
所述栅极层包括栅极信号线、VDD信号连接线和感应信号连接线。
可选的，在所述对露出的所述有源层进行导体化处理的步骤之后，还包括：
形成覆盖所述栅极层、所述有源层和所述缓冲层的钝化层；
在所述钝化层上形成平坦层；
形成贯穿所述平坦层和所述钝化层的第三过孔；
在所述平坦层上形成阳极层，所述阳极层通过所述第三过孔与所述栅极层连接；
形成部分覆盖所述阳极层和所述平坦层的像素界定层，所述像素界定层具有多个像素开口；
在所述像素开口内形成发光层；
形成覆盖所述像素界定层和所述发光层的阴极层。
为了解决上述问题，本发明还公开了一种显示基板，包括：
衬底基板；
设置在所述衬底基板上的源漏电极层；
覆盖所述源漏电极层和所述衬底基板的缓冲层；
设置在所述缓冲层上的有源层；所述有源层通过贯穿所述缓冲层的第一过孔与所述源漏电极层连接；
设置在所述有源层和所述缓冲层上的栅绝缘层；
设置在所述栅绝缘层上的栅极层；所述栅极层通过贯穿所述栅绝缘层的第二过孔与所述有源层连接。
可选的，所述显示基板还包括：
覆盖所述栅极层、所述有源层和所述缓冲层的钝化层；
设置在所述钝化层上的平坦层；
设置在所述平坦层上的阳极层；所述阳极层通过贯穿所述平坦层和所述钝化层的第三过孔与所述栅极层连接；
部分覆盖所述阳极层和所述平坦层的像素界定层，所述像素界定层具有多个像素开口；
设置在所述像素开口内的发光层；
覆盖所述像素界定层和所述发光层的阴极层。
为了解决上述问题，本发明还公开了一种显示面板，包括上述的显示基板。
为了解决上述问题，本发明还公开了一种显示装置，包括上述的显示面板。
与现有技术相比，本发明包括以下优点：
在本发明实施例中，通过一次构图工艺在衬底基板上形成源漏电极层，形成覆盖源漏电极层和衬底基板的缓冲层，通过一次构图工艺形成贯穿缓冲层的第一过孔，通过一次构图工艺在缓冲层上形成有源层，有源层通过第一过孔与源漏电极层连接，形成覆盖有源层和缓冲层的栅绝缘层，通过一次构图工艺形成贯穿栅绝缘层的第二过孔，通过一次构图工艺在栅绝缘层上形成栅极层，栅极层通过第二过孔与有源层连接。通过优化像素驱动电路中晶体管的制作工序，使得仅在形成源漏电极层、贯穿缓冲层的第一过孔、有源层、贯穿栅绝缘层的第二过孔以及栅极层时，需要一次构图工艺，因此，总共需要5次构图工艺即可形成显示基板中的像素驱动电路，在保证像素驱动电路正常功能的同时，减少了一次构图工艺，从而简化了显示基板的制作工艺，降低了显示基板的制作成本。
附图说明
图1示出了现有的一种显示基板的结构示意图；
图2示出了本发明实施例的一种显示基板的制作方法的流程图；
图3示出了本发明实施例在衬底基板上形成源漏电极层后的结构示意图；
图4示出了本发明实施例形成贯穿缓冲层的第一过孔后的结构示意图；
图5示出了本发明实施例在缓冲层上形成有源层后的结构示意图；
图6示出了本发明实施例形成贯穿栅绝缘层的第二过孔后的结构示意图；
图7示出了本发明实施例在栅绝缘层上形成栅极层后的结构示意图；
图8示出了图7所示的显示基板沿截面A-A’的剖视图；
图9示出了本发明实施例的像素驱动电路的电路图；
图10示出了本发明实施例形成发光器件后的剖视图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
参照图2，示出了本发明实施例的一种显示基板的制作方法的流程图，具体可以包括如下步骤：
步骤201，通过一次构图工艺在衬底基板上形成源漏电极层。
在本发明实施例中，首先，如图3所示，提供一衬底基板31，在衬底基板31上采用一次构图工艺形成源漏电极层32。具体的，先在衬底基板31上形成一层源漏电极薄膜，在源漏电极薄膜上涂覆光刻胶，采用掩膜板对源漏电极薄膜上的光刻胶进行曝光，曝光后进行显影，得到光刻胶去除区域和光刻胶保留区域，对光刻胶去除区域处的源漏电极薄膜进行刻蚀，最后剥离光刻胶保留区域的光刻胶，得到源漏电极层32。
其中，源漏电极层32包括VDD信号线321、感应信号线323、数据线322和存储电容Cst的第一极板324；VDD信号线321、感应信号线323和数据线322均沿着衬底基板31的列方向排布。
需要说明的是，图3示出的是4个子像素对应的像素驱动电路中的源漏电极层32，假设从左到右的子像素顺序分别为第一个子像素、第二个子像素、第三个子像素和第四个子像素。因此，在第一个子像素的左侧设置有一根VDD信号线321，用于向第一个子像素和第二子像素的像素驱动电路提供VDD信号，相应的，在第四个子像素的右侧也设置有一根VDD信号线321，用于向第三个子像素和第四个子像素的像素驱动电路提供VDD信号；在第一个子像素和第二个子像素之间设置有两根数据线322，其中一根数据线322于向第一个子像素的像素驱动电路提供数据信号，另外一根数据线322用于向第二个子像素的像素驱动电路提供数据信号，相应的，在第三个子像素和第四个子像素之间也设置有两根数据线322，分别向第三个子像素和第四个子像素的像素驱动电路提供数据信号；在第二个子像素和第三个子像素之间设置有感应信号线323，用于向4个子像素的像素驱动电路均提供感应信号。
由此可以看出，在相邻两个VDD信号线321之间会存在4个子像素，而每个子像素的像素驱动电路均需要与VDD信号线321连接，以通过VDD信号线321向像素驱动电路提供VDD信号，因此，针对相邻两个VDD信号线321之间的第二个子像素和第三个子像素，需要在其包括的源漏电极层32中设置第一导电部325，以通过后续形成的栅极层中的VDD信号连接线以及该第一导电部325，将VDD信号线321提供的VDD信号，传输至第二个子像素和第三个子像素的像素驱动电路中。
进一步的，本发明实施例的源漏电极层32可同时作为遮光层，对像素驱动电路的晶体管起到遮挡光线的作用。
其中，源漏电极层32的厚度为450nm至600nm，源漏电极层32的材料为铜、钼、钛或铝中的至少一种，例如，源漏电极层32可以为具有钛/铝/钛的叠层结构。
步骤202，形成覆盖所述源漏电极层和所述衬底基板的缓冲层。
在本发明实施例中，在衬底基板31上采用一次构图工艺形成源漏电极层32之后，形成覆盖源漏电极层32和衬底基板31的缓冲层33。具体的，可采用沉积工艺形成覆盖源漏电极层32和衬底基板31的缓冲层33，该沉积工艺可以为CVD(Chemical vapor deposition，化学气相沉积)工艺。
其中，缓冲层33的厚度为300nm至600nm，缓冲层33的材料为氮化硅和氧化硅中的至少一者。
步骤203，通过一次构图工艺形成贯穿所述缓冲层的第一过孔。
在本发明实施例中，在形成覆盖源漏电极层32和衬底基板31的缓冲层33之后，通过一次构图工艺形成贯穿缓冲层33的第一过孔。该构图工艺具体包括薄膜沉积、光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等，该第一过孔在衬底基板31上的正投影位于源漏电极层32在衬底基板31上的正投影所在的区域内，即第一过孔可使得部分的源漏电极层32露出。
由于感应信号线323左侧的两个子像素的像素驱动电路和右侧的两个像素驱动电路的结构，实际上是沿着感应信号线323对称设置的，因此，为了简述像素驱动电路的具体结构，后续均以左侧的两个子像素为例，介绍像素驱动电路的具体结构。
如图4所示，第一过孔包括第一子过孔331、第二子过孔332、第三子过孔333、第四子过孔334、第五子过孔335、第六子过孔336、第七子过孔337和第八子过孔338。第一子过孔331位于感应信号线323所在的位置处，使得部分的感应信号线323露出；第二子过孔332和第三子过孔333位于存储电容Cst的第一极板324所在的位置处，使得部分的第一极板324露出；第四子过孔334和第六子过孔336均位于VDD信号线321所在的位置处，使得部分的VDD信号线321露出；第五子过孔335位于数据线322所在的位置处，使得部分的数据线322露出；第七子过孔337和第八子过孔338均位于第一导电部325所在的位置处，使得部分的第一导电部325露出。
需要说明的是，第一过孔中的每个子过孔的划分方式，均是按照其在源漏电极层32上所处的位置进行划分的，针对第一个子像素和第二个子像素，当第一个子像素的子过孔在第一个子像素的源漏电极层32上所处的位置，与第二个子像素的一个子过孔在第二个子像素的源漏电极层32上所处的位置相对应时，将分别位于第一子像素和第二子像素的这两个子过孔划分为同一子过孔。
步骤204，通过一次构图工艺在所述缓冲层上形成有源层，所述有源层通过所述第一过孔与所述源漏电极层连接。
在本发明实施例中，在通过一次构图工艺形成贯穿缓冲层33的第一过孔之后，如图5所示，通过一次构图工艺在缓冲层33上形成有源层34，且该有源层34通过第一过孔与源漏电极层32连接。该构图工艺具体包括薄膜沉积、光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等。
其中，有源层34包括第一部分有源结构341、第二部分有源结构342、第三部分有源结构343、第四部分有源结构344、第五部分有源结构345和第六部分有源结构346。第一部分有源结构341通过第一子过孔331与感应信号线323连接；第二部分有源结构342通过第五子过孔335与数据线322连接；第三部分有源结构343通过第二子过孔332与存储电容Cst的第一极板324连接；第四部分有源结构344通过第三子过孔333与存储电容Cst的第一极板324连接，针对第一个子像素，第四部分有源结构344还通过第四子过孔334与VDD信号线321连接，而针对第二个子像素，第四部分有源结构344还通过第八子过孔338与第一导电部325连接；第五部分有源结构345通过第六子过孔336与VDD信号线321连接；第六部分有源结构346通过第七子过孔337与第一导电部325连接。
在本发明实施例中，有源层34的厚度为70nm至120nm，有源层34的材料为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)。
步骤205，形成覆盖所述有源层和所述缓冲层的栅绝缘层。
在本发明实施例中，在通过一次构图工艺在缓冲层33上形成有源层34之后，形成覆盖有源层34和缓冲层33的栅绝缘层35。具体的，可采用沉积工艺形成覆盖有源层34和缓冲层33的栅绝缘层35，该沉积工艺可以为CVD工艺。
其中，栅绝缘层35的厚度为150nm至300nm，栅绝缘层35的材料为氮化硅和氧化硅中的至少一者。
步骤206，通过一次构图工艺形成贯穿所述栅绝缘层的第二过孔。
在本发明实施例中，在形成覆盖有源层34和缓冲层33的栅绝缘层35之后，通过一次构图工艺形成贯穿栅绝缘层35的第二过孔。该构图工艺具体包括薄膜沉积、光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等，该第二过孔在衬底基板31上的正投影位于有源层34在衬底基板31上的正投影所在的区域内，即第二过孔可使得部分的有源层34露出。
如图6所示，第二过孔包括第九子过孔351、第十子过孔352、第十一子过孔353、第十二子过孔354、第十三子过孔355和第十四子过孔356。第九子过孔351位于第一部分有源结构341所在的位置处，使得部分的第一部分有源结构341露出，而该第一部分有源结构341通过第一子过孔331与感应信号线323连接，因此，可使得第九子过孔351在衬底基板31上的正投影与第一子过孔331在衬底基板31上的正投影存在重合区域；第十子过孔352位于第二部分有源结构342所在的位置，使得部分的第二部分有源结构342露出；第十一子过孔353位于第三部分有源结构343所在的位置，使得部分的第三部分有源结构343露出，而该第三部分有源结构343通过第二子过孔332与存储电容Cst的第一极板324连接，因此，可使得第十一子过孔353在衬底基板31上的正投影与第二子过孔332在衬底基板31上的正投影存在重合区域；第十二子过孔354位于第二部分有源结构342所在的位置，使得部分的第二部分有源结构342露出，且该第十二子过孔354在衬底基板31上的正投影与第十子过孔352在衬底基板31上的正投影不存在重合区域；第十三子过孔355位于第五部分有源结构345所在的位置，使得部分的第五部分有源结构345露出，而该第五部分有源结构345通过第六子过孔336与VDD信号线321连接，因此，可使得第十三子过孔355在衬底基板31上的正投影与第六子过孔336在衬底基板31上的正投影存在重合区域；第十四子过孔356位于第六部分有源结构346所在的位置，使得部分的第六部分有源结构346露出，而第六部分有源结构346通过第七子过孔337与第一导电部325连接，因此，可使得第十四子过孔356在衬底基板31上的正投影与第七子过孔337在衬底基板31上的正投影存在重合区域。
进一步的，在步骤206之后，还包括步骤S210：
步骤S210，对所述第二过孔内的所述有源层进行导体化处理。
在本发明实施例中，在通过一次构图工艺形成贯穿栅绝缘层35的第二过孔之后，对第二过孔内的有源层34进行导体化处理，使得第二过孔内的有源层34的材料从半导体材料变为导体材料，而像素驱动电路中的各个晶体管的沟道处为半导体材料，以形成像素驱动电路中的各个晶体管。具体的，是对第二过孔包括的第九子过孔351、第十子过孔352、第十一子过孔353、第十二子过孔354、第十三子过孔355和第十四子过孔356内的有源层34均进行导体化处理。
步骤207，通过一次构图工艺在所述栅绝缘层上形成栅极层，所述栅极层通过所述第二过孔与所述有源层连接。
在本发明实施例中，如图7所示，通过一次构图工艺在栅绝缘层35上形成栅极层36，且该栅极层36通过第二过孔与有源层34连接。该构图工艺具体包括薄膜沉积、光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等。
其中，栅极层36包括栅极信号线361、VDD信号连接线363和感应信号连接线362；栅极信号线361、VDD信号连接线363和感应信号连接线362均沿着衬底基板31的行方向排布。
感应信号连接线362通过第九子过孔351与第一部分有源结构341连接，由于第九子过孔351内的第一部分有源结构341进行了导体化处理，且第一部分有源结构341还通过第一子过孔331与感应信号线323连接，因此，感应信号连接线362可通过第一部分有源结构341与感应信号线323连接；此外，感应信号连接线362还通过第十子过孔352与第二部分有源结构342连接。通过感应信号连接线362可将感应信号线323提供的信号，分别传输至第一个子像素和第二个子像素的像素驱动电路中。
VDD信号连接线363通过第十三子过孔355与第五部分有源结构345连接，由于第十三子过孔355内的第五部分有源结构345进行了导体化处理，且第五部分有源结构345通过第六子过孔336与VDD信号线321连接，因此，VDD信号连接线363可通过第五部分有源结构345与VDD信号线321连接；此外，VDD信号连接线363还通过第十四子过孔356与第六部分有源结构346连接，由于第十四子过孔356内的第六部分有源结构346进行了导体化处理，且第六部分有源结构346通过第七子过孔337与第一导电部325连接，因此，VDD信号连接线363还可通过第六部分有源结构346与第一导电部325连接。通过VDD信号连接线363可将VDD信号线321提供的VDD信号，传输至第二个子像素的像素驱动电路中。
此外，栅极层36还包括第二导电部364和第三导电部365。第二导电部364在衬底基板31上的正投影与第四部分有源结构344在衬底基板31上的正投影存在重合区域，且该第二导电部364还通过第十二子过孔354与第二部分有源结构342连接；第三导电部365通过第十一子过孔353与第三部分有源结构343连接，由于第十一子过孔353内的第三部分有源结构343进行了导体化处理，且第三部分有源结构343通过第二子过孔332与存储电容Cst的第一极板324连接，因此，第三导电部365通过第三部分有源结构343与存储电容Cst的第一极板324连接。
需要说明的是，图7中的栅极信号线361包括两根栅极信号线，为了进行区分，将下面的那根栅极信号线称为第一栅极信号线，将上面的那根信号线称为第二栅极信号线。
其中，栅极层36的厚度为450nm至600nm，栅极层36的材料为铜、钼、钛或铝中的至少一种，例如，栅极层36可以为具有钛/铝/钛的叠层结构。
进一步的，在步骤207之后，还包括步骤S211和步骤S212：
步骤S211，以所述栅极层为掩膜，对未被所述栅极层覆盖的所述栅绝缘层进行刻蚀，以使部分的所述有源层露出；
步骤S212，对露出的所述有源层进行导体化处理。
在本发明实施例中，在通过一次构图工艺在栅绝缘层35上形成栅极层36之后，以栅极层36为掩膜，对未被栅极层36覆盖的栅绝缘层35进行刻蚀，使得部分的有源层34露出。具体的，可采用干法刻蚀工艺对未被栅极层36覆盖的栅绝缘层35进行刻蚀。
在对未被栅极层36覆盖的栅绝缘层35进行刻蚀之后，对露出的有源层34进行导体化处理，使得露出的有源层34的材料从半导体材料变为导体材料，因此，针对本发明实施例中的有源层34，第二过孔内的有源层34和栅极层36所在区域外的有源层34均为导体材料，而栅极层36覆盖的有源层34为半导体材料。通过对有源层34进行导体化处理，使得有源层34可以在像素驱动电路中实现信号的正常传输，且在存储电容Cst的第一极板324对应的位置处，该有源层34还可作为存储电容Cst的第二极板。
因此，沿图7所示的截面A-A’的剖视图为图8所示的结构，在衬底基板31上依次形成有源漏电极层32、缓冲层33、有源层34、栅绝缘层35和栅极层36。
需要说明的是，图8中的354表示贯穿栅绝缘层35的第十二子过孔，第二导电部364通过第十二子过孔354与第二部分有源结构342连接，在实际制作过程中，可将第十二子过孔354所在位置处的栅绝缘层35全部刻蚀掉，则第二导电部364直接与第二部分有源结构342接触，因此，在第十二子过孔354所在位置处，未示出有栅绝缘层35；相应的，第十一子过孔353和第十子过孔352所在位置处，也未示出有栅绝缘层35。
综上所述，通过在衬底基板31上依次形成源漏电极层32、缓冲层33、有源层34、栅绝缘层35和栅极层36之后，可形成如图9所示的像素驱动电路中的各个晶体管。
如图9所示，每个子像素的像素驱动电路均包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容Cst。
在图7中，41表示第一晶体管T1所在的位置和膜层组成结构，42表示第二晶体管T2所在的位置和膜层组成结构，43表示第三晶体管T3所在的位置和膜层组成结构。
其中，第一晶体管T1的栅极与栅极信号线361连接，具体的，第一晶体管T1的栅极是与第一栅极信号线连接，通过第一栅极信号线向第一晶体管提供第一栅极信号Gate1；第一晶体管T1的第一极与数据线322连接，通过数据线322向第一晶体管T1提供数据信号Data；第一晶体管T1的第二极与第三晶体管T3的栅极连接。
第三晶体管T3的第一极与VDD信号线321连接，通过VDD信号线321向第三晶体管T3提供VDD信号；第三晶体管T3的第二极与发光器件OLED的阳极连接。
第二晶体管T2的栅极与栅极信号线361连接，具体的，第二晶体管T2的栅极是与第二栅极信号线连接，通过第二栅极信号线向第二晶体管T2提供第二栅极信号Gate2；第二晶体管T2的第一极与感应信号线323连接，通过感应信号线323向第二晶体管T2提供感应信号Sense；第二晶体管T2的第二极与第三晶体管T3的第二极连接。
存储电容Cst的一端分别与第一晶体管T1的第二极和第三晶体管T3的栅极连接；存储电容Cst的另一端与发光器件OLED的阳极连接。
需要说明的是，第一晶体管T1、第二晶体管T2和第三晶体管T3可以为P型晶体管，也可以为N型晶体管。当第一晶体管T1、第二晶体管T2和第三晶体管T3均为P型晶体管时，在栅极为低电平时导通，在栅极为高电平时截止；当第一晶体管T1、第二晶体管T2和第三晶体管T3均为N型晶体管时，在栅极为高电平时导通，在栅极为低电平时截止。为了了区分晶体管除栅极之外的两极，将其中的源极称为第一极，将漏极称为第二极。
在本发明一种可选的实施方式中，在步骤S212之后，还包括步骤S213至步骤S219：
步骤S213，形成覆盖所述栅极层、所述有源层和所述缓冲层的钝化层；
步骤S214，在所述钝化层上形成平坦层；
步骤S215，形成贯穿所述平坦层和所述钝化层的第三过孔；
步骤S216，在所述平坦层上形成阳极层，所述阳极层通过所述第三过孔与所述栅极层连接；
步骤S217，形成部分覆盖所述阳极层和所述平坦层的像素界定层，所述像素界定层具有多个像素开口；
步骤S218，在所述像素开口内形成发光层；
步骤S219，形成覆盖所述像素界定层和所述发光层的阴极层。
在本发明实施例中，在形成如图8所示的结构之后，如图10所示，采用沉积工艺形成覆盖栅极层36、有源层34和缓冲层33的钝化层37，该钝化层37的厚度为450nm至800nm，钝化层37的材料为氮化硅和氧化硅中的至少一者。
在形成钝化层37之后，在钝化层37上形成平坦层38，具体的，可采用涂覆工艺在钝化层37上形成平坦层38，该平坦层38的厚度为2.5μm至3μm，平坦层38的材料为有机材料，例如，该平坦层38的材料为树脂。
在钝化层37上形成平坦层38之后，采用掩膜板对平坦层38进行曝光，曝光后进行显影，以去除部分位置的平坦层38的材料，然后，继续对平坦层38去除位置处的钝化层37进行刻蚀，以形成贯穿平坦层38和钝化层37的第三过孔。
在形成贯穿平坦层38和钝化层37的第三过孔之后，在平坦层38上形成发光器件39，该发光器件39的阳极层391通过第三过孔与栅极层36连接。具体的，通过一次构图工艺在平坦层38上形成阳极层391，阳极层391通过第三过孔与栅极层36连接，阳极层391的厚度为80nm至140nm，阳极层391的材料为透明导电材料，该透明导电材料可以为ITO(IndiumTin Oxides，氧化铟锡)或IZO(Indium Zinc Oxides，氧化铟锌)等；然后，形成部分覆盖阳极层391和平坦层38的像素界定层392，像素界定层392具有多个像素开口；接着，在像素界定层392的多个像素开口内采用打印工艺或蒸镀工艺形成发光层393，发光层393可以包括红色发光层、绿色发光层、蓝色发光层和白色发光层；最后，形成覆盖像素界定层392和发光层393的阴极层394，该阴极层394的材料为铝。
通过阳极层391、像素界定层392、发光层393和阴极层394可形成图9所示的像素驱动电路中的OLED器件，OLED器件的阳极与第三晶体管T3的第二极连接，OLED的阴极与VSS信号线连接，通过VSS信号线用于向阴极提供低电平电压信号Vss。
而存储电容Cst实际上是由两个电容组成的。源漏电极层32中的第一极板324、有源层34中的第二极板，以及第一极板324和第二极板之间的缓冲层33，可组成一个电容；有源层34中的第二极板、阳极层391，以及有源层34中的第二极板与阳极层391之间的钝化层37，可组成另一个电容。
在本发明实施例中，通过优化像素驱动电路中晶体管的制作工序，使得仅在形成源漏电极层、贯穿缓冲层的第一过孔、有源层、贯穿栅绝缘层的第二过孔以及栅极层时，需要一次构图工艺，因此，总共需要5次构图工艺即可形成显示基板中的像素驱动电路，在保证像素驱动电路正常功能的同时，减少了一次构图工艺，从而简化了显示基板的制作工艺，降低了显示基板的制作成本。
实施例二
本发明实施例提供了一种显示基板，该显示基板可以采用上述实施例一所述的显示基板的制作方法制作得到，该显示基板包括：衬底基板31；设置在衬底基板31上的源漏电极层32；覆盖源漏电极层32和衬底基板31的缓冲层33；设置在缓冲层33上的有源层34，有源层34通过贯穿缓冲层33的第一过孔与源漏电极层32连接；设置在有源层34和缓冲层33上的栅绝缘层35；设置在栅绝缘层35上的栅极层36，栅极层36通过贯穿栅绝缘层35的第二过孔与有源层34连接。
其中，源漏电极层32包括VDD信号线321、感应信号线323、数据线322和存储电容Cst的第一极板324；栅极层36包括栅极信号线361、VDD信号连接线363和感应信号连接线362。
进一步的，该显示基板还包括：覆盖栅极层36、有源层34和缓冲层33的钝化层37；设置在钝化层37上的平坦层38；设置在平坦层38上的阳极层391，阳极391通过贯穿平坦层38和钝化层37的第三过孔与栅极层36连接；部分覆盖阳极层391和平坦层38的像素界定层392，像素界定层392具有多个像素开口；设置在像素开口内的发光层393；覆盖像素界定层392和发光层393的阴极层394。
此外，关于显示基板中各个膜层之间的连接关系、厚度参数以及材料等，可以参照实施例一的描述，本发明实施例对此不再赘述。
在本发明实施例中，通过优化像素驱动电路中晶体管的制作工序，使得仅在形成源漏电极层、贯穿缓冲层的第一过孔、有源层、贯穿栅绝缘层的第二过孔以及栅极层时，需要一次构图工艺，因此，总共需要5次构图工艺即可形成显示基板中的像素驱动电路，在保证像素驱动电路正常功能的同时，减少了一次构图工艺，从而简化了显示基板的制作工艺，降低了显示基板的制作成本。
实施例三
本发明实施例提供了一种显示面板，包括上述的显示基板。
此外，显示面板还包括覆盖显示基板的封装层，封装层可以为有机封装层、无机封装层，或者，有机封装层和有机封装层的叠层结构。
关于显示基板的具体描述可以参照实施例一和实施例二的描述，本发明实施例对此不再赘述。
本发明实施例还提供了一种显示装置，包括上述的显示面板，该显示面板为OLED显示面板。
此外，显示装置还包括驱动芯片、TCON(Timer Control Register，时序控制器)等器件。
在实际应用中，显示装置可以为：手机、平板电脑、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。
在本发明实施例中，通过优化像素驱动电路中晶体管的制作工序，使得仅在形成源漏电极层、贯穿缓冲层的第一过孔、有源层、贯穿栅绝缘层的第二过孔以及栅极层时，需要一次构图工艺，因此，总共需要5次构图工艺即可形成显示基板中的像素驱动电路，在保证像素驱动电路正常功能的同时，减少了一次构图工艺，从而简化了显示面板的制作工艺，降低了显示面板的制作成本。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种显示基板及其制作方法、显示面板及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种显示基板的制作方法，其特征在于，包括：
通过一次构图工艺在衬底基板上形成源漏电极层；
形成覆盖所述源漏电极层和所述衬底基板的缓冲层；
通过一次构图工艺形成贯穿所述缓冲层的第一过孔；
通过一次构图工艺在所述缓冲层上形成有源层，所述有源层通过所述第一过孔与所述源漏电极层连接；
形成覆盖所述有源层和所述缓冲层的栅绝缘层；
通过一次构图工艺形成贯穿所述栅绝缘层的第二过孔；
通过一次构图工艺在所述栅绝缘层上形成栅极层，所述栅极层通过所述第二过孔与所述有源层连接；
在所述通过一次构图工艺形成贯穿所述栅绝缘层的第二过孔的步骤之后，还包括：
对所述第二过孔内的所述有源层进行导体化处理；
所述源漏电极层包括第一导电部、VDD信号线、感应信号线、数据线和存储电容的第一极板；
相邻两个所述VDD信号线之间依次设置有第一子像素、第二子像素、第三子像素和第四子像素；
所述第二子像素和所述第三子像素之间设置有感应信号线，所述第二子像素和所述第三子像素的像素驱动电路沿所述感应信号线对称；
所述第一过孔包括第一子过孔、第二子过孔、第三子过孔、第四子过孔、第五子过孔、第六子过孔、第七子过孔和第八子过孔；所述第一子过孔位于所述感应信号线所在的位置处，使得部分的所述感应信号线露出；所述第二子过孔和所述第三子过孔位于所述存储电容的所述第一极板所在的位置处，使得部分的所述第一极板露出；所述第四子过孔和所述第六子过孔均位于所述VDD信号线所在的位置处，使得部分的所述VDD信号线露出；所述第五子过孔位于所述数据线所在的位置处，使得部分的所述数据线露出；所述第七子过孔和所述第八子过孔均位于所述第一导电部所在的位置处，使得部分的所述第一导电部露出；所述有源层包括第一部分有源结构、第二部分有源结构、第三部分有源结构、第四部分有源结构、第五部分有源结构和第六部分有源结构；所述第一部分有源结构通过所述第一子过孔与所述感应信号线连接；所述第二部分有源结构通过所述第五子过孔与所述数据线连接；所述第三部分有源结构通过所述第二子过孔与所述存储电容的所述第一极板连接；所述第四部分有源结构通过所述第三子过孔与所述存储电容的所述第一极板连接，针对所述第一子像素，所述第四部分有源结构还通过所述第四子过孔与所述VDD信号线连接，而针对所述第二子像素，所述第四部分有源结构还通过所述第八子过孔与所述第一导电部连接；所述第五部分有源结构通过所述第六子过孔与所述VDD信号线连接；所述第六部分有源结构通过所述第七子过孔与所述第一导电部连接。
2.根据权利要求1所述的方法，其特征在于，在所述通过一次构图工艺在所述栅绝缘层上形成栅极层的步骤之后，还包括：
以所述栅极层为掩膜，对未被所述栅极层覆盖的所述栅绝缘层进行刻蚀，以使部分的所述有源层露出；
对露出的所述有源层进行导体化处理。
3.根据权利要求1所述的方法，其特征在于，所述源漏电极层的厚度为450nm至600nm，所述缓冲层的厚度为300nm至600nm，所述有源层的厚度为70nm至120nm，所述栅绝缘层的厚度为150nm至300nm，所述栅极层的厚度为450nm至600nm。
4.根据权利要求1所述的方法，其特征在于，所述栅极层包括栅极信号线、VDD信号连接线和感应信号连接线。
5.根据权利要求2所述方法，其特征在于，在所述对露出的所述有源层进行导体化处理的步骤之后，还包括：
形成覆盖所述栅极层、所述有源层和所述缓冲层的钝化层；
在所述钝化层上形成平坦层；
形成贯穿所述平坦层和所述钝化层的第三过孔；
在所述平坦层上形成阳极层，所述阳极层通过所述第三过孔与所述栅极层连接；
形成部分覆盖所述阳极层和所述平坦层的像素界定层，所述像素界定层具有多个像素开口；
在所述像素开口内形成发光层；
形成覆盖所述像素界定层和所述发光层的阴极层。
6.一种显示基板，其特征在于，包括：
衬底基板；
设置在所述衬底基板上的源漏电极层；
覆盖所述源漏电极层和所述衬底基板的缓冲层；
设置在所述缓冲层上的有源层；所述有源层通过贯穿所述缓冲层的第一过孔与所述源漏电极层连接；
设置在所述有源层和所述缓冲层上的栅绝缘层；
设置在所述栅绝缘层上的栅极层；所述栅极层通过贯穿所述栅绝缘层的第二过孔与所述有源层连接；
所述第二过孔内的有源层材料为导体材料；
所述源漏电极层包括第一导电部、VDD信号线、感应信号线、数据线和存储电容的第一极板；
相邻两个所述VDD信号线之间依次设置有第一子像素、第二子像素、第三子像素和第四子像素；
所述第二子像素和所述第三子像素之间设置有感应信号线，所述第二子像素和所述第三子像素的像素驱动电路沿所述感应信号线对称；
所述第一过孔包括第一子过孔、第二子过孔、第三子过孔、第四子过孔、第五子过孔、第六子过孔、第七子过孔和第八子过孔；所述第一子过孔位于所述感应信号线所在的位置处，使得部分的所述感应信号线露出；所述第二子过孔和所述第三子过孔位于所述存储电容的所述第一极板所在的位置处，使得部分的所述第一极板露出；所述第四子过孔和所述第六子过孔均位于所述VDD信号线所在的位置处，使得部分的所述VDD信号线露出；所述第五子过孔位于所述数据线所在的位置处，使得部分的所述数据线露出；所述第七子过孔和所述第八子过孔均位于所述第一导电部所在的位置处，使得部分的所述第一导电部露出；所述有源层包括第一部分有源结构、第二部分有源结构、第三部分有源结构、第四部分有源结构、第五部分有源结构和第六部分有源结构；所述第一部分有源结构通过所述第一子过孔与所述感应信号线连接；所述第二部分有源结构通过所述第五子过孔与所述数据线连接；所述第三部分有源结构通过所述第二子过孔与所述存储电容的所述第一极板连接；所述第四部分有源结构通过所述第三子过孔与所述存储电容的所述第一极板连接，针对所述第一子像素，所述第四部分有源结构还通过所述第四子过孔与所述VDD信号线连接，而针对所述第二子像素，所述第四部分有源结构还通过所述第八子过孔与所述第一导电部连接；所述第五部分有源结构通过所述第六子过孔与所述VDD信号线连接；所述第六部分有源结构通过所述第七子过孔与所述第一导电部连接。
7.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括：
覆盖所述栅极层、所述有源层和所述缓冲层的钝化层；
设置在所述钝化层上的平坦层；
设置在所述平坦层上的阳极层；所述阳极层通过贯穿所述平坦层和所述钝化层的第三过孔与所述栅极层连接；
部分覆盖所述阳极层和所述平坦层的像素界定层，所述像素界定层具有多个像素开口；
设置在所述像素开口内的发光层；
覆盖所述像素界定层和所述发光层的阴极层。
8.一种显示面板，其特征在于，包括如权利要求6或7所述的显示基板。
9.一种显示装置，其特征在于，包括如权利要求8所述的显示面板。
CN202010737943.8A 2020-07-28 2020-07-28 一种显示基板及其制作方法、显示面板及显示装置 Active CN111834292B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010737943.8A CN111834292B (zh) 2020-07-28 2020-07-28 一种显示基板及其制作方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010737943.8A CN111834292B (zh) 2020-07-28 2020-07-28 一种显示基板及其制作方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN111834292A CN111834292A (zh) 2020-10-27
CN111834292B true CN111834292B (zh) 2023-10-10

Family

ID=72925803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010737943.8A Active CN111834292B (zh) 2020-07-28 2020-07-28 一种显示基板及其制作方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111834292B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951892B (zh) * 2021-02-26 2024-04-19 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN113707692A (zh) * 2021-07-13 2021-11-26 信利（惠州）智能显示有限公司 Amoled显示屏制造方法及结构
CN114690493B (zh) * 2022-03-18 2024-04-09 武汉华星光电技术有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531106A (zh) * 2013-10-28 2014-01-22 京东方科技集团股份有限公司 一种有源有机发光二极管显示背板、显示设备
CN108110010A (zh) * 2017-12-15 2018-06-01 京东方科技集团股份有限公司 阵列基板及其制备方法、触控显示面板
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN110459561A (zh) * 2019-07-26 2019-11-15 武汉华星光电半导体显示技术有限公司 一种阵列基板及oled显示装置
CN110690265A (zh) * 2019-10-29 2020-01-14 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111341814A (zh) * 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102230943B1 (ko) * 2014-08-14 2021-03-24 엘지디스플레이 주식회사 광흡수층을 포함하는 유기발광 표시장치 및 이를 제조하는 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531106A (zh) * 2013-10-28 2014-01-22 京东方科技集团股份有限公司 一种有源有机发光二极管显示背板、显示设备
CN108110010A (zh) * 2017-12-15 2018-06-01 京东方科技集团股份有限公司 阵列基板及其制备方法、触控显示面板
CN108550553A (zh) * 2018-06-06 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN110459561A (zh) * 2019-07-26 2019-11-15 武汉华星光电半导体显示技术有限公司 一种阵列基板及oled显示装置
CN110690265A (zh) * 2019-10-29 2020-01-14 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111341814A (zh) * 2020-03-11 2020-06-26 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法

Also Published As

Publication number Publication date
CN111834292A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN109103231B (zh) 显示基板及其制造方法、显示装置
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
KR20180004488A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20220102689A1 (en) Manufacturing Method for Display Substrate, Display Substrate and Display Device
JP2019526162A (ja) Ａｍｏｌｅｄ表示基板とその製作方法及び表示装置
EP3992705A1 (en) Display substrate and display device
KR20210027654A (ko) 표시 장치
TWI621258B (zh) 用於顯示設備的基板、包含該基板的顯示設備及製造該顯示設備的方法
US20220208923A1 (en) Display device and method of providing the same
KR20210021218A (ko) 표시 장치
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN112186025B (zh) 一种显示面板及其制作方法、显示装置
US20220310722A1 (en) Display Motherboard, Preparation Method Thereof, Display Substrate and Display Device
CN111769138B (zh) 阵列基板及其制造方法
US20220320241A1 (en) Display Substrate and Preparing Method Thereof, and Display Apparatus
CN114156289A (zh) 显示基板及其制备方法、显示装置
CN114823725A (zh) 显示面板及显示面板的制作方法
CN114361185A (zh) 显示面板及其制备方法、显示装置
WO2021203320A1 (zh) 阵列基板及其制备方法、显示装置
CN115735427A (zh) 显示基板及其制备方法、显示装置
KR20210040202A (ko) 표시 장치
CN217562567U (zh) 显示基板和显示装置
US11942488B2 (en) Display device and method of fabricating the same
US20220037456A1 (en) Display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant