JP5087825B2 - アクティブ基板の製造方法 - Google Patents
アクティブ基板の製造方法 Download PDFInfo
- Publication number
- JP5087825B2 JP5087825B2 JP2005216752A JP2005216752A JP5087825B2 JP 5087825 B2 JP5087825 B2 JP 5087825B2 JP 2005216752 A JP2005216752 A JP 2005216752A JP 2005216752 A JP2005216752 A JP 2005216752A JP 5087825 B2 JP5087825 B2 JP 5087825B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ohmic contact
- semiconductor thin
- contact layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
また、前記目的を果たすため、本発明のアクティブ基板の製造方法の一態様は、半導体薄膜上に成膜されたオーミックコンタクト層と当該オーミックコンタクト層上に成膜された金属膜とを、前記金属膜上で所定の第1形状にパターニングされたレジスト膜をマスクとしてパターニングする際に、前記金属膜をウェットエッチングによりパターニングするとともに前記オーミックコンタクト層をドライエッチングによりパターニングするアクティブ基板の製造方法において、前記レジスト膜を除去した後に成膜された透明導電膜を、当該透明導電膜上で所定の第2形状にパターニングされたレジスト膜をマスクとしてウェットエッチングによりパターニングするパターニング工程と、前記パターニング工程の後に、前記オーミックコンタクト層のうち、前記レジスト膜から露出され残渣として残存している前記オーミックコンタクト層をドライエッチングにより除去する残渣除去工程と、前記残渣除去工程の後に、前記第2形状にパターニングされたレジスト膜を除去するレジスト膜除去工程と、を有する、ことを特徴とするものである。
また、前記目的を果たすため、本発明のアクティブ基板の製造方法の一態様は、半導体薄膜と当該半導体薄膜よりも上層側に成膜された金属膜とを、前記金属膜上で所定の第1形状にパターニングされたレジスト膜をマスクとしてパターニングする際に、前記金属膜をウェットエッチングによりパターニングするアクティブ基板の製造方法において、前記レジスト膜を除去した後に成膜された透明導電膜を、当該透明導電膜上で所定の第2形状にパターニングされたレジスト膜をマスクとしてウェットエッチングによりパターニングするパターニング工程と、前記パターニング工程の後に、前記半導体薄膜のうち、前記レジスト膜から露出され残渣として残存している前記半導体薄膜をドライエッチングにより除去する残渣除去工程と、前記残渣除去工程の後に、前記第2形状にパターニングされたレジスト膜を除去するレジスト膜除去工程と、を有する、ことを特徴とするものである。
図10に示すように、レジスト膜48a、48b下に画素電極12およびITO膜31eをウェットエッチングにより形成した後に、レジスト膜48a、48bを剥離すると、図13に示すようになる。次に、不要に残存されたn型アモルファスシリコン膜43aおよび真性アモルファスシリコン膜41aを除去するためのウェットエッチングを行なうと、例えば図12に示すように、不要に残存されたn型アモルファスシリコン膜43aおよび真性アモルファスシリコン膜41aが除去される。
2 ゲート電極
3 ゲートライン
4 ゲート絶縁膜
5 半導体薄膜
6 チャネル保護膜
7、8 オーミックコンタクト層
9 ソース電極
10 ドレイン電極
11 薄膜トランジスタ
12 画素電極
13 オーバーコート膜
15 ドレインライン
21 ドレインライン用外部接続端子
31 ゲートライン用外部接続端子
41 真性アモルファスシリコン膜(半導体薄膜形成用膜)
41a、43a エッチング残渣
42 チャネル保護膜形成用膜
43 n型アモルファスシリコン膜(オーミックコンタクト層形成用膜)
44 クロム膜(ソース・ドレイン電極形成用膜)
45a〜45d レジスト膜
46 異物
47 ITO膜(透明導電膜)
48a、48b レジスト膜
Claims (8)
- 基板上にゲート電極、ゲート絶縁膜、半導体薄膜が設けられ、相互に分離された2つのオーミックコンタクト層および各オーミックコンタクト層上に設けられたソース電極およびドレイン電極を有する薄膜トランジスタと、前記薄膜トランジスタのソース電極に接続された画素電極と、を備えたアクティブ基板の製造方法において、
所定の形状にパターニングされた第1のレジスト膜をマスクとして前記オーミックコンタクト層および前記半導体薄膜をドライエッチングにより連続して形成し、
前記第1のレジスト膜を剥離した後に、第2のレジスト膜をマスクとして前記画素電極を形成し、
前記第2のレジスト膜を剥離した後に、前記オーミックコンタクト層および前記半導体薄膜を形成した際に生じたエッチング残渣をドライエッチングにより除去する、
ことを特徴とするアクティブ基板の製造方法。 - 請求項1に記載の発明において、前記ソース電極、前記ドレイン電極、前記オーミックコンタクト層および前記半導体薄膜を1回のフォトリソグラフィ工程で形成することを特徴とするアクティブ基板の製造方法。
- 請求項2に記載の発明において、前記ゲート絶縁膜の上面に半導体薄膜形成用膜を成膜し、前記半導体薄膜形成用膜の上面にオーミックコンタクト層形成用膜およびソース・ドレイン電極形成用膜を成膜し、前記ソース・ドレイン電極形成用膜の上面にソース・ドレイン電極形成用レジスト膜をフォトリソグラフィ法により形成し、前記ソース・ドレイン電極形成用レジスト膜をマスクとして、前記ソース・ドレイン電極形成用膜をウェットエッチングによりパターニングして、前記ソース電極および前記ドレイン電極を形成し、前記ソース・ドレイン電極形成用レジスト膜をマスクとして、前記オーミックコンタクト層形成用膜および前記半導体薄膜形成用膜をドライエッチングによりパターニングして、前記オーミックコンタクト層および前記半導体薄膜を形成することを特徴とするアクティブ基板の製造方法。
- 請求項3に記載の発明において、前記オーミックコンタクト層および前記半導体薄膜を形成した後に、成膜された透明導電膜をパターニングすることにより、前記画素電極を前記ソース電極に接続させて形成することを特徴とするアクティブ基板の製造方法。
- 請求項4に記載の発明において、前記ドレイン電極に接続されたドレインラインおよび当該ドレインラインの外部接続端子を、下から順に、前記半導体薄膜形成用膜、前記オーミックコンタクト層形成用膜および前記ソース・ドレイン電極形成用膜の3層構造として形成することを特徴とするアクティブ基板の製造方法。
- 請求項4に記載の発明において、前記ゲート電極に接続されたゲートラインの外部接続端子を、下から順に、前記ゲート電極と同一の金属材料からなる金属膜、前記半導体薄膜形成用膜、前記オーミックコンタクト層形成用膜、前記ソース・ドレイン電極形成用膜および前記透明導電膜の5層構造として形成することを特徴とするアクティブ基板の製造方法。
- 半導体薄膜上に成膜されたオーミックコンタクト層と当該オーミックコンタクト層上に成膜された金属膜とを、前記金属膜上で所定の第1形状にパターニングされたレジスト膜をマスクとしてパターニングする際に、前記金属膜をウェットエッチングによりパターニングするとともに前記オーミックコンタクト層をドライエッチングによりパターニングするアクティブ基板の製造方法において、
前記レジスト膜を除去した後に成膜された透明導電膜を、当該透明導電膜上で所定の第2形状にパターニングされたレジスト膜をマスクとしてウェットエッチングによりパターニングするパターニング工程と、
前記パターニング工程の後に、前記オーミックコンタクト層のうち、前記レジスト膜から露出され残渣として残存している前記オーミックコンタクト層をドライエッチングにより除去する残渣除去工程と、
前記残渣除去工程の後に、前記第2形状にパターニングされたレジスト膜を除去するレジスト膜除去工程と、
を有する、
ことを特徴とするアクティブ基板の製造方法。 - 半導体薄膜と当該半導体薄膜よりも上層側に成膜された金属膜とを、前記金属膜上で所定の第1形状にパターニングされたレジスト膜をマスクとしてパターニングする際に、前記金属膜をウェットエッチングによりパターニングするアクティブ基板の製造方法において、
前記レジスト膜を除去した後に成膜された透明導電膜を、当該透明導電膜上で所定の第2形状にパターニングされたレジスト膜をマスクとしてウェットエッチングによりパターニングするパターニング工程と、
前記パターニング工程の後に、前記半導体薄膜のうち、前記レジスト膜から露出され残渣として残存している前記半導体薄膜をドライエッチングにより除去する残渣除去工程と、
前記残渣除去工程の後に、前記第2形状にパターニングされたレジスト膜を除去するレジスト膜除去工程と、
を有する、
ことを特徴とするアクティブ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005216752A JP5087825B2 (ja) | 2005-07-27 | 2005-07-27 | アクティブ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005216752A JP5087825B2 (ja) | 2005-07-27 | 2005-07-27 | アクティブ基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007035904A JP2007035904A (ja) | 2007-02-08 |
JP2007035904A5 JP2007035904A5 (ja) | 2008-08-07 |
JP5087825B2 true JP5087825B2 (ja) | 2012-12-05 |
Family
ID=37794796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005216752A Expired - Fee Related JP5087825B2 (ja) | 2005-07-27 | 2005-07-27 | アクティブ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5087825B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101308534B1 (ko) * | 2007-07-18 | 2013-09-23 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
JP5275521B2 (ja) * | 2010-10-07 | 2013-08-28 | シャープ株式会社 | 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法 |
KR20120039947A (ko) * | 2010-10-18 | 2012-04-26 | 삼성모바일디스플레이주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1010583A (ja) * | 1996-04-22 | 1998-01-16 | Sharp Corp | アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板 |
JP3352604B2 (ja) * | 1997-03-24 | 2002-12-03 | シャープ株式会社 | 薄膜素子の製造方法及びドライエッチング装置 |
JPH11264995A (ja) * | 1998-03-17 | 1999-09-28 | Idemitsu Kosan Co Ltd | 液晶表示装置の製造方法 |
JP4796221B2 (ja) * | 1998-11-26 | 2011-10-19 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001264811A (ja) * | 2000-03-22 | 2001-09-26 | Fujitsu Ltd | 液晶表示装置の製造方法及び露光装置 |
JP4651929B2 (ja) * | 2002-11-15 | 2011-03-16 | Nec液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
JP4380243B2 (ja) * | 2003-07-18 | 2009-12-09 | カシオ計算機株式会社 | 薄膜トランジスタパネルの製造方法 |
-
2005
- 2005-07-27 JP JP2005216752A patent/JP5087825B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007035904A (ja) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823989B2 (ja) | Tft―lcdアレイ基板及びその製造方法 | |
JP5593047B2 (ja) | 液晶表示装置のアレイ基板の製造方法 | |
JP5395336B2 (ja) | 薄膜トランジスタアレイ基板及びこれの製造方法 | |
KR100582483B1 (ko) | Lcd 장치의 제조 방법 | |
JP2002026333A (ja) | アクティブマトリクス基板の製造方法 | |
JP4651929B2 (ja) | 液晶表示装置の製造方法 | |
KR20080036282A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
JP2004172150A (ja) | 積層構造配線の製造方法 | |
JP5087825B2 (ja) | アクティブ基板の製造方法 | |
JPH10173198A (ja) | 薄膜トランジスタの製造方法 | |
JP2008098642A (ja) | 薄膜トランジスタ基板の製造方法 | |
JP5200366B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
JP5228298B2 (ja) | 半導体薄膜の加工方法及び半導体装置の製造方法 | |
JP5488525B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4742295B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
JP4892830B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5707725B2 (ja) | 薄膜のパターニング方法及び表示パネルの製造方法 | |
JP4747139B2 (ja) | 液晶表示装置の製造方法 | |
JP4380243B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
JP2002064101A (ja) | クロム層を有する配線の形成方法 | |
KR20080035045A (ko) | 표시 기판의 제조 방법 | |
TWI754323B (zh) | 元件陣列基板及其製作方法 | |
KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
KR100701658B1 (ko) | 액정표시장치의 제조방법 | |
JP4613535B2 (ja) | レジスト除去方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |