KR100701658B1 - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR100701658B1 KR100701658B1 KR1020010033453A KR20010033453A KR100701658B1 KR 100701658 B1 KR100701658 B1 KR 100701658B1 KR 1020010033453 A KR1020010033453 A KR 1020010033453A KR 20010033453 A KR20010033453 A KR 20010033453A KR 100701658 B1 KR100701658 B1 KR 100701658B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- passivation layer
- forming
- drain electrode
- protective film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 88
- 230000001681 protective effect Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 8
- 239000011347 resin Substances 0.000 claims description 38
- 229920005989 resin Polymers 0.000 claims description 38
- 238000002161 passivation Methods 0.000 claims description 28
- 238000004380 ashing Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 acryl Chemical group 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 보호막 상에 드레인전극과 연결되는 화소전극 형성 시, 화소전극의 단락을 방지할 수 있는 액정표시장치의 제조방법에 관해 개시한다.
개시된 본 발명의 액정표시장치의 제조방법은 드레인전극을 포함한 박막트랜지스터가 형성된 글라스기판을 제공하는 공정과, 기판 상에 박막트랜지스터를 덮는 보호막을 형성하는 공정과, 보호막 상에 드레인전극과 대응되는 부분을 노출시키며, 온도변화에 의해 유동성을 가지는 제 1패턴을 형성하는 공정과, 제 1패턴을 식각마스크로 하여 보호막을 식각하여 드레인전극을 노출시키는 개구부를 가진 보호막 패턴을 형성하는 공정과, 제 1패턴을 열처리하여 보호막 패턴의 측면을 덮는 제 2패턴으로 패턴을 형성하는 공정과, 제 2패턴 상에 개구부를 덮는 화소전극을 형성하는 공정을 포함한다.
Description
도 1은 통상적인 액정표시장치의 평면도.
도 2a 내지 도 2c는 도 1의 Ⅰ-Ⅱ의 절단면으로, 종래기술에 따른 액정표시장치의 제조공정도.
도 3은 종래기술에 따른 문제점을 보이기 위한 도면.
도 4a 내지 도 4d는 본 발명의 제 1실시예에 따른 액정표시장치의 제조공정도.
도 5a 내지 도 5d는 본 발명의 제 2실시예에 따른 액정표시장치의 제조공정도.
도면의 주요부분에 대한 부호의 설명
200. 글라스기판 202. 게이트절연막
204. 활성층 206. 드레인전극
208. 보호막 209. 보호막패턴
220. 제 1레진막패턴 222. 개구부
221. 제 2레진막패턴 240. 열처리
230. 화소전극
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 보호막 상에 드레인전극과 전기적으로 연결되는 화소전극을 형성하는 데 있어서, 화소전극의 단락을 방지할 수 있는 액정표시장치의 제조방법에 관한 것이다.
도 1은 통상적인 액정표시장치의 평면도이다.
일반적으로 알려진 바와 같이, TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 구조는, 도 1에 도시된 바와 같이, 글라스기판(glass substrate)(100) 상에 게이트라인(gate line)(20)과 데이타라인(data line)(10)이 서로 수직한 방향으로 교차되도록 배열되며, 상기 게이트라인(20)과 데이타라인(10)이 교차되는 부분에 박막 트랜지스터가 형성된다.
상기 박막트랜지스터는 상기 게이트라인(20)의 일측에 돌출된 형상을 가진 게이트전극(30)과, 상기 게이트전극 양측에 배열된 소오스/드레인전극(40)(106)을 포함한다.
상기 게이트라인(20)과 데이타라인(10) 사이의 화소영역(미도시)에 적층형 커패시터(미도시)를 갖도록 화소전극(130)이 배열된다. 여기에서, 상기 게이트라인(12)과 게이트전극(13)상에는 데이타 라인(16)과의 절연을 위한 게이트절연막(미도시)이 배열된다.
도 2a 내지 도 2c는 종래기술에 따른 액정표시장치의 제조공정도이고, 도 3은 종래기술에 따른 문제점을 보이기 위한 도면이다.
상기 구조를 갖는 종래기술에 따른 액정표시장치의 제조방법은, 도 1 및 2a에 도시된 바와 같이, 기판(100) 상에 금속막을 스퍼터링에 의해 증착한 다음, 포토리쏘그라피 공정을 통해 게이트라인(20)및 게이트전극(30)을 동시에 형성한다.
이어서, 상기 게이트라인(20)및 게이트전극(30)을 덮도록 게이트절연막(102)을 형성한 다음, 상기 게이트절연막(102) 상에 다결정 또는 비정질실리콘을 증착하여 활성층(104)을 형성한다.
이 후, 상기 구조를 가진 기판(100) 상에 소오스전극(40)과 드레인전극(106)을 형성한 다음, 상기 결과물을 덮도록 보호막(108)을 형성한다. 이때, 상기 보호막(108)으로는 질화막, 산화막 또는 BPSG(BoroPhosphor Silicate Glass)등을 들 수 있다.
그 다음, 보호막(108) 상에 아크릴(acryl) 등의 유기 레진막(미도시)을 도포한 후에, 상기 레진막을 포토리쏘그라피(photography)에 의해 식각하여 드레인전극(106)과 대응된 부분을 노출시키는 레진막 패턴(120)을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 상기 레진막 패턴(120)을 식각마스크로 하여 보호막을 제거하여 드레인전극(106)을 노출시키는 개구부(122)를 가진 보호막패턴(109)을 형성한다.
이 후, 도 2c에 도시된 바와 같이, 상기 레진막 패턴(120) 상에 투명한 ITO(Indium Tin Oxide)막을 증착한 다음, 포토리쏘그라피에 의해 식각하여 개구부(122)를 덮어 드레인전극(106)과 전기적으로 연결되는 화소전극(130)을 형성한다.
그러나, 종래기술에 따른 액정표시장치의 제조방법은, 도 2b 및 도 3에 도시된 바와 같이, 레진막 패턴을 마스크로 하여 보호막을 식각할 경우, 레진막 패턴과 보호막 간의 식각율 차이에 의해 언더컷(under cut)(A지점)이 발생되었다. 따라서, 언더컷이 발생됨에 따라, 이 후의 ITO막 증착 시 화소전극이 단락되는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 보호막 상에 드레인전극과 전기적으로 연결되는 화소전극을 형성할 경우, 언더컷 발생 및 그에 따른 화소전극 형성용 ITO막의 단락을 방지할 수 있는 액정표시장치의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제 1실시예에 따른 액정표시장치의 제조방법은 드레인전극을 포함한 박막트랜지스터가 형성된 글라스기판을 제공하는 공정과, 기판 상에 박막트랜지스터를 덮는 보호막을 형성하는 공정과, 보호막 상에 드레인전극과 대응되는 부분을 노출시키며, 온도변화에 의해 유동성을 가지는 제 1패턴을 형성하는 공정과, 제 1패턴을 식각마스크로 하여 보호막을 식각하여 드레인전극을 노출시키는 개구부를 가진 보호막 패턴을 형성하는 공정과, 제 1패턴을 열처리하여 보호막 패턴의 측면을 덮는 제 2패턴으로 패턴을 형성하는 공정과, 제 2패턴 상에 개구부를 덮는 화소전극을 형성하는 공정을 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명의 제 2실시예에 따른 액정표시장치의 제조방법은 드레인전극을 포함한 박막트랜지스터가 형성된 글라스기판을 제공하는 공정과, 기판 상에 박막트랜지스터를 덮는 보호막을 형성하는 공정과, 보호막 상에 드레인전극과 대응되는 부분을 노출시키는 제 1 패턴을 형성하는 공정과, 제 1패턴을 식각마스크로 이용하여 보호막을 제거하여 드레인전극을 노출시키는 개구부를 가진 보호막 패턴을 형성하는 공정과, 제 1패턴을 에싱처리하여 보호막 패턴의 폭과 동일하거나 그 이상의 폭을 가진 제 2패턴을 형성하는 공정과, 제 2 패턴 상에 개구부를 덮는 화소전극을 형성하는 공정을 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명의 제 1실시예에 따른 액정표시장치의 제조공정도이다.
본 발명의 제 1실시예에 따른 액정표시장치의 제조방법은, 도 4a에 도시된 바와 같이, 먼저, 글라스기판(200) 상에 금속막을 스퍼터링에 의해 증착한 다음, 상기 금속막을 포토리쏘그라피 공정을 통해 식각하여 게이트라인(미도시) 및 게이트전극(미도시)을 형성한다.
이어서, 상기 구조를 갖는 기판(200) 상에 게이트라인 및 게이트전극을 덮도록 게이트절연막(202)을 형성한 다음, 상기 게이트절연막(202) 상에 다결정 또는 비정질실리콘을 증착하여 활성층(204)을 형성한다.
이 후, 상기 결과물 상에 다시 금속막을 스퍼터링에 의해 증착하고 포토리쏘 그라피를 통해 식각하여 소오스전극(미도시) 및 드레인전극(206)을 형성한 다음, 상기 구조를 덮도록 보호막(208)을 형성한다. 이때, 보호막(208)으로는, 질화막, 산화막 또는 BPSG등을 들 수 있다.
그 다음, 보호막(208) 상에 아크릴 등의 유기물인 감광성 레진막(미도시)을 도포한 다음, 상기 레진막을 포토리쏘그라피에 의해 식각하여 드레인전극(206)과 대응된 부분을 노출시키는 제 1레진막 패턴(220)을 형성한다. 이때, 상기 제 1레진막 패턴(220)은 보호막(208)과 식각선택성이 다른 재질을 이용한다.
이어서, 도 4b에 도시된 바와 같이, 제 1레진막 패턴(220)을 마스크로 이용하여 상기 보호막을 식각하여 드레인전극(206)을 노출시키는 개구부(222)를 가진 보호막패턴(209)를 형성한다. 이때, 상기 보호막 패턴(209)은 습식식각 방법 또는 건식식각 방법을 이용하여 형성한다.
이 후, 도 4c에 도시된 바와 같이, 제 1레진막 패턴에 열처리(240)를 진행시킨다. 상기 열처리(240)는 적어도 상기 제 1레진막 패턴이 유동성을 갖는 온도에서 진행되며, 바람직하게는 150∼250℃의 온도에서 실시된다.
상기 열처리(240) 결과, 제 1레진막 패턴은 레진막 성분이 유동성을 가지면서 보호막 패턴(209)의 측면을 타고 흐르면서, 도면에 도시된 바와 같이, 제 2레진막 패턴(221)으로 패턴 형상이 변형된다. 즉, 제 2레진막 패턴(221)은 보호막 패턴(209)의 측면을 덮는 형상을 가진다.
그 다음, 도 4d에 도시된 바와 같이, 제 2레진막 패턴(221) 상에 ITO막(미도시)을 증착한 다음, 개구부(222)를 덮도록 패턴 식각하여 화소전극(230)을 형성한 다. 상기 화소전극(230)은 개구부(222)를 통해 드레인전극(206)과 전기적으로 연결된다.
본 발명의 제 1실시예에서는 보호막 상에 온도가 상승됨에 따라 유동성을 갖는 제 1레진막 패턴을 형성한 다음, 보호막을 식각하여 개구부를 형성하고, 상기 제 1레진막 패턴을 유동성을 갖는 온도 이상에서 열처리하여 개구부의 빈공간을 메움으로써, 이 후의 ITO막 증착 시에 발생되는 언더컷에 의한 화소전극의 단락됨이 방지된다.
도 5a 내지 도 5d는 본 발명의 제 2실시예에 따른 액정표시장치의 제조공정도이다.
본 발명의 제 2실시예에 따른 액정표시장치의 제조방법은, 도 5a 및 도 5b에 도시된 바와 같이, 드레인전극(306)을 포함한 박막트랜지스터가 형성된 기판(300) 상에, 본 발명의 제 1실시예와 동일한 방법으로, 제 1레진막 패턴(320) 및 드레인전극(306)을 노출시키는 개구부(333)를 가진 보호막 패턴(309)을 형성한다. 이때, 상기 제 1레진막 패턴(320)은 보호막 패턴(309)과 식각선택성이 다른 재질을 이용한다.
이어서, 도 5c에 도시된 바와 같이, 제 1레진막 패턴에 에싱(ashing)처리(340)를 진행한다. 이때, 상기 에싱처리(340)는 산소플라즈마 상태에서 진행된다.
상기 에싱처리 결과, 언더컷이 발생되는 부위의 제 1레진막 패턴이 제거된다. 즉, 상기 제 1레진막 패턴은 보호막 패턴(309)과 동일 폭 또는 그 이상의 폭을 갖는 제 2레진막 패턴(321)으로 패턴 형상이 변형된다.
이 후, 도 5d에 도시된 바와 같이, 상기 제 2레진막 패턴(321) 상에 ITO막을 증착한 다음, 개구부(333)를 덮도록 패턴 식각하여 화소전극(330)을 형성한다.
이때, 상기 화소전극(330)은 상기 개구부(333)를 통해 드레인전극(308)과 전기적으로 연결된다.
본 발명의 제 2실시예에서는 보호막 상에 제 1레진막 패턴을 형성한 다음, 보호막을 식각하여 개구부를 형성하고, 상기 제 1레진막 패턴을 에싱처리하여 언더컷이 발생되는 부위를 제거함으로써, 이 후의 ITO막 증착 시에 발생되는 언더컷에 의한 화소전극의 단락됨이 방지된다.
이상에서와 같이, 본 발명의 방법은 보호막 상에 온도변화에 따라 유동성을 갖는 제 1레진막 패턴을 형성한 다음, 보호막을 식각하여 개구부를 형성하고, 상기 제 1레진막 패턴을 유동성을 갖는 온도 이상에서 열처리하여 개구부의 빈공간을 메움으로써, 이 후의 ITO막 증착 시에 발생되는 언더컷에 의한 화소전극의 단락됨을 방지할 수 있다.
또한, 본 발명의 방법은 보호막 상에 제 1레진막 패턴을 형성한 다음, 보호막을 식각하여 개구부를 형성하고, 상기 제 1레진막 패턴을 에싱처리하여 언더컷이 발생되는 부위를 제거함으로써, 이 후의 ITO막 증착 시에 발생되는 언더컷에 의한 화소전극의 단락됨을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.
Claims (10)
- 드레인전극을 포함한 박막트랜지스터가 형성된 글라스기판을 제공하는 공정과,상기 기판 상에 상기 박막트랜지스터를 덮는 보호막을 형성하는 공정과,상기 보호막 상에 상기 드레인전극과 대응되는 부분을 노출시키고, 온도변화에 의해 유동성을 가지며 상기 보호막과 식각선택성이 다른 레진 재질의 제 1패턴을 형성하는 공정과,상기 제 1패턴을 식각마스크로 하여 상기 보호막을 식각하여 상기 드레인전극을 노출시키는 개구부를 가진 보호막 패턴을 형성하는 공정과,상기 제 1패턴을 열처리하여 상기 보호막 패턴의 측면을 덮는 제 2패턴을 형성하는 공정과,상기 제 2패턴 상에 상기 개구부를 덮는 화소전극을 형성하는 공정을 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 1항에 있어서, 상기 보호막 패턴은 상기 보호막을 건식 또는 습식 식각하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 삭제
- 제 1항에 있어서, 상기 열처리는 150∼250℃의 온도에서 진행하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 드레인전극을 포함한 박막트랜지스터가 형성된 글라스기판을 제공하는 공정과,상기 기판 상에 상기 박막트랜지스터를 덮는 보호막을 형성하는 공정과,상기 보호막 상에 상기 드레인전극과 대응되는 부분을 노출시키며, 상기 보호막과 식각선택성이 다른 레진 재질의 제 1 패턴을 형성하는 공정과,상기 제 1패턴을 식각마스크로 이용하여 상기 보호막을 제거하여 상기 드레인전극을 노출시키는 개구부를 가진 보호막 패턴을 형성하는 공정과,상기 제 1패턴을 에싱처리하여 상기 제 1패턴을 상기 보호막 패턴의 폭과 동일하거나 그 이상의 폭을 가진 제 2패턴으로 변형시키는 공정과,상기 제 2 패턴 상에 상기 개구부를 덮는 화소전극을 형성하는 공정을 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 상기 6항에 있어서, 상기 에싱처리는 산소플라즈마를 이용한 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 6항에 있어서, 상기 보호막 패턴은 상기 보호막을 건식 또는 습식식각하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010033453A KR100701658B1 (ko) | 2001-06-14 | 2001-06-14 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010033453A KR100701658B1 (ko) | 2001-06-14 | 2001-06-14 | 액정표시장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020095506A KR20020095506A (ko) | 2002-12-27 |
| KR100701658B1 true KR100701658B1 (ko) | 2007-03-30 |
Family
ID=27709121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010033453A KR100701658B1 (ko) | 2001-06-14 | 2001-06-14 | 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701658B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112488A (ja) * | 1992-09-29 | 1994-04-22 | Matsushita Electric Ind Co Ltd | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 |
| JPH11111985A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| JP2000155335A (ja) * | 1998-11-20 | 2000-06-06 | Advanced Display Inc | 液晶表示装置の製造方法 |
| KR20010028042A (ko) * | 1999-09-17 | 2001-04-06 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20020006371A (ko) * | 2000-07-12 | 2002-01-19 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
-
2001
- 2001-06-14 KR KR1020010033453A patent/KR100701658B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112488A (ja) * | 1992-09-29 | 1994-04-22 | Matsushita Electric Ind Co Ltd | 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子 |
| JPH11111985A (ja) * | 1997-09-30 | 1999-04-23 | Toshiba Corp | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
| JP2000155335A (ja) * | 1998-11-20 | 2000-06-06 | Advanced Display Inc | 液晶表示装置の製造方法 |
| KR20010028042A (ko) * | 1999-09-17 | 2001-04-06 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR20020006371A (ko) * | 2000-07-12 | 2002-01-19 | 윤종용 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020095506A (ko) | 2002-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100846974B1 (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20000011242A (ko) | 식각방법,박막트랜지스터매트릭스기판및그제조방법 | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| US9905592B2 (en) | Method for manufacturing TFT, array substrate and display device | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| KR0171980B1 (ko) | 액정 표시 소자의 제조방법 | |
| KR100701658B1 (ko) | 액정표시장치의 제조방법 | |
| KR100865258B1 (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100336890B1 (ko) | 박막트랜지스터액정표시소자의제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100637059B1 (ko) | 액정표시소자의 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| CN113206144B (zh) | 薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| KR100379531B1 (ko) | 반도체 소자의 제조방법 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041230 Effective date: 20060530 Free format text: TRIAL NUMBER: 2004101006274; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20041230 Effective date: 20060530 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 14 |