KR20010028042A - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR20010028042A
KR20010028042A KR1019990040084A KR19990040084A KR20010028042A KR 20010028042 A KR20010028042 A KR 20010028042A KR 1019990040084 A KR1019990040084 A KR 1019990040084A KR 19990040084 A KR19990040084 A KR 19990040084A KR 20010028042 A KR20010028042 A KR 20010028042A
Authority
KR
South Korea
Prior art keywords
layer
gate
pad
contact hole
data
Prior art date
Application number
KR1019990040084A
Other languages
English (en)
Other versions
KR100325668B1 (ko
Inventor
이경남
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990040084A priority Critical patent/KR100325668B1/ko
Publication of KR20010028042A publication Critical patent/KR20010028042A/ko
Application granted granted Critical
Publication of KR100325668B1 publication Critical patent/KR100325668B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

게이트 배선을 이중층으로 형성하고, 게이트 절연막, 반도체층, 접촉층을 형성하고, 데이터 배선을 이중층으로 형성한다. 데이터 배선 위에 보호막을 적층하고 보호막 위에 감광막을 도포하고 노광, 현상하여 접촉구가 형성될 부분의 보호막을 노출시킨다. 노출된 보호막을 식각하여 1차 접촉구 패턴을 형성하고, 감광막을 애싱하여 1차 접촉구 패턴 주위의 보호막을 추가로 노출시킨다. 1차 접촉구 패턴을 통하여 노출되어 있는 게이트 패드, 데이터 패드 및 드레인 전극의 상부층을 식각하고 보호막을 다시 식각한다. ITO 또는 IZO를 적층하고 패터닝하여 화소 전극과 보조 패드를 형성한다. 이렇게 하면, 접촉구를 계단형으로 형성할 수 있고 이를 통해 접촉구를 통한 화소 전극과 드레인 전극 및 패드와 보조 패드 사이의 전기적 연결의 신뢰성을 향상시킬 수 있다.

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{A MANUFACTURING METHOD OF THIN FILM TRANSISTOR ARRAY PANEL FOR LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
액정 표시 장치에 있어서 박막 트랜지스터 기판이라 불리는 하부 기판에는 스위칭 소자인 박막 트랜지스터와 접촉구를 통하여 그에 연결되는 화소 전극이 형성된다.
그러면 도면을 참고로 하여 종래의 기술에 따른 박막 트랜지스터 기판에 대하여 살펴본다.
도 1은 종래의 기술에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.
절연 기판(100) 위에 크롬(Cr)층(210, 220)과 알루미늄-네오디늄(Al-Nd)층 (310, 320)의 2중층으로 이루어진 게이트 전극(210, 310)과 게이트 패드(220, 320)를 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 위에 게이트 절연막(40)이 덮여 있다.
게이트 절연막(40) 위에는 반도체층(500)이 형성되어 있고, 반도체층(500)의 위에는 양편으로 분리된 접촉층(610, 620)이 형성되어 있다.
접촉층(610, 620)의 위에는 크롬층(710, 720, 730)과 알루미늄-네오디늄층(810, 820, 830)의 이중층으로 이루어진 소스 전극(710, 810), 드레인 전극(720, 820) 및 데이터 패드(730, 830)를 포함하는 데이터 배선이 형성되어 있다.
데이터 배선의 위에는 접촉구(910, 920, 930)를 가지는 보호막(900)이 형성되어 있다.
보호막(900) 위에는 ITO(indium tin oxide) 등으로 이루어진 화소 전극(1100)과 보조 패드(1200, 1300)가 형성되어 있고, 화소 전극(1100)과 보조 패드(1200, 1300)는 각각 접촉구(910, 920, 930)를 통하여 드레인 전극의 하부층(720), 게이트 패드의 하부층(220) 및 데이터 패드의 하부층(730)과 연결되어 있다.
이 때, 드레인 전극, 게이트 패드 및 데이터 패드의 상부층(820, 320, 830)은 접촉구(910, 920, 930) 하부에서 제거되어 화소 전극(1100) 및 보조 패드(1200, 1300)와의 사이에 공동(A, B, C)이 형성되어 있다.
이와 같이, 공동(A, B, C)이 형성되는 것은 접촉구(910, 920, 930) 형성 후에 알루미늄-네오디늄층(320, 820, 830)을 식각하여 제거하는 과정에서 과도 식각되기 때문이다. 그런데 이러한 공동(A, B, C)은 접촉구(910, 920, 930)를 통한 ITO층(1100, 1200, 1300)과 크롬층(220, 720, 730)의 연결을 나쁘게 한다. 이는 공동(A, B, C)에서 ITO층(1100, 1200, 1300)이 절단될 가능성이 높기 때문이다.
본 발명이 이루고자 하는 기술적 과제는 접촉구를 통한 층간 연결의 신뢰성을 높이는 것이다.
도 1은 종래의 기술에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고,
도 2는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이고,
도 3a 내지 도 3e는 도 2의 본 발명의 실시예에 따른 제조 방법에 따라 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 2회의 식각을 통하여 보호막에 접촉구를 형성한다.
구체적으로는, 절연 기판 위에 2중층인 게이트 배선과 게이트 절연막, 반도체층, 접촉층 및 2중층인 데이터 배선을 형성하는 단계, 데이터 배선 위에 보호막을 적층하는 단계, 보호막 위에 감광막을 도포, 노광 및 현상하여 접촉구가 형성될 부분의 상기 보호막을 노출시키는 단계, 노출된 보호막과 그 하부의 게이트 절연막을 식각하여 1차 접촉구 패턴을 형성하는 단계, 감광막을 애싱하여 1차 접촉구 패턴 주위의 보호막을 노출시키는 단계, 1차 접촉구 패턴을 통하여 노출된 게이트 배선 및 데이터 배선의 상부층을 식각하는 단계, 보호막을 다시 식각하여 접촉구를 완성하는 단계, 접촉구를 통하여 상기 게이트 배선과 상기 데이터 배선의 노출되어 있는 부분과 연결되는 화소 전극 및 보조 패드를 형성하는 단계를 포함하는 과정을 통하여 박막 트랜지스터 기판을 제조한다.
이 때, 1차 접촉구 패턴을 통하여 노출된 게이트 배선 및 데이터 배선의 상부층을 식각하는 단계와 감광막을 애싱함으로써 1차 접촉구 패턴 주위의 보호막을 노출시키는 단계는 서로 순서를 바꿀 수 있다.
또, 화소 전극과 보조 패드는 ITO 또는 IZO로 이루어질 수 있으며, 게이트 배선과 데이터 배선의 상부층은 알루미늄-네오디늄층이고 하부층은 크롬층일 수 있다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 단면도이다.
절연 기판(10) 위에 게이트 패드(22, 32)와 게이트 전극(21, 31) 및 게이트선(도시하지 않음)으로 이루어지는 게이트 배선이 형성되어 있다. 게이트 배선은 크롬층(21, 22)과 그 위의 알루미늄-네오디늄층(31, 32)의 이중층으로 이루어져 있다. 이 때, 게이트 패드(22, 32)의 알루미늄-네오디늄층(32)은 일부가 제거되어 하부의 크롬층(22)을 노출시키고 있다.
게이트 배선의 위에는 질화규소(SiNx)로 이루어진 게이트 절연막(40)이 형성되어 있고, 게이트 전극(21, 31) 상부의 게이트 절연막(40) 위에는 수소화 비정질 규소 등으로 이루어진 반도체층(50)이 형성되어 있다.
반도체층(50)의 위에는 게이트 전극(21, 31)을 중심으로 하여 양편으로 분리되어 있는 접촉층(61, 62)이 형성되어 있다. 접촉층(61, 62)은 인(P) 등의 5족 원소로 고농도로 도핑된 비정질 규소로 이루어져 있으며, 반도체층(50)과 그 위에 형성될 데이터 금속층 사이의 접촉 저항을 감소시키는 역할을 한다.
접촉층(61, 62)의 위에는 소스 전극(71, 81)과 드레인 전극(72, 82)이 형성되어 있고, 소스 전극(71, 81)은 데이터선(도시하지 않음)과 연결되어 있다. 데이터선의 끝에는 데이터 패드(73, 83)가 형성되어 있다. 소스 전극(71, 81), 드레인 전극(72, 82), 데이터선 및 데이터 패드(73, 83)를 포함하여 데이터 배선이라 한다. 데이터 배선은 게이트 배선과 마찬가지로 크롬층(21, 22)과 그 위의 알루미늄-네오디늄층(31, 32)의 이중층으로 이루어져 있다. 이 때, 드레인 전극(72, 82)과 데이터 패드(73, 83)의 알루미늄-네오디늄층(82, 83)은 일부가 제거되어 그 하부의 크롬층(72, 73)을 노출시키고 있다.
데이터 배선의 위에는 질화규소 등으로 이루어진 보호막(90)이 형성되어 있다. 보호막(90)에는 드레인 전극(72, 82), 데이터 패드(73, 83) 및 게이트 패드(22, 32)의 크롬층(72, 73, 22)이 노출되어 있는 부분과 그 주위의 알루미늄-네오디늄층(82, 83, 32)을 노출시키는 제1 내지 제3 접촉구(91, 92, 93)가 형성되어 있다. 제2 접촉구(92)는 게이트 절연막(40)에도 동일한 모양으로 형성되어 있다.
보호막(90)의 위에는 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(110)과 보조 게이트 패드(120) 및 보조 데이터 패드(130)가 형성되어 있다. 화소 전극(110)과 보조 패드(120, 130)는 각각 제1 내지 제3 접촉구(91, 92, 93)를 통하여 드레인 전극(72, 82), 게이트 패드(22, 32) 및 데이터 패드(73, 83)와 연결되어 있다.
여기서 접촉구(91, 92. 93)가 계단형으로 형성되어 있어서 단차로 인한 단절의 염려가 적다.
그러면 이러한 구조의 박막 트랜지스터 기판을 제조하는 방법을 설명한다.
도 3a 내지 도 3e는 도 2의 본 발명의 실시예에 따른 제조 방법에 따라 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도이다.
도 3a에 나타낸 바와 같이, 절연 기판(10) 위에 크롬층과 알루미늄-네오디늄층을 각각 500Å과 2,500Å의 두께로 증착하고 제1 사진 식각 공정을 통하여 패터닝함으로써 게이트 배선을 형성한다. 게이트 배선 위에 게이트 절연막(40), 비정질 규소층, 도핑된 비정질 규소층을 차례로 증착하고 도핑된 비정질 규소층과 비정질 규소층을 제2 사진 식각 공정을 통하여 함께 패터닝하여 반도체층(50)과 분리되지 않은 접촉층(71, 72)을 형성한다. 접촉층(71, 72) 위에 크롬층과 알루미늄-네오디늄층을 각각 500Å과 2,500Å의 두께로 증착하고 제3 사진 식각 공정을 통하여 패터닝하여 데이터 배선을 형성한다. 데이터 배선 위에 보호막(90)을 적층한다.
다음, 도 3b에 나타낸 바와 같이, 보호막(90) 위에 감광막(PR)을 도포하고 제4 마스크를 통하여 노광 현상하여 접촉구(91, 92, 93)가 형성될 부분의 보호막(90)을 노출시킨다. 노출된 보호막(90)과 그 하부의 게이트 절연막(40)을 식각하여 접촉구(91, 92, 93)의 1차 패턴을 형성한다.
도 3c에 나타낸 바와 같이, 감광막(PR)을 애싱(ashing)하여 감광막(PR)의 두께를 얇게 한다. 이 때, 접촉구(91, 92, 93)의 1차 패턴 주변의 감광막(PR)이 제거되면서 접촉구(91, 92, 93)의 1차 패턴 주변의 보호막(90)이 추가로 노출된다.
도 3d에 나타낸 바와 같이, 접촉구(91, 92, 93)의 1차 패턴을 통하여 노출되어 있는 알루미늄-네오디늄층(32, 82, 83)을 식각한다. 이 때, 알루미늄-네오디늄층(32, 82, 83)은 보호막(90) 또는 게이트 절연막(40) 하부로도 식각되어 공동을 형성하게 된다.
여기서, 알루미늄-네오디늄층(32, 82, 83)을 식각하는 것은 후에 형성될 ITO 또는 IZO층이 알루미늄과 직접 접촉하면 109정도의 높은 접촉 저항을 갖기 때문이다.
이상에서 감광막(PR)의 애싱과 알루미늄-네오디늄층(32, 82, 83)의 식각은 서로 순서를 바꿀 수도 있다. 즉, 접촉구(91, 92, 93)의 1차 패턴을 형성한 후에 알루미늄-네오디늄층(32, 82, 83)을 식각한 다음에 감광막(PR)의 애싱을 할 수도 있다.
도 3e에 나타낸 바와 같이, 애싱을 통하여 노출되어 있는 접촉구(91, 92, 93)의 1차 패턴 주변의 보호막(90)과 그 하부의 게이트 절연막(40)을 다시 한 번 식각함으로써 계단 모양의 접촉구(91, 92, 93)를 형성한다.
마지막으로 ITO 또는 IZO를 증착하고 제5 사지 식각 공정을 통하여 패터닝하여 화소 전극(110)과 보조 패드(120, 130)를 형성한다.
이상과 같이 보호막을 2회에 걸쳐 식각함으로써 접촉구를 계단형으로 형성할 수 있고 이를 통해 접촉구를 통한 화소 전극과 드레인 전극 및 패드와 보조 패드 사이의 전기적 연결의 신뢰성을 향상시킬 수 있다.

Claims (10)

  1. 절연 기판,
    상기 기판 위에 형성되어 있으며 게이트 전극 및 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있으며 상기 게이트 패드를 노출시키는 접촉구를 가지는 게이트 절연막,
    상기 게이트 전극 상부의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있으며 양편으로 분리되어 있는 접촉층,
    2중층으로 형성되어 있으며 상기 접촉층 위에 형성되어 있는 소스 전극 및 드레인 전극과 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있으며 상기 게이트 패드, 상기 데이터 패드 및 상기 드레인 전극을 노출시키는 접촉구를 가지는 보호막,
    상기 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판에 있어서,
    상기 드레인 전극의 상부층은 일부분이 제거되어 하부층을 노출시키고 있고, 상기 접촉구는 상기 노출된 하부층과 함께 그 둘레의 상기 상부층을 노출시키고 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 게이트 배선은 2중층으로 형성되어 있으며,
    상기 접촉구를 통하여 상기 게이트 패드 및 상기 데이터 패드에 각각 연결되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하며,
    상기 게이트 패드 및 데이터 패드의 상부층은 일부분이 제거되어 하부층을 노출시키고 있고, 상기 접촉구는 상기 노출된 하부층과 함께 그 둘레의 상기 상부층을 노출시키고 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 게이트 배선과 데이터 배선의 상부층은 알루미늄-네오디늄층이고, 하부층은 크롬층인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제2항에서,
    상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드는 ITO로 이루어진 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제2항에서,
    상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드는 IZO로 이루어진 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 절연 기판 위에 게이트 배선과 게이트 절연막, 반도체층, 접촉층 및 2중층인 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 보호막을 적층하는 단계,
    상기 보호막 위에 감광막을 도포, 노광 및 현상하여 접촉구가 형성될 부분의 상기 보호막을 노출시키는 단계,
    상기 노출된 보호막과 그 하부의 상기 게이트 절연막을 식각하여 1차 접촉구 패턴을 형성하는 단계,
    상기 감광막을 애싱하여 상기 1차 접촉구 패턴 주위의 상기 보호막을 노출시키는 단계,
    상기 1차 접촉구 패턴을 통하여 노출된 상기 데이터 배선의 상부층을 식각하는 단계,
    상기 보호막을 다시 식각하여 접촉구를 완성하는 단계,
    상기 접촉구를 통하여 상기 게이트 배선과 상기 데이터 배선의 노출되어 있는 부분과 연결되는 화소 전극 패턴을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 절연 기판 위에 게이트 배선과 게이트 절연막, 반도체층, 접촉층 및 2중층인 데이터 배선을 형성하는 단계,
    상기 데이터 배선 위에 보호막을 적층하는 단계,
    상기 보호막 위에 감광막을 도포, 노광 및 현상하여 접촉구가 형성될 부분의 상기 보호막을 노출시키는 단계,
    상기 노출된 보호막과 그 하부의 상기 게이트 절연막을 식각하여 1차 접촉구 패턴을 형성하는 단계,
    상기 1차 접촉구 패턴을 통하여 노출된 상기 데이터 배선의 상부층을 식각하는 단계,
    상기 감광막을 애싱하여 상기 1차 접촉구 패턴 주위의 상기 보호막을 노출시키는 단계,
    상기 보호막을 다시 식각하여 접촉구를 완성하는 단계,
    상기 접촉구를 통하여 상기 게이트 배선과 상기 데이터 배선의 노출되어 있는 부분과 연결되는 화소 전극 패턴을 형성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  8. 제6항 또는 제7항에서,
    상기 게이트 배선은 2중층으로 형성되어 있으며,
    상기 데이터 배선의 상부층을 식각하는 단계에서 상기 게이트 배선의 상부층을 함께 식각하며,
    상기 화소 전극 패턴은 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 포함하는 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드는 ITO로 이루어진 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
  10. 제8항에서,
    상기 화소 전극, 보조 게이트 패드 및 보조 데이터 패드는 IZO로 이루어진 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990040084A 1999-09-17 1999-09-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100325668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040084A KR100325668B1 (ko) 1999-09-17 1999-09-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040084A KR100325668B1 (ko) 1999-09-17 1999-09-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010028042A true KR20010028042A (ko) 2001-04-06
KR100325668B1 KR100325668B1 (ko) 2002-03-06

Family

ID=19612024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040084A KR100325668B1 (ko) 1999-09-17 1999-09-17 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100325668B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042080A (ko) * 2001-11-21 2003-05-28 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100646787B1 (ko) * 2000-03-17 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100701658B1 (ko) * 2001-06-14 2007-03-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR100864490B1 (ko) * 2002-06-07 2008-10-20 삼성전자주식회사 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR100897487B1 (ko) * 2001-06-05 2009-05-14 엘지디스플레이 주식회사 액정표시소자의 어레이 기판 및 그 제조방법
KR100906634B1 (ko) * 2003-01-20 2009-07-10 삼성전자주식회사 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법
KR101043663B1 (ko) * 2002-07-16 2011-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제조방법
CN107342294A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管阵列面板
CN110870078A (zh) * 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984352B1 (ko) * 2003-09-08 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578567A (en) * 1978-12-11 1980-06-13 Hitachi Ltd Manufacture of semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646787B1 (ko) * 2000-03-17 2006-11-17 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100897487B1 (ko) * 2001-06-05 2009-05-14 엘지디스플레이 주식회사 액정표시소자의 어레이 기판 및 그 제조방법
KR100701658B1 (ko) * 2001-06-14 2007-03-30 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR20030042080A (ko) * 2001-11-21 2003-05-28 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100864490B1 (ko) * 2002-06-07 2008-10-20 삼성전자주식회사 배선의 접촉부 및 이를 포함하는 박막 트랜지스터 기판
KR101043663B1 (ko) * 2002-07-16 2011-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제조방법
KR100906634B1 (ko) * 2003-01-20 2009-07-10 삼성전자주식회사 패턴의 형성 방법 및 이를 적용한 액정 표시 장치의 박막트랜지스터 기판의 제조방법
CN107342294A (zh) * 2016-04-29 2017-11-10 三星显示有限公司 晶体管阵列面板
CN107342294B (zh) * 2016-04-29 2024-03-08 三星显示有限公司 晶体管阵列面板
CN110870078A (zh) * 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法

Also Published As

Publication number Publication date
KR100325668B1 (ko) 2002-03-06

Similar Documents

Publication Publication Date Title
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
US5990998A (en) Active matrix liquid crystal display and related method
KR20030033423A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030039112A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100528883B1 (ko) 액정표시장치의 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040033354A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR20000051370A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010002661A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000014539A (ko) 액정 표시 장치 및 그 제조 방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100984823B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20010063416A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee