KR20000014539A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20000014539A
KR20000014539A KR1019980034015A KR19980034015A KR20000014539A KR 20000014539 A KR20000014539 A KR 20000014539A KR 1019980034015 A KR1019980034015 A KR 1019980034015A KR 19980034015 A KR19980034015 A KR 19980034015A KR 20000014539 A KR20000014539 A KR 20000014539A
Authority
KR
South Korea
Prior art keywords
gate
electrode
pad
pixel electrode
data
Prior art date
Application number
KR1019980034015A
Other languages
English (en)
Other versions
KR100552297B1 (ko
Inventor
김진관
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980034015A priority Critical patent/KR100552297B1/ko
Publication of KR20000014539A publication Critical patent/KR20000014539A/ko
Application granted granted Critical
Publication of KR100552297B1 publication Critical patent/KR100552297B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

기판 위에 게이트선, 게이트 전극, 게이트 패드, 게이트선 연결부를 포함하는 게이트 배선과 공통 배선을 형성하고, 게이트 배선과 공통 배선 위에 게이트 절연막을 형성한다. 게이트 전극 위의 게이트 절연막 위에는 반도체층과 저항 접촉층을 형성하고, 그 위에 소스 및 드레인 전극, 데이터선, 데이터 패드, 데이터선 연결부를 포함하는 데이터 배선과 화소 전극을 이중의 도전막으로 형성한다. 이때, 화소 전극의 하부 도전막은 배향의 불균일을 고려하여 단차가 발생하지 않도록 500~1000Å 범위에서 형성하는 것이 좋다. 다음, 기판의 전면에 질화 규소 또는 유기 절연막의 보호막 및 감광성 레지스트를 차례로 형성하고 마스크를 이용하여 노광 현상 공정을 실시하여 화소 전극 및 공통 전극에 의해 돌출되어 있는 보호막을 노출시키는 개구부를 감광성 레지스트에 형성한다. 다음, 남겨진 감광성 레지스트 식각 마스크로 이용하여 보호막을 식각하여 평탄화를 실시하고, 화소 전극의 상부 도전막을 제거한 다음, 감광성 레지스트를 제거한다.

Description

액정 표시 장치 및 그 제조 방법
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 수평 전계의 인가를 위한 전극 구조 및 전계인가 수단인 박막 트랜지스터를 갖는 액정 표시 장치 및 그 제조 방법에 관한 것이다.
수평 전계에 의한 액정 구동 방식으로서 종래 기술은 미국 특허 제5,598,285호에 나타나 있다.
그러나, 상기 미국 특허 제5,598,285에서 제시된 액정 표시 장치는 수평 전계를 인가하기 위한 두 전극, 즉 공통 전극과 화소 전극의 단차에 의하여 전극 위에 형성되는 배향막을 러빙하는 공정에서 러빙이 불균일하여 단차부에서 빛이 새는 문제점이 발생하고 있다.
이러한 문제점을 개선하기 위한 방법으로 공통 전극 또는 화소 전극의 두께를 얇게 형성하는 방법이 제시되었다. 그러나 전극의 두께를 얇게 형성하는데는 한계가 있으며, 대화면의 경우에는 신호 배선의 길이가 증가하게 되어 배선의 저항이 증가하게 된다. 이로 인하여 배선을 통하여 전달되는 신호에는 지연이 발생하고, 결국 화질의 불량이 발생한다.
또한, 이러한 문제점을 개선하기 위하여 배선을 추가로 형성하는 방법이 있지만, 이 경우에는 사진 공정 기술이 추가되어 공정 수율이 감소하거나 제조 원가가 상승하는 문제점이 발생한다.
한편, 배선에 끝단에는 외부에 노출되어 신호를 전달받는 패드 부분이 있는데, 배선을 저저항의 알루미늄으로 형성하는 경우에는 노출되는 알루미늄이 쉽게 산화 또는 부식되어 이 부분에서 전기적인 접촉이 불량해지는 문제점을 가지고 있다.
본 발명의 과제는 수평 전계 구동 방식의 액정 표시 장치에서 빛샘 현상을 제거하여 화질을 개선하는 동시에, 수평 전계 구동 방식의 액정 표시 장치의 공정을 단순화하는 것이다.
본 발명의 다른 과제는 구동 드라이버의 실장시 접촉력을 강화하여 실장 신뢰성을 향상시키는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 기판의 단위 화소와 게이트 및 데이터 패드부를 나타낸 배치도이고,
도 2 내지 도 5는 각각 도 1의 II - II, III - III, IV - IV, V - V 선을 따라 도시한 단면도이고,
도 6a 내지 도 10d는 본 발명의 실시예에 따른 액정 표시 장치의 제조 과정을 나타내는 단면도이다.
위와 같은 기술적 과제를 해결하기 위하여, 본 발명에서는 기판 위에 게이트선, 게이트 전극, 게이트 패드, 게이트선 연결부를 포함하는 게이트 배선과 공통 전극 및 공통 전극을 연결하는 공통 전극선을 포함하는 공통 배선을 형성하고, 게이트 배선과 공통 배선 위에 게이트 절연막을 형성한다. 게이트 전극 위의 게이트 절연막 위에는 비정질 규소로 이루어진 반도체층과 도핑된 비정질 규소로 이루어진 저항 접촉층을 형성하고, 그 위에 소스 및 드레인 전극, 게이트선과 화소 영역을 정의하는 데이터선, 데이터 패드를 포함하는 데이터 배선과 드레인 전극과 연결되어 있는 화소 전극을 형성한다. 데이터 배선과 화소 전극 위에 보호막을 형성하고, 화소 영역에 형성되어 있는 화소 전극과 공통 전극에 의해 돌출되어 있는 보호막의 돌출부를 드러내는 포토 레지스트를 도포하고 이를 마스크로 식각하여 평탄화를 실시하고, 화소 전극의 일부를 제거한다.
이때, 게이트 배선, 공통 배선, 데이터 배선 및 화소 전극은 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금 등의 단일막 또는 이들의 이중막으로 형성할 수 있으며, 고융점 금속이며 비정질 규소층과 접촉 특성이 좋은 탄탈륨, 크롬 등을 추가할 수 있다.
여기서, 데이터 배선 및 화소 전극을 이중의 도전막으로 형성하는 경우에는 상부막을 제거하는 것이 바람직하다.
이제 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다.
먼저 본 발명의 실시예에 따른 액정 표시 장치 기판의 구조에 대해 설명한다. 도 1은 본 발명의 실시예에 따른 액정 표시 장치의 전체 구성을 간략히 나타낸 배치도이다.
먼저, 본 발명의 실시예에 따른 액정 표시 장치의 단위 화소와 게이트 패드부 및 데이터 패드부의 구조에 대해 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치에서 하나의 화소와 게이트 및 데이터 패드부를 나타낸 배치도이고, 도 2 내지 도 5는 각각 도 1의 II - II', III - III', IV - IV', V - V'선을 따라 도시한 단면도이다.
도 1 내지 도 5에 나타난 바와 같이, 투명한 절연 기판(100) 위에 가로 방향의 게이트선(20), 게이트선(20)의 끝에 연결되어 있는 게이트 패드(22) 및 게이트선(20)의 일부인 게이트 전극(21)으로 이루어진 게이트 배선이 크롬막(202, 212, 222)과 알루미늄 합금막(201, 211, 221)의 이중막으로 형성되어 있다. 게이트선(20)과 평행한 공통 전극선(10) 및 화소 영역 내에 공통 전극선(10)과 연결되어 공통 전극선(10)으로부터 공통 신호를 전달받는 서로 평행한 다수의 공통 전극(11)을 포함하는 크롬막(102, 112)과 알루미늄 합금막(101, 111)의 이중막으로 이루어진 공통 배선이 형성되어 있다.
게이트 배선(20, 21, 22)과 공통 배선(10, 11) 위를 질화 규소 등으로 이루어진 게이트 절연막(30)이 덮고 있다.
게이트 전극(21) 위의 게이트 절연막(30) 위에는 비정질 규소로 이루어진 박막 트랜지스터의 반도체층(40)이 형성되어 있고, 비정질 규소층(40) 위에는 인(P) 등으로 고농도 도핑된 비정질 규소로 이루어진 저항 접촉층(51, 52)이 게이트 전극(21)을 중심으로 양쪽으로 형성되어 있다.
저항 접촉층(51, 52) 위에는 각각 금속으로 이루어진 소스 전극(61)과 드레인 전극(62)이 형성되어 있는데, 소스 전극(61)은 게이트 절연막(30) 위에 세로 방향으로 형성되어 있는 데이터선(60)과 연결되어 있으며, 드레인 전극(62)은 화소 영역 내에 공통 전극(11)과 교대로 선형으로 형성되어 있는 화소 전극(65)과 연결되어 있다. 데이터선(60)의 끝에는 외부로부터 화상 신호를 전달받는 데이터 패드(63)가 형성되어 있다. 이때, 데이터 배선(60, 61, 62, 63)은 하부의 크롬(601, 611, 621, 631)과 상부의 알루미늄 합금막(602, 612, 622, 632)의 이중막으로 형성되어 있으며, 데이터 패드(63)의 일부 및 화소 전극(65)은 단일의 크롬막(651)으로 이루어져 있다.
여기서 게이트 전극(21), 게이트 절연막(30), 비정질 규소층(40), 저항 접촉층(51, 52), 소스 및 드레인 전극(61, 62)은 박막 트랜지스터를 이루며, 박막 트랜지스터와 나머지 데이터 배선(60)을 덮는 보호막(70)이 질화 규소 등으로 형성되어 있다. 이때, 화소 전극(65) 상부에는 보호막이 제거되어 있다.
다음 기판(100) 위에는 평탄화 절연막(90)이 형성되어 있으며, 평탄화 절연막(90)에는 보호막(70) 및 게이트 절연막(30)과 함께 게이트 패드(22) 및 데이터 패드(63)를 노출시키는 접촉 구멍(92, 93)이 형성되어 있다.
마지막으로, 평탄화 절연막(90)의 상부에는 접촉 구멍(92, 93)을 통하여 게이트 패드(22) 및 데이터 패드(63)와 연결되어 있는 게이트 패드용 ITO 전극(200) 및 데이터 패드용 ITO 전극(300)이 각각 형성되어 있다.
이제, 본 발명의 실시예에 따른 액정 표시 장치 기판을 제조하는 방법에 대해 설명한다. 도 6a 내지 도 10d는 도 1 내지 도 5에 나타난 바와 같은 액정 표시 장치용 기판의 제조 과정을 나타내는 단면도이다. 본 발명의 실시예에 따른 제조 방법은 5매의 마스크를 이용한 제조 방법이며, 도면 번호에 표시된 a 내지 d의 영문 알파벳은 각각 그 도면이 화소 영역, 박막 트랜지스터 영역, 게이트 패드 영역, 데이터 패드 영역, 게이트선 연결부를 도시하고 있음을 나타내는 것이다.
먼저, 도 6a 내지 도 6d에 나타난 바와 같이, 유리와 같은 투명한 절연 기판(100)에 3000Å 정도의 두께를 갖는 금속층을 증착하고 첫 번째 마스크를 이용하여 패터닝하여 게이트선(20), 게이트 전극(21), 게이트 패드(22), 공통 전극(11), 공통 전극선(10)을 형성한다. 여기서, 게이트 배선(20, 21, 22) 및 공통 배선(10, 11)은 하부는 크롬막(202, 212, 222, 102, 112)과 상부는 알루미늄 합금막(201, 211, 221, 101, 111)으로 이루어진 이중의 도전막으로 형성한다. 이때 게이트 배선 및 공통 배선은 여러 가지 도전 물질이 이용될 수 있으며 크롬, 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금 등의 단일막을 이용하거나, 이들 금속을 조합한 이중의 도전막으로 형성할 수 있다. 또한, 고융점 금속인 탄탈륨을 하부 도전막으로 추가할 수도 있다.
다음, 도 7a 내지 도 7d에 나타난 바와 같이, 기판의 전면에 질화 규소 또는 유기 절연막 등 절연성 게이트 절연막(30)을 3,000∼5,000Å의 두께로 형성하고, 약 500∼2,000Å 두께의 비정질 규소층(40)과 약 500Å의 두께의 인 등의 불순물로 고농도 도핑된 비정질 규소층(50)을 차례로 증착한다. 두 번째 마스크를 이용하여 도핑된 비정질 규소층(50)과 비정질 규소층(40)을 함께 패터닝하여 게이트 전극(21) 위에 섬 모양으로 형성한다. 여기서는 섬 모양으로 형성하였지만, 배선의 단락을 방지하기 위하여 배선을 따라 이어지도록 형성할 수도 있다.
도 8a 내지 도 8d에 나타난 바와 같이, 크롬과 알루미늄 합금을 차례로 적층하고, 세 번째 마스크를 이용하여 패터닝하여 게이트선(20)과 서로 교차되는 데이터선(60)과 소스 및 드레인 전극(61, 62), 데이터 패드(63), 화소 전극(65)을 형성한다. 다음, 소스 전극(61)과 드레인 전극(62)을 마스크로 도핑된 비정질 규소층(50)을 식각하여 도핑된 비정질 규소층(50)을 게이트 전극(21) 양쪽으로 분리하여 저항 접촉층(51, 52)을 완성한다.
이때, 하부의 크롬막(601, 611, 621, 631, 651)은 러빙의 불균일을 고려하여 단차가 발생하지 않도록 2000Å 이하, 바람직하게는 500~1000Å 범위에서 형성하는 것이 좋다. 또한, 상부의 알루미늄 합금막(602, 612, 622, 623, 625)은 배선의 저항으로 인한 지연이 발생하지 않도록 1000~3000Å 정도의 두께로 형성하는 것이 좋으며, 비정질 규소층과 접촉 특성이 우수한 탄탈륨을 크롬막대신 형성할 수도 있다.
다음, 도 9a 내지 도 9d에서 보는 바와 같이, 기판(100)의 전면에 질화 규소 또는 유기 절연막으로 1,500∼2,500Å 두께의 보호막(70)을 형성한다. 여기서, 보호막(70)의 두께를 신호선의 두께 정도로 형성할 수도 있다. 이어 감광성 레지스트(80)를 도포하고 네 번째 마스크를 이용하여 노광 현상을 실시하여 화소 전극(65) 및 공통 전극(11)에 의해 형성된 보호막(70)의 돌출부(a)와 게이트 패드(22) 및 데이터 패드(63) 상부의 보호막(70)을 노출시킨다. 이때, 게이트 배선(20, 21) 및 데이터 배선(60, 61, 62) 상부의 보호막(70)은 감광성 레지스트(80)에 의해 외부로 노출되지 않도록 유의한다.
다음, 도 10a 내지 도 10d에서 보는 바와 같이, 남겨진 감광성 레지스트(80) 식각 마스크로 이용하고 건식 식각 방법을 이용하여 보호막(70) 일부를 식각하여 평탄화를 실시하고, 화소 전극(65)의 상부막인 알루미늄 합금막(652)을 제거한 다음, 감광성 레지스트를 제거한다. 이때, 데이터 패드(63)의 알루미늄 합금막(632)도 함께 제거한다.
여기서, 데이터 배선(65)을 단일층으로 형성하였다면, 이후에 발생하는 단차를 고려하여 500~1000Å 두께를 남기도록 한다.
이러한 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에서는 공통 전극(11) 및 화소 전극(65)으로 인하여 발생하는 단차로 인한 액정 배향막의 러빙에 불량을 제거함으로써, 빛샘 현상을 차단할 수 있다.
여기서, 배향을 보다 균일하게 하기 위하여 완전한 평탄화하기 위해서는 다음과 같은 공정을 추가할 수도 있다.
이어, 도 1 내지 도 5에서 보는 바와 같이, 기판(100)의 상부에 완전한 평탄화를 위하여 질화규소나 유기 절연막과 같은 투명한 평탄화 절연막(90)을 형성하고, 다섯 번째 마스크를 이용하여 패터닝하여 보호막(70) 및 게이트 절연막(30)과 함께 게이트 패드(220) 및 데이터 패드(630)를 노출시키는 접촉 구멍(92, 93)을 평탄화 절연막(90)에 형성한다.
이러한 본 발명에 따른 제조 방법에서는 5매 마스크를 이용하므로 제조 공정을 단순화하여 제조 비용을 줄일 수 있으며, 평탄화막을 추가함으로써 화질을 더욱 향상시킬 수 있다.
또한, 패드의 신뢰성을 향상시키기 위하여 기판(100)의 상부에 투명한 도전 물질인 ITO를 적층하고 여섯 번째 마스크를 사용하여 패터닝하여 게이트 패드용 ITO 전극(200) 및 데이터 패드용 ITO 전극(300)을 형성한다.
이때, 도면에는 접촉 구멍(92, 93)과 보호막(70) 또는 게이트 절연막(30)에 형성되어 있는 접촉 구멍이 동일하게 도시되어 있지만 접촉 구멍(92, 93)이 보호막(70) 또는 게이트 절연막(30)에 형성되어 있는 접촉 구멍보다 작게 형성하는 것이 바람직하다 .
여기서, 제조 공정시 발생하는 정전기로부터 박막 트랜지스터의 손상 및 배선의 단선을 방지하기 위해서는 ITO를 이용하여 게이트 패드용 ITO 전극(200) 및 데이터 패드용 ITO 전극(300)을 서로 연결하는 정전기 방지용 ITO 배선을 형성하여 게이트선(20) 및 데이터선(60)을 전기적으로 연결하는 것이 바람직하다.
이후, 기판의 표면에 배향막을 형성하고 액정 물질의 방향성을 주기 위한 러빙 등의 공정을 거치고 최종적으로 정전기 방지용 ITO 패턴을 게이트선 및 데이터선으로부터 분리하여 제거한다.
본 발명의 실시예에서와 같이, 5매의 마스크를 이용하여 수평 전계 구동 방식의 액정 표시 장치를 형성함으로써 액정 표시 장치의 빛샘 현상을 제거하고, 정전기로부터 박막 트랜지스터를 효과적으로 보호하며, 공정을 단순화할 수 있다. 또한 패드부에 구동 드라이버를 실장할 때의 접촉력을 강화하여 실장 신뢰성을 향상시킬 수 있다.

Claims (15)

  1. 기판 위에 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선과 공통 배선을 형성하는 단계,
    상기 게이트 배선과 공통 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층 및 저항 접촉층을 형성하는 단계,
    상기 저항 접촉층 위에 소스 및 드레인 전극 및 상기 게이트 절연막 위에 데이터선, 데이터 패드를 포함하는 데이터 배선과 화소 전극을 형성하는 단계,
    상기 화소 전극 및 상기 데이터 배선 위에 보호막을 증착하는 단계,
    상기 보호막의 상부에 감광성 레지스트를 도포하는 단계,
    상기 감광성 레지스트에 상기 공통 전극 및 상기 화소 전극에 의해 돌출되어 있는 돌출부에 개구부를 형성하는 단계,
    상기 감광성 레지스트를 식각 마스크로 이용하여 상기 돌출부의 상기 보호막을 식각하는 단계를 포함하는 액정 표시 장치용 기판 제조 방법.
  2. 제1항에서,
    상기 게이트 배선과 공통 배선은 크롬, 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금의 단일막 또는 이들의 이중막으로 형성하는 액정 표시 장치용 기판 제조 방법.
  3. 제1항에서,
    상기 보호막을 식각하는 단계 이후, 상기 화소 전극의 상부를 식각하는 단계를 더 포함하는 액정 표시 장치용 기판 제조 방법.
  4. 제1항에서,
    상기 데이터 배선 및 상기 화소 전극은 이중의 도전막으로 형성하는 액정 표시 장치용 기판 제조 방법.
  5. 제4항에서,
    상기 보호막을 식각하는 단계 이후, 상기 화소 전극의 상부 도전막을 식각하는 단계를 더 포함하는 액정 표시 장치용 기판 제조 방법.
  6. 제3항 또는 제5항에서,
    상기 화소 전극의 두께는 500~1000Å 범위로 형성하는 액정 표시 장치용 기판 제조 방법.
  7. 제6항에서,
    상기 화소 전극을 식각하는 단계이후, 평탄화 절연막을 형성하는 단계를 더 포함하며,
    상기 게이트 절연막과 상기 보호막과 함께 상기 평탄화 절연막을 패터닝하여상기 게이트 패드 및 상기 데이터 패드를 노출시키는 접촉 구멍을 형성하는 단계를 더 포함하는 액정 표시 장치용 기판 제조 방법.
  8. 제7항에서,
    상기 접촉 구멍을 형성하는 단계이후, 상기 접촉 구멍을 통하여 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 게이트 패드용 ITO 전극과 데이터 패드용 ITO 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 기판 제조 방법.
  9. 투명 기판 위에 서로 평행하게 형성되어 있는 다수의 게이트선,
    상기 게이트선과 절연되어 교차하는 다수의 데이터선,
    상기 게이트선과 데이터선의 교차로 정의되며, 공통 전극과 화소 전극이 일정 간격을 두고 마주보고 형성되어 있는 화소 영역,
    상기 게이트선, 데이터선, 화소 전극에 게이트 전극, 소스 전극, 드레인 전극이 각각 연결되어 있는 박막 트랜지스터,
    상기 화소 전극 및 공통 전극의 상부에 형성되어 있는 개구부를 갖는 절연막을 포함하는 액정 표시 장치.
  10. 제9항에서,
    상기 공통 전극 및 상기 화소 전극 및 상기 절연막을 덮는 평탄화 절연막을 더 포함하는 액정 표시 장치.
  11. 제10항에서,
    상기 게이트선과 연결되어 있는 게이트 패드 및 상기 데이터선과 연결되어 있는 데이터 패드를 더 포함하며,
    상기 절연막 및 상기 평탄화 절연막에는 상기 게이트 패드와 상기 데이터 패드를 노출시키는 접촉 구멍이 각각 형성되어 있는 액정 표시 장치.
  12. 제11항에서,
    상기 데이터 패드와 상기 게이트 패드와 상기 접촉 구멍을 통하여 각각 연결되어 있는 데이터 패드용 ITO 전극 및 게이트 패드용 ITO 전극을 더 포함하는 액정 표시 장치.
  13. 제12항에서,
    상기 데이터선, 상기 소스 및 드레인 전극은 이중의 도전막으로 이루어진 액정 표시 장치.
  14. 제13항에서,
    상기 화소 전극은 상기 이중의 도전막 중 하부 도전막으로 형성되어 있는 액정 표시 장치.
  15. 제14항에서,
    상기 접촉 구멍에 노출되어 있는 상기 데이터 패드는 상기 하부 도전막으로 이루어진 액정 표시 장치.
KR1019980034015A 1998-08-21 1998-08-21 액정 표시 장치 및 그 제조 방법 KR100552297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034015A KR100552297B1 (ko) 1998-08-21 1998-08-21 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034015A KR100552297B1 (ko) 1998-08-21 1998-08-21 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20000014539A true KR20000014539A (ko) 2000-03-15
KR100552297B1 KR100552297B1 (ko) 2006-06-14

Family

ID=19547896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034015A KR100552297B1 (ko) 1998-08-21 1998-08-21 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100552297B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065812A (ko) * 2002-02-01 2003-08-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 적층형 금속배선 형성방법
KR100404329B1 (ko) * 2001-07-27 2003-11-03 엘지.필립스 엘시디 주식회사 액정 표시장치의 데이터 패드부 및 그 형성방법
KR100418645B1 (ko) * 2000-04-28 2004-02-11 가시오게산키 가부시키가이샤 박막트랜지스터패널의 제조방법
KR100695301B1 (ko) * 2000-07-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100783606B1 (ko) * 2002-02-04 2007-12-07 삼성전자주식회사 액정표시장치
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59139648A (ja) * 1983-01-31 1984-08-10 Fujitsu Ltd 半導体装置の製造方法
JPH07152049A (ja) * 1993-11-29 1995-06-16 Sharp Corp 液晶表示装置およびその製造方法
JPH09258242A (ja) * 1996-03-18 1997-10-03 Sharp Corp 液晶表示素子
JP3233076B2 (ja) * 1997-08-28 2001-11-26 株式会社日立製作所 アクティブマトリクス液晶表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418645B1 (ko) * 2000-04-28 2004-02-11 가시오게산키 가부시키가이샤 박막트랜지스터패널의 제조방법
KR100695301B1 (ko) * 2000-07-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100404329B1 (ko) * 2001-07-27 2003-11-03 엘지.필립스 엘시디 주식회사 액정 표시장치의 데이터 패드부 및 그 형성방법
KR20030065812A (ko) * 2002-02-01 2003-08-09 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 적층형 금속배선 형성방법
KR100783606B1 (ko) * 2002-02-04 2007-12-07 삼성전자주식회사 액정표시장치
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US8144296B2 (en) 2003-06-24 2012-03-27 Lg Display Co., Ltd. Method of fabricating array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns
US8259272B2 (en) 2003-06-24 2012-09-04 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US8373834B2 (en) 2003-06-24 2013-02-12 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US8614780B2 (en) 2003-06-24 2013-12-24 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same

Also Published As

Publication number Publication date
KR100552297B1 (ko) 2006-06-14

Similar Documents

Publication Publication Date Title
JP3734891B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US7888677B2 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
US6215541B1 (en) Liquid crystal displays and manufacturing methods thereof
US6444484B1 (en) Wiring structure of thin film transistor array and method of manufacturing the same
US5990998A (en) Active matrix liquid crystal display and related method
JP4131297B2 (ja) 液晶表示装置の製造方法
KR100650401B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100552297B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100288771B1 (ko) 평면구동방식의액정표시장치
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100552298B1 (ko) 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100646787B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR20000060801A (ko) 액정 표시 장치 및 그 제조 방법
KR100277501B1 (ko) 액정표시장치및그제조방법
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100915351B1 (ko) 박막 트랜지스터 표시판
KR20020043860A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100315913B1 (ko) 액정표시장치및그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee