KR101054819B1 - 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR101054819B1
KR101054819B1 KR1020030041166A KR20030041166A KR101054819B1 KR 101054819 B1 KR101054819 B1 KR 101054819B1 KR 1020030041166 A KR1020030041166 A KR 1020030041166A KR 20030041166 A KR20030041166 A KR 20030041166A KR 101054819 B1 KR101054819 B1 KR 101054819B1
Authority
KR
South Korea
Prior art keywords
layer
gate
electrode
delete delete
substrate
Prior art date
Application number
KR1020030041166A
Other languages
English (en)
Other versions
KR20050000686A (ko
Inventor
권오남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030041166A priority Critical patent/KR101054819B1/ko
Priority to US10/874,185 priority patent/US7589814B2/en
Publication of KR20050000686A publication Critical patent/KR20050000686A/ko
Priority to US12/461,005 priority patent/US8144296B2/en
Application granted granted Critical
Publication of KR101054819B1 publication Critical patent/KR101054819B1/ko
Priority to US13/397,430 priority patent/US8259272B2/en
Priority to US13/566,361 priority patent/US8373834B2/en
Priority to US13/746,927 priority patent/US8614780B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

본 발명은 횡전계 방식 액정표시장치에 관한 것으로 특히, 저 저항배선을 사용한 대면적 고정세(高精細)횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
본 발명을 요약하면, 어레이배선을 저 저항 금속인 구리(Cu)와 티타늄(Ti)의 이중금속층으로 형성하고, 이러한 어레이배선을 포함한 횡전계 방식 액정표시장치용 어레이기판을 5마스크, 4마스크, 3마스크, 2마스크로 각각 제작하는 방법을 제안한다.
이와 같이 구리를 포함한 어레이 배선 제조방법으로 고화질의 고정세(高精細)횡전계방식 액정표시장치를 제작할 수 있는 동시에, 공정을 단순할 수 있어 공정수율 및 비용절감에 의한 제품의 경쟁력을 향상할 수 있는 효과가 있다.

Description

횡전계 방식 액정표시장치용 어레이기판과 그 제조방법{An array substrate for In-Plane switching mode LCD and the method for fabricating the same}
도 1은 종래의 횡전계방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이고,
도 2a 내지 도 2d와 도 3a 내지 도 3d와 도 4a 내지 도 4d와 도 5a 내지 도 5d는 도 1의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ와 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단하여, 종래의 공정 순서에 따라 도시한 공정 단면도이고,
도 6a 내지 도 6f와 도 7a 내지 도 7f와 도 8a 내지 도 8f와 도 9a 내지 도 9f는 본 발명 따른 횡전계방식 액정표시장치용 어레이기판의 제조공정을 본 발명의 제 1 실시예에 따른 공정순서에 따라 도시한 공정 단면도이다.
도 10은 본 발명의 제 2 실시예에 따른 횡전계 방식액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고,
도 11a 내지 도 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e는 도 10의 Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단하여 본 발명의 제 2 실시예에 따른 공정순서에 따라 도시한 공정 단면도이고,
도 15는 본 발명의 제 3 실시예에 따른 횡전계 방식액정표시장치용 어레이기 판의 일부를 확대한 확대 평면도이고,
도 16a 내지 도 16h와 도 17a내지 도 17h와 도 18a내지 18h와 도 19a 내지 도 19h는 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조공정을 공정 순서에 따라 도시한 공정 단면도이고,
도 20과 도 21은 본 발명의 제 4 실시예에 따른 횡전계 방식 액정패널을 도시한 평면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 기판 110 : 게이트 패드 전극
116 : 게이트 절연막 136 : 보호막
142 : 게이트 패드 단자 전극
본 발명은 액정 표시장치에 관한 것으로 특히, 저 저항 금속으로 어레이배선을 형성한 대면적 고정세(高精細) 횡전계 방식(In-Plane Switching mode)액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 빛의 편광상태를 변화시켜 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 이 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.
이하, 도면을 참조하여 종래의 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 대해 설명한다.
도 1은 종래의 횡전계 방식 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 종래의 횡전계 방식 액정표시장치용 어레이기판(10)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(14)과 공통 배선(18)과, 상기 두 배선과 교차하며 특히 게이트 배선(14)과는 화소영역(P)을 정의하는 데이터 배선(30)이 구성된다.
상기 게이트 배선(14)의 일 끝단에는 게이트 패드 전극(16)이 구성되고, 상기 데이터 배선(30)의 일 끝단에는 데이터 패드 전극(40)이 구성된다.
상기 게이트 배선(14)과 데이터 배선(30)의 교차지점에는, 상기 게이트 배선(14)에서 연장된 게이트 전극(12)과, 상기 게이트 전극(12)의 상부에 구성된 액티브층(26)과 소스 전극(32)및 드레인 전극(34)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스 전극(32)은 상기 데이터 배선(30)과 연결된다.
상기 화소 영역(P)에는 상기 드레인 전극(34)과 연결되면서 수직하게 구성된 다수의 화소 전극(38)과, 상기 화소 전극(38)과 평행하게 구성되고 상기 공통 배선(18)에서 수직하게 연결된 다수의 공통 전극(20)이 구성된다.
상기 게이트 패드 전극(16)과 데이터 패드 전극(40)은 각각 투명한 게이트 패드 단자 전극(48)과 데이터 패드 단자 전극(50)과 접촉하여 구성된다.
전술한 구성에서, 상기 소스 및 드레인 전극(32,34)과 데이터 배선(30)은 일반적으로 몰리브덴(Mo) 또는 크롬(Cr)을 사용하여 단일층으로 형성한다.
그러나, 상기와 같이 현재 사용되고 있는 소스-드레인 금속은 저항이 크기 때문에 대면적 고정세(高精細) 액정패널을 제작하는데 부적합하다.
이하, 도 2a 내지 도 2d를 참조하여, 종래에 따른 어레이기판의 제조공정을 설명한다.
도 2a 내지 도 2d와 도 3a 내지 도 3d와 도 4a 내지 도 4d와 도 5a 내지 도 5d는 도 1의 Ⅱ-Ⅱ와 Ⅲ-Ⅲ와 Ⅳ-Ⅳ와 Ⅴ-Ⅴ를 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이다.
도 2a와 도 3a와 도 4a에 도시한 바와 같이, 기판(10)상에 알루미늄(Al), 알루미늄 합금을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하여 제 1 마스크 공정으로, 게이트 전극(12)을 포함하는 게이트배선(14)과 상기 게이트 배선(14)의 끝단에는 게이트 패드 전극(16)과, 상기 게이트배선(14)과 소정간격 평행하게 이격된 공통 배선(18)을 형성한다.
동시에, 상기 공통 배선(18)과 수직하게 연장된 다수의 막대형상의 공통전극(20)을 구성한다.
전술한 구성에서, 상기 게이트 전극(12)과 게이트 배선(14)과 게이트 패드 전극(16)은 일반적으로 이중 금속층으로 형성한다.
보통 상기 게이트 전극(12)과 게이트 배선(14)등을 이중 금속층으로 형성하는 경우는 알루미늄(Al)을 사용하는 경우이다. 즉, 제 1 층을 알루미늄 층으로 하고 제 2 층을 몰리브덴(Mo)또는 크롬(Cr)을 사용하여 형성한다.
왜냐하면, 상기 알루미늄은 화학적 물리적으로 약하기 때문에 식각용액에 의해 쉽게 부식되어 핀홀(pin hole) 또는 힐락(hill lock)과 같은 불량이 발생하게 된다.
이러한 문제를 해결하기 위해, 화학적 물리적으로 상기 알루미늄(Al)보다 강한 상기 크롬(Cr)과 몰리브덴(Mo)과 같은 금속을 사용할 필요가 있다.
다음으로, 상기 게이트배선(14)과 공통 배선(18) 등이 포함된 기판(10)의 전면에 질화 실리콘(SiNx)으로 게이트 절연막(24)을 형성한다.
도 2b와 도 3b와 도 4b와 도 5b에 도시한 바와 같이, 상기 게이트 절연막(24) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 동시에 패턴하여, 상기 게이트 전극(12) 상부의 게이트 절연막(24)상에 액티브층(26)과 오믹 콘택층(28)을 형성한다.
도 2c와 도 3c와 도 4c와 도 5c에 도시한 바와 같이, 상기 오믹 콘택층(28)이 형성된 기판(10)의 전면에 크롬(Cr) 또는 몰리브덴(Mo)중 선택된 하나를 증착하고 제 3 마스크 공정으로 패턴하여, 상기 게이트 배선(14)과 공통 배선(18)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(30)과, 상기 데이터 배선(30)에서 돌출 형성되고 상기 오믹 콘택층(28)과 접촉하는 소스 전극(32)과 이와는 소정간격 이격된 드레인 전극(34)을 형성한다.
동시에, 상기 드레인 전극(34)과 연결되고, 상기 화소 영역에 위치하고 상기 공통 전극(20)과 서로 평행하게 이격된 다수의 막대형상의 화소 전극(38)을 형성한다.
상기 데이터 배선(30)의 일 끝단에는 데이터 패드 전극(40)을 형성한다.
다음으로, 상기 소스 및 드레인 전극(32,34)등이 형성된 기판(10)의 전면에 질화 실리콘(SiNx)을 증착하여 보호막(42)을 형성한다.
상기 보호막(42)을 제 4 마스크공정으로 패턴하여, 상기 게이트 패드전극(16)의 일부를 노출하는 게이트 패드 콘택홀(44)과, 상기 데이터 패드 전극(40)의 일부를 노출하는 데이터 패드 콘택홀(46)을 형성한다.
다음으로 도 2d와 도 3d와 도 4d와 도 5d에 도시한 바와 같이, 상기 보호막(42)의 상부에 인듐-틴-옥사이드(ITO)의 투명 도전성 금속 그룹 중 선택된 하나를 증착하고 제 5 마스크공정으로 패턴하여, 상기 게이트 패드 전극(16)과 접촉하는 게이트 패드 단자 전극(48)과, 상기 데이터 패드 전극(40)과 접촉하는 데이터 패드 단자 전극(50)을 형성한다.
전술한 바와 같은 공정으로 종래에 따른 액정표시장치용 어레이기판을 제작할 수 있다.
그러나, 전술한 바와 같은 공정으로 제작된 어레이기판은 소스 및 드레인 전극과 데이터 배선이 저 저항 배선으로 형성되지 않았기 때문에 대면적 고정세(高精細) 액정패널로 제작하기에는 부적합하다.
따라서, 본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 상기 게이트 배선 및 게이트 패드 전극과, 데이터 배선 및 데이터 패드 전극을 구리(Cu)와 티타늄(Ti)의 이중 금속층으로 형성하여, 어레이 배선 및 패드 전극의 저항을 낮추 어 신호 지연을 최소화하는 것을 목적으로 한다.
또한, 전술한 이중 금속층의 어레이배선이 포함된 횡전계 방식 액정표시장치용 어레이기판을 제작하기 위한 공정을 단순화하여 비용 및 공정수율을 개선하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 배리어층과 저저항 금속층이 순차 적층된 게이트 전극과 게이트 배선과, 게이트 배선의 일 끝단에 구성된 게이트 패드 전극과; 상기 게이트 배선과 소정간격 이격 되어 일 방향으로 구성된 다수의 공통 배선과; 상기 게이트 배선과 교차하여 화소영역을 정의하고, 배리어층과 저저항 금속층이 순차 적층된 데이터 배선과, 데이터 배선의 일 끝단에 구성된 데이터 패드 전극과; 상기 공통 배선에서 화소 영역으로 연장 형성된 공통전극과; 상기 게이트 배선과 데이터 배선의 교차지점에 반도체층과, 배리어 층과 저저항 금속층이 순차 적층된 게이트 전극과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 공통 전극과 평행하게 엇갈려 구성된 화소 전극을 포함한다.
상기 공통 전극과 화소 전극은 배리어층과 저저항 금속층이 순차 적층된 이중 금속층으로 구성된다.
상기 게이트 패드 전극과 데이터 패드 전극은 상기 배리어층 만으로 구성되며, 상기 배리어층은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W)으로 구성된 금속그룹 중 선택된 하나로 구성된다.
상기 저저항 금속층은 구리(Cu), 은(Ag), 백금(Pt), 금으로 구성된 금속그룹 중 선택된 하나로 구성된다.
상기 게이트 패드 전극과 접촉하는 투명한 게이트 패드 전극 단자와, 상기 데이터 패드 전극과 접촉하는 투명한 데이터 패드 전극 단자가 더욱 구성된다.
상기 배리어층은 100Å~200Å 또는 1000Å의 두께로 증착된 티타늄층이고, 상기 저저항 금속층은 1500Å~2000Å의 두께로 증착된다.
본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 배리어층과 저저항 금속층이 순차 적층된 게이트 전극과, 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극과 게이트 배선 및 게이트 패드 전극과, 공통전극이 형성된 기판의 전면에 게이트 절연막을 사이에 두고 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와; 상기 오믹 콘택층과 접촉하고, 배리어층과 저저항 금속층이 순차 적층된 소스 전극과 드레인 전극과, 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 드레인 전극과 연결되고 상기 공통 전극과 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극과, 화소 전극이 형성된 기판의 전면에 보호막을 형성하고 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 제 4 마스크 공정 단계와; 상기 게이트 패드 전극과 접촉하는 투명한 게이트 패드 단자 전극과, 상기 데이터 패드 전극과 접촉하는 투 명한 데이터 패드 단자 전극을 형성하는 제 5 마스크 공정 단계를 포함한다.
상기 게이트 패드 전극과 데이터 패드 전극을 구성하는 상부 저저항 금속층을 제거하는 단계를 더욱 포함하는 것을 특징으로 한다.
상기 배리어층은 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W)으로 구성된 금속그룹 중 선택된 하나로 형성되며, 상기 저 저항 금속층은 구리(Cu), 은(Ag), 백금(Pt), 금으로 구성된 금속그룹 중 선택된 하나로 형성된다.
상기 배리어층은 100Å~200Å 또는 1000Å의 두께로 증착된 티타늄층이고, 상기 저저항 금속층은 1500Å~2000Å의 두께로 증착된 구리층인 것을 특징으로 한다.
상기 티타늄층과 구리층은 과산화 수소(H2O2)+식각 에이전트(SO4계,COOH계,PO 4계 용액)+HF계 용액+첨가제로 구성된 식각용액으로 일괄 식각하여 형성할 수 있다.
본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치용 어레이 기판 제조방법은 기판 상에 배리어층과 저저항 금속층이 순차 적층된 게이트 전극과, 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극과 게이트 배선 및 게이트 패드 전극과, 공통전극이 형성된 기판의 전면에 게이트 절연막을 사이에 두고 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와; 상기 오믹 콘택층과 접촉하고, 배리어층과 저저항 금속층이 순차 적층된 소스 전극과 드레인 전극과, 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 드레인 전극과 연결되 고 상기 공통 전극과 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극과, 화소 전극이 형성된 기판의 전면에 보호막을 형성하고 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 제 4 마스크 공정 단계를 포함한다,
본 발명의 제 3 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 배리어층과 저저항 금속층이 순차 적층된 게이트 전극과, 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극과, 게이트 배선 및 게이트 패드 전극과 공통 전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층과, 배리어 층과 저저항 금속층을 순차 적층하는 단계와; 상기 적층된 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층과 배리어층과 저저항 금속층을 패턴하여, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층과, 반도체층 상부에 배리어층과 저저항 금속층으로 구성된 소스 전극과 드레인 전극과, 소스 전극과 연결되고 일끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 상기 드레인 전극과 접촉하고 상기 공통 전극과 평행하게 이격된 화소 전극을 형성하는 제 2 마스크 공정 단계와; 상기 소스 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극과, 화소전극이 형성된 기판의 전면에 보호막을 형성한 후 패턴하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 제 3 마스크 공정단계를 포함한다.
본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치 제조방법은 제 1 기 판과, 제 2 기판을 준비하는 단계와; 상기 제 1 기판 상에 배리어층과 저저항 금속층이 순차 적층된 게이트 전극과, 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과, 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극과 게이트 배선 및 게이트 패드 전극과, 공통전극이 형성된 기판의 전면에 게이트 절연막을 사이에 두고 액티브층과 오믹 콘택층을 형성하는 제 2 마스크 공정 단계와; 상기 오믹 콘택층과 접촉하고, 배리어층과 저저항 금속층이 순차 적층된 소스 전극과 드레인 전극과, 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 드레인 전극과 연결되고 상기 공통 전극과 평행하게 이격된 화소 전극을 형성하는 제 3 마스크 공정 단계와; 상기 소스 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극과, 화소 전극이 형성된 기판의 전면에 보호막을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 합착하고, 상기 제 1 기판의 게이트 패드 전극과 데이터 패드 전극에 대응하는 부분의 제 1 기판을 제거하는 단계와; 상기 게이트 패드 전극과 데이터 패드 전극 상부의 보호막을 제거하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계를 포함한다.
본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치 제조방법은 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 2 기판 상에 티타늄층과 구리층의 이중층 구조를 갖는 게이트 전극과 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과 공통배선 및 다수의 공통 전극을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 전극과, 게이트 배선 및 게이트 패드 전극과 공통배선 및 공통 전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층과, 티타늄층과 구리층을 순차 적층하는 단계와; 상기 적층된 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층과 티타늄층과 구리층을 패턴하여, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층과, 반도체층 상부에 티타늄층과 구리층의 이중층으로 구성된 소스 전극과 드레인 전극과 상기 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하는 데이터 배선과 상기 드레인 전극과 접촉하고 상기 다수의 공통 전극과 엇갈려 평행하게 이격된 다수의 화소 전극을 형성하는 제 2 마스크 공정 단계와; 상기 소스 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극과, 다수의 화소전극이 형성된 기판의 전면에 유기절연물질로 이루어진 보호막을 형성하는 단계와; 상기 제 1 기판과 제 2 기판을 합착하고, 상기 제 1 기판의 게이트 패드 전극과 데이터 패드 전극에 대응하는 부분의 제 1 기판을 제거하는 단계와; 상기 게이트 패드 전극과 데이터 패드 전극 상부의 보호막을 건식식각을 통해 제거하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계와; 상기 보호층 외부로 노출된 상기 게이트 및 데이터 패드전극을 과산화수소(H2O2)와 아세트산(CH3COOH)을 포함하는 혼합용액을 이용하여 식각함으로써 티타늄의 단일층 구조를 이루도록 하는 단계를 포함하며, 상기 티타늄층과 구리층은 과산화 수소(H2O2)와 식각 에이전트(SO4계,COOH계,PO4계 용액)와 HF계 용액과 첨가제로 구성된 식각용액으로 일괄식각하여 패터닝하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 제 1 실시예 --
본 발명의 제 1 실시예의 특징은 어레이 배선과, 박막트랜지스터의 전극을 구리((Cu)와 티타늄(Ti)의 이중 금속층으로 형성하고, 이러한 구성을 포함하는 어레이기판을 5마스크 공정으로 제작하는 것을 특징으로 한다.(평면 구성은 종래의 구성을 참조하여 설명한다.)
이하, 공정 단면도를 참조하여, 본 발명에 따른 횡전계 방식 액정표시치용 어레이기판의 제조방법을 설명한다.
이하, 도 6a 내지 6e와 도 7a 내지 도 7e와 도 8a 내지 도 8e와 도 9a 내지 도 9e를 참조하여, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 6a 내지 6d와 도 7a 내지 도 7d와 도 8a 내지 도 8d와 도 9a 내지 도 9d는 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ,Ⅳ-Ⅳ,Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 제 1 실시예에 따른 공정순서로 도시한 공정 단면도이다.(종래의 평면도를 참조하여 설명하며 이때, 절단선 Ⅱ-Ⅱ는 박막트랜지스터의 단면을 나타내고, 절단선 Ⅲ-Ⅲ은 화소영역의 단면을 나타내고, 절단선 Ⅳ-Ⅳ는 게이트 패드부의 단면을 나타내고, 절단선Ⅴ-Ⅴ은 데이터 패드부의 단면을 나타낸다.)
도 6a와 도 7a와 도8a에 도 9a에 도시한 바와 같이, 기판(100) 상에 티타늄(Ti)과 구리를(Cu) 순차 적층하여, 티타늄층(102)과 구리층(104)을 형성한다.
이때, 상기 티타늄층은 100Å~150Å또는 1000Å의 두께로 증착하고, 상기 구리층은 1500Å∼2000Å의 두께로 증착한다.
상기 티타늄층(102)은 배리어층(barrier layer)으로서, 기판(100)과 상기 구리층 (104)사이에 밀착성이 좋지 않기 때문에 이를 보완하기 위한 기능을 한다.
도 6b와 도 7b와 도8b에 도 9b는 제 1 마스크 공정 단계로, 상기 티타늄층과 구리층을 제 1 마스크 공정으로 패턴하여, 게이트 전극(106)과 이에 연결되고 일 끝단에 게이트 패드 전극(110)을 포함하는 게이트 배선(108)을 형성한다.
동시에, 상기 게이트 배선(108)과 평행하게 이격된 공통 배선(112)과, 공통 배선(112)에서 수직하게 연장된 다수의 공통전극(114)을 형성한다.
상기 티타늄층과 구리층은 과산화 수소(H02)와 식각 에이전트 성분인 SO4계 COOH계, PO4 계중 선택된 하나와, 불소(HF)계 용액중 선택된 하나와 식각 프로파일(etch profile)을 위한 첨가제를 포함하는 식각 용액으로 일괄 식각할 수 있다.
다음으로, 게이트 전극(106)과 상기 게이트 배선(108) 및 게이트 패드 전극(110)과, 공통 전극(114) 및 공통 배선(112)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(116)을 형성한다.
도 6c와 도 7c와 도8c에 도 9c는 제 2 마스크 공정 단계로, 상기 게이트 절연막(118) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(106) 상부의 게이트 절연막(116)상에 액티브층(118)과 오믹 콘택층(120)을 형성한다.
연속하여, 상기 액티브층(118)과 오믹 콘택층(120)이 형성된 기판(100)의 전면에 티타늄(Ti)과 구리(Cu)를 순차 증착하여, 적층된 티타늄층(122)과 구리층(124)을 형성한다.
도 도 6d와 7d와 도 8d와 도 9d는 제 3 마스크 공정 단계로, 상기 티타늄층과 구리층을 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(120)과 접촉하는 소스 전극(126)과, 소스 전극(126)과는 소정간격 이격된 드레인 전극(128)과, 드레인 전극(126)과 연결되고 일 끝단에 데이터 패드 전극(132)을 포함하는 데이터 배선(130)을 형성한다.
상기 소스 및 드레인 전극(126,128)과 데이터 배선(130)을 형성하는 공정에서, 상기 드레인 전극(128)과 연결되고, 상기 공통 전극(114)과는 평행하게 이격된 다수의 화소 전극(134)을 형성한다.
전술한 구성에서, 상기 소스 및 드레인 전극(126,128)의 티타늄층(T.L)은 상부의 구리층(C.L)과 하부의 실리콘 성분인 오믹 콘택층(120)이 직접 접촉하는 것을 방지하기 위한 역할을 하게 된다.
만약, 상기 구리층(C.L)과 상기 오믹 콘택층(120)이 접촉하게 되면, 오믹 콘택층의 실리콘(Si)성분과 구리(Cu)성분이 반응하여 구리층(C.L)과 오믹 콘택층(120)의 계면에 절연층이 형성될 수 있으며 이는 소자의 동작특성을 저하하게 된다. 따라서, 상기 티타늄층(T.L)은 이러한 현상을 방지하기 위한 것이다.
다음으로, 상기 소스 및 드레인 전극(126,128)과, 데이터 배선(130) 및 데이터 패드 전극(132)과 화소 전극(134)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(136)을 형성한다.
도 8e와 도 9e와 도 10e는 제 4 마스크 공정 단계로, 상기 보호막(136)을 제 4 마스크 공정으로 패턴하여, 상기 게이트 패드 전극(110)을 노출하는 게이트 패드 콘택홀(138)과, 상기 데이터 패드 전극(132)을 노출하는 데이터 패드 콘택홀(140) 을 형성한다.
다음으로, 상기 게이트 패드 전극 및 데이터 패드 전극(120,132)의 구리층(C.L)을 노출하는 공정을 진행한다.
전술한 바와 같이, 구리층(C.L)을 노출하는 이유는, 상기 보호막(136)을 건식식각 하는 공정 중 상기 보호막(132)과 플라즈마와의 반응에 의해 유기 절연물질 내 수분이 휘발됨에 따라 상기 구리층 상에 유기물 잔사가 남게 되며, 이러한 유기물 잔사는 세정 공정 중에 제거가 잘 되지 않는다. 따라서, 유기물 잔사로 인해 게이트 패드 전극(110)과 데이터 패드 전극(132)의 저항이 높아지는 문제가 발생한다.
또한, 이후 형성하는 게이트 패드 단자 전극과 데이터 패드 단자 전극의 접촉 불량을 유발하게 된다.
이러한 문제를 해결하기 위해, 상기 구리층(C.L)을 제거하는 것이며, 구리층(C.L)은 과산화수소(H202)와 아세트산(CH3COOH)등의 혼합용액을 이용하여 습식식각 하게 된다. 이때, 유기물 잔사가 에천트 용액 상에 부유하게 되므로 습식 공정 중 제거되는 결과를 얻을 수 있다.
다음으로, 도 6f와 도 7f와 도 8f와 도 9f는 제 5 마스크 공정 단계로, 상기 보호막이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속물질 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 게이트 패드 전극(110)의 티타늄층(T.L)과 접촉하는 게이트 패드 단자 전극(142)과, 상기 데이터 패드 전극의 티타늄층(T.L)과 접촉하는 데이터 패드 단자 전극(144)을 형성한다.
전술한 바와 같은 공정을 통해 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 제 2 실시예를 통해 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판을 4 마스크 공정으로 제작하는 방법을 제안한다.
-- 제 2 실시예 --
본 발명의 제 2 실시예의 특징은 박막트랜지스터의 전극과 어레이 배선을 구리((Cu)와 티타늄(Ti)의 이중 금속층으로 형성하고, 이러한 구성을 포함하는 어레이기판을 4마스크 공정으로 제작하는 것을 특징으로 한다.
도 10은 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 종래의 횡전계 방식 액정표시장치용 어레이기판(200)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(208)과 공통 배선(212)과, 상기 두 배선(208,212)과 교차하며 특히 게이트 배선(208)과는 화소영역(P)을 정의하는 데이터 배선(230)이 구성된다.
상기 게이트 배선(208)의 일 끝단에는 게이트 패드전극(210)이 구성되고, 상기 데이터 배선(230)의 일 끝단에는 데이터 패드 전극(232)이 구성된다.
상기 게이트 배선(208)과 데이터 배선(230)의 교차지점에는, 상기 게이트 배 선(208)에서 연장된 게이트 전극(206)과, 상기 게이트 전극(206)의 상부에 구성된 액티브층(218)과 소스 전극(226)및 드레인 전극(228)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스 전극(226)은 상기 데이터 배선(230)과 연결된다.
상기 화소 영역(P)에는 상기 드레인 전극(228)과 연결된 막대 형상의 다수의 화소 전극(234)과, 상기 화소 전극(234)과 평행하게 구성되고 상기 공통 배선(212)과 연결된 막대 형상의 다수의 공통 전극(214)이 구성된다.
전술한 구성에서, 특징적인 것은 상기 게이트 전극(206)과 게이트 배선(208)과 소스 및 드레인 전극(226,228)과 데이터 배선(230)을 티타늄(Ti)/구리(Cu)의 이중 금속층으로 형성하는 것이다.
이와 같은 구성은, 상기 어레이 배선의 저항이 현저하게 낮기 때문에 신호 지연 문제를 해결할 수 있으므로 대면적 고정세의 횡전계 방식 액정패널을 제작할 수 있는 장점이 있다.
또한, 전술한 구성에서, 상기 게이트 패드 전극(210)과 데이터 패드 전극(232)을 이루는 이중 금속층 중 상부의 구리층을 제거하고 하부의 티타늄층(T.L)만을 신호 전달 수단으로 사용하는 것을 특징으로 한다.
이하, 도 11a 내지 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e를 참조하여, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 11a 내지 11e와 도 12a 내지 도 12e와 도 13a 내지 도 13e와 도 14a 내지 도 14e는 도 10의 Ⅵ-Ⅵ,Ⅶ-Ⅶ,Ⅷ-Ⅷ,Ⅸ-Ⅸ를 따라 절단하여, 본 발명의 제 2 실시예에 따른 공정순서로 도시한 공정 단면도이다.(절단선 Ⅵ-Ⅵ은 박막트랜지스터의 단면을 나타내고, 절단선 Ⅶ-Ⅶ은 화소영역의 단면을 나타내고, 절단선 Ⅷ-Ⅷ은 게이트 패드부의 단면을 나타내고, 절단선 Ⅸ-Ⅸ는 데이터 패드부의 단면을 나타낸다.)
도 11a와 도 12a와 도 13a에 도 14a에 도시한 바와 같이, 기판(200) 상에 티타늄(Ti)과 구리를(Cu) 순차 적층하여, 티타늄층(202)과 구리층(204)을 형성한다.
이때, 상기 티타늄층(102)은 200Å~150Å또는 1000Å의 두께로 증착하고, 상기 구리층(104)은 1500Å~2000Å의 두께로 증착하여 형성한다.
상기 티타늄층(202)은 배리어층(barrier layer)으로서, 기판(120)과 상기 구리층 (204)사이에 밀착성이 좋지 않기 때문에 이를 보완하기 위한 역할을 한다.
도 11b와 도 12b와 도 13b에 도 14b는 제 1 마스크 공정 단계로, 상기 티타늄층과 구리층을 제 1 마스크 공정으로 패턴하여, 게이트 전극(206)과 이에 연결되고 일 끝단에 게이트 패드 전극(210)을 포함하는 게이트 배선(208)을 형성한다.
동시에, 상기 게이트 배선(208)과 평행하게 이격된 공통 배선(212)과, 공통 배선(212)에서 수직하게 연장된 다수의 공통 전극(214)을 형성한다.
상기 티타늄층과 구리층은 과산화 수소(H02)와 식각 에이전트 성분인 SO4계 COOH계, PO4계중 선택된 하나와, 불소(HF)계 용액중 선택된 하나와 식각 프로파일(etch profile)을 위한 첨가제를 포함하는 식각 용액으로 일괄 식각할 수 있다.
다음으로, 게이트 전극(206)과 상기 게이트 배선 및 게이트 패드 전극(208,210)과, 공통 전극 및 공통 배선(214,212)이 형성된 기판(200)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(216)을 형성한다.
도 11c와 도 12c와 도 13c에 도 14c는 제 2 마스크 공정 단계로, 상기 게이트 절연막(216) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(216) 상부의 게이트 절연막(218)상에 액티브층(218)과 오믹 콘택층(220)을 형성한다.
연속하여, 상기 액티브층(218)과 오믹 콘택층(220)이 형성된 기판(200)의 전면에 티타늄(Ti)과 구리(Cu)를 순차 증착하여, 적층된 티타늄층(222)과 구리층(224)을 형성한다.
도 11d와 도 12d와 도 13d에 도 14d 제 3 마스크 공정 단계로, 상기 티타늄층과 구리층을 제 3 마스크 공정으로 패턴하여, 상기 오믹 콘택층(220)과 접촉하는 소스 전극(226)과, 소스 전극(226)과는 소정간격 이격된 드레인 전극(228)과, 드레인 전극(228)과 연결되고 일 끝단에 데이터 패드 전극(232)을 포함하는 데이터 배선(230)을 형성한다.
상기 소스 및 드레인 전극(226,228)과 데이터 배선(208)을 형성하는 공정에 서, 상기 드레인 전극(228)과 연결되고 상기 공통 전극(114)과 평행하게 이격 되도록 연장된 다수의 화소 전극(234)을 형성한다.
전술한 구성에서, 상기 소스 및 드레인 전극(226,228)의 티타늄층(T.L)은 상부의 구리층(C.L)과 하부의 실리콘 성분인 오믹 콘택층(220)의 직접 접촉하는 것을 방지하기 위한 역할을 하게 된다.
만약, 상기 구리층(C.L)과 상기 오믹 콘택층(220)이 접촉하게 되면 상기 실리콘(Si)성분과 구리(Cu)성분이 반응하여 구리층(C.L)과 오믹 콘택층(220)의 계면에 절연층이 형성될 수 있으며 이는 소자의 동작특성을 저하하게 된다. 따라서, 상기 티타늄층(T.L)은 이러한 현상을 방지하기 위한 것이다.
다음으로, 상기 소스 및 드레인 전극(226,228)과 데이터 배선(230) 및 데이터 패드 전극(232)과 화소 전극(234)이 형성된 기판(200)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나를 증착하여 보호막(236)을 형성한다.
도 11e와 도 12e와 도 13e에 도 14e는 제 4 마스크 공정 단계로, 상기 보호막을 제 4 마스크 공정으로 패턴하여, 상기 게이트 패드 전극(210)과 데이터 패드 전극(230)을 노출하는 공정을 진행한다.
다음으로, 상기 게이트 패드 전극(210) 및 데이터 패드 전극(232)의 구리층(C.L)을 제거하여 티타늄층(T.L)을 노출하는 공정을 진행한다.
상기 구리층을 노출하는 이유는, 앞서 제 1 실시예에서 설명한 바와 같이, 상기 보호막(236)을 건식식각 하는 공정 중 상기 보호막(236)과 플라즈마와(plasma)의 반응에 의해 유기 절연물질 내 수분이 휘발됨에 따라 상기 구리층 상에 유기물 잔사가 남게 되며, 이러한 유기물 잔사는 세정 공정 중에 제거가 잘 되지 않는다. 따라서, 유기물 잔사는 게이트 패드 전극(210)과 데이터 패드 전극(232)의 저항이 높아지는 문제가 발생한다.
이러한 문제를 해결하기 위해, 상기 구리층을 제거하는 것이며 구리층은 과산화수소(H202)와 아세트산(CH3COOH)등의 혼합용액을 이용하여 습식식각 하게 된다. 이때, 유기물 잔사가 에천트 용액 상에 부유하게 되므로 습식 공정 중 제거되는 결과를 얻을 수 있다.
전술한 4 마스크 공정을 통해 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 제 3 실시예를 통해, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판을 3 마스크 공정으로 제작하는 방법을 제안한다.
-- 제 3 실시예 --
본 발명의 제 3 실시예의 특징은, 구리/티타늄(Cu/Ti) 이중 금속층으로 구성된 어레이배선과 박막트랜지스터를 포함한 횡전계 방식 액정표시장치용 어레이기판을 3마스크 공정으로 제작하는 것을 특징으로 한다.
본 발명의 제 3 실시예의 특징은 어레이 배선과, 어레이 배선의 일 끝단에 구성된 패드전극을 구리((Cu)와 티타늄(Ti)의 이중 금속층으로 형성하고, 이러한 어레이기판을 3마스크 공정으로 제작하는 것을 특징으로 한다.
도 15는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이다.
도시한 바와 같이, 종래의 횡전계 방식 액정표시장치용 어레이기판(300)은 소정간격 이격 되어 평행하게 일 방향으로 구성된 다수의 게이트 배선(308)과 공통 배선(312)과, 상기 두 배선(308,312)과 교차하며 특히 게이트 배선(308)과는 화소영역(P)을 정의하는 데이터 배선(358)을 구성한다.
상기 게이트 배선(308)의 일 끝단에는 게이트 패드전극(310)이 구성되고, 상기 데이터 배선(358)의 일 끝단에는 데이터 패드 전극(310)을 구성한다.
상기 게이트 배선(308)과 데이터 배선(358)의 교차지점에는, 상기 게이트 배선(308)에서 연장된 게이트 전극(306)과, 상기 게이트 전극(306)의 상부에 구성된 액티브층(A.L)과 소스 전극(354)및 드레인 전극(356)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스 전극(354)은 상기 데이터 배선(358)과 연결한다.
상기 화소 영역(P)에는 상기 드레인 전극(356)과 연결되는 화소 전극(362)과, 상기 화소 전극(362)과 평행하게 구성되고 상기 공통 배선(312)과 연결되는 공통 전극(314)을 구성한다.
전술한 구성에서, 특징적인 것은 상기 게이트 배선 및 데이터 배선(308,358)과 박막트랜지스터의 각 전극(306,354,356)을 티타늄(Ti)/구리(Cu)의 이중 금속층으로 형성하는 것이다.
이와 같은 구성은, 상기 어레이 배선의 저항이 현저하게 낮기 때문에 신호 지연과 문제를 해결할 수 있으므로 대면적 고정세의 횡전계 방식 액정패널을 제작할 수 있는 장점이 있다.
또한, 전술한 구성에서, 상기 소스 및 드레인 전극(354,356)과 데이터 배선(358)및 데이터 패드 전극(360)과, 화소 전극(362)과, 액티브층(A.L)을 동시에 형성하는 것을 특징으로 한다.
따라서, 상기 게이트 전극(306) 상부의 액티브층(A.L) 이외에도, 상기 데이터 배선 및 데이터 패드 전극(358,360)과 화소 전극(358)의 하부에도 액티브층과 동일한 물질로 패턴된 반도체층(342,346)이 존재하게 된다.
상기 반도체층(342,346)은 상부의 금속층을 부착특성을 향상하는 역할을 하게 된다.
또한, 상기 게이트 패드 전극(310)과 데이터 패드 전극(360)을 이루는 이중 금속층 중 상부의 구리층을 제거하고 하부의 티타늄층(T.L)만을 신호 전달 수단으로 사용한다.
이하, 도 16a 내지 16h와 도 17a 내지 도 17h와 도 18a 내지 도 18h와 도 19a 내지 도 19h를 참조하여, 본 발명의 제 3 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 16a 내지 16h와 도 17a 내지 도 17h와 도 18a 내지 도 18h와 도 19a 내지 도 19h는 도 15의 A-A,B-B,C-C,D-D를 따라 절단하여, 본 발명의 제 3 실시예에 따른 공정순서로 도시한 공정 단면도이다.(절단선 A-A는 박막트랜지스터의 단면을 나 타내고, 절단선 B-B는 화소영역의 단면을 나타내고, 절단선 C-C는 게이트 패드부의 단면을 나타내고, 절단선 D-D는 데이터 패드부의 단면을 나타낸다.)
도 16a와 도 17a와 도 18a에 도 19a에 도시한 바와 같이, 기판(300)에 다수의 화소 영역(P)과, 화소 영역의 일 측에 스위칭 영역(S)과, 화소영역을 일측을 따라 연장된 데이터 영역(D.L)을 정의한다.
상기 다수의 영역이 정의된 기판의 일면에 티타늄(Ti)과 구리를(Cu) 순차 적층하여, 티타늄층(302)과 구리층(304)을 형성한다.
이때, 상기 티타늄층(302)은 100Å~200Å의 두께로 증착하여 형성하고, 상기 구리층(304)은 1500Å~2000Å의 두께로 증착하여 형성한다.
상기 티타늄층(302)은 배리어층(barrier layer)으로서, 기판(300)과 상기 구리층 (304)사이에 밀착성이 좋지 않기 때문에 이를 보완하기 위한 역할을 한다.
도 16b와 도 17b와 도 18b에 도 19b는 제 1 마스크 공정 단계로, 상기 티타늄층과 구리층을 제 1 마스크 공정으로 패턴하여, 게이트 전극(306)과 이에 연결되고 일 끝단에 게이트 패드 전극(310)을 포함하는 게이트 배선(308)을 형성한다.
동시에, 상기 게이트 배선(308)과 평행하게 이격된 공통 배선(312)과, 공통 배선(312)에서 수직하게 연장된 다수의 공통 전극(314)을 형성한다.
다음으로, 게이트 전극(306)과 상기 게이트 배선 및 게이트 패드 전극(308,310)과, 공통 전극 및 공통 배선(314,312)이 형성된 기판(300)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(316)을 형성한다.
연속하여, 상기 게이트 절연막(316)의 상부에 비정질 실리콘(a-Si:H)을 증착한 비정질 실리콘층(318)과, 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착한 오믹 콘택층(320)과, 티타늄(Ti)을 증착한 티타늄층(322)과, 구리(Cu)를 증착한 구리층(324)을 형성한다.
상기 구리층(324)의 상부에는 포토레지스트(,photo resist)를 도포하여, 포토레지스트층(326)을 형성한다.
이하, 설명은 제 2 마스크 공정 단계를 나타낸 것으로, 상기 포토레지스트층이 형성된 기판의 이격된 상부에는 반사 영역(B1)과 반투과 영역(B2)과 투과 영역(B3)으로 구성된 마스크(M)를 위치시킨다.
연속하여, 상기 마스크(M)의 상부로 빛(미도시)을 조사하여 하부의 포토레지스트층(326)을 부분적으로 노광한다.
상기 노광된 포토레지스트층(326)을 현상하는 공정을 진행하면, 도 16c와 도 17c와 도 18c와 도 19c에 도시한 바와 같이, 상기 마스크(도)의 반사부와 반투과부에 대응하는 상기 스위칭 영역(S)과 데이터 영역(D.L)과 화소 영역(P)에 대응하여 포토레지스트 패턴(328,330,332)이 형성된다.
이때, 상기 스위칭 영역(S)에 대응하여 위치하는 포토레지스트 패턴(328)은, 상기 게이트 전극(306)의 일부에 대응하는 부분이 상기 마스크의 반투과부에 대응하는 부분이며 일부 노광이 진행되고 노광된 부분이 현상되었기 때문에 좀더 낮은 높이로 패턴된다.
다음으로, 도시한 바와 같이, 상기 포토레지스트 패턴(328,330,332)사이로 노출된 구리층(324)과 그 하부의 티타늄층(322)을 습식식각 공정을 통해 일괄 식각하고 연속하여 건식식각 공정을 통해, 하부의 불순물 비정질 실리콘층(320)과 비정질 실리콘층(318)을 제거하는 공정을 진행한다.
이때, 상기 티타늄층과 구리층은 과산화 수소(H02)와 식각 에이전트 성분인 SO4계 COOH계, PO4계중 선택된 하나와, 불소(HF)계 용액중 선택된 하나와 식각 프로파일(etch profile)을 위한 첨가제를 포함하는 식각 용액으로 일괄 식각할 수 있다.
따라서, 도 16d와 도 17d와 도 18d에 도 19d에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 제 1 금속패턴(334)과 그 하부의 제 1 반도체층(342)과, 제 1 금속 패턴(334)과 연결되고 상기 데이터 영역(D.L)에 대응하여 일 방향으로 연장된 제 2 금속패턴(336)과 그 하부에 위치하는 제 2 반도체층(344)과, 상기 화소 영역(P)에 대응하여 막대형상으로 구성되고 서로 평행하게 이격된 다수의 제 3 금속패턴(338)과 그 하부의 제 3 반도체층(346)을 형성한다.
다음으로, 상기 패턴된 제 1, 제 2 , 제 3 금속패턴(334,336,338)의 상부에 위치한 포토레지스트 패턴(348,350,352)을 애싱하는 공정을 진행하여, 도 16e와 도 17e와 도 18e에 도 19e에 도시한 바와 같이, 상기 게이트 전극(306)의 일부(E)에 대응하는 포토레지스트 패턴을 완전이 제거하여 제 1 금속패턴(334)을 노출하도록 한다.
이러한 공정에서, 상기 제 1, 제 2 , 제 3 금속패턴(334,336,338)의 주변영역(F)이 노출된다.
도 16f와 도 17f와 도 18f에 도 19f에 도시한 바와 같이, 상기 애싱된 포토레지스트 패턴(348,350,352)사이로 제 1, 제 2, 제 3 금속패턴(334,336,338)을 제거하는 공정을 진행하고, 연속하여 그 하부의 불순물 비정질 실리콘을 제거하는 공정을 진행하면, 순수 비정질 실리콘층(342(A.S),344(A.S),346(A.S))이 노출된다.
이때, 상기 게이트 전극(306)과 상기 제 1 금속패턴(334)사이에 패턴된 순수 비정질 실리콘층을 액티브층(A.L)이라 하고, 불순물 비정질 실리콘층을 오믹 콘택층(O.L)이라 한다.
이와 같은 공정으로, 상기 게이트 전극(306) 상부의 오믹 콘택층(O.L)과 접촉하면서 서로 이격된 소스 전극(354)과 드레인 전극(356)과, 상기 소스 전극(354)과 연결되고 일 끝단에 데이터 패드 전극(360)을 포함하는 데이터 배선(358)을 형성하고, 상기 드레인 전극(356)과 접촉하면서, 막대 형상으로 평행하게 이격된 다수의 화소 전극(362)이 화소 영역(P)에 구성된다.
다음으로, 잔류하는 포토레지스트 패턴(348,350,352)을 완전히 제거하는 공정을 진행한다.
도 16g와 도 17g와 도 18g에 도 19g에 도시한 바와 같이, 상기 소스 및 드레인 전극(354,356)과, 데이터 배선(358)및 데이터 패드 전극(360)과, 화소 전극(362)이 형성된 기판(300)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나를 도포 또는 코 팅하여 보호막(364)을 형성한다.
도 16h와 도 17h와 도 18h에 도 19h는 제 3 마스크 공정을 나타낸 것으로, 상기 보호막을 제 3 마스크 공정으로 패턴하여, 상기 게이트 패드 전극(310)과 데이터 패드 전극(360)을 노출하는 공정을 진행한다.
다음으로, 상기 게이트 패드 전극(310) 및 데이터 패드 전극(360)의 구리층(C.L)을 제거하여 티타늄층(T.L)을 노출하는 공정을 진행한다.
상기 구리층(C.L)을 노출하는 이유는, 앞서 제 1 실시예에서 설명한 바와 같이, 상기 보호막(364)을 건식식각 하는 공정 중 상기 보호막(364)과 플라즈마와(plasma)의 반응에 의해 유기 절연물질 내 수분이 휘발됨에 따라 상기 구리층 상에 유기물 잔사가 남게 되며, 이러한 유기물 잔사는 세정 공정 중에 제거가 잘 되지 않는다. 따라서, 유기물 잔사는 게이트 패드 전극(310)과 데이터 패드 전극(360)의 저항이 높아지는 문제가 발생한다.
이러한 문제를 해결하기 위해, 상기 구리층(C.L)을 제거하는 것이며 구리층(C.L)은 과산화수소(H202)와 아세트산(CH3COOH)등의 혼합용액을 이용하여 습식식각 하게 된다. 이때, 유기물 잔사가 에천트 용액 상에 부유하게 되므로 습식 공정 중 제거되는 결과를 얻을 수 있다.
전술한 3 마스크 공정을 통해 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.
전술한 3 마스크 공정을 다시한번 요약하면 아래와 같다.
제 1 마스크 공정 : 게이트 배선, 게이트 패드 전극, 게이트 전극, 공통배선, 공통전극 형성.
제 2 마스크 공정 : 액티브층, 소스 및 드레인 전극, 데이터배선, 화소전극형성.
제 3 마스크 공정 : 보호막을 패턴하여, 데이터 패드 전극과 게이트 패드 전극을 노출함.
전술한 실시예 중 제 2 실시예와 제 3 실시예는 마스크 공정을 통해 보호막을 식각하여 게이트 패드 전극과 데이터 패드 전극을 노출하는 공정을 진행하였다.
그러나, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는데 마스크 공정을 사용하지 않게 되면, 제 2 실시예의 4마스크 공정을 3마스크로, 상기 제 3 실시예의 3마스크 공정을 2 마스크 공정으로 줄일 수 있다.
이하, 제 4 실시예를 통해, 마스크 공정을 사용하지 하지 않고 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 방법을 제안한다.
-- 제 4 실시예 --
본 발명의 제 4 실시예의 특징은 액정패널을 완성한 후, 별도의 마스크 공정을 사용하지 않고 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 공정을 진행하는 것을 특징으로 한다.
이해를 위해, 이하 도 20과 도 21을 참조하여, 완성된 액정패널의 구성을 개략적으로 설명한다.
도 20은 완성된 액정패널의 개략적인 구성을 도시한 평면도이고, 도 21은 본 발명의 제 4 실시예에 따른 게이트 패드 전극과 데이터 패드 전극이 노출된 상태를 도시한 평면도이다. 이때, 상기 게이트 패드 전극(416)과 데이터 패드 전극(414)은 각각 티타늄층(T.L)과 구리층(C.L)이 적층된 상태이다.
도시한 바와 같이, 액정 패널(400)은 제 1 기판(410)과 제 2 기판(450)을 액정층(미도시)을 사이에 두고 실런트(sealant)(500)를 통해 합착하여 구성하며, 제 1 기판은 앞서 설명한 어레이배선이 구성된 어레이기판이고, 제 2 기판은 컬러필터가 구성된 컬러필터 기판이다.
전술한 구성에서, 상기 제 2 컬러필터 기판을 절단하는 공정을 진행하여 상기 어레이기판에 구성된 게이트 패드부(G.P)와 데이터 패드부(D.P)를 노출하는 공정을 진행한다.
이때, 상기 제 1 기판은 앞서 설명한 제 2 실시예와 제 3 실시예에 설명한 바와 같이 제 3 마스크 공정과 제 2 마스크 공정까지 각각 진행되어 보호막(412)이 아직 제거되지 않은 상태이다.
상기 보호막(412)은 별도의 마스크 공정을 사용하지 않고, 대기압 플라즈마 또는 건식식각 공정을 이용하여 제거할 수 있다.
따라서, 도 21에 도시한 바와 같이, 상기 게이트 패드부(G.P)의 게이트 패드 전극(416)과 데이터 패드부(D.P)의 데이터 패드 전극(414)을 노출한다.
다음으로, 상기 게이트 패드 전극 및 게이트 패드 전극(416,414)을 구성하는 상부 구리층을 습식식각 공정을 통해 제거하여 하부의 티타늄층(T.L)을 노출하는 공정을 진행하다.
이와 같이 하는 이유는 앞서 설명한 바와 같다.
전술한 공정을 통해, 상기 실시예 2의 4마스크 공정과 상기 실시예 3의 3마스크 공정을 각각 3마스크 공정과 2마스크 공정으로 형성할 수 있다.
따라서, 본 발명은 아래와 같은 효과가 있다.
첫째, 저저항 금속을 어레이배선으로 사용하였기 때문에, 대면적 고정세의 횡전계 방식 액정표시장치를 제작할 수 있는 효과가 있다.
둘째, 게이트 패드 전극과 데이터 패드 전극을 구성하는 티타늄/구리 이중금속층 중 상부 구리층을 제거함으로서, 보호막을 제거하는 공정 중 남게된 유기물 잔사를 완전히 제거할 수 있으므로, 상기 각 패드전극에서 발생하였던 신호 입력불량을 방지할 수 있는 효과가 있다.
셋째, 어레이기판은 4마스크, 3 마스크, 2 마스크로 제작할 수 있으므로, 공정 단순화에 의한 공정시간 단축과 이에 따른 불량률 감소를 통해 공정수율을 개선하는 효과와 함께, 비용을 절약할 수 있어 제품의 가격 경쟁력을 향상할 수 있는 효과가 있다.

Claims (49)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 화소영역이 정의된 기판 상에 티타늄층과 구리층의 이중층 구조를 갖는 게이트 전극과 게이트 배선과 상기 게이트 배선의 일 끝단에 구성된 게이트 패드 전극과 상기 게이트 배선과 평행하게 이격된 공통 배선과, 상기 공통배선과 동일하게 이중층 구조를 가지며 일정간격 이격하는 다수의 공통전극을 형성하는 단계와;
    상기 게이트 배선과 교차하여 상기 화소영역을 정의하고 티타늄층과 구리층의 이중층 구조를 갖는 데이터 배선과 상기 데이터 배선의 일 끝단에 데이터 패드 전극과, 상기 게이트 배선과 데이터 배선의 교차지점에 반도체층과, 상기 게이트 전극과 티타늄층과 구리층의 이중층 구조를 갖는 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터와, 상기 화소영역에 상기 다수의 공통 전극과 평행하게 엇갈려 구성되며 상기 드레인 전극과 연결되며 이와 동일한 물질로 이중층 구조를 가지며 형성된 다수의 화소 전극을 형성하는 단계와;
    상기 다수의 공통전극과 화소전극을 덮으며 상기 기판 전면에 유기절연물질로 이루어진 보호층을 형성하는 단계와;
    상기 게이트 및 데이터 패드전극에 대응하여 이의 상부에 형성된 상기 보호층을 건식식각을 진행하여 제거함으로서 노출시키는 단계와;
    상기 보호층 외부로 노출된 상기 게이트 및 데이터 패드전극을 과산화수소(H2O2)와 아세트산(CH3COOH)을 포함하는 혼합용액을 이용하여 식각함으로써 티타늄의 단일층 구조를 이루도록 하는 단계
    를 포함하며, 상기 이중층 구조의 게이트 및 데이터 배선과 게이트 및 데이터 패드전극을 형성하는 단계에서 상기 티타늄층과 구리층은 과산화 수소(H2O2)와, SO4계 용액과 COOH계 용액과 PO4계 용액 중 선택된 어느 하나로 이루어진 식각 에이전트와, HF계 용액과, 첨가제로 구성된 식각용액으로 일괄식각하여 패터닝되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 9 항에 있어서,
    상기 데이터 배선 및 데이터 패드 전극과, 상기 화소 전극의 하부에 반도체층이 더욱 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  15. 제 9 항에 있어서,
    상기 게이트 패드 전극과 접촉하는 투명한 게이트 패드 전극 단자와, 상기 데이터 패드 전극과 접촉하는 투명한 데이터 패드 전극 단자가 더욱 형성된 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  16. 제 9 항에 있어서,
    상기 티타늄층은 100Å~200Å 또는 1000Å의 두께로 증착하고, 상기 구리층은 1500Å~2000Å의 두께로 증착하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 제 1 기판과 제 2 기판을 준비하는 단계와;
    상기 제 2 기판 상에 티타늄층과 구리층의 이중층 구조를 갖는 게이트 전극과 일 끝단에 게이트 패드 전극을 포함하는 게이트 배선과 공통배선 및 다수의 공통 전극을 형성하는 제 1 마스크 공정 단계와;
    상기 게이트 전극과, 게이트 배선 및 게이트 패드 전극과 공통배선 및 공통 전극이 형성된 기판의 전면에 게이트 절연막과, 순수 비정질 실리콘층과, 불순물이 포함된 비정질 실리콘층과, 티타늄층과 구리층을 순차 적층하는 단계와;
    상기 적층된 순수 비정질 실리콘층과 불순물이 포함된 비정질 실리콘층과 티타늄층과 구리층을 패턴하여, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층과, 반도체층 상부에 티타늄층과 구리층의 이중층으로 구성된 소스 전극과 드레인 전극을 형성하고, 동시에 상기 소스 전극과 연결되고 일 끝단에 데이터 패드 전극을 포함하며 상기 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과, 상기 드레인 전극과 접촉하고 상기 다수의 공통 전극과 엇갈려 평행하게 이격된 다수의 화소 전극을 형성하는 제 2 마스크 공정 단계와;
    상기 소스 및 드레인 전극과, 데이터 배선 및 데이터 패드 전극과, 다수의 화소전극이 형성된 기판의 전면에 유기절연물질로 이루어진 보호층을 형성하는 단계와;
    상기 제 1 기판과 제 2 기판을 합착하고, 상기 제 1 기판의 게이트 패드 전극과 데이터 패드 전극에 대응하는 부분의 제 1 기판을 제거하는 단계와;
    상기 게이트 패드 전극과 데이터 패드 전극 상부의 보호층을 건식식각을 통해 제거하여, 상기 게이트 패드 전극과 데이터 패드 전극을 노출하는 단계와;
    상기 보호층 외부로 노출된 상기 게이트 및 데이터 패드전극을 과산화수소(H2O2)와 아세트산(CH3COOH)을 포함하는 혼합용액을 이용하여 식각함으로써 티타늄의 단일층 구조를 이루도록 하는 단계
    를 포함하며, 상기 이중층 구조의 게이트 및 데이터 배선을 형성하는 단계에서 상기 티타늄층과 구리층은 과산화 수소(H2O2)와, SO4계 용액과 COOH계 용액과 PO4계 용액 중 선택된 어느 하나로 이루어진 식각 에이전트와, HF계 용액과, 첨가제로 구성된 식각용액으로 일괄식각하여 패터닝되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 제 42 항에 있어서,
    상기 티타늄층은 100Å~200Å 또는 1000Å의 두께로 증착하고, 상기 구리층은 1500Å~2000Å의 두께로 증착하는 횡전계 방식 액정표시장치 제조방법.
  48. 제 42 항에 있어서,
    상기 제 2 마스크 공정 단계에 있어서,
    상기 구리층의 상부에 포토레지스트층을 형성하고, 포토레지트층의 상부에 차단영역과 반투과영역과 투과영역으로 구성된 마스크를 위치시키는 단계와;
    상기 마스크의 상부로 빛을 조사하여 하부의 포토레지스트을 노광하고 현상하여, 상기 게이트 전극의 상부에 대응하여 높이가 다른 제 1 패턴과, 상기 게이트배선과 수직하게 교차하는 제 2 패턴과, 상기 화소 영역에 대응하여 상기 다수의 공통 전극과 평행하게 이격된 제 3 패턴을 형성하는 단계와;
    상기 제 1 내지 제 3 패턴 사이로 노출된 구리층과 티타늄층과 불순물이 포함된 비정질 실리콘층과 순수 비정질 실리콘층을 제거하는 단계와;
    상기 제 1 내지 제 3 패턴을 애싱하여, 상기 제 1 패턴 사이로 하부의 구리층을 노출하는 단계와;
    상기 노출된 구리층과 하부의 티타늄층을 제거하여, 상기 게이트 전극 상부에 반도체층과 상기 반도체층 상부에 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고 상기 게이트 전극과 수직하게 교차하며 일끝단에 데이터 패드 전극을 포함하는 데이터 배선과, 상기 다수의 공통 전극과 평행하게 이격된 다수의 화소 전극을 형성하는 단계
    를 포함하는 횡전계 방식 액정표시장치 제조방법.
  49. 삭제
KR1020030041166A 2003-06-24 2003-06-24 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 KR101054819B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020030041166A KR101054819B1 (ko) 2003-06-24 2003-06-24 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US10/874,185 US7589814B2 (en) 2003-06-24 2004-06-24 Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US12/461,005 US8144296B2 (en) 2003-06-24 2009-07-29 Method of fabricating array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns
US13/397,430 US8259272B2 (en) 2003-06-24 2012-02-15 Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US13/566,361 US8373834B2 (en) 2003-06-24 2012-08-03 Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same
US13/746,927 US8614780B2 (en) 2003-06-24 2013-01-22 Array substrate for in-plane switching mode liquid crystal display device having double-layered metal patterns and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041166A KR101054819B1 (ko) 2003-06-24 2003-06-24 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050000686A KR20050000686A (ko) 2005-01-06
KR101054819B1 true KR101054819B1 (ko) 2011-08-05

Family

ID=33536216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041166A KR101054819B1 (ko) 2003-06-24 2003-06-24 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Country Status (2)

Country Link
US (5) US7589814B2 (ko)
KR (1) KR101054819B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373750B1 (ko) 2011-08-19 2014-03-13 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI263103B (en) * 2004-12-29 2006-10-01 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
KR101090257B1 (ko) * 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8218120B2 (en) * 2005-03-31 2012-07-10 Lg Display Co., Ltd. Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
JP4738959B2 (ja) * 2005-09-28 2011-08-03 東芝モバイルディスプレイ株式会社 配線構造体の形成方法
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR101226653B1 (ko) * 2006-06-28 2013-01-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR101329447B1 (ko) * 2006-11-29 2013-11-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100978266B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101461030B1 (ko) * 2007-10-30 2014-11-14 엘지디스플레이 주식회사 인플레인 스위칭 모드의 액정표시장치 및 그 제조방법
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8114720B2 (en) * 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8405810B2 (en) 2009-07-23 2013-03-26 Lg Display Co., Ltd. Liquid crystal display and fabricating method thereof
KR101604492B1 (ko) * 2009-11-04 2016-03-28 엘지디스플레이 주식회사 액정표시장치
KR101708769B1 (ko) * 2010-02-19 2017-02-22 엘지디스플레이 주식회사 횡전계방식 액정표시장치 및 그 제조방법
US20130243676A1 (en) 2012-03-14 2013-09-19 Exxonmobil Research And Engineering Company Amine treating process for acid gas separation using blends of amines and alkyloxyamines
US9048256B2 (en) * 2012-11-16 2015-06-02 Apple Inc. Gate insulator uniformity
KR101987320B1 (ko) 2012-12-31 2019-06-11 삼성디스플레이 주식회사 표시 장치
KR102071008B1 (ko) 2013-04-10 2020-01-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150023160A (ko) * 2013-08-23 2015-03-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103489879B (zh) * 2013-10-11 2016-04-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CA2932261A1 (en) 2013-12-05 2015-06-11 Exxonmobil Research And Engineering Company Improved corrosion control in acid gas removal equipment by the situ generation of polysulfide ions
CN103681488A (zh) 2013-12-16 2014-03-26 合肥京东方光电科技有限公司 阵列基板及其制作方法，显示装置
CN103928400A (zh) 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104280954B (zh) * 2014-08-06 2017-02-08 深圳市华星光电技术有限公司 一种液晶显示器及其液晶显示器下基板组件
CN104218041B (zh) 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN105206567B (zh) * 2015-10-10 2018-04-10 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105514032A (zh) * 2016-01-11 2016-04-20 深圳市华星光电技术有限公司 Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CA3074650A1 (en) 2017-09-04 2019-03-07 Exxonmobil Research And Engineering Company Absorbent and process for selectively removing hydrogen sulfide
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN111123594B (zh) * 2019-12-02 2023-05-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111679525B (zh) * 2020-06-22 2021-06-01 武汉华星光电技术有限公司 显示面板及其制作方法
WO2022110038A1 (zh) 2020-11-27 2022-06-02 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
CN117651900A (zh) * 2022-03-21 2024-03-05 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990079262A (ko) * 1998-04-03 1999-11-05 윤종용 평면 구동 방식 액정 표시 장치의 제조 방법
KR20000014539A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
KR20000033840A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치의 제조 방법
KR20010015041A (ko) * 1999-06-18 2001-02-26 아베 아키라 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100537020B1 (ko) 1997-03-03 2006-03-03 삼성전자주식회사 Ips모드박막트랜지스터용액정표시소자제조방법
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100679512B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
TW526615B (en) * 2001-08-24 2003-04-01 Prime View Int Co Ltd Structure and manufacturing method for thin film transistor liquid crystal display
JP3983019B2 (ja) * 2001-08-24 2007-09-26 シャープ株式会社 埋め込み構造を有する基板の製造方法および表示装置の製造方法
TWI226965B (en) * 2001-10-30 2005-01-21 Nec Lcd Technologies Ltd Semi-transmission type liquid crystal display and fabrication method thereof
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990079262A (ko) * 1998-04-03 1999-11-05 윤종용 평면 구동 방식 액정 표시 장치의 제조 방법
KR20000014539A (ko) * 1998-08-21 2000-03-15 윤종용 액정 표시 장치 및 그 제조 방법
KR20000033840A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치의 제조 방법
KR20010015041A (ko) * 1999-06-18 2001-02-26 아베 아키라 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373750B1 (ko) 2011-08-19 2014-03-13 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US8144296B2 (en) 2012-03-27
US20130164871A1 (en) 2013-06-27
US8373834B2 (en) 2013-02-12
US20040263757A1 (en) 2004-12-30
US8259272B2 (en) 2012-09-04
US8614780B2 (en) 2013-12-24
US20120301984A1 (en) 2012-11-29
US20120142128A1 (en) 2012-06-07
KR20050000686A (ko) 2005-01-06
US7589814B2 (en) 2009-09-15
US20100003775A1 (en) 2010-01-07

Similar Documents

Publication Publication Date Title
KR101054819B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100937173B1 (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
JP5238923B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US6642580B1 (en) Thin film transistor array substrate and manufacturing method thereof
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP3524029B2 (ja) トップゲート型ｔｆｔ構造を形成する方法
KR101486180B1 (ko) 액티브 매트릭스 기판의 제조 방법, 표시 패널 및 표시 장치
US20040189919A1 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
KR101694151B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20030057230A (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
JP4219886B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
KR101374535B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
KR20100021152A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100650981B1 (ko) 박막트랜지스터 액정표시장치용 어레이기판 제조방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR100905053B1 (ko) 구리배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20050117367A (ko) 횡전계 방식 액정표시장치와 그 제조방법
KR20040085583A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR102156346B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판의 제조 방법
KR100455646B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9