KR101122228B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101122228B1
KR101122228B1 KR1020040085683A KR20040085683A KR101122228B1 KR 101122228 B1 KR101122228 B1 KR 101122228B1 KR 1020040085683 A KR1020040085683 A KR 1020040085683A KR 20040085683 A KR20040085683 A KR 20040085683A KR 101122228 B1 KR101122228 B1 KR 101122228B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
electrode
gate
thin film
Prior art date
Application number
KR1020040085683A
Other languages
English (en)
Other versions
KR20060036633A (ko
Inventor
이제훈
배양호
조범석
정창오
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040085683A priority Critical patent/KR101122228B1/ko
Priority to US11/249,500 priority patent/US7352004B2/en
Publication of KR20060036633A publication Critical patent/KR20060036633A/ko
Priority to US12/031,121 priority patent/US7767478B2/en
Application granted granted Critical
Publication of KR101122228B1 publication Critical patent/KR101122228B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판, 상기 절연 기판 위에 형성되어 있으며 알루미늄을 포함하는 제1 금속층 및 상기 제1 금속층보다 두껍고 구리를 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선, 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막, 및 상기 보호막 위의 소정 영역에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공함으로써 배선의 저저항성 및 우수한 기판 접촉 특성을 확보할 수 있다.
박막 트랜지스터, 게이트 배선, 구리, 비저항, 기판 접착성

Description

박막 트랜지스터 표시판 및 그 제조 방법{Thin film transistor array panel and method for manufacturing the same}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 제1 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판를 순차적으로 나열한 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고,
도 3c는 도 3b의 A부분을 확대한 단면도이고,
도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이고,
도 9a, 12a 및 13a는 도 7 및 도 8에 도시한 박막 트랜지스터 표시판을 본 발명의 제2 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판를 순차적으로 나열한 배치도이고,
도 9b, 10, 11, 12b 및 13b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 제조방법을 설명하기 위한 단면도이고,
도 9c는 도 9b의 B부분을 확대한 단면도이고,
도 14a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 14b는 도 14a의 XIVb-XIVb'선을 따라 자른 단면도이고,
도 15a 내지 도 16은 제3 실시예에 따른 박막 트랜지스터 표시판의 제조방법을 설명하기 위한 단면도이고,
도 17은 제4 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 18 및 도 19는 각각 도 17의 XVIII-XVIII' 선 및 XIX-XIX' 선을 따라 잘라 도시한 단면도이고,
도 20 및 도 21은 도 17의 XX-XX' 선 및 XXI-XXI' 선을 따라 잘라 도시한 단면도이고,
도 22, 도 24, 도 26, 도 28, 도 30, 도 32, 도 34는 도 17 내지 도 21의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고,
도 23a, 도 23b 및 도 23c는 도 22에서 XXIIIa-XXIIIa'선, XXIIIb-XXIIIb'선 및 XXIIIc-XXIIIc'선을 따라 잘라 도시한 단면도이고,
도 25a, 도 25b 및 도 25c는 도 24에서 XXVa-XXVa'선, XXVb-XXVb'선 및 XXVc-XXVc'선을 따라 잘라 도시한 단면도이고,
도 27a, 도 27b, 도 27c 및 도 27d는 도 26에서 XXVIIa-XXVIIa'선, XXVIIb-XXVIIb'선, XXVIIc-XXVIIc'선 및 XXVIId-XXVIId'선을 따라 잘라 도시한 단면도이고,
도 29a, 도 29b, 도 29c 및 도 29d는 도 28에서 XXIXa-XXIXa'선, XXIXb-XXIXb'선, XXIXc-XXIXc'선 및 XXIXd-XXIXd'선을 따라 잘라 도시한 단면도이고,
도 31a, 도 31b, 도 31c 및 도 31d는 도 30에서 XXXIa-XXXIa'선, XXXIb-XXXIb'선, XXXIc-XXXIc'선 및 XXXId-XXXId'선을 따라 잘라 도시한 단면도이고,
도 33a 및 도 33b는 도 32에서 XXXIIIa-XXXIIIa'선 및 XXXIIIb-XXXIIIb'선을 따라 잘라 도시한 단면도이고,
도 35 및 도 36은 도 34의 박막 트랜지스터 표시판을 XXXV-XXXV' 선 및 XXXVI-XXXVI' 선을 따라 잘라 도시한 단면도이다.
*도면의 주요부분에 대한 부호의 설명
<도면의 주요부분에 대한 부호설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 150: 진성 비정질 규소층
160: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
182, 185, 187, 189: 접촉구 190: 화소 전극
196, 198: 접촉 보조 부재
본 발명은 박막 트랜지스터 액정 표시 장치(TFT-LCD) 또는 유기 발광 표시 소자(OLED) 등에서 사용되는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트 전극을 포함하는 게이트선의 재료로서 일반적으로 몰리브덴(Mo), 크롬(Cr) 또는 티타늄(Ti)과 같은 금속을 이용한다.
그러나, 액정 표시 장치의 면적이 점점 대형화되는 추세에 따라 게이트선의 길이가 점점 길어지게 되고 이에 따라 낮은 비저항을 가지는 재료로 형성할 필요가 있는데, 상기 금속들은 비교적 높은 비저항을 가지므로 대면적의 액정 표시 장치에 적용하기에는 한계가 있다.
따라서, 상기 문제점을 극복하기 위하여, 낮은 비저항을 가지는 구리(Cu)가 대면적 액정 표시 장치에 적용하기에 적합한 금속으로 알려져 있지만, 구리(Cu)는 유리 기판과의 접착성(adhesion)이 취약한 문제점이 있어 게이트 배선으로 이용하기 곤란한 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 낮은 저항성 및 기판과의 우수한 접착성을 동시에 갖춘 게이트 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에 따른 박막 트랜지스터 표시판은 알루미늄(Al)을 포함하는 제1 금속층 및 상기 제1 금속층보다 두껍고 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 게이트 배선을 포함한다.
또한, 본 발명은 알루미늄(Al)을 포함하는 제1 금속층 및 상기 제1 금속층보다 두껍고 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 본 발명의 실시예에 따른 액정 표시 장치 또는 유기 발광 표시 소자용 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참조하여 상세하게 설명한다.
[실시예 1]
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은 알루미늄(Al) 또는 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)으로 이루어진 제1 금속층(124a, 127a)과, 상기 제1 금속층(124a, 127a) 상부에 형성된 것으로 구리(Cu)를 포함하는 제2 금속층(124b, 127b)으로 구성된다. 이 경우, 상기 제2 금속층(124b, 127b)은 제1 금속층(124a, 127a)보다 두껍게 형성되어 있다.
구리(Cu)는 낮은 비저항을 가지는 금속으로, 액정 표시 장치의 면적이 대형화됨에 따라 배선의 길이가 증가하는 경우에도 다른 금속에 비하여 신호 지연과 같 은 문제점이 현저히 개선될 수 있는 이점이 있다. 그러나, 구리(Cu)는 유리 기판과의 접착성(adhesion)이 불량하기 때문에 기판 위에 직접 형성되는 게이트 배선으로 사용하기에는 부적합하다. 이러한 문제점을 해소하기 위하여 구리(Cu)층 하부에 몰리브덴(Mo), 크롬(Cr) 또는 티타늄(Ti)과 같은 금속층을 형성하여 기판과의 접착성을 보완하는 방법이 제시되었지만, 이러한 금속은 비교적 높은 비저항을 가지기 때문에 저저항 배선으로서의 이점이 감소하는 문제점이 있다. 따라서, 본 발명에서는 낮은 비저항의 특성을 유지하면서도 기판과의 접착성을 보완하기 위하여 구리(Cu)로 이루어지는 금속층 하부에 알루미늄(Al)을 포함하는 금속층을 더 포함한다. 알루미늄(Al)은 상기 몰리브덴 등의 금속들에 비하여 현저하게 낮은 비저항을 가지면서도 기판과의 접착성 또한 우수하기 때문에 구리(Cu)와 함께 저저항성 배선으로의 이점을 극대화할 수 있다. 특히, 낮은 비저항성을 충분히 발휘하기 위하여, 구리(Cu)로 이루어지는 금속층이 알루미늄(Al)을 포함한 금속층보다 높은 두께를 가지도록 형성하며, 적어도 4배 이상 두껍게 형성하는 것이 바람직하다. 상기 알루미늄(Al) 금속층의 두께가 너무 얇은 경우 상부의 구리(Cu) 금속층과 기판이 부분적으로 접촉하게 되어 구리(Cu) 금속층이 벗겨지는(peeling) 문제점이 발생할 수 있으며, 알루미늄(Al) 금속층의 두께가 너무 두꺼운 경우 구리 금속층을 보다 두껍게 형성한 경우보다 비저항이 증가하는 문제점이 있다. 따라서, 본 발명에서는, 구리(Cu)를 포함하는 제2 금속층(124b, 127b)이 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)보다 약 4배 이상의 두께로 형성되는 것이 바람직하다. 예컨대 제2 금속층(124b, 127b)이 약 2000Å 정도의 두께를 가지는 경우, 알루미늄을 포함하는 제1 금속층(124a, 127a)은 약 5Å 내지 500Å의 두께로 형성되는 것이 바람직하다.
또한, 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)이 상기와 같은 두께비(thickness ratio)로 형성됨으로써 상기 두 금속층(124a, 124b)을 한번의 식각 공정으로 형성할 수 있는 이점이 있다.
알루미늄(Al)과 구리(Cu)는 현저하게 상이한 식각 조건을 가지기 때문에, 일반적인 식각 조건 하에서는 동시 식각이 불가능하여 두 번의 식각 공정을 수행하는 것이 불가피하다. 예컨대, 구리(Cu)는 과산화수소(H2O2) 식각액(etchant)을 이용하는 습식 식각(wet etching)에 대하여 빠른 식각 속도를 보이는 반면 알루미늄(Al)은 현저하게 느린 속도를 나타내고, 알루미늄(Al)은 플라즈마(plasma)를 이용한 건식 식각(dry etching)을 이용하는 경우 양호한 식각 특성을 보이는 반면 구리는 건식 식각으로 식각되기 어려운 특성이 있다. 따라서, 저저항성과 접착성을 동시에 구현하기 위하여 알루미늄을 포함하는 제1 금속층(124a, 127a)과 구리를 포함하는 제2 금속층(124b, 127b)으로 형성하는 경우, 과산화수소 식각액을 이용한 습식 식각을 우선 수행하여 구리(Cu)를 포함하는 제2 금속층(124b, 127b)의 패턴을 먼저 형성한 후, 상기 제2 금속층(124b, 127b) 패턴을 마스크로 하여 하부의 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)을 건식 식각으로 수행하는 단계를 포함하는 2단계의 식각 공정을 수행하여야 한다.
그러나, 상술한 바와 같이, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)이 구리(Cu)를 포함하는 제2 금속층(124b, 127b)에 비하여 얇게 형성되는 경 우, 갈바닉(galvanic) 현상을 이용하여 동일한 식각액을 이용하여 일괄 식각하는 것이 가능하다. 갈바닉 현상이란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우, 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathod)으로 작용하여 환원되려는 경향성을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathod)으로 작용하는 금속은 단독으로 존재하는 경우보다 보다 느리게 식각(부식)이 진행되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 보다 빠르게 식각(부식)이 일어나게 된다. 이러한 갈바닉 현상은 음극과 양극의 면적비(area ratio), 즉 음극과 양극의 두께비에 크게 의존하기 때문에, 양 금속의 두께에 따라 금속의 식각 정도를 조절할 수 있다. 본 발명에서 게이트 배선의 재료로 이용되는 알루미늄(Al)과 구리(Cu)는 각각 -1.66V 및 +0.337V의 기전력(electromotive force)을 가지므로, 알루미늄이 양극(anode)으로, 구리가 음극(cathod)으로 작용하며 그 차이는 1.997V이다. 이는 기존에 게이트 배선으로 사용되는 몰리브덴(Mo)과 알루미늄(Al)의 전위차인 1.86V보다 큰 값으로, 갈바닉 현상을 보다 효과적으로 응용할 수 있음을 나타낸다. 따라서, 본 발명에서는, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a) 및 상기 제1 금속층(124a, 127a)보다 두껍고 구리(Cu)를 포함하는 제2 금속층(124b, 127b)을 차례로 적층한 후, 예컨대 과산화수소(H2O2) 식각액으로 식각하는 경우, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)은 양극으로 작용하여 식각 속도가 급격하게 증가하고 구리(Cu)를 포 함하는 제2 금속층(124b, 127b)은 음극으로 작용하여 식각 속도가 감소하게 된다. 따라서, 과산화수소 식각액을 이용한 기존의 습식 식각과 달리, 알루미늄 금속층과 구리 금속층 사이에 식각 속도를 맞추어 동일한 각도로 경사진 게이트 배선을 형성할 수 있다.
이 경우, 상기 제1 금속층(124a, 127a)과 제2 금속층(124b, 127b)의 측면은 약 30 내지 80도의 경사각을 가지도록 형성되어 있다.
상기 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)으로 이루어지는 게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어진 복수의 섬형 저항성 접촉층(ohmic contact)(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 그 경사각은 기판(110)에 대해서 약 30°내지 80°이다.
저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 한 쌍의 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 텅스텐(W) 등에서 선택된 하나 또는 둘 이상의 금속으로 형성될 수 있다. 또한, 데이터선(171) 및 드레인 전극(175)의 저항성 또는 접촉성 등을 고려하여 상기 금속 중에서 선택된 두 금속층이 차례로 적층되어진 이중층(173a, 173b, 175a, 175b)으로 형성될 수도 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선 (121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30 내지 80도의 경사각으로 각각 형성되어 있다.
저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체층(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 단일층 또는 복수층으로 형성되어 있다. 예컨대, 유기물질로 형성하는 경우에는 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(contact hole)(185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적?전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 전술한 바와 같이, 화소 전극(190)과 공통 전극은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중 첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
저유전율 유기물질로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 각각 연결되어 있다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 2에 도시한 상기 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 제1 실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 순차적으로 나열한 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명 유리 등의 절연기판(110) 위에 금속층을 형성한다.
여기서 금속층은 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 발명의 실시예에서는 공동 스퍼터링의 타겟으로, 알루미늄(Al) 또는 알루미늄(Al)에 네오디뮴(Nd)이 소정량 첨가된 알루미늄 합금(AlNd)과 구리(Cu)를 사용한다. 여기서, 상기 알루미늄 합금은 Nd를 2at% 정도 함유한 Al-Nd 스퍼터링 표적을 이용하는 것이 바람직하다.
상기 공동 스퍼터링은 다음과 같은 방법으로 수행한다.
초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 알루미늄 또는 알루미늄 합금 타겟에만 파워를 인가하여 기판 위에 알루미늄 또는 알루미늄 합금으로 이루어지는 제1 금속층(124a, 127a)을 형성한다. 이 경우, 상기 제1 금속층(124a, 127a)은 약 5Å 내지 500Å 정도의 두께로 형성한다. 그 다음, 알루미늄 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 제2 금속층(124b, 127b)을 형성한다. 상기 제2 금속층(124b, 127b)은 약 2000Å의 두께로 형성한다.
이후, 상기 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)을 한번에 식각하여 복수의 게이트 전극(124)과 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다. 이 때 사용하는 식각액으로는, 과산화수소(H2O2) 식각액 또는 상기 과산화수소(H2O2)에 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 탈염수(deionized water)를 적정 비율로 포함한 식각액이 적합하다. 또한, 예컨대 인산 50중량%-80중량%, 질산 2중량%-10중량%, 아세트산 2중량%-15중량% 및 잔량의 탈염수를 포함하는 통합 식각액을 사용할 수도 있다. 상기 식각액은 알루미늄(Al)과 구리(Cu)에 대하여 다른 식각 속도를 가지지만, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)과 구리(Cu)를 포함하는 제2 금속층(124b, 127b)의 두께를 다르게 조절함으로써 동일한 경사각으로 한번에 식각할 수 있다.
본 발명에서는 알루미늄(Al)과 구리(Cu)의 식각 조건을 고려하여, 알루미늄을 포함하는 제1 금속층(124a, 127a)과 구리를 포함하는 제2 금속층(124b, 127b)의 두께를 다르게 형성한다. 일반적인 식각 조건 하에서는 두 금속의 식각 차이로 인하여 동시 식각이 불가능하기 때문에 두 번의 식각 공정에 거쳐야 한다. 예컨대, 구리(Cu)는 과산화수소(H2O2) 식각액을 이용하는 습식 식각(wet etching)에 대하여 빠른 식각 속도를 보이는 반면 알루미늄(Al)은 현저하게 느린 속도를 나타내고, 알루미늄(Al)은 플라즈마를 이용한 건식 식각(dry etching)을 이용하는 경우 양호한 식각 특성을 보이는 반면 구리는 건식 식각으로 식각되기 어려운 특성이 있다. 따라서, 저저항성과 접착성을 동시에 구현하기 위하여 알루미늄을 포함하는 제1 금속층(124a, 127a)과 구리를 포함하는 제2 금속층(124b, 127b)으로 형성하는 경우, 과산화수소 식각액을 이용한 습식 식각을 우선 수행하여 구리(Cu)를 포함하는 제2 금속층(124b, 127b)의 패턴을 먼저 형성한 후, 상기 제2 금속층(124b, 127b)의 패턴을 마스크로 하여 하부의 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)을 건식 식각으로 수행하는 단계를 포함하는 2단계의 식각 공정을 수행하여야 한다.
그러나, 상술한 바와 같이, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)이 구리(Cu)를 포함하는 제2 금속층(124b, 127b)에 비하여 얇게 형성되는 경우 갈바닉(galvanic) 현상을 이용하여 동일한 식각액을 이용하여 일괄 식각하는 것이 가능하다. 갈바닉 현상이란 용해질 내의 두 금속 사이에 전위차가 존재하는 경우 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathod)으로 작용하여 환원되려는 경향성을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향성을 가지는 현상이다. 이 경우, 음극(cathod)으로 작용하는 금속은 단독으로 존재하는 경우보다 보다 느리게 식각(부식)이 진행되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 보다 빠르게 식각(부식)이 일어나게 된다. 이러한 갈바닉 현상은 음극과 양극의 면적비(area ratio), 즉 음극과 양극의 두께비에 크게 의존하기 때문에, 양 금속의 두께에 따라 금속의 식각 정도를 조절할 수 있다. 본 발명에서 게이트 배선의 재료로 이용되는 알루미늄(Al)과 구리(Cu)는 각각 -1.66V 및 +0.337V의 기전력(electromotive force)을 가지므로, 알루미늄이 양극(anode)으로, 구리가 음극(cathod)으로 작용하며 그 차이는 1.997V이다. 이는 기존에 게이트 배선으로 사용되는 몰리브덴(Mo)과 알루미늄(Al)의 전위차인 1.86V보다 큰 값으로, 갈바닉 현상을 보다 효과적으로 응용할 수 있음을 나타낸다.
따라서, 본 발명에서는, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)과 상기 제1 금속층(124a, 127a)보다 높은 두께를 가지며 구리(Cu)를 포함하는 제2 금속층(124b, 127b)을 차례로 적층한 후, 상술한 식각액, 즉 과산화수소(H2O2) 식각액 또는 인산, 질산 및 아세트산 등을 포함하는 통합 식각액으로 식각하는 경우, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)은 양극으로 작용하여 식각 속도가 급격하게 증가하고 구리(Cu)를 포함하는 제2 금속층(124b, 127b)은 음극으로 작용하여 식각 속도가 작아지게 된다. 따라서, 한번의 식각 공정으로 식각 속도가 다른 두 금속을 동시에 식각할 수 있다. 이 경우, 도 3c에서 보는 바와 같이 제2 금속층(124b, 127b)의 두께(b)가 제1 금속층(124a, 127a)의 두께(a)의 적어도 약 4배의 두께를 가지는 경우 갈바닉 현상에 따른 두 금속의 식각 속도를 맞출 수 있다. 예컨대, 제2 금속층(124b, 127b)을 약 2000Å의 두께로 형성하는 경우, 제1 금속층(124a, 127a)은 500Å 이하로 형성한다.
상기 식각 공정으로, 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)을 한번에 식각하여 약 30 내지 80도의 경사각을 가지는 게이트 전극(124) 및 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250℃-500℃, 두께는 약 2,000Å 내지 5,000Å 정도인 것이 바람직하다.
그리고 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사 진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 하부 금속층(171a, 173a, 175a, 177a) 및 상부 금속층(171b, 173b, 175b, 177b)을 포함한 이중층을 형성하나, 단일층으로 형성할 수도 있다. 상기 하부 금속층(171a, 173a, 175a, 177a) 및 상부 금속층(171b, 173b, 175b, 177b)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 텅스텐(W) 등에서 선택된 금속으로 형성하며, 상기 하부 금속층(171a, 173a, 175a, 177a) 및 상부 금속층(171b, 173b, 175b, 177b)을 모두 합하여 약 3000Å 정도의 두께로 형성하고, 스퍼터링 온도는 약 150℃ 정도가 바람직하다.
그 다음, 상기 적층막을 식각액으로 패터닝하여 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)를 형성한다. 여기서, 상기 식각액은 인산, 질산, 아세트산 및 탈염수를 적정비율로 포함한 것으로, 예컨대 인산 63중량%-70중량%, 질산 4중량%-8중량%, 초산 8중량%-11중량% 및 잔량의 탈염수를 포함하는 통합 식각액을 이용할 수 있다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 163, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161, 163)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소 (O2) 플라즈마를 실시하는 것이 바람직하다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라스마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다.
그런 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)를 형성한다.
[실시예 2]
상기 실시예 1은 반도체층과 데이터선을 서로 다른 마스크를 이용한 사진 식각 공정으로 형성하는 방법에 대하여 설명하였지만, 본 실시예에서는 제조 비용을 최소화하기 위하여 반도체층과 데이터선을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 적용한다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 VIII-VIII'선을 따라 자른 단면도이다.
도 7 및 도 8에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 및 도 2에 도시한 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조와 거의 동일하다. 즉, 절연 기판(110) 위에 알루미늄을 포함하는 제1 금속층(121a, 124a, 131a) 및 구리를 포함하며 상기 제1 금속층(121a, 124a)보다 높은 두께를 가지는 제2 금속층(121b, 124b, 131b)을 포함하는 복수의 게이트선(121) 및 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161, 163) 및 복수의 섬형 저항성 접촉층(165)이 차례로 형성되어 있다. 저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 텅스텐(W)으로 이루어진 군에서 선택된 금속으로 이루어진 복수의 데이터선(171) 및 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉구(182, 185)가 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190)과 복수의 접촉 보조 부재(82)가 형성되어 있다.
상기와 같이, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판은 게이트선(121)에 확장부를 두는 대신 게이트선(121)과 동일한 층에 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선 (131)을 두어 드레인 전극(175)과 중첩시켜 유지 축전기를 만든다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 외부로부터 인가받으며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 유지 전극선(131)은 생략할 수도 있으며, 화소의 개구율을 극대화하기 위해 화소 영역의 가장자리에 배치할 수도 있다.
그리고 반도체층(151)은 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉층(161, 163, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 선형 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(161, 163, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
그럼, 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 첨부된 도 9a 내지 도 13b 및 도 7 및 도 8을 참조하여 상세히 설명한다.
먼저, 투명 유리 따위로 만들어진 절연 기판(110) 위에 알루미늄(Al) 또는 알루미늄 합금층으로 이루어지는 제1 금속층(121a, 124a, 131a) 및 구리(Cu)를 포함하며 상기 제1 금속층(121a, 124a, 131a)보다 높은 두께를 가지는 제2 금속층(121b, 124b, 131b)을 스퍼터링 방법으로 각각 형성한다. 그 다음, 상기 제1 금속층(121a, 124a, 131a) 및 제2 금속층(121b, 124b, 131b)을 한번에 식각하여 복수의 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)을 형성한다. 이 경우, 상기 제1 금속층(121a, 124a, 131a)과 제2 금속층(121b, 124b, 131b)은, 도 9c에서 보는 바와 같이, 약 1:4의 두께비로 형성한다. 또한, 이 때 사용하는 식각액으로는, 과산화수소(H2O2) 식각액 또는 상기 과산화수소(H2O2)에 인산(H3PO4), 질산(HNO3), 아세트산(CH3COOH) 및 탈염수(deionized water)를 적정 비율로 포함한 식각액을 사용한다. 또한, 예컨대 인산 50중량%-80중량%, 질산 2중량%-10중량%, 아세트산 2중량%-15중량% 및 잔량의 탈염수를 포함하는 통합 식각액을 사용할 수도 있다. 상기 식각액은 알루미늄(Al)과 구리(Cu)에 대하여 다른 식각 속도를 가지지만, 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a, 131a)과 구리(Cu)를 포함하는 제2 금속층(124b, 127b, 131b)의 두께를 다르게 조절함으로써 동일한 테이퍼 각도가 되도록 한번에 식각할 수 있다. 이 경우, 제2 금속층(121b, 124b, 131b)의 두께는 제1 금속층(121a, 124a, 131a)의 두께(a)의 적어도 약 4배가 되도록 형성하며, 예컨대 제2 금속층(124b, 127b, 131b)을 약 2000Å의 두께로 형성하는 경우, 제1 금속층(124a, 127a, 131a)은 약 5Å 내지 500Å 이하로 형성한다. 상기 두께 비는 배선의 저저항성, 기판과의 접착성 및 일괄 식각을 위한 식각 조건을 함께 고려한 것으로, 제1 금속층(121a, 124a, 131a)이 5Å보다 적은 경우 기판(110)과 상부의 제2 금속층(121b, 124b, 131b)과 부분적으로 접촉하여 배선의 벗겨짐(peeling) 현상이 발생될 수 있고 제1 금속층(121a, 124a, 131a)이 더 두꺼운 경우 저저항성 배선으로의 이점이 감소되며 식각 공정이 추가되는 문제점이 있다. 상기 식각 공정으로, 복수의 게이트 전극(124)을 포함하는 게이트선(121) 및 게이트선(121)과 전기적으로 분리된 복수의 유지 전극선(131)을 형성한다.
그 다음, 도 10에 도시한 바와 같이, 게이트선(121)을 덮는 질화규소(SiNx) 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 진성 비정질 규소(a-Si), 불순물이 도핑된 비정질 규소(n+ a-Si)를 증착하여 진성 비정질 규소층(151), 불순물이 도핑된 비정질 규소층(161)을 순차적으로 적층한다. 진성 비정질 규소층(151)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소층(161)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
그런 다음 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 등으로 이루어지는 하부 금속층(171a) 및 상부 금속층(171b)을 형성한다. 그 다음, 상기 적층막을 인산 63중량%-70중량%, 질산 4중량%-8중량%, 아세트산 8중량%-11중량% 및 잔량의 탈염수를 포함하는 통합 식각액을 이용하여 일괄 식각한다.
그 다음, 상기 상부 금속층(171b) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
설명의 편의상, 배선이 형성될 부분의 금속층(171), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 진성 비정질 규소층(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소층(161), 진성 비정질 규소층(151)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소층(161), 진성 비정질 규소층(151)의 부분을 기타 부분(C)이라 한다.
감광막 패턴(52, 54) 중에서 박막 트랜지스터의 채널부(B)에 위치한 제1 부분(54)은 데이터선이 형성될 부분(A)에 위치한 부분보다 두께가 작게 형성하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 채널부(B)에 남아 있는 감광막(54)의 두께와 A 부분에 남아 있는 감광막(52)의 두께의 비는 후술할 식각 공정에서의 공정조건에 따라 다르게 하여야 하되, 제1 부분(54)의 두께를 제2 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투광 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 12a 및 도 12b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선 (171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161) 및 복수의 섬형 저항성 접촉층(165), 및 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151)을 형성한다.
이러한 구조를 형성하는 순서의 일례는 다음과 같다.
도 11에 도시한 바와 같이, 기타 영역(C)에 노출되어 있는 금속층(171)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소층(161)의 기타 부분(C)을 노출시킨다.
다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(161) 및 그 하부의 진성 비정질 규소층(151)을 제거함과 함께, 채널 부분(B)의 감광막(54)을 제거하여 하부의 금속층(174)을 노출시킨다.
채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(161) 및 진성 비정질 규소층(151)의 제거와 동시에 수행하거나 또는 별도로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 잔류물은 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.
여기서, 금속층(171)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(161)과 진성 비정질 규소층(151)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(171, 161, 151)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 수행할 수도 있으나, 반드시 연속 수행하여야 하는 것은 아니다.
그 다음 도 12a 및 도 12b에 도시한 바와 같이, 채널 부분(B)에 위치한 금속 층(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.
이 때 채널 부분(B)에 위치한 진성 비정질 규소층(154)의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이 때 어느 정도 식각될 수 있다.
이렇게 하면, 금속층(174) 각각이 소스전극(173)을 포함한 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소층(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다.
다음, 도 13a 및 도 13b에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 보호막(180)을 형성한다. 이때 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위를 단층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다.
그런 다음 보호막(180)을 사진 공정으로 식각하여 복수의 접촉구(185, 182)를 형성한다. 이때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있다.
이어, 도 7 및 도 8에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투 명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185, 182)를 통해 게이트선 및 데이터선의 한쪽 끝부분과 각각 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
[실시예 3]
본 실시예에서는 상술한 박막 트랜지스터 표시판의 실시예에 컬러 필터가 더 추가되는 구성을 보여준다.
도 14a는 본 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 14b는 도 14a의 XIVb-XIVb'선을 따라 자른 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(124)을 이룬다.
게이트선(121)은 알루미늄(Al) 또는 알루미늄에 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)으로 이루어진 제1 금속층(124a, 127a)과, 상기 제1 금속층(124a, 127a) 상부에 형성되며 구리(Cu)를 포함하는 제2 금속층(124b, 127b)으로 구성된다. 이 경우, 구리(Cu)로 이루어지는 금속층이 알루미늄(Al)을 포함한 금속층보다 두껍게 형성하며, 적어도 4배 이상 두껍게 형성하는 것이 바람직하다. 상기 알루미늄(Al) 금속층의 두께가 너무 얇은 경우 상부의 구리(Cu) 금속층과 기판이 부분적으로 접촉하여 구리(Cu) 금속층이 벗겨지는(peeling) 문제점이 발생할 수 있으며, 알루미늄(Al) 금속층의 두께가 너무 두꺼운 경우 구리(Cu) 금속층을 보다 두껍게 이용한 경우보다 비저항이 증가하는 문제점이 있다. 따라서, 본 발명에서는, 구리(Cu)를 포함하는 제2 금속층(124b, 127b)이 알루미늄(Al)을 포함하는 제1 금속층(124a, 127a)보다 약 4배 이상의 두께로 형성하는 것이 바람직하다. 예컨대 제2 금속층(124b, 127b)이 약 2000Å 정도의 두께를 가지는 경우, 알루미늄을 포함하는 제1 금속층(124a, 127a)은 최소 5Å 및 최대 500Å의 두께로 형성하는 것이 바람직하다.
제 1 금속층(124a, 127a)과 제 2 금속층(124b, 127b)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30 내지 80°이다.
저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 드레인 전극(175) 및 복수의 유지 축전기용 도전체(177)가 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 크롬(Cr), 티타늄(Ti), 은(Au), 몰리브덴(Mo), 탄탈륨(Ta), 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위의 금속층으로 형성될 수 있으며, 알루미늄이나 알루미늄 합금 등 알루미늄 계열 금속 따위의 금속층을 포함할 때는 이러한 금속층에 더하여 다른 물질 특히 ITO 또는 IZO와의 물리적, 화학적, 전기적 접촉 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어지는 다층막 구조로 형성될 수 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30° 내지 80°의 각도로 각각 경사져 있다.
저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
본 실시예에서는 실시예 1 및 2와 달리 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177) 상부에 컬러 필터(230R, 230G, 230B)가 형성되어 있다. 컬러 필터(230R, 230G, 230B)는 데이터선(171)에 의해 구획되는 화소 열을 따라 데이터선(171)과 나란한 방향으로 적, 녹, 청색 컬러 필터(230R, 230G, 230B)가 길게 뻗어 있으며, 화소 열에 교번하여 형성되어 있다.
여기서 적, 녹, 청색 컬러 필터(230R, 230G, 230B)는 외부 회로와 접합되는 게이트선(121) 또는 데이터선(171)의 끝부분에는 형성하지 않는다. 그리고, 이들 컬러 필터(230R, 230G, 230B)의 가장자리는 데이터선(171) 상부에서 중첩되어 있다. 이처럼 컬러 필터(230R, 230G, 230B)의 가장자리를 중첩하여 형성함으로써 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가지며, 데이터선(171)의 상부에서는 적, 녹, 청색의 컬러 필터를 함께 중첩하여 배치할 수도 있다.
또한, 컬러 필터(230R, 230G, 230B)의 하부 또는 상부에는 층간 절연막(801, 802)이 더 형성되어 있다. 층간 절연막(801, 802)은 컬러 필터(230R, 230G, 230B)의 안료가 반도체층(154) 또는 화소 전극(190)으로 유입되는 것을 방지한다.
상기 층간 절연막(801, 802)은 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소 따위로 이루어질 수 있다.
이와 같이, 컬러 필터가 박막 트랜지스터 표시판에 형성되면 상부 표시판에 블랙 매트릭스를 박막 트랜지스터 표시판에만 형성할 수 있으므로, 화소의 개구율이 증가될 수 있다.
상부 층간 절연막(802)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(185, 187, 182)가 형성되어 있다.
또한, 상부 층간 절연막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소전극(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 접촉구(185, 187, 182)를 통하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)과 접촉하고 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적?전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 다른 표시판 (도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
이하에서, 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다.
먼저, 도 15a 및 도 15b에서 보는 바와 같이, 투명 유리로 이루어진 절연 기판(110) 위에 알루미늄 또는 알루미늄 합금층으로 이루어지는 제1 금속층(124a, 127a)과, 상기 제1 금속층(124a, 127a)보다 두껍고 구리(Cu)를 포함하는 제2 금속층(124b, 127b)을 형성한다. 그 다음, 과산화수소(H2O2) 식각액 또는 인산(H3PO4) 50중량% 내지 80중량%, 질산(HNO3) 2중량% 내지 10중량%, 아세트산(CH3COOH) 2중량% 내지 15중량% 및 잔량의 탈염수(deionized water)를 포함하는 통합 식각액으로 상기 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)을 일괄 식각하여 게이트 전극(124)을 포함하는 게이트선(121)을 형성한다.
그리고 상기 게이트선(121) 위에 게이트 절연막(140), 반도체층(151, 154), 저항성 접촉층(161, 163, 165), 데이터선(171), 드레인 전극(175)을 형성한다.
그런 다음, 적(R), 녹(G), 청색(B) 안료를 포함하는 감광성 유기물질을 각각 차례로 도포하고 각각의 사진 공정을 통하여 적, 녹, 청색 컬러 필터(230R, 230G, 230B)를 차례로 형성한다. 이 때, 질화규소(SiNx) 또는 산화규소(SiO2) 등의 무기 물질을 적층하여 층간 절연막(801)을 형성한 후 컬러 필터를 형성할 수 있다. 상기 층간 절연막(801)은 컬러 필터의 안료로부터 반도체층(151, 154)을 보호하는 역할을 한다.
마스크를 이용한 사진 공정으로 적, 녹, 청색 컬러 필터(230R, 230G, 230B)를 형성할 때 드레인 전극(175) 및 유지 축전기용 도전체(177)와 대응하는 부분에 개구부(235, 237)를 형성한다.
이후, 도 16a 및 도 16b에 도시한 바와 같이, 컬러 필터(230R, 230G, 230B)의 상부에 4.0 이하의 저유전율을 가지는 유기 물질을 도포하여 층간 절연막(802)을 형성한다.
그런 다음 층간 절연막(802)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 개구부(235, 237)를 노출하는 접촉구(182, 185, 187)를 형성한다.
이후 도 14b에서 보는 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 사진 식각 공정으로 개구부(235, 237) 및 접촉구(185, 187)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.
[실시예 4]
본 실시예에서는 능동형 유기 발광 표시 장치(AM-OLED)용 박막 트랜지스터 표시판에 대하여 설명한다.
도 17은 본 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 18 및 도 19는 각각 도 17의 XVIII-XVIII' 선 및 XIX-XIX' 선을 따라 잘라 도시한 단면도이고, 도 20 및 도 21은 도 17의 XX-XX' 선 및 XXI-XXI' 선을 따라 잘라 도시한 단면도이다.
절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출되어 복수의 제1 게이트 전극(124a)을 이룬다. 또한 게이트선(121)과 동일한 층으로 제2 게이트 전극(124b)이 형성되어 있으며, 제2 게이트 전극(124b)에는 세로 방향으로 뻗은 유지 전극(133)이 연결되어 있다.
상기 게이트선(121)과 유지 전극(133)은 알루미늄(Al) 또는 알루미늄(Al)에 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)으로 이루어진 제1 금속층(124a', 124b')과, 상기 제1 금속층(124a', 124b') 상부에 형성된 것으로 구리(Cu)를 포함하는 제2 금속층(124a", 124b")으로 구성된다. 이 경우, 상기 제2 금속층(124a", 124b")은 제1 금속층(124a', 124b')보다 두껍게 형성되어 있다. 본 발명에서는, 저저항성, 접착성 및 일괄 식각 공정 등을 고려하여 구리(Cu)를 포함하는 제2 금속층(124a", 124b")이 알루미늄(Al)을 포함하는 제1 금속층(124a', 124b')보다 약 4배 이상의 두께로 형성하는 것이 바람직하다. 예컨대 제2 금속층(124a", 124b")이 약 2000Å 정도의 두께를 가지는 경우, 알루미늄을 포함하는 제1 금속층(124a', 124b')은 적어도 약 5Å 및 최대 약 500Å의 두께로 형성되는 것이 바람직하다.
게이트선(121)과 유지 전극(133)의 측면은 경사져 있으며 경사각은 기판(110)에 대하여 약 30도 내지 80도를 이룬다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 복수의 선형 반도체(151)와 섬형 반도체(154b)가 형성되어 있다. 선형 반도체(151)는 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부가 제1 게이트 전극(124a)을 향하여 뻗어 나와 제1 게이트 전극(124a)과 중첩하는 제1 채널부(154a)를 이루고 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 확장되어 있다. 섬형 반도체(154b)는 제2 게이트 전극(124b)과 교차하는 제2 채널부를 포함하고, 유지 전극(133)과 중첩하는 유지 전극부(157)를 가진다.
선형 반도체(151) 및 섬형 반도체(154b)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(161, 165a, 163b, 165b)이 형성되어 있다. 선형 접촉층(161)은 복수의 돌출부(163a)를 가지고 있으며, 이 돌출부(163a)와 섬형 접촉층(165a)은 쌍을 이루어 선형 반도체(151)의 돌출부(154a) 위에 위치한다. 또한, 섬형 접촉층(163b, 165b)은 제2 게이트 전극(124b)을 중심으로 마주하여 쌍을 이루며 섬형 반도체(154b) 상부에 위치되어 있다.
반도체(151, 154b)와 저항성 접촉층(161, 165a, 163b, 165b)의 측면 역시 경사져 있으며 경사각은 약 30도 내지 80도이다.
저항성 접촉층(161, 165a, 163b, 165b) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(171)과 복수의 제1 드레인 전극(175a), 복수의 전원선(172) 및 제 2 드레인 전극(175b)이 형성되어 있다.
데이터선(171) 및 전원선(172)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압과 전원 전압을 각각 전달한다. 각 데이터선(171)에서 제1 드레인 전극(175a)을 향하여 뻗은 복수의 가지가 제1 소스 전극(173a)을 이루며 각 전원선(172)에서 제2 드레인 전극(175b)을 향하여 뻗은 복수의 가지가 제2 소스 전극(173b)을 이룬다. 한 쌍의 제1 및 제2 소스 전극(173a, 173b)과 제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있으며 각각 제1 및 제2 게이트 전극(124a, 124b)에 대하여 서로 반대쪽에 위치되어 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 선형 반도체(151)의 돌출부(154a)와 함께 스위칭용 박막 트랜지스터를 이루며, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 섬형 반도체(154b)와 함께 구동용 박막 트랜지스터를 이룬다. 이 때, 전원선(172)은 섬형 반도체(154b)의 유지 전극부(157)와 중첩되어 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 텅스텐(W) 등으로 이루어질 수 있으며, 약 30도 내지 80도의 경사각을 가지도록 형성되어 있다.
저항성 접촉층(161, 163b, 165a, 165b)은 그 하부의 선형 반도체(151) 및 섬형 반도체(154b)와 그 상부의 데이터선(171), 제1 드레인 전극(175a, 175b), 전원선(172) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이, 데이터선(171) 및 제 1 드레인 전극(175a)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만, 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)으로 인한 단차 부분에서 데이터선(171)이 단선되는 것을 방지한다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b) 및 전원선(172)과 노출된 반도체(151, 154b) 부분의 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기물질 또는 플라스마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)을 유기 물질로 형성하는 경우에는 선형 반도체(151) 및 섬형 반도체(154b)가 노출된 부분에 유기 물질이 직접 접촉하는 것을 방지하기 위하여 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 무기절연막을 추가로 형성할 수 있다.
보호막(180)에는 제1 드레인 전극(175a), 제2 게이트 전극(124b), 제2 드레인 전극(175b) 및 게이트선의 확장부(125)와 데이터선의 확장부(179)를 각각 드러내는 복수의 접촉구(185, 183, 181. 182, 189)가 형성되어 있다.
여기서 보호막(180)에 형성되어 있는 데이터선(171) 및 게이트선(121)의 확장부(125, 179)를 노출시키는 접촉구(182, 189)는 외부의 구동 회로 출력단과 데이터선(171) 및 게이트선(121)의 확장부(125, 179)를 연결하기 위한 것이다. 이 때, 구동회로 출력단과 게이트선(121) 및 데이터선(171)의 확장부(125, 179) 사이에는 이방성 도전필름이 놓여 물리적 접착과 전기적 연결을 도모한다. 그러나, 기판(110)의 상부에 구동회로를 직접 형성하는 경우에는 게이트선(121)과 데이터선(171)은 구동회로의 출력단과 연결된 상태로 형성되므로 별도의 접촉구는 불필요하다. 경우에 따라서는, 게이트 구동회로는 기판(110)에 직접 형성하고 데이터 구동 회로는 별도 칩 형태로 실장할 수도 있는데, 이 경우에는 데이터선(171)의 확장부(179)를 노출하는 접촉구(189)만 형성한다. 접촉구(185, 183, 181. 182, 189)는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(124b) 및 게이트선의 확장부(125)와 데이터선의 확장부(179)를 드러낸다.
보호막(180) 위에는 복수의 화소 전극(190), 복수의 연결부재(192) 및 복수의 접촉 보조 부재(196, 198)가 형성되어 있다.
화소 전극(191)은 접촉구(185)를 통하여 제2 드레인 전극(175b)과 각각 물리적?전기적으로 연결되어 있으며, 연결부재(192)는 접촉구(181, 183)를 통하여 제1 드레인 전극(175a)과 제2 게이트 전극(124b)을 연결한다. 접촉 보조 부재(196, 198)는 접촉 구멍(182, 189)을 통하여 게이트선의 확장부(125) 및 데이터선의 확장부(179)에 각각 연결되어 있다.
화소 전극(190), 연결 부재(192) 및 접촉 보조 부재(196, 198)는 ITO 또는 IZO로 이루어져 있다.
보호막(180) 상부에는, 유기 절연 물질 또는 무기 절연 물질로 이루어져 있으며 유기 발광 셀을 분리시키기 위한 격벽(803)이 형성되어 있다. 격벽(803)은 화소 전극(190) 가장자리 주변을 둘러싸서 유기발광층(70)이 충진될 영역을 한정한 다.
격벽(803)에 둘러싸인 화소 전극(191) 위의 영역에는 유기발광층(70)이 형성되어 있다. 유기발광층(70)은 적색(R), 녹색(G), 청색(B) 중 어느 하나의 빛을 내는 유기물질로 이루어지며, 적색, 녹색 및 청색의 유기발광층(70)이 순서대로 반복적으로 배치되어 있다.
격벽(803) 위에는, 격벽(803)과 동일한 모양의 패턴으로 이루어져 있으며 낮은 비저항을 가지는 도전 물질로 이루어진 보조 전극(272)이 형성되어 있다. 보조 전극(272)은 이후에 형성되는 공통 전극(270)과 접촉하여 공통 전극(270)의 저항을 감소시키는 역할을 한다.
격벽(803), 유기발광층(70) 및 보조 전극(272) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 알루미늄 등의 낮은 저항성을 가지는 금속으로 이루어져 있다. 여기서는 배면 발광형 유기 발광 표시 장치를 예시하고 있으나, 전면 발광형 유기 발광 표시 장치 또는 양면 발광형 유기 발광 표시 장치의 경우에는 공통 전극(270)을 ITO 또는 IZO 등의 투명한 도전 물질로 형성한다.
도 17 내지 도 21에 도시한 유기 발광 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 22 내지 도 33b 및 도 17 내지 도 21을 참조하여 상세히 설명한다.
도 22, 도 24, 도 26, 도 28, 도 30, 도 32는 도 17 내지 도 21의 박막 트랜지스터 표시판의 제조 방법에서 중간 단계를 도시한 배치도이고, 도 23a, 도 23b 및 도 23c는 도 22에서 XXIIIa-XXIIIa'선, XXIIIb-XXIIIb'선 및 XXIIIc-XXIIIc'선 을 따라 잘라 도시한 단면도이고, 도 25a, 도 25b 및 도 25c는 도 24에서 XXVa-XXVa'선, XXVb-XXVb'선 및 XXVc-XXVc'선을 따라 잘라 도시한 단면도이고, 도 27a, 도 27b, 도 27c 및 도 27d는 도 26에서 XXVIIa-XXVIIa'선, XXVIIb-XXVIIb'선, XXVIIc-XXVIIc'선 및 XXVIId-XXVIId'선을 따라 잘라 도시한 단면도이고, 도 29a, 도 29b, 도 29c 및 도 29d는 도 28에서 XXIXa-XXIXa'선, XXIXb-XXIXb'선, XXIXc-XXIXc'선 및 XXIXd-XXIXd'선을 따라 잘라 도시한 단면도이고, 도 31a, 도 31b, 도 31c 및 도 31d는 도 30에서 XXXIa-XXXIa'선, XXXIb-XXXIb'선, XXXIc-XXXIc'선 및 XXXId-XXXId'선을 따라 잘라 도시한 단면도이고, 도 33a 및 도 33b는 도 32에서 XXXIIIa-XXXIIIa'선 및 XXXIIIb-XXXIIIb'선을 따라 잘라 도시한 단면도이다.
먼저, 도 22 내지 도 23c에서 보는 바와 같이, 투명 유리 등으로 이루어진 절연 기판(110) 위에 게이트용 금속층을 적층한다. 금속층은 공동 스퍼터링(Co-sputtering)으로 형성하는데, 본 실시예에서 공동 스퍼터링의 타겟으로 알루미늄(Al) 또는 네오디뮴(Nd)이 첨가된 알루미늄 합금(AlNd)과 구리(Cu)를 사용한다.
공동 스퍼터링으로 알루미늄(Al) 또는 알루미늄 합금을 포함하는 제1 금속층(124a', 124b')과 구리(Cu)를 포함하는 제2 금속층(124a", 124b")을 순차적으로 적층한다. 이 경우, 상기 제2 금속층(124a", 124b")은 제1 금속층(124a', 124b')보다 높은 두께로 형성한다. 예컨대, 제2 금속층(124a", 124b")은 약 2000Å, 제1 금속층(124a', 124b')은 약 300Å의 두께로 형성한다. 그 다음, 과산화수소(H2O2) 식각액 또는 인산(H3PO4) 50중량% 내지 80중량%, 질산(HNO3) 2중량% 내지 10중량%, 아세트산(CH3COOH) 2중량% 내지 15중량% 및 잔량의 탈염수(deionized water)를 포함하는 통합 식각액으로 상기 제1 금속층(124a', 124b') 및 제2 금속층(124a", 124b")을 일괄 식각하여 복수의 제1 게이트 전극(124a)을 포함하는 게이트선(121)과 제2 게이트 전극(124b) 및 유지 전극(133)을 형성한다.
그 다음, 도 25 내지 도 26c에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층, 불순물 비정질 규소층의 삼층막을 연속하여 적층하고, 불순물 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 선형 불순물 반도체(164)와 복수의 돌출부(154a)를 각각 포함하는 선형 반도체(151) 및 섬형 반도체(154b)를 형성한다. 게이트 절연막(140)의 재료로는 질화규소(SiNx)가 바람직하며, 적층온도는 약 250℃~500℃, 두께는 약 2,000Å～5,000Å 정도가 바람직하다.
다음, 도 26 내지 도 27d에 도시한 바와 같이, 복수의 제1 소스 전극(173a)을 가지는 복수의 데이터선(171), 복수의 제1 및 제2 드레인 전극(175a, 175b) 및 복수의 제2 소스 전극(173b)을 가지는 전원선(172)을 형성한다.
이어, 데이터선(171), 전원선(172) 및 제1 및 제2 드레인 전극(175a, 175b) 상부의 감광막을 제거하거나 그대로 둔 상태에서, 노출된 불순물 반도체(164) 부분을 제거함으로써 복수의 돌출부(163a)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161)와 복수의 섬형 저항성 접촉층(165a, 165b, 163b)을 완성하는 한편, 그 아래의 선형 진성 반도체(151) 및 섬형 진성 반도체(154b) 일부분을 노출시킨다.
이어, 진성 반도체(151, 154b)의 노출된 표면을 안정화시키기 위하여 산소 (O2) 플라스마를 뒤이어 실시하는 것이 바람직하다.
다음으로, 도 28 내지 도 29d에서 보는 바와 같이, 유기 절연 물질 또는 무기 절연 물질을 도포하여 보호막(180)을 형성하고, 사진 공정으로 건식 식각하여 복수의 접촉구(189, 185, 183, 181, 182)를 형성한다. 접촉구(181, 182, 185, 183, 189)는 제1 및 제2 드레인 전극(175a, 175b), 제2 게이트 전극(124b)의 일부, 게이트선의 확장부(125) 및 데이터선의 확장부(179)를 드러낸다.
다음, 도 31 내지 도 32d에 도시한 바와 같이, 화소 전극(190), 연결 부재(192) 및 접촉 보조 부재(196, 198)를 ITO 또는 IZO로 형성한다.
이어, 도 32 내지 36에서 보는 바와 같이, 하나의 마스크를 이용한 사진 식각 공정으로 격벽(803)과 보조 전극(272)을 형성하고, 도 22 내지 도 24에 도시한 바와 같이 유기 발광층(70)과 공통 전극(270)을 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 본 발명에 따른 박막 트랜지스터 표시판은 알루미늄을 포함하는 제1 금속층 및 구리를 포함하며 상기 제1 금속층보다 두꺼운 제2 금속층으로 구성되는 게이트 배선을 포함함으로써 우수한 저저항성 및 기판 접착성을 구비하는 한편 한 번의 식각 공정으로 식각 속도가 다른 두 금속을 동시에 식각할 수 있다.

Claims (20)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있으며, 알루미늄(Al)을 포함하는 제1 금속층,
    상기 제1 금속층 위에 위치하며, 상기 제1 금속층보다 두껍고 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선,
    상기 소스 전극과 마주하고 있는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막, 및
    상기 보호막 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고,
    상기 제2 금속층의 두께는 상기 제1 금속층의 두께의 4배 이상이며, 상기 제1 금속층과 상기 제2 금속층은 일괄 식각되는 박막 트랜지스터 표시판.
  2. 삭제
  3. 제1항에서, 상기 제1 금속층은 5Å 이상의 두께를 가지는 박막 트랜지스터 표시판.
  4. 제3항에서, 상기 제1 금속층은 5Å 내지 500Å의 두께를 가지는 박막 트랜지스터 표시판.
  5. 제1항에서, 상기 제1 금속층은 알루미늄(Al)에 네오디뮴(Nd)이 첨가된 알루미늄 합금으로 이루어지는 박막 트랜지스터 표시판.
  6. 제1항에서, 상기 데이터선은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 텅스텐(W)으로 이루어진 군에서 선택된 하나 이상으로 형성되는 박막 트랜지스터 표시판.
  7. 제1항에서, 상기 화소 전극은 ITO 또는 IZO로 이루어지는 박막 트랜지스터 표시판.
  8. 제1항에서, 상기 절연 기판 위에 형성되며 상기 화소 전극 아래에 위치하는 컬러 필터를 더 포함하는 박막 트랜지스터 표시판.
  9. 절연 기판 위에 알루미늄(Al)을 포함하는 제1 금속층 및 상기 제1 금속층 위에 상기 제1 금속층보다 두껍고 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계,
    상기 반도체층 및 상기 저항성 접촉층을 식각하여 패턴 형성하는 단계,
    상기 절연막 및 상기 저항성 접촉층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극을 형성하는 단계,
    상기 데이터선 위에 상기 드레인 전극을 노출하는 접촉구를 포함하는 보호막을 형성하는 단계, 및
    상기 보호막 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 제2 금속층의 두께는 상기 제1 금속층의 두께의 4배 이상으로 형성하며,
    상기 게이트선을 형성하는 단계는 상기 제1 금속층과 상기 제2 금속층을 동일한 식각액을 사용하여 식각하는 박막 트랜지스터 표시판의 제조 방법.
  10. 삭제
  11. 제9항에서, 상기 게이트선을 형성하는 단계는 과산화수소(H2O2)를 포함하는 식각액을 이용하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서, 상기 식각액은 과산화수소(H2O2)에 인산, 질산 및 아세트산 중 하나 이상을 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제10항에서, 상기 게이트선을 형성하는 단계는 인산, 질산 및 아세트산을 포함하는 식각액을 이용하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서, 상기 식각액은 50중량% 내지 80중량%의 인산, 2중량% 내지 10중량%의 질산 및 2중량% 내지 15중량%의 아세트산을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 삭제
  16. 제9항에서, 상기 데이터선 및 상기 반도체층은 서로 다른 두께를 가지는 감광막 패턴을 이용하여 패터닝하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 상부에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
  18. 제9항에서, 상기 보호막 형성 단계 전에 컬러 필터를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 절연 기판 위에 형성되어 있으며 알루미늄(Al)을 포함하는 제1 금속층 및 상기 제1 금속층 위에 위치하며 상기 제1 금속층보다 두껍고 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 및 상기 반도체층 위에 형성되어 있는 데이터선, 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선 위에 형성되어 있으며 접촉구를 가지는 보호막 및 상기 보호막 위에 상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하는 박막 트랜지스터 표시판,
    상기 박막 트랜지스터 표시판과 대향하고 있으며 제2 절연 기판 위에 형성되어 있는 공통 전극을 포함하는 컬러 필터 표시판, 및
    상기 박막 트랜지스터 표시판과 상기 컬러 필터 표시판 사이에 주입되어 있는 액정층을 포함하고,
    상기 제2 금속층의 두께는 상기 제1 금속층의 두께의 4배 이상이고, 상기 제1 금속층과 상기 제2 금속층은 일괄 식각되는 액정 표시 장치.
  20. 절연 기판 상부에 다결정 규소 또는 비정질 규소로 이루어져 있는 제1 및 제2 채널부를 각각 가지는 제1 반도체 및 제2 반도체,
    상기 제1 채널부와 중첩하며 알루미늄(Al)을 포함하는 제1 금속층 및 상기 제1 금속층 위에 위치하며 상기 제1 금속층보다 두껍고 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 제1 게이트 전극을 포함하는 게이트선,
    상기 제2 채널부와 중첩하는 제2 게이트 전극,
    상기 제1 반도체 및 상기 제2 반도체와 상기 제1 게이트 전극 및 상기 제2 게이트 전극 사이에 형성되어 있는 게이트 절연막,
    상기 제1 반도체와 접하고 있는 제1 소스 전극을 가지는 데이터선,
    상기 제1 채널부를 중심으로 제1 소스 전극과 마주하며 상기 제1 채널부와 접하며 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극,
    상기 제2 채널부와 접하는 제2 소스 전극을 가지는 전원 전압선,
    상기 제2 채널부를 중심으로 상기 제2 소스 전극과 마주하는 제2 드레인 전극,
    상기 제2 드레인 전극과 연결되어 있으며, 상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 배치되어 있는 화소 전극,
    상기 화소 영역의 상기 화소 전극을 드러내는 개구부를 가지는 격벽,
    상기 격벽 상부에 형성되어 있으며 상기 격벽과 동일한 모양으로 이루어진 보조 전극,
    상기 화소 전극 상부의 상기 개구부에 형성되어 있는 유기 발광층,
    상기 보조 전극 및 상기 유기 발광층을 덮고 있는 공통 전극, 및
    상기 게이트선의 확장부 및 데이터선의 확장부와 연결되어 있는 접촉 보조 부재를 포함하고,
    상기 제2 금속층의 두께는 상기 제1 금속층의 두께의 4배 이상이며, 상기 제1 금속층과 상기 제2 금속층은 일괄 식각되는 유기 발광 표시 소자.
KR1020040085683A 2004-10-26 2004-10-26 박막 트랜지스터 표시판 및 그 제조 방법 KR101122228B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040085683A KR101122228B1 (ko) 2004-10-26 2004-10-26 박막 트랜지스터 표시판 및 그 제조 방법
US11/249,500 US7352004B2 (en) 2004-10-26 2005-10-14 Thin film transistor array panel and method for manufacturing the same
US12/031,121 US7767478B2 (en) 2004-10-26 2008-02-14 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085683A KR101122228B1 (ko) 2004-10-26 2004-10-26 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060036633A KR20060036633A (ko) 2006-05-02
KR101122228B1 true KR101122228B1 (ko) 2012-03-19

Family

ID=36260786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085683A KR101122228B1 (ko) 2004-10-26 2004-10-26 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7352004B2 (ko)
KR (1) KR101122228B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100606962B1 (ko) * 2000-12-23 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20060042425A (ko) * 2004-11-09 2006-05-15 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100685804B1 (ko) * 2004-12-14 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
US8293590B2 (en) * 2007-09-05 2012-10-23 Sharp Kabushiki Kaisha Active matrix substrate in a display device and method for manufacturing active matrix substrate
KR101485585B1 (ko) * 2008-02-14 2015-01-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
KR100936881B1 (ko) * 2008-11-26 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8270178B2 (en) * 2010-03-22 2012-09-18 Au Optronics Corporation Active device array substrate
KR101182232B1 (ko) * 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101764902B1 (ko) * 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US20150221773A1 (en) * 2012-09-05 2015-08-06 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
US10181573B2 (en) 2014-07-11 2019-01-15 Lg Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102545253B1 (ko) * 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US11361970B2 (en) * 2017-08-17 2022-06-14 Semiconductor Components Industries, Llc Silicon-on-insulator die support structures and related methods
JPWO2020012276A1 (ja) * 2018-07-09 2021-08-12 株式会社半導体エネルギー研究所 半導体装置
CN112185891B (zh) * 2020-09-28 2023-05-30 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112017593A (zh) * 2020-09-28 2020-12-01 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057029A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 저 저항 배선을 갖는 박막 트랜지스터 액정표시장치 제조방법
KR20040017078A (ko) * 2002-08-20 2004-02-26 엘지.필립스 엘시디 주식회사 액정표시장치용 배선 형성방법
KR20040020604A (ko) * 2002-08-31 2004-03-09 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208400B1 (en) 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
JPH10253976A (ja) 1997-03-12 1998-09-25 Toshiba Corp 液晶表示素子
GB2341477B (en) * 1998-09-10 2002-12-24 Sharp Kk Electrode substrate, manufacturing method thereof, and liquid crystal display element
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100456137B1 (ko) 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100615437B1 (ko) 2001-12-12 2006-08-25 엘지.필립스 엘시디 주식회사 배리어층을 가지는 구리 배선의 식각 방법
KR100813005B1 (ko) 2001-12-12 2008-03-14 엘지.필립스 엘시디 주식회사 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법
KR100412619B1 (ko) 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057029A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 저 저항 배선을 갖는 박막 트랜지스터 액정표시장치 제조방법
KR20040017078A (ko) * 2002-08-20 2004-02-26 엘지.필립스 엘시디 주식회사 액정표시장치용 배선 형성방법
KR20040020604A (ko) * 2002-08-31 2004-03-09 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
US7767478B2 (en) 2010-08-03
US20060091396A1 (en) 2006-05-04
US7352004B2 (en) 2008-04-01
US20080138942A1 (en) 2008-06-12
KR20060036633A (ko) 2006-05-02

Similar Documents

Publication Publication Date Title
KR101122228B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101061850B1 (ko) 박막 트랜지스터 표시판 및 그 제조방법
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
TWI383447B (zh) 用於導電材料之蝕刻劑以及使用該蝕刻劑製造薄膜電晶體陣列面板之方法
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
EP1646076B1 (en) Manufacturing method of a thin film transistor array panel
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR20080076459A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
JP2005173606A (ja) 薄膜トランジスタ表示板とその製造方法
KR101051004B1 (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20020017440A (ko) 액정표시장치 제조방법
KR20060070333A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20010109789A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060067334A (ko) 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9