KR20060036634A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060036634A KR20060036634A KR1020040085684A KR20040085684A KR20060036634A KR 20060036634 A KR20060036634 A KR 20060036634A KR 1020040085684 A KR1020040085684 A KR 1020040085684A KR 20040085684 A KR20040085684 A KR 20040085684A KR 20060036634 A KR20060036634 A KR 20060036634A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal layer
- electrode
- gate
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 239000010949 copper Substances 0.000 claims abstract description 71
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052802 copper Inorganic materials 0.000 claims abstract description 46
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 35
- 239000011733 molybdenum Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 230000001681 protective effect Effects 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 155
- 239000003990 capacitor Substances 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000004020 conductor Substances 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 238000003860 storage Methods 0.000 description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Abstract
절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 몰리브덴(Mo)을 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막, 및 상기 접촉구를 통해 상기 제1 금속층 및 제2 금속층과 접촉하는 화소 전극을 포함하는 박막 트랜지스터 표시판을 제공함으로써 배선의 저저항성 및 박막 트랜지스터 표시판의 신뢰성을 확보할 수 있다.
박막 트랜지스터, 몰리브덴, 구리, 비저항, 식각
Description
도 1은 본 발명의 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 순차적으로 나열한 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이다.
*도면의 주요부분에 대한 부호의 설명
110:절연 기판 121:게이트선
124:게이트 전극 127:확장부
140:게이트 절연막 150:진성 비정질 규소층
160:불순물 비정질 규소층 171:데이터선
173:소스 전극 175:드레인 전극
177:유지 축전기용 도전체 180:보호막
182, 185, 187, 189:접촉구 190:화소 전극
196, 198:접촉 보조 부재
본 발명은 박막 트랜지스터 액정 표시 장치(TFT-LCD) 또는 유기 발광 표시 소자(OLED) 등에서 사용되는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬(matrix)의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 표시판에 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 배선의 재료로서 일반적으로 크롬(Cr) 등이 이용된다.
그러나, 액정 표시 장치의 면적이 점점 대형화되는 추세에 따라 배선의 길이가 점점 길어지게 되고, 이에 따라 기존의 크롬 배선을 이용하는 경우 상대적으로 높은 저항에 의해 신호 지연 등의 문제가 발생한다.
이러한 문제점을 극복하기 위하여, 낮은 비저항을 가지는 구리(Cu)가 대면적 액정 표시 장치에 적용하기에 적합한 금속으로 알려져 있지만, 구리(Cu)는 유리 기판과의 접착성(adhesion) 및 식각 공정의 어려움 등에 따라 단독으로 배선에 이용하기에는 신뢰성이 취약한 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 저저항성 및 신 뢰성을 개선시킬 수 있는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
상기 과제를 해결하기 위하여, 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층, 상기 게이트 절연막 및 반도체층 위에 형성되어 있으며 몰리브덴(Mo)을 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 상기 데이터선 및 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막, 및 상기 접촉구를 통해 상기 제1 금속층 및 제2 금속층에 접촉하는 화소 전극을 포함한다.
또한, 상기 박막 트랜지스터 표시판에서 상기 화소 전극은 상기 드레인 전극을 이루는 제1 금속층 및 제2 금속층의 에지부와 접촉되어 있다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계, 상기 반도체층 및 저항성 접촉층을 식각하여 패턴 형성하는 단계, 상기 절연막 및 저항성 접촉층 위에 몰리브덴(Mo)을 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층을 적층하고 사진 식각하여 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 상기 데이터선 위에 보 호막을 형성하고 상기 보호막 내에 상기 드레인 전극을 노출하는 접촉구를 형성하는 단계, 및 상기 보호막 위에 상기 접촉구를 통해 상기 제1 금속층 및 제2 금속층에 접촉하는 화소 전극을 형성하는 단계를 포함한다.
또한, 상기 박막 트랜지스터 표시판의 제조 방법에서, 상기 접촉구는 드레인 전극을 이루는 상기 제1 금속층 및 제2 금속층의 에지부를 노출하도록 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이루며, 또 다른 일부는 외부로부터의 게이트 신호를 게이트선(121)으로 전달하기 위한 접촉부를 가질 수 있으며 이 때 게이트선(121)의 끝부분(129)은 다른 부분보다 넓은 폭을 가지는 것이 바람직하다.
상기 게이트선(121)은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 등으로 이루어질 수 있다. 또한, 도 2에서 보는 바와 같이, 상이한 두 금속으로 이루어진 이중층으로 형성될 수 있으며, 이 경우 하부층(124a, 127a)은 예컨대 알루미늄(Al) 또는 구리(Cu) 등과 같이 비저항이 낮은 금속으로 형성되어 있고 상부층(124b, 127b)은 접촉 특성이 우수한 몰리브덴(Mo) 등의 다른 금속으로 형성되어 있다.
상기 게이트선(121)의 측면은 약 30 내지 80도의 경사각을 가지도록 형성되어 있다.
상기 게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154) 가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 이루어진 복수의 섬형 저항성 접촉층(ohmic contact)(163, 165)이 형성되어 있다. 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 그 경사각은 기판(110)에 대해서 약 30 내지 80°이다.
저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 한 쌍의 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)는 몰리브덴(Mo)을 포함하는 제1 금속층(173a, 175a, 177a, 171a)과 구리(Cu)를 포함하는 제2 금속층(173b, 175b, 177b, 171b)으로 형성 되어 있다.
일반적으로, 몰리브덴(Mo)과 구리(Cu)는 상이한 식각 속도를 가지기 때문에 상기 두 금속층을 한번에 식각하는 경우 양호한 프로파일(profile)을 얻기가 곤란하다. 즉, 몰리브덴(Mo)이 구리(Cu)에 비하여 낮은 식각 속도를 가지기 때문에, 동일한 식각액으로 식각하는 경우 구리층에 비하여 몰리브덴층이 덜 식각된다. 따라서, 도 2에서 보는 바와 같이, 몰리브덴(Mo)을 포함하는 제1 금속층(173a, 175a, 177a, 171a)이 구리(Cu)를 포함하는 제2 금속층(173b, 175b, 177b, 171b)보다 더 넓은 폭으로 남아있게 되고, 그에 따라 제1 금속층(173a, 175a, 177a, 171a)의 에지부는 제2 금속층(173b, 175b, 177b, 171b)으로 덮히지 않고 노출되어 있다. 상기 에지부는 이후 공정에서 화소 전극과 접촉하게 된다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성되어 있다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 전술 한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 노출된 반도체층(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라스마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위로 이루어진 보호막(passivation layer)(180)이 단일층 또는 복수층으로 형성되어 있다. 예컨대, 유기 물질로 형성하는 경우에는 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분을 각각 드러내는 복수의 접촉구(contact hole)(185, 187, 182)가 형성되어 있다. 또한, 게이트선(121)의 끝부분(129)을 외부의 구동 회로와 연결하기 위한 접촉부를 가지는데, 또 다른 접촉구(181)가 게이트 절연막(140)과 보호막(180)을 관통하여 게이트선(121)의 끝부분을 드러낸다. 상기 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)의 끝 부분을 각각 드러내는 접촉구(185, 187, 182)는 몰리브덴(Mo)을 포함하는 제1 금속층(173a, 175a, 177a, 171a)과 구리(Cu)를 포함하는 제2 금속층(173b, 175b, 177b, 171b)으로 이루어지는 드레 인 전극(175), 유전 축전기용 도전체(177) 및 데이터선(171)의 에지부와 연결되는 위치에 형성되어 있다. 이 경우, 전술한 바와 같이 제1 금속층(173a, 175a, 177a, 171a)이 제2 금속층(173b, 175b, 177b, 171b)보다 넓은 폭으로 형성되어 있기 때문에, 상기 접촉구(185, 187, 182)는 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층(173b, 175b, 177b, 171b)을 동시에 노출시키게 된다.
상기 보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187, 182)를 통하여 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선(171)과 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다. 이 경우, 상기 접촉구(185, 187, 182)가 몰리브덴(Mo)을 포함하는 제1 금속층(173a, 175a, 177a, 171a)과 구리(Cu)를 포함하는 제2 금속층(173b, 175b, 177b, 171b)으로 이루어지는 드레인 전극(175), 유전 축전기용 도전체(177) 및 데이터선(171)의 에지부와 연결되는 위치에 형성되어 있기 때문에, 상기 화소 전극(190)은 상기 접촉구(185, 187, 182)를 통하여 상기 제2 금속층(173b, 175b, 177b, 171b) 및 상기 제2 금속층(173b, 175b, 177b, 171b)으로 덮이지 않고 노출되어 있는 제1 금속층(173a, 175a, 177a, 171a)의 에지부와 동시에 접촉하게 된다.
일반적으로, 구리(Cu)는 저저항성의 이점이 있는 반면, 공기 중의 산소와 접 촉하여 쉽게 산화되는 문제점이 있다. 따라서, 데이터선을 구리로 형성하는 경우, 구리로 이루어지는 데이터선과 상부의 ITO 또는 IZO로 이루어지는 화소 전극 사이에 전류가 흐르게 되고, 전자 이동성(electro-migration)에 의해 화소 전극 내의 산소가 구리층으로 확산될 수 있다. 이러한 현상에 따라, 구리층 내에 산소 함유량이 높아지게 되면 데이터선의 전체 저항이 높아지게 되어 박막 트랜지스터 표시판의 신뢰성이 급격하게 저하되는 문제점이 발생한다. 이러한 문제점을 개선하기 위하여, 본 발명에서는 몰리브덴(Mo)을 포함하는 제1 금속층(173a, 175a, 177a, 171a) 및 구리(Cu)를 포함하는 제2 금속층(173b, 175b, 177b, 171b)을 상부의 화소 전극과 동시에 접촉시키는 구성을 포함한다. 일반적으로 이종 금속으로 이루어지는 이중층인 경우, 전류는 두 금속 중 저항이 낮은 부분으로 흐르게 된다. 따라서, 몰리브덴을 포함하는 제1 금속층(173a, 175a, 177a, 171a) 및 상기 몰리브덴보다 낮은 비저항을 가지는 구리를 포함하는 제2 금속층(173b, 175b, 177b, 171b)으로 데이터선이 이루어지는 경우, 초기에는 저항이 낮은 제2 금속층(173b, 175b, 177b, 171b)을 통하여 전류가 흐르는 한편, 일정 시간이 경과한 후 전자 이동성에 의해 구리가 산화되어 제2 금속층(173b, 175b, 177b, 171b)의 접촉 저항성이 높아지는 경우 상대적으로 저항이 낮은 제1 금속층(173a, 175a, 177a, 171a)을 통하여 전류가 흐르게 된다. 이와 같이, 화소 전극이 몰리브덴을 포함하는 제1 금속층(173a, 175a, 177a, 171a) 및 구리를 포함하는 제2 금속층(173b, 175b, 177b, 171b)과 동시에 접촉되는 구성을 가짐으로써 구리가 산화되어 저항이 증가하는 경우에도 신뢰성의 저하를 최소화할 수 있다.
데이터 전압이 인가된 상기 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한 전술한 바와 같이, 화소 전극(190)과 공통 전극은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.
저유전율 유기물질로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이트선(121) 및 데이터선(171)의 끝 부분과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)의 끝 부분과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 2에 도시한 상기 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법의 중간 단계에서의 박막 트랜지스터 표시판을 순차적으로 나열한 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6b는 도 6a의 VIb-VIb'선을 따라 자른 단면도이다.
먼저, 도 3a 및 도 3b에 도시한 바와 같이, 투명 유리 등의 절연 기판(110) 위에 금속층을 형성한다.
상기 금속층은 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 또는 텅스텐(W) 등으로 형성할 수 있다. 또한, 도 3b에서 보는 바와 같이, 상기 금속 중 두 금속을 순차적으로 적층한 이중층으로 형성할 수 있다. 이중층으로 형성하는 경우 공동 스퍼터링(Co-sputtering)을 이용한다. 본 발명의 실시예에서는 공동 스퍼터링의 타겟으로, 알루미늄(Al) 또는 알루미늄(Al)에 네오디뮴(Nd)이 소정량 첨가된 알루미늄 합금(AlNd)과 몰리브덴(Mo)을 사용한다. 여기서, 상기 알루미늄 합금은 네오디뮴(Nd)을 2at% 정도 함유한 Al-Nd 스퍼터링 표적을 이용하는 것이 바람직하다.
이후 상기 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)을 한번에 식각하여 복수의 게이트 전극(124)과 복수의 확장부(127)를 포함하는 게이트선(121) 을 형성한다. 이 때 사용하는 식각액으로는, 과산화수소(H2O2) 식각액 또는 인산 50-80%, 질산 2-10%, 아세트산 2-15% 및 잔량의 탈염수를 포함하는 통합 식각액을 사용한다.
상기 식각 공정으로, 제1 금속층(124a, 127a) 및 제2 금속층(124b, 127b)을 한번에 식각하여 약 30 내지 80도의 경사각을 가지는 게이트 전극(124) 및 복수의 확장부(127)를 포함하는 게이트선(121)을 형성한다.
다음 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 약 2,000 내지 5,000Å 정도인 것이 바람직하다.
그리고 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon) 및 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)의 삼층막을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151)을 형성한다.
다음, 도 5a 및 도 5b에 도시한 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 공동 스퍼터링 등의 방법으로 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층(173b, 175b, 177b, 171b)을 형성한다. 본 발명의 실시예에서, 상기 제1 금속층(173a, 175a, 177a, 171a)은 몰리브덴(Mo)을 포함하고, 상기 제2 금속층 (173b, 175b, 177b, 171b)은 구리(Cu)를 포함한다. 몰리브덴(Mo)과 구리(Cu)의 공동 스퍼터링은 다음과 같은 방법으로 수행된다. 먼저, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴(Mo) 타겟에만 파워를 인가하여 기판 위에 몰리브덴(Mo)으로 이루어지는 제1 금속층(173a, 175a, 177a, 171a)을 형성한다. 이 경우, 약 2,500Å 정도의 두께를 가지도록 형성한다. 그 다음, 몰리브덴(Mo) 타겟에 인가되는 파워를 오프한 후, 구리(Cu)에 인가되는 파워를 인가하여 제2 금속층(173b, 175b, 177b, 171b)을 형성한다. 상기 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층(173b, 175b, 177b, 171b)은 합하여 약 3000Å 정도의 두께로 형성하고, 스퍼터링 온도는 약 150℃ 정도에서 수행한다.
그 다음, 상기 적층막을 식각액으로 한번에 패터닝하여 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)를 형성한다. 여기서, 상기 식각액은 과산화수소(H2O2) 식각액 또는 인산, 질산, 아세트산 및 탈염수를 적정비율로 포함한 식각액으로, 예컨대 인산 63-70%, 질산 4-8%, 초산 8-11% 및 잔량의 탈염수를 포함하는 통합 식각액을 이용한다.
상기 식각액으로 한번에 식각하는 경우, 몰리브덴과 구리의 식각 속도 차이로 인하여 몰리브덴을 포함하는 제1 금속층(173a, 175a, 177a, 171a)과 구리를 포함하는 제2 금속층(173b, 175b, 177b, 171b)의 식각 정도가 다르게 된다. 즉, 몰리브덴이 구리보다 낮은 식각 속도를 가지기 때문에, 도 5b에서 보는 바와 같이 제1 금속층(173a, 175a, 177a, 171a)이 제2 금속층(173b, 175b, 177b, 171b)보다 넓은 폭으로 형성된다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 163, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161, 163)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시하는 것이 바람직하다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라스마 화학 기상 증착(PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)을 형성한다.
그런 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(185, 187, 182)를 형성한다. 상기 접촉구(185, 187, 182)는 몰리브덴을 포함하는 제1 금속층(173a, 175a, 177a, 171a)과 구리를 포함하는 제2 금속층(173b, 175b, 177b, 171b)으로 이루어지는 드레인 전극(175), 유전 축전기용 도전체(177) 및 데이터선(171)의 에지부와 연결되는 위치에 형성한다. 이 경우, 전술한 바와 같이 제1 금속층(173a, 175a, 177a, 171a)은 제2 금속층(173b, 175b, 177b, 171b)보다 넓은 폭으로 형성되어 있기 때문에, 접촉구(185, 187, 182)를 통하여 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층 (173b, 175b, 177b, 171b)을 동시에 노출시킬 수 있다.
그 다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
화소 전극(190)은 접촉구(185, 187, 182)를 통하여 드레인 전극(175), 유전 축전기용 도전체(177) 및 데이터선(171)을 이루는 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층(173b, 175b, 177b, 171b)의 에지부와 접촉되어 있다. 상기 에지부는, 전술한 바와 같이, 상부의 제2 금속층(173b, 175b, 177b, 171b) 및 상기 제2 금속층(173b, 175b, 177b, 171b)으로 덮이지 않고 노출되어 있는 제1 금속층(173a, 175a, 177a, 171a)을 포함하기 때문에, 화소 전극(190)은 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층(173b, 175b, 177b, 171b)과 동시에 접촉하게 된다.
이와 같이, 화소 전극(190)이 몰리브덴을 포함하는 제1 금속층(173a, 175a, 177a, 171a) 및 구리를 포함하는 제2 금속층(173b, 175b, 177b, 171b)과 동시에 접촉하는 구성을 가짐으로써, 제2 금속층(173b, 175b, 177b, 171b)을 이루는 구리가 산화되어 저항이 높아지는 경우에도 박막 트랜지스터 표시판의 신뢰성을 확보할 수 있다.
구체적으로 살펴보면, 구리(Cu)는 저저항성의 이점이 있는 반면, 공기 중의 산소와 접촉하여 쉽게 산화되는 문제점이 있다. 따라서, 데이터선을 구리로 형성하는 경우, 공정 중 접촉구를 통하여 구리가 공기 중에 노출되거나 또는 전자 이동성 (electro-migration)에 의해 화소 전극 내의 산소가 구리층으로 확산될 수 있다. 이러한 현상에 따라, 구리층 내에 산소 함유량이 많아지게 되면 데이터선의 전체 저항이 높아지게 되어 박막 트랜지스터 표시판의 신뢰성이 급격하게 저하되는 문제점이 발생한다. 이러한 문제점을 개선하기 위하여, 본 발명에서는 몰리브덴(Mo)을 포함하는 제1 금속층(173a, 175a, 177a, 171a) 및 구리(Cu)를 포함하는 제2 금속층 (173b, 175b, 177b, 171b)을 순차적으로 형성한 후 상기 두 금속층을 한꺼번에 식각하여 두 금속의 식각 속도 차이로 인하여 제1 금속층(173a, 175a, 177a, 171a)이 제2 금속층(173b, 175b, 177b, 171b)보다 넓은 폭을 가지도록 형성한 후, 화소 전극(190)을 상기 제1 금속층(173a, 175a, 177a, 171a) 및 제2 금속층(173b, 175b, 177b, 171b)과 동시에 접촉하도록 형성한다. 이 경우, 일반적으로 전류는 두 금속 중 저항이 낮은 부분으로 흐르기 때문에, 초기에는 저항이 낮은 제2 금속층(173b, 175b, 177b, 171b)을 통하여 전류가 흐르는 한편, 일정 시간이 경과한 후 전자 이동성 등에 의해 구리가 산화되어 제2 금속층(173b, 175b, 177b, 171b)의 접촉 저항성이 높아지는 경우에는 상대적으로 저항이 낮은 제1 금속층(173a, 175a, 177a, 171a)을 통하여 전류가 흐르게 된다. 따라서, 저항의 증가에 따른 신뢰성의 저하를 최소화할 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 화소 전극이 데이터선을 이루는 몰리브덴을 포함하는 제1 금속층 및 구리를 포함하는 제2 금속층과 동시에 접촉하는 구조를 가짐으로써 배선의 저저항성 및 박막 트랜지스터 표시판의 신뢰성을 확보할 수 있다.
Claims (11)
- 절연 기판,상기 절연 기판 위에 형성되어 있는 게이트 전극을 포함하는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위의 소정 영역에 형성되어 있는 반도체층,상기 게이트 절연막 및 반도체층 위에 형성되어 있으며, 몰리브덴(Mo)을 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층으로 이루어지는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극,상기 데이터선 및 드레인 전극 위에 형성되어 있으며 접촉구를 가지는 보호막, 및상기 접촉구를 통해 상기 제1 금속층 및 제2 금속층과 접촉하는 화소 전극을 포함하는 박막 트랜지스터 표시판.
- 제1항에서, 상기 제1 금속층은 제2 금속층보다 큰 폭을 가지는 박막 트랜지스터 표시판.
- 제1항에서, 상기 화소 전극은 상기 드레인 전극을 이루는 제1 금속층 및 제2 금속층의 에지부와 접촉되어 있는 박막 트랜지스터 표시판.
- 제1항 또는 제3항에서, 상기 화소 전극은 ITO 또는 IZO로 이루어지는 박막 트랜지스터 표시판.
- 제1항에서, 상기 게이트선은 다른 금속으로 이루어지는 이중층으로 형성되어 있는 박막 트랜지스터 표시판.
- 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막, 반도체층 및 저항성 접촉층을 순차적으로 적층하는 단계,상기 반도체층 및 저항성 접촉층을 식각하여 패턴 형성하는 단계,상기 절연막 및 저항성 접촉층 위에 몰리브덴(Mo)을 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층을 적층하고 사진 식각하여 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계,상기 데이터선 위에 상기 드레인 전극의 상기 제1 금속층 및 상기 제2 금속층을 노출하는 접촉구를 가지는 보호막을 형성하는 단계, 및상기 보호막 위에 상기 접촉구를 통해 드레인 전극의 상기 제1 금속층 및 상기 제2 금속층과 접촉하는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제6항에서, 상기 데이터선 및 드레인 전극을 형성하는 단계에서는 한번의 식각으로 제1 금속층과 제2 금속층을 동시에 식각하는 박막 트랜지스터 표시판의 제조 방법.
- 제7항에서, 상기 데이터선 및 드레인 전극을 형성하는 단계에서는 과산화수소(H2O2)를 포함하는 식각액을 이용하는 박막 트랜지스터 표시판의 제조 방법.
- 제7항에서, 상기 데이터선 및 드레인 전극을 형성하는 단계에서는 인산, 질산 및 아세트산을 포함하는 식각액을 이용하는 박막 트랜지스터 표시판의 제조 방법.
- 제6항에서, 상기 보호막을 형성하는 단계에서 상기 접촉구는 상기 제1 금속층 및 제2 금속층의 에지부를 노출시키는 위치에 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제6항에서, 상기 게이트선을 형성하는 단계는 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및 텅스텐(W)으로 이루어진 군에서 선택된 적어도 어느 하나를 증착하고 사진 식각하는 과정을 포함하는 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040085684A KR20060036634A (ko) | 2004-10-26 | 2004-10-26 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040085684A KR20060036634A (ko) | 2004-10-26 | 2004-10-26 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060036634A true KR20060036634A (ko) | 2006-05-02 |
Family
ID=37144747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040085684A KR20060036634A (ko) | 2004-10-26 | 2004-10-26 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060036634A (ko) |
-
2004
- 2004-10-26 KR KR1020040085684A patent/KR20060036634A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101054344B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101282397B1 (ko) | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR101240652B1 (ko) | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101160829B1 (ko) | 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 | |
| KR101122228B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060090523A (ko) | 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판 | |
| KR20060064264A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7811868B2 (en) | Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel | |
| KR101046928B1 (ko) | 박막 트랜지스터 표시판과 그 제조방법 | |
| KR20060062913A (ko) | 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 | |
| KR100848100B1 (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
| KR20060042425A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060036634A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100984351B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060121414A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20060064262A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060067334A (ko) | 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법 | |
| KR20060064263A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060070334A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060079706A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060012764A (ko) | 박막 표시판 및 그 제조 방법 | |
| KR20060091491A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060058404A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060122234A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20110053018A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |