KR20060062913A - 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 - Google Patents
표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060062913A KR20060062913A KR1020040101916A KR20040101916A KR20060062913A KR 20060062913 A KR20060062913 A KR 20060062913A KR 1020040101916 A KR1020040101916 A KR 1020040101916A KR 20040101916 A KR20040101916 A KR 20040101916A KR 20060062913 A KR20060062913 A KR 20060062913A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- copper
- conductive layer
- molybdenum
- gate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 23
- 239000010949 copper Substances 0.000 claims abstract description 235
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 158
- 229910052802 copper Inorganic materials 0.000 claims abstract description 158
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 84
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims abstract description 84
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 84
- 239000011733 molybdenum Substances 0.000 claims abstract description 84
- 239000010408 film Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 10
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 9
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 5
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 abstract description 9
- 238000007254 oxidation reaction Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 371
- 229910021417 amorphous silicon Inorganic materials 0.000 description 42
- 239000012535 impurity Substances 0.000 description 22
- 239000000126 substance Substances 0.000 description 22
- 238000003860 storage Methods 0.000 description 20
- 238000002161 passivation Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 239000004020 conductor Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000011368 organic material Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910004205 SiNX Inorganic materials 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 206010034972 Photosensitivity reaction Diseases 0.000 description 6
- 238000005121 nitriding Methods 0.000 description 6
- 230000036211 photosensitivity Effects 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 241000270730 Alligator mississippiensis Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- -1 for example Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은, 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴(Mo)을 포함하는 제1 도전층, 구리(Cu)를 포함하는 제2 도전층 및 질화몰리브덴(MoN)을 포함하는 제3 도전층으로 이루어지는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
게이트선, 데이터선, 저저항, 산화, 구리, 몰리브덴
Description
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이고,
도 3a, 도 4a, 도 5a 및 도 6a는 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법을 순차적으로 도시한 박막 트랜지스터 표시판의 배치도이고,
도 3b는 도 3a의 IIIb-IIIb'선에 따라 자른 단면도이고,
도 4b는 도 4a의 IVb-IVb'선에 따라 자른 단면도이고,
도 5b는 도 5a의 Vb-Vb'선에 따라 자른 단면도이고,
도 6b는 도 6a의 VIb-VIb'선에 따라 자른 단면도이고,
도 7은 본 발명의 다른 일실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선에 따라 자른 단면도 이고,
도 9a, 도 13a 및 도 14a는 도 7 및 도 8에 도시한 박막 트랜지스터 표시판을 본 발명의 다른 일실시예에 따라 제조하는 방법을 순차적으로 도시한 배치도이고,
도 9b, 도 13b 및 도 14b는 각각 도 9a, 도 13a 및 도 14a의 IXb-IXb'선, XIIIb-XIIIb'선, XIVb-XIVb'선을 따라 자른 단면도이고,
도 10, 도 11 및 도 12는 상기 일실시예에 따라 제조하는 방법의 중간 단계를 보여주는 단면도이고,
도 15는 몰리브덴(Mo)층/구리(Cu)층/몰리브덴(Mo)층으로 이루어지는 삼중막 패턴(a), 질화몰리브덴(MoN)층/구리(Cu)층/질화몰리브덴(MoN)층으로 이루어지는 삼중막 패턴(b), 및 본 발명에 따른 몰리브덴(Mo)층/구리(Cu)층/질화몰리브덴(MoN)층으로 이루어지는 삼중막 패턴(c)의 프로파일을 보여주는 단면 사진이다.
*도면의 주요부분에 대한 부호의 설명
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 150: 진성 비정질 규소층
160: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 182, 185: 접촉구
190: 화소 전극 82: 접촉 보조 부재
본 발명은 표시 장치용 배선과 상기 배선을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 형태이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 각각 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위 칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트선 또는 데이터선 등의 배선 재료로서 크롬(Cr)이 주로 이용되었다. 그러나, 크롬(Cr)은 비교적 높은 비저항을 가진 물질로, 대면적 액정 표시 장치에서는 신호 지연 등의 문제를 발생시킬 수 있다.
이러한 문제점을 극복하기 위하여, 낮은 비저항을 가지는 구리(Cu)가 대면적 액정 표시 장치에 적합한 금속으로 알려져 있다.
그러나, 구리(Cu)는 내화학성이 극히 불량하여 공정 중에 노출되는 여러 화학 물질에 의하여 쉽게 산화 및 부식되며, 각종 유기 물질을 표면에 응집시키는 성질로 인하여 표면이 쉽게 오염되는 문제가 있다. 이로 인하여, 배선의 비저항이 급격하게 증가하고 공정상 신뢰성이 떨어지는 문제점이 발생한다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 저저항성 및 신뢰성을 동시에 확보할 수 있는 표시 장치용 배선과 상기 배선을 포함한 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
본 발명에 따른 표시 장치용 배선은, 몰리브덴(Mo)을 포함하는 제1 도전층, 구리(Cu)를 포함하는 제2 도전층 및 질화몰리브덴(MoN)을 포함하는 제3 도전층을 포함한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판은, 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며, 상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴(Mo)을 포함하는 제1 도전층, 구리(Cu)를 포함하는 제2 도전층 및 질화몰리브덴(MoN)을 포함하는 제3 도전층으로 이루어진다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 절연 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 몰리브덴(Mo)을 포함하는 제1 도전층, 구리(Cu)를 포함하는 제2 도전층 및 질화몰리브덴(MoN)을 포함하는 제3 도전층을 순차적으로 적층하고 패터닝하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하 는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 일실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참조하여 상세하게 설명한다.
[실시예 1]
먼저, 도 1 및 도 2를 참조하여 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다. 또한, 게이트선(121)의 끝부분 (129)에는 외부 회로와 연결을 위한 영역이 마련되어 있다.
게이트선(121)은 몰리브덴(Mo) 또는 몰리브덴 합금(Mo-alloy)으로 이루어지는 도전층(124p, 127p, 129p)(이하 '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금(Cu-alloy)으로 이루어지는 도전층(124q, 127q, 129q)(이하 '구리층'이라 함) 및 질화몰리브덴(MoN)을 포함하는 도전층(124r, 127r, 129r)(이하 '질화몰리브덴층'이라 함)으로 형성되어 있다.
상기 몰리브덴층(124p, 127p, 129p)은 기판(110)과 구리층(124q, 127q, 129q) 사이에서 접착성(adhesion)을 보완하여 배선의 벗겨짐(peeling) 또는 들뜸(lifting)을 방지한다. 또한, 상기 몰리브덴층(124p, 127p, 129p)은 상부의 구리(Cu)가 산화되어 기판(110) 측으로 확산되는 것을 방지한다.
질화몰리브덴층(124r, 127r, 129r)은 구리층(124q, 127q, 129q) 위에 형성되어 내화학성이 취약한 상기 구리층(124q, 127q, 129q)을 보호하는 덮개막(capping layer)으로서 역할을 한다.
일반적으로, 구리(Cu)는 내화학성이 매우 취약하여 공정 중에 노출되는 식각액 또는 여러 기체들에 의해 빠르게 산화 및 부식되는 성질을 가진다. 더구나, 구리(Cu)는 그 표면에 여러 유기 물질들을 응집시키는 성질을 가지기 때문에 표면이 쉽게 오염된다. 따라서, 상기 구리(Cu) 또는 구리 합금(Cu-alloy)의 표면이 공정 중 노출되는 경우, 구리(Cu)의 산화 및 표면 오염에 의해 비저항이 급격하게 증가하게 된다. 따라서, 본 발명에서는 상기 구리층(124q, 127q, 129q) 상부에 덮개막(capping layer)으로서 질화몰리브덴층(124r, 127r, 129r)이 형성되어 있다. 상기 구리층(124q, 127q, 129q) 상부에 질화몰리브덴층(124r, 127r, 129r)이 형성됨으로써, 내화학성이 취약한 구리(Cu)를 보호하여 식각 중 여러 화학 물질에 의해 발생할 수 있는 산화 및 부식을 방지할 수 있다. 또한, 질화몰리브덴은 그 자체에 질화성을 가지기 때문에, 구리(Cu)가 질화몰리브덴층과 같은 상부층으로 확산되는 것을 방지할 수 있다. 따라서, 저항이 증가되는 것을 방지할 수 있다.
몰리브덴층(124p, 127p, 129p), 구리층(124q, 127q, 129q), 및 질화몰리브덴층(124r, 127r, 129r)은 동일한 식각액으로 일괄 식각할 수 있다. 이 경우, 식각액으로는 과산화수소(H2O2) 식각액이 이용될 수 있다.
상기 몰리브덴층(124p, 127p, 129p), 구리층(124q, 127q, 129q) 및 질화몰리브덴층(124r, 127r, 129r)의 측면은 약 30 내지 80도의 경사각으로 형성되어 있다.
상기 삼중막으로 형성되어 있는 게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151) 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도 핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 선형 저항성 접촉층(ohmic contact)(161) 및 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 섬형 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다. 반도체층(151, 154)과 저항성 접촉층(161, 163, 165)의 측면 역시 경사져 있으며, 경사각은 기판(110)에 대해서 40 내지 80°이다.
저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 각각 소스 전극(173)을 포함하는 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있으며, 데이터선(171)의 끝부분(179)에는 외부 회로와 연결하기 위한 영역이 마련되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)은 몰리브덴층(171p, 173p, 175p, 177p, 179p), 구리층(171q, 173q, 175q, 177q, 179q) 및 질화몰리브덴층(171r, 173r, 175r, 177r, 179r)의 삼중층으로 형성되어 있다.
상기와 같이, 구리층(171q, 173q, 175q, 177q, 179q) 하부에는 몰리브덴층 (171p, 173p, 175p, 177p, 179p)이 형성되어 있다. 상기 몰리브덴층(171p, 173p, 175p, 177p, 179p)은 저항성 접촉층(161, 163, 165)과 같은 하부막과의 접착성(adhesion)을 향상시켜 배선의 벗겨짐(peeling) 또는 들뜸(lifting)을 방지한다. 또한, 상기 몰리브덴층(171p, 173p, 175p, 177p, 179p)은 상기 구리층(171q, 173q, 175q, 177q, 179q)을 이루는 구리(Cu)가 산화되어 저항성 접촉층(161, 163, 165) 또는 반도체층(151)과 같은 하부층으로 확산되는 것을 방지한다.
또한, 상기 구리층(171q, 173q, 175q, 177q, 179q) 상부에는 질화몰리브덴층(171r, 173r, 175r, 177r, 179r)이 형성되어 있다. 상기 질화몰리브덴층(171r, 173r, 175r, 177r, 179r)은 식각액 등의 여러 화학 물질로부터 구리(Cu)가 산화 및 오염되는 것을 방지한다. 또한, 질화몰리브덴은 그 자체로 질화성을 가지기 때문에, 구리(Cu)와의 접촉 영역에서 구리(Cu)가 상부층으로 확산되는 것을 방지한다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154)의 표면에 형성되어 있다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
섬형 저항성 접촉층(163, 165)은 하부의 반도체층(154)과 그 상부의 소스 전 극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 또한, 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 전술한 바와 같이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 노출된 반도체층(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소(SiNx) 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또한, 상기 보호막(180)을 유기 물질로 형성하는 경우에는, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트선의 끝부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 각각 드러내는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
또한, 화소 전극(190)과 대향 표시판에 형성되어 있는 공통 전극(도시하지 않음)은 액정 축전기(liquid crystal capacitor)를 이루어 박막 트랜지스터가 턴오프(turn off)된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 "유지 축전기(storage electrode)"라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 "전단 게이트선(previous gate line)"이라 함]의 중첩 등으로 형성되며, 유지 축전기의 정전 용량, 즉 유지 용량을 증가시키기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 배치하여 둘 사이의 거리를 가깝게 한다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 게이터선의 끝부분 (129)과 데이터선의 끝부분(179)에 각각 연결되어 있다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129) 또는 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완하고 이들을 보호한다.
그러면, 도 1 및 도 2에 도시한 상기 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3a 내지 도 6b와 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3a 및 도 3b에서 보는 바와 같이, 절연 기판(110) 위에 몰리브덴층, 구리층 및 질화몰리브덴층을 순차적으로 적층한다.
여기서, 상기 도전체는 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로 몰리브덴(Mo)과 구리(Cu)를 사용한다.
상기 공동 스퍼터링은, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴(Mo)타겟에만 파워를 인가하여 기판 위에 몰리브덴층을 형성한다. 이 경우, 약 50 내지 500Å, 바람직하게는 100 내지 300Å의 두께로 형성한다. 상기 몰리브덴층이 50Å보다 얇은 경우 기판(110)과 상부의 구리(Cu)층이 부분적으로 접촉하여 배선의 들뜸(lifting)을 일으킬 수 있으며, 500Å보다 두꺼운 경우 저저항 배선으로서의 이점이 감소한다.
그 다음, 상기 몰리브덴(Mo) 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 구리층을 형성한다. 이 경우, 약 1000 내지 3000Å, 바람직하게는 1500 내지 2500Å의 두께로 형성한다.
그 다음, 상기 구리(Cu) 타겟의 파워를 오프(off)한 후, 몰리브덴(Mo) 타겟 에 다시 파워를 인가한다. 이 때, 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3)와 같은 질소 공급 기체를 함께 공급하여 질화몰리브덴층을 형성한다. 이 경우, 약 50 내지 2000Å, 바람직하게는 100 내지 500Å의 두께로 형성한다. 상기 질화몰리브덴층이 50Å보다 얇은 경우 보호막(capping layer)으로서 기능이 저하되고, 2000Å보다 두꺼운 경우 접촉 저항(ohmic contact)의 문제가 발생할 수 있기 때문이다.
상기와 같이 구리층 하부에 몰리브덴층을 형성함으로써, 기판(110)과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지할 수 있다. 또한, 구리(Cu)가 산화되어 기판(110) 측으로 확산되는 것을 방지할 수 있다.
또한, 구리층 위에 형성한 질화몰리브덴층은 하부의 구리층을 보호하는 덮개막(capping layer)으로서 작용한다. 즉, 상기 질화몰리브덴층은 하부층을 이루는 구리(Cu)가 공정 중에 산화하거나 다른 유기 물질에 의해 오염되는 것을 방지할 수 있다. 또한, 구리(Cu)가 상부의 게이트 절연막(140)으로 확산(diffusion)되는 것을 방지한다. 더구나, 질화몰리브덴은 그 자체로 질화성을 가짐으로써 구리(Cu)와의 접촉 영역에서 구리(Cu)의 산화를 방지할 수 있다. 이로써 상기 질화몰리브덴층은 게이트선(121)의 저항이 급속하게 증가하는 것을 방지한다.
그 다음, 상기 삼중막 도전체를 동일한 식각액을 이용하여 한번에 식각한다. 이 경우, 구리(Cu)는 매우 빠른 속도로 식각되므로, 예컨대 과산화수소(H2O2)계와 같은 약산(weak acid) 식각액을 이용한다.
일반적으로, 구리(Cu)는 기판 또는 하부막과의 접착성이 불량하여 들뜸(lifting) 또는 벗겨짐(peeling)이 발생하기 쉬우며, 내화학성이 극히 불량하여 식각액 또는 포토레지스트 제거제(photoresist stripper) 등과 같은 화학액 또는 기체 성분에 의해 빠르게 산화되는 경향을 가진다. 따라서, 구리(Cu)로 이루어진 단일막만으로 배선을 형성하기는 곤란하다.
본 발명에서는, 이러한 문제점을 해결하기 위하여, 구리층의 상부 및/또는 하부에 다른 금속을 형성하는 구조를 포함한다. 그러나, 구리(Cu)와 이종 금속으로 이루어지는 다층막 구조의 경우, 상기 구리(Cu)와 이종 금속과의 식각 속도 차이로 인하여 한번의 식각으로 양호한 프로파일을 가진 패턴을 형성하기 어렵다. 따라서, 구리층의 상부 및/또는 하부에는 구리(Cu)의 산화 방지에 효과적이면서도 양호한 프로파일을 얻을 수 있는 적층 구조를 형성하는 것이 중요하다.
본 발명에서는 이러한 조건을 모두 만족하는 적층 구조로서, 몰리브덴층, 구리층 및 질화몰리브덴층으로 이루어지는 삼중막을 포함한다.
도 15의 (a), (b) 및 (c)는 각각 몰리브덴층/구리층/몰리브덴층으로 이루어지는 삼중막 패턴, 질화몰리브덴층/구리층/질화몰리브덴층으로 이루어지는 삼중막 패턴, 및 본 발명에 따른 몰리브덴층/구리층/질화몰리브덴층으로 이루어지는 삼중막 패턴을 과산화수소(H2O2)를 이용하여 일괄 식각한 경우의 프로파일을 보여준다.
도 15의 (a)의 경우, 패턴을 거의 식별할 수 없을 정도로 불량한 프로파일을 나타내며, 이 경우 경사각 및 CD 오차(critical dimension skew)는 측정 불가능하였다. 또한, 도 15의 (b)의 경우, 하부의 질화몰리브덴(MoN)과 상부의 구리(Cu)층과의 식각 속도 차이로 인하여, 하부의 질화몰리브덴(MoN) 단부에 식각되지 않고 남은 부분(MoN tail)(1)이 선명하게 나타남을 확인할 수 있다. 이 경우도, 상기 질화몰리브덴의 불완전한 식각으로 경사각 및 CD 오차를 측정할 수 없었다.
이에 반해, 도 15의 (c)의 경우, 몰리브덴층, 구리층 및 질화몰리브덴층이 약 35 내지 45도의 경사각 및 약 1.5 내지 2.0㎛의 CD 오차를 나타내는 양호한 프로파일로 형성되었음을 확인할 수 있다.
이와 같이, 본 발명에서는 내화학성이 약한 구리층 하부에 몰리브덴층을 형성하고, 상기 구리층 상부에 질화몰리브덴층을 형성함으로써, 일괄 식각에 의한 양호한 프로파일을 가진 패턴을 형성할 수 있다.
상기 식각으로, 도 3a 및 도 3b에서 보는 바와 같이, 게이트 전극(124), 복수의 확장부(127) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121)이 형성된다.
그 다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 게이트 전극(124)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 2,000 내지 5,000Å 정도로 한다.
그 다음, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon), 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 연속하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 불순물이 도핑된 비정질 규소층(161) 위에 스퍼터링 등의 방법으로 몰리브덴층, 구리층 및 질화몰리브덴층을 차례로 적층한다.
상기 몰리브덴층, 구리층 및 질화몰리브덴층은 상기 게이트선(121)과 마찬가지로, 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로 몰리브덴(Mo)과 구리(Cu)를 사용한다.
먼저, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴(Mo) 타겟에만 파워를 인가하여 불순물이 도핑된 비정질 규소층(161) 및 게이트 절연막(140) 위에 몰리브덴층을 형성한다. 이 경우, 약 50 내지 500Å, 바람직하게는 100 내지 300Å의 두께로 형성한다. 몰리브덴층이 50Å보다 얇은 경우 하부막과 상부의 구리층이 부분적으로 접촉하여 배선의 들뜸(lifting)을 일으킬 수 있으며, 500Å보다 두꺼운 경우 저저항 배선으로서의 이점이 감소한다.
상기 몰리브덴층은 저항성 접촉층(161, 163, 165)과 같은 하부막과의 접착성(adhesion)을 향상시켜 배선의 벗겨짐(peeling) 또는 들뜸(lifting)을 방지한다. 또한, 상기 몰리브덴층은 상부층에 형성되는 구리(Cu)가 산화되어 저항성 접촉층(161, 163, 165) 또는 반도체층(151)과 같은 하부층으로 확산되는 것을 방지한다.
그 다음, 상기 몰리브덴(Mo) 타겟에 인가되는 파워를 오프(off)한 후, 구리 (Cu)에 인가되는 파워를 인가하여 구리층을 형성한다. 이 경우, 상기 구리층은 약 1000 내지 3000Å, 바람직하게는 1500 내지 2500Å의 두께로 형성한다.
그 다음, 상기 구리(Cu) 타겟의 파워를 오프(off)한 후, 몰리브덴(Mo) 타겟에 다시 파워를 인가한다. 이 때, 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3)와 같은 질소 공급 기체를 함께 공급하여 질화몰리브덴층을 형성한다. 이 경우, 질화몰리브덴층은 약 50 내지 2000Å, 바람직하게는 100 내지 500Å의 두께로 형성한다. 50Å보다 얇은 경우 덮개막(capping layer)으로서 기능이 저하되고, 2000Å보다 두꺼운 경우 접촉 저항(ohmic contact)의 문제가 발생할 수 있기 때문이다.
상기 질화몰리브덴층은 식각액 등의 여러 화학 물질로부터 하부의 구리층이 산화 및 오염되는 것을 방지한다. 또한, 질화몰리브덴(MoN)은 그 자체로 질화성을 가지기 때문에, 구리(Cu)와의 접촉 영역에서 구리(Cu)가 상부층으로 확산되는 것을 방지한다.
이어서, 상기 삼중막의 데이터선(171)을 예컨대 과산화수소(H2O2)와 같은 식각액으로 일괄 식각한다.
이로써, 도 5a 및 도 5b에 도시된 바와 같이, 삼중층의 소스 전극(173), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)이 형성된다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시한다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(180)을 형성한다.
그 다음, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
이어서, 상기 보호막(180) 위에 ITO 또는 IZO의 투명 금속층을 스퍼터링 방법으로 적층한다. 이 때, 상기 투명 금속층은 약 400 내지 1500Å의 두께로 형성한다.
본 실시예에서는 게이트선 및 데이터선 모두에 대하여 몰리브덴층, 구리층 및 질화몰리브덴층으로 이루어진 삼중막으로 형성하였지만, 게이트선 및 데이터선 중 어느 하나에만 삼중막으로 형성할 수도 있다.
[실시예 2]
이하에서는, 본 발명의 다른 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 도 7 및 도 8을 참조하여 상세히 설명한다.
도 7은 본 발명의 다른 일실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII' 선에 따라 자른 단면도이다.
도 7 및 도 8에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한, 상기 게이트선(121)과 동일한 층에는 상기 게이트선(121)과 평행하며 전기적으로 분리된 복수의 유지 전극선(131)이 형성되어 있다. 상기 유지 전극선(131)은 드레인 전극(175)과 중첩하여 형성되며, 화소 전극(190)과 함께 유지 축전기(storage capacitor)를 이룬다.
상기 게이트 전극(124)을 포함하는 게이트선(121) 및 유지 전극선(131)은 몰리브덴(Mo) 또는 몰리브덴 합금(Mo-alloy)으로 이루어진 도전층(124p, 121p, 131p)(이하 '몰리브덴층'이라 함), 구리(Cu) 또는 구리 합금(Cu-alloy)으로 이루어진 도전층(124q, 121q, 131q)(이하, '구리층'이라 함) 및 질화몰리브덴(MoN)으로 이루어진 도전층(124r, 121r, 131r)(이하 '질화몰리브덴층'이라 함)으로 형성되어 있다.
상기 몰리브덴층(124p, 121p, 131p)은 기판(110)과 구리층(124q, 121q, 131q) 사이의 접착성(adhesion)을 보완하여 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지한다. 또한, 몰리브덴층(124p, 121p, 131p)은 구리층(124q, 121q, 131q)을 이루는 구리(Cu)가 산화되어 기판(110) 측으로 확산되는 것을 방지하는 차단층(barrier layer)으로서 역할도 수행한다.
질화몰리브덴층(124r, 121r, 131r)은 상기 구리층(124q, 121q, 131q) 위에 형성되어 내화학성이 취약한 상기 구리층(124q, 121q, 131q)을 보호하는 덮개막(capping layer)으로서 역할을 한다.
일반적으로, 구리(Cu)는 내화학성이 매우 취약하여 공정 중에 노출되는 식각액 또는 여러 기체들에 의해 빠르게 산화 및 부식되는 성질을 가진다. 더구나, 구리(Cu)는 그 표면에 여러 유기 물질들을 응집시키는 성질을 가지기 때문에 표면이 쉽게 오염된다. 따라서, 상기 구리(Cu) 또는 구리 합금(Cu-alloy)의 표면이 공정 중에 노출되는 경우, 구리(Cu)의 산화 및 표면 오염에 의해 비저항이 급격하게 증가하게 된다. 따라서, 본 발명에서는 상기 구리층(124q, 121q, 131q) 상부에 질화몰리브덴층(124r, 121r, 131r)이 형성되어 있다. 상기 구리층(124q, 121q, 131q) 상부에 질화몰리브덴층(124r, 121r, 131r)이 형성됨으로써, 내화학성이 취약한 구리(Cu)를 보호하여 식각 중 여러 화학 물질에 의해 발생할 수 있는 산화 및 부식을 방지할 수 있다. 또한, 질화몰리브덴은 그 자체로 질화성을 가지기 때문에, 구리(Cu)와의 접촉 영역에서 구리(Cu)가 상부층으로 확산되는 것을 방지할 수 있다.
상기와 같이, 구리층(124q, 121q, 131q) 하부에 몰리브덴층(124p, 121p, 131p)이 형성됨으로써, 기판(110)과의 접착성(adhesion)을 향상시켜 배선의 벗겨짐(peeling) 또는 들뜸(lifting) 현상을 방지한다.
또한, 상기 구리층(124q, 121q, 131q) 상부에 질화몰리브덴층(124r, 121r, 131r)이 형성됨으로써, 내화학성이 취약한 구리(Cu)를 보호하여 식각 중 여러 화학 물질에 의해 발생할 수 있는 산화 및 부식을 방지할 수 있다.
상기와 같이, 몰리브덴층(124p, 121p, 131p), 구리층(124q, 121q, 131q) 및 질화몰리브덴층(124r, 121r, 131r)으로 이루어지는 경우, 동일한 식각액으로 일괄 식각할 수 있다. 이 경우, 식각액으로는 과산화수소(H2O2)계 식각액이 이용될 수 있다.
상기 몰리브덴층(124p, 121p, 131p), 구리층(124q, 121q, 131q) 및 질화몰리브덴층(124r, 121r, 131r)의 측면은 약 30 내지 80도의 경사각으로 형성되어 있다.
게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체층(151) 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어지는 선형 저항성 접촉층(ohmic contact)(161) 및 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 섬형 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치되어 있다.
상기 반도체층(151) 및 저항성 접촉층(161)은 박막 트랜지스터가 위치하는 상기 돌출부(154)를 제외하면 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 형태를 가지고 있다.
상기 반도체층(151, 154)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 40 내지 80°이다.
섬형 저항성 접촉층(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171) 및 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)은 몰리브덴층(171p, 173p, 175p, 179p), 구리층(171q, 173q, 175q, 179q) 및 질화몰리브덴층(171r, 173r, 175r, 179r)으로 형성되어 있다.
상기와 같이, 구리층(171q, 173q, 175q, 179q) 하부에는 몰리브덴층(171p, 173p, 175p, 179p)이 형성되어 있다. 상기 몰리브덴층(171p, 173p, 175p, 179p)에 의해, 저항성 접촉층(161, 163, 165) 및 게이트 절연막(140)과 같은 하부막과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting)을 방지할 수 있다. 또한, 상기 구리층(171q, 173q, 175q, 179q)을 이루는 구리(Cu)가 산화되어 저항성 접촉층(161, 163, 165) 또는 반도체층(151)과 같은 하부층으로 확산되는 것을 방지한다.
또한, 상기 구리층(171q, 173q, 175q, 179q)의 상부에는 질화몰리브덴층(171r, 173r, 175r, 179r)이 형성되어 있다. 상기 질화몰리브덴층(171r, 173r, 175r, 179r)에 의해, 식각액 등의 여러 화학 물질로부터 하부의 구리층이 산화 및 오염되는 것을 방지하는 덮개막(capping layer)으로서 역할을 한다. 또한, 질화몰리브덴은 그 자체로 질화성을 가지기 때문에, 구리층과의 접촉 영역에서 구리(Cu)가 상부층으로 확산되는 것을 방지할 수 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체의 돌출부(154) 표면에 형성된다.
데이터선(171) 및 드레인 전극(175)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30 내지 80°의 각도로 각각 경사져 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체층(151) 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기 물질인 질화규소(SiNx) 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다. 또한, 상기 보호막(180)을 유기 물질로 형성하는 경우에는, 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막(180)의 유기 물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 드레인 전극(175) 및 데이터선의 끝부분(179)을 각각 드러내는 복수의 접촉구(contact hole)(185, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185)를 통하여 드레인 전극(175)과 각각 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선의 끝부분(179)에 각각 연결되어 있다. 접촉 보조 부재(82)는 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완하고 이들을 보호한다.
이하에서는, 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 9a 내지 도 14b를 참조하여 상세히 설명한다.
도 9a, 도 13a 및 도 14a는 도 7 및 도 8에 도시한 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도이고, 도 9b, 도 10, 도 11, 도 12, 도 13b 및 도 14b는 도 7 및 도 8에 도시한 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 단면도이다.
먼저, 투명 유리 따위로 이루어진 절연 기판(110) 위에 몰리브덴층(124p, 121p, 131p), 구리층(124q, 121q, 131q) 및 질화몰리브덴층(124r, 121r, 131r)을 순차적으로 적층한다.
여기서, 상기 몰리브덴층(124p, 121p, 131p), 구리층(124q, 121q, 131q) 및 질화몰리브덴층(124r, 121r, 131r)은 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로 몰리브덴(Mo)과 구리(Cu)를 사용한다.
초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴(Mo) 타겟에만 파워를 인가하여 기판 위에 몰리브덴(Mo)으로 이루어지는 몰리브덴층(124p, 121p, 131p)을 형성한다. 이 경우, 약 50 내지 500Å, 바람직하게는 100 내지 300Å의 두께로 형성한다. 상기 몰리브덴층(124p, 121p, 131p)이 50Å보다 얇은 경우 기판(110)과 상부의 구리층이 부분적으로 접촉하여 배선의 들뜸(lifting)을 일으킬 수 있으며, 500Å보다 두꺼운 경우 저저항 배선으로서의 이점이 감소한다.
그 다음, 상기 몰리브덴(Mo) 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 구리층(124q, 121q, 131q)을 형성한다. 이 경우, 약 1000 내지 3000Å, 바람직하게는 1500 내지 2500Å의 두께로 형성한다.
그 다음, 상기 구리(Cu) 타겟의 파워를 오프(off)한 후, 몰리브덴(Mo) 타겟에 다시 파워를 인가한다. 이 때, 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3)와 같은 질소 공급 기체를 함께 공급하여 질화몰리브덴층(124r, 121r, 131r)을 형성한다. 이 경우, 약 50 내지 2000Å, 바람직하게는 100 내지 500Å의 두께로 형성한다. 상기 질화몰리브덴층(124r, 121r, 131r)이 50Å보다 얇은 경우 보호막(capping layer)으로서 기능이 저하되고, 2000Å보다 두꺼운 경우 접촉 저항(ohmic contact)의 문제가 발생할 수 있다.
상기와 같이 구리층(124q, 121q, 131q) 하부에 몰리브덴층(124p, 121p, 131p)을 형성하는 경우, 기판과의 접착성(adhesion)이 향상되어 배선의 벗겨짐(peeling) 또는 들뜸(lifting)을 방지할 수 있다. 또한, 구리(Cu)가 산화되어 기판(110) 측으로 확산되는 것을 방지할 수 있다.
또한, 구리층(124q, 121q, 131q) 위에 질화몰리브덴층(124r, 121r, 131r)을 형성함으로써, 내화학성이 취약한 구리층을 화학액 또는 여러 기체로부터 보호하는 덮개막(capping layer)으로서의 역할을 한다. 더구나, 상기 질화몰리브덴층(124r, 121r, 131r)은 그 자체에 질화성을 가짐으로써 구리(Cu)와의 접촉 영역에서 구리(Cu)의 확산을 방지할 수 있어 게이트선(121)의 저항이 급속하게 증가하는 것을 방 지할 수 있다.
그 다음, 상기 삼중막 도전체를 동일한 식각액을 이용하여 한번에 식각한다. 이 경우, 구리(Cu)는 매우 빠른 속도로 식각되므로, 예컨대 과산화수소(H2O2)계와 같은 약산(weak acid) 식각액을 이용한다.
일반적으로, 구리(Cu)는 기판 또는 하부막과의 접착성이 불량하여 들뜸(lifting) 또는 벗겨짐(peeling)이 발생하기 쉽다. 또한, 내화학성이 극히 불량하여 식각액(etchant) 또는 포토레지스트 제거제(photoresist stripper) 등과 같은 화학액 또는 기체 성분에 의해 빠르게 산화되는 경향을 가진다. 따라서, 구리(Cu)로 이루어진 단일막만으로 배선을 형성하기는 곤란하다.
본 발명에서는, 이러한 문제점을 해결하기 위하여, 구리층의 상부 및 하부에 다른 금속을 형성하는 구조를 포함한다. 그러나, 구리(Cu)와 이종 금속으로 이루어지는 다층막 구조의 경우, 상기 구리(Cu)와 이종 금속과의 식각 속도 차이로 인하여 한번의 식각으로 양호한 프로파일을 가진 패턴을 형성하기 어렵다. 따라서, 구리층의 상부 및 하부에 구리(Cu)의 산화 및 오염 방지에 효과적이면서도 양호한 프로파일을 얻을 수 있는 적층막으로 형성하는 것이 중요하다. 본 발명에서는 이러한 조건을 모두 만족하는 적층막으로서, 몰리브덴층(124p, 121p, 131p), 구리층(124q, 121q, 131q) 및 질화몰리브덴층(124r, 121r, 131)으로 이루어지는 삼중막 패턴을 포함한다.
도 15의 (a), (b) 및 (c)는 각각 몰리브덴층/구리층/몰리브덴층으로 이루어 지는 삼중막 패턴, 질화몰리브덴층/구리층/질화몰리브덴층으로 이루어지는 삼중막 패턴, 및 본 발명에 따른 몰리브덴층/구리층/질화몰리브덴층으로 이루어지는 삼중막 패턴을 과산화수소(H2O2)를 이용하여 일괄 식각한 경우의 프로파일을 보여준다.
도 15의 (a)의 경우, 패턴을 거의 식별할 수 없을 정도로 불량한 프로파일을 나타내며, 이 경우 경사각 및 CD 오차(critical dimension skew)는 측정 불가능하였다. 또한, 도 15의 (b)의 경우, 하부의 질화몰리브덴(MoN)과 상부의 구리(Cu)층과의 식각 속도 차이로 인하여, 하부의 질화몰리브덴(MoN) 단부에 식각되지 않고 남은 부분(MoN tail)(1)이 선명하게 나타남을 확인할 수 있다. 이 경우도, 상기 질화몰리브덴의 불완전한 식각으로 경사각 및 CD 오차를 측정할 수 없었다.
이에 반해, 도 15의 (c)의 경우, 몰리브덴(Mo)층, 구리(Cu)층 및 질화몰리브덴(MoN)층이 약 35 내지 45도의 경사각 및 약 1.5 내지 2.0㎛의 CD 오차를 나타내는 양호한 프로파일로 형성되었음을 확인할 수 있다.
이와 같이, 본 발명에서는 구리층 하부에 몰리브덴층을 형성하고, 구리층 상부에 질화몰리브덴층을 형성함으로써, 구리의 산화를 방지하는 동시에 일괄 식각에 의한 양호한 프로파일을 가진 패턴을 형성할 수 있다.
이로써, 도 9a 및 도 9b에서 보는 바와 같이, 복수의 게이트 전극(124)을 포함하는 게이트선(121)과, 상기 게이트선(121)과 전기적으로 분리되어 있는 복수의 유지 전극선(131)을 형성한다.
그 다음, 도 10에서 보는 바와 같이, 상기 게이트선(121)과 유지 전극선 (131) 위에 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140), 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 진성 비정질 규소(a-Si:H)층(150) 및 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소(n+ a-Si)층(160)을 순차적으로 형성한다.
그 다음, 불순물이 도핑된 비정질 규소층(160) 위에 스퍼터링 등의 방법으로, 몰리브덴층(170p), 구리층(170q) 및 질화몰리브덴층(170r)을 순차적으로 형성한다.
상기 몰리브덴층(170p), 구리층(170q) 및 질화몰리브덴층(170r)은 상기 게이트선(121)과 마찬가지로, 공동 스퍼터링(Co-sputtering)으로 형성한다. 본 실시예에서는 공동 스퍼터링의 타겟으로 몰리브덴(Mo)과 구리(Cu)를 사용한다.
먼저, 초기에 구리(Cu) 타겟에는 파워를 인가하지 않으며 몰리브덴(Mo) 타겟에만 파워를 인가하여 불순물이 도핑된 비정질 규소층(160) 위에 몰리브덴층(170p)을 형성한다. 이 경우, 약 50 내지 500Å, 바람직하게는 100 내지 300Å의 두께로 형성한다. 상기 몰리브덴층(170p)이 50Å보다 얇은 경우 하부의 불순물이 도핑된 비정질 규소층(160)과 상부의 구리층이 부분적으로 접촉하여 배선의 들뜸(lifting)을 일으킬 수 있으며, 500Å보다 두꺼운 경우 저저항 배선으로서의 이점이 감소한다.
그 다음, 상기 몰리브덴(Mo) 타겟에 인가되는 파워를 오프(off)한 후, 구리(Cu)에 인가되는 파워를 인가하여 구리층(170q)을 형성한다. 이 경우, 상기 구리층(170q)은 약 1000 내지 3000Å, 바람직하게는 1500 내지 2500Å의 두께로 형성한 다.
그 다음, 상기 구리(Cu) 타겟의 파워를 오프(off)한 후, 몰리브덴(Mo) 타겟에 다시 파워를 인가한다. 이 때, 질소 기체(N2), 아산화질소(N20) 또는 암모니아(NH3)와 같은 질소 공급 기체를 함께 공급하여 질화몰리브덴층(170r)을 형성한다. 이 경우, 약 50 내지 2000Å, 바람직하게는 100 내지 500Å의 두께로 형성한다. 상기 질화몰리브덴층(170r)이 50Å보다 얇은 경우 덮개막(capping layer)으로서 기능이 저하되고, 2000Å보다 두꺼운 경우 접촉 저항(ohmic contact)의 문제가 발생할 수 있다.
그 다음, 상기 질화몰리브덴층(170r) 위에 감광막을 형성한 후 노광 및 현상하여, 도 11에서 보는 바와 같이, 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
설명의 편의상, 배선이 형성될 부분의 도전층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 진성 비정질 규소층(150) 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소층(160), 진성 비정질 규소층(150) 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소층(160), 진성 비정질 규소층(150) 부분을 기타 부분(C)이라 전제한다.
감광막 패턴(52, 54) 중에서 박막 트랜지스터의 채널부(B)에 위치한 제1 부분(54)은 데이터선이 형성될 부분(A)에 위치한 부분보다 두께를 얇게 하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 채널부(B)에 남아 있는 감광막(54)의 두께와 A 부분에 남아 있는 감광막(52)의 두께의 비는 후술할 식각 공정에서의 공정조건에 따라 다르게 하여야 하되, 제1 부분(54)의 두께를 제2 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투광 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성할 수 있다.
그 다음, 도 12에 도시한 바와 같이, 기타 영역(C)에 노출되어 있는 몰리브덴층(170p), 구리층(170q) 및 질화몰리브덴층(170r)을 예컨대 과산화수소(H2O2)와 같은 약산(weak acid)을 이용하여 일괄 식각하여, 그 하부의 불순물이 도핑된 비정질 규소층(160)의 기타 부분(C)을 노출시킨다.
이어서, 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소층(160) 및 그 하부의 진성 비정질 규소층(150)을 제거함과 함께, 채널 부분(B)의 감광막(54)을 제거하여 하부의 금속층(174)을 노출시킨다.
채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(161) 및 진성 비정질 규소층(151)의 제거와 동시에 수행하거나 또는 별도로 수행할 수 있다. 채널 영역(B)에 남아 있는 감광막(54) 잔류물은 애싱(ashing)으로 제거한다.
그 다음, 채널 부분(B)에 위치한 도전층(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 이 경우, 채널 부분(B)에 위치한 진성 비정질 규소층(154)의 상부가 일부 제거되어 두께가 작아질 수도 있다. 또한, 배선 부분(A)의 감광막(52)도 제거한다.
이로써, 도 13a 및 도 13b에서 보는 바와 같이, 채널 부분(B)의 금속층(174)이 각각 소스 전극(173)을 포함한 데이터선(171)과 복수의 드레인 전극(175)으로 분리되고, 불순물이 도핑된 비정질 규소층(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나누어진다.
그 다음, 도 14a 및 도 14b에서 보는 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 보호막(180)을 형성한다. 이때 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소(SiNx) 따위를 단층 또는 복수층으로 형성하여 보호막 (passivation layer)을 형성한다.
그 다음, 보호막(180)을 사진 식각 공정으로 복수의 접촉구(185, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구(185, 182)를 형성할 수 있다.
이어, 도 7 및 도 8에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(190) 및 접촉 보조 부재(82)를 형성한다. 상기 화소 전극(190)은 접촉구(185)를 통해 드레인 전극(175)과 연결되며, 접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선의 끝부분(179)과 연결되어 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완한다.
본 실시예에서는 게이트선 및 데이터선 모두에 대하여 삼중막으로 형성하는 것으로 도시하였지만, 게이트선 및 데이터선 중 어느 하나만 삼중막으로 형성할 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 구리층 하부에 몰리브덴층을 형성함으로써 구리와 하부막과의 접착성(adhesion)을 보완하는 한편, 구리(Cu)가 산화되어 하부막으로 확산되는 것 을 방지할 수 있다. 또한, 구리층 상부에 질화몰리브덴층을 형성함으로써, 공정 중에 노출되는 여러 화학액 또는 기체에 의해 구리가 산화 및 오염되는 것을 방지할 수 있다. 이로써, 배선의 저저항성 및 신뢰성을 동시에 확보할 수 있다.
Claims (13)
- 몰리브덴을 포함하는 제1 도전층, 구리를 포함하는 제2 도전층 및 질화몰리브덴을 포함하는 제3 도전층을 포함하는 표시 장치용 배선.
- 제1항에서, 상기 표시 장치용 배선은 박막 트랜지스터에 신호를 전달하는 게이트선 또는 데이터선으로 이용되는 표시 장치용 배선.
- 제1항에서, 상기 제2 도전층은 순수 구리(pure Cu) 또는 구리 합금(Cu-alloy)인 표시 장치용 배선.
- 기판,상기 기판 위에 형성되어 있는 게이트 전극을 포함하는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 및상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,상기 게이트선과 상기 데이터선 및 드레인 전극 중 적어도 어느 하나는 몰리브덴을 포함하는 제1 도전층, 구리를 포함하는 제2 도전층 및 질화몰리브덴을 포함하는 제3 도전층으로 이루어지는 박막 트랜지스터 표시판.
- 기판 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계,상기 게이트 절연막 및 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극을 형성하는 단계, 및상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 어느 하나는 몰리브덴을 포함하는 제1 도전층, 구리를 포함하는 제2 도전층 및 질화몰리브덴을 포함하는 제3 도전층을 순차적으로 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서, 상기 제1 도전층은 50 내지 500Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서, 상기 제3 도전층은 50 내지 2000Å의 두께로 형성하는 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서, 상기 제3 도전층을 형성하는 단계는 몰리브덴(Mo) 형성시 질소 공급 기체에 노출시키는 박막 트랜지스터 표시판의 제조 방법.
- 제8항에서, 상기 질소 공급 기체는 질소(N2), 아산화질소(N2O) 및 암모니아(NH3)에서 선택된 적어도 어느 하나인 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서, 상기 게이트선 및 상기 데이터선 및 드레인 전극을 형성하는 단계에서 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층을 한번에 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
- 제10항에서, 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층을 식각하는 단계는 과산화수소(H2O2)계 식각액을 이용하는 박막 트랜지스터 표시판의 제조 방법.
- 제5항에서, 상기 데이터선 및 반도체층은 제1 부분과, 상기 제1 부분보다 두께가 두꺼운 제2 부분과, 상기 제1 부분의 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 이용하여 패터닝하는 박막 트랜지스터 표시판의 제조 방법.
- 제12항에 있어서, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 상부에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101916A KR20060062913A (ko) | 2004-12-06 | 2004-12-06 | 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 |
| US11/296,603 US7462895B2 (en) | 2004-12-06 | 2005-12-06 | Signal line for display device and thin film transistor array panel including the signal line |
| US12/269,603 US7662676B2 (en) | 2004-12-06 | 2008-11-12 | Signal line for display device and thin film transistor array panel including the signal line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040101916A KR20060062913A (ko) | 2004-12-06 | 2004-12-06 | 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060062913A true KR20060062913A (ko) | 2006-06-12 |
Family
ID=37158989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040101916A KR20060062913A (ko) | 2004-12-06 | 2004-12-06 | 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7462895B2 (ko) |
| KR (1) | KR20060062913A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101329447B1 (ko) * | 2006-11-29 | 2013-11-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| EP2091072A4 (en) * | 2006-10-12 | 2015-07-15 | Ulvac Inc | METHOD FOR FORMING CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101199533B1 (ko) * | 2005-06-22 | 2012-11-09 | 삼성디스플레이 주식회사 | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| TWI479574B (zh) * | 2009-03-16 | 2015-04-01 | Hannstar Display Corp | Ｔｆｔ陣列基板及其製造方法 |
| KR101605467B1 (ko) * | 2009-10-16 | 2016-04-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| KR101764902B1 (ko) | 2010-12-06 | 2017-08-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| CN104992949B (zh) * | 2015-06-04 | 2018-03-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN105807524B (zh) * | 2016-05-30 | 2019-04-16 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4929322A (en) * | 1985-09-30 | 1990-05-29 | Union Carbide Corporation | Apparatus and process for arc vapor depositing a coating in an evacuated chamber |
| JPH0955499A (ja) * | 1995-08-11 | 1997-02-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3916334B2 (ja) | 1999-01-13 | 2007-05-16 | シャープ株式会社 | 薄膜トランジスタ |
| KR100303141B1 (ko) | 1999-02-23 | 2001-09-26 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP2003342653A (ja) | 2002-05-17 | 2003-12-03 | Idemitsu Kosan Co Ltd | 配線材料及びそれを用いた配線基板 |
| JP4496518B2 (ja) | 2002-08-19 | 2010-07-07 | 日立金属株式会社 | 薄膜配線 |
| JP3754011B2 (ja) | 2002-09-04 | 2006-03-08 | デプト株式会社 | 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品 |
| KR100883769B1 (ko) | 2002-11-08 | 2009-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| KR20060131071A (ko) * | 2005-06-15 | 2006-12-20 | 삼성전자주식회사 | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 |
-
2004
- 2004-12-06 KR KR1020040101916A patent/KR20060062913A/ko not_active Application Discontinuation
-
2005
- 2005-12-06 US US11/296,603 patent/US7462895B2/en active Active
-
2008
- 2008-11-12 US US12/269,603 patent/US7662676B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2091072A4 (en) * | 2006-10-12 | 2015-07-15 | Ulvac Inc | METHOD FOR FORMING CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR |
| KR101329447B1 (ko) * | 2006-11-29 | 2013-11-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7462895B2 (en) | 2008-12-09 |
| US20090130789A1 (en) | 2009-05-21 |
| US20060267014A1 (en) | 2006-11-30 |
| US7662676B2 (en) | 2010-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101282397B1 (ko) | 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR101054344B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7749824B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101160829B1 (ko) | 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060064264A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7662676B2 (en) | Signal line for display device and thin film transistor array panel including the signal line | |
| KR20060090523A (ko) | 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판 | |
| JP2006108612A (ja) | 薄膜トランジスタ表示板の製造方法 | |
| US20070082434A1 (en) | Manufacturing of thin film transistor array panel | |
| US7582501B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| KR100303443B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR20060042425A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20050002231A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20060018397A (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20060070334A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060070333A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060079706A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060036634A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20060064263A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20060067334A (ko) | 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법 | |
| KR20060064262A (ko) | 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법 | |
| KR20040071898A (ko) | 박막 트랜지스터 표시판 | |
| KR20080030156A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060080390A (ko) | 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |