KR20060067334A - 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법 - Google Patents

표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20060067334A
KR20060067334A KR1020040106076A KR20040106076A KR20060067334A KR 20060067334 A KR20060067334 A KR 20060067334A KR 1020040106076 A KR1020040106076 A KR 1020040106076A KR 20040106076 A KR20040106076 A KR 20040106076A KR 20060067334 A KR20060067334 A KR 20060067334A
Authority
KR
South Korea
Prior art keywords
conductive layer
forming
etching
layer
aluminum
Prior art date
Application number
KR1020040106076A
Other languages
English (en)
Inventor
허종무
양성훈
기로트라쿠날사티압후산
김병준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040106076A priority Critical patent/KR20060067334A/ko
Publication of KR20060067334A publication Critical patent/KR20060067334A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판 위에 도전층을 형성하는 단계, 상기 도전층 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴에 따라 상기 도전층을 1차 식각하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 도전층을 2차 식각하는 단계를 포함하는 표시 장치용 배선의 형성 방법, 및 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
배선, 식각, 프로파일, 돌기

Description

표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법{Method for forming wiring for display device and manufacturing method for thin film transistor array panel comprising the wiring}
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 자른 단면도이고,
도 3 내지 도 14b는 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 순차적으로 도시한 배치도 또는 단면도이다.
*도면의 주요 부분에 대한 부호의 설명
40, 41: 포토레지스트 40a, 41a: 포토레지스트 패턴
50, 51: 마스크 110: 기판
120: 게이트용 금속층 121: 게이트선
124: 게이트 전극 127: 확장부
140: 게이트 절연막 151: 진성 비정질 규소층
161: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
177: 유지 축전기용 도전체 180: 보호막
181, 185, 187, 182: 접촉구 190: 화소 전극
81, 82: 접촉 보조 부재
본 발명은 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 보다 상세하게는 양호한 프로파일의 배선을 형성하는 방법 및 상기 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 것이다. 이 중에서도, 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가 되는 전압을 스위칭하기 위한 삼단자소자인 박막 트랜지스터(thin film transistor)를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 형성한다. 상기 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
이러한 박막 트랜지스터에서, 게이트선 또는 데이터선 등의 배선 재료로 크롬(Cr)이 주로 이용되었다.
그러나, 표시 장치의 면적이 점점 대형화되어 게이트선 및 데이터선의 길이가 점점 길어지게 됨에 따라, 기존의 크롬 배선만으로는 높은 저항에 의한 신호 지연의 문제를 극복할 수 없다.
이러한 문제점을 해결하기 위하여, 낮은 비저항을 가지는 구리(Cu) 또는 알루미늄(Al)이 대면적 표시 장치에 적합한 금속으로 알려져 있지만, 구리(Cu) 또는 알루미늄(Al)은 하부막과의 접착성(adhesion) 및 식각 특성과 같은 내화학성이 불량하여 단일막으로 형성하기는 곤란하다. 따라서, 상대적으로 접착성 및 내화학성이 우수한 크롬(Cr) 또는 몰리브덴(Mo) 등의 이종 금속을 구리(Cu) 또는 알루미늄(Al)의 하부 및/또는 상부에 적용한 다층막 구조를 이용하고 있다.
그러나, 이러한 다층막 구조의 경우, 상하부 금속 간에 식각 특성의 차이 및 식각액과의 상대적인 반응 정도에 따라 금속층의 단부에 돌기(tip)가 형성되거나 역테이퍼(reverse taper) 구조로 형성된다. 이 경우, 후속 공정에서 형성되는 막이 하부 금속층과 접촉이 불량하여 상부 금속 배선의 단락 또는 상하부 금속층 사이의 쇼트(short) 등을 발생시킨다.
따라서, 본 발명은 상기 문제점을 해결하기 위한 것으로써, 양호한 프로파일의 배선을 형성하는 방법 및 배선을 포함하는 박막 트랜지스터 표시판의 제조 방법을 제공한다.
본 발명에 따른 표시 장치용 배선의 형성 방법은, 기판 위에 도전층을 형성하는 단계, 상기 도전층 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴에 따라 상기 도전층을 1차 식각하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 도전층을 2차 식각하는 단계를 포함한다.
또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 도전체로 이루어지는 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극을 형성하는 단계 및 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 하나는 도전층을 형성하는 단계, 상 기 도전층 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴에 따라 상기 도전층을 1차 식각하는 단계, 상기 포토레지스트 패턴을 제거하는 단계 및 상기 도전층을 2차 식각하는 단계를 포함한다.
이하에서는, 첨부한 도면을 참조하여 본 발명의 일실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 실시예에서는 알루미늄층과 몰리브덴층으로 이루어진 배선을 포함하는 박막 트랜지스터 표시판에 대하여 예시적으로 설명한다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선에 따라 자른 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 가로 방 향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선(121)의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.
게이트선(121)은 알루미늄(Al) 또는 알루미늄에 네오디뮴(Nd)이 소정량 첨가된 알루미늄 합금(AlNd)으로 이루어진 하부 금속층(124p, 127p, 129p)과, 상기 하부 금속층(124p, 127p, 129p) 위에 형성되며 몰리브덴(Mo)으로 이루어진 상부 금속층(124q, 127q, 129q)으로 이루어져 있다.
하부 금속층(124p, 127p, 129p)과 상부 금속층(124q, 127q, 129q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30 내지 80도를 이룬다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한, 선형 반도체층(151)은 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.
반도체층(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질규소 따위의 물질로 이루어진 선형 저항성 접촉층(ohmic contact) 및 복수의 섬형 저항성 접촉층(163, 165)이 형성되어 있다. 섬형 저항성 접촉층(163, 165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위 치되어 있다. 반도체층(151)과 저항성 접촉층(163, 165)의 측면 역시 경사져 있으며 경사각은 기판(110)에 대해서 30-80°이다.
저항성 접촉층(161, 163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175), 복수의 유지 축전기용 도전체(storage capacitor conductor)(177) 및 데이터선의 끝부분(179)이 형성되어 있다.
데이터선(171)은 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치되어 있다.
상기 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)은 알루미늄을 포함하는 하부 금속층(171q, 173q, 175q) 및 상기 하부 금속층의 상부에 형성되며 몰리브덴을 포함하는 상부 금속층(171p, 173p, 175p)으로 이루어진 다층막으로 형성된다. 이와 같이, 비저항이 낮은 알루미늄 또는 알루미늄 합금층 상부에 몰리브덴 합금층을 형성함으로써, 낮은 비저항의 특성을 그대로 유지하면서도 알루미늄층이 상부의 화소 전극과 직접 접촉하지 않음으로써 접촉 불량에 따른 박막 트랜지스터의 특성 저하를 방지할 수 있는 이점이 있다.
상기 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin Film Transistor, TFT)를 이루 며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다. 유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.
데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)도 게이트선(121)과 마찬가지로 그 측면이 기판(110)에 대해서 약 30-80°의 각도로 각각 경사져 있다.
섬형 저항성 접촉층(163, 165)은 그 하부의 반도체층(154)과 그 상부의 소스 전극(173) 및 드레인 전극(175) 사이에 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 영역에서 선형 반도체층(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.
데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체층(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물질, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물질, 또는 무기물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 단일층 또는 복수층으로 형성되어 있다. 예컨대, 유기물질로 형성하는 경우에는 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154)이 드러난 부분으로 보호막 (180)의 유기물질이 접촉하는 것을 방지하기 위하여, 유기막의 하부에 질화규소(SiNx) 또는 산화규소(SiO2)로 이루어진 절연막(도시하지 않음)이 추가로 형성될 수도 있다.
보호막(180)에는 게이트선의 끝부분(129), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)을 각각 드러내는 복수의 접촉구(contact hole)(181, 185, 187, 182)가 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다.
화소 전극(190)은 접촉구(185, 187)를 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 유지 축전기용 도전체(177)에 데이터 전압을 전달한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 액정층의 액정 분자들을 재배열시킨다.
접촉 보조 부재(81, 82)는 접촉구(181, 182)를 통하여 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선의 끝부분(129) 및 데이터선의 끝부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하 고 이들을 보호한다.
그러면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 일실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 14b와 도 1 및 도 2를 참조하여 상세히 설명한다.
먼저, 도 3에서 보는 바와 같이, 절연 기판(110) 위에 알루미늄(Al)을 포함하는 하부 금속층(120p) 및 몰리브덴(Mo)을 포함하는 상부 금속층(120q)을 순차적으로 적층한다.
여기서 상기 하부 금속층(120p)과 상부 금속층(120q)은 공동 스퍼터링(Co-sputtering)으로 형성한다.
본 발명의 실시예에서는 공동 스퍼터링의 타겟으로, 알루미늄에 네오디뮴(Nd)이 2at% 정도 첨가된 알루미늄 합금(Al-Nd)과 몰리브덴(Mo)을 사용한다.
상기 공동 스퍼터링은 다음과 같은 방법으로 실시한다.
먼저, 초기에 몰리브덴 타겟에는 파워를 인가하지 않으며 알루미늄 합금 타겟에만 파워를 인가하여 기판(110) 위에 알루미늄 합금으로 이루어지는 하부 금속층(120p)을 형성한다.
그 다음, 알루미늄 타겟에 인가되는 파워를 오프(off)한 후, 몰리브덴에 인가되는 파워를 인가하여 상부 금속층(120q)을 형성한다. 이 경우, 상부 금속층(120q)은 최종적으로 형성될 두께보다 어느 정도 두껍게 형성한다.
이어서, 도 4에서 보는 바와 같이, 상기 상부 금속층(120q) 위에 스핀 코팅 방법으로 포토레지스트를 도포하여 포토레지스트막(40)을 형성한다. 그 다음, 마스 크(50)를 이용하여 포토레지스트막(40)을 노광한 후 현상하여 포토레지스트 패턴(40a)을 형성한다.
그 다음, 도 5에서 보는 바와 같이 포토레지스트 패턴(40a)에 따라 하부 금속층(120p) 및 상부 금속층(120q)을 일괄 식각한다. 이어서, 포토레지스트 박리제를 이용하여 포토레지스트 패턴(40a)을 제거한다.
그 결과, 도 6에서 보는 바와 같이, 하부 금속층(124p, 127p, 129p)을 이루는 알루미늄과 상부 금속층(124q, 127q, 129q)을 이루는 몰리브덴의 식각 속도 차이에 의하여 상부 금속층(124q, 127q, 129q)이 역테이퍼 구조(1)로 형성된다.
또는, 식각액의 종류 및 반응 조건에 따라, 역테이퍼 구조 대신 상부 금속층의 단부에 돌기(tip)가 형성될 수도 있다.
이와 같이, 상부 금속층(124q, 127q, 129q)에 역테이퍼 구조(1) 또는 돌기가 형성되는 경우, 이후 형성되는 게이트 절연막(140)이 하부 금속층(124p, 127p, 129p)에 밀착되지 못하고 들뜸(lifting)이 발생하기 때문에 게이트선의 단락 또는 상하부 금속층 간의 쇼트가 발생할 수 있다.
이러한 문제점을 해결하기 위해서는, 상부 금속층(124q, 127q, 129q)에 형성된 역테이퍼 구조(1) 또는 돌기를 제거하는 것이 필요하다.
본 발명에서는, 상기 역테이퍼 구조(1) 또는 돌기를 제거하기 위하여, 포토레지스트 패턴(40a) 제거 후 2차 식각을 수행한다.
2차 식각은 별도의 포토레지스트막을 형성하지 않고, 도 6에서 보는 바와 같이 상부 금속층(124q, 127q, 129q)의 상부가 전면 노출된 상태로 수행한다. 즉, 포 토레지스트 패턴(40a)이 제거된 상태 그대로 식각액에 침지(dipping)하거나 또는 상부 금속층(124q, 127q, 129q) 위에 식각액을 분무(spray)하는 방법으로 상부 금속층(124q, 127q, 129q)을 식각한다.
이 경우, 열역학적으로 가장 불안정하고 반응 속도적으로 가장 빠르게 식각될 수 있는 모퉁이부, 즉 역테이퍼 구조(1) 또는 돌기에서 상대적으로 빠른 식각 반응이 일어난다. 따라서, 역테이퍼 구조(1) 또는 돌기가 제거된다. 다만 이 경우, 상부 금속층(124q, 127q, 129q)의 상부가 전면 노출된 상태이기 때문에, 상부 금속층(124q, 127q, 129q)의 전면이 일부 식각될 수 있다. 그러나, 이는 초기에 스퍼터링 등의 적층 단계에서 상부 금속층(120q)을 어느 정도 두껍게 형성함으로써 2차 식각시 소모되는 상부 금속층을 보완할 수 있다.
이로써, 도 7a 및 도 7b에서 보는 바와 같이, 양호한 프로파일을 가진 게이트 전극(124), 확장부(127) 및 게이트선의 끝부분(129)을 포함하는 게이트선(121)이 형성된다.
그 다음, 도 8a 및 도 8b에 도시한 바와 같이, 게이트선(121)을 덮도록 질화규소(SiNx) 또는 산화규소(SiO2)를 증착하여 게이트 절연막(140)을 형성한다. 게이트 절연막(140)의 적층 온도는 약 250 내지 500℃, 두께는 2,000 내지 5,000Å 정도인 것이 바람직하다.
이어서, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon) 및 불순물이 도핑된 비정질 규소층(extrinsic amorphous silicon)을 연속 하여 적층하고, 불순물이 도핑된 비정질 규소층과 진성 비정질 규소층을 사진 식각하여 복수의 돌출부(154)와 복수의 불순물 반도체 패턴(164)을 각각 포함하는 선형 진성 반도체층(151) 및 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 도 9에서 보는 바와 같이, 불순물이 도핑된 비정질 규소층(161) 위에 알루미늄(Al)을 포함하는 하부 금속층(170p) 및 몰리브덴(Mo)을 포함하는 상부 금속층(170q)을 순차적으로 적층한다.
본 발명의 실시예에서는 공동 스퍼터링의 타겟으로, 알루미늄에 네오디뮴(Nd)이 2at% 정도 첨가된 알루미늄 합금(Al-Nd)과 몰리브덴(Mo)을 사용한다.
상기 공동 스퍼터링은 다음과 같은 방법으로 실시한다.
먼저, 초기에 몰리브덴 타겟에는 파워를 인가하지 않으며 알루미늄 합금 타겟에만 파워를 인가하여 불순물이 도핑된 비정질 규소층(161) 및 게이트 절연막(140) 위에 알루미늄 합금으로 이루어지는 하부 금속층(170p)을 형성한다.
그 다음, 알루미늄 합금 타겟에 인가되는 파워를 오프(off)한 후, 몰리브덴에 인가되는 파워를 인가하여 상부 금속층(170q)을 형성한다.
이어서, 도 10에서 보는 바와 같이, 상부 금속층(170q) 위에 스핀 코팅 방법으로 포토레지스트를 도포하여 포토레지스트막(41)을 형성한다. 그 다음, 소정 패턴이 형성되어 있는 마스크(51)를 이용하여 포토레지스트막(41)을 노광한 후 현상하여 포토레지스트 패턴(41a)을 형성한다.
그 다음, 도 11에서 보는 바와 같이 포토레지스트 패턴(41a)에 따라 하부 금속층(170p) 및 상부 금속층(170q)을 일괄 식각한다. 이어서, 포토레지스트 박리제 를 이용하여 포토레지스트 패턴(41a)을 제거한다.
그 결과, 도 12에서 보는 바와 같이, 하부 금속층(171p, 173p, 175p, 177p, 179p)을 이루는 알루미늄과 상부 금속층(171q, 173q, 175q, 177q, 179q)을 이루는 몰리브덴의 식각 속도 차이에 의하여 상부 금속층(171q, 173q, 175q, 177q, 179q)이 역테이퍼 구조(2)로 형성된다.
또는, 식각액의 종류 및 반응 조건에 따라, 역테이퍼 구조 대신 상부 금속층의 단부에 돌기(tip)가 형성될 수도 있다.
이와 같이, 상부 금속층(171q, 173q, 175q, 177q, 179q)에 역테이퍼 구조(2) 또는 돌기가 형성되는 경우, 이후 형성되는 보호막(180)이 하부 금속층(171p, 173p, 175p, 177p, 179p)에 밀착되지 못하고 들뜸(lifting)이 발생하기 때문에 데이터선의 단락 또는 상하부 금속층 간의 쇼트가 발생할 수 있다.
이러한 문제점을 해결하기 위해서는, 상부 금속층(171q, 173q, 175q, 177q, 179q)에 형성된 역테이퍼 구조(1) 또는 돌기를 제거하는 것이 필요하다.
본 발명에서는, 상기 역테이퍼 구조(2) 또는 돌기를 제거하기 위하여, 포토레지스트 패턴(41a) 제거 후 2차 식각을 수행한다.
2차 식각은 별도의 포토레지스트막을 형성하지 않고, 도 12에서 보는 바와 같이 상부 금속층(171q, 173q, 175q, 177q, 179q)의 상부가 전면 노출된 상태로 수행한다. 즉, 포토레지스트 패턴(41a)이 제거된 상태 그대로 식각액에 침지(dipping)하거나 또는 상부 금속층(171q, 173q, 175q, 177q, 179q) 위에 분무(spray)하는 방법으로 상부 금속층(171q, 173q, 175q, 177q, 179q)을 식각한다.
이 경우, 열역학적으로 가장 불안정하고 반응 속도적으로 가장 빠르게 식각될 수 있는 모퉁이부, 즉 역테이퍼 구조(2) 또는 돌기에서 상대적으로 빠른 식각 반응이 일어난다. 따라서, 역테이퍼 구조(2) 또는 돌기가 제거된다. 다만, 이 경우 상부 금속층(171q, 173q, 175q, 177q, 179q)의 상부가 전면 노출된 상태이기 때문에, 상부 금속층(171q, 173q, 175q, 177q, 179q)의 일부가 식각될 수 있다. 그러나, 이는 초기에 스퍼터링 등의 적층 단계에서 상부 금속층(120q)을 어느 정도 두껍게 형성함으로써 2차 식각시 소모되는 상부 금속층을 보완할 수 있다.
이로써, 도 13a 및 도 13b에서 보는 바와 같이, 양호한 프로파일을 가진 소스 전극(173)을 포함하는 데이터선(171), 드레인 전극(175), 유지 축전기용 도전체(177) 및 데이터선의 끝부분(179)이 형성된다.
이어, 소스 전극(173), 드레인 전극(175) 및 유지 축전기용 도전체(177)로 덮이지 않고 노출된 불순물 반도체층(161, 165) 부분을 제거함으로써 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라즈마를 실시하는 것이 바람직하다.
다음으로, 도 14a 및 도 14b에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물 질, 또는 무기물질인 질화규소(SiNx) 따위를 단일층 또는 복수층으로 형성하여 보호막(passivation layer)(180)을 형성한다.
그 다음 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 185, 187, 182)를 형성한다. 이 때 감광성을 가지는 유기막일 경우에는 사진 공정만으로 접촉구를 형성할 수 있으며, 게이트 절연막(140)과 보호막(180)에 대하여 실질적으로 동일한 식각비를 가지는 식각 조건으로 실시하는 것이 바람직하다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판 위에 ITO 또는 IZO를 스퍼터링으로 적층하고 사진 식각 공정으로 복수의 화소 전극(190)과 복수의 접촉 보조 부재(81, 82)를 형성한다.
본 실시예에서는, 게이트선(121) 및 데이터선(171)을 이중층으로 형성한 경우에 대해서만 보였지만 단일층 또는 3층 이상의 다중층인 경우 또한 동일하게 적용할 수 있다. 또한, 상기 게이트선(121) 및 데이터선(171)으로 몰리브덴(Mo)과 알루미늄(Al)으로 이루어진 금속층을 적용하였지만 배선으로 적용할 수 있는 모든 도전체에 대하여 동일하게 적용할 수 있으며 특히 한정되는 것은 아니다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이 배선 형성시 2차 식각을 수행함으로써, 식각 특성 차이로 인하여 발생한 역테이퍼 구조 또는 돌기를 제거하여 양호한 프로파일의 배선을 형성할 수 있다. 이로써, 배선의 단락 또는 상하부 금속층 간의 쇼트 등을 방지할 수 있다.

Claims (14)

  1. 기판 위에 도전층을 형성하는 단계,
    상기 도전층 위에 포토레지스트 패턴을 형성하는 단계,
    상기 포토레지스트 패턴에 따라 상기 도전층을 1차 식각하는 단계,
    상기 도전층을 2차 식각하는 단계를 포함하는 표시 장치용 배선의 형성 방법.
  2. 제1항에서, 상기 도전층을 형성하는 단계는 구리(Cu) 또는 알루미늄(Al)을 포함하는 금속으로 형성하는 표시 장치용 배선의 형성 방법.
  3. 제1항에서, 상기 도전층을 형성하는 단계는 이종 금속으로 이루어진 하부 도전층 및 상부 도전층으로 형성하는 표시 장치용 배선의 형성 방법.
  4. 제3항에서, 상기 상부 도전층 및 상기 하부 도전층 중 하나는 구리(Cu) 또는 알루미늄(Al)을 포함하는 표시 장치용 배선의 형성 방법.
  5. 제3항에서, 상기 하부 도전층은 알루미늄 또는 알루미늄 합금이고 상기 상부 도전층은 몰리브덴 또는 몰리브덴 합금인 표시 장치용 배선의 형성 방법.
  6. 제1항에서, 상기 도전층을 1차 식각하는 단계 후에 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 표시 장치용 배선의 형성 방법.
  7. 제3항에서, 상기 상부 도전층은 상기 2차 식각하는 단계 후에 남아 있는 상부 도전층보다 두껍게 형성하는 표시 장치용 배선의 형성 방법.
  8. 기판 위에 도전체로 이루어지는 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 소정 간격으로 마주하고 있는 드레인 전극을 형성하는 단계, 및
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 게이트선을 형성하는 단계와 상기 데이터선 및 드레인 전극을 형성하는 단계 중 적어도 하나는 도전층을 형성하는 단계, 상기 도전층 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴에 따라 상기 도전층을 1차 식각하는 단계, 및 상기 도전층을 2차 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제8항에서, 상기 도전층을 형성하는 단계는 구리(Cu) 또는 알루미늄(Al)을 포함하는 금속으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제8항에서, 상기 도전층을 형성하는 단계는 이종 금속으로 이루어진 하부 도전층 및 상부 도전층으로 형성하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서, 상기 하부 도전층 및 상기 상부 도전층 중 하나는 구리(Cu) 또는 알루미늄(Al)을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제10항에서, 상기 하부 도전층은 알루미늄 또는 알루미늄 합금이고 상기 상부 도전층은 몰리브덴 또는 몰리브덴 합금인 박막 트랜지스터 표시판의 제조 방법.
  13. 제8항에서, 상기 도전층을 1차 식각하는 단계 후에 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제10항에서, 상기 상부 도전층은 상기 2차 식각하는 단계 후에 남아 있는 상부 도전층보다 두껍게 형성하는 박막 트랜지스터 표시판의 제조 방법.
KR1020040106076A 2004-12-15 2004-12-15 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법 KR20060067334A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106076A KR20060067334A (ko) 2004-12-15 2004-12-15 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106076A KR20060067334A (ko) 2004-12-15 2004-12-15 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060067334A true KR20060067334A (ko) 2006-06-20

Family

ID=37161906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106076A KR20060067334A (ko) 2004-12-15 2004-12-15 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060067334A (ko)

Similar Documents

Publication Publication Date Title
KR101054344B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101160829B1 (ko) 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR101152127B1 (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
CN1913146B (zh) 薄膜导体及其制造方法
KR101171175B1 (ko) 도전체용 식각액 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20060064264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US20070015319A1 (en) Method for forming contact hole and method for fabricating thin film transistor plate using the same
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20100123327A (ko) 어레이 기판의 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20060062913A (ko) 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR20100123535A (ko) 어레이 기판의 제조방법
KR101030968B1 (ko) 어레이 기판 및 이의 제조방법
KR20060042425A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060067334A (ko) 표시 장치용 배선의 형성 방법 및 배선을 포함하는 박막트랜지스터 표시판의 제조 방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060070334A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060064262A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060079706A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060036634A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination