KR20060131071A - 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 - Google Patents

표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 Download PDF

Info

Publication number
KR20060131071A
KR20060131071A KR1020050051241A KR20050051241A KR20060131071A KR 20060131071 A KR20060131071 A KR 20060131071A KR 1020050051241 A KR1020050051241 A KR 1020050051241A KR 20050051241 A KR20050051241 A KR 20050051241A KR 20060131071 A KR20060131071 A KR 20060131071A
Authority
KR
South Korea
Prior art keywords
conductive layer
thin film
film transistor
molybdenum
copper
Prior art date
Application number
KR1020050051241A
Other languages
English (en)
Inventor
배양호
조범석
정창오
양성훈
이제훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050051241A priority Critical patent/KR20060131071A/ko
Priority to US11/374,938 priority patent/US20060283833A1/en
Publication of KR20060131071A publication Critical patent/KR20060131071A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 기판, 상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선, 상기 제1 및 제2 신호선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하며, 상기 제1 및 제2 신호선 중 적어도 하나는 몰리브덴을 함유하는 제1 도전층, 구리를 함유하는 제2 도전층 및 도전성 산화물을 함유하는 제3 도전층을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
구리, 접착성, 확산, 도전성 산화막, 몰리브덴, 갈바닉 효과

Description

표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법{WIRING FOR DISPLAY DEVICE AND THIN FILM TRANSISTOR ARRAY PANEL INCLUDING THE SAME AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II'선 및 III-III'선을 따라 잘라 도시한 단면도이고,
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI'선 및 VII-VII'선을 따라 잘라 도시한 단면도이고,
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선 및 XI-XI'선을 따라 잘라 도시한 단면도이고,
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI'선 및 XII-XII'선을 따라 잘라 도시한 단면도이고,
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV'선 및 XV-XV'선을 따라 잘라 도시한 단면도이다.
*도면의 주요부분에 대한 부호의 설명
110: 절연 기판 121: 게이트선
124: 게이트 전극 131: 유지전극선
140: 게이트 절연막 151: 반도체
161: 불순물 비정질 규소층 171: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 81, 82: 접촉 보조 부재
181, 182, 183a, 183b, 185: 접촉 구멍
191: 화소 전극
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시 판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 형성한다.
박막 트랜지스터는 게이트선(gate line)을 통하여 전달되는 주사 신호에 따라 데이터선(data line)을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
한편, 액정 표시 장치 또는 유기 발광 표시 소자 등과 같은 표시 장치의 면적이 커짐에 따라, 박막 트랜지스터에 연결되는 게이트선 및 데이터선 또한 길어지고 그에 따라 배선의 저항이 증가한다. 따라서, 저항 증가에 따른 신호 지연 또는 전압 강하 따위의 문제를 해결하기 위해서는 게이트선 또는 데이트선을 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
낮은 비저항을 가지는 배선 재료 중 하나가 구리(Cu)이다. 따라서, 실제 공정에서 게이트선 및 데이터선을 구리(Cu)로 형성하는 경우, 신호 지연 및 전압 강하 등의 문제를 해결할 수 있다.
그러나, 구리(Cu)는 기판과의 접착성(adhesion)이 약하여 배선의 들뜸(lifting) 또는 벗겨짐(peeling)을 유발하고, 구리 표면이 식각액 등의 화학 물질에 직접 노출되는 경우 그 표면이 오염되어 저항이 증가한다. 또한, 구리는 쉽게 산화되는 성질을 가지기 때문에 접촉하고 있는 다른 막으로 쉽게 확산(diffusion)되어 박막 트랜지스터 특성을 저하시킨다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하는 것으로서, 구리(Cu) 배선의 저저항성을 살리면서도 접착성 및 박막 트랜지스터 특성을 확보하는 것이다.
본 발명의 한 실시예에 따른 표시 장치용 배선은, 몰리브덴(Mo)을 함유하는 제1 도전층, 상기 제1 도전층 위에 형성되어 있으며 구리(Cu)를 함유하는 제2 도전층 및 상기 제2 도전층 위에 형성되어 있으며 도전성 산화물을 함유하는 제3 도전층을 포함한다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선, 상기 제1 및 제2 신호선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하며, 상기 제1 및 제2 신호선 중 적어도 하나는 몰리브덴(Mo)을 함유하는 제1 도전층, 구리(Cu)를 함유하는 제2 도전층 및 도전성 산화물을 함유하는 제3 도전층을 포함한다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계, 상기 게이트 절연막 및 상기 반도체층 위에 제2 신호선 및 드레인 전극을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 제1 신호선을 형성하는 단계 및 상기 제2 신호선을 형성하는 단계 중 적어도 하나는 몰리브덴(Mo)을 함유하는 제1 도전층을 형성하는 단계, 구리(Cu)를 함유하는 제2 도전층을 형성하는 단계 및 도전성 산화물을 함유하는 제3 도전층을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III' 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 몰리브덴(Mo) 또는 몰리브덴(Mo)에 니오븀(Nb), 탄탈늄(Ta), 티타늄(Ti), 지르코늄(Zr), 텅스텐(W) 및 질소(N) 중 적어도 하나를 첨가한 몰리브덴 합금(Mo-alloy)을 포함하는 하부막(이하, '몰리브덴층'이라 한다)(124p, 129p, 131p, 133ap, 133bp), 구리(Cu) 또는 구리 합금(Cu-alloy)을 포함하는 중간막(이하, '구리층'이라 한다)(124q, 129q, 131q, 133aq, 133bq) 및 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminium zinc oxide), InSnZnO 따위의 도전성 산화물을 포함하는 상부막(이하, '도전성 산화막'이라 한다)(124r, 129r, 131r, 133ar, 133br)으로 이루어진다.
몰리브덴층(124p, 129p, 131p, 133ap, 133bp) 및 도전성 산화막(124r, 129r, 131r, 133ar, 133br)은 각각 구리층(124q, 129q, 131q, 133aq, 133bq)의 하부 및 상부에 형성되어 기판(110) 및 상부막과의 접착성(adhesion)을 개선시킨다.
또한, 몰리브덴층(124p, 129p, 131p, 133ap, 133bp), 구리층(124q, 129q, 131q, 133aq, 133bq) 및 도전성 산화막(124r, 129r, 131r, 133ar, 133br)은 동일한 식각액에 대하여 양호한 프로파일(profile)로 형성될 수 있다.
이 때, 몰리브덴층은 구리층의 하부에 위치되어 기판과 구리층의 접촉 특성을 개선시킨다. 또한, 몰리브덴층과 구리층은 실질적으로 다른 식각 속도를 가지지만, 두 금속층이 차례로 적층되어 있는 경우에는 갈바닉 효과(galvanic effect)에 의해 양호한 프로파일로 형성될 수 있다. 갈바닉 효과란, 전해질 내의 두 금속 사이에 전위차가 존재하는 경우, 상대적으로 양(positive)의 전위를 가지는 금속은 음극(cathode)으로 작용하여 환원되려는 경향을 가지며 상대적으로 음(negative)의 전위를 가지는 금속은 양극(anode)으로 작용하여 산화되려는 경향을 가지는 현상이다. 이 경우, 음극(cathode)으로 작용하는 금속은 단독으로 존재하는 경우보다 느리게 식각(부식)되고 양극(anode)으로 작용하는 금속은 단독으로 존재하는 경우보다 빠르게 식각(부식)된다. 이러한 갈바닉 효과는 음극과 양극의 면적비(area ratio), 즉 음극과 양극의 두께비에 크게 의존하기 때문에, 양 금속의 두께에 따라 금속의 식각 속도를 조절할 수 있다.
구리(Cu)와 몰리브덴(Mo)은 단독으로 존재할 때 동일한 식각액에 대하여 서로 다른 식각 속도를 가진다. 예컨대, 과산화수소(H2O2) 함유 식각액에서 구리(Cu)는 몰리브덴(Mo)보다 훨씬 빠르게 식각된다. 그러나, 몰리브덴과 구리가 차례로 적층되어 있는 이중막에서는, 갈바닉 효과에 따라 구리(Cu)는 음극(cathode)으로 몰리브덴은 양극(anode)으로 작용하여 구리의 식각 속도는 더 느려지고 몰리브덴의 식각 속도는 더 빨라진다. 이에 따라, 하부의 몰리브덴층과 상부의 구리층은 양호한 프로파일로 형성될 수 있다.
구리층의 상부에는 ITO, IZO, AZO, InSnZnO 따위의 도전성 산화물이 형성되어 있다. 도전성 산화물은 구리가 확산되어 상부층으로 확산되는 것을 방지한다.
도전성 산화막은 구리층에 비하여 식각 속도가 현저히 낮다. 그러나, 도전성 산화막은 구리층에 비하여 식각액에 노출되는 면적이 넓으며 구리층에 비하여 상대적으로 얇은 두께로 적층되기 때문에 양호한 프로파일로 형성될 수 있다. 또한, 도전성 산화물은 구리와의 접착성도 우수하여 들뜸이나 벗겨짐을 방지할 수 있 다.
또한, 도전성 산화막은 질화성 도전성 산화막, 즉 ITON, IZON, AZON 및 InSnZnON 따위로 형성될 수 있다. 이는 구리층과 도전성 산화막의 접촉 영역에서 구리의 산화를 억제하여 저항의 급속한 증가를 방지할 수 있다.
이 때, 몰리브덴층(124p, 129p, 131p, 133ap, 133bp), 구리층(124q, 129q, 131q, 133aq, 133bq) 및 도전성 산화막(124r, 129r, 131r, 133ar, 133br)의 두께는 각 재료의 식각 속도에 따라 조절할 수 있지만, 몰리브덴층(124p, 129p, 131p, 133ap, 133bp)과 도전성 산화막(124r, 129r, 131r, 133ar, 133br)은 10 내지 1000Å, 구리층(124q, 129q, 131q, 133aq, 133bq)은 100Å 내지 2㎛의 두께로 형성될 수 있다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(poly silicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극 선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴(Mo) 또는 몰리브덴(Mo)에 니오븀(Nb), 탄탈늄(Ta), 티타늄(Ti), 지르코늄(Zr), 텅스텐(W) 및 질소(N) 중 적어도 하나를 첨가한 몰리브덴 합금(Mo-alloy)을 포함하는 하부막(이하, '몰리브덴층'이라 한다)(171p, 173p, 175p, 179p), 구리(Cu) 또는 구리 합금(Cu-alloy)을 포함하는 중간막(이하, '구리층'이라 한다)(171q, 173q, 175q, 179q), ITO, IZO, AZO, InSnZnO 따위의 도전성 산화물을 포함하는 상부막(이하, '도전성 산화막'이라 한다)(171r, 173r, 175r, 179r)으로 이루어진다.
몰리브덴층(171p, 173p, 175p, 179p) 및 도전성 산화막(171r, 173r, 175r, 179r)은 각각 구리층(171q, 173q, 175q, 179q)의 하부 및 상부에 형성되어 구리가 반도체층(151) 및 화소 전극(191)으로 확산되는 것을 방지한다.
몰리브덴층은 구리층의 하부에 형성되어 하부막과의 접착성을 향상시킬 수 있으며, 반도체층과 우수한 저항 접촉(ohmic contact) 특성을 나타낼 수 있다.
또한, 몰리브덴층과 구리층은 일괄 식각하여 양호한 프로파일로 형성될 수 있다.
구리층의 상부에는 구리보다 낮은 식각 속도를 가지는 ITO, IZO, AZO, InSnZnO 따위의 도전성 산화물로 형성되어 있다. ITO, IZO, AZO, InSnZnO 따위의 도전성 산화물은 구리에 비하여 현저하게 낮은 식각 속도를 가지면서도 구리와의 접착성이 우수하다. 이 때, 도전성 산화막은 구리층에 비하여 얇은 두께로 형성됨으로써 구리층과의 식각 속도를 조절할 수 있다.
또한, 도전성 산화막은 질화성 도전성 산화막, 즉 ITON, IZON, AZON 및 InSnZnON 따위로 형성될 수 있다. 이 경우, 구리층과 도전성 산화막의 접촉 영역에서 구리의 산화를 억제하여 저항의 급속한 증가를 방지할 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a, 183b)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(84) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전 기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(84)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 15를 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI'선 및 VII-VII'선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII'선 및 XI-XI'선을 따라 잘라 도시한 단면도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI'선 및 XII-XII'선을 따라 잘라 도시한 단면도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV'선 및 XV-XV'선을 따라 잘라 도시한 단면도이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 질화몰리브덴층, 구리층 및 ITO층을 차례로 적층한다.
여기서, 삼중층은 스퍼터링(sputtering)으로 형성한다.
초기에는 몰리브덴 타겟에만 전력을 인가하여 기판(110) 위에 몰리브덴층을 형성한다. 이 때, 스퍼터링시 질소 기체(N2)와 같은 질소 함유 기체를 공급하여 질화몰리브덴층을 형성한다. 이어서, 몰리브덴 타겟에 인가되는 전력을 오프(off)한 후, 구리 타겟에 인가되는 전력을 인가하여 질화몰리브덴층 위에 구리층을 형성한다. 연속적으로, 구리 타겟에 인가되는 전력을 오프한 후, ITO 타겟에 전력을 인가하여 구리층 위에 ITO층을 형성한다. 이 때, 스퍼터링은 상온에서 수행할 수도 있고 300℃ 이상의 고온에서 수행할 수도 있는데, 약 100℃ 이하에서 수행하는 경우 비정질 ITO(amorphous ITO)로 형성될 수 있고 그보다 높은 온도에서 수행하는 경우 결정질 ITO(poly ITO)로 형성될 수 있다. ITO층으로는 비정질 ITO 또는 결정질 ITO 모두 가능하나, 결정질 ITO는 비정질 ITO에 비하여 식각 속도가 낮으므로 비정질 ITO로 형성하는 경우에 비하여 두께를 두껍게 할 필요가 있다.
그 다음, 도 4 내지 도 6에 도시한 바와 같이, 질화몰리브덴층, 구리층 및 ITO층을 한번에 습식 식각(wet etching)하여, 게이트 전극(124)을 포함한 게이트선(121) 및 유지 전극(133a, 133b)을 포함하는 유지 전극선(131)을 형성한다. 이 때, 식각액으로는, 과산화수소(H2O2) 식각액을 이용할 수 있다. 또한, 경우에 따라, ITO의 식각 속도가 늦어서 ITO층의 단부에 돌기부가 형성되는 경우에는 습식 식각 후 별도의 건식 식각(dry etching)을 수행하여 ITO층의 돌기부를 제거할 수도 있다.
그 다음, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx), 진성 비정질 규소(a-Si) 및 불순물이 도핑된 비정질 규소를 연속 증착한다.
이어서, 도 7 내지 도 9에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴(164)을 포함하는 불순물이 도핑된 비정질 규소층(161)을 형성한다.
이어서, 불순물이 도핑된 비정질 규소층(161) 및 게이트 절연막(140) 위에 질화몰리브덴층, 구리층 및 ITO층을 차례로 형성한다. 여기서, 질화몰리브덴층, 구리층 및 ITO층은 게이트선(121) 및 유지 전극선(131)과 마찬가지로 스퍼터링으로형성한다.
그 다음, 도 10 내지 도 12에 도시한 바와 같이, 질화몰리브덴층, 구리층 및 ITO층을 한번에 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171), 드레인 전극(175)을 형성한다. 또한, 경우에 따라, ITO의 식각 속도가 늦어서 ITO층의 단부에 돌기부가 형성되는 경우에는 습식 식각 후 별도의 건식 식각(dry etching)을 수행하여 ITO층의 돌기부를 제거할 수도 있다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예컨대 질화규소(SiNx) 따위를 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 보호막(180)을 형성한다.
이어서, 질화규소 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 183a, 183b, 185)를 형성한다.
그 다음, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(83)를 형성한다.
본 실시예에서는 게이트선 및 데이터선 모두에 대하여 몰리브덴층, 구리층 및 도전성 산화막으로 형성하였지만, 게이트선 및 데이터선 중 어느 하나에만 적용될 수도 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 몰리브덴층, 구리층 및 도전성 산화막이 차례로 적층된 배선을 포함함으로써, 구리의 낮은 저항을 유지하면서도 기판 및 상부막과의 접착성을 개선시키고 양호한 프로파일로 형성될 수 있다. 또한, 구리가 산화되어 반도체 내에 확산되는 것을 방지할 수 있어서 박막 트랜지스터 특성을 개선시킬 수 있다.

Claims (15)

  1. 몰리브덴을 함유하는 제1 도전층,
    상기 제1 도전층 위에 형성되어 있으며 구리를 함유하는 제2 도전층,
    상기 제2 도전층 위에 형성되어 있으며 도전성 산화물을 함유하는 제3 도전층을 포함하는
    표시 장치용 배선.
  2. 제1항에서,
    상기 제1 도전층은 몰리브덴(Mo) 또는 몰리브덴(Mo)에 니오븀(Nb), 탄탈늄(Ta), 티타늄(Ti), 지르코늄(Zr), 텅스텐(W) 및 질소(N) 중 적어도 하나를 함유하는 몰리브덴 합금(Mo-alloy)을 포함하는
    표시 장치용 배선.
  3. 제1항에서,
    상기 제2 도전층은 구리(Cu) 또는 구리 합금(Cu-alloy)을 포함하는
    표시 장치용 배선.
  4. 제1항에서,
    상기 제3 도전층은 ITO, IZO, AZO 및 InSnZnO 중에서 선택된 적어도 하나를 포함하는
    표시 장치용 배선.
  5. 기판,
    상기 기판 위에 형성되어 있으며 서로 교차하는 제1 및 제2 신호선,
    상기 제1 및 제2 신호선에 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하며,
    상기 제1 및 제2 신호선 중 적어도 하나는 몰리브덴을 함유하는 제1 도전층, 구리를 함유하는 제2 도전층 및 도전성 산화물을 함유하는 제3 도전층을 포함하는
    박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제1 도전층은 몰리브덴(Mo) 또는 몰리브덴(Mo)에 니오븀(Nb), 탄탈늄(Ta), 티타늄(Ti), 지르코늄(Zr), 텅스텐(W), 질소(N)를 함유하는 몰리브덴 합금(Mo-alloy)을 포함하는
    박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 제2 도전층은 순수 구리(Cu) 또는 구리 합금(Cu-alloy)을 포함하는
    박막 트랜지스터 표시판.
  8. 제5항에서,
    상기 제3 도전층은 ITO, IZO, AZO 및 InSnZnO 중에서 선택된 적어도 하나를 포함하는
    박막 트랜지스터 표시판.
  9. 제5항에서,
    상기 제3 도전층은 ITON, IZON, AZON 및 InSnZnON 중에서 선택된 적어도 하나를 포함하는 박막 트랜지스터 표시판.
  10. 제5항에서,
    상기 제2 도전층은 상기 제1 및 제3 도전층보다 두꺼운
    박막 트랜지스터 표시판.
  11. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에 게이트 절연막 및 반도체층을 순차적으로 형성하는 단계,
    상기 게이트 절연막 및 상기 반도체층 위에 제2 신호선 및 드레인 전극을 형성하는 단계,
    상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,
    상기 제1 신호선을 형성하는 단계 및 상기 제2 신호선을 형성하는 단계 중 적어도 하나는 몰리브덴을 함유하는 제1 도전층을 형성하는 단계, 구리를 함유하는 제2 도전층을 형성하는 단계 및 도전성 산화물을 함유하는 제3 도전층을 형성하는 단계를 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 제3 도전층을 형성하는 단계 후에 상기 제1, 제2 및 제3 도전층을 습식 식각하는 단계를 더 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제1, 제2 및 제3 도전층을 식각하는 단계는 과산화수소(H2O2)를 함유하는 식각액으로 수행하는
    박막 트랜지스터 표시판의 제조 방법.
  14. 제12항에서,
    상기 제1, 제2 및 제3 도전층을 습식 식각하는 단계 후에 상기 제3 도전층을 건식 식각하는 단계를 더 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  15. 제11항에서,
    상기 제1 도전층을 형성하는 단계 및 상기 제2 도전층을 형성하는 단계 중 적어도 하나는 질소 함유 기체에 노출하면서 형성하는
    박막 트랜지스터 표시판의 제조 방법.
KR1020050051241A 2005-06-15 2005-06-15 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 KR20060131071A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050051241A KR20060131071A (ko) 2005-06-15 2005-06-15 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
US11/374,938 US20060283833A1 (en) 2005-06-15 2006-03-13 Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051241A KR20060131071A (ko) 2005-06-15 2005-06-15 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20060131071A true KR20060131071A (ko) 2006-12-20

Family

ID=37572343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051241A KR20060131071A (ko) 2005-06-15 2005-06-15 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법

Country Status (2)

Country Link
US (1) US20060283833A1 (ko)
KR (1) KR20060131071A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120089151A (ko) * 2011-02-01 2012-08-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR20140044552A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
US12025897B2 (en) 2021-12-31 2024-07-02 Lg Display Co., Ltd. Liquid crystal display device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060062913A (ko) * 2004-12-06 2006-06-12 삼성전자주식회사 표시 장치용 배선과 상기 배선을 포함하는 박막트랜지스터 표시판 및 그 제조 방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5489859B2 (ja) 2009-05-21 2014-05-14 株式会社半導体エネルギー研究所 導電膜及び導電膜の作製方法
JP2011014884A (ja) * 2009-06-05 2011-01-20 Semiconductor Energy Lab Co Ltd 光電変換装置
KR101692954B1 (ko) * 2010-05-17 2017-01-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101948168B1 (ko) * 2011-12-08 2019-04-26 엘지디스플레이 주식회사 내로우 베젤 타입 액정표시장치
KR102025103B1 (ko) 2013-07-22 2019-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11411026B2 (en) * 2019-10-31 2022-08-09 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing array substrate and array substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208400B1 (en) * 1996-03-15 2001-03-27 Canon Kabushiki Kaisha Electrode plate having metal electrodes of aluminum or nickel and copper or silver disposed thereon
US6008877A (en) * 1996-11-28 1999-12-28 Sharp Kabushiki Kaisha Liquid crystal display having multilayered electrodes with a layer adhesive to a substrate formed of indium tin oxide
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP3836788B2 (ja) * 2002-12-26 2006-10-25 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
US7274038B2 (en) * 2003-06-30 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, a semiconductor device, a display device and a method for manufacturing a silicon nitride film
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101160829B1 (ko) * 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120089151A (ko) * 2011-02-01 2012-08-09 삼성디스플레이 주식회사 박막트랜지스터 기판 및 그의 제조방법
KR20140044552A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
US12025897B2 (en) 2021-12-31 2024-07-02 Lg Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
US20060283833A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
KR101152127B1 (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20060131071A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR101326128B1 (ko) 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
US7811868B2 (en) Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel
KR20100022708A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101171187B1 (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101180863B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP5406440B2 (ja) 薄膜トランジスタ表示板及びその製造方法
KR101152139B1 (ko) 표시 장치용 세정제 및 이를 사용하는 박막 트랜지스터표시판의 제조 방법
KR101184640B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110041251A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070092455A (ko) 표시 장치 및 그 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20060121414A (ko) 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070018263A (ko) 표시 장치용 신호선, 이를 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR20070008869A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060122234A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070013804A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080052919A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의 제조방법
KR20060122120A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20060012764A (ko) 박막 표시판 및 그 제조 방법
KR20060064263A (ko) 표시 장치용 배선, 상기 배선을 포함한 박막 트랜지스터표시판 및 그 제조 방법
KR20060122119A (ko) 표시 장치용 배선의 제조 방법 및 박막 트랜지스터표시판의 제조 방법
KR20080052920A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application