KR20070008869A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents
박막 트랜지스터 표시판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20070008869A KR20070008869A KR1020050062732A KR20050062732A KR20070008869A KR 20070008869 A KR20070008869 A KR 20070008869A KR 1020050062732 A KR1020050062732 A KR 1020050062732A KR 20050062732 A KR20050062732 A KR 20050062732A KR 20070008869 A KR20070008869 A KR 20070008869A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- thin film
- film transistor
- molybdenum
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000460 chlorine Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 125000001309 chloro group Chemical group Cl* 0.000 claims abstract description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 36
- 229910052750 molybdenum Inorganic materials 0.000 claims description 36
- 239000011733 molybdenum Substances 0.000 claims description 36
- 239000010408 film Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 229910052801 chlorine Inorganic materials 0.000 claims description 21
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 claims description 6
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 6
- WUJISAYEUPRJOG-UHFFFAOYSA-N molybdenum vanadium Chemical compound [V].[Mo] WUJISAYEUPRJOG-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 3
- 229910000583 Nd alloy Inorganic materials 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 51
- 230000002688 persistence Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 121
- 238000003860 storage Methods 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 239000012535 impurity Substances 0.000 description 16
- 238000002161 passivation Methods 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 3 내지 20at%의 염소 원자(Cl)를 포함하는 반도체층, 상기 반도체층 위에 형성되어 있으며 알루미늄(Al)을 포함하는 도전층과 상기 알루미늄을 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 몰리브덴을 포함하는 도전층을 포함하는 데이터선 및 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
염소 원자, 누설 전류, 친전자성, 잔상
Description
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이고,
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI선 및 VII-VII선을 따라 잘라 도시한 단면도이고,
도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII선 및 XI-XI선을 따라 잘라 도시한 단면도이고,
도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI선 및 XII-XII선을 따라 잘라 도시한 단면도이고,
도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선 및 XV-XV선을 따라 잘라 도시한 단면도이고,
도 16은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 17 및 도 18은 도 16의 박막 트랜지스터 표시판을 XVII-XVII선 및 XVIII-XVIII선을 따라 잘라 도시한 단면도이고,
도 19, 도 28 및 도 31은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고,
도 20 및 도 21은 도 19의 박막 트랜지스터 표시판을 XX-XX선 및 XXI-XXI선을 따라 잘라 도시한 단면도이고,
도 22 내지 도 27은 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 중간 단계를 차례로 도시한 단면도이고,
도 29 및 도 30은 도 28의 박막 트랜지스터 표시판을 XXIX-XXIX선 및 XXX-XXX선을 따라 잘라 도시한 단면도이고,
도 32 및 도 33은 도 31의 박막 트랜지스터 표시판을 XXXII-XXXII선 및 XXXIII-XXXIII선을 따라 잘라 도시한 단면도이다.
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이 다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 형태가 주류이다. 이러한 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터선(data line)을 표시판에 형성한다.
박막 트랜지스터는 게이트선(gate line)을 통하여 전달되는 주사 신호에 따라 데이터선(data line)을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다. 이러한 박막 트랜지스터는, 자발광소자인 능동형 유기 발광 표시 소자(AM-OLED)에서도 각 발광 소자를 개별적으로 제어하는 스위칭 소자로서 역할을 한다.
한편, 액정 표시 장치 또는 유기 발광 표시 소자 등과 같은 표시 장치의 면적이 커짐에 따라, 박막 트랜지스터에 연결되는 게이트선 및 데이터선 또한 길어지고 그에 따라 배선의 저항이 증가한다. 따라서, 저항 증가에 따른 신호 지연 또는 전압 하강 따위의 문제를 해결하기 위해서는 게이트선 또는 데이트선을 낮은 비저항을 가지는 재료로 형성할 필요가 있다.
낮은 비저항을 가지는 배선 재료 중 하나가 알루미늄(Al)이다.
그러나, 알루미늄은 다른 막과의 접착성(adhesion)이 불량하고 하부 및 상부막으로 쉽게 확산(diffusion)되기 때문에 단일막으로 형성하기 곤란하다.
이에 따라, 알루미늄층의 하부 및 상부에 몰리브덴층을 형성한 다층막이 제안되었다.
그러나, 이러한 다층막을 데이터선에 적용한 경우, 반도체층과 접촉하는 몰리브덴이 반도체 내로 확산되어 박막 트랜지스터 특성을 저하시키고 잔상을 유발한다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 이러한 문제점을 해결하기 위한 것으로서, 박막 트랜지스터 특성의 저하를 방지하고 잔상 발생을 감소시키는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은, 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 3 내지 20at%의 염소 원자(Cl)를 포함하는 반도체층, 상기 반도체층 위에 형성되어 있으며 알루미늄(Al)을 포함하는 도전층과 상기 알루미늄을 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 몰리브덴(Mo)을 포함하는 도전층을 포함하는 데이터선 및 드레인 전극, 상기 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
또한, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 규소(Si) 함유 기체 및 염소(Cl) 함유 기체를 공급하여 반도체층을 형성하는 단계, 상기 반도체층 위에 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층 및 몰리브덴(Mo)을 포함하는 제3 도전층을 포함하는 데이터선 및 드레인 전극을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
또한, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 규소(Si) 함유 기체 및 염소(Cl) 함유 기체를 이용하여 반도체층을 형성하는 단계, 상기 반도체층 위에 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층 및 몰리브덴(Mo)을 포함하는 제3 도전층을 형성하는 단계, 상기 제3 도전층 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 식각 마스크로 하여 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층 및 상기 반도체층을 식각하는 단계, 상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층을 식각하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한 다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
그러면 도 1 내지 도 3을 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II 선 및 III-III 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한 다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 한 쪽 유지 전극(133b)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속을 포함하는 하부막(124p, 131p, 133ap, 133bp)과 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열 금속을 포함하는 상부막(124q, 131q, 133aq, 133bq)으로 만들어진다. 알루미늄 합금으로는 알루미늄에 네오디뮴(Nd)이 소정량 첨가되어 있는 알루미늄-네오디뮴(Al-Nd)을 사용할 수 있다. 하부막(124p, 131p, 133ap, 133bp)의 두께는 약 1000 내지 5000Å일 수 있고, 상부막(124q, 131q, 133aq, 133bq)의 두께는 약 50 내지 2000Å일 수 있다.
도 2 및 도 3에서 게이트 전극(124) 및 유지 전극선(131)에 대하여 하부막은 영문자 p를, 상부막은 영문자 q를 도면 부호에 덧붙여 표기하였다.
게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 염소화 비정질 규소(hydrogenated chlorinated amorphous silicon, a-Si:H:Cl)를 포함하는 복수의 선형 반도체(151)가 형성되어 있다. 수소화 염소화 비정질 규소(a-Si:H:Cl)는 비정질 규소(a-Si)의 댕글링 결합(dangling bond)에 수소 원자(H) 및 염소 원자(Cl)가 결합되어 있는 형태이다. 비정질 규소(a-Si)에 염소 원자(Cl)가 결합되어 있는 경우, 친전자성(electrophilic)을 가지는 염소 원자가 오프 전류시 채널 영역에서 누설되는 전자들을 끌어당겨 누설 전류(leakage current)를 줄일 수 있다. 이로써, 누설 전류에 의한 전압 강하를 줄여 잔상 발생을 방지할 수 있다.
이 때, 반도체(151) 중 염소 원자는 3 내지 20at%으로 함유하는 것이 바람직하다. 여기서 at%는 반도체의 내부 및 표면을 포함한 전체에 존재하는 총 원자수 중에 함유되어 있는 염소 원자의 개수를 의미한다. 염소 원자가 3at% 미만인 경우 상술한 누설 전류 감소의 효과를 얻을 수 없고, 20at%를 초과하는 경우 박막 트랜지스터가 턴-온(turn-on) 되어 있는 경우 채널 영역의 특성에 영향을 미칠 수 있다.
선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30°내지 80°정도이다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이에 형성된다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가 요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171)은 하부막(171p, 175p), 중간막(171q, 175q) 및 상부막(171r, 175r)을 포함하는 삼중막 구조를 가진다. 하부막(171p, 175p)은 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 만들어지고, 중간막(171q, 175q)은 비저항이 낮은 알루미늄 또는 알루미늄-네오디뮴(AlNd) 따위의 알루미늄 합금으로 만들어지며, 상부막(171r, 175r)은 ITO나 IZO와의 접촉 특성이 우수한 순수 몰리브덴 또는 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰리브덴-텅스 텐(MoW) 따위의 몰리브덴 합금 등의 몰리브덴 계열의 금속으로 만들어진다.
도 2 및 도 3에서 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)에 대하여 하부막은 영문자 p를, 중간막은 영문자 q를, 상부막은 영문자 r을 도면 부호에 덧붙여 표기하였다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으 며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 고정단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(184)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 다리(overpass)(84) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 데이터선(171) 및 게이트선(121)의 끝 부분(179, 129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
연결 다리(84)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(184)을 통하여 유지 전극선(131)의 노출된 부분과 유지 전극(133b) 자유단의 노출된 끝 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(84)와 함께 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다.
그러면, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 4 내지 도 15를 참조하여 상세하게 설명한다.
도 4, 도 7, 도 10 및 도 13은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 5 및 도 6은 도 4의 박막 트랜지스터 표시판을 VI-VI선 및 VII-VII선을 따라 잘라 도시한 단면도이고, 도 8 및 도 9는 도 7의 박막 트랜지스터 표시판을 VIII-VIII선 및 XI-XI선을 따라 잘라 도시한 단면도이고, 도 11 및 도 12는 도 10의 박막 트랜지스터 표시판을 XI-XI선 및 XII-XII선을 따라 잘라 도시한 단면도이고, 도 14 및 도 15는 도 13의 박막 트랜지스터 표시판을 XIV-XIV선 및 XV-XV선을 따라 잘라 도시한 단면도이다.
먼저, 투명 유리 또는 플라스틱 따위로 이루어진 절연 기판(110) 위에 알루미늄-네오디뮴(AlNd)으로 만들어진 하부막 및 몰리브덴(Mo)계열의 금속으로 만들어진 하부막을 차례로 적층한다.
그 다음, 도 4 내지 도 6에 도시한 바와 같이, 하부막 및 상부막을 습식 식각(wet etching)하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
이어서, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층 및 불순물이 도핑된 비정질 규소(n+ a-Si)층을 플라스마 화학 기상 증착(PECVD)으로 형성한다.
이 때, 진성 비정질 규소층은 수소화 염소화 비정질 규소(hydrogenated chlorinated amorphous silicon, a-Si:H:Cl)를 형성하기 위하여 실란 기체(SiH4), 수소 기체(H2) 및 염소(Cl) 함유 기체를 공급한다. 염소(Cl) 함유 기체는 예컨대 Cl2, HCl, BCl3, CCl4, SiCl2H2 중에서 선택될 수 있다.
또한, 불순물이 도핑된 비정질 규소층은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
이어서, 도 7 내지 도 9에 도시한 바와 같이, 불순물이 도핑된 비정질 규소 및 진성 비정질 규소를 사진 식각하여, 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 선형 진성 반도체층(151) 및 복수의 불순물 반도체 패턴(164)을 포함하는 불순물이 도핑된 비정질 규소층(161)을 형성한다.
그 다음, 불순물이 도핑된 비정질 규소층(161) 위에 몰리브덴 계열의 금속으로 만들어진 하부 몰리브덴층, 알루미늄 계열의 금속으로 만들어진 알루미늄층 및 몰리브덴 계열의 금속으로 만들어진 상부 몰리브덴층을 포함하는 데이터 금속층(170)을 스퍼터링 방법으로 차례로 적층한다.
그 다음, 도 10 내지 도 12에 도시한 바와 같이, 하부 몰리브덴층, 알루미늄층 및 상부 몰리브덴층을 한번에 습식 식각하여, 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다.
이어서, 소스 전극(173) 및 드레인 전극(175)으로 덮이지 않고 노출된 불순물 반도체층(164)을 제거하여 복수의 돌출부(163)를 포함하는 복수의 선형 저항성 접촉층(161)과 복수의 섬형 저항성 접촉층(165)을 완성하는 한편, 그 아래의 진성 반도체(154) 부분을 노출시킨다. 이 경우, 노출된 진성 반도체(154) 부분의 표면을 안정화시키기 위하여 산소(O2) 플라스마를 실시한다.
그 다음, 도 13 내지 도 15에 도시한 바와 같이, 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 예컨대 질화규소(SiNx) 따위를 플라스마 화학 기상 증착(PECVD)으로 보호막(180)을 형성한다.
이어서, 보호막(180) 위에 감광막을 코팅한 후 광마스크를 통하여 감광막에 빛을 조사한 후 현상하여 복수의 접촉구(181, 182, 184, 185)를 형성한다.
그 다음, 도 1 내지 도 3에 도시한 바와 같이, 보호막(180) 위에 ITO 따위의 투명 도전층을 스퍼터링으로 적층한 후 패터닝하여, 화소 전극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
[실시예 2]
이하에서는, 도 16 내지 도 33을 참고로 하여 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다.
도 16은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 17 및 도 18은 도 16의 박막 트랜지스터 표시판을 XVII-XVII선 및 XVIII-XVIII선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 박막 트랜지스터 표시판의 구조는 도 1 내지 도 3에 도시한 것과 거의 동일하다.
기판(110) 위에 게이트 전극(124) 및 끝 부분(129)을 가지는 복수의 게이트선(121) 및 유지 전극(133a, 133b)을 가지는 복수의 유지 전극선(131)이 형성되어 있고, 그 위에 게이트 절연막(140), 돌출부(154)를 포함하는 복수의 선형 반도체(151), 돌출부(163)를 가지는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 위에는 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막 (180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 184, 185)이 형성되어 있으며 그 위에는 복수의 화소 전극(191), 복수의 접촉 보조 부재(81, 82) 및 복수의 연결 다리(84)가 형성되어 있다.
그러나, 본 실시예에 따른 박막 트랜지스터 표시판은, 도 1 내지 도 3에 도시한 박막 트랜지스터 표시판과 달리, 반도체층(151)이 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉층(161, 165)과 실질적으로 동일한 평면 형태를 가지고 있다. 즉, 선형 반도체층(151)은 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉층(161, 165)의 아래에 노출되지 않은 부분과 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다.
그러면, 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 도 19 내지 도 33을 참조하여 설명한다.
도 19, 도 28 및 도 31은 본 발명의 다른 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 배치도이고, 도 20 및 도 21은 도 19의 박막 트랜지스터 표시판을 XX-XX선 및 XXI-XXI선을 따라 잘라 도시한 단면도이고, 도 22 내지 도 27은 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법의 중간 단계를 차례로 도시한 단면도이고, 도 29 및 도 30은 도 28의 박막 트랜지스터 표시판을 XXIX-XXIX선 및 XXX-XXX선을 따라 잘라 도시한 단면도이고, 도 32 및 도 33은 도 31의 박막 트랜지스터 표시판을 XXXII-XXXII선 및 XXXIII-XXXIII선을 따라 잘라 도시한 단면도이다.
먼저, 도 19 내지 도 21에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 알루미늄-네오디뮴(AlNd)으로 만들어진 하부막 및 몰리브덴(Mo)계열의 금속으로 만들어진 하부막을 차례로 적층한다.
그 다음, 하부막 및 상부막을 습식 식각하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)을 포함하는 복수의 유지 전극선(131)을 형성한다.
이어서, 도 22 및 도 23에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131) 위에 질화규소(SiNx) 따위로 만들어진 게이트 절연막(140), 불순물이 도핑되지 않은 진성 비정질 규소(a-Si)층(150) 및 불순물이 도핑된 비정질 규소(n+ a-Si)층(160)을 형성한다. 진성 비정질 규소(a-Si)층(150)은 수소화 염소화 비정질 규소(a-Si:H:Cl)로 형성하며, 불순물이 도핑된 비정질 규소층(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.
여기서, 진성 비정질 규소층(150)은 실란 기체(SiH4), 수소 기체(H2) 및 Cl2, HCl, BCl3, CCl4, SiCl2H2 중에서 선택된 염소 함유 기체를 공급하여 플라스마 화학 기상 증착 방법(PECVD)으로 형성한다. 이와 같이 규소 원자(Si), 수소 원자(H) 및 염소 원자(Cl)를 동시에 공급하는 경우, 반도체의 내부 및 표면 모두에 수소화 염소화 비정질 규소(a-Si:H:Cl)가 형성된다. 비정질 규소(a-Si)에 염소 원자(Cl)가 결합되어 있는 경우, 친전자성(electrophilic)을 가지는 염소 원자가 오프 전류시 채널 영역에서 누설되는 전자들을 끌어당겨 누설 전류(leakage current)를 줄일 수 있다. 특히, 본 실시예에 같이, 반도체층이 소스 전극(173) 및 끝부분(179)을 포함하는 데이터선(171)과 실질적으로 동일한 평면 모양을 가지는 경우, 백라이트(backlight)와 같은 광원에서 공급되는 빛에 노출되는 반도체의 면적이 넓어져서 광 누설 전류(photo leakage current)가 더욱 증가한다. 이 경우에, 상기와 같이 반도체에 친전자성을 가지는 염소 원자를 포함시킴으로써 누설 전류를 감소시킬 수 있다. 이로써, 누설 전류에 의한 전압 강하를 줄여 잔상 발생을 방지할 수 있다.
이 때, 진성 비정질 규소층(150)에는 염소 원자가 3 내지 20at%으로 함유하는 것이 바람직하다. 여기서 at%는 반도체의 내부 및 표면을 포함한 전체에 존재하는 총 원자수 중에 함유되어 있는 염소 원자의 개수를 의미한다. 염소 원자가 3at% 미만인 경우 상술한 누설 전류 감소의 효과를 얻을 수 없고, 20at%를 초과하는 경우 박막 트랜지스터가 턴-온(turn-on) 되어 있는 경우 채널 영역의 특성에 영향을 미칠 수 있다.
연속적으로, 불순물이 도핑된 비정질 규소층(160) 위에 몰리브덴 계열의 금속으로 만들어진 하부 몰리브덴층(170p), 알루미늄 계열의 금속으로 만들어진 알루미늄층(170q) 및 몰리브덴 계열의 금속으로 만들어진 상부 몰리브덴층(170r)을 포함하는 데이터 금속층(170)을 스퍼터링 방법으로 차례로 적층한다.
그 다음, 도 24 및 도 25에 도시한 바와 같이, 상부 몰리브덴층(170r) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.
여기서, 설명의 편의상, 배선이 형성될 부분의 데이터 금속층(170), 불순물 이 도핑된 비정질 규소층(160), 진성 비정질 규소층(150)을 배선 부분(A)이라 하고, 게이트 전극(124) 위에 채널이 형성되는 부분을 채널 부분(B)이라 하고, 배선 부분(A) 및 채널 부분(B)을 제외한 영역을 나머지 부분(C)이라 한다.
감광막 패턴(52, 54) 중에서 배선 부분(A)에 위치한 제1 부분(52)은 채널 부분(B)에 위치한 제2 부분(54)보다 두껍게 형성하며, 나머지 부분(C)의 감광막은 모두 제거한다. 이 때, 감광막 패턴의 제1 부분(52)의 두께와 제2 부분(54)의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제2 부분(54)의 두께를 제1 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 위치에 따라 감광막의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.
이어서, 도 26 및 도 27에 도시한 바와 같이, 감광막 패턴의 제1 부분(52)을 이용하여 나머지 부분(C)에 노출되어 있는 데이터 금속층(170)을 습식 식각(wet etching)으로 제거한다.
그 다음, 감광막 패턴의 제1 부분(52)을 이용하여 나머지 부분(C)에 남아있는 불순물이 도핑된 비정질 규소층(160) 및 진성 비정질 규소층(150)을 건식 식각(dry etching)한다.
이어서, 에치백(etch back) 공정을 이용하여 채널 부분(B)에 존재하는 제2 부분(54)을 제거한다. 이때, 제1 부분(52)의 두께도 어느 정도 얇아진다.
그 다음, 도 28 내지 도 30에 도시한 바와 같이, 감광막 패턴의 제2 부분(54)이 제거된 제1 부분(52)을 이용하여 습식 식각하여, 데이터 금속 패턴(174)을 소스 전극(173)과 드레인 전극(175)으로 분리하고, 소스 전극(173)과 드레인 전극(175) 사이의 채널 영역에 불순물이 도핑된 비정질 규소 패턴(164)을 노출시킨다.
이어서, 감광막 패턴의 제1 부분(52)을 제거한다.
그 다음, 채널 영역에 위치한 불순물이 도핑된 비정질 규소 패턴(164)을 건식 식각한다.
다음, 도 31 내지 도 33에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)에 의해 가려지지 않는 반도체의 돌출부(154)를 덮도록 보호막(180)을 형성한다.
이어서, 보호막(180)을 사진 공정으로 식각하여 복수의 접촉 구멍(181, 182, 184, 185)을 형성한다.
마지막으로, 도 16 내지 도 18에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 따위의 투명한 도전 물질을 스퍼터링으로 증착한 후 패터닝하여, 화소 전 극(191), 접촉 보조 부재(81, 82) 및 연결 다리(84)를 형성한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 수소화 염소화 비정질 규소(hydrogenated chlorinated amorphous silicon, a-Si:H:Cl)로 이루어진 반도체를 형성함으로써 누설 전류를 줄이고 잔상 발생을 방지할 수 있다.
Claims (16)
- 기판,상기 기판 위에 형성되어 있는 게이트선,상기 게이트선 위에 형성되어 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있으며 3 내지 20at%의 염소 원자(Cl)를 포함하는 반도체층,상기 반도체층 위에 형성되어 있으며 알루미늄(Al)을 포함하는 도전층과 상기 알루미늄(Al)을 포함하는 도전층의 하부 및 상부 중 적어도 하나에 형성되어 있는 몰리브덴(Mo)을 포함하는 도전층을 포함하는 데이터선 및 드레인 전극,상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는박막 트랜지스터 표시판.
- 제1항에서,상기 반도체층과 상기 데이터선 사이에 저항성 접촉 부재를 더 포함하는박막 트랜지스터 표시판.
- 제1항에서,상기 몰리브덴을 포함하는 도전층은 순수 몰리브덴(Mo), 질화 몰리브덴(MoN), 몰리브덴-니오븀(MoNb), 몰리브덴-바나듐(MoV), 몰리브덴-티타늄(MoTi), 몰 리브덴-텅스텐(MoW) 중에서 선택된 어느 하나를 포함하는박막 트랜지스터 표시판.
- 제1항에서,상기 알루미늄을 포함하는 도전층은 알루미늄-네오디뮴 합금(AlNd)을 포함하는박막 트랜지스터 표시판.
- 제1항에서,상기 데이터선은 몰리브덴을 포함하는 제1 도전층, 알루미늄을 포함하는 제2 도전층 및 몰리브덴을 포함하는 제3 도전층이 차례로 적층되어 있는박막 트랜지스터 표시판.
- 제1항에서,상기 게이트선은 알루미늄을 포함하는 도전층 및 몰리브덴을 포함하는 도전층을 포함하는박막 트랜지스터 표시판.
- 제6항에서,상기 알루미늄을 포함하는 도전층은 알루미늄-네오디뮴 합금(AlNd)인박막 트랜지스터 표시판.
- 제1항에서,상기 반도체층은 상기 데이터선 및 상기 드레인 전극과 실질적으로 동일한 평면 모양을 가지는 제1 부분과 상기 데이터선 및 상기 드레인 전극으로 덮이지 않으며 상기 소스 전극과 상기 드레인 전극 사이에 위치한 제2 부분을 포함하는박막 트랜지스터 표시판.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 규소(Si) 함유 기체 및 염소(Cl) 함유 기체를 공급하여 반도체층을 형성하는 단계,상기 반도체층 위에 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층 및 몰리브덴(Mo)을 포함하는 제3 도전층을 포함하는 데이터선 및 드레인 전극을 형성하는 단계,상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는박막 트랜지스터 표시판의 제조 방법.
- 제9항에서,상기 염소(Cl) 함유 기체는 Cl2, HCl, BCl3, CCl4, SiCl2H2 중 선택된 어느 하나인박막 트랜지스터 표시판의 제조 방법.
- 기판 위에 게이트선을 형성하는 단계,상기 게이트선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 규소(Si) 함유 기체 및 염소(Cl) 함유 기체를 이용하여 반도체층을 형성하는 단계,상기 반도체층 위에 몰리브덴(Mo)을 포함하는 제1 도전층, 알루미늄(Al)을 포함하는 제2 도전층 및 몰리브덴(Mo)을 포함하는 제3 도전층을 형성하는 단계,상기 제3 도전층 위에 제1 감광막 패턴을 형성하는 단계,상기 제1 감광막 패턴을 식각 마스크로 하여 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층 및 상기 반도체층을 식각하는 단계,상기 제1 감광막 패턴을 소정 두께만큼 제거하여 제2 감광막 패턴을 형성하는 단계,상기 제2 감광막 패턴을 식각 마스크로 하여 상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층을 식각하는 단계를 포함하는박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 염소(Cl) 함유 기체는 Cl2, HCl, BCl3, CCl4, SiCl2H2 중 선택된 어느 하나인박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 제1 감광막 패턴을 형성하는 단계는 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 감광막 패턴을 가지도록 형성하는박막 트랜지스터 표시판의 제조 방법.
- 제13항에서,상기 제2 감광막 패턴을 형성하는 단계에서 상기 감광막 패턴의 상기 제2 부분이 제거되는박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 반도체층을 형성하는 단계 후에 저항성 접촉 부재를 형성하는 단계를 더 포함하는박막 트랜지스터 표시판의 제조 방법.
- 제11항에서,상기 제1 도전층, 상기 제2 도전층 및 상기 제3 도전층을 식각하는 단계는 습식 식각으로 수행하는박막 트랜지스터 표시판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050062732A KR20070008869A (ko) | 2005-07-12 | 2005-07-12 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050062732A KR20070008869A (ko) | 2005-07-12 | 2005-07-12 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070008869A true KR20070008869A (ko) | 2007-01-18 |
Family
ID=38010782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050062732A KR20070008869A (ko) | 2005-07-12 | 2005-07-12 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070008869A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103454818A (zh) * | 2012-05-30 | 2013-12-18 | 群康科技(深圳)有限公司 | 应用于面板的导电结构及其制造方法 |
-
2005
- 2005-07-12 KR KR1020050062732A patent/KR20070008869A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103454818A (zh) * | 2012-05-30 | 2013-12-18 | 群康科技(深圳)有限公司 | 应用于面板的导电结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101189271B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101326128B1 (ko) | 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법 | |
| TWI395036B (zh) | 薄膜電晶體陣列面板及其製造方法 | |
| US7811868B2 (en) | Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel | |
| KR20060131071A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20060122382A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20100022708A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101171187B1 (ko) | 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치 | |
| KR101180863B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7758760B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| KR20080019398A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US7582501B2 (en) | Thin film transistor panel and manufacturing method thereof | |
| KR20070092455A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20080000788A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080034598A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR101282404B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR20070008869A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070046321A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20080030761A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060121414A (ko) | 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법 | |
| KR20070039275A (ko) | 박막 트랜지스터 표시판 | |
| KR20080053645A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR20070013804A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20080049985A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR20060122234A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |