TWI395036B - 薄膜電晶體陣列面板及其製造方法 - Google Patents

薄膜電晶體陣列面板及其製造方法 Download PDF

Info

Publication number
TWI395036B
TWI395036B TW094136896A TW94136896A TWI395036B TW I395036 B TWI395036 B TW I395036B TW 094136896 A TW094136896 A TW 094136896A TW 94136896 A TW94136896 A TW 94136896A TW I395036 B TWI395036 B TW I395036B
Authority
TW
Taiwan
Prior art keywords
passivation layer
layer
semiconductor
array panel
drain
Prior art date
Application number
TW094136896A
Other languages
English (en)
Other versions
TW200627037A (en
Inventor
Kyung-Min Park
Jin-Goo Jung
Chun-Gi You
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200627037A publication Critical patent/TW200627037A/zh
Application granted granted Critical
Publication of TWI395036B publication Critical patent/TWI395036B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體陣列面板及其製造方法 發明領域
本發明係關於一種薄膜電晶體陣列面板及其製造方法。
 發明背景
一般而言，隨著半導體元件變得積體化，半導體元件係以帶有連同著層間絕緣層的多層化佈線總成在其面積上最佳化。為了使流經不同佈線的信號之間的干擾降到最低，層間絕緣層係由具低介電常數之材料製成係為所欲的，而且傳送相同信號的不同層佈線係經由設置在層間絕緣層的接觸孔而彼此電性連接。
一平板顯示器，例如液晶顯示器(LCD)與有機發光顯示器(OLED)係包括一薄膜電晶體陣列面板，以分別控制複數個像素以及一供層間絕緣體用的有機絕緣層。尤其，平板顯示器的像素電極係和佈線重疊，以增進開口率，而且配置在像素電極與佈線之間的絕緣層係由具低介電常數之材料製成，為的是使該等之間的寄生電容降到最低。
有機絕緣層係具有光敏性且僅經曝光及顯影以形成預定的圖案，並不經過蝕刻步驟。
然而，在例如蝕刻步驟與氬電漿處理之加工後，有機絕緣層的露出表面產生了電荷，該等電荷造成LCD運作期間出現殘影。
 發明概要
第一鈍化層的第一部份上並經由該第一接觸孔連接至汲極，其中該第二部份的表面係低於在像素電極下方之第一鈍化層第一部份的表面。
該第一鈍化層可包括一有機材料且該第一鈍化層可具有光敏性。
該薄膜電晶體陣列面板可又包括：一第二鈍化層形成在第一鈍化層下方且一第二接觸孔位於對應於第一接觸孔之位置。
該第二鈍化層係包括氮化矽且該半導體可包括外質半導體及本質半導體。
提供了一種薄膜電晶體陣列面板，其包括：一絕緣基板；一半導體包括外質區與本質區並形成在該絕緣基板上；一閘極絕緣層覆蓋該半導體；一閘極線和該半導體的本質區重疊並形成在該閘極絕緣層上；一層間絕緣層覆蓋該閘極線與閘極絕緣層；一資料線包括被該資料線隔開的一源極與一汲極，該資料線係形成在層間絕緣層上；一第一鈍化層形成在該資料線與汲極上，該第一鈍化層包括一第一部份與一第二部份及一第一接觸孔；以及一像素電極形成在第一鈍化層的第一部份上並經由該第一接觸孔連接至汲極，其中該第二部份的表面係低於在像素電極下方之第一鈍化層第一部份的表面。
第一鈍化層可包括一有機材料且該第一鈍化層係具有光敏性。
圖式簡單說明
本發明的上述與其他優點將藉由參照隨附圖式詳細說明其較佳具體例而變得更加顯明，在圖式中：第1圖是根據本發明一具體例之LCD用TFT陣列面板的佈局圖；第2圖是第1圖所示TFT陣列面板沿著II－II’線的截面圖；第3圖是根據本發明一具體例、第1與2圖所示TFT陣列面板在其製造方法第一步驟的佈局圖；第4圖是第3圖所示TFT陣列面板沿著IV－IV’線的截面圖；第5與6圖是第3圖所示TFT陣列面板沿著IV－IV’線的截面圖；並例示接續著第4圖所示步驟之步驟；第7圖是接續著第6圖所示步驟之步驟中的TFT陣列面板的佈局圖；第8圖是第7圖所示TFT陣列面板沿著VIII－VIII’線的截面圖；第9與10圖是第7圖所示TFT陣列面板沿著VIII－VIII’線的截面圖，並例示接續著第8圖所示步驟之步驟；第11圖是接續著第10圖所示步驟之步驟中的TFT陣列面板的佈局圖；第12圖是第11圖所示TFT陣列面板沿著XII－XII’線的截面圖；第13圖是接續著第12圖所示步驟之步驟中的TFT陣列面板的截面圖；第14圖是接續著第13圖所示步驟之步驟中的TFT陣列面板的截面圖；第15圖是接續著第14圖所示步驟之步驟中的TFT陣列面板的截面圖；第16圖是根據本發明另一具體例之LCD用的TFT陣列面板；第17圖是第16圖所示TFT陣列面板沿著XVII－XVII’線的截面圖；第18圖是根據本發明另一具體例、第16與17圖所示之TFT陣列面板在其製造方法第一步驟的佈局圖；第19圖是第18圖所示TFT陣列面板沿著XIX－XIX線的截面圖；第20與21圖是第18圖所示TFT陣列面板沿著XIX－XIX線的截面圖，並例示接續著第19圖所示步驟之步驟；第22圖是接續著第21圖所示步驟之步驟中的TFT陣列面板的佈局圖；第23圖是第22圖所示TFT陣列面板沿著XXIII－XXIII線的截面圖；第24圖是第22圖所示TFT陣列面板沿著XXIII－XXIII線的截面圖，並例示接續著第23圖所示步驟之步驟；第25圖是接續著第24圖所示步驟之步驟中的TFT陣列面板的佈局圖；第26圖是第25圖所示TFT陣列面板沿著XXVI－XXVI線的截面圖；第27圖是接續著第26圖所示步驟之步驟中的TFT陣列面板的截面圖；第28圖是接續著第27圖所示步驟之步驟中的TFT陣列面板的截面圖；第29圖是接續著第28圖所示步驟之步驟中的TFT陣列面板的截面圖；第30圖是根據本發明另一具體例之TFT陣列面板的佈局圖；第31圖是第30圖所示之顯示區域沿著XXXI－XXXI’－XXXI”線的截面圖；第32A圖是根據本發明一具體例、第30與31圖所示TFT陣列面板在其製造方法第一步驟的佈局圖；第32B圖是第32A圖所示TFT陣列面板沿著XXXIIB－XXXIIB’－XXXIIB”線的截面圖；第33A圖是接續著第32A圖所示步驟之步驟中的TFT陣列面板的佈局圖；第33B圖是第33A圖所示TFT陣列面板沿著XXXIIIB－XXXIIIB’－XXXIIIB”線的截面圖；第34圖是第33A圖所示TFT陣列面板沿著XXXIIIB－XXXIIIB’－XXXIIIB”線的截面圖，並例示接續著第33B圖所示步驟之步驟；第35A圖是接續著第34圖所示步驟之步驟中的TFT陣列面板的佈局圖；第35B圖是第35A圖所示TFT陣列面板沿著XXXVB－XXXVB’－XXXVB”線的截面圖；第36A圖是接續著第35A圖所示步驟之步驟中的TFT陣列面板的佈局圖；第36B圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖；第37圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第36B圖所示步驟之步驟；第38圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第37圖所示步驟之步驟；以及第39圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第38圖所示步驟之步驟。
 較佳實施例之詳細說明
現在將於下文參照隨附圖式來更詳盡地說明本發明，圖式中係展示著本發明的較佳具體例。然而，本發明可以許多不同形式來具體化且不應被解讀成僅限於本文所列示之具體例。
在圖式中，層、膜與區域的厚度係有所誇大以示清晰。通篇中的類似號碼係指類似的元件。可暸解到當一元件例如一層、膜、區域或基材被稱作“位在”區域區域或基板被稱作另一元件“上”時，則該元件可直接位在該另一元件上或亦可存在有中介元件。反之，當一元件被稱作“直接位在”另一元件“上”時，則不存在有中介元件。
現在，根據本發明之具體例的薄膜電晶體陣列面板及其製造方法將參照隨附圖式來說明。
首先，一LCD用TFT陣列面板將參照第1至2圖來詳細說明。
第1圖是根據本發明一具體例之LCD用TFT陣列面板的佈局圖，第2圖是第1圖所示TFT陣列面板沿著II－II’線的截面圖。
複數條閘極線121係形成在絕緣基板110－例如透明玻璃上。
閘極線121係實質上以橫向的方向延伸且彼此分開並傳送閘極信號。各閘極線121係包括形成複數個閘極124的複數個凸出部、向下突出的複數個凸出部127以及一具有可用來和另一層或一外部驅動電路接觸之大面積的端部129。閘極線121可延伸以連接至一驅動電路，該驅動電路可整合在絕緣基板110上。
閘極線121係較佳由含Al金屬，例如Al與Al合金；含Ag金屬，例如Ag與Ag合金；含Cu金屬，例如Cu與Cu合金；含Mo金屬，例如Mo與Mo合金；Cr、Ti或Ta製成。閘極線121可為包括具有不同物理特性的兩層膜之多層化結構。兩層膜的其中一層膜係較佳由包括含Al金屬之低電阻金屬所製成，以降低閘極線121內的信號延遲或電壓降。另一層膜則較佳由例如Cr、Mo與Mo合金、Ta或Ti之材料製成，該等材料具有良好的物理、化學以及和其他例如氧化銦錫(ITO)或氧化銦鋅(IZO)之材料的良好電接觸特性。兩層膜組合的好例子有下層Cr膜與上層Al(Al－Nd合金)膜及下層Al(AI合金)膜與上層Mo膜。
此外，閘極線121的側面可形成為錐形，而且該等側面相對於基板110表面的傾角可介於約30－80度之間。
一較佳由氮化矽(SiNx)製成的閘極絕緣層140係形成在閘極線121上。
較佳由氫化非晶矽(縮寫成“a－Si”)製成的複數個半導體帶151係形成在閘極絕緣層140上。各半導體帶151係實質上以縱向的方向延伸並具有複數個朝閘極124岔出的凸出部154。各半導體帶151的寬度在靠近閘極線121的地方變大了，所以半導體帶151覆蓋了大面積的閘極線121。
較佳由金屬矽化物或摻雜有高濃度n型雜質的n＋氫化a－Si所製成的複數個歐姆接觸帶161與歐姆接觸島165係形成在半導體帶151上。各歐姆接觸帶161係具有複數個凸出部163，而且凸出部163與歐姆接觸島165係成對地位在半導體帶151的凸出部154上。
半導體帶151和歐姆接觸161與165的側面可形成為錐形且該等的傾角較佳介於約30－80度之間。
複數條資料線171、複數個汲極175與複數個儲存電容器導體177係形成在歐姆接觸161與165和閘極絕緣層140上。
用來傳送資料電壓的資料線171係實質上以縱向的方向延伸並和閘極線121交錯。各資料線171係包括一具有可用來和另一層或一外部元件接觸之大面積的伸展部179。
各資料線171朝汲極175凸出的複數個分枝形成了複數個源極173。每對源極173與汲極175係以閘極124彼此隔開且彼此相對。一閘極124、一源極173與一汲極175和半導體帶151的凸出部154一起形成一TFT，該TFT係具有一形成在設置於源極173與汲極175之間的凸出部154內的通道。
儲存電容器導體177和閘極線121的凸出部127重疊。
資料線171、汲極175與金屬片178係較佳由耐火金屬－例如Cr、Mo、Ti、Ta或其合金所製成。然而，該等亦可為包括一低電阻膜(未顯示)與一良好接觸膜(未顯示)的多層化結構。該組合的好例子是下層Mo膜、中層Al膜與上層Mo膜或是下層Ti膜(或TiNx)、中層Al膜(或Al－Nd合金)與上層Ti膜(或TiNx)，以及上述的下層Cr膜與上層Al－Nd合金膜和下層Al膜與上層Mo膜之組合。
如同閘極線121，資料線171與汲極175係具有錐形側面，而且其傾角係於約30－80度之間。
歐姆接觸161與165係僅插入下方半導體帶151與該等歐姆接觸上的上方資料線171及上方汲極175之間並降低其間的接觸電阻。半導體帶151係包括未被資料線171與汲極175覆蓋的複數個露出部份，例如位於源極173與汲極175之間的多個部份。雖然半導體帶151在大部分的地方都比資料線171窄，但如上所述，半導體帶151的寬度在靠近閘極線121處變大了，以使表面輪廓平順，藉此防止資料線171的斷線。
一較佳由例如氮化矽或二氧化矽之無機材料所製成的下鈍化層180p係形成在資料線171、汲極175、儲存電極電容器177與半導體帶151的露出部份上。
上鈍化層180q係形成在下鈍化層180p上。上鈍化層180q係較佳由例如氮化矽或二氧化矽的無機絕緣體、具有良好平坦特性的光敏性有機材料或是例如藉由電漿增強化學氣相沈積法(PECVD)所形成的a－Si：C：O與a－Si：O：F低介電絕緣材料製成。
上鈍化層180p與下鈍化層180q係具有分別露出資料線171、汲極175與儲存導體177之端部179的複數個接觸孔182、185與187。上鈍化層180p與下鈍化層180q及閘極絕緣層140係具有露出閘極線121之端部129的複數個接觸孔181。
必要的話，下鈍化層180P可被省略。
較佳地由IZO或ITO製成的複數個像素電極190與複數個接觸輔助物81與82係形成在上鈍化層180q上。
像素電極190係經由接觸孔185物理性且電性連接至汲極175且經由接觸孔187物理性且電性連接至儲存電容器導體177，俾使像素電極190可接收來自汲極175的資料電壓並將接收的資料電壓傳送至儲存電容器導體177。
供應有資料電壓的像素電極190和一位於另一面板(未顯示)上的共用電極(未顯示)合作產生了電場，該電場改變了配置於該等之間的液晶層(未顯示)內液晶分子的方向。
一像素電極190與一共用電極形成了一可在TFT關閉後儲存施用電壓的液晶電容器。一稱作“儲存電容器”且並聯至該液晶電容器的額外電容器係設置用來提高電壓儲存容量。儲存電容器可藉由將像素電極190及其毗鄰閘極線121(稱作“前方閘極線”)相重疊來實施。儲存電容器的電容，亦即，儲存電容係藉由在閘極線121設置凸出部127以增加重疊面積並藉由在像素電極190下方設置儲存電容器導體177－其連接至像素電極190且和凸出部127重疊－以減少端子間的距離來增加。
像素電極190可和閘極線121與資料線171重疊以增加開口率，但這是任擇的。
接觸輔助物81與82係分別經由接觸孔181與182連接至閘極線121的露出端部129及資料線171的露出端部179。接觸輔助物81與82非為必要但係較佳的，以保護露出部份129與179並補充露出部份129與179和外部元件之黏著性。
當供應閘極信號的閘極驅動電路係整合至絕緣基板110上時，接觸輔助物81係扮演一連接閘極線121之端部129與該閘極驅動電路的部位。在其他具體例中，接觸輔助物81可被省略。
根據本發明另一具體例，像素電極190係由透明傳導聚合物所製。就反射式LCD而言，像素電極190可由不透明反射材料製成。在該等情況中，接觸輔助物81與82可由不同於像素電極190之例如IZO或ITO的材料來製成。
自像素電極190與接觸輔助物81與82露出的上鈍化層180q表面係低於在像素電極190與接觸輔助物81與82下方的上鈍化層180q表面。
一根據本發明具體例製造第1與2圖所示之TFT陣列面板的方法現在將參照第3至15圖和第1與2圖來詳細說明。
第3圖是根據本發明一具體例、第1與2圖所示TFT陣列面板在其製造方法第一步驟的佈局圖，第4圖是第3圖所示TFT陣列面板沿著IV－IV’線的截面圖，第5與6圖是第3圖所示TFT陣列面板沿著IV－IV’線的截面圖，並例示接續著第4圖所示步驟之步驟，第7圖是接續著第6圖所示步驟之步驟中的TFT陣列面板的佈局圖，第8圖是第7圖所示TFT陣列面板沿著VIII－VIII’線的截面圖，第9與10圖是第7圖所示TFT陣列面板沿著VIII－VIII’線的截面圖，並例示接續著第8圖所示步驟之步驟，第11圖是接續著第10圖所示步驟之步驟中的TFT陣列面板的佈局圖，第12圖是第11圖所示TFT陣列面板沿著XII－XII’線的截面圖，第13圖是接續著第12圖所示步驟之步驟中的TFT陣列面板的截面圖，第14圖是接續著第13圖所示步驟之步驟中的TFT陣列面板的截面圖且第15圖是接續著第14圖所示步驟之步驟中的TFT陣列面板的截面圖。
如第3與4圖所示，一金屬膜被濺鍍並藉由光蝕刻以一光阻圖案來圖案化，以形成包括複數個閘極124的複數條閘極線121和複數個凸出部127。
參照第5與6圖，在依次沈積了一閘極絕緣層140、一本質a－Si層與一外質a－Si層之後，該外質a－Si層與本質a－Si層被光蝕刻，以形成複數個外質半導體帶164與複數個本質半導體帶151，該等包括在閘極絕緣層140上的複數個凸出部154。閘極絕緣層140係較佳由具有約2,500至約5,500之厚度的氮化矽所製成，沈積溫度係較佳介於約250℃與約500℃之間。
參照第7與8圖，一導電層被濺鍍並使用一光阻膜(未顯示)來蝕刻，以形成複數條資料線171，其包括複數個源極173、複數個汲極175與複數個儲存電容器導體177。
在移除該光阻膜之前或之後，未被資料線171、汲極175與儲存電容器導體177覆蓋的外質半導體帶164部份係藉由蝕刻移除，以完成包括有複數個凸出部163與複數個歐姆接觸島165的複數個歐姆接觸帶161且使本質半導體帶151部份露出。氧電漿處理可接續在該步驟之後，以穩定半導體帶151露出的表面。
參照第9圖，一較佳由例如氮化矽或二氧化矽之無機材料所製成的下鈍化層180p係藉由電漿增強化學氣相沈積法(PECVD)來形成，一較佳由光敏性有機材料所製成的上鈍化層180q則塗覆在下鈍化層180p上。
參照第10圖，上鈍化層180q係經由一光罩曝光並顯影，以形成複數個接觸孔181、182、185與187並露出下鈍化層180p對應於接觸孔181、182、185與187的部份。
參照第11與12圖，下鈍化層180p的露出部份連同閘極絕緣層140被乾蝕刻，以完成露出閘極線121之端部129、資料線171之端部179、汲極175與儲存電容器導體177的複數個接觸孔181、182、185與187。
接下來，一使用氬氣之電漿處理係在經由接觸孔181、182、185與187露出的閘極線121與資料線171之端部129與179、汲極175與儲存電容器導體177以及上鈍化層180q上進行，且一較佳由例如ITO、IZO與a-ITO(非晶氧化銦錫)之透明材料製成的導電層90係藉由濺鍍沈積。然後，一光阻60係塗覆在透明導電層90上且使用一光罩曝光並顯影，以露出透明導電層90部份。此時，電漿處理增進了上鈍化層180q與透明導電層90之間的黏著性。
IZO濺鍍標靶的一個例子是日本Idemitsu Co.所生產的IDIXO(氧化銦x-金屬)。濺鍍標靶係包括In2 O3 與ZnO，而且相對於Zn與In的總和，Zn的比例係較佳介於約15-20原子%。用來使接觸電阻最小化的較佳濺鍍溫度係相等於或低於約250℃。
接下來，如第14圖所示，透明導電層90的露出部份係使用光阻60作為蝕刻光罩來蝕刻，以形成複數個像素電極190與複數個接觸輔助物81與82。
參照第15圖，光阻60與上鈍化層180q係藉由灰化來移除。該灰化製程係進行直到預定厚度的上鈍化層180q被移除，然後從透明導電層90露出的上鈍化層180q表面係低於在透明導電層90下方的上鈍化層180q表面。如本具體例所示，當上鈍化層180q的上方部份被移除時，則因電漿處理而形成在上鈍化層180q露出表面內的電荷會被移除掉。第15圖中的陰影部份代表被灰化移除的上鈍化層180q部份。
最終，如第1與2圖所示，在第二鈍化層180q上的光阻60被移除。
在此根據本發明之具體例中，上鈍化層180q的露出部份被移除，以消除因在蝕刻透明導電層90以形成像素電極190與複數個接觸輔助物81與82之後的電漿處理而形成的電荷，藉此防止由於該等電荷所導致的LCD品質惡化。
一根據本發明另一具體例的LCD用TFT陣列面板將參照第16與17圖來詳細說明。
第16圖是根據本發明另一具體例之LCD用的TFT陣列面板且第17圖是第16圖所示TFT陣列面板沿著XVII-XVII’線的截面圖。
複數條閘極線121與複數條儲存電極線131係形成在例如透明玻璃之絕緣基板110上。
閘極線121係實質上以橫向的方向延伸且彼此分開並傳送閘極信號。各閘極線121係包括形成複數個閘極124的複數個凸出部以及一具有可用來和另一層或一外部驅動電路接觸之大面積的端部129。閘極線121可延伸以連接至一驅動電路，該驅動電路可整合在絕緣基板110上。
和閘極線121隔開的各儲存電極線131係實質上以橫向的方向延伸且係配置在兩條毗鄰閘極線121之間。儲存電極線131被供給一預定電壓，例如另一面板(未顯示)之共用電壓。
閘極線121與儲存電極線131係較佳由含Al金屬，例如Al與Al合金；含Ag金屬，例如Ag與Ag合金；含Cu金屬，例如Cu與Cu合金；含Mo金屬，例如Mo與Mo合金；Cr、Ti或Ta所製成。閘極線121可為包括具有不同物理特性的兩層膜之多層狀結構。兩層膜的其中一層膜係較佳由包括含Al金屬之低電阻金屬所製成，以降低閘極線121內的信號延遲或電壓降。另一層膜則較佳由例如Cr、Mo與Mo合金、Ta或Ti之材料製成，該等材料具有良好的物理、化學以及和其他例如氧化銦錫(ITO)或氧化銦鋅(IZO)之材料的良好電接觸特性。兩層膜組合的良好例子有下層Cr膜與上層Al(Al－Nd合金)膜及下層Al(Al合金)膜與上層Mo膜。
此外，閘極線121與儲存線131的側面可形成為錐形，而且該等側面相對於基板110表面的傾角可介於約30－80度之間。
一較佳由氮化矽(SiNx)製成的閘極絕緣層140係形成在閘極線121上。
較佳由氫化非晶矽(縮寫成“a－Si”)製成的複數個半導體帶151與複數個半導體島157係形成在閘極絕緣層140上。各半導體帶151係實質上以縱向的方向延伸並具有複數個朝閘極124岔出的凸出部154和複數個配置在儲存電極線131上的突出部152。
較佳由金屬矽化物或摻雜有高濃度n型雜質的n＋氫化a－Si所製成的複數個歐姆接觸帶161與歐姆接觸島165係形成在半導體帶151上。各歐姆接觸帶161係具有複數個凸出部163，而且凸出部163與歐姆接觸島165係成對地位在半導體帶151的凸出部154上。
半導體帶151和歐姆接觸161與165的側面可形成為錐形且該等的傾角較佳介於約30－80度之間。
複數條資料線171與複數個汲極175係形成在歐姆接觸161與165及閘極絕緣層140上。
用來傳送資料電壓的資料線171係實質上以縱向的方向延伸並和閘極線121與儲存電極線131交錯。各資料線171係具一具有可用來和另一層或一外部元件接觸之大面積的端部179，而且各貟料線171朝汲極175凸出的複數個分枝形成了複數個源極173。每組閘極124、源極173與汲極175和半導體帶151的凸出部154一起形成一TFT，該TFT係具有一通道形成在設置於源極173與汲極175之間的凸出部154內。
資料線171與汲極175係較佳由Cr、Mo、Ti、Ta或其合金的耐火金屬所製成。該等亦可為包括一低電阻膜與一良好接觸膜的多層狀結構。
此時，根據本具體例之TFT陣列面板的半導體帶151係具有和資料線171與汲極175及其下方的歐姆接觸161與165幾乎相同的平面形狀。然而，半導體帶151的凸出部154包括了若干未被資料線171與汲極175覆蓋的露出部份，例如位於源極173與汲極175之間的多個部份。
如同閘極線121，資料線171與汲極175係具有錐形側面，而且其傾角係於約30－80度之間。
一較佳由例如氮化矽或二氧化矽所製成的下鈍化層180p係形成在資料線171、汲極175與半導體帶151的露出部份上，且一較佳由具有良好平坦特性的光敏性有機材料上所製成的上鈍化層180q係形成在下鈍化層上。
上鈍化層180p與下鈍化層180q係具有分別露出汲極175與資料線171之端部179的複數個接觸孔185與182。鈍化層180與閘極絕緣層140係具有複數個露出閘極線121之端部129的接觸孔181。
較佳地由IZO或ITO製成的複數個像素電極190與複數個接觸輔助物81與82係形成在上鈍化層180q上。
像素電極190係經由接觸孔185物理性且電性連接至汲極175，俾使像素電極190可接收來自汲極175的資料電壓。
供應有資料電壓的像素電極190和位於另一面板(未顯示)上的共用電極合作產生了電場，該電場改變了配置於該等之間的液晶層內液晶分子的方向。
像素電極190可和閘極線121與資料線171重疊以增加開口率，但這是任擇的。
接觸輔助物81與82係分別經由接觸孔181與182連接至閘極線121的露出端部129及資料線171的露出端部179。接觸輔助物81與82非為必要但係較佳的，以保護露出部份129與179並補充露出部份129與179和外部元件之黏著性。
當供應閘極信號的閘極驅動電路係整合至絕緣基板110上時，接觸輔助物81係扮演一連接閘極線121之端部129與該閘極驅動電路的部位。在其他具體例中，接觸輔助物81可被省略。
根據本發明另一具體例，像素電極190係由透明傳導聚合物所製。就反射式LCD而言，像素電極190可由不透明反射材料製成。在該等情況中，接觸輔助物81與82可由不同於像素電極190之例如IZO或ITO的材料來製成。
現在，一根據本發明具體例製造第16與17圖所示之TFT陣列面板的方法現在將參照第18－29圖和第16與17圖來詳細說明。
第18圖是根據本發明另一具體例、第16與17圖所示之TFT陣列面板在其製造方法第一步驟的佈局圖，第19圖是第18圖所示TFT陣列面板沿著XIX－XIX線的截面圖，第20與21圖是第18圖所示TFT陣列面板沿著XIX－XIX線的截面圖，並例示接續著第19圖所示步驟之步驟，第22圖是接續著第21圖所示步驟之步驟中的TFT陣列面板的佈局圖，第23圖是第22圖所示TFT陣列面板沿著XXIII－XXIII線的截面圖，第24圖是第22圖所示TFT陣列面板沿著XXIII－XXIII線的截面圖，並例示接續著第23圖所示步驟之步驟，第25圖是接續著第24圖所示步驟之步驟中的TFT陣列面板的佈局圖，第26圖是第25圖所示TFT陣列面板沿著XXVI－XXVI線的截面圖，第27圖是接續著第26圖所示步驟之步驟中的TFT陣列面板的截面圖，第28圖是接續著第27圖所示步驟之步驟中的TFT陣列面板的截面圖且第29圖是接續著第28圖所示步驟之步驟中的TFT陣列面板的截面圖。
參照第18與19圖，包括複數個閘極124的複數條閘極線121與複數條儲存電極線131係藉由沈積並光蝕刻一導電膜而形成在一基板110上。
參照第20圖，一閘極絕緣層140、一本質a－Si層150與一外質a－Si層160係藉由CVD依次沈積，使得形成了層140、150與160。一導電層170係藉由濺鍍沈積且一光阻係塗覆在導電層170上。
光阻係經由一曝光遮罩(未顯示)曝光且顯影，俾使經顯影的光阻具有視位置而定的厚度。第20圖所示的光阻包括了複數個厚度遞減的第一至第三部份。位在佈線區A的第一部份與位在通道區B的第二部份係分別以元件符號52與54表示，位在剩餘區C上的第三部份則無指定元件符號，因為第三部份實質上並無厚度可用來露出導電層170的下方部份。
曝光遮罩光傳導區、遮光區及半透明區係分別對應至剩餘區C、佈線區A與通道區B。
接下來，如第21圖所示，導電層170在剩餘區B上的露出部份係使用光阻52與54作為蝕刻光罩藉由濕蝕刻或乾蝕刻移除，以露出外質a－Si層160的下方部份。
元件符號174指的是包括彼此連接之資料線171與汲極175的導電層170部份。
接下來，外質a－Si層160在區域B上的露出部份與本質a－Si層150的露出部份係較佳藉由乾蝕刻來移除，而且光阻第二部份54被移除以露出導體174部份。
餘留在通道區B上的光阻第二部份54的殘餘物係藉由灰化來移除。
半導體帶151係於此步驟中完成，元件符號164指的是包括彼此相連之歐姆接觸帶161與歐姆接觸島165的外質a－Si層160部份，歐姆接觸帶161與歐姆接觸島165被稱作“外質半導體帶”。
參照第22與23圖，在通道區C上的導體174與外質a－Si帶164以及光阻第一部份52被移除。
以此方式，各導體174被分成一資料線171與將被完成的複數個汲極175，而且各外質半導體帶164被分成一歐姆接觸帶161與將被完成的複數個歐姆接觸島165。
參照第24圖，一較佳由氮化矽或二氧化矽製成的下鈍化層180p係形成在資料線171、汲極175與半導體帶151的露出部份上，且一較佳由具有良好平坦特性的光敏性有機材料上所製成的上鈍化層180q係形成在下鈍化層上。
參照第25與26圖，上鈍化層180p與下鈍化層180q係連同閘極絕緣層140一起被蝕刻，以形成複數個分別露出汲極175、資料線171之端部179與閘極線121之端部129的接觸孔185、181與182，如第9－12圖所示者。
參照第27與28圖，一使用氬氣之電漿處理係在閘極線121與資料線171之端部129與179、汲極175及上鈍化層180q上進行，且一較佳由例如ITO、IZO與a－ITO(非晶氧化銦錫)之透明材料製成的導電層90係藉由濺鍍沈積。然後，一光阻60係塗覆在透明導電層90上，且使用一光罩曝光並顯影，以露出透明導電層90部份，而且透明導電層90的露出部份係使用光阻60作為蝕刻光罩來蝕刻，以形成複數個像素電極190與複數個接觸輔助物81與82，如第13與14圖所示者。
參照第29圖，光阻60與上鈍化層180q之部份係藉由灰化來移除，以移除因電漿處理而形成在上鈍化層180q露出表面內的電荷。第29圖中的陰影部份代表被灰化移除的上鈍化層180q部份，如第15圖所示者。
最終，如第16與17圖所示，在上鈍化層180q上的光阻60被移除。
由於根據一具體例的TFT陣列面板製造方法係使用一步黃光微影同時形成資料線171、汲極175、半導體151及歐姆接觸161與165，所以藉由省略一黃光微影步驟和上述具體例之效應，製造方法簡化了。
然後，一根據本發明另一具體例之包括多晶矽的薄膜陣列面板及其製造方法將參照下列圖式來說明。
第30圖是根據本發明另一具體例之TFT陣列面板的佈局圖且第31圖是第30圖所示之顯示區域沿著XXXI-XXXI’-XXXI”線的截面圖。
一較佳由二氧化矽(SiO2 )或氮化矽(SiNx)製成的遮光膜111係形成在一例如透明玻璃、石英或青玉之絕緣基板110上。遮光膜111可為雙層化結構。
較佳由多晶矽所製的複數個半導體島151係形成在遮光膜111上。各半導體島151係實質上以橫向的方向延伸且可具有兩端部，其具有用來和上方導電層接觸的大面積。
各半導體島151係包括複數個外質區，其包含N型或P型導電雜質並具有重度摻雜區與輕度摻雜區，以及至少一本質區，其幾乎不含導電雜質。
就半導體島151而言，本質區係包括通道區154a與154b，而外質區則包括複數個重度摻雜區，例如被通道區154a與154b彼此隔開的源區153與汲區155。外質區又包括重度摻雜的虛設區157，以及配置在本質區154a與157之間及重度摻雜區153與155之間的複數個輕度摻雜區152a與152b。在此，源區與汲區的數目可有所不同，且通道區的數目可取決於源區與汲區的數目而有所不同。
相較於重度摻雜區153、155與157，具有相對較小厚度與長度的輕度摻雜區152a與152b係配置成靠近半導體島151的表面。配置在重度摻雜區153、155與157及通道區154a與154b之間的輕度摻雜區152a與152b被稱作“輕度摻雜汲(LDD)區”且其防止了TFT的泄漏電流。LDD區可以實質上不含雜質的補償區來置換。
該雜質係包括N型雜質，例如磷(P)與砷(AS)和P型雜質，例如硼(B)與鎵(Ga)。
一由二氧化矽(SiO2 )或氮化矽(SiNx)製成的閘極絕緣層140係形成在半導體島151上。
包括複數條閘極線121的複數個閘導體及複數條儲存電極線131係分別形成在閘極絕緣層140上。
用來傳送閘極信號的閘極線121係實質上以橫向的方向延伸並包括向下突出的複數個閘極124a與124b以分別和半導體島151的通道區154a與154b重疊。各閘極線121可包括具有可用來和另一層或一外部驅動電路接觸之大面積的伸展端部(未顯示)。閘極線121可直接連接至一用來產生閘極信號的閘極驅動電路，該閘極驅動電路可整合在基板110上。閘極124a與124b可分別和輕度摻雜區152a與152b重疊。
儲存電極線131被供給一預定電壓，例如一共用電壓，並包括延伸靠近與其毗鄰之閘極線121(稱作“前方閘極線”)的複數個儲存電極133。
閘導體121與131係較佳由包括含Al金屬，例如Al與Al合金(譬如Al－Nd)；含Ag金屬，例如Ag與Ag合金；含Cu金屬，例如Cu與Cu合金；含Mo金屬，例如Mo與Mo合金；Cr、Ti或Ta之低電阻材料製成。閘導體121、131與124b可為包括具有不同物理特性的兩層膜之多層化結構。兩層膜的其中一層膜係較佳由包括含Al金屬、含Ag金屬與含Cu金屬之低電阻金屬所製成，以降低閘導體121與131內的信號延遲或電壓降。另一層膜則較佳由例如Cr、Mo與Mo合金、Ta或Ti之材料製成，該等材料具有良好的物理、化學以及和其他例如氧化銦錫(ITO)或氧化銦鋅(IZO)之材料的良好電接觸特性。兩層膜組合的好例子有下層Cr膜與上層Al－Nd合金膜及下層Al膜與上層Mo膜。
此外，閘導體121、131與124b的側面可相對於基板110的表面傾斜，以增進和上方層的黏著性。
一層間絕緣層600係形成在閘導體121、131與124b上。層間絕緣層600係較佳由具有良好平坦特性的光敏性有機材料；低介電絕緣材料，例如藉由電漿增強化學氣相沈積法(PECVD)所形成的a－Si：C：O與a－Si：O：F；或是無機材料，例如氮化矽與二氧化矽製成。
層間絕緣層600係具有複數個分別露出源區153與155的接觸孔603與605。
包括複數條資料線171的複數個資料導體與複數個汲極175係形成在層間絕緣層600上。
用來傳送資料電壓的資料線171係實質上以縱向的方向延伸並和閘極線121交錯。各資料線171係包括經由接觸孔603連接至源區153的複數個源極173。各資料線171係包括一具有可用來和另一層或一外部元件接觸之大面積的伸展端部。資料線171可直接連接至一用來產生閘極信號的閘極驅動電路，該閘極驅動電路可整合在基板110上。儲存電極133係配置在與其毗鄰的資料線171之間。
汲極175係和源極173隔開並經由接觸孔605連接至汲區155。
資料導體171與175係較佳由包括Cr、Mo、Ti、Ta或其合金的耐火金屬所製成。該等可為較佳包括一低電阻膜與一良好接觸膜的多層化結構。該多層化結構的好例子係包括下層Mo膜、中層Al膜與上層Mo膜以及上述的下層Cr膜與上層Al－Nd膜和下層Al膜與上層Mo膜之組合。
如同閘導體121與131，資料導體171與175係具有相對於基板110表面之錐形側面。
一鈍化層180係形成在資料導體171與層間絕緣層600上。鈍化層180係較佳由具有良好平坦特性的光敏性有機材料；低介電絕緣材料，例如藉由PECVD所形成的a－Si：C：O與a－Si：O：F；或是無機材料，例如氮化矽與二氧化矽製成。
鈍化層180係具有複數個分別露出汲極175與資料線171之端部的接觸孔185與182。鈍化層180與層間絕緣層600可又具有露出閘極線121之端部的複數個接觸孔(未顯示)。
複數個像素電極190與複數個接觸輔助物82－其較佳由至少一例如ITO或IZO之透明導體及例如Al或Ag之不透明反射導體所製成－係形成在鈍化層180上。
像素電極190係經由接觸孔185物理性且電性連接至汲極175，俾使像素電極190可經由汲極175接收來自汲區155的資料電壓。
接觸輔助物82係經由接觸孔182連接至資料線171之端部。接觸輔助物82保護資料線171之端部並補充資料線171之端部和外部元件的黏著性。
供應有資料電壓的像素電極190和位於另一面板(未顯示)上的共用電極合作產生了電場，該電場決定了配置於該等之間的液晶層(未顯示)內液晶分子的方向或是形成用來在配置於兩電極之間的發光層內發光的電流。
像素電極190與包括儲存電極133的儲存電極線131形成了一儲存電容器，假使必要的話，儲存電極133可被省略。
像素電極190可和閘極線121與資料線171重疊以增加開口率，但這是任擇的。
現在，一根據本發明具體例製造第30與31圖所示之TFT陣列面板的方法現在將參照第32A至39圖和第30與31圖來詳細說明。
第32A圖是根據本發明一具體例、第30與31圖所示TFT陣列面板在其製造方法第一步驟的佈局圖，第32B圖是第32A圖所示TFT陣列面板沿著XXXIIB－XXXIIB’－XXXIIB”線的截面圖，第33A圖是接續著第32A圖所示步驟之步驟中的TFT陣列面板的佈局圖，第33B圖是第33A圖所示TFT陣列面板沿著XXXIIIB－XXXIIIB’－XXXIIIB”線的截面圖，第34圖是第33A圖所示TFT陣列面板沿著XXXIIIB－XXXIIIB’－XXXIIIB”線的截面圖，並例示接續著第33B圖所示步驟之步驟，第35A圖是接續著第34圖所示步驟之步驟中的TFT陣列面板的佈局圖，第35B圖是第35A圖所示TFT陣列面板沿著XXXVB－XXXVB’－XXXVB”線的截面圖，第36A圖是接續著第35A圖所示步驟之步驟中的TFT陣列面板的佈局圖且第36B圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，第37圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第36B圖所示步驟之步驟，第38圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第37圖所示步驟之步驟以及第39圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第38圖所示步驟之步驟。
參照第32A與32B圖，一遮光膜111係形成在一絕緣基板110上且一較佳由非晶矽所製成的半導體層係沈積在該遮光膜上。該半導體層隨後係藉由雷射退火、熔爐退火或固化來形成結晶並藉由微影法來圖案化且被蝕刻，以形成複數個半導體島151。
參照第33A與33B圖，一較佳由二氧化矽或氮化矽所製成的閘極絕緣層140被沈積且一閘導體膜依次沈積在該閘極絕緣層上。
接下來，一光阻(PR)係形成在閘導體膜上，閘導體膜係使用該光阻PR作為蝕刻光罩來圖案化，以形成複數個閘導體，其包括了包括有閘極124a與124b的複數條閘極線121及複數條儲存電極線131。此時，較佳的是執行一過度蝕刻，該過度蝕刻可使閘導體121與131的邊緣位於光阻PR的邊緣內。
接下來，以約3－40 eV之低能量藉由PECVD或電漿乳劑將高濃度的N或P型雜質引進半導體島151，這麼一來配置在光阻PR下方的半導體島151區域不會被摻雜而其餘的半導體島151區域則被重度摻雜，藉此形成了源區153與汲區155和虛設區157還有通道區154a與154b。低能量防止了由於用來產生高能量之高電壓所導致的損害，以穩定TFT的特性。該光阻可在摻雜過程之後被移除。
參照第34圖，光阻PR被移除且低濃度的N或P型雜質係藉由使用掃描設備或離子束設備以高能量植入半導體島151內，俾使配置在閘導體121與131上方的半導體島151區域不會被摻雜而其餘的半導體島151區域則被摻雜以在通道區154a與154b的上側邊形成輕度摻雜區152a與152b。為了形成輕度摻雜區152a與152b，可使用一形成在閘極124a側面的空間，而且閘導體121與131可為包括具有不同蝕刻速率之金屬的雙層化結構。
參照第35A與35B圖，一層間絕緣層600被沈積及圖案化，以形成露出源區153與汲區155的複數個接觸孔603與605。
接下來，複數個資料導體係形成在層間絕緣層600上，該資料導體包括了包括有源極173的複數條資料線171與複數個汲極175。
參照第36A與36B圖，一較佳由具有良好平坦特性的光敏性有機材料製成的鈍化層180係形成在該資料導體上且被圖案化，以形成複數個露出汲極175與資料線171之端部的接觸孔185與182。
參照第37與38圖，一使用氬氣之電漿處理係在資料線171之端部與汲極175及鈍化層180的露出部份上進行，且一較佳由透明材料製成的導電層90係藉由濺鍍沈積。然後，一光阻60係塗覆在透明導電層90上且使用一光罩曝光並顯影，以露出透明導電層90部份，而且透明導電層90的露出部份係使用光阻60作為蝕刻光罩來蝕刻，以形成複數個像素電極190與複數個接觸輔助物82。
參照第39圖，光阻60與鈍化層180部份係藉由灰化來移除，以移除因電漿處理而堆積在上鈍化層180之露出表面內的電荷。
最終，如第30與31圖所示，在鈍化層180上的光阻60被移除。
如上所述，鈍化層180q的露出表面被移除，以消除因 在蝕刻透明導電層以形成像素電極與複數個接觸輔助物之後的電漿處理而形成的電荷，藉此防止由於該等電荷所導致的LCD品質惡化。
再者，由於根據一具體例的TFT陣列面板製造方法係使用一步黃光微影同時形成資料線、半導體與歐姆接觸，所以製造方法簡化了。
上述說明可適用於其他的平板顯示裝置，例如OLED。
雖然本發明已參照較佳具體例來詳細說明，但熟習此藝者會暸解到可在不逸離本發明之精神與範疇-如列示於隨附申請專利範圍中者-而對本發明進行各式修改與置換。
40．．．光罩
52．．．佈線區
60．．．光阻
81、82．．．接觸輔助物
90．．．透明導電層
110．．．絕緣基板
111．．．遮光層
121、129．．．閘極線
124、124a、124b．．．閘極
127．．．凸出部
131．．．儲存電極線
133．．．儲存電極
140．．．閘極絕緣層
150．．．本質a－Si層
151、154．．．半導體
152a、152b．．．輕度摻雜區
153．．．源區
154a、154b．．．通道區
155．．．汲區
157．．．虛設區
160．．．外質a－Si層
161、163、165．．．歐姆接觸層
164．．．外質半導體帶
170．．．導電層
171、179．．．資料線
173．．．源極
174．．．導體
175．．．汲極
177．．．儲存電容器導體
180．．．鈍化層
180p．．．下鈍化層
180q．．．上鈍化層
181、182、185、187．．．接觸孔
190．．．像素電極
600．．．層間絕緣層
603、605．．．接觸孔
PR．．．光阻
第1圖是根據本發明一具體例之LCD用TFT陣列面板的佈局圖；第2圖是第1圖所示TFT陣列面板沿著II-II’線的截面圖；第3圖是根據本發明一具體例、第1與2圖所示TFT陣列面板在其製造方法第一步驟的佈局圖；第4圖是第3圖所示TFT陣列面板沿著IV-IV’線的截面圖；第5與6圖是第3圖所示TFT陣列面板沿著IV-IV’線的截面圖；並例示接續著第4圖所示步驟之步驟；第7圖是接續著第6圖所示步驟之步驟中的TFT陣列面板的佈局圖；第8圖是第7圖所示TFT陣列面板沿著VIII－VIII’線的截面圖；第9與10圖是第7圖所示TFT陣列面板沿著VIII－VIII’線的截面圖，並例示接續著第8圖所示步驟之步驟；第11圖是接續著第10圖所示步驟之步驟中的TFT陣列面板的佈局圖；第12圖是第11圖所示TFT陣列面板沿著XII－XII’線的截面圖；第13圖是接續著第12圖所示步驟之步驟中的TFT陣列面板的截面圖；第14圖是接續著第13圖所示步驟之步驟中的TFT陣列面板的截面圖；第15圖是接續著第14圖所示步驟之步驟中的TFT陣列面板的截面圖；第16圖是根據本發明另一具體例之LCD用的TFT陣列面板；第17圖是第16圖所示TFT陣列面板沿著XVII－XVII’線的截面圖；第18圖是根據本發明另一具體例、第16與17圖所示之TFT陣列面板在其製造方法第一步驟的佈局圖；第19圖是第18圖所示TFT陣列面板沿著XIX－XIX線的截面圖；第20與21圖是第18圖所示TFT陣列面板沿著XIX－XIX線的截面圖，並例示接續著第19圖所示步驟之步驟；第22圖是接續著第21圖所示步驟之步驟中的TFT陣列面板的佈局圖；第23圖是第22圖所示TFT陣列面板沿著XXIII－XXIII線的截面圖；第24圖是第22圖所示TFT陣列面板沿著XXIII－XXIII線的截面圖，並例示接續著第23圖所示步驟之步驟；第25圖是接續著第24圖所示步驟之步驟中的TFT陣列面板的佈局圖；第26圖是第25圖所示TFT陣列面板沿著XXVI－XXVI線的截面圖；第27圖是接續著第26圖所示步驟之步驟中的TFT陣列面板的截面圖；第28圖是接續著第27圖所示步驟之步驟中的TFT陣列面板的截面圖；第29圖是接續著第28圖所示步驟之步驟中的TFT陣列面板的截面圖；第30圖是根據本發明另一具體例之TFT陣列面板的佈局圖；第31圖是第30圖所示之顯示區域沿著XXXI－XXXI’－XXXI”線的截面圖；第32A圖是根據本發明一具體例、第30與31圖所示TFT陣列面板在其製造方法第一步驟的佈局圖；第32B圖是第32A圖所示TFT陣列面板沿著XXXIIB－XXXIIB’－XXXIIB”線的截面圖；第33A圖是接續著第32A圖所示步驟之步驟中的TFT陣列面板的佈局圖；第33B圖是第33A圖所示TFT陣列面板沿著XXXIIIB－XXXIIIB’－XXXIIIB”線的截面圖；第34圖是第33A圖所示TFT陣列面板沿著XXXIIIB－XXXIIIB’－XXXIIIB”線的截面圖，並例示接續著第33B圖所示步驟之步驟；第35A圖是接續著第34圖所示步驟之步驟中的TFT陣列面板的佈局圖；第35B圖是第35A圖所示TFT陣列面板沿著XXXVB－XXXVB’－XXXVB”線的截面圖；第36A圖是接續著第35A圖所示步驟之步驟中的TFT陣列面板的佈局圖；第36B圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖；第37圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第36B圖所示步驟之步驟；第38圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第37圖所示步驟之步驟；以及第39圖是第36A圖所示TFT陣列面板沿著XXXVIB－XXXVIB’－XXXVIB”線的截面圖，並例示接續著第38圖所示步驟之步驟。
81、82．．．接觸輔助物
110．．．絕緣基板
124．．．閘極
129．．．閘極線
140．．．閘極絕緣層
151、154．．．半導體
161、163、165．．．歐姆接觸層
171、179．．．資料線
173．．．源極
175．．．汲極
180p．．．下鈍化層
180q．．．上鈍化層
181、182、185．．．接觸孔
190．．．像素電極

Claims (20)

  1. 一種製造薄膜電晶體陣列面板的方法，該方法包含：形成一包括一閘極、一汲極、一源極與一半導體的薄膜電晶體在一基板上；形成一第一鈍化層在該汲極與源極上；形成一透明導電層在該第一鈍化層上；使用一光阻作為蝕刻光罩蝕刻該透明導電層，以露出第一鈍化層之一部份並形成一連接汲極的像素電極；灰化第一鈍化層與光阻，其中該第一鈍化層之灰化在該第一鈍化層上形成一階部，且其中該階部不與該像素電極重疊；以及移除光阻。
  2. 如申請專利範圍第1項之方法，其中該第一鈍化層與該光阻之灰化係進行直到自像素電極露出的第一鈍化層表面係低於在像素電極下方的第一鈍化層表面。
  3. 如申請專利範圍第2項之方法，其中該第一鈍化層係包括一有機材料。
  4. 如申請專利範圍第1項之方法，其中該薄膜電晶體的形成更包括一第二鈍化層之形成。
  5. 如申請專利範圍第4項之方法，其中該第二鈍化層係包括一無機材料。
  6. 如申請專利範圍第2項之方法，其更包含：形成一歐姆接觸層介於該半導體和該源極與汲極 之間。
  7. 如申請專利範圍第6項之方法，其中該源極與汲極、歐姆接觸層和半導體之形成係包含：沈積一本質矽層與一外質矽層；蝕刻該本質矽層與外質矽層，以形成半導體與外質半導體；形成一導體層；蝕刻該導體層，以形成源極與汲極；以及蝕刻暴露在該源極與汲極之間的外質半導體，以形成歐姆接觸層。
  8. 如申請專利範圍第6項之方法，其中該資料線與汲極、歐姆接觸層和半導體之形成係包含：沈積一本質矽層與一外質矽層；形成一導體層在該外質矽層上；蝕刻該本質矽層與外質矽層，以形成半導體與外質半導體；蝕刻該導體層，以形成源極與汲極；以及蝕刻暴露在該源極與汲極之間的外質半導體，以形成歐姆接觸層。
  9. 一種製造薄膜電晶體陣列面板的方法，該方法包含：形成一包括外質區與本質區之半導體；形成一覆蓋該半導體之閘極絕緣層；形成一與該半導體的本質區重疊之閘極線；形成一覆蓋該閘極線與閘極絕緣層之層間絕緣層； 形成分別連接至該半導體外質區的一資料線與一汲極；形成一覆蓋該資料線與汲極之鈍化層；形成一透明導電層在該鈍化層上；使用一光阻作為蝕刻光罩蝕刻該透明導電層，以露出鈍化層部份之一並形成一連接汲極的像素電極；灰化該鈍化層與光阻，其中該鈍化層之灰化在該鈍化層上形成一階部，且其中該階部不與該像素電極重疊；以及移除光阻。
  10. 如申請專利範圍第9項之方法，其中該鈍化層與該光阻之灰化係進行直到自像素電極露出的鈍化層表面係低於在像素電極下方的鈍化層表面。
  11. 如申請專利範圍第9項之方法，其中該鈍化層係包括一有機材料。
  12. 一種薄膜電晶體陣列面板，其包含：一絕緣基板；一包括一閘極、一汲極、一源極與一半導體的薄膜電晶體形成在該絕緣基板上；一第一鈍化層形成在該汲極與源極上，該第一鈍化層包括一第一接觸孔及一上表面；以及一像素電極形成在第一鈍化層的第一部份上並經由該第一接觸孔連接至汲極，其中該上表面的第一部份係位在該像素電極下方， 其中該上表面的第二部份係低於第一部份且與該閘極重疊，其中該上表面的第三部份係相對於第一及第二部份呈傾斜，且連接第一部份至第二部份，使得第一部份與第二部份在平行於該絕緣基板的方向上彼此間隔開，且其中該像素電極不與第三部份重疊。
  13. 如如申請專利範圍第12項之薄膜電晶體陣列面板，其中該第一鈍化層係包括一有機材料。
  14. 如申請專利範圍第12項之薄膜電晶體陣列面板，其中該第一鈍化層係具有光敏性。
  15. 如申請專利範圍第12項之薄膜電晶體陣列面板，其更包含：一第二鈍化層形成在第一鈍化層下方且一第二接觸孔位於對應於第一接觸孔之位置。
  16. 如申請專利範圍第15項之薄膜電晶體陣列面板，其中該第二鈍化層係包括氮化矽。
  17. 如申請專利範圍第12項之薄膜電晶體陣列面板，其中該半導體係包括外質半導體及本質半導體。
  18. 一種薄膜電晶體陣列面板，其包含：一絕緣基板；一半導體包括外質區與本質區並形成在該絕緣基板上；一閘極絕緣層覆蓋該半導體；一與該半導體的本質區重疊並形成在該閘極絕緣 層上之閘極線；一蓋該閘極線與閘極絕緣層之層間絕緣層覆；一資料線包括被該資料線隔開的一源極與一汲極，該資料線係形成在層間絕緣層上；一第一鈍化層形成在該資料線與汲極上，該第一鈍化層包括一第一部份與一第二部份及一第一接觸孔；以及一像素電極形成在第一鈍化層的第一部份上並經由該第一接觸孔連接至汲極，其中該第二部份的表面係低於在像素電極下方之第一鈍化層第一部份的表面。
  19. 如申請專利範圍第18項之薄膜電晶體陣列面板，其中該第一鈍化層係包括一有機材料。
  20. 如申請專利範圍第18項之薄膜電晶體陣列面板，其中該第一鈍化層係具有光敏性。
TW094136896A 2005-01-18 2005-10-21 薄膜電晶體陣列面板及其製造方法 TWI395036B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004670A KR101112547B1 (ko) 2005-01-18 2005-01-18 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법

Publications (2)

Publication Number Publication Date
TW200627037A TW200627037A (en) 2006-08-01
TWI395036B true TWI395036B (zh) 2013-05-01

Family

ID=36683039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094136896A TWI395036B (zh) 2005-01-18 2005-10-21 薄膜電晶體陣列面板及其製造方法

Country Status (5)

Country Link
US (2) US7479416B2 (zh)
JP (1) JP2006201781A (zh)
KR (1) KR101112547B1 (zh)
CN (1) CN100524701C (zh)
TW (1) TWI395036B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633086B2 (en) * 2005-06-15 2009-12-15 Lg Display Co., Ltd. Light emitting device
KR20080019398A (ko) 2006-08-28 2008-03-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5130711B2 (ja) * 2006-12-26 2013-01-30 セイコーエプソン株式会社 電気光学装置及びその製造方法
KR20080067406A (ko) * 2007-01-16 2008-07-21 삼성전자주식회사 박막 트랜지스터 표시판
TWI324832B (en) * 2007-10-23 2010-05-11 Au Optronics Corp Photo sensor and fabrication method thereof
KR101499651B1 (ko) * 2008-08-01 2015-03-06 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130208205A1 (en) 2010-08-03 2013-08-15 Sharp Kabushiki Kaisha Thin film transistor substrate
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
CN102751241B (zh) * 2012-06-29 2014-05-21 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN103219341B (zh) * 2013-04-03 2016-08-31 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
KR102149345B1 (ko) 2013-12-30 2020-08-31 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR102305495B1 (ko) * 2015-01-07 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106898616B (zh) * 2017-03-17 2019-11-12 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110649069B (zh) * 2019-09-02 2022-03-29 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制作方法
CN110676222A (zh) * 2019-10-10 2020-01-10 合肥鑫晟光电科技有限公司 显示基板的制造方法、显示基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
TW581919B (en) * 2001-08-31 2004-04-01 Nec Corp Manufacturing method for reflector, reflector, and liquid crystal display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161461B1 (ko) 1995-11-22 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법
CN1064371C (zh) 1996-03-05 2001-04-11 中国科学院南海海洋研究所 海藻多糖微量元素络合物及制备方法和用途
KR100255590B1 (ko) * 1996-03-26 2000-05-01 구본준 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자
JPH1022270A (ja) 1996-07-05 1998-01-23 Sanyo Electric Co Ltd 半導体装置の製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR19990061316A (ko) 1997-12-31 1999-07-26 윤종용 반도체 소자 제조방법
WO1999038208A1 (fr) 1998-01-22 1999-07-29 Citizen Watch Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteurs
KR100264818B1 (ko) 1998-08-21 2000-09-01 윤종용 반도체 장치의 고신뢰성을 갖는 비어 형성방법
JP2000331951A (ja) 1999-05-19 2000-11-30 Sony Corp イオン注入方法及びこれを用いた半導体装置の製造方法
KR20010003140A (ko) 1999-06-21 2001-01-15 김영환 반도체 소자의 트렌치형 소자 분리막 형성방법
JP2001250795A (ja) 2000-03-03 2001-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2002094013A (ja) 2000-09-11 2002-03-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100380142B1 (ko) 2001-07-18 2003-04-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판
JP2003050400A (ja) * 2001-08-08 2003-02-21 Toshiba Corp アクティブマトリクス型液晶表示装置及びその製造方法
JP4123410B2 (ja) 2002-03-14 2008-07-23 セイコーエプソン株式会社 半導体素子の製造方法
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
JP4115761B2 (ja) * 2002-07-05 2008-07-09 アルプス電気株式会社 アクティブマトリクス基板及びその製造方法並びにそれを用いた表示装置
KR100525442B1 (ko) * 2002-08-23 2005-11-02 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
CN100397560C (zh) 2003-01-08 2008-06-25 三星电子株式会社 多晶硅薄膜晶体管阵列板及其制造方法
JP4211609B2 (ja) 2004-01-13 2009-01-21 セイコーエプソン株式会社 薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
TW581919B (en) * 2001-08-31 2004-04-01 Nec Corp Manufacturing method for reflector, reflector, and liquid crystal display

Also Published As

Publication number Publication date
KR20060083743A (ko) 2006-07-21
US8164097B2 (en) 2012-04-24
CN100524701C (zh) 2009-08-05
CN1808709A (zh) 2006-07-26
US7479416B2 (en) 2009-01-20
US20060157836A1 (en) 2006-07-20
US20090085041A1 (en) 2009-04-02
JP2006201781A (ja) 2006-08-03
TW200627037A (en) 2006-08-01
KR101112547B1 (ko) 2012-03-13

Similar Documents

Publication Publication Date Title
TWI395036B (zh) 薄膜電晶體陣列面板及其製造方法
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
WO2013137045A1 (ja) 半導体装置およびその製造方法
KR20080109998A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
WO2013150981A1 (ja) 半導体装置およびその製造方法
US11145679B2 (en) Method for manufacturing active matrix board
KR101219041B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101012792B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20060030664A (ko) 박막 트랜지스터 표시판의 제조 방법
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
WO2013161738A1 (ja) 半導体装置およびその製造方法
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR101197056B1 (ko) 박막 트랜지스터 표시판
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
KR100984352B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060023697A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100984351B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20060004718A (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR20050093881A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060023696A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050054264A (ko) 박막 트랜지스터 표시판 및 그 제조 방법