JP4123410B2

JP4123410B2 - 半導体素子の製造方法

Info

Publication number: JP4123410B2
Application number: JP2002070911A
Authority: JP
Inventors: 清一郎東
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-03-14
Filing date: 2002-03-14
Publication date: 2008-07-23
Anticipated expiration: 2022-03-14
Also published as: JP2003273120A

Description

【０００１】
【発明の属する技術分野】
本発明はロジック回路やメモリ回路等の回路素子、液晶表示装置（ＬＣＤ）や有機ＥＬ表示装置等の表示画素の駆動素子として利用される薄膜トランジスタ（ＴＦＴ）や、絶縁膜上に形成される太陽電池の製造技術に関する。
【０００２】
【従来の技術】
従来、多結晶シリコン（ｐｏｌｙ−Ｓｉ）等の半導体薄膜は薄膜トランジスタや太陽電池に広く利用されている。とりわけ多結晶シリコンＴＦＴは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を生かして、液晶表示装置や液晶プロジェクターなどのスイッチング素子、或いは液晶駆動用ドライバの回路素子として広く用いられ、新しい市場の創出に成功している。
【０００３】
ガラス基板上に高性能なＴＦＴを作製する方法としては高温プロセスと呼ばれている製造方法がすでに実用化されている。ＴＦＴの製造プロセスの中でも、最高温度が１０００℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜する事ができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能ＴＦＴを安定的に製造することができる。
【０００４】
しかし、高温プロセスを用いてＴＦＴを作製するためには、基板の耐熱温度が１０００℃以上であることが必要である。この条件を満たす透明基板は現在のところ石英ガラスしかない。このため昨今の多結晶シリコンＴＦＴは総て高価で小さい石英ガラス基板上に作製されており、コストの問題上、大型化には向かないとされている。また、固相成長法では十数時間という長時間の熱処理が必要であり、生産性が極めて低いとの課題がある。また、この方法では基板全体が長時間加熱されている事に起因して基板の熱変形が大きな問題となる上に、安価な大型ガラス基板を使用できないため、低コスト化を妨げる要因となっている。
【０００５】
一方、高温プロセスが持つ上記欠点を解消し、尚且つ高移動度の多結晶シリコンＴＦＴを実現するための技術が低温プロセスと呼ばれる技術である。ＴＦＴの製造プロセスの中でも、最高温度が概ね６００℃以下の温度環境下において、比較的安価な耐熱性ガラス基板上に多結晶シリコンＴＦＴを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームを繰り返し照射しながらスキャンすることによって大面積の多結晶シリコン膜を作製する技術が広く使われるようになった。また、ゲート絶縁層としてはプラズマＣＶＤを用いた成膜方法により二酸化珪素（ＳｉＯ２）膜が大面積基板上に成膜可能となった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上に多結晶シリコンＴＦＴが作製可能となっている。
【０００６】
【発明が解決しようとする課題】
しかし、この低温プロセスで問題となるのは、能動層となる半導体層（ｐｏｌｙ−Ｓｉ）表面とゲート絶縁膜の界面（以下、「ＭＯＳ」界面と称する。）に高い密度の捕獲準位が発生し、これがＴＦＴの移動度の低下、閾値電圧の増大を招くことと、低温プロセスで作製したゲート絶縁膜は構造が不安定なため吸湿性があり、結果として絶縁膜の信頼性を確保するのが困難であることである。１０００℃以上の熱酸化によって形成される良好なＭＯＳ界面における界面順位密度は１×１０¹⁰（ｃｍ^-2ｅＶ^-1）程度に低減することができるが、プラズマＣＶＤなどにより４００℃以下の低温で絶縁膜を形成した場合、ＭＯＳ界面準位密度は１０¹¹〜１０¹²（ｃｍ^-2ｅＶ^-1）という高い値となる。これら界面準位のエネルギーも半導体のバンドギャップ中に位置するため、これらも捕獲準位として作用し、これもＴＦＴ特性向上の妨げとなる。
【０００７】
ＴＦＴの場合、ゲート電極に電圧を印加すると、ＭＯＳキャパシタ容量によって決まるキャリアが半導体側に誘起される。しかし、半導体層側、すなわち能動層およびＭＯＳ界面に捕獲準位があると、誘起されたキャリアがこれら捕獲準位に捕獲され伝導に寄与できない。結果として、より高いゲート電圧を印加し、捕獲準位密度よりも多くのキャリアを誘起してやらないとドレイン電流が得られないことになる。これがＴＦＴの閾値電圧を高くしている原因である。現状では上記捕獲準位を積極的に制御する有効な手段がないため、ＴＦＴの移動度が低い、閾値電圧が高い、ＴＦＴ特性のバラツキが大きいという結果を招き、これが現在の製造プロセスでの最大の問題となっている。現状として低温ｐｏｌｙ−ＳｉＴＦＴの閾値電圧はおおむね３〜４Ｖ程度である。閾値電圧を例えば１Ｖ程度に下げることができればＴＦＴで作製した回路の駆動電圧を現在の３分の１以下に下げることができる。回路の消費電力は駆動電圧の２乗に比例するので、駆動電圧を３分の１以下に下げることができれば消費電力を１０分の１近くに飛躍的に下げることが可能となるのである。こうすることによって、例えば携帯情報機器向けのディスプレイに適した超低消費電力の液晶ディスプレイが実現できるのである。このような目的を達成するためには、半導体層（ｐｏｌｙ−Ｓｉ）及びＭＯＳ界面の捕獲準位面密度を共に１×１０¹⁰ｃｍ^-2ｅＶ^-1程度にまで低減することが求められる。
【０００８】
そこで本発明は上記の問題点に鑑み、低温プロセスで形成した半導体層／絶縁層界面の捕獲準位を低減せしめ、半導体素子の特性向上を実現する半導体素子の製造方法を提案することを課題とする。
【０００９】
【課題を解決するための手段】
上記の課題を解決するため、本発明の半導体素子の製造方法は、基板上に形成された半導体層上に絶縁層を積層する工程と、前記絶縁層上にアルミニウム層を形成する工程と、前記アルミニウム層上に前記アルミニウム層より反射率の低い金属からなる光吸収層を形成する工程と、前記光吸収層上に前記光吸収層への酸素供給を遮断するキャップ絶縁層を形成する工程と、前記キャップ絶縁層上から前記光吸収層に光を照射する工程と、前記アルミニウム層、前記光吸収層及び前記キャップ絶縁層を除去する工程と、前記絶縁膜上にゲート電極を形成する工程と、を備える。かかる方法により、アルミニウム層の働きにより、アルミニウム層と絶縁膜の界面において、絶縁膜中のＯＨ結合や水と反応して原子状水素を発生させ、さらに絶縁膜中の固定電荷を除去することにより、半導体層／絶縁層界面の捕獲準位を低減させることができる。また、キャップ絶縁層により光吸収層への酸素供給を遮断することで、光吸収層の酸化を防止することができる。好ましくは、上記キャップ絶縁層がＳｉＯ₂を含むものである。好ましくは、上記キャップ絶縁層の膜厚が１００ｎｍである。好ましくは、上記光を照射する工程において、上記光の光源と上記基板とを相対的に移動させながら、上記光を前記光吸収層に照射する。
【００１０】
好ましくは、光照射は、基板を室温にて、または冷却しながら行う。かかる方法により、低温プロセスで半導体素子を製造することができる。
【００１１】
好ましくは、光照射は、基板上の任意点においてパワー密度が４００Ｗ／ｃｍ²以上、且つ照射時間が５００ミリ秒以下とする。かかる光照射条件により、光吸収層を効果的に発熱させることができる。
【００１２】
好ましくは、光吸収層として、タンタル、タングステン、モリブデンのうち何れかの薄膜を用いる。かかる材料によれば、低反射率、高融点で大面積の成膜に適した光吸収層を提供することができる。
【００１３】
好ましくは、光源として、露光面への照射スポットがライン状となるようにビーム整形されたＸｅランプ光、若しくはハロゲンランプを用いる。ライン状の照射スポットを形成することにより、光源の１回のスキャンで大面積にわたって半導体薄膜の溶融再結晶化を実現することができる。
【００１４】
好ましくは、光照射は、複数の光源を用いて行う。かかる方法により、光照射を短時間で処理できる。
【００１５】
好ましくは、光照射は、減圧下又は不活性ガス雰囲気中にて行う。かかる方法により、光吸収層の酸化を防止し、光吸収層としての機能を維持させることができる。
【００１７】
好ましくは、半導体層を能動層とし、絶縁層をゲート絶縁膜として薄膜トランジスタを製造する。かかる方法により、ＭＯＳ界面における捕獲準位を低減させることができ、回路特性に優れた薄膜トランジスタを提供することができる。
【００１８】
本発明の電気光学装置は、上記の方法により製造された薄膜トランジスタを表示画素の駆動素子として備える。電気光学装置として、例えば、アクティブマトリクス型の駆動方式を採用する液晶表示装置や、エレクトロルミネセンスディスプレイ等が好適である。
【００１９】
本発明の電子機器は、上記の電気光学装置を備える。このような電子機器として、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型テレビ、情報携帯端末装置、電子手帳等が好適である。
【００２０】
【発明の実施の形態】
以下、各図を参照して本実施形態について説明する。
（１．半導体層の形成）
図１は多結晶シリコン膜の製造工程の断面図である。同図（Ａ）に示すように、まず、基板１０１上に下地保護膜１０２を介して半導体薄膜１０３を形成する。基板１０１としては、金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ₂Ｏ₃）や窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウエハ等の半導体物質、若しくはそれを加工したＬＳＩ基板等を用いることができる。半導体膜１０３は基板１０１上に直接又は下地保護膜１０２や下部電極等を介して堆積する。
【００２１】
下地保護膜１０２としては酸化珪素膜（ＳｉＯ_x：０＜ｘ≦２）や窒化硅素膜（Ｓｉ₃Ｎ_x：０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなどの薄膜半導体素子を通常のガラス基板上に作製する場合の様に、半導体薄膜膜１０３への不純物制御が重要なときには、ガラス基板中に含まれているナトリウムイオン（Ｎａ⁺）等の可動イオンが半導体薄膜１０３中に混入しない様に、下地保護膜１０２を形成した後に半導体薄膜１０３を堆積する事が好ましい。同じ事情は各種セラミック材料を基板１０１として用いる場合にも通ずる。下地保護膜１０２はセラミック中に添加されている焼結助材原料などの不純物が半導体薄膜１０３に拡散及び混入するのを防止するのである。金属材料などの導電性材料を基板１０１として用い、且つ半導体薄膜１０３が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に下地保護膜１０２は当然必要不可欠である。更に半導体基板やＬＳＩ素子上に半導体薄膜１０３を形成する時にはトランジスタ間や配線間の層間絶縁層が同時に下地保護膜１０２の役割を担う。
【００２２】
下地保護膜１０２は、まず基板１０１を純水やアルコールなどの有機溶剤で洗浄した後、基板１０１上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッタ法等で形成する。下地保護膜１０２として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を２５０℃程度から４５０℃程度としてモノシラン（ＳｉＨ₄）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッタ法で下地保護膜１０２を形成するには、基板温度は室温から４００℃程度に温度調整する。下地保護膜１０２の膜厚は基板１０１からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で１００ｎｍ程度以上である。ロット間や基板間のばらつきを考慮すると、２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜１０２がＩＣ素子間やこれらを結ぶ配線等の層間絶縁層を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁層が余りにも厚くなると絶縁層のストレスに起因するクラックが生ずる。その為、絶縁層の最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁層厚は１μｍ程度が上限である。
【００２３】
次に半導体薄膜１０３について説明する。本発明が適用される半導体薄膜１０３としては、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他に、シリコン・ゲルマニウム（Ｓｉ_xＧｅ_1-x：０＜ｘ＜１）やシリコン・カーバイド（Ｓｉ_xＣ_1-x：０＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅ_xＣ_1-x：０＜ｘ＜１）等の四族元素複合体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体膜等がある。或いは、シリコン・ゲルマニウム・ガリウム・ヒ素（Ｓｉ_xＧｅ_yＧａ_zＡｓ_u：ｘ＋ｙ＋ｚ＋ｕ＝１）といった更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜に対しても本発明は適応可能である。
【００２４】
これら半導体薄膜１０３はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッタ法等や蒸着法等のＰＶＤ法で形成する。半導体薄膜１０３としてシリコン膜を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ₂Ｈ₆）などを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ₄）などを原料として基板温度が１００℃程度から５００℃程度で堆積可能である。スパッタ法を用いる時には、基板温度は室温から４００℃程度である。この様に堆積された半導体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは多結晶質等の様々な状態があるが、本願発明の半導体薄膜の結晶化方法では、半導体薄膜の初期状態はこれらいずれの状態であっても構わない。本明細書においては、非晶質半導体薄膜の結晶化のみならず、多結晶質や微結晶質の半導体薄膜の再結晶化をも含めて総て結晶化と称する。半導体薄膜１０３の膜厚はそれをＴＦＴに用いるときには、２０ｎｍ程度から１００ｎｍ程度が適している。
（２．半導体薄膜のレーザー結晶化）
基板１０１上に下地保護膜１０２と半導体薄膜１０３を形成した後、図１（Ｂ）に示すように、半導体薄膜１０３をレーザー照射によって結晶化し、多結晶シリコン膜１０６とする。通常、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法で堆積させたシリコン膜表面は自然酸化膜で覆われていることが多い。従って、レーザー光を照射する前にこの自然酸化膜を除去する必要がある。このためには弗酸溶液に浸してウエットエッチングする方法や、フッ素を含んだプラズマ中でのドライエッチング等がある。自然酸化膜を除去した後、半導体薄膜１０３のついた基板１０１をレーザー照射チャンバーにセットする。レーザー照射チャンバーは一部分が石英の窓によってできており、チャンバーを真空に排気した後この石英窓からレーザー光を照射する。
【００２５】
ここで、レーザー光について説明する。レーザー光は半導体薄膜１０３表面で強く吸収され、その直下の下地保護膜１０２や基板１０１にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調波等が好ましい。また、半導体薄膜１０３を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等のエキシマレーザーが最も適している。
【００２６】
ここで、図８を参照して、これらのレーザ光の照射方法について説明する。レーザーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程度の極短時間である。レーザー照射は基板１０１を室温（２５℃）程度から４００℃程度の間とし、背景真空度が１０^-4Ｔｏｒｒ程度から１０^-9Ｔｏｒｒ程度の真空中にて行う。レーザー照射の一回の照射面積は例えば幅０．５ｍｍ、長さ２００ｍｍのライン状である。１カ所に１発のレーザー照射２０１を行った後、基板１０１とレーザーとの位置を相対的に垂直方向にわずかにずらす。この後、再び１発のレーザー照射２０２を行う。このショットアンドスキャンを連続的に繰り返していく事によって、大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を幅方向に１％程度から９９％程度ずらして行く（例えば９０％：先の例では０．０５ｍｍ）。こうした重ねあわせレーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。１回の垂直方向スキャンで基板全面を結晶化し得ない場合は、最初に垂直方向（Ｙ方向）に走査した後、次に水平方向（Ｘ方向）に適当量２０４ずらせて、再び垂直方向に所定量ずつずらせて走査することにより基板全面にレーザー照射を行う。
【００２７】
レーザー照射エネルギー密度は５０ｍＪ／ｃｍ２程度から６００ｍＪ／ｃｍ２程度の間が好ましい。より具体的には半導体膜が完全溶融するエネルギー密度より５％程度低いエネルギーで行う。シリコン膜を一旦完全溶融させてしまうと、液体シリコン膜が過冷却状態に陥り、結果として高い密度の結晶核発生が起こる。このような現象により形成される多結晶シリコン膜は極めて小さな結晶粒が高密度で存在する、いわゆる微結晶と呼ばれる形態になる。このような多結晶シリコン膜は結晶粒界が多いため膜中欠陥（主にはダングリングボンド）が大量に存在し、ＴＦＴとしては使用に耐えない膜となってしまう。レーザー結晶化直後の多結晶シリコン膜中には１０¹⁸（ｃｍ^-3）程度の高い密度で捕獲準位が存在する。これを電気的に不活性化するために、レーザー結晶化を行った。多結晶シリコン膜１０６に酸素プラズマ処理を行う。酸素プラズマ処理はほぼ完全に捕獲準位を終端し、捕獲準位密度を１０¹⁶（ｃｍ^-3）程度に低減しうるのである。また、酸素プラズマ処理はＳｉ−Ｈの結合より強固なＳｉ−Ｏ結合を作り得るという長所を有する。したがって、多結晶シリコン膜１０６中の捕獲準位を酸素により一旦終端すると、熱的に極めて安定となる。具体的なプロセスは次のように行う。レーザー結晶化した多結晶シリコン膜１０６を真空ロボットにてプラズマ処理室に搬送し、酸素ガスを８０ｓｃｃｍ流し、基板温度を２５０℃に調温する。この後、プラズマ放電をおこない酸素プラズマを発生させ酸素プラズマ処理を行う。Ｓｉ中での拡散が比較的遅い酸素を捕獲準位終端に用いる場合、処理時間は重要な条件であり、５０ｎｍ程度の多結晶シリコン膜１０６の欠陥、特に膜の深い部分に存在する捕獲準位を終端するためには、どのような放電形態においても最低５分以上の処理を行うことが重要である。一般的な平行平板ＲＦ放電（１３．５６ＭＨｚ）で０．１Ｗ／ｃｍ^-2程度のＲＦパワー密度で酸素プラズマ処理をおこなう場合、おおむね２０分が最低必要となる。この酸素プラズマ処理により、ｐｏｌｙ−Ｓｉ膜中の捕獲準位が効率的に不活性化される。ここで高周波（２７ＭＨｚやＵＨＦ）若しくはマイクロ波放電により酸素プラズマ処理を行えば、より効率的に捕獲準位終端処理がなされるので、短時間で効果を得る事ができる。
（３．素子分離工程）
レーザー結晶化、プラズマ処理により極めて高品質の多結晶シリコン膜１０６が形成された。次に、ＴＦＴ素子同士を電気的に絶縁するために素子分離工程を行う。ここでは図１（Ｃ）に示すように、多結晶シリコン膜１０６をエッチングする。多結晶シリコン膜１０６上にフォトリソグラフィーにより島状フォトレジストパターンを形成した後、ドライエッチングにより多結晶シリコン膜１０６をエッチングする。ＣＦ_４とＯ_２の混合ガス中でプラズマ放電をおこない、これにより多結晶シリコン膜１０６をエッチングした後、フォトレジストを除去し多結晶シリコン膜１０６のパターニングが完了する。
（４．ゲート絶縁膜形成）
次に、図１（Ｃ）に示すように、ゲート絶縁膜１０４を形成する。これにはプラズマＣＶＤ、減圧ＣＶＤ、スパッタ法などがある。通常、プラズマＣＶＤ法が広く使われるが、このような方法を用い５００℃以下の低温で形成したゲート絶縁膜１０４と多結晶シリコン膜１０６の界面には大量の界面準位が存在する。本発明ではこの界面準位を低減するために、ゲート絶縁膜１０４形成後に熱処理を施す（詳細については後述する）。多結晶シリコン膜１０６をパターニングした後、水素終端した安定表面を形成するために、フッ酸で表面処理をし、その後純水で１０分以上の洗浄を行う。この基板を真空チャンバーにセットし、基板を３００℃から３５０℃に調温し、真空排気する。この状態で真空チャンバー内にアルゴンガス、酸素ガスとＴＥＯＳガスを流す。一般的には酸素ガス流量はＴＥＯＳガス流量の５倍以上とする。この状態でプラズマ放電をおこない、二酸化珪素から成るゲート絶縁膜１０４を形成する。ゲート絶縁膜１０４の膜厚は５０〜２００nm程度である。放電の形態としては平行平板型ＲＦ放電、ＩＣＰ放電、ＥＣＲ放電などがあり、電源としてはＲＦ電源やＶＨＦ、ＵＨＦ電源、マイクロ波源を用いることができる。
（４．アルミニウム層の形成）
次に、図１（Ｄ）に示すように、ゲート絶縁膜１０４上にアルミニウム層１０７を形成する。これは後の熱処理工程を経る事によって、ゲート絶縁膜１０４と半導体層界面の界面準位を低減せしめるために必要な層である。この層は低温で形成されたゲート絶縁膜１０４中に存在するＯＨ結合成分と反応して原子状水素を発生させる役割を担っているので、その材料が重要である。Ｐｔ等の反応性の低い金属は適しておらず、アルミニウムを用いるのが最も有効である。形成方法としては真空蒸着法やスパッタリング法があるが、大面積に適用し得るスパッタリング法が最も適している。
（５．光吸収層の形成）
次に、図１（Ｄ）に示すように、アルミニウム層１０７上に光吸収層１０５を形成する。この光吸収層１０５は次の工程で照射する光を効率的に吸収し、これによる発熱でゲート絶縁膜１０４中のＯＨ結合や水とアルミニウム層１０７の界面での化学反応を促進させ、更にゲート絶縁膜１０４中の固定電荷を除去するという役割を果たす。従って、照射する光の波長領域と、その波長領域における光吸収層の反射率、吸収係数の関係が重要となる。光吸収という点では金属膜が圧倒的に有利である。金属膜中には高濃度のフリーキャリア（電子）が存在するため、可視光領域の光は高効率で吸収される。１００ｎｍ程度の厚さの金属薄膜でも光の透過率はほぼ０％であるので、金属膜に光を照射した場合、照射光の反射成分以外は完全に吸収されると考えることができる。このため金属薄膜によって効率的に光吸収をさせるためには反射率の低い金属薄膜を用いることが重要となる。
【００２８】
図６はスパッタリング法ににより形成したタンタル（Ｔａ）膜の反射率スペクトルを示す。例えば、アルミニウム（Ａｌ）膜では反射率が９３％以上あるが、Ｔａ膜の場合、可視光領域である３８０ｎｍ〜７７０ｎｍの広い波長範囲において反射率が３０〜４０％と極めて低い。よってこのような低反射率の材料を用いることによって照射した光のエネルギーは効率的に吸収され、熱変換される。上記の低反射率、高融点の金属という条件を満たしうる材料としてはタンタル（Ｔａ）の他に、タングステン（Ｗ）、モリブデン（Ｍｏ）等がある。これらの材料を光吸収層１０５としてアルミニウム層１０７上に形成する方法としては真空蒸着法やスパッタリング法がある。これら材料は高融点金属なのでスパッタリング方が最も有効で、大面積に形成しうるという点においてもスパッタリング法が有利である。光吸収層の膜厚は光を十分に吸収しうる膜厚があればよく、おおむね１００ｎｍ以上あれば十分である。次の光照射工程で光吸収層は高温になり、このような熱処理を酸化性雰囲気中（例えば大気中）でおこなうと容易に酸化し、これにより吸収が無くなるという問題がある。これを防止するためには光照射時の雰囲気を不活性ガスにて制御するか、もしくは酸化防止のための絶縁層を光吸収層１０７上に設ける方法が有効である。
（６．光照射）
以上のようにして形成した積層構造に対して、図１（Ｅ）に示すように、光照射をおこなう。先にも述べたように、照射光は光吸収層１０５に効率的に吸収されることが求められるので、そのスペクトルが重要である。換言すればどのような種類の光源を用いるかがその光源の波長を大きく左右する。本発明に適用し得る光源１００としてはハロゲンランプ、メタルハライドランプ、水銀ランプ、Ｘｅランプ等がある。図６に示すように、Ｔａ膜の反射率は短波長ほど低いため、短波長に光強度のピークをもつ光源が発明の光照射光源としては適している。また大面積での処理を可能にするためには出力が高いことも要求される。このような理由からＸｅランプもしくはハロゲンランプが本発明の光照射には最も適している。Ｘｅランプはピーク波長を４００ｎｍ付近に有し、出力も２０ｋＷ以上を達成し得る。ハロゲンランプでもピーク波長が１ミクロン程度で３ｋW以上の出力を有する光源も実用上十分な性能を有しており、且つ底価格であるので本発明に適用する光源として有効である。本発明が開示する光吸収層材料として例えばＴａ膜を用い、光照射の光源１００としてＸｅランプを用いると、一辺５０ｃｍの大面積ガラス基板上の絶縁膜熱処理が１回の照射光スキャンで可能となる。
【００２９】
図２はライン状にビーム整形されたＸｅランプ光源からの照射光３０１を光吸収層１０５へ照射する様子を模式的に示す図である。光吸収層１０５として用いられるＴａ膜の実効反射率を４０％、Ｘｅランプの出力を２５ｋＷ、照射光３０１のビーム長（ビーム長軸３０２の長さ）を５００ｍｍ、ビーム幅（ビーム短軸３０３の長さ）を１０ｍｍ、Ｘｅランプ光源と積層構造体３００との相対移動速度を毎秒２０ｍｍとし、光吸収層１０５上に照射スポットを形成すると、光吸収層１０５及び半導体薄膜１０３の温度は急激に昇温する。図３は照射光３０１のパワー密度プロファイル３０４であり、トップフラットなパワー密度プロファイル３０４を有している。上記の方法により光ビーム照射をおこなうと、基板上の任意点における光照射強度の時間プロファイルは図４に示すような台形となる。基板上の任意点における実効光照射時間は、上記プロファイルの上底部分が照射される５００ｍｓとなり、照射光のパワー密度は４００Ｗ／ｃｍ²となる
上述の光照射条件で光照射と同時に基板１０１の相対移動を行うと、光吸収層１０５、アルミニウム層１０７及びゲート絶縁膜１０４の温度は図５に示すような温度となる。すなわち、光吸収層１０５と半導体薄膜１０３は１００ｍｓ程度の短時間で急激に温度上昇し、最高６２５Ｋまで達する。これはＴａの融点３２６９Ｋよりは十分低いが、ゲート絶縁膜１０４の熱処理には十分な温度である。照射光と基板１０１は相対的に移動するので、光照射領域（照射スポット）が通りすぎる直後にゲート絶縁膜１０４の温度は低下する。例えば基板サイズが５００ｍｍ×６００ｍｍの場合、５００ｍｍの辺と照射光の長軸方向を平行に配置し２０ｍｍ毎秒で相対移動させれば、わずか３０秒でこの大面積の基板１０１上に良質のゲート絶縁膜１０４及びＭＯＳ界面を形成し得る。本発明の方法により形成したＭＯＳ界面の界面準位は１×１０¹⁰ｃｍ^-2ｅＶ^-1程度と極めて低いので、これを例えば、薄膜トランジスタのゲート絶縁膜として用いた場合、移動度が高く閾値電圧の低い高性能トランジスタを実現し得る。更に、本工程のスループットを上げるために、図７に示すように、複数のランプ光源８０６，８０７を用いて同時処理することも有効である。ランプ光源８０６，８０７は比較的安価なので、数を増やしても装置コストにあまり影響を与えないという長所がある。
（７．以降のプロセス）
以上のプロセスにより、ＴＦＴ性能を決定付ける極めて高品質の多結晶半導体膜１０６及び優れたゲート絶縁膜１０４とＭＯＳ界面を得る事ができる。次に、ゲート絶縁膜１０４上のアルミニウム膜１０７及び光吸収層１０５をエッチングし除去する。引き続いて、図１（Ｆ）に示すように、ゲート電極１１２となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極１１２の膜厚がおよそ７００ｎｍ程度必要になる。上述の高融点金属の中で７００ｎｍもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極１１２となる薄膜を堆積後パターニングを行い、引き続いて、多結晶シリコン膜１０６に不純物イオン注入を行ってソース／ドレイン領域１１１を形成する。このとき、ゲート電極１１２がイオン注入のマスクとなっているので、チャネルはゲート電極１１２下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では所望の不純物元素のみを注入した後に引き続いて水素イオン（プロトンや水素分子イオン）を注入する。前述の如くＭＯＳ界面やゲート絶縁膜１０４を安定に保つ為には、イオン・ドーピング法にしろイオン打ち込み法にしろイオン注入時の基板温度は３５０℃以下である事が好ましい。一方注入不純物の活性化を３５０℃以下の低温にて常に安定的に行うには（本明細書では、これを「低温活性化」と称する。）、イオン注入時の基板温度は２００℃以上である事が望ましい。トランジスタの閾値電圧を調整する為にチャンネル・ドープ行うとか、或いはＬＤＤ構造を作成すると云った様に、低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板温度は２５０℃以上で有る事が必要となる。この様に基板温度が高い状態でイオン注入を行うと、多結晶シリコン膜１０６のイオン注入に伴う結晶壊破の際に再結晶化も同時に生じ、結果としてイオン注入部の非晶質化を防ぐ事が出来るのである。即ち、イオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が３５０℃程度以下と低温で有っても注入イオンの活性化が可能に成る訳で有る。ＣＭＯＳＴＦＴを作成する時はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これはゲート絶縁膜１０４を通してレーザー照射することによりソース／ドレイン領域１１１のドープ多結晶シリコンを溶融・固化させ、不純物を活性化させる方法である。次に、図１（Ｇ）に示すように、ソース／ドレイン領域１１１上にコンタクトホールを開孔しソース／ドレイン引き出し電極１１３をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
（実施例１）
本発明の第１の実施例を図１を参照して説明する。本実施例で用いられる基板１０１及び下地保護膜１０２に関しては前述の説明に準ずるが、ここでは基板１０１の一例として、３００ｍｍ×３００ｍｍの正方形状の汎用無アルカリガラスを用いた。まず基板１０１上に絶縁性物質である下地保護膜１０２を形成した（図１（Ａ））。本実施例では、下地保護膜１０２を成膜するために、基板温度を１５０℃として、ＥＣＲ−ＰＥＣＶＤ法にて２００ｎｍ程度の膜厚を有する酸化硅素膜を堆積した。次に、後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体薄膜１０３を堆積した（図１（Ａ））。半導体薄膜１０３の厚みは５０ｎｍ程度にした。本例では、高真空型ＬＰＣＶＤ装置を用いて、原料ガスで有るジシラン（Ｓｉ₂Ｈ₆）を２００ＳＣＣＭ流し、４２５℃の堆積温度で非晶質シリコン膜から成る半導体薄膜１０３を堆積した。半導体薄膜１０３を成膜するために、まず、高真空型ＬＰＣＶＤ装置の反応室を２５０℃とした状態で反応室の内部に複数枚（例えば１７枚）の基板１０１を表側を下向きとして配置し、ターボ分子ポンプの運転を開始した。ターボ分子ポンプが定常回転に達した後、反応室内の温度を約１時間掛けて２５０℃から４２５℃の堆積温度に迄上昇させた。昇温開始後の最初の１０分間は反応室にガスを全く導入せず真空中で昇温を行い、しかる後、純度が９９．９９９９％以上の窒素ガスを３００ＳＣＣＭ流し続けた。この時の反応室内における平衡圧力は、３．０×１０^-3Ｔｏｒｒであった。堆積温度に到達した後、原料ガスであるジシラン（Ｓｉ₂Ｈ₆）を２００ＳＣＣＭ流すと共に、純度が９９．９９９９％以上の希釈用ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流した。堆積開始直後の反応室内圧力は凡そ０．８５Ｔｏｒｒであった。シリコン薄膜の堆積の進行と共に反応室内の圧力は徐々に上昇し、堆積終了直前の圧力は凡そ１．２５Ｔｏｒｒと成った。このようにして堆積した半導体薄膜１０３は基板１０１の周辺部約７ｍｍを除いた２８６ｍｍ角の領域内に於いて、その膜厚変動は±５％以内であった。
【００３０】
次に、レーザ光の照射を行った（図１（Ｂ））。本例では、キセノン・クロライド（ＸｅＣｌ）のエキシマレーザー（波長：３０８ｎｍ）を照射した。レーザーパルスの強度半値幅（時間に対する半値幅）は２５ｎｓとした。真空排気された真空チャンバーに基板１０１をセットし、基板温度を３００度℃まで上昇させた。一回のレーザー照射面積は長さ３００ｍｍ×幅３００μｍのライン状で、照射スポットでのエネルギー密度は４００ｍＪ／ｃｍ²である。このレーザー光を照射スポットの幅方向に９０％ずつ重ねつつ（つまり１発照射する毎に照射スポットを３０μｍづつ重ねつつ）、相対的にずらしながら照射を繰り返した。こうして一辺３００ｍｍの基板全体のアモルファス状の半導体薄膜（ａ−Ｓｉ膜）１０３を結晶化した。結晶化によるラフネスの発生を最小限に抑えるために、ラインビームの幅方向にはエッジ領域が前後にそれぞれ２００μｍ（すなわち、弱いエネルギー密度の領域）があり、半導体薄膜１０３には４００ｍＪ／ｃｍ²のエネルギー密度のレーザー照射が施される前に、これより低いエネルギーでのレーザー照射が行われる。このように段階的に照射エネルギーを増加させることによって、表面ラフネスを抑制しながら結晶化を行った。ここで、４２０ｍＪ／ｃｍ²の照射レーザーエネルギー密度を超えた高いエネルギーを照射すると、多結晶シリコンのグレインが微結晶化を起すため、これ以上のエネルギー照射を避けた。
【００３１】
このようにして作製したレーザー結晶化直後の多結晶シリコン膜１０６には１０¹⁸ｃｍ^-3程度の高い密度で捕獲準位が存在する。これを電気的に不活性化するために、多結晶シリコン膜１０６にプラズマ処理を行った。具体的なプロセスは次の通りである。レーザー結晶化した多結晶シリコン膜１０６をプラズマ処理室に搬送し、酸素ガスを８０ｓｃｃｍ流し、基板温度を２５０℃に調温した。この後、プラズマ放電を行い、酸素プラズマを発生させ酸素プラズマ処理を行った。Ｓｉ中での拡散が比較的遅い酸素を捕獲準位終端に用いる場合、処理時間は重要な条件であり、５０ｎｍ程度の多結晶シリコン膜１０６の膜中の欠陥、特に膜の深い部分に存在する捕獲準位を終端するためには、どのような放電形態においても最低５分以上の処理を行うことが重要である。一般的な平行平板ＲＦ放電（１３．５６ＭＨｚ）で０．１Ｗ／ｃｍ^-2程度のＲＦパワー密度で酸素プラズマ処理を行う場合、概ね２０分が最低必要となる。この酸素プラズマ処理により、多結晶シリコン膜１０６中の捕獲準位が効率的に不活性化される。ここで、高周波（２７ＭＨｚやＵＨＦ）若しくはマイクロ波放電により酸素プラズマ処理を行えば、より効率的に捕獲準位終端処理がなされるので、短時間で効果を得る事ができる。
【００３２】
このようにして作製した多結晶シリコン膜１０６のレジストの密着性を向上させるため、フッ酸により表面の自然酸化膜をエッチングしてからフォトリソグラフィーにより多結晶シリコン膜１０６をパターニングするための島状レジストパターンを形成した。この後、ＣＦ_４ガスに２０％のＯ_２を混合したガスをリモート放電して発生させたラジカルにより多結晶シリコン膜１０６のエッチングを行った（図１（Ｃ））。レジストを剥離することによって、多結晶シリコン膜１０６の島状パターンが完成した。
【００３３】
次に、基板１０１を絶縁膜形成チャンバーへセットした。チャンバー内を１０^-6Ｔｏｒｒ台の真空度に排気した。絶縁膜形成チャンバー内では、室温の基板温度に調温した。この間、チャンバー内にシランガスと酸素ガスを流量比１：６で導入し、チャンバー圧力を２×１０⁻ ³Ｔｏｒｒに調節した。チャンバー内のガス圧力が安定したらＥＣＲ放電を開始し、ゲート絶縁膜１０４の成膜を開始した。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入した。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１０ｎｍ／ｍｉｎの成膜速度で行った。これにより、ゲート絶縁膜１０４を７５ｎｍ形成した（図１（Ｃ））。
【００３４】
次に、ゲート絶縁膜１０４上にアルミニウム層１０７をスパッタリングにより２００ｎｍ形成し、同一装置にて引き続いて、光吸収層１０５となるタンタル層を１５０ｎｍ形成した（図１（Ｄ））。次に、光吸収層１０５上ににランプ光照射を行った（図１（Ｅ））。このランプ照射は、タンタル層の酸化を防止するために、Ａｒ雰囲気中にてピーク波長が約１μｍのハロゲンランプを用いて照射を行った。ランプ光は長さ５００ｍｍ、幅１０ｍｍのライン状光線に光学系を用いて整形し、試料上でのパワー密度が４００Ｗ／ｃｍ^２の条件にて、移動速度２０ｍｍ／ｓで基板とライン状光線を相対的に移動させながら処理を行った。基板加熱は行わず、室温で処理を行った。
【００３５】
次に、光吸収層１０５及び光吸収層１０７をエッチングにより除去した。引き続いて、ゲート電極１１２となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積した（図１（Ｆ））。通常はゲート電極とゲート配線は同一材料にて同一工程で作られる為、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれる。本実施例では、膜厚が６００ｎｍのタンタル薄膜をスパッター法により形成した。タンタル薄膜を形成する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いた。このようにして形成したタンタル薄膜は結晶構造がα構造と成っており、その比抵抗は凡そ４０μΩｃｍである。ゲート電極となる薄膜を堆積後、パターニングを行い、引き続いて、多結晶シリコン膜１０６に不純物イオン注入を行って、ソース／ドレイン領域１１１及びチャネル領域を形成した（図１（Ｆ））。このとき、ゲート電極１１２がイオン注入のマスクとなっているため、チャネルはゲート電極１１２下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては、水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。本実施例では、ＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ３）を加速電圧１００ｋｅＶで注入した。ＰＨ３＋やＨ２＋イオンを含むの全イオン注入量量は１×１０１６ｃｍ−２とした。次に、ソース／ドレイン領域１１１上にコンタクトホールを開孔し、ソース／ドレイン引き出し電極１１３と配線をＰＶＤ法やＣＶＤ法などで形成し、薄膜トランジスタを形成した（図１（Ｇ））。
【００３６】
従来の技術では、低温プロセスで良好なＭＯＳ界面及びゲート絶縁絶縁膜１０４を高いスループットで得ることは困難であった。しかし、以上述べて来た様に本発明の半導体薄膜および薄膜トランジスタの製造方法を用いることによって、極めて高品質な絶縁膜−半導体界面形成が可能となる。結果として高移動度、低閾値電圧でなお且つバラツキの極めて少ない薄膜トランジスタの製造が可能となり、超低消費電力回路の実現が可能となる。
（実施例２）
実施例１に示した光照射方法では、光吸収層１０５が最表面にあるため光照射中に雰囲気制御をする必要がある。これは熱処理中に光吸収層１０５が酸化されるのを防ぐためである。例えば、光吸収層１０５としてタンタル層を用いると、酸化により透明のＴａ_２Ｏ_５が形成され、光吸収能力が急激に低下することによって、温度上昇が抑制される結果、光吸収層１０５の光吸収発熱効果が失われる。そこで、光照射雰囲気を調整することで、光吸収層１０５の酸化を抑制している。しかし、処理室雰囲気制御のためには、試料やランプ光源１００を含む構造物全体を覆い、不活性ガス置換する方法を取る必要がある。装置のスループットを落とさずにこれを実現するためには、ロードロック室が必要となり、装置が大型化し、価格が高くなるという問題がある。
【００３７】
これを解決するために、本実施例では、図９に示すように、光吸収層１０５への酸素供給を遮断するためのキャップ層１２０として絶縁膜を形成した。基板１０１上に下地保護膜１０２／半導体薄膜１０３／ゲート絶縁膜１０４／アルミニウム層１０７／光吸収層１０５を積層するまでの各工程は実施例１と同様である。光吸収層１０５を積層した後、ＥＣＲプラズマＣＶＤにより、キャップ層１２０となるべきＳｉＯ_２膜を１００ｎｍの膜厚で形成した。この試料構造にランプ光源１００にて光照射をした場合、大気から光吸収層１０５への酸素の供給が遮断されるので、光吸収層（Ｔａ膜）１０５の酸化を完全に防止することができる。これにより、装置コストを上げること無く、効率的な熱処理が可能となるのである。その他のＴＦＴ製造工程は実施例１と全く同じである。
【００３８】
尚、本発明の製造方法により得られた薄膜トランジスタは、液晶表示装置のスイッチング素子として、或いはエレクトロルミネセンスディスプレイの駆動素子として利用することができる。図１０はアクティブマトリクス方式で駆動する電気光学装置１０の画素領域の回路構成図であり、各画素は、電界発光効果により発光可能な発光層ＯＬＥＤ、それを駆動するための電流を記憶する保持容量Ｃ、本発明の製造方法で製造される薄膜トランジスタＴ１及びＴ２を備えて構成されている。走査線ドライバ２０からは、選択信号線Ｖselが各画素に供給されている。データ線ドライバ３０からは、信号線Ｖsig及び電源線Ｖddが各画素に供給されている。選択信号線Ｖselと信号線Ｖsigを制御することにより、各画素に対する電流プログラムが行われ、発光部ＯＬＥＤによる発光が制御される。
【００３９】
本発明の製造方法により得られた薄膜トランジスタは電気光学装置を備える各種の電子機器に適用可能である。図１１に電気光学装置を適用可能な電子機器の例を挙げる。同図（ａ）は携帯電話への適用例であり、携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置１０を携帯電話２３０の表示部として利用可能である。同図（ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は、ファインダーや表示部として利用可能である。同図（ｃ）は携帯型パーソナルコンピュータへの適用例であり、コンピュータ２５０は、カメラ部２５１、操作部２５２、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は、表示部として利用可能である。
【００４０】
同図（ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は画像表示源として利用可能である。同図（ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、ミラー２７５、スクリーン２７６、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は画像表示源として利用可能である。同図（ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は、筐体２８２に光学系２８１及び本発明の電気光学装置１０を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の電気光学装置は画像表示源として利用可能である。
【００４１】
上記例に限らず本発明の電気光学装置１０は、アクティブマトリクス型の電気光学装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００４２】
【発明の効果】
本発明によれば、光源からの照射光を光吸収層に光照射することによって、光吸収層を発熱させ、絶縁膜の熱処理を行うことによって、アルミニウム層の働きにより、アルミニウム層と絶縁膜の界面において、絶縁膜中のＯＨ結合や水と反応して原子状水素を発生させ、さらに絶縁膜中の固定電荷を除去することにより、半導体層／絶縁層界面の捕獲準位を低減させることができる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの製造方法を示した製造工程断面図である。
【図２】光吸収層への光照射の説明図である。
【図３】照射光のパワー密度プロファイルである。
【図４】光照射時間プロファイルである。
【図５】光照射時における光吸収層及び絶縁膜の温度上昇を示す図である。
【図６】Ｔａ膜の反射スペクトルである。
【図７】光照射方法の説明図である。
【図８】光源の走査方法の説明図である。
【図９】薄膜トランジスタの他の製造方法の説明図である。
【図１０】本発明の電気光学装置の回路構成図である。
【図１１】本発明の電気光学装置を備える電子機器の例示を示す図である。
【符号の説明】
１０１…基板
１０２…下地保護膜
１０３…半導体薄膜
１０４…ゲート絶縁膜
１０５…光吸収層
１０７…アルミニウム層
１００…光源
１１１…ソース／ドレイン領域
１１２…ゲート電極
１１３…ソース／ドレイン電極
１２０…キャップ層

Claims

基板上に形成された半導体層上に絶縁層を積層する工程と、
前記絶縁層上にアルミニウム層を形成する工程と、
前記アルミニウム層上に前記アルミニウム層より反射率の低い金属からなる光吸収層を形成する工程と、
前記光吸収層上に前記光吸収層への酸素供給を遮断するキャップ絶縁層を形成する工程と、
前記キャップ絶縁層上から前記光吸収層に光を照射する工程と、
前記アルミニウム層、前記光吸収層及び前記キャップ絶縁層を除去する工程と、
前記絶縁膜上にゲート電極を形成する工程と、を備えることを特徴とする半導体素子の製造方法。
請求項１に記載の半導体素子の製造方法において、
前記キャップ絶縁層がＳｉＯ₂を含むものである、半導体素子の製造方法。
請求項１または２に記載の半導体素子の製造方法において、
前記キャップ絶縁層の膜厚が１００ｎｍである、半導体素子の製造方法。
請求項１ないし３のいずれかに記載の半導体素子の製造方法において、
前記光を照射する工程において、前記光の光源と前記基板とを相対的に移動させながら、前記光を前記光吸収層に照射する、半導体素子の製造方法。
請求項１ないし４のいずれかに記載の半導体素子の製造方法において、
前記光照射は、基板を室温にて、または冷却しながら行う、半導体素子の製造方法。
請求項１ないし５のいずれかに記載の半導体素子の製造方法において、
前記光照射は、基板上の任意点においてパワー密度が４００Ｗ／ｃｍ²以上、且つ照射時間が５００ミリ秒以下である、半導体素子の製造方法。
請求項１ないし６のいずれかに記載の半導体素子の製造方法において、
前記光吸収層として、タンタル、タングステン、モリブデンのうち何れかの薄膜を用いる、半導体素子の製造方法。
請求項１ないし７のいずれかに記載の半導体素子の製造方法において、
前記光源として、露光面への照射スポットがライン状となるようにビーム整形されたＸｅランプ光、若しくはハロゲンランプを用いる、半導体素子の製造方法。
請求項１ないし８のいずれかに記載の半導体素子の製造方法において、
前記光照射は、複数の光源を用いて行う、半導体素子の製造方法。
請求項１ないし９のいずれかに記載の半導体素子の製造方法において、
前記光照射は、減圧下又は不活性ガス雰囲気中にて行う、半導体素子の製造方法。
請求項１ないし１０のいずれかに記載の半導体素子の製造方法において、
前記半導体層を能動層とし、前記絶縁層をゲート絶縁膜としてトランジスタを製造する、半導体素子の製造方法。