WO2011145731A1 - 太陽電池素子およびその製造方法ならびに太陽電池モジュール - Google Patents

太陽電池素子およびその製造方法ならびに太陽電池モジュール Download PDF

Info

Publication number
WO2011145731A1
WO2011145731A1 PCT/JP2011/061676 JP2011061676W WO2011145731A1 WO 2011145731 A1 WO2011145731 A1 WO 2011145731A1 JP 2011061676 W JP2011061676 W JP 2011061676W WO 2011145731 A1 WO2011145731 A1 WO 2011145731A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
layer
cell element
semiconductor substrate
region
Prior art date
Application number
PCT/JP2011/061676
Other languages
English (en)
French (fr)
Inventor
学 古茂田
和明 岩目地
和良 藤本
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US13/699,290 priority Critical patent/US20130061926A1/en
Priority to CN201180020477.0A priority patent/CN102939662B/zh
Priority to JP2012515949A priority patent/JP5490231B2/ja
Publication of WO2011145731A1 publication Critical patent/WO2011145731A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868—Passivation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solar cell element, a method for manufacturing the solar cell element, and a solar cell module including one or more solar cell elements.
  • a passivation film is provided on the surface of the silicon substrate in order to reduce carrier recombination.
  • the use of a silicon nitride film as a material for the passivation film has been studied (see, for example, Japanese Patent Application Laid-Open No. 2009-21358).
  • the passivation effect may not be sufficiently obtained.
  • a silicon nitride film is formed on a p-type silicon substrate, a general silicon nitride film has a positive fixed charge, so that minority carriers are present at the interface between the silicon substrate and the silicon nitride film.
  • a phenomenon occurs in which the band bends in the direction of increasing the frequency (band venting). Therefore, the recombination of carriers cannot be sufficiently reduced, and the short-circuit current and the open-circuit voltage of the solar cell element are lowered, and as a result, the photoelectric conversion efficiency of the solar cell element is sometimes lowered.
  • An object of the present invention is to provide a solar cell element that reduces the recombination of carriers and increases the photoelectric conversion efficiency, a manufacturing method thereof, and a solar cell module.
  • a solar cell element is a solar cell element including a semiconductor substrate having a p-type semiconductor region, and the p-type semiconductor region has a surface layer internal region having a Si—O bond in a surface layer portion thereof. And a passivation layer is provided on the surface layer inner region.
  • a method for manufacturing a solar cell element includes a substrate preparation step of preparing a semiconductor substrate having a p-type semiconductor region, and the surface of the p-type semiconductor region is formed using a gas containing oxygen.
  • a solar cell module according to an embodiment of the present invention includes the solar cell element.
  • the interface state between the p-type semiconductor region and the passivation layer can be improved, and carrier recombination can be sufficiently reduced.
  • the short circuit current and open circuit voltage of a solar cell element can be improved, and the solar cell element and solar cell module which improved the photoelectric conversion efficiency can be provided.
  • FIG. 2 is a diagram illustrating an example of a solar cell element according to an embodiment of the present invention, and is a schematic cross-sectional view in which a part on the second surface side is enlarged in a cross section taken along the line AA in FIG. 1.
  • the solar cell element 10 includes a light receiving surface (hereinafter referred to as a first surface) 10a on which light is incident and a non-light receiving surface (hereinafter referred to as a second surface) corresponding to the back surface of the first surface 10a. ) 10b.
  • the solar cell element 10 includes, for example, a plate-shaped semiconductor substrate 9 (for example, a semiconductor substrate 1 which is a semiconductor region of one conductivity type, and a reverse conductivity type semiconductor provided on the first surface 10a side of the semiconductor substrate 1). And an antireflection layer 3 provided on the first surface 10a side of the semiconductor substrate 9 (on the reverse conductivity type layer 2 in this embodiment), And a passivation layer 7 having, for example, positive fixed charges, provided on the second surface 10b side.
  • the solar cell element 10 has a first electrode 4 provided on the first surface 10 a side of the semiconductor substrate 9 and a second electrode 5 provided on the second surface 10 b side of the semiconductor substrate 9.
  • the solar cell element 10 is provided with one or more surface layer internal regions 8 having Si—O bonds in the surface layer portion on the second surface 10 b side of the semiconductor substrate 1. It has been.
  • the surface layer portion refers to a depth of about 2 to 10 nm from the surface of the semiconductor substrate 1.
  • a passivation layer 7 is provided on the surface layer inner region 8. Note that the Si—O bond may be present at least within a depth of about 10 nm from the surface of the semiconductor substrate 1.
  • the semiconductor substrate 1 for example, a crystalline silicon substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate having a predetermined dopant element (impurity for conductivity control) and exhibiting one conductivity type (for example, p-type) is suitable.
  • the thickness of the semiconductor substrate 1 is preferably 250 ⁇ m or less, and more preferably 150 ⁇ m or less.
  • the shape of the semiconductor substrate 1 is not particularly limited, as shown in the drawing, if it is a quadrangular shape in a plan view, the viewpoint of the manufacturing method and when a solar cell module is configured by arranging a large number of solar cell elements, etc.
  • the semiconductor substrate 9 may be made of a semiconductor other than crystalline silicon.
  • a semiconductor material such as thin film silicon (including at least one of amorphous silicon and microcrystalline silicon) or silicon germanium can be used.
  • crystalline silicon as the semiconductor substrate 9 is easy to manufacture and is preferable in terms of manufacturing cost, photoelectric conversion efficiency, and the like.
  • the passivation layer 7 is composed of one or more layers, and at least one material selected from silicon nitride, silicon oxide and aluminum oxide can be used.
  • silicon nitride as the passivation layer 7 is preferable in that the semiconductor substrate is hydrogen-passivated by hydrogen generated when silicon nitride is formed.
  • solar cell elements ⁇ Specific examples of solar cell elements>
  • An example using a crystalline silicon substrate exhibiting a p-type conductivity will be described.
  • the semiconductor substrate 1 made of a crystalline silicon substrate constituting the semiconductor substrate 9 is p-type, it is preferable to use, for example, boron or gallium as the dopant element.
  • the reverse conductivity type layer 2 constituting the semiconductor substrate 9 is a layer having a conductivity type opposite to that of the semiconductor substrate 1, and is provided on the first surface 10 a side of the semiconductor substrate 1. That is, the reverse conductivity type layer 2 is formed in the surface layer of the semiconductor substrate 9. If a silicon substrate exhibiting p-type conductivity is used as the semiconductor substrate 1, the reverse conductivity type layer 2 is formed so as to exhibit n-type conductivity.
  • the reverse conductivity type layer 2 is formed to exhibit p-type conductivity.
  • a pn junction is formed between the p-type conductivity type region and the n-type conductivity type region.
  • Such a reverse conductivity type layer 2 is formed, for example, by diffusing impurities such as phosphorus on the first surface 10a side of the silicon substrate 1 if the semiconductor substrate 1 is a silicon substrate exhibiting p-type conductivity. it can.
  • the antireflection layer 3 plays the role of reducing the reflectance of light in a desired wavelength region and increasing the amount of photogenerated carriers, so that the photocurrent density Jsc of the solar cell element 10 can be improved.
  • the antireflection layer 3 includes, for example, a silicon nitride film, a titanium oxide film, a silicon oxide film, a magnesium oxide film, an indium tin oxide film, a tin oxide film, or a zinc oxide film.
  • the thickness of the antireflection layer 3 may be selected as appropriate depending on the material to be used, as long as the antireflection condition can be realized with respect to appropriate incident light.
  • the semiconductor substrate 1 made of silicon preferably has a refractive index of about 1.8 to 2.3 and a thickness of about 500 to 1200 mm.
  • the use of a silicon nitride film for the antireflection layer 3 is preferable because it also has a passivation effect.
  • the passivation layer 7 is one or more layers, and one or more materials selected from, for example, silicon nitride, silicon oxide, and aluminum oxide can be used.
  • the passivation layer 7 is formed on the second surface 10b side of the semiconductor substrate 1, It has a role of reducing carrier recombination.
  • the passivation layer 7 may be formed to a thickness of about 100 to 2000 mm.
  • a BSF (Back Surface Field) region 6 has a role of reducing a decrease in efficiency due to carrier recombination in the vicinity of the second surface 10b of the substrate 1, and an internal electric field is applied to the second surface 10b side of the semiconductor substrate 1.
  • the dopant element in the BSF region 6 has a concentration higher than the concentration of majority carriers contained in the semiconductor substrate 1.
  • “having a high concentration” means that the semiconductor substrate 1 exists at a concentration higher than the carrier concentration due to the dopant element doped to exhibit one conductivity type. That is, the BSF region 6 is a p + semiconductor region having a higher impurity concentration if the semiconductor substrate 1 exhibits p-type.
  • the BSF region 6 is formed, for example, by diffusing a dopant element such as boron or aluminum on the second surface 10b side so that the concentration of these dopant elements is about 1 ⁇ 10 18 to 5 ⁇ 10 21 atoms / cm 3. It is good to be done.
  • the BSF region 6 is preferably formed in a region having an area of about 0.1 to 10% with respect to the area of the passivation layer 7 when viewed in plan.
  • the first electrode 4 has an output extraction electrode 4a and a plurality of linear current collecting electrodes 4b. At least a part of the output extraction electrode 4a intersects the current collecting electrode 4b.
  • the output extraction electrode 4a has a width of about 1.3 to 2.5 mm, for example.
  • the current collecting electrode 4b is linear and has a width of about 50 to 200 ⁇ m, so that the width is smaller than that of the output extraction electrode 4a.
  • the collecting electrode 4b is provided with a plurality of linear electrodes spaced from each other by about 1.5 to 3 mm. Further, the thickness of the first electrode 4 is about 10 to 40 ⁇ m.
  • the first electrode 4 can be formed by, for example, applying a conductive paste containing a metal material with good conductivity, such as silver, to a desired shape by screen printing or the like and then baking it.
  • the thickness of the second electrode 5 is about 1 to 10 ⁇ m, and is formed on substantially the entire surface of the semiconductor substrate 1 on the second surface 10b side.
  • the second electrode 5 can be formed, for example, by applying a conductive paste containing silver or aluminum as a main component and then baking, or by forming a film using a sputtering method or a vapor deposition method.
  • the second electrode 5 having a conductive layer is electrically connected to the semiconductor substrate 1 through the BSF region 6.
  • the surface layer internal region 8 provided in the surface layer portion on the second surface 10b side in the semiconductor substrate 1 has a thickness of about 2 to 10 nm and has Si—O bonds.
  • a sufficient passivation effect can be obtained.
  • the band venting is reduced by having the above-described structure, so that recombination Can be sufficiently reduced, and the short-circuit current and the open-circuit voltage of the solar cell element can be improved.
  • the influence of band venting can be reduced by providing the surface layer inner region 8 having a Si—O bond. This is because the presence of Si—O bonds in the surface layer internal region 8 reduces the deep trap level density at the interface between the passivation layer 7 and the surface layer internal region 8, and the fixed charge density at this interface decreases. .
  • the BSF region 6 is provided side by side in the surface layer inner region 8.
  • the BSF regions 6 and the surface layer internal regions 8 may be arranged alternately and regularly, or the BSF regions 6 are provided around the surface layer internal regions 8 arranged in a dot shape.
  • the surface layer inner region 8 may be provided around the BSF region 6 arranged in a dot shape.
  • the BSF region 6 and the surface layer inner region 8 may be formed to overlap each other.
  • the passivation layer 7 may be composed of a plurality of layers having at least a first layer 7a and a second layer 7b as shown in FIG. 4 in which a part of the cross section of the solar cell element is enlarged.
  • the first layer 7a in contact with the surface layer inner region 8 is made of silicon oxide.
  • the first layer 7a made of silicon oxide having a thickness of about 5 to 500 mm can be provided on the semiconductor substrate 1, and the second layer 7b made of silicon nitride or aluminum oxide can be provided thereon.
  • the passivation layer 7 By constituting the passivation layer 7 in this way, even if there are many dangling bonds on the surface of the semiconductor substrate 1, the first layer 7a made of silicon oxide is provided, so that it becomes easy to inactivate. A good passivation effect can be obtained.
  • a substrate preparation step for preparing a semiconductor substrate having the semiconductor substrate 1 which is a p-type semiconductor region is performed.
  • a layer forming process for forming the passivation layer 7 on the surface layer inner region 8 is performed.
  • the substrate preparation process of the semiconductor substrate 9 will be described.
  • the semiconductor substrate 1 mainly constituting the semiconductor substrate 9 is a single crystal silicon substrate, it is formed by, for example, a pulling method, and when the semiconductor substrate 1 is a polycrystalline silicon substrate, it is formed by, for example, a casting method.
  • a pulling method when the semiconductor substrate 1 is a pulling method, and when the semiconductor substrate 1 is a polycrystalline silicon substrate, it is formed by, for example, a casting method.
  • an example using p-type polycrystalline silicon will be described.
  • a polycrystalline silicon ingot is produced by, for example, a casting method.
  • the ingot is sliced to a thickness of 250 ⁇ m or less, for example.
  • the surface is etched by a very small amount with a solution using NaOH, KOH, hydrofluoric acid, or hydrofluoric acid. It is more desirable to form a minute uneven structure on the surface of the semiconductor substrate 1 by using a wet etching method after this etching step. Further, the above-described damaged layer removing step can be omitted depending on the conditions of the wet etching method.
  • the n-type reverse conductivity type layer 2 is formed in the surface layer of the semiconductor substrate 1 on the first surface 10a side.
  • a reverse conductivity type layer 2 has a coating thermal diffusion method in which P 2 O 5 in a paste state is applied to the surface of the semiconductor substrate 1 for thermal diffusion, and phosphorus oxychloride (POCl 3 ) in a gas state is a diffusion source.
  • the gas phase thermal diffusion method and the ion implantation method for directly diffusing phosphorus ions are used.
  • the reverse conductivity type layer 2 is formed to a depth of about 0.2 to 2 ⁇ m and a sheet resistance of about 60 to 150 ⁇ / ⁇ .
  • the method of forming the reverse conductivity type layer 2 is not limited to the above method, and a crystalline silicon film including a hydrogenated amorphous silicon film or a microcrystalline silicon film may be formed using, for example, a thin film technique. Good. Furthermore, an i-type silicon region may be formed between the semiconductor substrate 1 and the reverse conductivity type layer 2.
  • the reverse conductivity type layer 2 is formed on the second surface 10b side, only the second surface 10b side is removed by etching to expose the p-type conductivity type region.
  • the reverse conductivity type layer 2 is removed by immersing only the second surface 10b side of the semiconductor substrate 1 in a hydrofluoric acid solution.
  • the phosphorus glass adhering to the surface of the semiconductor substrate 1 when the reverse conductivity type layer 2 is formed is removed by etching.
  • the phosphorus glass serves as an etching mask, and the reverse conductivity type layer on the first surface 10a side. 2 can be removed or damaged.
  • the semiconductor substrate 9 including the semiconductor substrate 1 having the p-type semiconductor region and the reverse conductivity type layer 2 can be prepared.
  • the antireflection layer 3 is formed using, for example, a PECVD (plasma enhanced chemical vapor deposition) method, a vapor deposition method or a sputtering method.
  • a PECVD plasma enhanced chemical vapor deposition
  • the reaction chamber is set to about 500 ° C. and a mixed gas of silane (SiH 4 ) and ammonia (NH 3 ) is nitrogen (N 2 ).
  • the antireflection layer 3 is formed by diluting with a gas and plasmaizing and depositing by glow discharge decomposition.
  • a surface layer internal region 8 having a Si—O bond is formed in the surface layer on the second surface 10 b side of the semiconductor substrate 1.
  • the surface of the semiconductor substrate 1 is exposed to plasma formed using a gas containing oxygen atoms, for example, a gas containing at least one of carbon monoxide, carbon dioxide, oxygen, and nitrous oxide,
  • a gas containing oxygen atoms for example, a gas containing at least one of carbon monoxide, carbon dioxide, oxygen, and nitrous oxide
  • carbon dioxide gas among the above gases because Si—O bonds are easily formed.
  • the gas preferably further contains hydrogen. This is because by including hydrogen, the Si—Si bond is cut by hydrogen radicals, and oxygen atoms are bonded to the broken bond sites, thereby improving the formation rate of the Si—O bond.
  • the above-described surface treatment process using plasma includes, for example, a flow rate of carbon dioxide of 20 to 200 sccm, a substrate temperature of 150 to 300 ° C., a gas pressure of 10 to 100 Pa, a plasma excitation frequency of 13.56 to 27.12 MHz, and a plasma power density. Is 0.1 to 10 W / cm 2 and the treatment time is 10 to 120 minutes.
  • the flow rate ratio between carbon dioxide and hydrogen may be in the range of 1: 2 to 3: 1.
  • a layer forming process for forming a passivation layer 7 made of a silicon nitride film, a silicon oxide film or an aluminum oxide film is performed.
  • the passivation layer 7 is formed using a PECVD method, an ALD (Atomic Layer Deposition) method, a sputtering method, or the like.
  • a silicon nitride film is formed by PECVD, a mixed gas of silane (SiH 4 ) 10 to 200 sccm and ammonia (NH 3 ) 10 to 500 sccm is used.
  • glow discharge decomposition is performed under the conditions of a substrate temperature of 200 to 500 ° C., a gas pressure of 5 to 300 Pa, a plasma excitation frequency of 13.56 to 40.68 MHz, and a plasma power density of 0.002 to 1 W / cm 2.
  • the passivation layer 7 is formed by depositing a silicon nitride film by converting to plasma.
  • a silicon oxide film after forming the surface layer inner region 8 having Si—O bonds. This is because oxygen atoms are implanted into the semiconductor substrate 1 when the surface layer inner region 8 is formed, so that even if many dangling bonds are generated on the surface of the semiconductor substrate 1, the formation of the silicon oxide film This is because the surface of the semiconductor substrate 1 can be easily deactivated, and a sufficient passivation effect can be obtained.
  • This silicon oxide film can be formed by a normal pressure CVD method or a method of contacting with nitric acid vapor or a nitric acid solution.
  • a silicon oxide film is formed by a method of contacting with nitric acid vapor or a nitric acid solution, there is no treatment with plasma, and it is not necessary to set the semiconductor substrate 1 at a high temperature, so that damage to the semiconductor substrate 1 is reduced. be able to.
  • the silicon oxide film is formed as follows. It was generated by immersing the semiconductor substrate 1 in a nitric acid solution heated to an appropriate temperature with a nitric acid concentration of 60% by mass or higher, or by heating the semiconductor substrate 1 until the nitric acid solution with a nitric acid concentration of 60% by mass or more was boiled. A silicon oxide film can be formed on the surface of the semiconductor substrate 1 by being held in nitric acid vapor.
  • the temperature of the nitric acid solution used when immersed in the nitric acid solution can be set to, for example, 100 ° C. or higher and slightly lower than the boiling point of the nitric acid solution.
  • the immersion time in the nitric acid solution and the retention time in the nitric acid vapor may be appropriately set so that a silicon oxide film having a predetermined thickness is formed.
  • the first electrode 4 output extraction electrode 4a, collecting electrode 4b
  • the second electrode 5 first layer 5a, second layer 5b
  • the first electrode 4 is manufactured using a silver paste containing a metal powder made of silver or the like, an organic vehicle, and glass frit, for example. This silver paste is applied to the first surface of the semiconductor substrate 1 and then baked at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes. A first electrode 4 that breaks through the antireflection layer 3 is formed on the semiconductor substrate 1 by a fire-through method.
  • the paste application method a screen printing method or the like can be used. After applying the paste, the solvent may be evaporated and dried at a predetermined temperature.
  • the passivation layer 7 may be removed by using a sandblasting method, a mechanical scribing method, a chemical etching method, a laser method or the like in a spot shape having a diameter of about 50 to 500 ⁇ m at intervals of 200 ⁇ m to 1 mm.
  • the shape is not particularly limited, such as a circle, an ellipse, or a polygon.
  • the passivation layer 7 may be formed so as to have a predetermined shape using a mask or the like.
  • an aluminum paste containing aluminum powder and an organic vehicle is applied in the opening of the passivation layer 7.
  • a screen printing method or the like can be used.
  • the paste after applying the paste, if the solvent is evaporated and dried at a predetermined temperature, the paste may hardly adhere to other parts during the operation.
  • the BSF region 6 is formed on the second surface 10b side of the semiconductor substrate 1 by baking the semiconductor substrate 1 in a baking furnace at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes. Then, an aluminum layer to be the first layer 5a of the second electrode 5 is formed. In this electrode formation, even when the semiconductor substrate 1 is heated to 600 ° C. or higher, the Si—O bond is stable, so that the surface layer inner region 8 may be destroyed by heating during electrode formation. Since it is low, a sufficient passivation effect can be obtained.
  • the second layer 5b of the second electrode 5 is formed, for example, by a high-reflectance metal such as silver or aluminum by a vacuum film-forming method such as sputtering or vapor deposition. Further, the resistance can be reduced by additionally implementing a thickening method such as plating using the second layer 5b as a seed layer.
  • the solar cell element 10 can be manufactured as described above.
  • the present invention is not limited to the above-described embodiment, and many modifications and changes can be made within the scope of the present invention.
  • the opening of the passivation layer 7 was previously formed.
  • an aluminum paste containing glass frit is directly formed on the passivation layer 7 in a predetermined region, and a high-temperature heat treatment is performed.
  • the BSF region 6 that has broken through the passivation layer 7 may be formed on the semiconductor substrate 1 by the fire-through method, and the first layer 5a may be formed thereon.
  • a metal paste such as an aluminum paste or a silver paste that cannot be fire-through so as to be connected to the aluminum paste is provided on the second surface 10b side.
  • the second layer 5b can be formed on the passivation layer 7 by applying and firing almost the entire surface.
  • an aluminum layer is formed on the passivation layer 7 by using a printing method, a sputtering method, a vapor deposition method or the like, and this aluminum component is melted by irradiating a laser beam locally on the aluminum layer.
  • a BSF region 6 can be formed so as to penetrate through the passivation layer 7 and contact and react with the semiconductor substrate 1. That is, the BSF region 6 can be formed by an LFC (Laser Fired Contacts) method.
  • the BSF region 6 to be formed is preferably formed in the shape of dots having a diameter of about 50 to 500 ⁇ m at intervals of 200 ⁇ m to 1 mm, and the aluminum layer formed by the above method is used as the second electrode 5.
  • the BSF region 6 may be formed before the passivation layer 7 is formed, and boron or aluminum may be diffused into the predetermined region. Boron is diffused by heating at a temperature of about 800 to 1100 ° C. using a thermal diffusion method using boron tribromide (BBr 3 ) as a diffusion source.
  • BBr 3 boron tribromide
  • a crystalline silicon film including a hydrogenated amorphous silicon film or a microcrystalline silicon film may be formed by using, for example, a thin film technique.
  • an i-type silicon region may be formed between the semiconductor substrate 1 and the BSF region 6.
  • the order in which the antireflection layer 3 and the passivation layer 7 are formed may be opposite to the order described above. Further, it is preferable to clean the semiconductor substrate 1 before forming the antireflection layer 3 and the passivation layer 7. This washing is preferably performed by any of the following (1) to (3).
  • (1) Hydrofluoric acid treatment (2) RCA cleaning (This is a cleaning method developed by RCA in the United States. High-temperature and high-concentration sulfuric acid / hydrogen peroxide solution, dilute hydrofluoric acid (room temperature), ammonia water / hydrogen peroxide solution, Or, hydrofluoric acid treatment after cleaning with hydrochloric acid, hydrogen peroxide, etc.
  • the antireflection layer 3 is made of a silicon nitride film, since the reverse conductivity type layer 2 exhibits p-type, the first type The effect described above can also be expected by forming the antireflection layer 3 after forming the surface layer internal region 8 having Si—O bonds on the surface 10a side.
  • the semiconductor substrate is not limited to a plate shape.
  • the present invention can also be applied to a non-plate-like semiconductor substrate.
  • the solar cell module of the present embodiment includes, for example, one solar cell element 10 or a plurality of solar cell elements 10 electrically connected in series by a conductor on a supporting substrate such as glass, resin, or metal.
  • a supporting substrate such as glass, resin, or metal.
  • it can be sealed with a filler such as EVA (Ethylene Vinyl Acetate) which has excellent properties.
  • EVA Ethylene Vinyl Acetate
  • a frame body made of metal or resin may be provided around the support substrate.
  • a concavo-convex structure 9a as shown in FIG. 3 was formed on the first surface 10a side of each prepared polycrystalline silicon substrate by using the RIE (Reactive Ion ching Etching) method.
  • RIE Reactive Ion ching Etching
  • phosphorus atoms were diffused to form an n-type reverse conductivity type layer 2 having a sheet resistance of about 90 ⁇ / ⁇ .
  • the reverse conductivity type layer 2 formed on the second surface 10b side was removed with a hydrofluoric acid solution, and then the phosphorous glass remaining on the reverse conductivity type layer 2 was removed with a hydrofluoric acid solution.
  • the antireflection layer 3 made of a silicon nitride film is formed on the first surface 10a side by a plasma CVD method, and the passivation layer 7 made of a silicon nitride film is formed on the second surface 10b side by a plasma CVD method. .
  • a silver paste was applied in a linear pattern as shown in FIG. 1 on the first surface 10a side, and an aluminum paste was applied on the second surface 10b side in a dot pattern having a diameter of 150 ⁇ m at intervals of about 500 ⁇ m. Thereafter, these paste patterns were baked to form the first electrode 4 and the BSF region 6 as shown in FIG. The first electrode 4 and the BSF region 6 were in contact with the semiconductor substrate 1 by a fire-through method, respectively.
  • the second electrode 5 aluminum was formed to a thickness of 10 ⁇ m on the substantially entire surface on the second surface 10b side by vapor deposition.
  • the second surface 10b side of the semiconductor substrate 1 is exposed to plasma formed using a gas containing carbon dioxide before forming the passivation layer 7 on the second surface 10b side.
  • Surface treatment was applied.
  • the surface treatment process at this time is such that the flow rate of carbon dioxide is 100 sccm, the substrate temperature is about 200 ° C., the gas pressure is about 40 Pa, the plasma excitation frequency is 13.56 MHz, and the plasma power density is 0.1 W / cm 2 (in Example 1). ), 0.3 W / cm 2 (for Example 2), 0.5 W / cm 2 (for Example 3), 1.0 W / cm 2 (for Example 4), and a treatment time of 30 minutes Performed below.
  • the second surface 10b side of the semiconductor substrate 1 is exposed to plasma formed using a gas containing carbon dioxide and hydrogen.
  • Surface treatment was applied.
  • the surface treatment process at this time is about 100 sccm of carbon dioxide flow, about 100 sccm of hydrogen, about 200 ° C. substrate temperature, about 50 Pa gas pressure, 13.56 MHz plasma excitation frequency, and 0.1 W plasma power density.
  • / Cm 2 for example 5
  • 0.3 W / cm 2 for example 6
  • 0.5 W / cm 2 for example 7
  • 1.0 W / cm 2 for example 8
  • the treatment time was 20 minutes.
  • the passivation layer 7 was formed on the second surface 10b side without performing the surface treatment step.
  • the solar cell element output characteristics (short-circuit current Isc, open-circuit voltage Voc, fill factor) and photoelectric conversion efficiency) were measured and evaluated. In addition, the measurement of these characteristics was measured on the conditions of irradiation of AM (Air Mass) 1.5 and 100 mW / cm ⁇ 2 > based on JISC8913.
  • the second surface 10b side from which the second electrode 5 and the passivation layer 7 are removed is used to measure the depth of the semiconductor substrate 1 using an X-ray photoelectron spectrometer (XPS (X-ray Photoelectron Spectroscopy): Quantera SXM manufactured by PHI). Analysis in the (thickness) direction was performed to evaluate the presence of Si—O bonds. Regarding the presence or absence of Si—O bonds, the background due to the Si—O bonds on the outermost surface of the semiconductor substrate 1 is subtracted from the detection spectrum up to a depth of 10 nm from the outermost surface of the semiconductor substrate 1 to obtain the The presence or absence of internal Si—O bonds was determined.
  • the output characteristics of each of the solar cell elements in Examples 1 to 8 indicate values when normalized with the comparative example as 100. Table 1 shows the measurement results and evaluation results of each example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　本発明の一形態は、ｐ型半導体領域を有する半導体基体を備えた太陽電池素子であって、前記ｐ型半導体領域はその表層部にＳｉ－Ｏ結合を有した１以上の表層内部領域が設けられており、該表層内部領域の上にパッシベーション層が設けられている太陽電池素子およびこれを備えた太陽電池モジュールである。また、本発明の一形態は、ｐ型半導体領域を有する半導体基体を準備する基板準備工程と、前記ｐ型半導体領域の表面を、酸素を含むガスを用いて形成されるプラズマに曝して、前記ｐ型半導体領域の表層部にＳｉ－Ｏ結合を有した表層内部領域を形成する表面処理工程と、前記表層内部領域の上にパッシベーション層を形成する層形成工程とを有する太陽電池素子の製造方法である。

Description

太陽電池素子およびその製造方法ならびに太陽電池モジュール
　本発明は、太陽電池素子および太陽電池素子の製造方法ならびに１以上の太陽電池素子を備えている太陽電池モジュールに関する。
　シリコン基板を備えた太陽電池素子において、キャリアの再結合を低減するためにパッシベーション膜がシリコン基板の表面に設けられる。このパッシベーション膜の材料として窒化シリコン膜を用いることが研究されている（例えば、特開２００９－２１３５８号公報を参照）。
　しかしながら、パッシベーション膜とシリコン基板との界面状態によって、パッシベーション効果が十分に得られない可能性があった。また、導電型がｐ型のシリコン基板上に窒化シリコン膜を形成した場合、一般的な窒化シリコン膜は正の固定電荷を有しているので、シリコン基板と窒化シリコン膜との界面において少数キャリアが増大する方向にバンドが曲がる現象（バンドベンティング）が生じる。そのため、キャリアの再結合を十分に低減することができずに太陽電池素子の短絡電流および開放電圧が低下し、ひいては太陽電池素子の光電変換効率が低下することがあった。
　本発明は、キャリアの再結合を低減して光電変換効率を高める太陽電池素子およびその製造方法ならびに太陽電池モジュールを提供することを目的とする。
　本発明の一形態に係る太陽電池素子は、ｐ型半導体領域を有する半導体基体を備えた太陽電池素子であって、前記ｐ型半導体領域はその表層部にＳｉ－Ｏ結合を有した表層内部領域が設けられており、該表層内部領域の上にパッシベーション層が設けられている。
　また、本発明の一形態に係る太陽電池素子の製造方法は、ｐ型半導体領域を有する半導体基体を準備する基板準備工程と、前記ｐ型半導体領域の表面を、酸素を含むガスを用いて形成されるプラズマに曝して、前記ｐ型半導体領域の表層部にＳｉ－Ｏ結合を有した表層内部領域を形成する表面処理工程と、前記表層内部領域の上にパッシベーション層を形成する層形成工程とを有する。
　さらに、本発明の一形態に係る太陽電池モジュールは、上記太陽電池素子を備えている。
　上記の太陽電池素子およびその製造方法ならびに太陽電池モジュールによれば、ｐ型半導体領域とパッシベーション層との界面状態を良好にして、キャリアの再結合を十分に低減することができる。これによって、太陽電池素子の短絡電流および開放電圧を向上させて、光電変換効率を高めた太陽電池素子および太陽電池モジュールを提供できる。
本発明の一形態に係る太陽電池素子の一例を受光面側からみた平面模式図である。 本発明の一形態に係る太陽電池素子の一例を非受光面側からみた平面模式図である。 本発明の一形態に係る太陽電池素子の一例を示す図であり、図１におけるＡ－Ａ線方向で切断した断面模式図である。 本発明の一形態に係る太陽電池素子の一例を示す図であり、図１におけるＡ－Ａ線方向で切断した断面において第２面側の一部を拡大した断面模式図である。
　以下、本発明の一形態に係る太陽電池素子およびその製造方法ならびに太陽電池モジュールについて図面を参照しつつ詳細に説明する。
　＜太陽電池素子の基本構成＞
　図１～３に示すように、太陽電池素子１０は光が入射する受光面（以下、第１面という）１０ａとこの第１面１０ａの裏面に相当する非受光面（以下、第２面という）１０ｂとを有する。また、太陽電池素子１０は、例えば板状の半導体基体９（例えば、一導電型の半導体領域である半導体基板１と、この半導体基板１における第１面１０ａ側に設けられた逆導電型の半導体領域である逆導電型層２とから構成される）と、半導体基体９における第１面１０ａ側（本実施形態では、逆導電型層２の上）に設けられた反射防止層３と、第２面１０ｂ側に設けられた例えば正の固定電荷を有するパッシベーション層７とを備えている。
　また、太陽電池素子１０は、半導体基体９における第１面１０ａ側に設けられた第１電極４と、半導体基体９における第２面１０ｂ側に設けられた第２電極５とを有する。
　さらに、太陽電池素子１０は、半導体基板１がｐ型の導電型を有する場合、半導体基板１における第２面１０ｂ側の表層部にＳｉ－Ｏ結合を有した１以上の表層内部領域８が設けられている。ここで、表層部とは半導体基板１の表面からの深さ２～１０ｎｍ程度を指すものとする。この表層内部領域８の上にパッシベーション層７が設けられている。なお、Ｓｉ－Ｏ結合は少なくとも半導体基板１の表面から１０ｎｍ程度までの深さの内部に存在していればよい。
　半導体基板１としては、例えば所定のドーパント元素（導電型制御用の不純物）を有して一導電型（例えばｐ型）を呈する単結晶シリコン基板または多結晶シリコン基板等の結晶シリコン基板が好適に用いられる。半導体基板１の厚みは、例えば、２５０μｍ以下であるのが好ましく、１５０μｍ以下とするのがさらに好ましい。半導体基板１の形状は、特に限定されないが、図示されているように、平面視して四角形状であれば製法上および多数の太陽電池素子を配列して太陽電池モジュールを構成する際等の観点から好適である。なお、半導体基体９としては、結晶質シリコン系以外の半導体を用いてもよく、例えば薄膜シリコン（アモルファスシリコンおよび微結晶シリコンのうち少なくとも一方を含む）またはシリコンゲルマニウム等の半導体材料が使用可能である。ただし、半導体基体９として結晶質シリコンを用いると作製が容易であり、製造コストおよび光電変換効率等の点で好適である。
　また、パッシベーション層７は１層以上からなるものであり、少なくとも窒化シリコン、酸化シリコンおよび酸化アルミニウムから選択される１種以上の材料が使用可能である。特に、パッシベーション層７として窒化シリコンを用いると、窒化シリコンを形成する際に生じる水素によって半導体基板が水素パッシベーションされる点で好適である。
　＜太陽電池素子の具体例＞
　以下、太陽電池素子についてより具体的な例について説明する。ｐ型の導電型を呈する結晶シリコン基板を用いる例を説明する。半導体基体９を構成する結晶シリコン基板からなる半導体基板１がｐ型を呈するようにする場合、ドーパント元素としては、例えばボロンまたはガリウムを用いるのが好適である。
　半導体基体９を構成する逆導電型層２は、半導体基板１と逆の導電型を呈する層であり、半導体基板１における第１面１０ａ側に設けられている。すなわち、逆導電型層２は半導体基体９の表層内に形成されている。半導体基板１としてｐ型の導電型を呈するシリコン基板を使用する場合であれば、逆導電型層２はｎ型の導電型を呈するように形成される。
　一方、半導体基板１としてｎ型の導電型を呈するシリコン基板を使用する場合であれば、逆導電型層２は、ｐ型の導電型を呈するように形成される。また、ｐ型の導電型の領域とｎ型の導電型の領域との間にはｐｎ接合部が形成される。このような逆導電型層２は、半導体基板１がｐ型の導電型を呈するシリコン基板であれば、例えば、このシリコン基板１における第１面１０ａ側にリン等の不純物を拡散させることによって形成できる。
　反射防止層３は、所望の波長領域の光の反射率を低減させて、光生成キャリア量を増大させる役割を果たすので、太陽電池素子１０の光電流密度Ｊｓｃを向上させることができる。反射防止層３は、例えば窒化シリコン膜、酸化チタン膜、酸化シリコン膜、酸化マグネシウム膜、酸化インジウムスズ膜、酸化スズ膜または酸化亜鉛膜などを含む。反射防止層３の厚みは、用いる材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できるようにする厚みであればよい。例えばシリコンからなる半導体基板１においては、屈折率は１．８～２．３程度であって、厚みは５００～１２００Å程度であることが好ましい。また、反射防止層３に窒化シリコン膜を用いた場合は、パッシベーション効果も有するので好適である。
　パッシベーション層７は１層以上であって、例えば窒化シリコン、酸化シリコンおよび酸化アルミニウムから選択される１種以上の材料を用いることができて、半導体基板１における第２面１０ｂ側に形成されて、キャリアの再結合を低減する役割を有する。パッシベーション層７は１００～２０００Å程度の厚みに形成すればよい。
　ＢＳＦ（Back Surface Field）領域６は基板１における第２面１０ｂの近傍でキャリアの再結合による効率の低下を低減させる役割を有しており、半導体基板１における第２面１０ｂ側に内部電界を形成するものである。ＢＳＦ領域６は半導体基板１と同一の導電型を呈しているが、ＢＳＦ領域６のドーパント元素は半導体基板１が含有する多数キャリアの濃度よりも高い濃度を有している。ここで、「高い濃度を有している」とは、半導体基板１において一導電型を呈するためにドープされてなるドーパント元素によるキャリア濃度よりも高い濃度で存在することを意味する。つまりＢＳＦ領域６は、半導体基板１がｐ型を呈するのであれば、不純物濃度がより高いｐ＋半導体領域となっている。ＢＳＦ領域６は、例えば第２面１０ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が１×１０１８～５×１０２１atoms／ｃｍ３程度となるように形成されるとよい。ＢＳＦ領域６は、少なくともパッシベーション層７の平面視した際の面積に対して０．１～１０％程度の面積の領域に形成されるのが好適である。
　図１に示すように、第１電極４は出力取出電極４ａと複数の線状の集電電極４ｂとを有する。出力取出電極４ａの少なくとも一部は、集電電極４ｂと交差している。この出力取出電極４ａは、例えば、１．３～２．５ｍｍ程度の幅を有している。一方、集電電極４ｂは線状であり、その幅が５０～２００μｍ程度であるため、出力取出電極４ａよりも幅が小さい。また、集電電極４ｂは、複数の線状電極が互いに１．５～３ｍｍ程度の間隔を空けて設けられている。また、このような第１電極４の厚みは１０～４０μｍ程度である。第１電極４は、例えば銀のように導電性が良好な金属材料を含む導電ペーストをスクリーン印刷等により所望の形状に塗布した後、焼成することによって形成することができる。
　第２電極５の厚みは１～１０μｍ程度であり、半導体基板１における第２面１０ｂ側の面の略全面に形成される。この第２電極５は、例えば銀またはアルミニウムを主成分とする導電ペーストを塗布した後に焼成する、または、スパッタリング法もしくは蒸着法を用いて製膜することによって形成することができる。導電層を有する第２電極５はＢＳＦ領域６を通じて半導体基板１と電気的に接続される。
　半導体基板１における第２面１０ｂ側の表層部に設けた表層内部領域８は、厚みが２～１０ｎｍ程度であり、Ｓｉ－Ｏ結合を有している。表層内部領域８の上にパッシベーション層７を設けることによって、十分なパッシベーション効果を得ることができる。また、窒化シリコン膜からなるパッシベーション層７がｐ型の導電型を有する半導体基板１上に形成された場合であっても、上述の構造を有することによりバンドベンティングが低減されるため、再結合を十分に低減することができて、太陽電池素子の短絡電流および開放電圧を向上させることができる。特に、正の固定電荷を有するパッシべーション層７を用いた場合には、Ｓｉ－Ｏ結合を有する表層内部領域８を設けることによってバンドベンティングの影響を低減できる。これは、表層内部領域８におけるＳｉ－Ｏ結合の存在によって、パッシベーション層７と表層内部領域８との界面において深いトラップ準位密度が低減して、この界面における固定電荷密度が低減するからである。
　ＢＳＦ領域６は表層内部領域８に並んで設けられている。例えば、図３に示すようにＢＳＦ領域６および表層内部領域８が規則的に交互に並設されるようにしてもよいし、点状に配置した表層内部領域８の周囲にＢＳＦ領域６を設けるようにしたり、点状に配置したＢＳＦ領域６の周囲に表層内部領域８を設けるようにしてもよい。さらには、ＢＳＦ領域６と表層内部領域８とが重なって形成されていてもよい。
　また、パッシベーション層７は、例えば図４に太陽電池素子の断面の一部を拡大して示すように、少なくとも第１層７ａと第２層７ｂとを有する複数層から構成されていてもよい。特に、表層内部領域８に接する第１層７ａが酸化シリコンからなるようにすることが好適である。例えば、半導体基板１の上に５～５００Å程度の厚さの酸化シリコンからなる第１層７ａを設けて、その上に窒化シリコンまたは酸化アルミニウムからなる第２層７ｂを設けることができる。このようにパッシベーション層７を構成することによって、半導体基板１の表面に多くのダングリングボンドが存在しても、酸化シリコンからなる第１層７ａが設けられているので不活性化しやすくなり、十分なパッシベーション効果を得ることができる。
　＜太陽電池素子の製造方法＞
　主に図３を参照しながら太陽電池素子１０の製造方法について説明する。
　まず、本実施形態の太陽電池素子の基本的な製造方法について説明する。本実施形態では、少なくとも以下の工程を順次行なうものとする。まず、ｐ型半導体領域である半導体基板１を有する半導体基体を準備する基体準備工程を行なう。次に、半導体基板１の表面を、酸素原子を含むガスを用いて形成されるプラズマに曝して、半導体基板１の表層部にＳｉ－Ｏ結合を有した表層内部領域８を形成する表面処理工程を行なう。そして、表層内部領域８の上にパッシベーション層７を形成する層形成工程を行なう。
　次に、太陽電池素子１０の製造方法の具体例について説明する。まず、半導体基体９の基体準備工程について説明する。半導体基体９を主に構成する半導体基板１が単結晶シリコン基板の場合は、例えば引き上げ法などによって形成されて、半導体基板１が多結晶シリコン基板の場合は、例えば鋳造法などによって形成される。なお、以下では、ｐ型の多結晶シリコンを用いた例を説明する。
　最初に、例えば鋳造法により多結晶シリコンのインゴットを作製する。次いで、そのインゴットを例えば２５０μｍ以下の厚みにスライスする。その後、半導体基板１の切断面の機械的ダメージ層および汚染層を清浄化するために、表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などを用いた溶液によってごく微量エッチングするのが望ましい。なお、このエッチング工程の後に、ウェットエッチング方法を用いて、半導体基体１の表面に微小な凹凸構造を形成するのがさらに望ましい。また、ウェットエッチング法の条件により、前述のダメージ層除去工程を省略することも可能である。
　次に、半導体基板１における第１面１０ａ側の表層内にｎ型の逆導電型層２を形成する。このような逆導電型層２は、ペースト状態にしたＰ２Ｏ５を半導体基板１の表面に塗布して熱拡散させる塗布熱拡散法、ガス状態にしたオキシ塩化リン（ＰＯＣｌ３）を拡散源とした気相熱拡散法、およびリンイオンを直接拡散させるイオン打ち込み法などによって形成される。この逆導電型層２は０．２～２μｍ程度の深さ、６０～１５０Ω／□程度のシート抵抗に形成される。なお、逆導電型層２の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板１と逆導電型層２との間にｉ型シリコン領域を形成してもよい。
　次に、第２面１０ｂ側に逆導電型層２が形成された場合には、第２面１０ｂ側のみをエッチングして除去して、ｐ型の導電型領域を露出させる。例えば、フッ硝酸溶液に半導体基板１における第２面１０ｂ側のみを浸して逆導電型層２を除去する。その後、逆導電型層２を形成する際に半導体基板１の表面に付着した燐ガラスをエッチングして除去する。このように、燐ガラスを残存させて第２面１０ｂ側に形成された逆導電型層２を除去することによって、燐ガラスがエッチングマスクの役割を果たして、第１面１０ａ側の逆導電型層２が除去されたり、ダメージを受けるのを低減することができる。
　以上により、ｐ型半導体領域を有する半導体基板１と逆導電型層２とを備えた半導体基体９を準備することができる。
　次に、反射防止層３を形成する。反射防止層３は、例えば、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、蒸着法またはスパッタリング法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層３をＰＥＣＶＤ法で形成する場合であれば、反応室内を５００℃程度としてシラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）ガスで希釈し、グロー放電分解でプラズマ化させて堆積させることで反射防止層３が形成される。
　次に、半導体基板１の第２面１０ｂ側の表層内にＳｉ－Ｏ結合を有する表層内部領域８が形成される。この際、酸素原子を含むガス、例えば、少なくとも一酸化炭素、二酸化炭素、酸素、および亜酸化窒素のうち１種以上を含むガスを用いて形成されるプラズマに半導体基板１の表面を曝して、半導体基板１における第２面１０ｂ側を表面処理することによって、上記ガスの分解により生成された酸素原子が半導体基板１の内部に打ち込まれて、Ｓｉ－Ｏ結合を有する表層内部領域８が形成される。
　また、上記ガスのうち特に二酸化炭素ガスを用いることによりＳｉ－Ｏ結合が形成されやすいため好ましい。上記ガスは水素をさらに含むことが好ましい。なぜなら、水素を含むことによって、水素ラジカルによりＳｉ－Ｓｉ結合が切断されて、切れたボンドの部位に酸素原子が結合することによって、Ｓｉ－Ｏ結合の形成速度が向上するからである。
　上述したプラズマによる表面処理工程は、例えば、二酸化炭素の流量を２０～２００ｓｃｃｍ、基板温度を１５０～３００℃、ガス圧力を１０～１００Ｐａ、プラズマ励起周波数を１３．５６～２７．１２ＭＨｚ、プラズマパワー密度を０．１～１０Ｗ／ｃｍ２および処理時間を１０～１２０分と設定した条件下で行なわれる。また、上記ガスが水素ガスを含む場合には、二酸化炭素と水素の流量比を１：２～３：１の範囲内にすればよい。
　次に、窒化シリコン膜、酸化シリコン膜または酸化アルミニウム膜からなるパッシベーション層７を形成する層形成工程を行なう。パッシベーション層７は、ＰＥＣＶＤ法、ＡＬＤ（Atomic Layer Deposition）法またはスパッタリング法などを用いて形成される。例えば、窒化シリコン膜をＰＥＣＶＤ法で形成する場合は、シラン（ＳｉＨ４）１０～２００ｓｃｃｍとアンモニア（ＮＨ３）１０～５００ｓｃｃｍとの混合ガスを用いる。この際、基板温度を２００～５００℃、ガス圧力を５～３００Ｐａ、プラズマ励起周波数を１３．５６～４０．６８ＭＨｚおよびプラズマパワー密度を０．００２～１Ｗ／ｃｍ２の条件によって、グロー放電分解でプラズマ化させて窒化シリコン膜を堆積させることでパッシベーション層７が形成される。
　また、Ｓｉ－Ｏ結合を有する表層内部領域８を形成した後に、酸化シリコン膜を形成することが好ましい。なぜなら、表層内部領域８の形成の際に酸素原子を半導体基板１の内部に打ち込むことから、半導体基板１の表面において多くのダングリングボンドを生じさせることがあっても、酸化シリコン膜の形成によって半導体基板１の表面を不活性化しやすくすることができて、十分なパッシベーション効果を得ることができるからである。
　この酸化シリコン膜は常圧ＣＶＤ法、または、硝酸蒸気もしくは硝酸溶液に接触させる方法によって形成することができる。特に、硝酸蒸気もしくは硝酸溶液に接触させる方法によって酸化シリコン膜を形成する場合は、プラズマによる処理がなく、しかも半導体基板１を高温にする必要もないことから、半導体基板１へのダメージを低減することができる。さらに、半導体基板１の両面に酸化シリコン膜を形成することが最適である。
　具体的には酸化シリコン膜の形成は例えば以下のようにして行なう。半導体基板１を硝酸濃度が６０質量％以上の適温に加熱した硝酸溶液内に浸漬することによって、または、半導体基板１を硝酸濃度が６０質量％以上の硝酸溶液を沸騰するまで加熱して発生した硝酸蒸気内に保持することによって、半導体基板１の表面に酸化シリコン膜を形成することができる。なお、上記硝酸溶液内に浸漬する際に用いる硝酸溶液の温度は、例えば１００℃以上であって硝酸溶液の沸点より少し低い温度とすることができる。また、上記のいずれの方法であっても、硝酸溶液内の浸漬時間および硝酸蒸気内の保持時間は、所定厚みの酸化シリコン膜が形成されるように適宜設定すればよい。
　次に、第１電極４（出力取出電極４ａ、集電電極４ｂ）と第２電極５（第１層５ａ、第２層５ｂ）とを以下のようにして形成する。
　第１電極４は、例えば銀等からなる金属粉末と、有機ビヒクルとガラスフリットとを含有する銀ペーストを用いて作製される。この銀ペーストを、半導体基板１の第１面に塗布して、その後、最高温度６００～８５０℃で数十秒～数十分程度焼成する。ファイヤースルー法によって反射防止層３を突き破った第１電極４が半導体基板１上に形成される。上記ペーストの塗布法としてはスクリーン印刷法などを用いることができる。ペーストを塗布後、所定の温度で溶剤を蒸散させて乾燥させるとよい。
　次に、ＢＳＦ領域６の形成について説明する。まず、パッシベーション層７に開口部を形成する。この開口部の形成は、例えば、２００μｍ～１ｍｍの間隔で直径５０～５００μｍ程度の点状にサンドブラスト法、メカニカルスクライブ法、ケミカルエッチング法またはレーザー法などを用いてパッシベーション層７を除去すればよい。なお、その形状は円形、楕円形または多角形など特に限定されない。または、マスク等を用いて所定の形状となるようにパッシベーション層７を形成してもよい。そして、例えばアルミニウム粉末と有機ビヒクルとを含有するアルミニウムペーストを、パッシベーション層７の開口部内に塗布する。この塗布法としては、スクリーン印刷法などを用いることができる。ここで、ペーストを塗布した後、所定の温度で溶剤を蒸散させて乾燥させると、作業時にペーストがその他の部分に付着しにくいのでよい。
　次に、半導体基板１を焼成炉内にて最高温度が６００～８５０℃で数十秒～数十分程度焼成することによって、ＢＳＦ領域６が半導体基板１の第２面１０ｂ側に形成されて、第２電極５の第１層５ａとなるアルミニウム層が形成される。なお、この電極形成において、半導体基板１を６００℃以上に加熱した場合であっても、Ｓｉ－Ｏ結合は安定であることから、表層内部領域８が電極形成時の加熱によって破壊する可能性は低いので、十分なパッシベーション効果を得ることができる。
　次に、第２電極５の第２層５ｂは、例えば銀またはアルミニウムなどの高反射率金属をスパッタリング法または蒸着等の真空製膜法にて形成する。また、第２層５ｂをシード層としてメッキ等の厚膜化方法を追加実施することで低抵抗化を図ることができる。
　以上のようにして、太陽電池素子１０を作製することができる。
　なお、本発明は上述した実施形態に限定されるものではなく、本発明の範囲内で多くの修正および変更を加えることができる。上述した実施形態においては、予めパッシベーション層７の開口部を形成する説明をしたが、ガラスフリットを含有したアルミニウムペーストをパッシベーション層７の上に直接、所定領域に形成して、高温の熱処理を行なうファイヤースルー法によって、パッシベーション層７を突き破ったＢＳＦ領域６を半導体基板１の上に形成して、その上に第１層５ａを形成してもよい。なお、ガラスフリットを含有したアルミニウムペーストを点状に形成した場合には、アルミニウムペーストと接続するように、ファイヤースルー法が可能ではないアルミニウムペーストまたは銀ペースト等の金属ペーストを第２面１０ｂ側のほぼ全面に塗布して焼成することによって、パッシベーション層７上に第２層５ｂを形成することができる。
　さらには、パッシベーション層７の上に、印刷法、スパッタリング法または蒸着法などを用いてアルミニウム層を形成して、このアルミニウム層の局所にレーザー光を照射して溶融させることによって、このアルミニウム成分をパッシベーション層７に貫通させて、半導体基板１と接触・反応させたＢＳＦ領域６を形成することができる。つまり、ＬＦＣ（Laser Fired Contacts）法によりＢＳＦ領域６を形成することができる。このとき、形成するＢＳＦ領域６は２００μｍ～１ｍｍの間隔で直径５０～５００μｍ程度の点状に形成することが好ましく、また、上記方法で形成されたアルミニウム層は第２電極５として利用される。
　また、パッシベーション層７を形成する前にＢＳＦ領域６を形成してもよく、所定領域にボロンまたはアルミニウムを拡散すればよい。ボロンは三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて温度８００～１１００℃程度で加熱することによって拡散される。また、例えば薄膜技術を用いて、水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板１とＢＳＦ領域６との間にｉ型シリコン領域を形成してもよい。
　また、反射防止層３とパッシベーション層７を形成する順序は、上記説明した順序と逆であっても構わない。また、反射防止層３およびパッシベーション層７を形成する前に、半導体基板１を洗浄することが好ましい。この洗浄は、次の（１）～（３）のいずれかを行なうことが好ましい。
（１）フッ酸処理
（２）ＲＣＡ洗浄（米国ＲＣＡ社が開発した洗浄法であり、高温・高濃度の硫酸・過酸化水素水、希フッ酸（室温）、アンモニア水・過酸化水素水、または、塩酸・過酸化水素水などによる洗浄方法）の後にフッ酸処理
（３）ＳＰＭ（Sulfuric Acid/Hydrogen Peroxide/Water Mixture）洗浄後にフッ酸処理
　また、ＢＳＦ領域６とこの上に設ける導電層である低抵抗金属電極を梯子状の形状にて形成する場合であっても、ラミネート時に裏面に高反射率のバックシートを用いることによって、高機能の裏面反射構造を実現することが可能である。なお、低抵抗金属電極の平面形状を第１電極４と類似形状である梯子状に形成する場合において、低抵抗金属電極の一部が半導体基板１とコンタクトする形状としてもよく、そのコンタクト部分のみにＢＳＦ領域６を設けてもよい。
　また、パッシベーション層７の形成後に行なう任意の工程において、水素を含んだガスを用いてアニール処理を行なうことによって、さらに裏面の再結合速度を低下させることが可能である。
　また、反射防止層３が窒化シリコン膜からなり、ｎ型の導電型を有する半導体基板１を用いて太陽電池素子を作製する場合には、逆導電型層２がｐ型を呈するため、第１面１０ａ側にＳｉ－Ｏ結合を有する表層内部領域８を形成した後、反射防止層３を形成することによっても上述した効果を期待することができる。
　なお、半導体基板１の両面に電極を形成する太陽電池素子を用いて作製した例について説明したが、片面のみに電極を形成するバックコンタクト型太陽電池素子に対しても適用可能である。
　また、本実施形態の太陽電池素子では、半導体基体として半導体基板を用いて作製した例を説明したが、半導体基体は板状に限定されるものではなく、例えばボールソーラー等の太陽電池において、球状等の板状でない半導体基体に対しても適用可能である。
　＜太陽電池モジュール＞
　本実施形態の太陽電池モジュールは、例えば、ガラス、樹脂または金属等の支持基板上に、１つの太陽電池素子１０、または、導体により電気的に直列接続させた複数の太陽電池素子１０を、耐湿性に優れた例えばＥＶＡ（Ethylene Vinyl Acetate）等の充填材にて封止した構成とすることが可能である。この場合、金属または樹脂等の枠体を支持基板の周囲に設けてもよい。
　以下に、より具体的な実施例について説明する。まず、半導体基板１として、厚さが約２００μｍの多結晶シリコン基板を多数用意した。これらの多結晶シリコン基板は、予めｐ型の導電型を呈するようにボロンをドープしたものを用いた。
　用意したそれぞれの多結晶シリコン基板の第１面１０ａ側に、ＲＩＥ（Reactive Ion Etching）法を用いて、図３に示すような凹凸構造９ａを形成した。次に、リン原子を拡散させて、シート抵抗が９０Ω／□程度となるｎ型の逆導電型層２を形成した。なお、第２面１０ｂ側に形成された逆導電型層２はフッ硝酸溶液で除去し、その後、逆導電型層２上に残った燐ガラスをフッ酸溶液で除去した。次に、第１面１０ａ側にはプラズマＣＶＤ法により窒化シリコン膜からなる反射防止層３を形成して、第２面１０ｂ側にはプラズマＣＶＤ法により窒化シリコン膜からなるパッシベーション層７を形成した。
　そして、第１面１０ａ側には銀ペーストを図１に示すような線状パターンに塗布し、第２面１０ｂ側にアルミニウムペーストを約５００μｍの間隔で直径１５０μｍのドットパターンにて塗布した。その後、これらのペーストのパターンを焼成することによって、図３に示すように、第１電極４およびＢＳＦ領域６を形成した。なお、第１電極４およびＢＳＦ領域６はファイヤースルー法によって、それぞれ半導体基板１とコンタクトをとった。
　最後に第２電極５として、アルミニウムを第２面１０ｂ側の略全面に蒸着法にて１０μｍの厚さに形成した。
　また、例１～４のそれぞれにおいては、第２面１０ｂ側にパッシベーション層７を形成する前に、二酸化炭素を含むガスを用いて形成されるプラズマに半導体基板１の第２面１０ｂ側を曝す表面処理を施した。このときの表面処理工程は、二酸化炭素の流量を１００ｓｃｃｍ、基板温度を約２００℃、ガス圧力を約４０Ｐａ、プラズマ励起周波数を１３．５６ＭＨｚ、プラズマパワー密度を０．１Ｗ／ｃｍ２（例１の場合）、０．３Ｗ／ｃｍ２（例２の場合）、０．５Ｗ／ｃｍ２（例３の場合）、１．０Ｗ／ｃｍ２（例４の場合）、および処理時間を３０分間の条件下で行なった。
　また、例５～８においては、第２面１０ｂ側にパッシベーション層７を形成する前に、二酸化炭素および水素を含むガスを用いて形成されるプラズマに半導体基板１における第２面１０ｂ側を曝す表面処理を施した。このときの表面処理工程は二酸化炭素の流量を約１００ｓｃｃｍ、水素の流量を約１００ｓｃｃｍ、基板温度を約２００℃、ガス圧力を約５０Ｐａ、プラズマ励起周波数を１３．５６ＭＨｚ、プラズマパワー密度を０．１Ｗ／ｃｍ２（例５の場合）、０．３Ｗ／ｃｍ２（例６の場合）、０．５Ｗ／ｃｍ２（例７の場合）、１．０Ｗ／ｃｍ２（例８の場合）、および処理時間を２０分の条件下で行なった。
　比較例においては、上記表面処理工程を行なわずに第２面１０ｂ側にパッシベーション層７を形成した。
　例１～８および比較例のそれぞれについて、太陽電池素子出力特性（短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子ＦＦ（Fill Factor）および光電変換効率）を測定して評価した。なお、これらの特性の測定はＪＩＳ Ｃ ８９１３に基づいて、ＡＭ（Air Mass）１．５および１００ｍＷ／ｃｍ２の照射の条件下にて測定した。
　また、第２電極５とパッシベーション層７を除去した第２面１０ｂ側をＸ線光電子分光分析装置（ＸＰＳ(X-ray Photoelectron Spectroscopy)：ＰＨＩ社製Quantera ＳＸＭ）を用いて半導体基板１の深さ（厚み）方向において分析し、Ｓｉ－Ｏ結合の有無を評価した。Ｓｉ－Ｏ結合の有無については、半導体基板１の最表面からの深さ１０ｎｍまでの検出スペクトルから、半導体基板１の最表面のＳｉ－Ｏ結合に起因するバックグラウンドを差し引いて、半導体基板１の内部のＳｉ－Ｏ結合の有無の判定を行なった。また、例１～８のそれぞれの太陽電池素子出力特性は比較例を１００として規格化した場合の値を示す。表１に各例の測定結果および評価結果を示す。
Figure JPOXMLDOC01-appb-T000001
　例１～８はいずれも半導体基板１における第２面１０ｂ側の表層内部（表面からの深さ１０ｎｍまでの範囲）にＳｉ－Ｏ結合の存在を確認したが、比較例においてはＳｉ－Ｏ結合の存在は確認できなかった。さらに、例１～８はいずれも比較例に比べて出力特性が高いことを確認した。
１　　：半導体基板（ｐ型半導体領域）
２　　：逆導電型層
３　　：反射防止層
４　　：第１電極
　４ａ　：出力取出電極
　４ｂ　：集電電極
５　　：第２電極
　５ａ：第１層
　５ｂ：第２層
６　　：ＢＳＦ領域
７　　：パッシベーション層
　７ａ：第１層
　７ｂ：第２層
８　　：表層内部領域
９　　：半導体基体
１０　：太陽電池素子
　１０ａ：第１面
　１０ｂ：第２面

Claims (13)

  1. 　ｐ型半導体領域を有する半導体基体を備えた太陽電池素子であって、
    前記ｐ型半導体領域はその表層部にＳｉ－Ｏ結合を有した表層内部領域が設けられており、
    該表層内部領域の上にパッシベーション層が設けられている太陽電池素子。
  2. 　前記ｐ型半導体領域はその表層部に前記表層内部領域に並んでｐ＋型半導体領域がさらに設けられており、該ｐ＋型半導体領域の上に導電層が設けられている請求項１に記載の太陽電池素子。
  3. 　前記表層内部領域および前記ｐ＋型半導体領域が交互に並設されている請求項２に記載の太陽電池素子。
  4. 　前記ｐ型半導体領域は結晶質シリコンを含む請求項１乃至３のいずれかに記載の太陽電池素子。
  5. 　前記パッシベーション層は正の固定電荷を有する請求項１乃至４のいずれかに記載の太陽電池素子。
  6. 　前記パッシベーション層は、窒化シリコン、酸化シリコンおよび酸化アルミニウムから選択される１種以上を含む請求項１乃至４のいずれかに記載の太陽電池素子。
  7. 　前記パッシベーション層は複数層からなる請求項１乃至６のいずれかに記載の太陽電池素子。
  8. 　前記パッシベーション層は、前記表層内部領域に接している酸化シリコン層を有している請求項７に記載の太陽電池素子。
  9. 　前記パッシベーション層は、前記酸化シリコン層の上に窒化シリコン層または酸化アルミニウム層を設けている請求項８に記載の太陽電池素子。
  10. 　ｐ型半導体領域を有する半導体基体を準備する基板準備工程と、
    前記ｐ型半導体領域の表面を、酸素を含むガスを用いて形成されるプラズマに曝して、前記ｐ型半導体領域の表層部にＳｉ－Ｏ結合を有した表層内部領域を形成する表面処理工程と、
    前記表層内部領域の上にパッシベーション層を形成する層形成工程とを有する太陽電池素子の製造方法。
  11. 　前記層形成工程は、前記表層内部領域の上に正の固定電荷を有するパッシベーション層を形成する工程である請求項１０に記載の太陽電池素子の製造方法。
  12. 　前記表面処理工程は、酸素および水素を含むガスを用いて形成されるプラズマに曝して、前記ｐ型半導体領域の表層部にＳｉ－Ｏ結合を有した表層内部領域を形成する工程である請求項１０に記載の太陽電池素子の製造方法。
  13. 　請求項１乃至９のいずれかに記載の太陽電池素子を備えている太陽電池モジュール。
PCT/JP2011/061676 2010-05-20 2011-05-20 太陽電池素子およびその製造方法ならびに太陽電池モジュール WO2011145731A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/699,290 US20130061926A1 (en) 2010-05-20 2011-05-20 Solar cell element and method for producing the same, and solar cell module
CN201180020477.0A CN102939662B (zh) 2010-05-20 2011-05-20 太阳能电池元件及其制造方法、以及太阳能电池模块
JP2012515949A JP5490231B2 (ja) 2010-05-20 2011-05-20 太陽電池素子およびその製造方法ならびに太陽電池モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-116368 2010-05-20
JP2010116368 2010-05-20

Publications (1)

Publication Number Publication Date
WO2011145731A1 true WO2011145731A1 (ja) 2011-11-24

Family

ID=44991817

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/061676 WO2011145731A1 (ja) 2010-05-20 2011-05-20 太陽電池素子およびその製造方法ならびに太陽電池モジュール

Country Status (4)

Country Link
US (1) US20130061926A1 (ja)
JP (1) JP5490231B2 (ja)
CN (1) CN102939662B (ja)
WO (1) WO2011145731A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115275A1 (ja) * 2012-01-30 2013-08-08 京セラ株式会社 光電変換素子の製造方法および光電変換素子
CN103258716A (zh) * 2012-02-16 2013-08-21 财团法人工业技术研究院 制作具有织化表面的半导体层的方法、制作太阳能电池的方法
WO2013146973A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 太陽電池素子
WO2013154960A1 (en) * 2012-04-11 2013-10-17 E. I. Du Pont De Nemours And Company Solar cell and manufacturing method of the same
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法
JP2014029985A (ja) * 2012-04-25 2014-02-13 Boeing Co 低再結合電気接点を含む太陽電池並びにそれを形成するシステム及び方法
US20140090701A1 (en) * 2012-09-28 2014-04-03 Sunpower Corporation Spacer formation in a solar cell using oxygen ion implantation

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201515252A (zh) * 2013-10-02 2015-04-16 Mosel Vitelic Inc 太陽能電池之製造方法
EP3079173A1 (en) * 2015-04-10 2016-10-12 International Iberian Nanotechnology Laboratory A material structure for a solar cell, a solar cell and a method for manufacturing a material structure
JP6691215B2 (ja) * 2016-07-28 2020-04-28 京セラ株式会社 太陽電池素子
JP6370516B1 (ja) * 2016-09-29 2018-08-08 京セラ株式会社 太陽電池素子および太陽電池素子の製造方法
CN112490299B (zh) * 2020-11-27 2023-11-03 浙江晶科能源有限公司 光伏电池及其制备方法
CN116259679A (zh) * 2021-12-09 2023-06-13 浙江晶科能源有限公司 太阳能电池及光伏组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273120A (ja) * 2002-03-14 2003-09-26 Seiko Epson Corp 半導体素子の製造方法、電気光学装置及び電子機器
JP2003347567A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体デバイスおよびその製造方法
JP2004006565A (ja) * 2002-04-16 2004-01-08 Sharp Corp 太陽電池とその製造方法
JP2004056057A (ja) * 2002-07-24 2004-02-19 Sharp Corp 太陽電池の製造方法
WO2009071561A2 (en) * 2007-12-03 2009-06-11 Interuniversitair Microelektronica Centrum Vzw Photovoltaic cells having metal wrap through and improved passivation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576829A (en) * 1984-12-28 1986-03-18 Rca Corporation Low temperature growth of silicon dioxide on silicon
JP3468670B2 (ja) * 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
DE10142481A1 (de) * 2001-08-31 2003-03-27 Rudolf Hezel Solarzelle sowie Verfahren zur Herstellung einer solchen
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
DE102006041424A1 (de) * 2006-09-04 2008-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur simultanen Dotierung und Oxidation von Halbleitersubstraten und dessen Verwendung
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
JP2010527146A (ja) * 2007-05-07 2010-08-05 ジョージア テック リサーチ コーポレイション スクリーン印刷された局所裏面電界を伴う高品質裏面コンタクトの形成
CN101540350B (zh) * 2009-04-30 2010-07-28 中山大学 一种背面点接触晶体硅太阳电池的制备工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273120A (ja) * 2002-03-14 2003-09-26 Seiko Epson Corp 半導体素子の製造方法、電気光学装置及び電子機器
JP2004006565A (ja) * 2002-04-16 2004-01-08 Sharp Corp 太陽電池とその製造方法
JP2003347567A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体デバイスおよびその製造方法
JP2004056057A (ja) * 2002-07-24 2004-02-19 Sharp Corp 太陽電池の製造方法
WO2009071561A2 (en) * 2007-12-03 2009-06-11 Interuniversitair Microelektronica Centrum Vzw Photovoltaic cells having metal wrap through and improved passivation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013115275A1 (ja) * 2012-01-30 2013-08-08 京セラ株式会社 光電変換素子の製造方法および光電変換素子
CN103258716A (zh) * 2012-02-16 2013-08-21 财团法人工业技术研究院 制作具有织化表面的半导体层的方法、制作太阳能电池的方法
WO2013146973A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 太陽電池素子
JP5813212B2 (ja) * 2012-03-30 2015-11-17 京セラ株式会社 太陽電池素子
US9735293B2 (en) 2012-03-30 2017-08-15 Kyocera Corporation Solar cell element
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法
WO2013154960A1 (en) * 2012-04-11 2013-10-17 E. I. Du Pont De Nemours And Company Solar cell and manufacturing method of the same
JP2014029985A (ja) * 2012-04-25 2014-02-13 Boeing Co 低再結合電気接点を含む太陽電池並びにそれを形成するシステム及び方法
US20140090701A1 (en) * 2012-09-28 2014-04-03 Sunpower Corporation Spacer formation in a solar cell using oxygen ion implantation
US10014425B2 (en) * 2012-09-28 2018-07-03 Sunpower Corporation Spacer formation in a solar cell using oxygen ion implantation

Also Published As

Publication number Publication date
CN102939662B (zh) 2016-03-23
JPWO2011145731A1 (ja) 2013-07-22
CN102939662A (zh) 2013-02-20
US20130061926A1 (en) 2013-03-14
JP5490231B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5490231B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
JP5570654B2 (ja) 太陽電池素子および太陽電池モジュール
KR101225978B1 (ko) 태양전지 및 그 제조방법
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
KR20130092494A (ko) 태양 전지의 제조 방법 및 태양 전지
JP5991945B2 (ja) 太陽電池および太陽電池モジュール
JP2010171263A (ja) 光起電力装置の製造方法
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
WO2013100085A1 (ja) 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
WO2014092649A1 (en) A method of manufacturing a photovoltaic cell
JP6426486B2 (ja) 太陽電池素子の製造方法
JP5623131B2 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
WO2018083722A1 (ja) 高光電変換効率太陽電池及び高光電変換効率太陽電池の製造方法
JP5744202B2 (ja) アルミナ膜の形成方法
JP5645734B2 (ja) 太陽電池素子
JP6430842B2 (ja) 太陽電池素子の製造方法および太陽電池モジュールの製造方法
KR100995654B1 (ko) 태양전지 및 그 제조방법
KR101406955B1 (ko) 태양전지 및 그 제조방법
JP2019050329A (ja) 太陽電池セルの製造方法
JP5516611B2 (ja) 太陽電池の製造方法及び太陽電池
CN110800114B (zh) 高效背面电极型太阳能电池及其制造方法
JP2012160520A (ja) 太陽電池及びその製造方法
JP2012023227A (ja) 太陽電池の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180020477.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11783663

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012515949

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13699290

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11783663

Country of ref document: EP

Kind code of ref document: A1