KR101225978B1 - 태양전지 및 그 제조방법 - Google Patents
태양전지 및 그 제조방법 Download PDFInfo
- Publication number
- KR101225978B1 KR101225978B1 KR1020090057155A KR20090057155A KR101225978B1 KR 101225978 B1 KR101225978 B1 KR 101225978B1 KR 1020090057155 A KR1020090057155 A KR 1020090057155A KR 20090057155 A KR20090057155 A KR 20090057155A KR 101225978 B1 KR101225978 B1 KR 101225978B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- solar cell
- conductivity type
- substrate
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 160
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 239000012535 impurity Substances 0.000 claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 89
- 239000010703 silicon Substances 0.000 claims abstract description 89
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 33
- 239000002003 electrode paste Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 146
- 239000010408 film Substances 0.000 description 39
- 229910004205 SiNX Inorganic materials 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 11
- 238000007639 printing Methods 0.000 description 9
- 239000002253 acid Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 5
- 229910021478 group 5 element Inorganic materials 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 238000001354 calcination Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- -1 aluminum silver Chemical compound 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010017 direct printing Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 태양전지 및 그 제조방법에 관한 것으로서, 특히 결정질 실리콘 태양전지와 그 제조방법에 있어서 제 1 도전형 실리콘 기판에 제 1 도전형과 반대되는 제 2 도전형의 불순물을 도핑하여 상기 실리콘 기판의 전면에 에미터층을 형성하는 단계와, 상기 에미터층 상에 반사방지막을 형성하는 단계와, 상기 실리콘 기판의 후면부에 형성된 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계와, 상기 반사방지막 상에 전면전극을 형성하는 단계와, 상기 제 2 도전형 반도체 불순물 도핑층이 제거된 기판의 후면에 후면전극을 형성하는 단계를 포함한다.
태양전지, 반도체, 에미터, 열확산, 불순물, 실리콘 산화막
Description
본 발명은 태양전지 및 그 제조방법에 관한 것으로서, 초박형 웨이퍼 사용에 적당한 공정조건을 개선하여 경제적인 생산단가로 고효율의 초박형 태양전지를 제공할 수 있는 실리콘 태양전지의 제조방법에 관한 것이다.
최근 치솟는 유가 상승과 지구환경문제와 화석에너지의 고갈, 원자력발전의 폐기물처리 및 신규발전소 건설에 따른 위치선정 등의 문제로 인하여 신재생에너지에 대한 관심이 고조되고 있으며, 그 중에서도 무공해 에너지원인 태양전지에 대한 연구개발이 활발하게 진행되고 있다.
태양전지란 광기전력 효과(Photovoltaic Effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치로서, 무공해, 자원의 무한정, 반 영구적 수명 등의 장점을 가지고 있으며 환경 문제를 떠나서도 인류이 에너지 문제를 궁극적으로 해결할 수 있는 에너지원으로 기대되고 있다.
태양전지는 그 구성 물질에 따라서 실리콘 태양전지, 박막 태양전지, 염료감응 태양전지 및 유기고분자 태양전지 등으로 구분되는데, 결정질 실리콘 태양전지가 전세계 태양전지의 총 생산량의 대부분을 차지하고 있으며, 효율이 다른 전지에 비해서 높고, 계속 제조단가를 낮추는 기술이 개발되고 있기 때문에 가장 대중적인 태양전지라고 할 수 있다.
이와 같은 태양전지는 일반적으로 실리콘 기재의 전면에 n형 반도체층과 후면에 p형 반도체층을 형성하여 pn 접합계면을 포함하도록 제조된다. 전면의 n형 반도체층은 에미터(emitter)로 작용하며, 조사되는 빛의 반사를 최소화시키기 위하여 실리콘 질화막 또는 산화막의 반사방지막층을 도포한 후 전극을 배선한다.
최근 태양전지의 전면전극이 배선되는 하부의 에미터 부분의 구조를 개선하거나 공정을 제어하여 고효율의 광전변환율을 가지도록 활발한 연구가 시도되고 있다.
본 발명은 상술한 바와 같은 결정질 실리콘 태양전지의 광전 변환 효율성을 개선하기 위한 에미터를 포함하는 태양전지의 구조와 공정에 관한 기술로서, 기존의 태양전지 제조공정을 이용하면서도 제조공정을 개선하여 고효율 태양전지의 양산성을 확보하는 것을 목적으로 한다.
또한 본 발명은 초박형 실리콘 웨이퍼 기판 위에 효율적인 구조로 개선된 에미터층을 용이하게 형성되면서도 태양전지의 효율성을 저해하지 않고 품질 특성의 신뢰성이 유지되는 태양전지의 제조방법을 제공함을 목적으로 한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
최근들어 취급이 용이하고 다용도로 쓰임새가 좋은 초박형 태양전지셀의 사용이 확산되는 가운데, 본 발명은 특히 150㎛ 이하의 초박형 실리콘 웨이퍼 기판 위에 에미터를 형성하는 방법을 포함하는 태양전지의 제조공정의 개선 및 태양전지의 효율 개선에 관심을 두고 안출된 것이다. 본 발명의 초박형 태양전지에 적용되는 에미터는 종래의 결정질 실리콘 태양전지의 에미터 뿐만 아니라 에미터의 불순물 도핑 농도가 다르게 구분되는 선택적 에미터(selective emitter)를 포함한다.
본 발명의 일 실시예에 따른 태양전지의 제조방법은, 제 1 도전형 실리콘 기 판에 제 1 도전형과 반대되는 제 2 도전형의 불순물을 도핑하여 상기 실리콘 기판의 전면에 에미터층을 형성하는 단계와, 상기 에미터층 상에 반사방지막을 형성하는 단계와, 상기 실리콘 기판의 후면부에 형성된 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계와, 상기 반사방지막 상에 전면전극을 형성하는 단계와, 상기 제 2 도전형 반도체 불순물 도핑층이 제거된 기판의 후면에 후면전극을 형성하는 단계를 포함한다.
상기 전면전극을 형성하는 단계는, 전면전극 페이스트를 패터닝하여 도포하고 열처리하여 상기 에미터층에 연결하는 것을 특징으로 할 수 있다.
또한 상기 후면전극을 형성하는 단계는, 기판의 후면에 후면전극 페이스트를 도포하고 열처리하여 상기 기판의 후면에 후면전계층을 형성하는 것을 특징으로 할 수 있다.
상기 열처리 과정은 동시에 수행할 수 있으나 반드시 이에 제한되는 것은 아니고 순서에 상관없이 시간 간격을 두고 수행할 수도 있다.
따라서 본 발명의 일 실시예에 의한다면 상기 전면전극과 후면전극을 형성하는 단계는, 전면전극 페이스트와 후면전극 페이스트를 도포하고 동시(同時) 또는 이시(異時)에 600℃ 내지 750℃로 열처리하는 단계일 수 있다.
본 발명의 태양전지 제조방법은 상기 실리콘 기판을 텍스처링(texturing)하여 기판의 전면 또는 전면 및 후면에 요철을 형성하는 단계를 더 추가할 수 있다. 본 발명의 태양전지 제조 과정이 수행되기 전에 실리콘 기판을 텍스처링 하는 과정을 통해 상기 기판의 전면 또는 전면 및 후면에 요철을 가지도록 준비해둘 수 있 다.
텍스쳐링은 습식화학에칭법, 건식화학에칭법, 전기화학에칭법, 기계적에칭법 중 어느 하나의 방법일 수 있으며 이에 반드시 제한되는 것은 아니다.
상기 기판의 후면에 형성되는 요철은, 기판 후면에 형성되는 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계에서 작아지거나 제거되는데, 기판의 후면 요철이 제거되는 경우는 후면이 평평한 구조가 되는 것을 말한다.
본 발명에서 상기 기판의 후면부에 형성된 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계는, 상기 기판의 후면을 상기 제 2 도전형 반도체 불순물 도핑층의 두께보다 더 두껍게 제거하는 것일 수 있다. 그러나 반드시 이에 제한되는 것은 아니고 상기 제 2 도전형 반도체 불순물 도핑층의 두께와 동일한 두께로 제거되는 것이 바람직할 것이지만 이는 공정상의 어려움이 있고 완전히 제거되지 않을 염려도 있으므로 최소 제 2 도전형 반도체 불순물 도핑층의 두께 이상 제거되는 것이 요구된다.
본 발명에서 상기 에미터층은, 상기 제 2 도전형 반도체 불순물이 제 1 농도를 갖는 제 1 영역과 상기 제 1 농도보다 더 높은 농도를 갖는 제 2 영역을 가질 수 있다. 이러한 에미터층은 선택적 에미터층으로 정의할 수 있다. 상기 제 1 영역은 제 2 도전형 반도체 불순물의 상대적 저농도 도핑 영역이고, 상기 제 2 영역은 제 2 도전형 반도체 불순물의 상대적 고농도 도핑 영역일 수 있다.
이러한 선택적 에미터층은, 실리콘 기판의 전면에 마스크층을 형성하고 소정의 개구부를 형성하는 단계와 상기 개구부를 통해 상기 제 2 영역을 형성하는 단 계, 및 상기 마스크층을 제거하고 상기 제 1 영역을 형성하는 단계를 포함하여 형성할 수 있다.
상기 마스크층은 실리콘 산화막일 수 있으나 이에 특별히 제한되는 것은 아니고, 실리콘 기판에 증착되는 전기적 절연층으로서 소정의 개구부를 포함하도록 패턴된 층이면 족하다.
상기 실리콘 산화막은 대기압 화학기상증착법(Atmosphere Pressure Chemical Vapor Deposition, APCVD), 저압 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD), 플라즈마 강화 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)스퍼터 증착법, 전자빔 증착법 중 어느 하나의 방법으로 형성될 수 있다. 특히 바람직하게는 플라즈마 강화 화학기상증착법으로 형성될 수 있다. 실리콘 산화막층은 SiOx의 물질로 이루어지며 특히 이산화실리콘(SiO2)일 수 있다.
상기 마스크층에 소정의 개구부를 형성하는 단계는 소정의 영역에 에칭페이스트를 도포하여 식각하는 방법으로 수행될 수 있다.
또한 상기 마스크층에 소정의 개구부를 형성하는 방법으로서 포토리소그래피법, 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 등의 방법이 사용될 수 있다.
상기 제 2 영역 및 제 1 영역을 형성하는 단계는, 제 2 도전형 반도체 불순 물의 도핑 농도를 달리하여 800℃ 내지 950℃의 온도에서 20분 내지 100분간 열확산하는 단계일 수 있다.
상기 제 2 도전형 반도체 불순물의 도핑 농도는 제 2 영역의 도핑농도가 제 1 영역보다 높으며, 고농도의 제 2 도전형 반도체 불순물의 도핑 영역인 제 2 영역에 접촉되도록 전면전극이 형성될 수 있다.
본 발명의 제조방법에 의하면, 상기 마스크층의 개구부에 의해 노출된 부분을 통해 제 2 도전형 반도체 불순물을 1차 열확산하여 상기 제 2 영역을 형성하고, 상기 마스크층을 제거하고 상기 제 2 영역보다 저농도의 제 2 도전형 반도체 불순물을 2차 열확산하여 제 1 영역을 형성하는 것이다. 상기 열확산의 온도는 800℃ 내지 950℃이며 열확산의 공정 시간은 20분 내지 100분 정도로 수행될 수 있다.
본 발명에서 상기 제 2 영역을 형성하는 단계는 상기 제 1영역을 형성하는 단계보다 제 2 도전형 반도체 불순물의 열확산 공정의 온도가 더 높고, 열확산 공정시간은 더 오래되는 것을 특징으로 한다.
본 발명에서 기판에 제 2 도전형의 반도체 불순물을 도핑하는 과정을 거치면 태양전지 기판의 둘레에 제 2 도전형 반도체 불순물 도핑층이 형성되게 된다.
특히 상기 기판의 후면부에 형성된 제 2 도전형 반도체 불순물 도핑층은 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 중 어느 하나의 방법으로 제거될 수 있다. 나머지 태양전지 기판의 측면에 형성될 수 있는 제 2 도전형 반도체 불순물 도핑층은 에지 아이솔레이션(edge isolation)등의 처리과정에 서 제거될 것이다.
제 2 도전형 반도체 불순물 도핑층의 제거되는 두께는 앞서 설명한 바와 같다.
본 발명의 상기 과제를 해결하기 위한 태양전지의 구조는 제 1 도전형 실리콘 기판의 전면부에 형성된 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물을 갖는 에미터층, 상기 에미터층 위에 형성되는 반사방지막, 상기 반사방지막을 통과해 상기 에미터층에 접촉하는 전면전극, 상기 제 1 도전형 실리콘 기판의 후면부에 형성되고, 제 1 도전형과 동일한 도전형의 제 1 도전형 반도체 불순물이 상기 기판의 도핑농도보다 고농도로 도핑된 것으로서, 제 2 도전형 반도체 불순물이 존재하지 않는 후면전계층, 및 상기 후면전계층 위에 형성된 후면전극으로 구성된다.
본 발명에서 상기 제 1 도전형 실리콘 웨이퍼 기판의 두께는 80㎛ 내지 180㎛일 수 있으나 이에 제한되지는 않고, 더 초박형으로 구성할 수도 있다. 바람직하게는 80㎛ 내지 150㎛ 일 수 있으며, 보다 바람직하게는 100㎛ 내지 150㎛ 일 수 있다.
상기 에미터층은 제 2 도전형 반도체 불순물이 제 1 농도를 갖는 제 1 영역과 상기 제 1 농도보다 더 높은 농도를 갖는 제 2 영역으로 이루어지는 선택적 에미터층일 수 있다.
상기 제 1 영역은 상기 제 2 영역보다 제 2 도전형 반도체 불순물의 도핑 깊이가 얇은 것을 특징으로 한다.
상기 에미터층의 제 2 영역에 전면전극이 접촉할 수 있다.
즉, 전면전극이 고농도의 제 2 도전형 반도체 불순물 도핑 영역인 제 2 영역 위에 형성되고 제 2 영역에 접촉하므로 상기 전면전극의 폭은 상기 에미터층의 제 2 영역의 폭보다 같거나 좁을 수 있다.
상기 반사방지막은 특별히 제한되지 않지만 실리콘 산화막 및/또는 실리콘 질화막일 수 있다.
상기 반사방지막은 적어도 두 층 이상으로 이루어질 수 있다.
본 발명의 태양전지에서 상기 제 1 도전형 실리콘 기판의 표면은 텍스처링된 요철구조이고 상기 기판의 전면에 형성된 요철보다 상기 기판의 후면에 형성된 요철이 더 작을 수 있다. 또는 상기 제 1 도전형 실리콘 기판의 전면만이 텍스처링된 요철구조이고 상기 기판의 후면은 평평한 것일 수 있다.
상기 후면전계층은 제 2 도전형 반도체 불순물의 원소 또는 제 2 도전형 반도체 불순물의 원소가 포함된 화합물이 포함되지 않아야 한다.
본 발명에서 상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형이거나 그 역도 가능하다.
만일 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형인 경우, 상기 후면전계층은 n형 반도체 불순물인 제5족 원소 또는 제5족 원소가 포함된 화합물이 포함되지 않아야 한다. 바람직하게는 (P) 또는 인이 포함된 물질이 포함되지 않은 것을 특징으로 할 수 있다. 본 발명의 일 실시예에 따르면 기판의 후면에 형성된 n형 불순물 도핑층을 제거하기 때문에 기판의 후면에 형성되는 후면전계층에는 n형 반도체 불순물 성분이 존재하지 않는 특징이 있다.
상기 실시예의 경우 후면전계층은 알루미늄(Al)과 실리콘(Si)이 포함된 알루미늄-후면전계층(Al-BSF)일 수 있다. 후면전계층은 실리콘 웨이퍼 기판의 후면에 후면전극 페이스트를 형성하고 이를 열처리 소성하여 형성되는 것인데, 후면전극 페이스트를 알루미늄 페이스트로 사용할 경우 후면전계층은 알루미늄과 실리콘이 용융된 믹스쳐(mixture)로 이루어질 수 있다.
본 발명의 태양전지 및 그 제조방법에 따르면, 기존의 방법에 의해 형성되는 선택적 에미터를 포함하는 실리콘 태양전지에 비하여 단락전류, 개방전압, FF값이 개선되어 우수한 광전변환율을 가지는 선택적 에미터를 포함하고 초박형으로 구성될 수 있는 태양전지를 제공할 수 있다.
본 발명의 태양전지 및 제조방법에 의하면 기존의 공정을 이용하면서도 초박형 실리콘 웨이퍼 기판에 선택적 에미터를 형성할 수 있으며 저온에서 처리될 수 있어 고품질 신뢰성이 유지되는 고효율 실리콘 태양전지를 제공할 수 있다.
또한 공정개선을 통해 경제적인 생산 비용과 생산시간으로 초박형 태양전지를 양산할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 에미터를 가지는 실리콘 태양전지의 제조방법을 단계적으로 나타난 단면도이다.
먼저 p형 실리콘 기판(1)에 n형 반도체 불순물로 도핑하여 기판 표면에 n형 에미터층(2)을 형성한다.
도 1에는 도시되어 있지 않으나 n형 반도체 불순물은 기판의 전면과 후면을 물론 양측면에도 도핑된다. 후에 에지 아이솔레이션 공정을 통해 측면의 도핑층은 제거하므로 도 1에는 전면과 후면의 n형 도핑층만을 도시하였다.
n형 에미터층(2)은 p형 실리콘 기판과 계면에서 pn 접합을 이룬다.
p형 실리콘 기판(1)의 후면에 형성된 n형 에미터층은 후에 제거될 것이고 에미터로 기능하지 않을 것이므로 구분하여 n형 반도체 불순물 도핑층으로 정의한다.
n형 에미터층의 형성은 일반적으로 공지된 반도체 불순물의 증착공정을 이용할 수 있다.
다음 과정으로 도 2에서는 기판(1)의 전면에 형성된 n형 에미터층(2) 위에 반사방지막(3)을 형성한다.
도 2에서는 단일층의 반사방지막(3)을 도시하였으나, 이에 제한되지 않고 복수개의 층으로 반사방지막을 형성할 수 있다. 반사방지막을 구성하는 물질은 특별히 제한되지 않으나 수광된 빛이 다시 외부로 빠져나가지 못하도록 하는 물질로 구성될 수 있으며, 바람직하게는 실리콘 산화막, 실리콘 질화막, 또는 이들의 혼합막으로 구성될 수 있다.
반사방지막을 구성하는 물질은 구체적으로 절연물질로서, 예를 들어, SiNx single layer, SiNx/SiON 또는 SiNx/SiOx 와 같은 두개 층을 이용하거나, SiOx/SiNx/SiOx 와 같은 세개 층으로 구성될 수 있으나 반드시 이에 제한되지는 않 는다. 상기 반사방지막(3)은 태양전지의 반사율을 최소화하는 기능을 할 뿐만 아니라, 패시베이션층의 기능도 수행한다.
도 2에서 반사방지막(3)을 형성한 후 p형 실리콘 기판(1)의 후면에 형성된 n형 반도체 불순물 도핑층(2)을 제거하는 과정을 거친다.
바람직하게는 n형 반도체 불순물 도핑층(2)의 두께만큼 제거하는 것이 좋지만 공정상 혹은 기술상의 문제로 n형 반도체 불순물 도핑층(2)의 두께 이상의 두께로 제거하는 것이 좋다.
n형 반도체 불순물 도핑층(2)을 제거하는 방법은 공지된 방법일 수 있으며, 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 등이 사용될 수 있다.
본 발명의 일 실시예에 따르면 p형 실리콘 기판의 두께는 100 내지 180㎛의 초박형을 사용할 수 있고 바람직하게는 150㎛을 사용하므로, 기판의 기계적 파손 방지를 위하여 상기 기판 후면의 n형 반도체 불순물 도핑층의 제거는 기계적 식각방법보다는 화학적 식각법을 사용하는 것이 좋다. 즉, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법 등이 이용될 수 있다.
이렇듯 p형 기판(1)의 후면에서 n형 불순물 도핑층을 제거하고 난 태양전지의 단면도는 도 3과 같다.
도 3의 p형 실리콘 기판(1)의 두께는 종전의 두께보다 더 얇아졌음은 물론이다. 따라서 초박형의 태양전지 셀의 제조가 가능해진다.
다음으로 도 4에서는 p형 실리콘 기판(1)의 전면부에 전면 전극(4)을 형성하는 과정을 도시하였다.
전면전극(4)의 형성은 일반적인 공지의 전극 형성방법을 이용할 수 있으므로 은(Ag) 페이스트와 같은 전면전극 페이스트를 기판의 반사방지막 위에 패터닝하여 도포한다. 다음으로 열소성 과정을 거쳐 전면전극(4)의 일부가 반사방지막을 뚫고 n형 에미터층(2)에 접촉, 연결되도록 한다.
전면전극의 열소성 온도는 일반적으로 700℃ 내지 850℃이지만 본 발명에서와 같이 100㎛ 내지 180㎛의 초박형 실리콘 웨이퍼 기판을 사용하는 경우에는 후면에 형성된 n형 반도체 불순물 도핑층이 제거되는 과정을 거치므로 더욱 초박형 태양전지가 되므로 전극 형성을 위한 온도가 더 낮게 처리될 수 있다. 바람직하게는 600℃ 내지 750℃의 공정에서도 전면전극이 형성될 수 있다.
다음으로 도 5에서와 같이 p형 실리콘 기판(1)의 후면에 후면전극(5)을 형성한다.
후면전극(5) 역시 공지의 전극 형성 방법을 사용하는데, 상기 도 4의 전면전극(4) 형성공정과 동시에 또는 다른 시간에 형성할 수 있다.
동시에 형성하는 것은 각각 전면전극(4)과 후면전극(5)을 이루는 페이스트를 도포한 후 함께 열소성하여 전극을 완성하는 것을 의미한다.
후면전극(5)은 직접 프린팅법, 스크린 프린팅법, 도금법, 코팅법 등의 공지된 방법으로 형성될 수 있다.
페이스트 도포법을 이용하는 경우 후면전극(5)의 형성과정은 알루미늄(Al) 페이스트 또는 알루미늄 은(AlAg) 합금 페이스트 등을 도포하고 열 소성하는 공정으로 이루어진다.
상기 열 소정 공정을 거친 본 발명의 일 실시예에 따른 태양전지는 도 6에서 보듯이, 보상(compensate)되어 p형 실리콘 웨이퍼(1)의 후면 상에 p형 반도체 불순물의 고농도 도핑층으로서 후면전계층(6)이 형성된다. 후면전계층(6)은 p형 불순물이 고농도로 도핑된 층이어서 수광된 빛에 의행 분리되어 이동하는 전자-정공쌍이 더욱 분리되도록 유도하고 이로 인해 재결합되지 않도록 기능하므로 태양전지의 고효율에 이바지할 수 있다.
상기 과정은 p형 기판의 표면이 평탄한 것을 가정하여 설명하였으나, 상기 과정을 거치기 전에 p형 실리콘 기판(1)의 표면은 텍스처링 공정을 통해 요철구조를 가질 수 있다.
텍스처링의 공정은 공지된 습식화학에칭법, 건식화학에칭법, 전기화학에칭법, 기계적에칭법 등이 모두 이용될 수 있다. 본 발명의 일 실시예에서 사용되는 기판은 두께가 매우 얇은 초박형이므로 텍스처링 공정 역시 기계적 에칭법보다는 화학적 에칭법을 사용하는 것이 기판의 손상이나 결함을 방지할 수 있다.
이러한 공정을 거쳐 기판의 전면 또는 전,후면 모두 요철구조를 가지게 된 p형 실리콘 기판(1)으로 제조된 태양전지 셀 구조는 도 7과 도 8에 도시하였다.
도 7은 p형 실리콘 기판(1)의 전면과 후면 모두 텍스처링하여 요철을 가지는 것인데, 기판 후면에 형성되는 n형 반도체 불순물 도핑층을 제거하는 과정에서 기판 후면부의 요철의 크기가 기판 전면부의 요철의 크기보다 작아진 것을 나타낸다.
n형 반도체 불순물 도핑층을 제거하는 과정에서 기판 후면부의 요철은 크기 뿐만 아니라 요철의 빈도수, 높이, 예리한 정도(sharpness) 등의 특성이 전면부의 요철보다 작게 나타날 수 있다.
도 8은 상기 p형 기판에서 n형 반도체 불순물 도핑층을 제거하는 과정에서 완전히 요철이 제거되어 후면이 평평한 형태를 가지는 태양전지 셀을 나타낸 것이다.
도 7과 도 8과 같이 기판에 요철을 포함하는 태양전지 셀의 경우에도 마찬가지로 후면전극(5)을 형성하고 열 소성하는 과정에서 p형 실리콘 기판(1)의 후면과 후면전극(5)의 계면에는 후면전계층이 형성될 수 있음은 물론이다(도면 미도시).
본 발명의 다른 실리태양으로서 선택적 에미터층을 포함하는 태양전지의 제조방법은 다음과 같다.
불순물 농도를 달리하여 구성되는 선택적 에미터층의 일반적인 제조방법을 설명하면, 우선 실리콘 웨이퍼의 표면에 포토리소그래피공정으로 산화막 패턴을 형성한 후 불순물을 주입하여 고농도의 불순물 층을 형성하는 과정, 산화막을 제거하고 저농도의 불순물 층을 형성하는 과정, 전면부에 반사방지막을 도포하는 과정, 전면의 고농도 불순물 영역과 후면에 전극을 형성하는 과정 등을 거친다.
이들 태양전지셀에서 후면의 전극과 기판 사이에는 후면전계층이 형성되는 과정을 추가로 더 진행하여, 전자와 정공의 재결합이 방지되고 누설 전류를 줄이며 좋은 오믹 컨택성을 가지는 태양전지의 후면전계 효과를 가질 수 있다.
그러나, 이러한 종래 결정질 실리콘 태양전지의 선택적 에미터 제조방법은 200㎛ 이상의 두꺼운 실리콘 웨이퍼 기판에서 적용된 것이므로 고온의 열처리 과정으로 진행되고 후면에 형성된 에미터층과 동일한 반도체 불순물의 도핑층으로 인하여 그 위에 형성되는 후면전계층의 후면전계 효과를 떨어뜨려 개방전압과 F.F를 떨어뜨린다. 따라서 본 발명은 초박형 실리콘 웨이퍼 기판에 형성되는 선택적 에미터 형성공정과 이를 포함하는 태양전지의 제조방법에 있어서, 상기 이러한 고온 과정으로 인한 기판 퀄리티의 저하와 후면전계 효과의 문제점을 개선시키기 위하여 다음과 같은 공정을 제시한 것이다.
도 9 내지 도 17은 본 발명의 일 실시예에 따른 선택적 에미터를 가지는 실리콘 태양전지의 제조방법을 단계적으로 나타낸 단면도이다.
먼저 도 9에서는 p형 반도체 불순물로 도핑된 p형 실리콘 웨이퍼 기판(10) 위에 실리콘 산화막(20)을 형성한다.
실리콘 산화막은 대기압 화학기상증착법(Atmosphere Pressure Chemical Vapor Deposition, APCVD), 저압 화학기상증착법(Low Pressure Chemical Vapor Deposition, LPCVD), 플라즈마 강화 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)스퍼터 증착법, 전자빔 증착법 중 어느 하나의 방법으로 형성될 수 있고 특별히 제한되지 않으나, PECVD 공정이 바람직하다.
실리콘 웨이퍼 기판의 도핑 도전형은 n형일 수 있으며, 실리콘 산화막은 이산화실리콘이 바람직하다. 이때 실리콘 웨이퍼 기판은 산 또는 알칼리에 의해 화학적으로 에칭되어 요철구조를 가질 수 있다.
그러나 이러한 텍스쳐링 방법은 상기 습식화학에칭 이외에도 레이저 조사 공 정 등과 같은 기계적에칭법, 반응이온성식각(RIE) 공정을 비롯한 건식화학식각공정에 의할 수 있다.
다음으로 도 10에서는 상기 적층된 실리콘 산화막(20)에 개구부(25)를 형성한다.
상기 개구부는 포토레지스트를 패터닝하여 감광, 노광하는 포토리소그래피법을 이용할 수도 있고, 에칭 페이스트를 사용하여 식각해낼 수도 있다. 초박형의 실리콘 웨이퍼 기판에 적용하는 공정이므로 레이저 스크라이빙과 같은 기계적 식각은 지양된다.
다음으로 도 11은 태양전지 셀에 n형 반도체 불순물을 열확산하여 개구부를 통해 p형 실리콘 기판(10)에 고농도의 n형 불순물을 도핑시킨 영역(30)과 함께 하부 기판에도 n형 불순물로 도핑된 층(35)이 형성된 구조를 나타낸다. 도 11에는 도시되지 않았으나 기판(10)의 측면부에도 이러한 n형 불순물 도핑영역이 형성될 수 있다.
상기 n형 불순물이 고농도로 도핑된 영역(30)과 p형 실리콘 웨이퍼 기판의 경계면은 pn 접합계면을 이루게 된다.
n형 반도체 불순물은 5족 원소 물질을 포함하는 확산소스이면 족할 것이지만, 특히 인(P)물질을 포함하는 포스포러스 옥시클로라이드(Phosphorous Oxychloride, POCl3) 의 도펀트 가스일 수 있다.
다음의 과정으로 개구부가 패터닝된 실리콘 산화막(20)을 제거하면 도 12와 같은 구조가 된다. 이러한 태양전지셀에 n형 반도체 불순물을 다시 한번 열확산하여 도 13과 같이 실리콘 기판 전면부에 저농도의 n형 불순물 영역(40)을 형성한다.
도 13을 참조하면 두번에 걸친 이중 n형 불순물 도핑에 의해 고농도의 n형 불순물 영역(30)과 기판 후면에 형성된 n형 불순물 도핑층(35)의 n형 도핑 농도는 더 고농도로 유지될 것이다.
도 11과 도 13의 과정에서 수행되는 n형 불순물의 열확산 공정은 각각 n형 불순물 농도를 달리할 뿐만 아니라 열확산에 필요한 열처리온도와 공정 시간에 차이를 두어 실리콘 기판 웨이퍼 상에 원하는 깊이로 고농도 n형 불순물 영역(30)과 저농도 n형 불순물 영역(40)을 형성할 수 있다.
도 14는 상기 고농도의 n형 불순물 영역(30)과 저농도의 n형 불순물 영역(40)으로 이루어진 선택적 에미터층 상에 반사방지막(50)을 형성한 구조이다.
상기 반사방지막을 구성하는 물질을 절연물질로서, 예를 들어, SiNx single layer, SiNx/SiON 또는 SiNx/SiOx 와 같은 두개 층을 이용하거나, SiOx/SiNx/SiOx 와 같은 세개 층으로 구성될 수 있으나 반드시 이에 제한되지는 않는다. 상기 반사방지막(50)은 태양전지의 반사율을 최소화하는 기능을 할 뿐만 아니라, 패시베이션층의 기능도 수행한다.
도 14에서 적층되는 반사방지막은 하나의 실시형태로서 예시하는 것이고 경우에 따라서는 도 15의 과정이 수행된 이후에 형성될 수 있음은 물론이다.
도 15는 선택적 에미터를 포함하는 태양전지의 형성과정에서 실리콘 기판(10)의 후면에 형성된 n형 반도체 불순물 도핑층(35)을 제거한 것이다.
상기 n형 반도체 불순물 도핑층(35)은 선택적 에미터를 형성하는 과정에서 비교적 고농도로 기판의 후면에 형성되므로 이를 제거하는 과정은 본 발명에서 필수적이다.
상기 n형 반도체 불순물 도핑층(35)을 제거하면 후에 태양전지의 기판 후면에 형성될 후면전계층과 실리콘 기판과의 접촉을 용이하게 하고 극대화하므로 전자-정공쌍의 재결합을 방지하는 후면전계 효과가 극대화 될 수 있다. 또한 기판의 후면을 평평하게 평탄화하므로 개방전압(Voc)증가 효과를 기대할 수도 있게된다.
본 발명의 일 실시예에 따르면 p형 실리콘 기판(10)의 후면에 형성되는 n형 반도체 불순물 도핑층(35)은 인(P), 비소(As), 안티모니(Sb) 등의 5족 원소들을 포함하는데, 이 단계에서 완전히 제거되므로 기판의 후면에 접촉하는 후면전계층과 후면전극에서는 상기 5족 원소들이 존재하지 않게 된다.
본 발명의 일 실시예에서 제거되는 n형 반도체 불순물 도핑층(35)의 두께는 전면에 형성된 n형 반도체 불순물 도핑층, 즉 선택적 에미터(30,40)의 두께와 같거나 더 두꺼울 수 있다.
상기 과정을 통해 실리콘 기판의 전면부에 형성되는 선택적 에미터층의 두께는 특별히 제한되지 않지만 고농도 도핑 영역(40)은 전면부로부터 0.2 내지 3.0 ㎛이고, 저농도 도핑 영역(40)은 전면부로부터 0.1 내지 0.5 ㎛일 수 있다. 따라서, 후면의 실리콘 기판에서 제거되는 n형 반도체 불순물 도핑층의 두께는 형성 공정이나 n형 반도체 불순물의 도핑농도에 따라서 후면에 증착되는 n형 불순물 도핑층의 두께로서 최소 0.1 내지 최대 3.5 ㎛ 이상의 두께일 수 있다. 바람직하게는 후면의 실리콘 기판층에서 n형 반도체 불순물이 검출되지 않을 정도의 두께로 제거될 수 있다.
p형 실리콘 기판(10)의 후면에 형성되는 n형 반도체 불순물 도핑층(35)은 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 등의 공정에 의해 제거될 수 있으며, 바람직하게는 습식 에천트 또는 플라즈마와 같은 건식 에천트를 이용한 에칭법이 사용될 수 있다.
에칭법에 의해 n형 반도체 불순물 도핑층(35)이 제거되는 속도는 도핑된 불순물의 농도에 따라 식각속도가 변화될 수 있으며, 그렇지 않고 균일한 식각속도에 의해 제거될 수도 있다.
식각속도가 변화되도록 에칭하는 경우의 습식 에천트는 질산(HNO3), 불산(HF), 아세트산(CH3COOH) 및 물(H2O)이 10:0.1~0.01:1~3:5~10의 부피비로 혼합된 조성물을 사용할 수 있다. 이러한 조성을 갖는 선택적 습식 에천트는 불순물의 도핑 농도가 높을수록 빠르게 제거할 수 있다. 기판 후면에 형성된 n형 반도체 불순물 도핑층(35)은 외부 표면일수록 불순물 도핑 농도가 높아질수 있으므로 상기 습식 에천트를 사용하여 표면의 고농도로 도핑된 영역에서는 0.08 ~ 0.12㎛/sec의 식각율로 제거한다.
어느 정도 표면의 고농도 도핑된 영역의 두께만큼 제거되면 0.01 ~ 0.03㎛/sec의 느린 식각 속도로 완전하게 n형 반도체 불순물 도핑층(35)을 제거한다. 특 별히 제한되지 않지만 n형 반도체 불순물 도핑층(35)을 제거하기 위한 식각공정을 수행하는 초반 3초 정도까지는 고속의 식각율로 제거하고 그 후에는 저속의 식각율로 제거할 수 있다.
도 16은 태양전지의 기판 전면부와 후면부에 전극을 형성하기 위해 전면전극 페이스트(60)와 후면전극 페이스트(70)를 프린팅하여 형성한 구조를 나타낸다.
전면전극 페이스트(60)는 선택적 에미터의 상부에 직접 프린팅법 또는 스크린 프린팅법 등의 방법으로 패터닝되어 형성된다.
이들 전극 페이스트는 동시 또는 이시에 열소성되어 태양전지 기판을 향하여 침투된다. 상기 전극 형성을 위한 열처리 온도는 일반적으로 700℃ 내지 850℃이지만 본 발명에서와 같이 100㎛ 내지 180㎛의 초박형 실리콘 웨이퍼 기판을 사용하는 경우에는 후면에 형성된 n형 반도체 불순물 도핑층이 제거되는 과정을 거치므로 전극 형성을 위한 온도가 더 낮게 처리될 수 있다.
바람직하게는 600℃ 내지 750℃의 공정에서 co-firing하여 전극을 형성할 수 있다.
본 발명의 일 실시예에 따른 태양전지의 제조방법에 의해 완성된 태양전지는 도 17에 도시하였다.
도 17을 참조하면 열 소성 처리를 통해 전면전극 페이스트(60)가 반사방지막(50)을 침투하여 선택적 에미터의 고농도 불순물 영역(30)과 접촉된다.
한편 실리콘 웨이퍼 기판(10)의 후면에 프린팅된 후면전극 페이스트(70)는 알루미늄 페이스트 또는 알루미늄 은 합금 페이스트 등일 수 있는데, 열 소성 공정 을 통해 보상(compensate)되어 p형 실리콘 웨이퍼(10)의 후면 상에는 p형 반도체 불순물의 고농도 도핑층으로서 후면전계층(80)이 형성된다. 본 발명의 일 실시형태에 따르면 기판 후면의 고농도 n형 불순물 도핑층(35)이 제거되고 평탄화되었으므로 후면전계층의 후면전계 효과가 극대화될 수 있으며,아울러 개방전압이 증가될 것으로 기대된다.
도 18은 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법의 공정을 나타낸 흐름도이다. 이에 대한 구체적인 설명은 상술하였으므로 각 단계별 설명은 생략하기로 한다.
도 18을 참조하면 이러한 실시태양은 하나의 일례일 뿐으로서 반드시 이에 제한되지는 않는다. 따라서, S160 에서의 반사방지막형성과 S170 에서의 기판 후면에 형성된 n형 불순물 도핑층의 제거 과정은 서로 순서에 구속되지 아니한다.
마찬가지로 S180 에서의 전면 전극과 후면 전극의 페이스트 프린팅 후 S190 에서의 열소성 과정은 이러한 단계의 순서에 구속되지 않는다.
(실험예)
본 발명의 태양전지의 제조방법에 따른 실험예는 다음과 같다. 즉, 다음의 표에서와 같이 실험조건을 달리하여 본 발명에 따른 방법으로 제조된 초박형 태양전지셀과 종래 기술에 따라 제조된 일반적인 두께를 가진 태양전지셀을 제조하여 그 효율성을 측정하였다.
(표 1)
| 실험조건 | 비교예 | 실시예 | ||||
| 1. Thick wafer (두께 ~220㎛) |
2. Thick wafer (두께 ~220㎛) |
3. Thin wafer (두께 ~140㎛) |
4. Thin wafer (두께 ~140㎛) |
5. Thin wafer (두께 ~140㎛) |
6. Thin wafer (두께 ~140㎛) |
|
| 전면부 | Acid Etching |
Acid Etching |
Acid Etching | Acid Etching | Acid Etching | Acid Etching |
| 에미터 도핑 | homogeneous | selective | homogeneous | selective | homogeneous | selective |
| 전면패터닝 방법(개구부형성) | 없음 | 에칭 페이스트 |
없음 | 에칭 페이스트 |
없음 | 에칭 페이스트 |
| 전면 반사방지층 |
SiNx 층 | SiNx 층 | SiNx 층 | SiNx 층 | SiNx 층 | SiNx 층 |
| 후면 n++ 에미터 제거여부 |
제거안함 | 제거안함 | 제거안함 | 제거안함 | 제거안함 | 제거함 |
| Ag & Al 전극 형성방법 |
프린팅법 | 프린팅법 | 프린팅법 | 프린팅법 | 프린팅법 | 프린팅법 |
상기 표 1에서의 실험조건을 살펴보면, 본 발명에 따른 태양전지의 제조공정에서 실리콘 웨이퍼 기판의 두께는 140㎛ 로서 초박형이다.
비교예에서는 1 및 2 비교예가 일반적인 태양전지의 두께인 220㎛ 를 가지고, 나머지 비교예 3 및 4의 태양전지가 초박형의 두께를 가진다.
비교예 1과 2는 220㎛ 두께의 기판에 각각 단일한 에미터층과 선택적 에미터층을 형성한 태양전지이다.
비교예 1과 2는 본 발명의 실시예와 같이 실리콘 웨이퍼 기판의 두께가 140㎛ 로서 초박형 태양전지로서 각각 단일한 에미터층과 선택적 에미터층을 포함한 태양전지이다.
본 발명의 실시예 5와 6 역시 실리콘 웨이퍼 기판의 두께가 140㎛ 로서 초박형 태양전지인데 실시예 5는 단일한 에미터층을 가지고 실시예 6은 선택적 에미터 층을 가지되 기판 후면에 형성된 n++ 에미터층은 상기 실험군 중에서 실시예 6만이 제거하였다.
상기 비교예와 본 발명에 따른 실시예는 모두 전면 기판의 표면을 산으로 에칭하여 텍스처링 구조를 가지도록 고안되었다.
모든 실험조건에서 전면에 반사방지막이 적층되었으며, 나머지 공정에 대한 실험조건에는 큰 차이가 없음을 알 수 있다.
상기 전면 태양전지 기판에 개구부를 패터닝하는 방법은 단일한 에미터층을 가지는 태양전지 실험군에는 해당하지 않으며 선택적 에미터층을 가지는 실험군에만 필요한 공정이다. 선택적 에미터층을 가지는 실험군에서 개구부를 형성하는 공정상의 차이는 없다.
이러한 실시를 통해 제조된 태양전지의 효율성 및 신뢰도에 영향을 미치는 파라미터인 단락전류Isc, 개방전압 Voc, FF(fill factor)값 역시 측정되었다.
상기 표 1의 조건으로 실험하여 제도된 태양전지의 실험 결과는 다음의 표 2와 같다.
(표 2)
| Cell parameter |
비교예 | 실시예 | ||||
| 1. FZ mono Thick wafer (두께 ~220 ㎛) |
2. FZ mono Thick wafer (두께 ~220 ㎛) |
3. FZ mono Thin wafer (두께 ~140 ㎛) |
4. FZ mono Thin wafer (두께 ~140 ㎛) |
5. CZ mono Thin wafer (두께 ~140 ㎛) |
6. CZ mono Thin wafer (두께 ~140 ㎛) |
|
| Jsc(mA) | 33.8 | 34.59 | 33.75 | 34.20 | 33.4 | 34.87 |
| Voc(V) | 0.621 | 0.631 | 0.615 | 0.619 | 0.609 | 0.628 |
| Fill Factor(%) | 77.70 | 78.0 | 77.40 | 76.8 | 79.13 | 78.38 |
| Efficiency (%) |
16.34 | 17.02 | 16.1 | 16.3 | 16.1 | 17.2 |
특히 실험 결과표에서 효율성을 살펴보면 선택적 에미터를 형성한 비교예 2 및 실험예 6의 효율이 비교적 높았음을 알 수 있다.
비교예 1과 2를 대비하여 알 수 있듯이, Thick wafer에 대해서는 후면에 형성된 n++ 에미터층을 제거하지 않아도 선택적 에미터층의 기술 적용으로 인해 셀 효율이 크게 증가했다. 그러나, 비교예 3과 4를 대비하여 보면 Thin wafer에서는 후면에 형성된 n++ 에미터층을 제거하지 않았을 때에 선택적 에미터 기술 적용의 효과가 미미함을 확인할 수 있다.
따라서, Thin wafer에 대해서는 실시예 5와 6의 비교에서 알 수 있듯이, 본 발명에서 제안한 후면 n++ 에미터층을 제거한 공정을 실시하였을 때 선택적 에미터 기술 적용의 효과가 커짐을 확인할 수 있다.
즉, 실험예 6의 효율성이 17.2%로서 가장 우수하였음을 알 수 있는데, 이는 다른 실험조건과 달리 후면 기판에 형성되는 n++형 에미터층을 제거하여 단락전류와 개방전압이 각각 34.87mA와 0.628V로 상대적으로 다른 데이터들에 비하여 높게됨에 따라 전체 광전변환율이 높아진 것으로 추정된다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
도 1 내지 도 6은 본 발명의 일 실시예에 따른 에미터를 가지는 실리콘 태양전지의 제조방법을 단계적으로 나타난 단면도이다.
도 7 및 도 8은 본 발명의 다른 실시예에 따른 실리콘 태양전지의 제조방법으로 제조된 태양전지의 단면도이다.
도 9 내지 도 17은 본 발명의 일 실시예에 따른 선택적 에미터를 가지는 실리콘 태양전지의 제조방법을 단계적으로 나타낸 단면도이다.
도 18은 본 발명의 일 실시예에 따른 실리콘 태양전지의 제조방법의 공정을 나타낸 흐름도이다.
{도면의 주요부분에 대한 부호의 설명}
1,10 : p형 실리콘 반도체 기판 2 : 에미터층
3, 20 : 실리콘산화막층 25 : 개구부
30 : n형 제 2 영역 35 : n형 반도체 불순물 도핑층
40 : n형 제 1 영역 50 : 반사방지막
4, 60 : 전면전극 70 : Al 페이스트 프린팅 영역
5, 75 : 후면전극 6, 80 : 후면전계(BSF)층
Claims (27)
- 제 1 도전형 실리콘 기판에 제 1 도전형과 반대되는 제 2 도전형의 불순물을 도핑하여 상기 실리콘 기판의 후면에 제 2 도전형 반도체 불순물층을 형성하고 상기 실리콘 기판의 전면에 에미터층을 형성하는 단계;상기 에미터층 상에 반사방지막을 형성하는 단계;상기 실리콘 기판의 후면을 상기 제 2 도전형 반도체 불순물 도핑층과 동일한 두께 또는 상기 제2 도전형 반도체 불순물 도핑층보다 두꺼운 두께로 제거하여 상기 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계;상기 반사방지막 상에 전면전극을 형성하는 단계; 및상기 제 2 도전형 반도체 불순물 도핑층이 제거된 상기 실리콘 기판의 후면에 후면전극을 형성하는 단계를 포함하는 태양전지의 제조방법.
- 제 1항에 있어서,상기 전면전극을 형성하는 단계는,전면전극 페이스트를 패터닝하여 도포하고 열처리하여 상기 에미터층에 연결하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 1항에 있어서,상기 후면전극을 형성하는 단계는,기판의 후면에 후면전극 페이스트를 도포하고 열처리하여 상기 기판의 후면에 후면전계층을 형성하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 2항 또는 제 3항에 있어서,상기 열처리 과정은 동시에 수행하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 1항에 있어서,상기 전면전극과 후면전극을 형성하는 단계는,전면전극 페이스트와 후면전극 페이스트를 도포하고 동시(同時) 또는 이시(異時)에 600℃ 내지 750℃로 열처리하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 1항에 있어서,상기 실리콘 기판을 텍스처링(texturing)하여 기판의 전면 또는 전면 및 후면에 요철을 형성하는 단계를 더 추가하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 6항에 있어서,상기 기판의 후면에 형성되는 요철은, 기판 후면에 형성되는 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계에서 작아지거나 제거되는 것을 특징으로 하는 태양전지의 제조방법.
- 삭제
- 제 1항에 있어서,상기 에미터층은, 상기 제 2 도전형 반도체 불순물이 제 1 농도를 갖는 제 1 영역과 상기 제 1 농도보다 더 높은 농도를 갖는 제 2 영역을 갖는 것을 특징으로 하는 태양전지의 제조방법.
- 제 9항에 있어서,상기 에미터층은,실리콘 기판의 전면에 마스크층을 형성하고 소정의 개구부를 형성하는 단계;상기 개구부를 통해 상기 제 2 영역을 형성하는 단계; 및상기 마스크층을 제거하고 상기 제 1 영역을 형성하는 단계를 포함하여 형성하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 10항에 있어서,상기 마스크층은 실리콘 산화막인 것을 특징으로 하는 태양전지의 제조방법.
- 삭제
- 제 10항에 있어서,상기 마스크층에 소정의 개구부를 형성하는 단계는 소정의 영역에 에칭페이스트를 도포하여 식각하는 것을 특징으로 하는 태양전지의 제조방법.
- 삭제
- 제 10항에 있어서,상기 제 2 영역 및 제 1 영역을 형성하는 단계는, 제 2 도전형 반도체 불순 물의 도핑 농도를 달리하여 800℃ 내지 950℃의 온도에서 20분 내지 100분간 열확산하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 10항에 있어서,상기 제 2 영역을 형성하는 단계는 상기 제 1영역을 형성하는 단계보다 제 2 도전형 반도체 불순물의 열확산 공정의 온도 및 시간이 더 큰 것을 특징으로 하는 태양전지의 제조방법.
- 제 1항에 있어서,상기 기판의 후면부에 형성된 제 2 도전형 반도체 불순물 도핑층을 제거하는 단계는 광학적 스크라이빙법, 기계적 스크라이빙법, 플라즈마 이용 에칭법, 습식에칭법, 건식 에칭법, 리프트 오프(lift-off)법, 와이어 마스크(wire mask)법 중 어느 하나의 방법으로 제거하는 것을 특징으로 하는 태양전지의 제조방법.
- 제 1항에 있어서,상기 제 1 도전형 실리콘 웨이퍼 기판의 두께는 100㎛ 내지 180㎛인 것을 특징으로 하는 태양전지의 제조방법.
- 제 1 도전형 실리콘 기판의 전면부에 형성된 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물을 갖는 에미터층;상기 에미터층 위에 형성되는 반사방지막;상기 반사방지막을 통과해 상기 에미터층에 접촉하는 전면전극;상기 제 1 도전형 실리콘 기판의 후면부에 형성되고, 제 1 도전형과 동일한 도전형의 제 1 도전형 반도체 불순물이 상기 기판의 도핑농도보다 고농도로 도핑된 것으로서, 제 2 도전형 반도체 불순물이 존재하지 않는 후면전계층; 및상기 후면전계층 위에 형성된 후면전극을 포함하고,상기 실리콘 기판의 표면은 텍스처링된 요철구조이고 상기 실리콘 기판의 전면에 형성된 요철보다 상기 실리콘 기판의 후면에 형성된 요철이 더 작거나, 혹은 상기 실리콘 기판의 전면은 텍스처링된 요철구조이고 상기 실리콘 기판의 후면은 평평한 것을 특징으로 하는 태양전지.
- 제 19항에 있어서,상기 제 1 도전형 실리콘 기판의 두께는 80㎛ 내지 150㎛인 것을 특징으로 하는 태양전지.
- 제 19항에 있어서,상기 에미터층은 제 2 도전형 반도체 불순물이 제 1 농도를 갖는 제 1 영역과 상기 제 1 농도보다 더 높은 농도를 갖는 제 2 영역으로 이루어지는 것을 특징으로 하는 태양전지.
- 제 21항에 있어서,상기 제 1 영역은 상기 제 2 영역보다 제 2 도전형 반도체 불순물의 도핑 깊이가 얇은 것을 특징으로 하는 태양전지.
- 제 21항에 있어서,상기 에미터층의 제 2 영역에 전면전극이 접촉하는 것을 특징으로 하는 태양전지.
- 제 19항에 있어서,상기 반사방지막은 실리콘 산화막 및 실리콘 질화막 중 적어도 하나를 포함하는 것을 특징으로 하는 태양전지.
- 제 19항에 있어서,상기 반사방지막은 적어도 두 층 이상으로 이루어진 것을 특징으로 하는 태양전지.
- 삭제
- 제 19항에 있어서,상기 후면전계층은 인(P) 또는 인이 포함된 물질이 포함되지 않은 것을 특징 으로 하는 태양전지.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090057155A KR101225978B1 (ko) | 2009-06-25 | 2009-06-25 | 태양전지 및 그 제조방법 |
| US12/572,724 US20100326504A1 (en) | 2009-06-25 | 2009-10-02 | Solar cell and fabrication method thereof |
| PCT/KR2009/006046 WO2010150948A1 (en) | 2009-06-25 | 2009-10-20 | Solar cell and fabrication method thereof |
| US14/490,338 US9583653B2 (en) | 2009-06-25 | 2014-09-18 | Solar cell and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090057155A KR101225978B1 (ko) | 2009-06-25 | 2009-06-25 | 태양전지 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100138565A KR20100138565A (ko) | 2010-12-31 |
| KR101225978B1 true KR101225978B1 (ko) | 2013-01-24 |
Family
ID=43379412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090057155A KR101225978B1 (ko) | 2009-06-25 | 2009-06-25 | 태양전지 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20100326504A1 (ko) |
| KR (1) | KR101225978B1 (ko) |
| WO (1) | WO2010150948A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8377734B2 (en) * | 2008-12-02 | 2013-02-19 | Mitsubishi Electric Corporation | Method for manufacturing solar battery cell |
| KR101154095B1 (ko) * | 2010-05-17 | 2012-06-11 | 주식회사 신성솔라에너지 | 태양 전지 및 그 제조 방법 |
| KR101714779B1 (ko) * | 2010-10-11 | 2017-03-09 | 엘지전자 주식회사 | 태양전지 및 이의 제조 방법 |
| KR101729304B1 (ko) * | 2010-12-21 | 2017-04-21 | 엘지전자 주식회사 | 태양 전지 및 그 제조 방법 |
| TWI453939B (zh) * | 2010-12-30 | 2014-09-21 | Au Optronics Corp | 太陽能電池及其製作方法 |
| US9153713B2 (en) | 2011-04-02 | 2015-10-06 | Csi Cells Co., Ltd | Solar cell modules and methods of manufacturing the same |
| US8916410B2 (en) * | 2011-05-27 | 2014-12-23 | Csi Cells Co., Ltd | Methods of manufacturing light to current converter devices |
| CN103000746A (zh) * | 2011-08-11 | 2013-03-27 | 吉富新能源科技(上海)有限公司 | 可提升基材型硅薄膜太阳能电池效率的激光退火处理背电极技术方法 |
| KR101969032B1 (ko) | 2011-09-07 | 2019-04-15 | 엘지전자 주식회사 | 태양전지 및 이의 제조방법 |
| US9202965B2 (en) * | 2011-12-16 | 2015-12-01 | Jusung Engineering Co., Ltd. | Method for manufacturing solar cell |
| JP2015519729A (ja) * | 2012-04-02 | 2015-07-09 | ヌソラ インコーポレイテッドｎｕｓｏｌａ Ｉｎｃ． | 光電変換素子及びその製造方法 |
| KR101406955B1 (ko) * | 2014-03-21 | 2014-06-17 | 에스티엑스 솔라주식회사 | 태양전지 및 그 제조방법 |
| KR101406950B1 (ko) * | 2014-03-21 | 2014-06-16 | 에스티엑스 솔라주식회사 | 태양전지 및 그 제조방법 |
| CN106784131A (zh) * | 2016-11-11 | 2017-05-31 | 揭阳中诚集团有限公司 | 基于n型硅片的太阳能电池片及其制备方法 |
| CN111952417A (zh) * | 2020-08-24 | 2020-11-17 | 晶科绿能(上海)管理有限公司 | 一种太阳能电池及其制备方法 |
| CN112186074A (zh) * | 2020-09-30 | 2021-01-05 | 浙江正泰太阳能科技有限公司 | 一种选择性发射极制备方法、太阳能电池及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928438A (en) * | 1995-10-05 | 1999-07-27 | Ebara Solar, Inc. | Structure and fabrication process for self-aligned locally deep-diffused emitter (SALDE) solar cell |
| JP2000332282A (ja) * | 1999-04-23 | 2000-11-30 | Hughes Electronics Corp | 光起電セル用の２層パッシベーション構造 |
| JP2006319335A (ja) * | 2005-05-12 | 2006-11-24 | General Electric Co <Ge> | 表面パシベーティッド光起電装置 |
| KR20090002947A (ko) * | 2007-07-05 | 2009-01-09 | 주성엔지니어링(주) | 탄소나노튜브층을 포함하는 결정질 실리콘 태양전지 및 그제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111027A (ja) * | 2000-09-29 | 2002-04-12 | Kyocera Corp | 太陽電池および太陽電池基板の粗面化方法 |
| US20050189013A1 (en) * | 2003-12-23 | 2005-09-01 | Oliver Hartley | Process for manufacturing photovoltaic cells |
| JP2009087957A (ja) * | 2005-12-28 | 2009-04-23 | Naoetsu Electronics Co Ltd | 太陽電池 |
| US20100294353A1 (en) * | 2009-05-21 | 2010-11-25 | E. I. Du Pont De Nemours And Company | Conductive paste for solar cell electrode |
-
2009
- 2009-06-25 KR KR1020090057155A patent/KR101225978B1/ko active IP Right Grant
- 2009-10-02 US US12/572,724 patent/US20100326504A1/en not_active Abandoned
- 2009-10-20 WO PCT/KR2009/006046 patent/WO2010150948A1/en active Application Filing
-
2014
- 2014-09-18 US US14/490,338 patent/US9583653B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928438A (en) * | 1995-10-05 | 1999-07-27 | Ebara Solar, Inc. | Structure and fabrication process for self-aligned locally deep-diffused emitter (SALDE) solar cell |
| JP2000332282A (ja) * | 1999-04-23 | 2000-11-30 | Hughes Electronics Corp | 光起電セル用の２層パッシベーション構造 |
| JP2006319335A (ja) * | 2005-05-12 | 2006-11-24 | General Electric Co <Ge> | 表面パシベーティッド光起電装置 |
| KR20090002947A (ko) * | 2007-07-05 | 2009-01-09 | 주성엔지니어링(주) | 탄소나노튜브층을 포함하는 결정질 실리콘 태양전지 및 그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150004742A1 (en) | 2015-01-01 |
| WO2010150948A1 (en) | 2010-12-29 |
| KR20100138565A (ko) | 2010-12-31 |
| US9583653B2 (en) | 2017-02-28 |
| US20100326504A1 (en) | 2010-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101225978B1 (ko) | 태양전지 및 그 제조방법 | |
| KR101139458B1 (ko) | 태양전지 및 그 제조방법 | |
| KR101144810B1 (ko) | 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법 | |
| KR101139459B1 (ko) | 태양전지 및 그 제조방법 | |
| US20150083215A1 (en) | Front contact solar cell with formed emitter | |
| JP5490231B2 (ja) | 太陽電池素子およびその製造方法ならびに太陽電池モジュール | |
| JP2008010746A (ja) | 太陽電池、および太陽電池の製造方法 | |
| KR20130007639A (ko) | 이면 전극형 태양전지 및 이면 전극형 태양전지의 제조방법 | |
| EP2538447B1 (en) | Solar cell and method for manufacturing the same | |
| KR102148427B1 (ko) | 광전소자 및 그 제조방법 | |
| KR101165915B1 (ko) | 태양전지의 제조방법 | |
| JP2014011246A (ja) | 太陽電池素子および太陽電池モジュール | |
| WO2013100085A1 (ja) | 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール | |
| KR101651485B1 (ko) | 태양전지 및 그 제조방법 | |
| US9214584B2 (en) | Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell | |
| KR101223021B1 (ko) | 태양전지의 제조방법 및 태양전지 | |
| KR101024322B1 (ko) | 태양전지용 웨이퍼 제조 방법, 그 방법으로 제조된 태양전지용 웨이퍼 및 이를 이용한 태양전지 제조 방법 | |
| JPH06252428A (ja) | 光電変換素子の製造方法 | |
| KR101181625B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101437162B1 (ko) | 플라즈마 표면 처리를 이용한 태양전지의 제조방법 | |
| KR20140093382A (ko) | 태양 전지의 제조 방법 | |
| JP2011018748A (ja) | 太陽電池セルの製造方法 | |
| KR101976421B1 (ko) | 태양전지 제조방법 | |
| KR102156059B1 (ko) | 태양 전지의 제조 방법 | |
| KR101162162B1 (ko) | 태양전지용 전극 페이스트, 이를 이용한 태양전지, 및 태양전지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171214 Year of fee payment: 6 |