KR101729304B1 - 태양 전지 및 그 제조 방법 - Google Patents

태양 전지 및 그 제조 방법 Download PDF

Info

Publication number
KR101729304B1
KR101729304B1 KR1020100131823A KR20100131823A KR101729304B1 KR 101729304 B1 KR101729304 B1 KR 101729304B1 KR 1020100131823 A KR1020100131823 A KR 1020100131823A KR 20100131823 A KR20100131823 A KR 20100131823A KR 101729304 B1 KR101729304 B1 KR 101729304B1
Authority
KR
South Korea
Prior art keywords
emitter
substrate
electrode
silicon oxide
forming
Prior art date
Application number
KR1020100131823A
Other languages
English (en)
Other versions
KR20120070314A (ko
Inventor
하정민
안준용
김진호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100131823A priority Critical patent/KR101729304B1/ko
Priority to US13/331,787 priority patent/US20120152338A1/en
Publication of KR20120070314A publication Critical patent/KR20120070314A/ko
Priority to US14/286,806 priority patent/US9029188B2/en
Priority to US14/691,396 priority patent/US9214593B2/en
Application granted granted Critical
Publication of KR101729304B1 publication Critical patent/KR101729304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

본 발명은 태양 전지의 제조 방법에 관한 것이다. 상기 태양 전지의 제조 방법의 한 예는 제1 도전성 타입을 갖는 기판의 제1 면에 이온 주입법으로 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터층을 형성하는 단계, 상기 에미터층을 선택적으로 식각하여 불순물 도핑 두께가 다른 제1 에미터 부분과 제2 에미터 부분을 형성하는 단계, 상기 제1 에미터 부분과 상기 제2 에미터 부분 위에 반사 방지부를 형성하는 단계, 그리고 상기 제2 에미터 부분과 연결되는 제1 전극과 상기 기판의 제1 면의 반대편에 위치하는 상기 기판의 제2 면과 연결되는 제2 전극을 형성하는 단계를 포함한다. 이로 인해, 선택적 에미터 구조를 형성하므로 에미터부 표면에서의 전하 손실이 감소되고 또한 전극으로의 전하 전송량이 증가하여, 태양 전지의 효율이 향상된다.

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 그 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지는 제1 도전성 타입을 갖는 기판, 이온 주입법과 식각법으로 형성되고 상기 기판의 제1 면 내에 위치하며 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖고 불순물 도핑 두께가 서로 상이한 제1 에미터 부분과 제2 에미터 부분을 구비한 에미터부, 상기 제2 에미터 부분과 연결되어 있는 제1 전극, 그리고 상기 기판의 상기 제1 면의 반대편에 위치한 상기 기판의 제2 면 위에 위치하는 제2 전극을 포함한다.
상기 특징에 따른 태양 전지는 상기 제2 에미터 부분 위에 존재하는 제1 실리콘 산화막을 더 포함할 수 있다.
상기 특징에 따른 태양 전지는 상기 제2 에미터 부분 및 상기 제1 전극과 연결되어 있는 제1 버스바와 상기 제2 전극과 연결되어 있고 상기 제1 버스바와 마주보게 위치하는 제2 버스바를 더 포함할 수 있다.
상기 특징에 따른 태양 전지는 상기 기판의 상기 제2 면과 상기 제2 바스바 사이에 위치하는 제2 실리콘 산화막을 더 포함할 수 있다.
상기 제1 및 제2 실리콘 산화막은 15㎚ 내지 30㎚의 두께를 가질 수 있다.
상기 특징에 따른 태양 전지는 상기 제2 에미터 부분 및 상기 제1 전극과 연결되어 있는 제1 버스바와 상기 제2 전극과 연결되어 있고 상기 제1 버스바와 마주보게 위치하는 제2 버스바를 더 포함할 수 있다.
상기 제2 버스바는 상기 기판의 상기 제2 면과 바로 접해 있을 수 있다.
상기 특징에 따른 태양 전지는 상기 제2 전극이 접하는 상기 기판의 상기 제2 면에 위치하는 전계부를 더 포함할 수 있다.
상기 특징에 따른 태양 전지는 상기 제1 에미터 부분 위에 위치하는 반사 방지부를 더 포함할 수 있다.
본 발명의 다른 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판의 제1 면에 이온 주입법으로 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터층을 형성하는 단계, 상기 에미터층을 선택적으로 식각하여 불순물 도핑 두께가 다른 제1 에미터 부분과 제2 에미터 부분을 형성하는 단계, 상기 제1 에미터 부분과 상기 제2 에미터 부분 위에 반사 방지부를 형성하는 단계, 그리고 상기 제2 에미터 부분과 연결되는 제1 전극과 상기 기판의 제1 면의 반대편에 위치하는 상기 기판의 제2 면과 연결되는 제2 전극을 형성하는 단계를 포함한다.
상기 특징에 따른 태양 전지의 제조 방법은 상기 에미터층을 형성한 다음, 상기 기판을 산소 분위기에서 열처리하여 상기 기판의 상기 제1 및 제2 면 위에 실리콘 산화막을 형성하는 단계를 더 포함할 수 있다.
상기 제1 및 제2 에미터 부분 형성 단계는 상기 기판의 상기 제1 면 위에 위치한 상기 실리콘 산화막도 함께 제거할 수 있다.
상기 특징에 따른 태양 전지의 제조 방법은 상기 에미터층을 형성한 다음, 상기 기판을 산소 분위기에서 열처리하여 상기 기판의 상기 제1 및 제2 면 위에 실리콘 산화막을 형성하는 단계, 그리고 상기 반사 방지부를 형성하기 전에, 상기 기판의 상기 제1 및 제2 면 위에 위치하는 상기 실리콘 산화막을 제거하는 단계를 더 포함할 수 있다.
상기 실리콘 산화막 제거 단계는 DHF(DI:HF) 용액을 이용하여 상기 실리콘 산화막을 제거할 수 있다.
이러한 특징에 따르면, 선택적 에미터 구조를 형성하므로, 에미터부 표면에서의 전하 손실이 감소되고 또한 전극으로의 전하 전송량은 증가한다. 이로 인해, 태양 전지의 효율이 향상된다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3g는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 도면이다.
도 4은 본 발명의 다른 실시예에 따른 태양 전지의 일부 사시도이다.
도 5는 도 4에 도시한 태양 전지를 V-V선을 따라 잘라 도시한 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 및 그 제어 방법에 대하여 설명한다.
먼저, 도 1 및 도 2를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.
도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(11)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)'라 함]에 위치한 에미터부(emitter region)(121), 에미터부(121) 위에 위치하는 반사 방지부(130), 에미터부(121) 위에 위치하는 전면 전극부(140), 입사면의 반대쪽 면인 기판(110)의 면[이하, '후면(back surface)'라 함]에 위치하는 후면 전계부 (back surface field region)(172), 그리고 후면 전계부(172) 위와 기판(110) 위에 위치하는 후면 전극부(150)를 구비한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘(silicon)과 같은 반도체로 이루어진 반도체 기판이다. 이때, 반도체는 다결정 실리콘 또는 단결정 실리콘과 같은 결정질 반도체이다.
기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑된다.
이러한 기판(110)의 전면은 텍스처링(texturing)되어 요철면인 텍스처링 표면(textured surface)을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 텍스처링 표면으로 도시하여 그 위에 위치하는 반사 방지부(130) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 전면 전체가 텍스처링 표면을 갖고 있으며, 이로 인해 기판(110)의 전면 위에 위치한 반사 방지부(130) 역시 요철면을 갖는다. 대안적인 예에서, 기판(110)의 전면뿐만 아니라 후면에도 텍스처링 표면을 가질 수 있다.
복수의 요철을 갖고 있는 텍스처링 표면에 의해, 기판(110)의 표면적이 증가하여 빛의 입사 면적이 증가하고 기판(110)에 의해 반사되는 빛의 양이 감소하므로, 기판(110)으로 입사되는 빛의 양이 증가한다.
에미터부(121)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 갖는 불순물부로서, 기판(110)의 전면에 위치한다. 이로 인해, 에미터부(121)는 기판(110)의 제1 도전성 타입 부분과 p-n 접합을 이룬다.
이러한 에미터부(121)는 서로 다른 불순물 도핑 두께를 갖는 제1 에미터 부분(1211)(first emitter portion)과 제2 에미터 부분(1212)(second emitter portion)을 구비하고 있다.
본 실시예에서, 제1 에미터 부분(1211)의 불순물 도핑 두께는 제2 에미터 부분(1212)의 불순물 도핑 두께보다 작고, 이로 인해, 제1 에미터 부분(1211)의 불순물 도핑 농도 역시 제2 에미터 부분(1212)의 불순물 도핑 농도보다 작다.
이처럼, 제1 및 제2 에미터 부분(1211, 1212)의 불순물 도핑 두께가 서로 상이하므로, 기판(110)의 표면에서부터 제1 에미터 부분(1211)과 상기 기판(110)과의 p-n 접합면(제1 접합면)까지의 거리와 기판(110)의 표면에서부터 제2 에미터 부분(1212)과 기판(110)과의 p-n 접합면(제2 접합면)까지의 거리는 서로 상이하다. 즉, 도 1 및 도 2에 도시한 것처럼, 기판(110)의 표면에서부터 제1 접합면까지의 제1 최단 거리(d1)는 기판(110)의 표면에서부터 제2 접합면까지의 제2 최단 거리(d2)보다 짧다.
또한, 기판(110) 내에서 제1 접합면과 제2 접합면은 동일선 상에 위치하여, 기판(110)의 후면에서부터 제1 접합면까지의 제1 최단 거리와 기판(110)의 후면에서부터 제2 접합면까지의 제2 최단 거리는 동일하다. 이때, 기판(110)의 텍스처링 표면의 각 요철의 높이 차이로 인한 오차 범위 내에서, 이들 제1 최단 거리와 제2 최단 거리는 동일하다.
또한, 제1 및 제2 에미터 부분(1211, 1212)의 불순물 도핑 두께 차이로 인해, 제1 및 제2 에미터 부분(1211, 1212)의 면저항값(sheet resistance) 역시 서로 상이하다. 일반적으로 면저항값은 불순물 도핑 두께에 반비례하므로, 불순물 도핑 두께가 얇은 제1 에미터 부분(1211)의 면저항값이 제2 에미터 부분(1222)의 면저항값보다 크다.
이때, 텍스처링 표면을 갖는 기판(110)의 전면에 에미터부(121)가 형성되므로, 기판(110)과 에미터부(121)의 접합면은 평탄면이 아니라 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.
따라서, 이러한 에미터부(121)는 서로 다른 면저항값을 갖는 제1 및 제2 에미터 부분(1211, 1212)을 구비한 선택적 에미터 구조(selective emitter structure)를 갖고 있다.
기판(110)의 전면에 불순물을 도핑하여 선택적 에미터 구조를 형성할 때, 본 예의 태양 전지(11)는 이온 주입법(ion implantation)과 식각법을 이용한다.
예를 들어, 이온 주입법을 통해 기판(110)의 전면에 에미터층을 형성한 후, 에미터층에 선택적으로 식각 방지막 등을 형성하여 에미터층의 일부를 선택적으로 제거한다. 따라서, 식각이 이루어진 에미터층의 부분은 제1 에미터 부분(1211)이 되고, 식각 방지막에 의해 식각이 이루어지지 않은 에미터층의 부분은 제2 에미터 부분(1212)이 된다.
일반적으로 이온 주입법으로 에미터층을 형성할 경우, 열확산법(thermal diffusion)에 의해 형성된 에미터층에 비해 에미터층 표면의 최대 불순물 도핑 농도는 증가하는 대신 불순물 도핑 두께를 감소한다.
즉, 열확산법의 경우, 에미터층 표면의 불순물 도핑 농도를 증가시키기 위해서는 공정 시간을 증가시켜야 한다. 하지만 열확산법의 경우, 공정 시간에 비례하여 불순물의 도핑 두께도 늘어나므로, 증가한 불순물의 도핑 농도만큼 불순물의 도핑 두께는 증가한다.
하지만, 이온 주입법으로 에미터층을 형성할 경우, 에미터층 표면의 최대 불순물의 도핑 농도는 열확산법에 비해 증가함에도 불순물 도핑 두께는 감소하게 된다.
따라서, 열확산법을 이용하여 형성된 선택적 에미터 구조와 비교할 경우, 본 예에 따른 제1 에미터 부분(1211)의 불순물 도핑 깊이는 감소하고, 전면 전극부(140)와 접하고 있는 제2 에미터 부분(1212)의 표면 불순물 도핑 농도는 증가하게 된다.
기판(110)과 에미터부(121) 간에 형성된 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(121)가 n형일 경우, 분리된 전자는 에미터부(121)쪽으로 이동하고 분리된 정공은 기판(110)의 후면 쪽으로 이동한다.
에미터부(121)는 기판(110)과 p-n접합을 형성하므로, 이와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(121)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)의 후면 쪽으로 이동하고 분리된 정공은 에미터부(121) 쪽으로 이동한다.
에미터부(121)가 n형의 도전성 타입을 가질 경우, 에미터부(121)에는 5가 원소의 불순물이 도핑될 수 있고, 반대로 에미터부(121)가 p형의 도전성 타입을 가질 경우 에미터부(121)에는 3가 원소의 불순물이 도핑될 수 있다.
도 1 및 도 2에 도시한 것처럼, 제2 에미터 부분(1212) 위에는 열적 산화막(SiO2)으로 이루어진 실리콘 산화막(20)이 존재한다.
이때, 실리콘 산화막(20)에 의해 기판(110)의 표면 및 그 근처에 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서 결함에 의해 기판(110)의 표면 및 그 부근에서 손실되는 전하의 양이 감소하므로, 태양 전지(11)의 효율은 향상된다.
이때, 실리콘 산화막(20)은 열적 산화법으로 형성된 열적 산화막이므로 막질이 매우 우수하므로 패시베이션 효과는 더욱더 향상된다.
이온 주입법으로 기판(110)의 전면에 에미터부(121)를 형성할 경우 기판(110)의 표면에 충돌하는 이온에 의해 기판(110)의 표면에서 실리콘(Si) 격자가 손상된다. 하지만, 이 실리콘 산화막(20)에 의해 이온 주입법 시 발생한 손상 부위가 치료되어 이온에 의해 손상된 실리콘 격자는 안정한 결합으로 재정렬된다. 따라서 실리콘 산화막(20)에 의해 이온 주입시 기판(110)의 표면에 손상된 결함이 치유되어 전하의 손실량이 감소한다.
에미터부(121) 위에 위치한 반사 방지부(130)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx), 또는 실리콘 산화 질화막(SiOxNy) 등으로 이루어진다.
반사 방지부(130)는 태양 전지(11)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(11)의 효율을 높인다. 또한 반사 방지부(130)를 형성할 때 주입된 수소(H) 등을 통해 반사 방지부(130)는 패시베이션 기능을 수행한다. 따라서 결함에 의해 기판(110)의 표면에서 손실되는 전하의 양이 감소하므로, 태양 전지(11)의 효율은 더욱더 향상된다.
또한, 이미 설명한 것처럼, 본 실시예의 에미터부(121)는 위치에 따라 불순물 도핑 농도가 다른 제1 및 제2 에미터 부분(1211, 1212)을 구비하고 있고, 반사 방지부(130)는 에미터층의 표면 일부가 식각되어 불순물 도핑 농도가 낮은 제1 에미터 부분(1211) 위에 주로 위치한다. 따라서, 식각 공정에 의해 에미터층의 표면에 존재하는 고농도 도핑 부분과 결함 부분이 제거되므로, 반사 방지부(130)에 의한 패시베이션 효과는 더욱더 향상된다.
본 실시예에서, 반사 방지부(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 필요에 따라 생략될 수 있다.
전면 전극부(140)는 복수의 전면 전극(141)과 복수의 전면 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.
복수의 전면 전극(141)은 에미터부(121)의 제2 에미터 부분(1212)과 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 전면 전극(141)은 에미터부(121) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면 버스바(142)는 에미터부(121)의 제2 에미터 부분(1212)과 전기적 및 물리적으로 연결되어 있고 복수의 전면 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.
이때, 복수의 전면 버스바(142)는 복수의 전면 전극(141)과 동일 층에 위치하여 각 전면 전극(141)과 교차하는 지점에서 해당 전면 전극(141)과 전기적 및 물리적으로 연결되어 있다.
따라서, 도 1에 도시한 것처럼, 복수의 전면 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 전면 전극부(140)는 기판(110)의 전면에 격자 형태로 위치한다.
복수의 전면 버스바(142)는 접촉된 에미터부(121)의 부분으로부터 이동하는 전하뿐만 아니라 복수의 전면 전극(141)에 의해 수집되어 이동하는 전하를 수집한다.
각 전면 버스바(142)는 교차하는 복수의 전면 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 전면 전극(141)의 폭보다 크다.
일반적으로 많은 전하들은 에미터부(121)의 표면을 따라서 이동하므로, 제1 에미터 부분(1211)에 위치하는 전하는 제1 에미터 부분(1211)의 표면까지 이동한 후 제1 에미터 부분(1211)의 표면을 따라 인접한 전면 전극부(140)로 이동하게 된다. 이때, 제1 에미터 부분(1211)의 불순물 도핑 두께가 얇기 때문에 제1 에미터 부분(1211)의 표면까지 이동하는 전하의 이동 거리가 줄어든다. 따라서, 전면 전극부(140)로 수집되는 전하의 양이 증가하여 태양 전지(11)의 효율이 향상된다.
또한 인접한 전면 전극부(140)로의 전하 이동이 주로 행해지는 제1 에미터 부분(1211)은 낮은 불순물 도핑 농도를 갖고 있어 불순물에 의한 전하 손실량이 줄어들고 전하의 이동도가 향상한다. 추가로, 전면 전극부(140)와 접촉하여 전하를 출력하는 제2 에미터 부분(1212)은 높은 불순물 도핑 농도로 인해 제1 에미터 부분(1211)보다 높은 전도도와 낮은 면저항값을 갖고 있어, 제1 에미터 부분(1211)에서 전면 전극부(140)로의 전하 전송 효율이 향상된다. 따라서 태양 전지(11)의 효율이 증가한다.
이때, 열확산법에 의해 형성된 제2 에미터 부분보다 본 예에 따른 이온 주입법에 의해 형성된 제2 에미터 부분(1212)의 표면 불순물 도핑 농도가 높다. 따라서 본 예의 경우, 열확산법을 이용할 때보다, 전면 전극부(140)와 접촉되는 부분의 전도도는 훨씬 증가하고 전면 전극부(140)와의 접촉 저항이 크게 감소한다. 이로 인해, 제2 에미터 부분(1212)에서 전면 전극부(140)로 이동하는 전하의 양은 증가하게 되어, 전면 버스바(142)에 의해 수집되는 전하의 양 또한 증가하게 된다.
복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다.
복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다.
이처럼, 에미터부(121)가 제1 및 제2 에미터 부분(1211, 1212)을 구비한 선택적 에미터 구조를 갖고 있어, 전면 전극부(140)로의 전하 이동이 주로 행해지는 제1 에미터 부분(1211)은 낮은 불순물 도핑 농도를 갖고, 전면 전극부(140)와 접해 있는 제2 에미터 부분(1212)은 높은 불순물 농도를 갖고 있다. 따라서 에미터부(121)를 통해 전면 전극부(140) 쪽으로 이동하는 전하의 양과 불순물의 농도 증가로 인한 전도도 증가로 전면 전극부(140)에 의해 수집된 전하의 양이 증가하여, 태양 전지(11)의 효율을 크게 향상된다.
도 1에서, 기판(110)에 위치하는 전면 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.
후면 전계부(172)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, p+ 영역이다.
이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 후면 전극부(150)로의 전하 이동량을 증가시킨다.
후면 전극부(150)는 후면 전극(151)과 후면 전극(151)과 연결되어 있는 복수의 후면 버스바(152)를 구비한다.
후면 전극(151)은 기판(110)의 후면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 후면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 후면 전체에 위치한다.
후면 전극(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다.
이러한 후면 전극(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.
이때, 후면 전극(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극(151)으로의 전하 전송 효율이 향상된다.
복수의 후면 버스바(152)는 후면 전극(151)이 위치하지 않는 기판(110)의 후면 위에 위치하며 인접한 후면 전극(151)과 연결되어 있다.
또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.
복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극(151)으로부터 전달되는 전하를 수집한다.
복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다.
이러한 복수의 후면 버스바(152)는 후면 전극(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.
대안적인 예에서, 후면 전극(151)은 기판(110)의 후면 전체에 위치할 수 있고, 이 경우, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주보며 후면 전극(151) 위에 위치한다. 이때, 경우에 따라 후면 전극(151)은 후면의 가장 자리 부분을 제외한 실질적인 후면 전체 면에 위치할 수 있다.
이때, 도 1 및 도 2에 도시한 것처럼, 복수의 후면 버스바(152) 위에는 열적 산화막인 실리콘 산화막(20)이 존재한다. 이 실리콘 산화막(20)은 제2 에미터 부분(1212) 위에 존재하는 실리콘 산화막(20)과 동일하게 기판(110)의 후면에 대한 패시베이션 기능을 수행하여, 전하의 손실량을 감소시킨다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(11)의 동작은 다음과 같다.
태양 전지(11)로 빛이 조사되어 반사 방지부(130)를 통해 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 텍스처링 표면과 반사 방지부(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(121)과 p형의 도전성 타입을 갖는 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(121) 쪽으로 이동한 전자는 복수의 전면 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극(151)와 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다. 이러한 전면 버스바(142)와 후면 버스바(152)를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
이때, 에미터부(121)가 선택적 에미터 구조를 갖는 에미터부(121)에 의해, 전하의 손실량은 감소하여, 전면 전극부(140)로 이동하는 전항의 양은 증가하여, 태양 전지(11)의 효율은 크게 향상된다.
다음, 도 3a 내지 도 3g를 참고로 하여, 본 발명의 한 실시예에 따른 태양 전지(11)의 제조 방법에 대하여 설명한다.
먼저, 도 3a에 도시한 것처럼, 반응성 이온 식각법(reaction ion etching, RIE) 등과 같은 건식 식각법이나 습식 식각법을 이용하여 기판(110)의 전면을 식각하여 복수의 돌출부를 갖는 텍스처링 표면을 형성한다.
그런 다음, 도 3b에 도시한 것처럼, 이온 주입법을 이용하여 요철면을 갖는 기판(110)의 전면에만 기판(110)과 반대의 도전형, 예를 들어, n형의 불순물을 주입하여 에미터층(120)을 형성한 후, 산소(O2) 분위기에서 기판(110)을 열처리하여, 기판(110)의 전면, 즉 에미터층(120)의 표면 및 기판(110)의 후면 위에 열적 산화막(SiO2)인 실리콘 산화막(20)이 형성된다.
열확산법과는 달리, 이온 주입법은 이온에 노출된 기판(110)의 면에만 이온 주입이 이루어지므로, 본 예의 경우, 에미터층(120)은 기판(110)의 후면에는 형성되지 않고 기판(110)의 전면에만 형성된다.
따라서, 산소 처리 공정에 의해, 이온 주입법 시 기판(110)의 표면에 충돌하는 이온에 의해 기판(110)의 표면의 실리콘(Si) 격자가 손상되는 것과 같은 손상 부분뿐만 아니라 기판(110)의 후면 및 그 근처에 존재하는 댕글링 결합과 같은 결함은 안정된 결합으로 바뀌게 된다.
즉, 이온이 기판(110) 표면에 충돌함에 따라 손상된 실리콘 격자는 기판(110))의 재결정화 온도 부근인 약 700℃ 내지 900℃의 열이 가해지면 실리콘(Si)의 재결정화가 행해지면서 손상된 실리콘 격자의 재정렬 현상이 발생한다. 따라서 이러한 열처리로 인해, 손상된 실리콘 격자는 안정한 실리콘 격자로 재정렬되어 손상된 실리콘 격자가 치유된다.
이 경우, 산소 분위기에서 이 치유 공정이 행해지면서, 치유 공정이 행해지는 동안 산소 분위기에 노출된 기판(110)의 전면과 후면에는 열적 산화막인 실리콘 산화막(20)이 생성되고 이 실리콘 산화막(20)에 의해 기판(110)의 전면과 후면에 패시베이션 기능이 수행하게 된다. 이때, 실리콘 산화막(20)의 두께는 약 15㎚ 내지 30㎚일 수 있다.
따라서, 이 실리콘 산화막(20)에 의해 이온 주입에 의해 발생한 표면 손상 부분이 치유되고 패시베이션 효과에 발휘되어, 손상 부분과 결함에 의해 손실되는 전하의 양이 감소된다.
실리콘 산화막(20)이 두께가 약 15㎚ 이상일 경우, 이온 주입법으로 손상된 실리콘 격자의 손상을 보다 확실하게 치료하고 보다 효율적인 패시베이션 효과가 얻어진다. 또한 실리콘 산화막(20)의 두께가 약 30㎚ 이하일 경우, 불필요하게 치료 시간이 증가하는 것을 방지하며 실리콘 격자의 손상을 좀더 확실하게 치료하고 좀더 효율적인 패시베이션 효과가 얻어진다.
도 3c를 참고로 하면, 실리콘 산화막(20) 위에, 실리콘 산화물 등으로 이루어진 식각 방지막(60)을 선택적으로 형성한 후, 습식 식각법 등을 이용하여 기판(110)의 전면만 식각액에 노출시켜, 식각 방지막(60)이 위치하지 않고 노출된 에미터층(120)의 일부를 제거한다. 따라서, 식각이 이루어진 에미터층(120)의 부분은 제1 에미터부(1211)가 되고 식각이 이루어지지 않은 에미터층(120)의 부분은 제2 에미터부(1212)가 되어 에미터부(121)가 완성한다. 그런 다음, 세정액 등을 이용하여 제1 에미터 부분(1211) 위에 존재하는 식각 방지막(60)은 제거한다.
대안적인 예에서, 식각 에미터층(120)이 형성된 기판(110) 전체를 식각액에 노출시킬 경우, 실리콘 산화막(20)이 존재하는 기판(110)의 후면 위에도 식각 방지막을 형성하여, 기판(110)의 후면을 식각액으로부터 보호할 수 있다.
이때, 에미터층(120)의 식각은 그 위에 형성된 열적 산화막(SiO2)인 실리콘 산화막(20)을 제거한 후 행해진다. 본 예에서, 에미터층(120)을 식각하기 위해 사용되는 식각액은 질산(HNO3), 불산(HF), 물인 순수(pure water)로 이루어진다. 이 경우, 에미터층(120)뿐만 아니라 그 위에 위치한 실리콘 산화막(20)의 식각도 함께 이루어져야 하므로, 일반적으로 에미터층(120)만 식각이 이루어질 경우보다 산화막의 제거에 기여하는 불산(HF)의 농도가 증가하고, 식각 시간 역시 좀더 증가시킨다.
이와 같이, 이온 주입법 이후 산소 처리 공정에 행해지므로, 식각이 행해지지 않는 제2 에미터 부분(1212)의 위에는 실리콘 산화막(20)이 존재하고, 이로 인해, 제2 에미터 부분(1212)의 표면에서 이온 주입시 발생한 손상 부분의 치유 기능과 패시베이션 기능이 수행된다.
그런 다음, 도 3e에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD) 등을 이용하여 기판(110)의 전면에 형성된 에미터부(121) 위에 반사 방지부(130)를 형성한다.
다음, 도 3f에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지부(130)의 해당 부분에 은(Ag)을 포함한 페이스트를 인쇄한 후 건조시켜, 전면전극부 패턴(40)을 형성한다.
이때, 전면전극부 패턴(40)은 전면전극 패턴(41)과 전면 버스바 패턴(42)을 구비하고 있다. 전면전극부 패턴(40)은 제2 에미터 부분(1212) 위에 위치하여, 제2 에미터 부분(1212) 위에서 제2 에미터 부분(1212)을 따라 형성된다.
다음, 도 3g에 도시한 것처럼, 알루미늄(Al)을 함유하는 페이스트를 스크린 인쇄법으로 인쇄한 후 건조시켜 기판(110)의 후면에 부분적으로 위치하여 후면 전극 패턴(51)을 형성하고, 은(Ag)을 함유하는 페이스트를 스크린 인쇄법으로 인쇄한 후 건조시켜 복수의 전면 버스바를 위한 부분(42)과 대응하는 기판(110)의 후면 위에 후면 버스바 패턴(52)을 형성하여 후면전극부 패턴(50)을 완성한다.
이때, 이들 패턴(40, 50)의 건조 온도는 약 120℃ 내지 약 200℃일 수 있고, 패턴(40, 50)의 형성 순서는 변경 가능하다.
그런 다음, 전면전극부 패턴(40)과 후면전극부 패턴(50)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 열처리 공정을 시행한다.
이로 인해, 에미터부(121)의 제2 에미터 부분(1212)에 연결되는 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 기판(110)과 전기적으로 연결되는 후면 전극(151)과 기판(110)과 후면 전극(151)에 연결되는 복수의 후면 버스바(152)를 구비한 후면 전극부(150), 그리고 후면 전극(151)과 접해 있는 기판(110)의 후면에 위치한 후면 전계부(172)를 형성하여 태양 전지(11)를 완성한다(도 1 및 도 2).
즉, 열처리 공정에 의해, 전면전극부 패턴(40)에 함유된 납(Pb) 등에 의해, 전면전극부 패턴(40)은 접촉 부위의 반사 방지부(130)를 관통하여 하부에 위치하는 에미터부(121)의 제2 에미터 부분(1212)과 접촉하는 복수의 전면 전극(141)과 복수의 전면 버스바(142)가 형성되어 전면 전극부(140)가 완성된다.
이때, 전면전극부 패턴(40)의 전면전극 패턴(41)은 복수의 전면 전극(141)이 되고, 전면버스바 패턴(42)은 복수의 전면전극용 버스바(142)가 된다.
또한, 열처리 공정에 의해, 후면전극부 패턴(50)의 후면 전극 패턴(51)과 후면버스바 패턴(52)은 각각 후면 전극(151)과 복수의 후면 버스바(152)로 형성되고, 후면전극부 패턴(50)의 후면 전극 패턴(51)에 포함된 알루미늄(Al)이 기판(110)으로 확산되어 기판(110) 내부에 기판(110)보다 높은 불순물 농도를 갖는 불순물부인 후면 전계부(172)가 형성된다. 이로 인해, 후면 전극(151)은 후면 전계부(172)와 접촉하여 기판(110)과 전기적으로 연결된다. 이때, 기판(110)의 후면에 별도의 에미터층(120)이 형성되지 않으므로, 후면 전계부(172)의 물리적인 특성이 향상된다.
즉, 기판(110)의 후면에 기판(110)과 다른 도전성 타입을 갖는 에미터층(120)이 존재할 경우, 기판(110)과 동일한 도전성 타입을 갖는 후면 전계부(172)에는 후면 전계부(172)와 다른 도전성 타입을 갖는 불순물, 즉 에미터층(120)의 함유된 불순물이 혼합되어, 후면 전계부(172)의 전계 특성을 약화시켜, 후면 전계부(172)에 의한 전계 효과를 감소시킨다.
하지만, 본 예의 경우, 후면 전계부(172)에는 에미터층(120)의 불순물이 혼합되지 않으므로, 후면 전계부(172)의 특성이 향상되어 후면 전계부(172)의 전계 효과는 더욱 향상된다. 따라서, 기판(110)의 후면으로 이동하는 전하의 양이 증가하여 태양 전지(11)의 효율이 향상된다.
열처리 공정 시, 패턴(40, 50)에 함유된 금속 성분과 각 접촉하는 층(121, 110)과의 화학적 결합으로 접촉 저항이 감소하여 전하의 전송 효율이 향상되어 전류 흐름이 증가된다.
이와 같이, 이온 주입법을 이용하여 기판(110)의 전면에만 에미터층(120)이 형성된다. 따라서, 본 예의 경우, 기판(110)의 후면에 위치하는 에미터층과의 전기적인 연결을 차단하는 측면 분리 공정(edge isolation)이나 기판(110)의 후면에 형성된 에미터층을 제거하기 위한 별도의 공정이 필요하지 않다. 따라서, 태양 전지(11)의 제조 시간이 단축되어, 태양 전지(11)의 생산성이 향상되고 제조 비용이 줄어든다.
다음, 도 4 및 도 5를 참고로 하여 본 발명의 다른 실시예에 따른 태양 전지에 대하여 살펴본다.
도 4 및 도 5에 도시한 태양 전지(12)는 도 1 및 도 2와 도시한 태양 전지(11)와 거의 유사한 구조를 갖고 있다. 다만, 도 4 및 도 5에 도시한 태양 전지(12)는 제2 에미터 부분(1212) 위와 복수의 후면 버스바(152) 위에 열적 산화막인 실리콘 산화막을 구비하고 있지 않다.
이를 위해, 도 3b와 같이, 이온 주입법으로 에미터층(120)을 형성한 후 산소열처리 분위에서의 열처리 공정에 의해 실리콘 산화막이 형성된 다음, DHF(DI:HF) 용액 등을 이용하여 기판(110)의 전면 및 후면 위에 형성된 실리콘 산화막을 제거한다. 그런 다음, 도 3c 내지 도 3g를 참고로 하여 기재한 것과 동일한 공정을 실시하여, 제1 및 제2 에미터 부분(1211, 1212)를 구비한 에미터부(121), 에미터부(121) 위에 위치한 반사 방지부(130), 제2 에미터 부분(1212)과 접하고 있고 복수의 전면 전극(141)과 복수의 전면 버스바(142)를 구비한 전면 전극부(140), 그리고 기판(110)의 후면에 위치하고 후면 전극(151)과 복수의 후면 버스바(152)를 구비한 후면 전극부(150)를 형성한다.
이때, 이미 기판(110)의 전면 및 후면에 위치한 실리콘 산화막(20)이 제거되었으므로, 도 1 및 도 2의 태양 전지(11)와는 달리, 제2 에미터 부분(1212) 위에는 실리콘 산화막이 존재하지 않고, 기판(110)의 후면과 복수의 후면 버스바(152) 사이에도 실리콘 산화막이 존재하지 않는다. 따라서, 본 예의 태양 전지(12)에서, 전면 전극부(140)는 제2 에미터 부분(1212)과 직접 접해 있고, 복수의 후면 버스바(152)는 기판(110)의 후면과 직접 접해 있다.
이와 같이, 실리콘 산화막(20)이 제거된 후 에미터층(120)의 식각 공정이 행해질 경우, 에미터층 제거시 실리콘 산화막(20)을 제거할 필요가 없으므로 에미터층(120)의 식각 시간은 열확산법에 의해 형성된 에미터층의 일부를 제거하는 식각 시간보다 감소해야 한다.
즉, 일반적으로 불순물의 도핑 농도가 증가할수록 식각 시간이 증가하고, 이미 설명한 것처럼, 열확산법으로 에미터층을 형성할 때보다 이온 주입법으로 에미터층(120)을 형성할 경우 에미터층의 표면 불순물 도핑 농도가 높기 때문에, 동일한 시간 동안 에미터층(120)의 식각 동작이 이루어질 경우, 식각되는 양은 확산법보다 이온 주입법에 의해 생성된 에미터층(120)의 경우가 훨씬 크게 된다. 이로 인해, 이온 주입법으로 형성된 에미터층(120)의 식각 시간은 열확산법으로 형성된 에미터층을 식각할 때보다 짧은 시간만 행해져도 원하는 면저항값과 원하는 두께를 갖는 제1 에미터 부분(1211)이 얻어진다. 이 경우, 에미터층(120)만 식각하면 되고, 식각액은 질산(HNO3), 불산(HF) 및 순수로 이루어진다.
또 다른 대안적인 예에서, 산소 처리 공정 자체가 생략될 수 있고, 이 경우, 태양 전지의 제조 시간과 제조 비용이 줄어든다. 이 경우, 태양 전지의 구조는 도 4 및 도 5에 도시한 것과 동일하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (13)

  1. 제1 도전성 타입을 갖는 기판,
    상기 기판의 제1 면 내에 위치하며 상기 제1 도전성 타입과 다른 제2 도전성 타입으로 도핑되고, 제1 두께를 갖는 제1 에미터 부분과 상기 제1 두께보다 큰 제2 두께를 갖는 제2 에미터 부분을 구비한 에미터부,
    상기 제2 에미터 부분 위에 위치하는 제1 실리콘 산화막,
    상기 제1 실리콘 산화막을 통해 상기 제2 에미터 부분과 전기적으로 연결되어 있는 제1 전극부,
    상기 제1 전극부는 서로 나란히 형성된 복수의 전면 전극과, 상기 복수의 전면 전극과 교차하는 방향으로 형성된 제1 버스바 전극을 포함하고,
    상기 에미터부의 상기 제1 에미터 부분 위에 직접 위치하는 반사 방지부, 그리고
    상기 기판의 상기 제1 면의 반대편에 위치한 상기 기판의 제2 면 위에 위치하는 제2 전극부
    를 포함하는 태양 전지.
  2. 제1항에서,
    상기 에미터부는 이온 주입법과 습식 식각법으로 형성되는 태양 전지.
  3. 제1항에서,
    상기 제2 전극은 상기 제2 전극과 연결되어 있고 상기 제1 버스바 전극과 마주보게 위치하는 제2 버스바 전극을 더 포함하는 태양 전지.
  4. 제3항에서,
    상기 기판의 상기 제2 면과 상기 제2 버스바 전극 사이에 위치하는 제2 실리콘 산화막을 더 포함하는 태양 전지.
  5. 제4항에서,
    상기 제1 및 제2 실리콘 산화막은 15㎚ 내지 30㎚의 두께를 갖는 태양 전지.
  6. 삭제
  7. 삭제
  8. 제4항 또는 제5항에서,
    상기 제2 전극과 상기 기판의 상기 제2 면 사이에 위치하는 전계부를 더 포함하고,
    상기 전계부는 상기 제2 실리콘 산화막이 위치한 부분을 제외한 상기 기판의 상기 제2 면의 전체에 형성되는 태양 전지.
  9. 제1항 내지 제5항 중 어느 한 항에서,
    상기 제1 에미터 부분 위에 위치하는 반사 방지부를 더 포함하는 태양 전지.
  10. 제1 도전성 타입을 갖는 기판의 제1 면에 이온 주입법으로 상기 제1 도전성 타입과 다른 제2 도전성 타입을 갖는 에미터층을 형성하는 단계,
    상기 에미터층을 형성한 다음, 상기 에미터층 상에 제1 실리콘 산화막을 형성하는 단계,
    상기 제1 실리콘 산화막과 상기 에미터층을 선택적으로 습식 식각하여 불순물 도핑 두께가 다른 제1 에미터 부분과 제2 에미터 부분을 형성하고, 동시에 상기 제2 에미터 부분 위에만 상기 제1 실리콘 산화막이 잔존하는 단계,
    상기 제1 에미터 부분과 상기 제2 에미터 부분 위에 반사 방지부를 형성하는 단계, 그리고
    상기 제2 에미터 부분과 연결되는 제1 전극부와, 상기 기판의 상기 제1 면의 반대편에 위치한 상기 기판의 제2 면과 연결되는 제2 전극부를 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  11. 제10항에서,
    상기 제1 전극부를 형성하는 단계는,
    상기 제2 에미터 부분을 따라 형성되며 상기 제1 실리콘 산화막을 통해 상기 제2 에미터 부분과 전기적으로 연결되는 제1 전극을 형성하는 단계, 그리고
    상기 제2 에미터 부분을 따라 형성되며 상기 제1 실리콘 산화막을 통해 상기 제2 에미터 부분 및 상기 제1 전극과 연결되는 제1 버스바 전극을 형성하는 단계
    를 더 포함하는 태양 전지의 제조 방법.
  12. 제11항에서,
    상기 제2 전극부를 형성하는 단계는,
    상기 기판의 상기 제2 면에 부분적으로 위치하는 제2 전극을 형성하는 단계, 그리고
    상기 제1 버스바 전극과 마주보게 위치하며 상기 제2 전극과 연결되어 있는 제2 버스바 전극을 형성하는 단계
    를 더 포함하는 태양 전지의 제조 방법.
  13. 제12항에서,
    상기 기판의 상기 제2 면과 상기 제2 전극 사이에 위치하는 전계부를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
KR1020100131823A 2010-12-21 2010-12-21 태양 전지 및 그 제조 방법 KR101729304B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100131823A KR101729304B1 (ko) 2010-12-21 2010-12-21 태양 전지 및 그 제조 방법
US13/331,787 US20120152338A1 (en) 2010-12-21 2011-12-20 Solar cell and method for manufacturing the same
US14/286,806 US9029188B2 (en) 2010-12-21 2014-05-23 Solar cell and method for manufacturing the same
US14/691,396 US9214593B2 (en) 2010-12-21 2015-04-20 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131823A KR101729304B1 (ko) 2010-12-21 2010-12-21 태양 전지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120070314A KR20120070314A (ko) 2012-06-29
KR101729304B1 true KR101729304B1 (ko) 2017-04-21

Family

ID=46232750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131823A KR101729304B1 (ko) 2010-12-21 2010-12-21 태양 전지 및 그 제조 방법

Country Status (2)

Country Link
US (3) US20120152338A1 (ko)
KR (1) KR101729304B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101729304B1 (ko) * 2010-12-21 2017-04-21 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101832230B1 (ko) * 2012-03-05 2018-04-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법
NL2010941C2 (en) * 2013-06-07 2014-12-09 Stichting Energie Photovoltaic cell and method for manufacturing such a photovoltaic cell.
WO2015027269A1 (en) * 2013-09-02 2015-03-05 The Australian National University Photovoltaic device with selective emitter structure and method of producing same
WO2015116267A1 (en) * 2013-10-31 2015-08-06 University Of Florida Research Foundation, Inc. Substrates having an antireflection layer and methods of forming an antireflection layer
FR3018391B1 (fr) * 2014-03-07 2016-04-01 Commissariat Energie Atomique Procede de realisation d’une cellule photovoltaique a dopage selectif
DE102014103303A1 (de) 2014-03-12 2015-10-01 Universität Konstanz Verfahren zum Herstellen von Solarzellen mit simultan rückgeätzten dotierten Bereichen
KR101861172B1 (ko) 2014-07-09 2018-05-28 엘지전자 주식회사 태양 전지
CN104362219B (zh) * 2014-11-06 2017-01-11 天威新能源控股有限公司 一种晶体硅太阳能电池制造工艺
WO2018035091A1 (en) 2016-08-15 2018-02-22 University Of Florida Research Foundation, Inc. Methods and compositions relating to tunable nanoporous coatings
WO2018213570A2 (en) 2017-05-17 2018-11-22 University Of Florida Research Foundation Methods and sensors for detection
WO2019126248A1 (en) 2017-12-20 2019-06-27 University Of Florida Research Foundation Methods and sensors for detection
WO2019126171A1 (en) 2017-12-21 2019-06-27 University Of Florida Research Foundation Substrates having a broadband antireflection layer and methods of forming a broadband antireflection layer
WO2019246370A1 (en) 2018-06-20 2019-12-26 University Of Florida Research Foundation Intraocular pressure sensing material, devices, and uses thereof
CN111952417A (zh) * 2020-08-24 2020-11-17 晶科绿能(上海)管理有限公司 一种太阳能电池及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080568A (ja) * 2005-12-01 2006-03-23 Hitachi Ltd 太陽光発電装置及びその設置方法
KR100984700B1 (ko) 2009-06-04 2010-10-01 엘지전자 주식회사 태양 전지 및 그 제조 방법
JP2010534927A (ja) * 2007-07-26 2010-11-11 ウニベルジテーツ コンスタンツ バックエッチングを施したエミッタを有するシリコン太陽電池および類似の太陽電池を形成する方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524880B2 (en) * 2001-04-23 2003-02-25 Samsung Sdi Co., Ltd. Solar cell and method for fabricating the same
JP2004193350A (ja) * 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
TWI450401B (zh) * 2007-08-28 2014-08-21 Mosel Vitelic Inc 太陽能電池及其製造方法
CN100573928C (zh) * 2007-10-08 2009-12-23 苏州阿特斯阳光电力科技有限公司 一种制造太阳能电池的磷扩散方法
KR101104606B1 (ko) * 2008-02-19 2012-01-12 주식회사 엘지화학 태양전지용 선택적 에미터의 제조방법 및 그에 사용되는마스크 패턴 제조용 페이스트.
TWI443162B (zh) * 2008-09-05 2014-07-01 Lg Chemical Ltd 膠以及使用其製備太陽能電池之方法
US7749917B1 (en) * 2008-12-31 2010-07-06 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
KR101225978B1 (ko) * 2009-06-25 2013-01-24 엘지전자 주식회사 태양전지 및 그 제조방법
KR101206250B1 (ko) * 2009-10-13 2012-11-28 주식회사 엘지화학 식각 마스크 패턴 형성용 페이스트 및 이의 스크린 인쇄법을 이용한 실리콘 태양전지의 제조방법
US8071418B2 (en) * 2010-06-03 2011-12-06 Suniva, Inc. Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
US8110431B2 (en) * 2010-06-03 2012-02-07 Suniva, Inc. Ion implanted selective emitter solar cells with in situ surface passivation
KR101729304B1 (ko) * 2010-12-21 2017-04-21 엘지전자 주식회사 태양 전지 및 그 제조 방법
EP2490268A1 (en) * 2011-02-03 2012-08-22 Imec Method for fabricating photovoltaic cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080568A (ja) * 2005-12-01 2006-03-23 Hitachi Ltd 太陽光発電装置及びその設置方法
JP2010534927A (ja) * 2007-07-26 2010-11-11 ウニベルジテーツ コンスタンツ バックエッチングを施したエミッタを有するシリコン太陽電池および類似の太陽電池を形成する方法
KR100984700B1 (ko) 2009-06-04 2010-10-01 엘지전자 주식회사 태양 전지 및 그 제조 방법

Also Published As

Publication number Publication date
US9214593B2 (en) 2015-12-15
US20120152338A1 (en) 2012-06-21
US20140256084A1 (en) 2014-09-11
KR20120070314A (ko) 2012-06-29
US9029188B2 (en) 2015-05-12
US20150228843A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
KR101729304B1 (ko) 태양 전지 및 그 제조 방법
KR101745683B1 (ko) 태양 전지 및 그 제조 방법
US9997647B2 (en) Solar cells and manufacturing method thereof
KR20120087513A (ko) 태양 전지 및 그 제조 방법
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
KR101160116B1 (ko) 후면 접합 태양전지의 제조방법
KR101729311B1 (ko) 태양 전지 및 그 제조 방법
KR101130195B1 (ko) 태양 전지 및 그 제조방법
KR101237556B1 (ko) 양면 수광형 국부화 에미터 태양전지
KR101680384B1 (ko) 태양 전지의 제조 방법
KR101661364B1 (ko) 태양 전지의 제조 방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20120082664A (ko) 태양 전지의 제조 방법
KR20120037121A (ko) 태양 전지의 제조 방법
KR20190041989A (ko) 태양 전지 제조 방법 및 태양 전지
KR101798967B1 (ko) 태양 전지의 제조 방법
KR20140093382A (ko) 태양 전지의 제조 방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101760011B1 (ko) 태양 전지 및 그 제조 방법
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지
KR20130082257A (ko) 태양 전지 및 그의 제조 방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant