KR20140093382A - 태양 전지의 제조 방법 - Google Patents
태양 전지의 제조 방법 Download PDFInfo
- Publication number
- KR20140093382A KR20140093382A KR1020130005521A KR20130005521A KR20140093382A KR 20140093382 A KR20140093382 A KR 20140093382A KR 1020130005521 A KR1020130005521 A KR 1020130005521A KR 20130005521 A KR20130005521 A KR 20130005521A KR 20140093382 A KR20140093382 A KR 20140093382A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- layer
- forming
- electrode
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000005507 spraying Methods 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 111
- 238000002161 passivation Methods 0.000 description 30
- 238000001035 drying Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000007605 air drying Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 제1 도전형을 가지는 반도체 기판을 준비하는 단계; 상기 반도체 기판의 일면에 마스크를 이용하여 제1 도전형 불순물을 포함하는 도핑 페이스트를 도포하는 단계; 상기 도핑 페이스트를 열처리하여 상기 반도체 기판의 일면에 후면 전계층을 형성하는 단계; 상기 반도체 기판의 다른 일면에 에미터층을 형성하는 단계; 상기 후면 전계층에 연결되는 제1 전극 및 상기 에미터층에 연결되는 제2 전극을 형성하는 단계를 포함한다. 상기 후면 전계층을 형성하는 단계에서는, 상기 마스크가 위치하여 상기 도핑 페이스트가 형성되지 않은 부분에 아이솔레이션 부가 형성된다.
Description
본 발명은 태양 전지의 제조 방법에 관한 것으로서, 구조 및 제조 공정을 개선한 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
태양 전지는 광전 변환을 일으킬 수 있도록 반도체 기판에 도전형 영역 및 이에 전기적으로 연결되는 전극을 형성하여 형성될 수 있다. 그리고 태양 전지에는 특성을 향상하기 위하여 도전형 영역을 패시베이션하는 패시베이션 막, 반사를 방지하기 위한 반사 방지막 등도 형성된다.
그런데 서로 다른 도전형을 가지는 도전형 영역을 제조하는 공정 중에 서로 접하면 안 되는 도전형 영역이 서로 접하게 되어 불필요한 단락이 일어날 수 있다. 이에 따라 태양 전지의 신뢰성이 저하될 수 있다 이를 방지하기 위하여 도전형 영역을 형성한 다음 레이저 또는 식각 방법 등을 이용하여 반도체 기판의 전면에 아이솔레이션 부를 별도로 형성하였다. 그러나 이 방법에 의하면 제조 공정이 추가되어 생산성이 저하되고, 반도체 기판의 전면에 형성되어 유효 영역이 줄어 태양 전지의 효율이 저하될 수 있다.
본 발명은 향상된 신뢰성, 생산성 및 효율을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 제1 도전형을 가지는 반도체 기판을 준비하는 단계; 상기 반도체 기판의 일면에 마스크를 이용하여 제1 도전형 불순물을 포함하는 도핑 페이스트를 도포하는 단계; 상기 도핑 페이스트를 열처리하여 상기 반도체 기판의 일면에 후면 전계층을 형성하는 단계; 상기 반도체 기판의 다른 일면에 에미터층을 형성하는 단계; 상기 후면 전계층에 연결되는 제1 전극 및 상기 에미터층에 연결되는 제2 전극을 형성하는 단계를 포함한다. 상기 후면 전계층을 형성하는 단계에서는, 상기 마스크가 위치하여 상기 도핑 페이스트가 형성되지 않은 부분에 아이솔레이션 부가 형성된다.
본 실시예에서는 도핑 페이스트를 이용하여 후면 전계층을 형성한 다음 에미터층을 형성한다. 이와 같이 후면 전계층을 먼저 형성하여 에미터층이 형성된 영역에 후면 전계층을 위한 불순물이 추가로 도핑될 경우의 부작용(side effect)(예를 들어, 개방 전압, 전류 밀도 및 효율의 저하 등)을 효과적으로 방지할 수 있다.
또한, 후면 전계층을 마스크 및 도핑 페이스트를 이용하여 형성하여 후면 전계층을 반도체 기판의 후면에서만 형성하면서 마스크에 의하여 별도의 공정 없이 반도체 기판의 가장자리를 따라 아이솔레이션 부를 형성할 수 있다. 이에 의하여 에미터층과 후면 전계층을 아이솔레이션하는 공정을 별도로 구비하지 않아도 되며, 에미터층의 특성을 향상하여 효율을 향상할 수 있다. 즉, 태양 전지의 생산성 및 효율을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 2은 도 1의 태양 전지의 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에 사용되는 마스크의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지의 제조에 사용되는 마스크의 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 2은 도 1의 태양 전지의 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에 사용되는 마스크의 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지의 제조에 사용되는 마스크의 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지의 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 기판(일례로, 반도체 기판)(이하 "반도체 기판")(110)과, 반도체 기판(110)에 형성되는 불순물층(20, 30)과, 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물층(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은, 불순물층(20, 30)이 형성되는 영역과 불순물층(20, 30)이 형성되지 않는 부분인 베이스 영역(10)을 포함한다. 베이스 영역(10)은, 일례로 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제1 도전형 불순물은 일례로 n형일 수 있다. 즉, 베이스 영역(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 베이스 영역(10)을 사용하면, 반도체 기판(110)의 제1 면(이하 "전면")에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그려면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 후면 전계층(30)이 p형을 가지고 에미터층(20)이 n형을 가지는 것도 가능하다.
도면에 도시하지는 않았지만, 반도체 기판(110)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(110)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(110)의 전면 및 후면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(110)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
반도체 기판(110)의 전면 쪽에는 제2 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제2 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
본 실시예에서 에미터층(20)은 전체적으로 제2 도전형 불순물의 도핑 농도가 균일한 구조(homogeneous structure)를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것이 아니며 에미터층(20)이 선택적 구조(selective structure)를 가질 수도 있는데, 이에 대해서는 추후에 도 6 등을 참조하여 상세하게 설명한다.
반도체 기판(110) 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다.
반사 방지막(22)은 제1 전극(24)에 대응하는 부분을 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 반도체 기판(110)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 효율을 향상할 수 있다.
방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(110)과 반사 방지막(22) 사이에 패시베이션을 위한 별도의 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다.
제1 전극(24)은 반사 방지막(22)에 형성된 개구부를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있는데, 제1 전극(24)의 구조에 대해서는 추후에 다시 설명한다.
반도체 기판(110)의 후면 쪽에는 반도체 기판(110)보다 높은 도핑 농도로 제1 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 본 실시예에서 후면 전계층(30)은 제1 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다.
이때, 본 실시예에서 후면 전계층(30)은 균일한 농도를 가지면서 형성되며 반도체 기판(110)의 가장자리와 일정한 간격을 두고 이격되어 형성된다. 즉, 후면 전계층(30)의 가장자리를 따라 프레임 형상으로 아이솔레이션 부(40)가 형성된다. 이와 같은 아이솔레이션 부(40)에 의하여, 에미터층(20) 또는 후면 전계층(30)의 형성 공정 중에 에미터층(20)과 후면 전계층(30)의 발생할 수 있는 불필요한 단락을 방지할 수 있다. 후면 전계층(30)을 형성하는 공정에서 반도체 기판(110)의 가장자리 부분에 후면 전계층(30)을 형성하지 않는 것에 의하여 아이솔레이션 부(40)를 형성할 수 있다. 이에 따라 아이솔레이션 부(40)를 형성하는 공정을 별도로 수행하지 않아도 되므로 공정을 단순화할 수 있다. 이에 대해서는 도 3, 도 4a 내지 도 4g, 그리고 도 5를 참조하여 좀더 상세하게 설명한다.
일례로, 아이솔레이션 부(40)의 폭(T)은 0.1mm 내지 1.5mm일 수 있다. 아이솔레이션 부(40)의 폭(T)이 0.1mm 미만이면 아이솔레이션 효과가 충분하지 않을 수 있고, 폭(T)이 1.5mm를 초과하면 후면 전계층(30)이 형성되지 않는 영역이 넓어져서 재결합을 충분하게 방지하지 못할 수 있다.
반도체 기판(110)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(110)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(110)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 즉, 본 실시예의 태양 전지(100)는 양면으로 광이 입사될 수 있는 양면 수광형 방식이 적용될 수 있다.
일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
제2 전극(34)은 패시베이션 막(32)에 형성된 개구부를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 형상을 가지도록 형성될 수 있다.
즉, 본 실시예에 따른 제1 전극(24) 및/또는 제2 전극(34)은 다양한 평면 형상을 가질 수 있는데, 그 일 예를 도 2를 참조하여 설명한다. 제1 전극(24) 및 제2 전극(34)은 서로 다른 폭, 피치 등을 가질 수는 있지만, 그 기본 형상은 유사할 수 있다. 이에 따라 도 2에서는 제1 및 제2 전극(24, 34)을 함께 설명한다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(34)은 반도체 기판(110)의 후면에 전체적으로 형성되는 등 다양한 변형이 가능하다.
도 2를 참조하면, 제1 및 제2 전극(24, 34)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a, 34a)을 각기 포함할 수 있다. 이와 함께 및 제2 전극(24, 34)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a, 34a)을 연결하는 버스바 전극(24b, 34b)을 각기 포함할 수 있다. 이러한 버스 전극(24b, 34b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a, 34a)의 폭(W1)보다 버스바 전극(24b, 34a)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일하거나 작은 폭을 가질 수 있다. 상술한 제1 및 제2 전극(24, 34)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
단면 상으로 볼 때, 핑거 전극(24a, 34a) 및 버스바 전극(24b, 34b)이 모두 반사 방지막(22) 또는 패시베이션 막(32)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a, 34a)이 반사 방지막(22) 또는 패시베이션 막(32)을 관통하고 버스바 전극(24b, 34b)은 반사 방지막(22) 또는 패시베이션 막(32) 상에서 형성될 수 있다.
이러한 태양 전지(100)의 제조 방법을 도 3, 그리고 도 4a 내지 도 4g를 참조하여 좀더 상세하게 설명한다. 도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이고, 도 4a 내지 도 4g는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 3을 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 기판을 준비하는 단계(ST10), 불순물층을 형성하는 단계(ST20), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST30) 및 전극을 형성하는 단계(ST40)를 포함한다. 불순물층을 형성하는 단계(ST20)는, 후면 전계층을 형성하는 단계(ST22) 및 에미터층을 형성하는 단계(ST24)를 포함한다. 각 단계들을 도 4a 내지 도 4g를 참조하여 상세하게 설명한다.
먼저, 도 4a에 도시한 바와 같이, 기판을 준비하는 단계(ST10)에서는 제1 도전형 불순물을 가지는 반도체 기판(110)을 준비한다. 본 실시예에서 반도체 기판(110)은 n형의 불순물을 가지는 실리콘으로 이루어질 수 있다. n형의 불순물로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 사용될 수 있다.
도면에 도시하지는 않았지만, 반도체 기판(110)의 전면 및 후면 중 적어도 어느 하나의 면이 텍스쳐링될 수 있다.
텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(110)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(110)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(110)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(110)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(110)을 텍스쳐링 할 수 있다.
이어서, 도 4b 내지 도 4e에 도시한 바와 같이, 불순물층을 형성하는 단계(ST20)에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한다. 좀더 상세하게는, 후면 전계층을 형성하는 단계(ST22)에서 후면 전계층(30)을 형성하고, 에미터층을 형성하는 단계(ST24)에서 에미터층(20)을 형성할 수 있다.
후면 전계층을 형성하는 단계(ST22)에서는, 도 4b에 도시한 바와 같이, 반도체 기판(110)의 일면에 마스크(일례로, 에지 마스크(edge mask))(112)를 놓은 상태에서, 도 4c에 도시한 바와 같이, 제1 도전형 불순물을 포함하는 도핑 페이스트(114)를 도포한다.
도 5에 도시한 바와 같이, 마스크(112)는 반도체 기판(110)의 중앙 부분에 개구부(113)가 위치하여 반도체 기판(110)의 가장자리를 따라 둘러 형성되는 프레임 형상을 가질 수 있다. 이러한 마스크(112)가 위치한 상태에서 도핑 페이스트(114)를 도포하면 마스크(112)의 개구부(113)에 해당하는 부분에서만 도핑 페이스트(114)가 도포될 수 있다. 도핑 페이스트(114)는 알려진 다양한 도핑 페이스트를 사용할 수 있다.
이러한 마스크(112)의 가장자리의 폭(T)는 아이솔레이션 부(도 4d의 참조부호 40, 이하 동일)의 폭을 고려하여 결정될 수 있다. 일례로, 마스크(112)의 가장자리의 폭(T)은 0.1mm 내지 1.5mm일 수 있다. 이는 아이솔레이션 부(40)를 원하는 폭으로 형성할 수 있는 폭으로 결정된 것이다.
이어서, 도 4d에 도시한 바와 같이, 도포된 도핑 페이스트(114)는 건조한 다음 열처리하여 도핑 페이스트(114) 내의 제1 도전형 불순물을 반도체 기판(110)의 내부로 도핑시켜 후면 전계층(30)을 형성한다. 이에 따르면 후면 전계층(30)이 마스크(112)가 위치하는 부분에는 형성되지 않고, 후면 전계층(30)의 가장자리를 따라 아이솔레이션 부(40)가 형성된다.
이때, 도핑 페이스트(114)의 건조 및 열처리 조건은 도핑 페이스트(114)의 조성, 두께 등에 의하여 달라질 수 있다.
일례로, 도핑 페이스트(114)는 150℃ 내지 300℃에서 5분 내지 10분 동안 상온 통풍 건조될 수 있다. 건조 온도가 150℃ 미만이거나 건조 시간이 5분 미만이면 도핑 페이스트(114)가 충분하게 건조되지 않을 수 있고, 건조 온도가 300℃를 초과하거나 건조 시간이 10분을 초과하면 공정 비용이 증가할 수 있다. 또한, 상온 통풍 건조를 이용하면 공정 비용을 절감할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
그리고 도핑을 위한 열처리는 800℃ 내지 900℃에서 5분 내지 10분 동안 산소 및/또는 질소 분위기의 대기에서 수행될 수 있다. 열처리 온도가 800℃ 미만이거나 열처리 시간이 5분 미만이면 도핑 페이스트(114)의 제1 도전형 불순물이 충분하게 도핑되지 않을 수 있고, 열처리 온도가 900℃를 초과하거나 건조 시간이 10분을 초과하면 공정 비용이 증가할 수 있다. 산소 및/또는 질소 분위기는 쉽게 구현할 수 있는 조건이므로 이러한 산소 및/또는 질소 분위기의 대기를 이용하면 공정 비용을 절감할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이어서, 도 4e에 도시한 바와 같이, 반도체 기판(110)의 전면에 에미터층(20)을 형성한다. 일례로, 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 제2 도전형 불순물을 반도체 기판(110)에 도핑하여 에미터층(20)을 형성할 수 있다.
본 실시예에서는 도핑 페이스트(114)를 이용하여 후면 전계층(30)을 먼저 형성한 다음 에미터층(20)을 형성한다. 이에 의하여 에미터층(20)이 형성된 영역에 제1 도전형 불순물이 추가로 도핑될 경우의 부작용(side effect)를 방지할 수 있다. 즉, 제1 도전형 불순물(일례로, 인)이 에미터층(20)이 형성된 후에 도핑될 경우 불순물의 역할을 하여 개방 전압(Voc) 및 전류 밀도(Jsc)를 저하할 수 있고, 이에 의하여 효율을 저감시킬 수 있다. 본 실시예에서는 에미터층(20)을 형성하기 전에 후면 전계층(30)을 형성하며 후면 전계층(30)을 반도체 기판(110)의 후면에만 형성하며 개방 전압 및 전류 밀도의 저하 등의 문제를 방지할 수 있다.
이어서, 도 4f에 도시한 바와 같이, 도핑 페이스트(114)를 제거한 다음 반사 방지막 및 패시베이션 막을 형성하는 단계(ST30)에서 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(110)의 전면 및 후면에 형성한다.
도핑 페이스트(114)는 다양한 방법에 의하여 제거될 수 있다. 일례로, 도핑 페이스트(114)는 희석한 불산(diluted HF)에 침지한 다음 물에 의하여 세정하는 것에 의하여 도핑 페이스트(114)를 제거할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 본 실시예에서는 도핑 페이스트(114)가 있는 상태에서 에미터층(20)을 형성한 다음에 도핑 페이스트(114)를 제거하는 것을 예시로 설명하였다. 그러면 도핑 페이스트(114)가 일종의 보호막 역할을 하여 후면 전계층(30)을 보호할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 에미터층(20) 형성 공정에서 후면 전계층(30)을 보호할 필요가 없는 경우에는 도핑 페이스트(114)를 먼저 제거한 다음 에미터층(20)을 형성하는 것도 가능하다.
반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 4g에 도시한 바와 같이, 전극을 형성하는 단계(ST40)에서는, 반도체 기판(110)의 전면에 에미터층(20)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(110)의 후면에 후면 전계층(30)에 접촉하는 제2 전극(34)을 형성한다.
반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다.
또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 추가하지 않아도 된다.
본 실시예에서는 후면 전계층(30)을 마스크(112) 및 도핑 페이스트(114)를 이용하여 형성한다. 이에 따라 후면 전계층(30)을 반도체 기판(110)의 후면에서만 형성하면서 마스크(112)에 의하여 별도의 공정 없이 반도체 기판(110)의 가장자리를 따라 아이솔레이션 부(40)를 형성할 수 있다. 이에 의하여 에미터층(20)과 후면 전계층(30)을 아이솔레이션하는 공정을 별도로 구비하지 않아도 되며, 에미터층(20)의 특성을 향상하여 효율을 향상할 수 있다. 즉, 태양 전지(100)의 생산성 및 효율을 향상할 수 있다.
상술한 실시예에서는 불순물층인 후면 전계층(30) 및 에미터층(20)을 형성한 다음, 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 후에 제1 및 제2 전극(24, 34)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20), 후면 전계층(30), 반사 방지막(22), 패시베이션 막(32), 제1 전극(24), 제2 전극(34)의 형성 순서는 다양하게 변형될 수 있다.
또한, 상술한 실시예에서는 후면 전계층(30)이 아이솔레이션 부(40)를 제외한 반도체 기판(110)의 후면에서 전체적으로 균일한 도핑 농도를 가지는 구조이며 제2 전극(34)이 제1 전극(24)과 유사한 구조를 가져 양면 수광형 태양 전지 구조를 이루는 것을 예시로 하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 전계층(30) 및 제2 전극(34)이 다른 구조를 가질 수 있다. 이를 이하에서 도 6 내지 도 10을 참조하여 상세하게 설명한다. 이하의 설명에서 상술한 부분과 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 6을 참조하면, 본 실시예에 따른 태양 전지의 후면 전계층(30)은 국부적 구조(local structure) 구조를 가질 수 있다. 즉, 후면 전계층(30)이 제2 전극(34)의 적어도 일부에 대응하는 부분에만 국부적으로 형성되는 제1 부분(30a)만을 구비할 수 있다. 이러한 후면 전계층(30)은, 후면 전계층(30)을 형성하는 단계(도 4b 내지 도 4d)에서 도 7에 도시한 바와 같은 마스크(112a)를 사용하는 것에 의하여 사용될 수 있다.
즉, 도 7을 참조하면 본 실시예의 마스크(112a)는 반도체 기판(110)의 가장자리에 대응하는 부분을 덮으면서 형성되고, 도 5에서와 달리 중앙 부분에서는 제2 전극(34)의 제1 부분(30a)에 대응하는 부분만을 노출하는 제1 및 제2 개구부(113a, 113b)를 구비한다. 즉, 핑거 전극(34a)에 대응하도록 제1 방향으로 형성되는 제1 개구부(113a)와 버스바 전극(34b)에 대응하도록 제1 방향과 교차하는 방향으로 형성되는 제2 개구부(113b)를 구비한다. 제1 개구부(113a)와 제2 개구부(113b)는 일정 간격을 두고 서로 이격되어 있지만, 마스크(112a)를 사용하여 도핑을 하게 되면 실제로는 제1 개구부(113a)보다 조금 더 넓은 영역까지 도핑이 되고 제2 개구부(113b)보다 조금 더 넓은 영역까지 도핑이 이루어지므로, 이에 의하여 형성된 핑핑거 전극(34a)과 버스바 전극(34a)이 서로 연결된 형태를 가지게 된다.
이와 같은 마스크(112a)를 이용하여 후면 전계층(30)을 형성하면 반도체 기판(110)의 가장자리(특히, 제1 부분(30a)의 가장자리와 반도체 기판(110)의 가장자리의 사이 공간)에 아이솔레이션 부(40)가 자연스럽게 형성된다.
이때, 본 실시예에서 에미터층(20)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(20a)과, 제1 부분(20a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(20b)을 가질 수 있다. 제1 부분(20a)은 제1 전극(24)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 에미터층(20)이 균일한 도핑 농도를 가지는 도 1에 도시한 바와 같이 균일한 에미터 구조를 가질 수도 있다. 이는 도 8 내지 도 10에 도시한 실시예에서도 동일하다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 태양 전지의 후면 전계층(30)은 국부적 구조를 구비하고, 제2 전극(34)은 패시베이션 막(32) 상에 전체적으로 형성되고 패시베이션 막(32)에 형성된 개구부를 통하여 후면 전계층(30)의 제1 부분(30a)에 전기적으로 연결된다. 즉, 본 실시예에서는 제2 전극(34)은, 패시베이션 막(32)을 관통하여 제1 부분(30a)에 연결되는 제1 전극부(341)와, 제1 전극부(341)와 연결되면서 패시베이션 막(32) 상에 전체적으로 형성된 제2 전극부(342)를 포함할 수 있다. 이때, 제1 전극부(341)는 제1 부분(30a)에 점 컨택(point contact)될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 컨택 방법, 구조, 형상 등에 의하여 제1 전극부(341)와 제1 부분(30a)이 연결될 수 있다.
이러한 구조의 제2 전극(34)은, 제2 전극을 형성하는 단계(도 4g에 대응하는 단계)에서, 패시베이션 막(32) 위에 전체적으로 제2 전극부(342)을 형성한 다음, 제1 부분(30a)에 대응하는 부분을 레이저 소성 컨택 등의 방법으로 용융하여 제1 전극부(341)를 형성하는 것에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 패시베이션 막(32)에 개구부를 형성한 다음 전체적으로 개구부를 메우도록 제2 전극(34)을 형성하는 것에 의하여 형성될 수도 있다. 그 외 다양한 방법이 적용될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 9를 참조하면, 본 실시예에 따른 태양 전지의 후면 전계층(30)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(30a)과, 제1 부분(30a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(30b)을 가질 수 있다. 제1 부분(30a)은 제2 전극(34)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다. 즉, 본 실시예에서 후면 전계층(30)은 선택적 구조(selective structure)를 가질 수 있다.
이러한 구조의 후면 전계층(30)은, 후면 전계층을 형성하는 단계(도 4b 내지 도 4d에 대응하는 단계)에서, 반도체 기판(110)의 가장자리를 덮는 도 5 형상의 마스크를 이용하여 제2 부분(30b)을 형성하는 공정과 도 7 형상의 마스크를 이용하여 추가 도핑을 하여 제1 부분(30a)을 형성하는 공정을 수행하는 것에 의하여 형성될 수 있다. 또는, 제1 부분(30a)에 대응하는 부분의 개구율이 제2 부분(30b)에 대응하는 부분의 개구율보다 큰 마스크를 이용하여 도핑 페이스트(도 4b 내지 도 4d의 참조번호 114, 이하 동일)를 도포한 다음 열처리 하는 것에 의하여 형성될 수 있다. 그러면, 개구율이 상대적으로 큰 제1 부분(30a)에서는 도핑 페이스트(114)가 넓은 면적으로 접촉하여 상대적으로 많은 양의 제1 도전형 불순물이 도핑되고, 개구율이 상대적으로 작은 제2 부분(30b)에서는 도핑 페이스트(114)가 넓은 면적으로 접촉하여 상대적으로 적은 양의 제1 도전형 불순물이 도핑된다.
도 9에서는 제2 전극(34)이 양면 수광형 태양 전지의 구조인 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 도 10에 도시한 바와 같이, 제2 전극(34)이 제1 전극부(341) 및 제2 전극부(342)를 포함할 수 있다. 제1 및 제2 전극부(341, 342)에 대해서는 도 8의 실시예에서 상세하게 설명하였으므로 별도의 설명을 생략한다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 베이스 영역
20: 에미터층
30: 후면 전계층
100: 태양 전지
110: 반도체 기판
20: 에미터층
30: 후면 전계층
100: 태양 전지
110: 반도체 기판
Claims (13)
- 제1 도전형을 가지는 반도체 기판을 준비하는 단계;
상기 반도체 기판의 일면에 마스크를 이용하여 제1 도전형 불순물을 포함하는 도핑 페이스트를 도포하는 단계;
상기 도핑 페이스트를 열처리하여 상기 반도체 기판의 일면에 후면 전계층을 형성하는 단계;
상기 반도체 기판의 다른 일면에 에미터층을 형성하는 단계;
상기 후면 전계층에 연결되는 제1 전극 및 상기 에미터층에 연결되는 제2 전극을 형성하는 단계
를 포함하고,
상기 후면 전계층을 형성하는 단계에서는, 상기 마스크가 위치하여 상기 도핑 페이스트가 형성되지 않은 부분에 아이솔레이션 부가 형성되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 마스크는 상기 반도체 기판의 가장자리를 따라 형성되는 프레임 형상을 가지는 에지 마스크를 포함하는 태양 전지의 제조 방법. - 제2항에 있어서,
상기 에지 마스크의 폭 및 상기 아이솔레이션 부의 폭이 0.1mm 내지 1.5mm인 태양 전지의 제조 방법. - 제1항에 있어서,
상기 후면 전계층은 상기 아이솔레이션 부를 제외한 영역에 전체적으로 형성되는 균일한 구조(homogeneous structure)를 가지는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 후면 전계층은, 상기 제2 전극에 대응하는 부분에 형성된 제1 부분 및 상기 아이솔레이션 부를 제외한 영역에 전체적으로 형성되는 제2 부분을 포함하는 선택적 구조(selective structure)를 가지는 태양 전지의 제조 방법. - 제5항에 있어서,
상기 마스크는 상기 제2 부분에 대응하는 부분보다 상기 제1 부분에 대응하는 부분에서 높은 개구율을 가져, 상기 도핑 페이스트가 상기 제2 부분에 대응하는 부분보다 상기 제1 부분에 대응하는 부분에서 넓은 면적비를 가지도록 형성되는 태양 전지의 제조 방법. - 제5항에 있어서,
상기 후면 전계층을 형성하는 단계에서 상기 제1 부분에 대응하는 부분에 상기 제1 도전형 불순물을 추가적으로 도핑하는 단계를 포함하는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 후면 전계층은, 상기 제2 전극에 대응하는 부분에 형성된 제1 부분을 포함하는 국부적 구조(local structure)를 가지며,
상기 제1 부분의 가장자리와 상기 반도체 기판의 가장자리 사이에 아이솔레이션 부가 위치하는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 도핑 페이스트는 상기 에미터층을 형성하는 단계 이후에 제거되는 태양 전지의 제조 방법. - 제9항에 있어서,
상기 도핑 페이스트는 희석된 불산에 의하여 제거되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 도핑 페이스트의 열처리는 800℃ 내지 900℃에서 5분 내지 10분 동안 수행되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 도핑 페이스트의 열처리는 산소 및 질소 중 적어도 어느 하나를 포함하는 대기 분위기에서 수행되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 에미터층을 형성하는 단계에서 상기 에미터층은 열 확산법 또는 이온 주입법에 의하여 형성되는 태양 전지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130005521A KR102065595B1 (ko) | 2013-01-17 | 2013-01-17 | 태양 전지의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130005521A KR102065595B1 (ko) | 2013-01-17 | 2013-01-17 | 태양 전지의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140093382A true KR20140093382A (ko) | 2014-07-28 |
| KR102065595B1 KR102065595B1 (ko) | 2020-01-13 |
Family
ID=51739580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130005521A KR102065595B1 (ko) | 2013-01-17 | 2013-01-17 | 태양 전지의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102065595B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160064486A (ko) * | 2014-11-28 | 2016-06-08 | 엘지전자 주식회사 | 태양 전지 |
| KR20220006280A (ko) * | 2020-07-08 | 2022-01-17 | 고려대학교 산학협력단 | 태양전지 제조 방법 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4158591A (en) * | 1978-04-24 | 1979-06-19 | Atlantic Richfield Company | Solar cell manufacture |
| JPH07135333A (ja) * | 1993-11-10 | 1995-05-23 | Sharp Corp | 太陽電池の製造方法 |
| US5461002A (en) * | 1990-05-30 | 1995-10-24 | Safir; Yakov | Method of making diffused doped areas for semiconductor components |
| JPH07297429A (ja) * | 1994-04-28 | 1995-11-10 | Sharp Corp | 太陽電池セルとその製造方法 |
| JPH1197726A (ja) * | 1997-09-22 | 1999-04-09 | Daido Hoxan Inc | 太陽電池の製法 |
| JP2003338632A (ja) * | 2002-05-22 | 2003-11-28 | Sharp Corp | 太陽電池素子の製造方法、その製造方法により得られる太陽電池素子およびその製造方法に用いる太陽電池素子の製造装置 |
| KR20050098473A (ko) * | 2004-04-07 | 2005-10-12 | 삼성에스디아이 주식회사 | 태양전지 및 그 제조방법 |
| KR20050113177A (ko) * | 2003-01-31 | 2005-12-01 | 비피 코포레이션 노쓰 아메리카 인코포레이티드 | 개선된 광전지 및 그 제조 |
| JP2008282877A (ja) * | 2007-05-08 | 2008-11-20 | Origin Electric Co Ltd | 太陽電池の製造方法 |
| KR20090107326A (ko) * | 2008-04-08 | 2009-10-13 | 주식회사 효성 | 실리콘 태양전지와 그의 제조방법 및 제조장치 |
| JP2010010493A (ja) * | 2008-06-27 | 2010-01-14 | Sharp Corp | 太陽電池セルおよびその製造方法 |
| KR20120140026A (ko) * | 2011-06-20 | 2012-12-28 | 엘지전자 주식회사 | 태양전지 |
-
2013
- 2013-01-17 KR KR1020130005521A patent/KR102065595B1/ko active IP Right Grant
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4158591A (en) * | 1978-04-24 | 1979-06-19 | Atlantic Richfield Company | Solar cell manufacture |
| US5461002A (en) * | 1990-05-30 | 1995-10-24 | Safir; Yakov | Method of making diffused doped areas for semiconductor components |
| JPH07135333A (ja) * | 1993-11-10 | 1995-05-23 | Sharp Corp | 太陽電池の製造方法 |
| JPH07297429A (ja) * | 1994-04-28 | 1995-11-10 | Sharp Corp | 太陽電池セルとその製造方法 |
| JPH1197726A (ja) * | 1997-09-22 | 1999-04-09 | Daido Hoxan Inc | 太陽電池の製法 |
| JP2003338632A (ja) * | 2002-05-22 | 2003-11-28 | Sharp Corp | 太陽電池素子の製造方法、その製造方法により得られる太陽電池素子およびその製造方法に用いる太陽電池素子の製造装置 |
| JP2006516830A (ja) * | 2003-01-31 | 2006-07-06 | ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド | 改良された光起電電池及びその製造 |
| KR20050113177A (ko) * | 2003-01-31 | 2005-12-01 | 비피 코포레이션 노쓰 아메리카 인코포레이티드 | 개선된 광전지 및 그 제조 |
| KR20050098473A (ko) * | 2004-04-07 | 2005-10-12 | 삼성에스디아이 주식회사 | 태양전지 및 그 제조방법 |
| JP2008282877A (ja) * | 2007-05-08 | 2008-11-20 | Origin Electric Co Ltd | 太陽電池の製造方法 |
| KR20090107326A (ko) * | 2008-04-08 | 2009-10-13 | 주식회사 효성 | 실리콘 태양전지와 그의 제조방법 및 제조장치 |
| JP2010010493A (ja) * | 2008-06-27 | 2010-01-14 | Sharp Corp | 太陽電池セルおよびその製造方法 |
| KR20120140026A (ko) * | 2011-06-20 | 2012-12-28 | 엘지전자 주식회사 | 태양전지 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160064486A (ko) * | 2014-11-28 | 2016-06-08 | 엘지전자 주식회사 | 태양 전지 |
| KR20220006280A (ko) * | 2020-07-08 | 2022-01-17 | 고려대학교 산학협력단 | 태양전지 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102065595B1 (ko) | 2020-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101613843B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101387718B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| US9978888B2 (en) | Solar cell and method for manufacturing the same | |
| KR20140135881A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101680036B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101838278B1 (ko) | 태양 전지 | |
| EP2538447B1 (en) | Solar cell and method for manufacturing the same | |
| KR102132740B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20120087513A (ko) | 태양 전지 및 그 제조 방법 | |
| US9214584B2 (en) | Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell | |
| KR102018650B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20130104309A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102010390B1 (ko) | 태양 전지의 제조 방법 및 불순물 영역의 형성 방법 | |
| KR102065595B1 (ko) | 태양 전지의 제조 방법 | |
| KR102132741B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20140011459A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20140120994A (ko) | 태양 전지 | |
| KR101929445B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101807791B1 (ko) | 태양 전지의 제조 방법 | |
| KR20170090781A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20140038030A (ko) | 태양 전지의 제조 방법 | |
| KR101916436B1 (ko) | 태양 전지의 제조 방법 | |
| KR102219795B1 (ko) | 태양 전지 | |
| KR102110527B1 (ko) | 태양 전지 | |
| KR20140043213A (ko) | 태양 전지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |