KR20170090781A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170090781A
KR20170090781A KR1020160011556A KR20160011556A KR20170090781A KR 20170090781 A KR20170090781 A KR 20170090781A KR 1020160011556 A KR1020160011556 A KR 1020160011556A KR 20160011556 A KR20160011556 A KR 20160011556A KR 20170090781 A KR20170090781 A KR 20170090781A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
layer
semiconductor
forming
solar cell
Prior art date
Application number
KR1020160011556A
Other languages
English (en)
Inventor
장원재
안준용
이현호
최형욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020160011556A priority Critical patent/KR20170090781A/ko
Publication of KR20170090781A publication Critical patent/KR20170090781A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지 제조 방법은 반도체 기판의 제1 면 및 양쪽 측면에 제1 도전성 타입을 갖는 제1 도펀트를 포함하는 제1 산화물층과 제1 도펀트 또는 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제2 도펀트를 포함하지 않는 제2 산화물층을 형성하는 단계; 반도체 기판의 제1 면과 반대면인 반도체 기판의 제2면에 터널층을 형성하는 단계; 터널층 및 반도체 기판의 양쪽 측면에 제2 도펀트를 포함하는 반도체층을 형성하는 단계; 리프트 오프 공정을 이용하여 제2 산화물층을 식각하고 반도체층을 리프트 오프 하는 단계; 및 반도체 기판을 열처리하여 반도체 기판의 제1 면으로 제1 도펀트를 확산시켜 제1 도핑층을 형성하는 단계를 포함할 수 있다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생산하는 전지로서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 이동하고, 기판과 에미터부와 전기적으로 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 효율이 향상된 태양 전지 및 이의 제조 방법을 제공하는 것이다.
본 발명의 실시예에 따르면, 태양 전지 제조 방법은 반도체 기판의 제1 면 및 양쪽 측면에 제1 도전성 타입을 갖는 제1 도펀트를 포함하는 제1 산화물층과 제1 도펀트 또는 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제2 도펀트를 포함하지 않는 제2 산화물층을 형성하는 단계; 반도체 기판의 제1 면과 반대면인 반도체 기판의 제2면에 터널층을 형성하는 단계; 터널층 및 반도체 기판의 양쪽 측면에 제2 도펀트를 포함하는 반도체층을 형성하는 단계; 리프트 오프 공정을 이용하여 제2 산화물층을 식각하고 반도체층을 리프트 오프 하는 단계; 및 반도체 기판을 열처리하여 반도체 기판의 제1 면으로 제1 도펀트를 확산시켜 제1 도핑층을 형성하는 단계를 포함할 수 있다.
그리고 본 발명의 실시예에 따르면, 태양 전지 제조 방법은 제1 및 제2 반도체 기판의 전면 위에 각각 제1 도펀트 또는 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제2 도펀트를 포함하지 않는 산화물층을 증착하는 단계; 제1 및 제2 반도체 기판의 전면이 서로 맞닿아 밀착되도록 하는 단계; 제1 및 제2 반도체 기판의 전면을 제외한 나머지 부분에 반도체층을 증착하는 단계; 제1 및 제2 반도체 기판을 각각 분리하는 단계; 및 리프트 오프 공정을 이용하여 산화물층을 식각하고 반도체층을 리프트 오프하는 단계를 포함할 수 있다.
본 발명에 따른 태양 전지는 다결정 실리콘 재질로 이루어지는 후면 전계부를 형성하는 공정에 있어서, 반도체 기판의 전면에 동시에 형성되는 다결정 실리콘 재질로 이루어지는 도핑층을 리프트 오프 공정을 이용하여 제거함으로써, 누설 전류를 감소시켜 태양 전지의 효율을 증가시킬 수 있다.
더욱이, 다결정 실리콘 재질로 이루어지는 후면 전계부를 형성하기 위해 도핑층 증착 및 확산 공정을 동시에 진행함으로써, 공정이 단순화되어 태양 전지의 제조 비용이 절감됨으로써, 태양 전지의 효율이 더욱 증가할 수 있다.
도 1은 본 발명에 따른 태양 전지의 일례를 설명하기 위한 도이다.
도 2는 도 1에 도시된 태양 전지를 I-I선을 따라 잘라 도시한 개략적인 단면도이다.
도 3은 도 1에 도시된 태양 전지의 다른 일례를 설명하기 위한 도이다.
도 4a 내지 도 4h는 도 1에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도면이다.
도 5a 내지 도 5d는 도핑층 형성 방법을 보다 상세하게 설명하기 위한 도면이다.
도 6은 본 발명에 다른 태양 전지의 다른 일례를 설명하기 위한 도면이다.
도 7a 내지 도 7e는 도 1에 도시한 태양 전지의 제조 방법의 다른 일례를 설명하기 위해 순차적으로 도시한 도면이다.
도 8은 본 발명이 적용되는 태양 전지의 다른 일례를 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장자리 일부에는 형성되지 않은 것을 뜻한다.
이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판의 반대면일 수 있다.
아울러, 이하의 설명에서, 서로 다른 두 구성 요소의 길이나 폭이 동일하다는 의미는 10%의 오차 범위 이내에서 서로 동일한 것을 의미한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명에 따른 태양 전지의 일례를 설명하기 위한 도이고, 도 2는 도 1에 도시된 태양 전지를 I-I선을 따라 잘라 도시한 개략적인 단면도이다.
도 1 및 도 2에 도시한 바와 같이 일례에 따른 태양 전지(1)는 반도체 기판(110), 에미터부(120), 제1 반사 방지막(130), 복수의 제1 전극(140), 터널층(160), 후면 전계부(back surface field, BSF)(170), 제2 반사 방지막(132) 그리고 복수의 제2 전극(150)을 구비할 수 있다.
일례에 따른 태양 전지(1)는 반도체 기판(110)의 제1 면 및 제2 면을 통해 빛이 각각 입사되는 양면 수광형 태양 전지로써, 제1 면 및 제2 면을 통해 입사된 빛을 이용하여 전류를 생산할 수 있다.
여기서, 제1 및 제2 반사 방지막(130, 132), 터널층(160)은 생략될 수 있으나, 구비된 경우 태양 전지(1)의 효율이 더 향상되므로, 이하에서는 구비된 경우를 일례로 설명한다.
반도체 기판(110)은 제1 면(이하, '전면'이라 함)과 제2 면(이하, '후면'이라 함)을 포함하며, 전면(front surface)과 후면(back surface)은 서로 반대쪽에 위치한다.
반도체 기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 반도체 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 일례로, 반도체 기판(110)은 결정질 실리콘 웨이퍼로 형성될 수 있다.
반도체 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 반도체 기판(110)에 도핑(doping) 된다. 하지만, 이와는 달리, 반도체 기판(110)은 n형 도전성 타입일 수 있다. 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 반도체 기판(110)에 도핑될 수 있다.
이하에서는 이와 같은 반도체 기판(110)의 제1 도전성 타입이 p형인 경우를 일례로 설명한다.
이러한 반도체 기판(110)의 전면에 복수의 요철면을 가질 수 있다. 이로 인해 반도체 기판(110)의 전면 위에 위치한 에미터부(120) 역시 요철면을 가질 수 있다.
이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가할 수 있다.
예를 들어, 복수의 요철을 갖고 있는 반도체 기판(110)의 전면 쪽으로 입사되는 빛은 에미터부(120)와 반도체 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 반도체 기판(110) 내부로 입사된다. 이로 인해, 반도체 기판(110)의 전면에서 반사되는 빛의 양이 감소하여 반도체 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 반도체 기판(110)과 에미터부(120)의 표면적이 증가하여 반도체 기판(110)으로 입사되는 빛의 양 또한 증가한다.
도 1 및 도 2에 도시한 바와 같이 에미터부(120)는 제1 도전성 타입의 반도체 기판(110)의 전면에 형성되며, 제1 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 반도체 기판(110)에 도핑된 영역으로, 반도체 기판(110)의 전면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 반도체 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.
이와 같은 반도체 기판(110)에 입사된 빛은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동할 수 있다. 따라서, 반도체 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 반도체 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동할 수 있다.
에미터부(120)는 반도체 기판(110), 즉, 반도체 기판(110)의 제1 도전성 부분과 p-n 접합을 형성하므로, 본 실시예와 달리, 반도체 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가질 수 있다.
이 경우, 분리된 전자는 반도체 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동할 수 있다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 반도체 기판(110)에 도핑하여 형성될 수 있다.
도 1 및 도 2에 도시한 바와 같이 제1 반사 방지막(130)은 반도체 기판(110)의 전면에 위치하며, 에미터부(120)가 반도체 기판(110)의 전면에 위치하는 경우, 제1 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다.
이와 같은 제1 반사 방지막(130)은 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있다. 제1 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다.
이와 같은 제1 반사 방지막(130)은 반도체 기판(110)이 요철 표면을 갖는 경우, 반도체 기판(110)과 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.
본 실시예에서, 제1 반사 방지막(130)은 단일막 구조를 갖지만 이중막과 같은 다층막 구조를 가질 수 있고, 이와 같이 함으로써, 제1 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다. 한편, 필요에 따라 제1 반사 방지막(130)은 생략될 수 있다.
이와 같은 제1 반사 방지막(130)은 물리적 기상 증착법(PECVD, plasma enhanced chemical vapor deposition) 또는 화학적 기상 증착법(CVD, chemical vapor deposition)과 같은 다양한 막 형성 방법을 이용하여 반도체 기판(110)의 전면에 형성될 수 있다.
도 1 및 도 2에 도시된 바와 같이 복수의 제1 전극(140)은 반도체 기판(110)의 전면에 위에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다. 이와 같이, 반도체 기판(110)의 전면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 전극을 전면 핑거라고 명명할 수 있다.
이때, 복수의 제1 전극(140)은 제1 반사 방지막(130)을 통과하여 반도체 기판(110)의 전면에 위치한 에미터부(120)에 연결될 수 있다. 즉, 제1 전극(140)은 제1 반사 방지막(130)이 위치하지 않는 영역의 에미터부(120) 위에 위치할 수 있다.
이에 따라, 복수의 제1 전극(140)은 주석(Sn)과 같은 적어도 하나의 도전성 물질로 이루어져, 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집할 수 있다.
이러한 복수의 제1 전극(140)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
도 1 및 도 2에 도시된 바와 같이 터널층(160)은 반도체 기판(110)의 전면 반대면인 후면에 위치할 수 있고, 즉, 반도체 기판(110)의 후면 전체면에 직접 접촉하여 배치되면 유전체 재질을 포함할 수 있다. 따라서, 터널층(160)은 단결정 실리콘 재질로 형성되는 반도체 기판(110)의 후면에 직접 접촉되도록 형성될 수 있으며, 반도체 기판(110)에서 생성되는 캐리어를 통과시킬 수 있다.
이와 같이 터널층(160)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 전후면에 대한 패시베이션 기능을 수행할 수 있다.
아울러, 터널층(160)은 600 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성이 가능하며, 이와 같은 터널층(160)의 두께는 약 0.5nm~5nm 사이에서 형성될 수 있다.
여기서, 터널층(160)의 두께를 0.5nm 이상으로 형성하는 것은 반도체 기판(110)의 표면에 대한 패시베이션 기능을 확보하기 위함이고, 터널층(160)의 두께를 5nm 이하로 형성하는 것은 캐리어가 터널층(160)을 통해 후면 전계부(170)로 이동하는 터널 효과를 확보하기 위함이다.
따라서, 터널층(160)의 두께가 5nm를 넘어서면 터널 효과가 감소하여, 터널층(160)을 통해 제2 전극(150)으로 이동하는 캐리어의 양이 감소할 수 있다. 이와 같은 터널층(160)의 패시베이션 기능 및 터널 효과로 인하여, 태양 전지(1)의 단락 전류가 보다 더 향상될 수 있다.
도 1 및 도 2에 도시된 바와 같이 후면 전계부(170)는 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다. 이러한 후면 전계부(170)는 다결정 실리콘 재질을 포함할 수 있다.
이러한 반도체 기판(110)의 제1 도전성 영역과 후면 전계부(170)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(170) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(170) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 반도체 기판(110)의 후면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.
도 1 및 도 2에 도시한 바와 같이 제2 반사 방지막(132)은 반도체 기판(110)의 전면의 반대면인 후면에 위치할 수 있으며, 후면 전계부(170)가 반도체 기판(110)의 후면에 위치하는 경우, 제2 반사 방지막(132)는 후면 전계부(170)의 상부에 위치할 수 있다. 이때, 제2 반사 방지막(132)은 반도체 기판(110)의 후면으로 입사되는 빛의 반사를 최소화할 수 있다.
이와 같은 제2 반사 방지막(132)은 알루미늄 산화막(AlOx), 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 및 실리콘 산화질화막(SiOxNy) 중 적어도 하나로 형성될 수 있다. 이때, 제2 반사 방지막(132)은 제1 반사 방지막(130)과 동일한 물질로 형성되거나 상이한 물질로 형성될 수 있다.
그리고 제2 반사 방지막(132)은 제1 반사 방지막(130)과 동일한 형성 방법으로 형성되거나 상이한 형성 방법으로 형성될 수 있다.
한편, 도시하지 않았지만 제1 반사 방지막(130)과 에미터부(120)의 사이 및 제2 반사 방지막(132)과 후면 전계부(170)의 사이에는 보호막(passivation layer)이 더 형성될 수 있다. 이러한 보호막은 비결정질 반도체로 이루어질 수 있다. 예를 들어, 보호막은 수소화된 진성 비정질 실리콘(intrinsic amorphous silicon, i-a-Si:H)으로 이루어질 수 있다. 보호막은 보호막에 함유된 수소(H)를 이용하여 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행하여 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양을 감소시킨다. 이로 인해 기판(110)의 전후면에 위치하는 보호막에 의해 결함에 의해 기판(110)의 표면 및 그 근처에서 손실되는 전하의 양이 감소됨으로써, 태양 전지의 효율이 증가될 수 있다.
도 1 및 도 2에 도시된 바와 같이 복수의 제2 전극(150)은 반도체 기판(110)의 후면에 서로 이격되어 위치하며, 각각이 제1 방향(x)으로 길게 뻗어 위치할 수 있다. 이와 같이, 반도체 기판(110)의 후면에 서로 이격되어 제1 방향(x)으로 길게 뻗어 위치하는 전극을 후면 핑거라고 명명할 수 있다.
이때, 복수의 제2 전극(150)은 제2 반사 방지막(132)을 통과하여 반도체 기판(110)의 후면에 위치한 후면 전계부(170)와 연결될 수 있다. 즉, 제2 전극(150)은 제2 반사 방지막(132)이 위치하지 않는 영역의 후면 전계부(170)에 위치할 수 있다.
이에 따라, 복수의 제2 전극(150)은 주석(Sn)과 같은 적어도 하나의 도전성 물질로 이루어져, 후면 전계부(170)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집할 수 있다.
이러한 복수의 제2 전극(150)은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전성 물질로 이루어질 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
이러한 복수의 제2 전극(150)은 반도체 기판(110)을 중심으로 제1 전극(140)과 대응하여 마주하는 곳에 위치할 수 있다.
이에 따라, 제1 전극(140)과 제2 전극(150)의 개수는 동일하게 형성될 수 있지만, 이에 한정되지 않을 수 있다.
예를 들어 양면 수광형 태양 전지의 경우, 반도체 기판(110)의 전면을 통해 입사되는 빛의 양이 후면을 통해 입사되는 빛의 양에 비해 많으므로, 후면에는 제1 전극(140)에 비해 많은 개수의 제2 전극(150)이 형성될 수 있다. 이 경우, 도 3을 참조하면, 태양 전지(2)의 제2 전극(150) 간의 간격, 즉 피치(pitch)는 제1 전극(140) 간의 간격보다 작을 수 있다.
이러한 구성의 양면 수광형 태양전지에서, 태양 전지(1)로 조사된 빛이 에미터부(120) 및 후면 전계부(170)를 통해 반도체 기판(110)으로 입사되면, 반도체 기판(110)으로 입사된 빛 에너지에 의해 전자-정공 쌍이 발생한다. 이때, 반도체 기판(110)의 전면(front surface) 및/또는 후면(back surface)이 텍스처링 되어 있으므로, 반도체 기판(110)의 전면(front surface) 및 후면(back surface)에서의 빛 반사도가 감소하고, 텍스처링된 표면에서 입사와 반사 동작이 행해져 태양 전지(1) 내부에 빛이 갇히게 되므로, 빛의 흡수율이 증가되어 양면 수광형 태양 전지의 효율이 향상된다.
이에 더하여, 제1 반사 방지막(130) 및 제2 반사 방지막(132)에 의해 반도체 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 반도체 기판(110)으로 입사되는 빛의 양은 더욱 증가한다.
이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되며, 정공은 p형의 도전성 타입을 갖는 반도체 기판(110)의 후면쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동한다. 이때, 반도체 기판(110)은 p형의 도전성 타입을 가지고, 에미터부(120)는 n형의 도전성 타입을 가질 수 있다.
이처럼, 반도체 기판(110) 쪽으로 이동한 전자는 후면 전계부(170)를 통해 제2 전극(150)으로 이동하고, 에미터부(120)쪽으로 이동한 정공은 제1 전극(140)으로 이동한다. 이러한 제1 전극(140)과 제2 전극(150)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
도 4a 내지 도 4h는 도 1에 도시한 태양 전지의 제조 방법을 순차적으로 도시한 도면이고, 도 5a 내지 도 5d는 후면 전계부의 형성을 위한 도핑층 형성 방법을 보다 상세하게 설명하기 위한 도면이다.
이하, 도 4a 내지 도 4h를 참조하여 본 발명의 일례에 따른 태양 전지의 제조 방법을 설명한다.
먼저, 반도체 기판(110)의 전면에 텍스처링 공정을 수행하여 요철면인 텍스처링 표면을 형성할 수 있다. 이때, 반도체 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH 등의 염기 용액을 사용하여 반도체 기판(110)의 표면을 텍스처링할 수 있고, 반도체 기판(110)이 다결정 실리콘으로 이루어질 경우, 희석불산(DHF, Dilute HF) 또는 HNO3와 같은 산 용액을 사용하여 반도체 기판(110)의 표면을 텍스처링할 수 있다.
다음으로, 도 4a에 도시한 것처럼, 전면이 텍스처링된 제1 도전성 타입의 반도체 기판(110)에 인을 포함하는 제2 도전성 타입의 제1 도핑층(phosphorous silicate glass, PSG) (20)을 확산시킬 수 있다.
구체적으로, p형의 반도체 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 반도체 기판(110)의 전체면에 확산시켜 제1 도핑층(20)을 형성할 수 있다.
본 실시예와 달리, 반도체 기판(110)의 도전성 타입이 n형인 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하여 3가 원소의 불순물을 반도체 기판(110)에 확산시켜 제1 도핑층(20)을 형성할 수 있다.
다음으로, 도 4b에 도시한 것처럼, 대기압 화학기상증착법(APCVD, Atmosphere Pressure Chemical Vapor Deposition)을 이용하여 제1 도핑층(20)의 전체면에 제2 도핑층(USG Undoped Silicate Glass, 언도프드 실리케이트 글라스) (30)을 증착할 수 있다.
구체적으로, 제2 도핑층(30)은 실리콘 유리(silicate glass)가 적용될 수 있으며, 보다 구체적으로, p형 또는 n형 도펀트를 포함하지 않은 실리콘 유리(USG, Undoped Silicate Glass)가 적용될 수 있다. 예를 들어, 제2 도핑층(30)은 TEOS(Tetraethyl orthosilicate)이나 실란(SiH4)을 이용한 대기압 화학기상증착법(APCVD, Atmosphere Pressure Chemical Vapor Deposition)으로 형성될 수 있고, 약 50nm~300nm의 두께로 형성될 수 있다.
다음으로, 도 4c에 도시한 것처럼, 반도체 기판(110)의 후면에 형성된 제1 및 제2 도핑층(20, 30)을 식각 공정을 통해 제거할 수 있다.
이때, 반도체 기판(110)의 전면은 습식 식각 공정 또는 플라즈마를 이용한 건식 식각 공정을 이용하여 반도체 기판(110)의 전면이 텍스처링 표면으로 각각 형성될 수도 있다. 이에 따라, 제1 도핑층(20) 및 제2 도핑층(30)은 반도체 기판(110)의 텍스처링 표면 형상에 영향을 받아 요철면을 갖는다.
다음으로, 도 4d에 도시한 것처럼, p형 반도체 기판(110)의 후면에 터널층(160)을 형성할 수 있다.
이러한, 터널층(160)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.
이와 같은 터널층(160)은 600 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성되는 것도 가능하다.
그리고, 터널층(160)의 두께는 1nm ~ 1.5nm 사이로 형성될 수 있다.
이와 같은 터널층(160)은 Oxidation 공정이나 LPCVP 공정 또는 PECVD 증착 공정에 의해 형성될 수 있다.
다음으로, 도 4e에 도시한 것처럼, 저압화학기상증착(LPCVD, Low Pressure chemical vapor deposition)을 이용하여 반도체 기판(110)의 전체면에 다결정 실리콘 재질의 제3 도핑층(40)을 형성할 수 있다.
구체적으로, 도 5a 내지 도 5c를 참조하면, 별도의 고정장치(미도시)를 이용하여 복수의 태양 전지 중 제1 태양 전지의 반도체 기판(110)의 전면(A)과, 제1 태양 전지와 동일한 구조를 갖는 제2 태양 전지의 반도체 기판(110)의 전면(B)이 서로 맞닿아 밀착되도록 위치시킬 수 있다. 이때, 제1 태양 전지의 반도체 기판(110)의 전면(A)과 제2 태양 전지의 반도체 기판(110)의 전면(B) 각각에는 제1 도핑층(20) 및 제2 도핑층(30)이 순차적으로 도핑되어 있는 것이 바람직하다.
이에 따라, 제1 및 제2 태양 전지가 별도의 고정장치(미도시)에 의해 고정됨으로써 제1 및 제2 태양 전지의 반도체 기판(110)의 전면(A, B)이 각각 맞닿은 연결 부분(R)을 제외한 제1 및 제2 태양 전지의 나머지 부분에 제3 도핑층(40)이 증착될 수 있다. 이때, 별도의 절단 장치(미도시)를 이용하여 제1 및 제2 태양 전지를 분리시킬 수 있다.
그리고 다결정 실리콘 재질로 이루어진 제1 도전성 타입의 불순물이 제1 및 제2 태양 전지의 반도체 기판(110)의 전면(A, B)이 각각 맞닿은 연결 부분(R)을 제외한 제1 및 제2 태양 전지의 나머지 부분에 제3 도핑층(40)이 증착되는 동시에 연결 부분(R)의 양쪽 끝단 부분(S)으로 제1 도전성 타입의 불순물이 확산(drive-in)될 수 있다. 따라서, 제3 도핑층(40)은 반도체 기판(110)의 측면에 형성된 제1 다결정 실리콘층(40A)과 반도체 기판(110)의 전면의 양쪽 끝단(S)에 형성된 제2 다결정 실리콘층(40B)을 포함할 수 있다.
이때, 제1 다결정 실리콘층(40A)의 두께(T1)와 제2 다결정 실리콘층(40B)의 두께(T2)는 서로 동일하게 형성될 수 있다.
한편, 도 5d를 참고하면, 제1 다결정 실리콘층(40A)의 두께(T1)가 제2 다결정 실리콘층(40B)의 두께(T2)보다 크게 형성될 수 있다.
다음으로, 도 4f에 도시한 것처럼, 리프트 오프 공정(lift-off process)을 이용하여 반도체 기판(110)의 후면을 제외한 나머지 부분에 위치하는 제3 도핑층(40)을 제거할 수 있다.
구체적으로, 리프트 오프 공정을 통해 희석불산(DHF, Dilute HF) 또는 HNO3와 같은 산 용액을 사용하여 반도체 기판(110)의 양쪽 측면에 형성된 제1 다결정 실리콘층(40A)과 반도체 기판(110)의 전면의 양쪽 끝단(S)에 형성된 제2 다결정 실리콘층(40B)을 제거할 수 있다. 즉, 제1 도핑층(20) 및 제2 도핑층(30) 위에 위치하는 제2 다결정 실리콘층(40B)을 제거할 수 있다.
종래에는 반도체 기판(110)의 전면의 양쪽 끝단 부분에 에미터부와 후면 전계부가 동시에 위치함으로써, 누설 전류가 발생하여 태양 전지의 효율이 감소하는 문제점이 있었다.
하지만, 리프트 공정을 이용하여 반도체 기판(110)의 양쪽 측면에 형성된 제1 다결정 실리콘층(40A)과 더불어 반도체 기판(110)의 전면의 양쪽 끝단(S)에 형성된 제2 다결정 실리콘층(40B)을 동시에 제거함으로써, 태양 전지의 효율이 더욱 증가될 수 있다.
더욱이, 반도체 기판(110)의 전체면에 다결정 실리콘 재질의 제3 도핑층(40)을 형성하면서 동시에 확산 공정을 진행함으로써, 공정이 단순화되어 태양 전지의 제조 비용이 절감됨으로써, 태양 전지의 효율이 더욱 증가할 수 있다.
다음으로, 도 4g에 도시한 것처럼, 고온에서 열처리하여 반도체 기판(110)의 전면에 에미터부(120)를 형성하고, 반도체 기판(110)의 후면에 후면 전계부(170)를 형성할 수 있다.
다음으로, 도 4h에 도시한 것처럼, PECVD(plasma enhanced chemical vapor deposition)법과 같은 다양한 막 형성 방법을 이용하여 반도체 기판(110)의 전면 및 후면에 제1 반사 방지막(130) 및 제2 반사 방지막(132)을 각각 형성한다.
제1 반사 방지막(130) 및 제2 반사 방지막(132)은 동일한 물질로 형성되거나 서로 다른 물질로 형성될 수 있다. 또한, 제1 반사 방지막(130) 및 제2 반사 방지막(132)은 단일막 구조 또는 다층막 구조로 서로 동일하거나 상이하게 형성될 수 있다.
한편, 제1 반사 방지막(130)과 에미터부(120)의 사이 및 제2 반사 방지막(132)과 후면 전계부(170)의 사이에는 보호막(passivation layer)을 더 형성할 수 있다.
다음으로, 에미터부(120) 위에 복수의 제1 전극(140)을 형성하고, 후면 전계부(170) 위에 복수의 제2 전극(150)을 형성하여 태양 전지(1)를 완성할 수 있다(도 1 참조).
구체적으로, 복수의 제1 및 제2 전극(140, 150)은 스크린 인쇄법을 이용하여 전극용 페이스트를 에미터부(120) 및 후면 전계부(170)의 후면에 도포한 후 소결하여 형성할 수 있지만, 이와는 달리, 도금법, 스퍼터링법과 전자빔 증착 등의 물리적 기상 증착법(PECVD) 또는 화학적 기상 증착법(CVD) 등을 이용하여 형성할 수도 있다.
도 6은 본 발명에 다른 태양 전지의 다른 일례를 설명하기 위한 도이다.
이하의 도 6에서는 도 1 및 도 2에 기재된 내용과 중복되는 내용에 대한 상세한 설명은 생략하고, 다른 점을 위주로 설명한다.
따라서, 도 6에 도시한 태양 전지와 동일한 기능을 수행하는 구성요소에 대해서는 도 1 및 도 2와 동일한 부호를 부여하고 그에 대한 상세한 설명은 생략한다.
도 6에 도시한 바와 같이, 태양 전지(3)는 반도체 기판(110)의 후면에 위치한 제1 후면 전계부(170A)와, 제1 후면 전계부(170A)와 연결되며 반도체 기판(110)의 양쪽 측면에 위치하는 제2 후면 전계부(170B)로 이루어지는 후면 전계부(170)를 포함할 수 있다.
제2 후면 전계부(170B)는 반도체 기판(110)의 양쪽 측면 하단에 위치하며 제1 후면 전계부(170A)와 연결될 수 있다.
이러한 제2 후면 전계부(170B)는 반도체 기판(110)의 측면에 대하여 최대 1/2 크기로 형성될 수 있지만, 이에 한정되는 것은 아니다.
이러한 제2 후면 전계부(170B)는 리프트 오프 공정시 제거되지 않는 제3 도핑층(40)에 의해 형성될 수 있다.
제1 후면 전계부(170A) 및 제2 후면 전계부(170B)는 다결정 실리콘 재질을 포함하는 서로 동일한 물질로 형성되는 것이 바람직하지만, 이에 한정되지 않을 수 있다.
한편, 제1 후면 전계부(170A)의 두께는 제2 후면 전계부(170B)의 두께와 동일하게 형성되거나 더 두껍게 형성될 수 있지만, 이에 한정되지 않을 수 있다.
이하, 도 7a 내지 도 7e는 도 1에 도시한 태양 전지의 제조 방법의 다른 일례를 설명하기 위해 순차적으로 도시한 도면이다.
먼저, 도 7a에 도시한 것처럼, 반도체 기판(110)의 전면을 텍스처링 표면으로 형성하고, 반도체 기판(110)의 전면에 대기압 화학기상증착법(APCVD, Atmosphere Pressure Chemical Vapor Deposition)을 이용하여 제2 도핑층(USG Undoped Silicate Glass, 언도프드 실리케이트 글라스) (30)을 증착할 수 있다.
구체적으로, 제2 도핑층(30)은 실리콘 유리(silicate glass)가 적용될 수 있으며, 보다 구체적으로, p형 또는 n형 도펀트를 포함하지 않은 실리콘 유리(USG, Undoped Silicate Glass)가 적용될 수 있다. 예를 들어, 제2 도핑층(30)은 TEOS(Tetraethyl orthosilicate)이나 실란(SiH4)을 이용한 대기압 화학기상증착법(APCVD, Atmosphere Pressure Chemical Vapor Deposition)으로 형성될 수 있고, 약 50nm~300nm의 두께로 형성될 수 있다.
다음으로, 도 7b에 도시한 것처럼, p형 반도체 기판(110)의 후면에 터널층(160)을 형성할 수 있다.
이러한, 터널층(160)은 반도체 기판(110)에서 생성된 캐리어를 통과시키며, 반도체 기판(110)의 후면에 대한 패시베이션 기능을 수행할 수 있다.
이와 같은 터널층(160)은 600 이상의 고온 공정에도 내구성이 강한 SiCx 또는 SiOx로 형성되는 유전체 재질로 형성될 수 있다. 그러나 이 외에도 silicon nitride (SiNx), hydrogenerated SiNx, aluminum oxide (AlOx), silicon oxynitride (SiON) 또는 hydrogenerated SiON로 형성되는 것도 가능하다.
그리고, 터널층(160)의 두께는 1nm ~ 1.5nm 사이로 형성될 수 있다.
이와 같은 터널층(160)은 Oxidation 공정이나 LPCVP 공정 또는 PECVD 증착 공정에 의해 형성될 수 있다.
다음으로, 도 7c에 도시한 것처럼, 저압화학기상증착(LPCVD, Low Pressure chemical vapor deposition)을 이용하여 반도체 기판(110)의 전체면에 다결정 실리콘 재질의 제3 도핑층(40)을 형성할 수 있다.
구체적으로, 도 5a 내지 도 5c를 참조하면, 별도의 고정장치(미도시)를 이용하여 복수의 태양 전지 중 제1 태양 전지의 반도체 기판(110)의 전면(A)과, 제1 태양 전지와 동일한 구조를 갖는 제2 태양 전지의 반도체 기판(110)의 전면(B)이 서로 맞닿아 밀착되도록 위치시킬 수 있다. 이때, 제1 태양 전지의 반도체 기판(110)의 전면(A)과 제2 태양 전지의 반도체 기판(110)의 전면(B) 각각에는 제1 도핑층(20) 및 제2 도핑층(30)이 순차적으로 도핑되어 있는 것이 바람직하다.
이에 따라, 제1 및 제2 태양 전지가 별도의 고정장치(미도시)에 의해 고정됨으로써 제1 및 제2 태양 전지의 반도체 기판(110)의 전면(A, B)이 각각 맞닿은 연결 부분(R)을 제외한 제1 및 제2 태양 전지의 나머지 부분에 제3 도핑층(40)이 증착될 수 있다. 이때, 별도의 절단 장치(미도시)를 이용하여 제1 및 제2 태양 전지를 분리시킬 수 있다.
그리고 다결정 실리콘 재질로 이루어진 제1 도전성 타입의 불순물이 제1 및 제2 태양 전지의 반도체 기판(110)의 전면(A, B)이 각각 맞닿은 연결 부분(R)을 제외한 제1 및 제2 태양 전지의 나머지 부분에 제3 도핑층(40)이 증착되는 동시에 연결 부분(R)의 양쪽 끝단 부분(S)으로 제1 도전성 타입의 불순물이 확산(drive-in)될 수 있다. 따라서, 제3 도핑층(40)은 반도체 기판(110)의 측면에 형성된 제1 다결정 실리콘층(40A)과 반도체 기판(110)의 전면의 양쪽 끝단(S)에 형성된 제2 다결정 실리콘층(40B)을 포함할 수 있다.
이때, 제1 다결정 실리콘층(40A)의 두께(T1)와 제2 다결정 실리콘층(40B)의 두께(T2)는 서로 동일하게 형성될 수 있다.
한편, 도 5d를 참고하면, 제1 다결정 실리콘층(40A)의 두께(T1)가 제2 다결정 실리콘층(40B)의 두께(T2)보다 크게 형성될 수 있다.
다음으로, 도 7d에 도시한 것처럼, 리프트 오프 공정(lift-off process)을 이용하여 반도체 기판(110)의 전면의 양쪽 끝단 부분(S)에 위치하는 제3 도핑층(40)을 제거할 수 있다.
구체적으로, 리프트 오프 공정을 통해 희석불산(DHF, Dilute HF) 또는 HNO3와 같은 산 용액을 사용하여 반도체 기판(110)의 양쪽 측면에 형성된 제1 다결정 실리콘층(40A)과 반도체 기판(110)의 전면의 양쪽 끝단(S)에 형성된 제2 다결정 실리콘층(40B)을 제거 할 수 있다.
종래에는 반도체 기판(110)의 전면의 양쪽 끝단 부분에 에미터부와 후면 전계부가 동시에 위치함으로써, 누설 전류가 발생하여 태양 전지의 효율이 감소하는 문제점이 있었다.
하지만, 리프트 공정을 이용하여 반도체 기판(110)의 양쪽 측면에 형성된 제1 다결정 실리콘층(40A)과 더불어 반도체 기판(110)의 전면의 양쪽 끝단(S)에 형성된 제2 다결정 실리콘층(40B)을 동시에 제거함으로써, 태양 전지의 효율이 더욱 증가될 수 있다.
더욱이, 반도체 기판(110)의 전체면에 다결정 실리콘 재질의 제3 도핑층(40)을 형성하면서 동시에 확산 공정을 진행함으로써, 공정이 단순화되어 태양 전지의 제조 비용이 절감됨으로써, 태양 전지의 효율이 더욱 증가할 수 있다.
다음으로, 도 7e에 도시한 것처럼, 반도체 기판(110)에 인을 포함하는 제2 도전성 타입의 제1 도핑층(phosphorous silicate glass, PSG) (20)을 고온에서 확산시켜 에미터부(120) 및 후면 전계부(170)를 형성시킬 수 있다.
다음으로, PECVD(plasma enhanced chemical vapor deposition)법과 같은 다양한 막 형성 방법을 이용하여 반도체 기판(110)의 전면 및 후면에 제1 반사 방지막(130) 및 제2 반사 방지막(132)을 각각 형성할 수 있다.
제1 반사 방지막(130) 및 제2 반사 방지막(132)은 동일한 물질로 형성되거나 서로 다른 물질로 형성될 수 있다. 또한, 제1 반사 방지막(130) 및 제2 반사 방지막(132)은 단일막 구조 또는 다층막 구조로 서로 동일하거나 상이하게 형성될 수 있다.
한편, 제1 반사 방지막(130)과 에미터부(120)의 사이 및 제2 반사 방지막(132)과 후면 전계부(170)의 사이에는 보호막(passivation layer)을 더 형성할 수 있다.
다음으로, 에미터부(120) 위에 복수의 제1 전극(140)을 형성하고, 후면 전계부(170) 위에 복수의 제2 전극(150)을 형성하여 태양 전지(1)를 완성할 수 있다(도 1 참조).
구체적으로, 복수의 제1 및 제2 전극(140, 150)은 스크린 인쇄법을 이용하여 전극용 페이스트를 에미터부(120) 및 후면 전계부(170)의 후면에 도포한 후 소결하여 형성할 수 있지만, 이와는 달리, 도금법, 스퍼터링법과 전자빔 증착 등의 물리적 기상 증착법(PECVD) 또는 화학적 기상 증착법(CVD) 등을 이용하여 형성할 수도 있다.
이하, 도 8은 본 발명이 적용되는 태양 전지의 다른 일례를 설명하기 위한 도면이다.
도 1 및 도 2에 도시한 본 발명에 따른 전극 형성 방법이 적용될 수 있는 태양 전지의 다른 일례는 도 8에 도시한 바와 같이 도 1 및 도 2와 다르게, 제1 전극(140)이 제1 방향(x)으로 길게 뻗은 전면 핑거(141)뿐만 아니라, 전면 핑거(141)의 길이 방향과 교차하는 방향인 제2 방향(y)으로 길게 뻗은 전면 버스바(142)를 구비할 수도 있다.
또한, 제2 전극(150)은 반도체 기판(110)의 후면 위에 서로 이격되어 위치하며 제1 방향(x)으로 길게 뻗은 후면 핑거(151)와, 후면 핑거(151)와 길이 방향으로 교차하는 제2 방향(y)으로 길게 뻗은 후면 버스바(152)를 구비할 수 있다.
예를 들어, 후면 핑거(151)는 제1 전극(140)의 전면 핑거(141)에 대응하는 위치에 형성되고, 후면 버스바(152)는 제1 전극(140)의 전면 버스바(142)에 대응하는 위치에 형성될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1, 2, 3: 태양 전지 110: 기판
120: 에미터부 130: 제1 반사 방지막
132: 제2 반사 방지막 170: 후면 전계부
170a: 제1 후면 전계부 170b: 제2 후면 전계부
140: 제1 전극 150: 제2 전극
160: 터널층

Claims (19)

  1. 반도체 기판의 제1 면 및 양쪽 측면에 제1 도전성 타입을 갖는 제1 도펀트를 포함하는 제1 산화물층과 상기 제1 도펀트 또는 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제2 도펀트를 포함하지 않는 제2 산화물층을 형성하는 단계;
    상기 반도체 기판의 제1 면과 반대면인 상기 반도체 기판의 제2면에 터널층을 형성하는 단계;
    상기 터널층 및 상기 반도체 기판의 양쪽 측면에 상기 제2 도펀트를 포함하는 반도체층을 형성하는 단계;
    리프트 오프 공정을 이용하여 상기 제2 산화물층을 식각하고 상기 반도체층을 리프트 오프 하는 단계; 및
    상기 반도체 기판을 열처리하여 상기 반도체 기판의 제1 면으로 상기 제1 도펀트를 확산시켜 제1 도핑층을 형성하는 단계를 포함하는 태양 전지 제조 방법.
  2. 제1항에 있어서,
    상기 반도체 기판은 제2 도전성 타입을 갖는 태양 전지 제조 방법.
  3. 제1항에 있어서,
    상기 반도체층은 단결정 실리콘층인 태양 전지 제조 방법.
  4. 제1항에 있어서,
    상기 반도체층을 형성하는 단계는,
    적어도 2개의 반도체 기판의 제1 면이 서로 맞닿도록 밀착시키는 단계를 포함하는 태양 전지 제조 방법.
  5. 제4항에 있어서,
    상기 반도체층을 형성하는 단계는,
    제1 반도체 기판의 제1 면과 제2 반도체 기판의 제2 면이 밀착되는 연결 부분을 제외한 나머지 부분에 상기 반도체층이 증착 및 확산되는 태양 전지 제조 방법.
  6. 제5항에 있어서,
    상기 반도체층을 증착 및 확산시키는 단계에 있어서,
    상기 반도체층은 상기 제1 또는 제2 반도체 기판의 제1 면의 양쪽 끝단, 상기 제1 또는 제2 반도체 기판의 양쪽 측면의 전체면에 형성되는 태양 전지 제조 방법.
  7. 제4항에 있어서,
    상기 리프트 오프 공정은 상기 적어도 2개의 반도체 기판의 제1 면이 서로 분리된 후 수행되는 태양 전지 제조 방법.
  8. 제1항에 있어서,
    상기 제2 산화물층은 APCVD 방법에 의해 증착되는 태양 전지 제조 방법.
  9. 제1항에 있어서,
    상기 반도체층은 LPCVD 방법에 의해 증착되는 태양 전지 제조 방법.
  10. 제1항에 있어서,
    상기 리프트 오프 공정 이후에,
    상기 반도체 기판의 제2 면에 제2 도핑부를 형성하는 단계를 더 포함하는 태양 전지 제조 방법.
  11. 제10항에 있어서,
    상기 제1 도핑부와 전기적 및 물리적으로 연결되는 제1 전극을 형성하고, 상기 제2 도핑부와 전기적 및 물리적으로 연결되는 제2 전극을 형성하는 태양 전지 제조 방법.
  12. 제10항에 있어서,
    상기 제2 도핑부는 다결정 실리콘층인 태양 전지 제조 방법.
  13. 제10항에 있어서,
    상기 제2 도핑부는 상기 반도체 기판의 제2면 전체면에 형성되는 제1 부분 도핑부와 상기 반도체 기판의 양쪽 측면의 일부분에 형성되는 제2 부분 도핑부를 더 포함하는 태양 전지 제조 방법.
  14. 제13항에 있어서,
    상기 제1 부분 도핑부와 상기 제2 부분 도핑부는 서로 물리적으로 연결되는 태양 전지 제조 방법.
  15. 제10항에 있어서,
    상기 제1 도핑부 또는 상기 제2 도핑부 위에 패시베이션층을 형성하는 단계를 더 포함하는 태양 전지 제조 방법.
  16. 제1항에 있어서,
    상기 터널층을 형성하기 전에 상기 반도체 기판의 제2면에 형성된 제1 및 제2 산화물층을 제거하는 단계를 더 포함하는 태양 전지 제조 방법.
  17. 제1 및 제2 반도체 기판의 전면 위에 각각 제1 도펀트 또는 상기 제1 도전성 타입과 반대인 제2 도전성 타입을 갖는 제2 도펀트를 포함하지 않는 산화물층을 증착하는 단계;
    상기 제1 및 제2 반도체 기판의 전면이 서로 맞닿아 밀착되도록 하는 단계;
    상기 제1 및 제2 반도체 기판의 전면을 제외한 나머지 부분에 반도체층을 증착하는 단계;
    상기 제1 및 제2 반도체 기판을 각각 분리하는 단계; 및
    리프트 오프 공정을 이용하여 상기 산화물층을 식각하고 상기 반도체층을 리프트 오프하는 단계를 포함하는 태양 전지 제조 방법.
  18. 제17항에 있어서,
    상기 산화물층은 APCVD 방법에 의해 증착되는 태양 전지 제조 방법.
  19. 제17항에 있어서,
    상기 반도체층은 LPCVD 방법에 의해 증착되는 태양 전지 제조 방법.
KR1020160011556A 2016-01-29 2016-01-29 태양 전지 및 이의 제조 방법 KR20170090781A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160011556A KR20170090781A (ko) 2016-01-29 2016-01-29 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160011556A KR20170090781A (ko) 2016-01-29 2016-01-29 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170090781A true KR20170090781A (ko) 2017-08-08

Family

ID=59653239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160011556A KR20170090781A (ko) 2016-01-29 2016-01-29 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20170090781A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185865A (zh) * 2020-11-27 2021-01-05 常州时创能源股份有限公司 一种用于TOPCon电池的链式湿法刻蚀设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185865A (zh) * 2020-11-27 2021-01-05 常州时创能源股份有限公司 一种用于TOPCon电池的链式湿法刻蚀设备
CN112185865B (zh) * 2020-11-27 2021-02-26 常州时创能源股份有限公司 一种用于TOPCon电池的链式湿法刻蚀设备

Similar Documents

Publication Publication Date Title
US8012531B2 (en) Solar cell and method for manufacturing the same, and method for forming impurity region
JP5302414B2 (ja) 太陽電池及びその製造方法
US10680122B2 (en) Solar cell and method for manufacturing the same
US20140099747A1 (en) Semiconductor device and method for manufacturing the same
EP2538447B1 (en) Solar cell and method for manufacturing the same
US9997647B2 (en) Solar cells and manufacturing method thereof
JP2014007382A (ja) 太陽電池
KR101699312B1 (ko) 태양 전지 및 그 제조 방법
JP2023180196A (ja) 太陽光電池及び太陽光発電モジュール
KR101925928B1 (ko) 태양 전지 및 그의 제조 방법
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
KR20110138649A (ko) 태양 전지 및 그 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR20170090781A (ko) 태양 전지 및 이의 제조 방법
KR20190041989A (ko) 태양 전지 제조 방법 및 태양 전지
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
KR101976753B1 (ko) 태양 전지 제조 방법 및 태양 전지
KR101307204B1 (ko) 태양 전지 및 그 제조 방법
KR20110138648A (ko) 태양 전지 및 그 제조 방법
KR20120073541A (ko) 태양 전지 및 그 제조 방법
KR20120019936A (ko) 태양 전지의 제조 방법
KR20160064486A (ko) 태양 전지
KR20140010555A (ko) 양면형 태양 전지의 제조 방법
KR20120128926A (ko) 태양 전지 및 그 제조 방법