KR20140038030A - 태양 전지의 제조 방법 - Google Patents

태양 전지의 제조 방법 Download PDF

Info

Publication number
KR20140038030A
KR20140038030A KR1020120104093A KR20120104093A KR20140038030A KR 20140038030 A KR20140038030 A KR 20140038030A KR 1020120104093 A KR1020120104093 A KR 1020120104093A KR 20120104093 A KR20120104093 A KR 20120104093A KR 20140038030 A KR20140038030 A KR 20140038030A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
layer
opening
impurity
forming
Prior art date
Application number
KR1020120104093A
Other languages
English (en)
Inventor
최형욱
조근태
김진성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120104093A priority Critical patent/KR20140038030A/ko
Publication of KR20140038030A publication Critical patent/KR20140038030A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계; 상기 반도체 기판 위에 개구용 패턴부를 형성하는 단계; 상기 반도체 기판 위에 마스크층을 형성하는 단계; 상기 개구용 패턴부를 제거하여 상기 반도체 기판을 노출하는 개구부를 형성하는 단계; 및 상기 개구부를 통하여 불순물을 도핑하는 단계를 포함한다.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}
본 발명은 태양 전지의 제조 방법에 관한 것으로, 좀더 상세하게는, 생산성을 향상할 수 있는 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지를 형성하기 위해서는 광전 변환을 일으킬 수 있도록 불순물층을 형성한 다음 불순물층에 전기적으로 연결되는 전극을 형성하여야 한다. 이와 같이 태양 전지의 제조를 위해서는 다양한 공정을 이용하여 다양한 층, 배선 등을 형성하여야 한다. 이에 따라 제조 공정이 복잡해져서 생산성이 저하될 수 있다. 특히, 포토 리소그라피 공정과 같은 복잡한 공정이 사용되는 경우에는 생산성이 크게 저하될 수 있었다.
본 실시예는 제조 공정을 단순화하여 생산성을 향상할 수 있는 태양 전지의 제조 방법을 제공하고자 한다.
본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계; 상기 반도체 기판 위에 개구용 패턴부를 형성하는 단계; 상기 반도체 기판 위에 마스크층을 형성하는 단계; 상기 개구용 패턴부를 제거하여 상기 반도체 기판을 노출하는 개구부를 형성하는 단계; 및 상기 개구부를 통하여 불순물을 도핑하는 단계를 포함한다.
본 실시예에 따른 태양 전지의 제조 방법은, 국부적 구조를 가지는 불순물층을 형성하는 공정을 단순화할 수 있다. 즉, 양산성 높은 장비를 이용한 단순한 공정에 의하여 불순물층을 형성할 수 있어, 태양 전지의 제조 방법을 단순화할 수 있다. 특히, 본 실시예는 n형을 가지는 국부적 후면 전계 구조의 후면 전계층을 형성하는 데 적용될 경우 그 효과가 배가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 일 예를 도시한 부분 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 흐름도이다.
도 4a 내지 도 4h는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 다른 예를 도시한 부분 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법을 설명하면 다음과 같다. 먼저, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 일 예를 설명한 후에 태양 전지의 제조 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 의해 제조되는 태양 전지의 일 예를 도시한 부분 단면도이다. 그리고 도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)에 형성되는 불순물층(20, 30)과, 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물층(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형 불순물은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그려면, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10) 및 후면 전계층(30)이 p형을 가지고 에미터층(20)이 n형을 가지는 것도 가능함은 물론이다.
도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
반도체 기판(10)의 전면 쪽에는 제1 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
본 실시예에서는 에미터층(20)이 전체적으로 균일한 도핑 농도를 가지는 균일한 에미터(homogeneous emitter)일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도 5에서와 같이, 에미터층(20)이 서로 다른 도핑 농도를 가지는 부분을 포함하는 선택적 에미터(selective emitter) 일 수 있다. 또한, 본 실시예에서는 에미터층(20)이 반도체 기판(10)의 전면 쪽에만 형성되지만 본 발명이 이에 한정되는 것은 아니다. 즉, 에미터층(20)이 후면으로 연장되어 태양 전지(100)가 후면 전극형 구조를 가질 수도 있다.
반도체 기판(10) 위에, 좀더 정확하게는 반도체 기판(10)에 형성된 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다.
반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(10)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 효율을 향상할 수 있다.
방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(10)과 반사 방지막(22) 사이에 패시베이션을 위한 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다.
제1 전극(24)은 반사 방지막(22)에 형성된 개구부를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있는데 이에 대해서는 추후에 다시 설명한다.
반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제2 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다.
반도체 기판(10)의 후면 쪽에는 제2 도전형 불순물을 가지는 후면 전계층(30)이 형성될 수 있다. 일례로, 후면 전계층(30)은 제2 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 포함할 수 있다.
본 실시예에서 후면 전계층(30)은 제2 전극(34)이 형성될 부분(즉, 제2 전극(34)과 인접한 부분)에 국부적으로 형성된 제1 부분(30a)만을 포함하여, 국부적 후면 전계 구조(local back surface field structure)를 가질 수 있다. 이에 의하여 후면 전계층(30)에 의하여 제2 전극(34)과의 접촉 저항을 최소화할 수 있으며 이 부근에서 정공과 전자의 재결합을 방지할 수 있다. 또한, 후면 전계층(30)의 면적을 최소화하여 후면 전계층(30)을 형성할 때 해당 부분에서 반도체 기판(10)이 손상되는 문제 등을 방지할 수 있다. 이에 따라 후면 전계층(30)의 특성을 향상할 수 있다.
이와 함께 반도체 기판(10)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
제2 전극(34)은 패시베이션 막(32)에 형성된 개구부를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다.
즉, 본 실시예에 따른 제1 전극(24) 및/또는 제2 전극(34)은 다양한 평면 형상을 가질 수 있는데, 그 일 예를 도 2를 참조하여 설명한다. 제1 전극(24) 및 제2 전극(34)은 서로 다른 폭, 피치 등을 가질 수는 있지만, 그 기본 형상은 유사할 수 있다. 이에 따라 도 2에서는 제1 전극(24)을 위주로 설명하며, 제2 전극(34)에 대한 설명을 생략한다. 이하의 설명은 제1 및 제2 전극(24, 34)에 공통적으로 적용될 수 있다.
도 2를 참조하면, 제1 전극(24)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a)을 포함할 수 있다. 이와 함께 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 반사 방지막(22)(제2 전극(34)일 경우에는 패시베이션 막(32), 이하 동일)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a)이 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에서 형성될 수 있다.
상술한 바와 같이 태양 전지(100)는 국부적 후면 전계 구조를 가지는 후면 전계층(30)을 포함한다. 본 실시예에 따른 태양 전지(100)의 제조 방법에서는 이와 같이 국부적 후면 전계 구조를 가지는 후면 전계층(30)을 형성하는 방법을 단순화할 수 있다. 이하에서 좀더 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 흐름도이다.
도 3을 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 기판을 준비하는 단계(ST10), 불순물층을 형성하는 단계(ST20), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST30) 및 전극을 형성하는 단계(ST40)를 포함한다.
이러한 태양 전지의 제조 방법을 도 4a 내지 도 4h를 함께 참조하여 좀더 상세하게 설명한다. 도 4a 내지 도 4h는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 나타내는 단면도들이다.
먼저, 도 4a에 도시한 바와 같이, 기판을 준비하는 단계(ST10)에서는 제2 도전형 불순물을 가지는 반도체 기판(10)을 준비한다. 이때, 도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스쳐링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 또는 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)의 전면 및 후면 중 어느 하나에만 텍스쳐링을 형성할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.
이어서, 도 4b 내지 도 4f에 도시한 바와 같이, 불순물층을 형성하는 단계(ST20)에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한다. 좀더 상세하게 설명하면 다음과 같다.
즉, 도 4b에 도시한 바와 같이, 반도체 기판(10) 위(좀더 상세하게는, 반도체 기판(10)의 하면 위)에 개구용 패턴부(320)을 형성한다. 개구용 패턴부(320)은 이후 공정에서 제거되어 개구부(도 4d의 참조부호 342, 이하 동일)를 형성하기 위한 부분으로, 개구부(342)에 대응하는 패턴을 가지도록 형성된다.
이때, 본 실시예에서는 다양한 방법에 의하여 패턴을 가지는 상태로 개구용 패턴부(320)을 형성한다. 즉, 본 실시예에서는 전체 면에 형성한 다음 필요하지 않은 부분을 제거하여 개구용 패턴부(320)를 형성하는 대신, 패턴을 가진 상태의 개구용 패턴부(320)를 반도체 기판(10) 위에 형성한다.
일례로, 개구용 패턴부(320)는 페이스트를 인쇄법에 의하여 도포한 후에 이를 건조하여 형성될 수 있다. 페이스트는 개구용 패턴부(320)를 100~300℃의 온도에서 건조될 수 있다. 온도가 300℃를 초과하면 공정 비용이 증가할 수 있고, 온도가 100℃ 미만이면 페이스트가 충분하게 건조되지 않을 수 있다.
개구용 패턴부(320)로는 인쇄법에 의하여 형성된 다음 이후 공정에서 쉽게 제거될 수 있는 다양한 물질이 사용될 수 있다. 일례로, 개구용 패턴부(320)은 알코올 계열 물질에 의하여 쉽게 제거될 수 있는 유기물을 포함할 수 있다. 즉, 개구용 패턴부(320)는 바인더를 포함할 수 있다. 이러한 바인더로는 에틸셀룰로스계 수지, 아크릴레이트계 수지, 에폭시계 수지 및 알킬드 수지 중 적어도 하나를 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 바인더로 다양한 물질을 사용할 수 있다. 그리고 개구용 패턴부(320)는 용매를 더 포함할 수 있으며, 그 외 분산제 등과 같은 첨가제를 더 포함할 수 있다. 용매, 분산제 등으로는 알려진 물질을 사용할 수 있다.
이어서, 도 4c에 도시한 바와 같이, 개구용 패턴부(320)가 형성된 반도체 기판(10)의 후면에 마스크층(340)을 형성한다. 이때, 마스크층(340)은 적어도 개구용 패턴부(320)가 형성되지 않아 노출되는 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 그리고 마스크층(340)은 개구용 패턴부(320)의 일부 또는 전체를 덮으면서 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다.
마스크층(340)은 질화물 또는 산화물을 증착법(일례로, 화학 기상 증착법)의 의하여 증착하여 형성될 수 있다. 질화물 또는 산화물로는 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 이러한 실리콘 질화물 또는 실리콘 산화물은 반도체 기판(10) 위에 쉽게 형성할 수 있고, 일정 두께에서 불순물의 도핑을 효과적으로 방지할 수 있다.
본 실시예에서 개구용 패턴부(320)는 마스크층(340)보다 두껍게 형성될 수 있다. 이는 개구용 패턴부(320)와 마스크층(340)의 형성 공정을 고려한 것이다. 개구용 패턴부(320)는 후막을 형성하기에 적합한 인쇄법에 의하여 형성되므로 박막을 형성하기에 적합한 증착법에 의하여 형성된 마스크층(340)보다 두껍게 형성될 수 있다. 또한, 마스크층(340)을 형성할 때 개구용 패턴부(320) 위로 마스크층(340)이 일부 위치할 수 있는데, 마스크층(340)의 두께가 얇으면 개구용 패턴부(320)가 제거될 때 그 위에 위치한 마스크층(340)이 쉽게 제거될 수 있다. 이에 따라 개구용 패턴부(302)를 상대적으로 두껍게 하여 개구용 패턴부(320)가 제거될 때 그 위에 형성된 마스크층(340)의 부분이 쉽게 제거될 수 있도록 한다.
일례로, 개구용 패턴부(320)의 두께는 5~50㎛일 수 있고, 마스크층(340)의 두께는 50~500nm일 수 있다.
개구용 패턴부(320)의 두께가 50㎛를 초과하면 인쇄를 많은 회수로 수행하여야 하며 재료 비용이 증가할 수 있다. 그리고 개구용 패턴부(320)의 두께가 5㎛ 미만이면 개구용 패턴부(320)가 제거될 때 마스크층(340)이 깔끔하게 제거되지 않아 개구부(342)가 잘 형성되지 않을 수 있다.
마스크층(340)의 두께가 500nm를 초과하면, 마스크층(340)을 형성하는 공정 및 제거하는 공정 시간이 길어지고 재료 비용이 증가할 수 있다. 그리고 마스크층(340)의 두께가 50nm 미만이면, 불순물 도핑 시 불순물을 막는 역할을 충분하게 수행하지 못할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 개구용 패턴부(320) 및 마스크층(340)이 다양한 방법에 의하여 형성될 수 있고, 다양한 물질을 포함할 수 있으며, 다양한 두께를 가질 수 있다.
이어서, 도 4d에 도시한 바와 같이, 개구용 패턴부(320)를 제거하여 개구용 패턴부(320)가 위치하였던 부분에 개구부(342)를 형성된다. 이에 의하여 개구부(342)를 가지는 마스크층(340a)이 형성된다.
개구용 패턴부(320)는 이를 제거할 수 있는 물질에 반도체 기판(10)을 침지(dipping)하는 것에 의하여 제거될 수 있다. 일례로, 개구용 패턴부(320)를 제거하는 물질로 알코올 계열 물질을 포함할 수 있다. 개구용 패턴부(320)를 좀더 효과적으로 제거하기 위하여 초음파를 함께 이용할 수 있다.
이어서, 도 4e에 도시한 바와 같이, 제1 도전형 불순물을 반도체 기판(10)의 전면에 도핑하여 에미터층(20)을 형성하고, 제2 도전형 불순물을 개구부(342)를 통하여 반도체 기판(10)의 후면에 도핑하여 후면 전계층(30)을 포함할 수 있다.
이때, 반도체 기판(10)의 전면에서는 전체적으로 도핑이 이루어지므로 에미터층(20)이 균일한 도핑 농도를 가지는 균일한 에미터 구조를 가질 수 있다. 그리고 반도체 기판(10)의 후면에서는 개구부(342)를 통해서만 도핑이 이루어지므로 개구부(342)에 의하여 노출된 부분에서만 후면 전계층(30)이 형성된다. 이에 따라 후면 전계층(30)은 개구부(342)에 의하여 노출되는 부분에서 형성되는 제1 부분(30a)만을 구비하는 국부적 후면 전계 구조를 가질 수 있다.
에미터층(20) 및 후면 전계층(30)은 다양한 방법에 의하여 형성될 수 있다. 일례로, 열 확산법, 이온 주입법 등의 방법으로 에미터층(20) 및 후면 전계층(30)을 형성할 수 있다.
열 확산법은 반도체 기판(10)을 가열한 상태에서 제1 또는 제2 도전형 불순물의 기체 화합물(일례로, BBr3 또는 POCl3)을 확산시켜 제1 또는 제2 도전형 불순물을 도핑하는 것이다. 제조 공정이 단순하여 비용이 저렴한 장점이 있다.
이온 주입법은 제1 또는 제2 도전형 불순물을 이온 주입하는 것이다. 이러한 이온 주입법은 수평 방향(lateral direction)으로의 도핑을 줄일 수 있어 집적도를 향상할 수 있으며 농도를 쉽게 조절할 수 있다. 또한, 원하는 일면에만 도핑이 가능한 단면 도핑으로 반도체 기판(10)의 전면 및 후면을 서로 다른 불순물로 도핑할 경우에 쉽게 적용할 수 있다. 이와 같이 이온 주입법을 사용한 경우에는 각각의 이온 주입 공정 이후 또는 모든 이온 주입 공정이 완료된 후에 활성화 열처리를 수행할 수 있다.
도면에서는 에미터층(20)과 후면 전계층(30)이 동시에 형성되는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 즉, 에미터층(20)을 먼저 형성한 다음 후면 전계층(30)을 형성할 수 있다. 또는, 후면 전계층(30)을 먼저 형성한 다음 에미터층(20)을 형성할 수 있다.
이어서, 도 4f에 도시한 바와 같이, 마스크층(도 4e의 참조부호 340a, 이하 동일)을 제거할 수 있다. 마스크층(340a)은 산화물 또는 질화물을 제거할 수 있는 다양한 방법에 의하여 제거될 수 있다. 일례로, 산성 물질(일례로, 불산 계열의 물질)에 마스크층(340a)이 형성된 반도체 기판(10)을 침지하는 것에 의하여 마스크층(340a)을 쉽게 제거할 수 있다.
이어서, 도 4g에 도시한 바와 같이, 반사 방지막 및 패시베이션 막을 형성하는 단계(ST30)에서 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(10)의 전면 및 후면에 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 4h에 도시한 바와 같이, 전극을 형성하는 단계(ST40)에서는, 반도체 기판(10)의 전면에 에미터층(20)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(10)의 후면에 후면 전계층(30)의 제1 부분(30a)에 접촉하는 제2 전극(34)을 형성한다.
반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다.
또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다.
상술한 실시예에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한 다음에 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 다음에 제1 및 제2 전극(24, 34)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20), 후면 전계층(30), 반사 방지막(22), 패시베이션 막(32), 제1 전극(24), 제2 전극(34)의 형성 순서는 다양하게 변형될 수 있다.
본 실시예에 따르면 국부적 후면 전계 구조의 후면 전계층(30)을 형성하는 공정을 크게 단순화할 수 있다. 즉, 종래에는 국부적 후면 전계 구조의 후면 전계층(30)을 형성하기 위한 마스크를 형성하기 위하여 감광성 물질을 이용한 포토 리소그라피 공정을 사용하였는데, 이러한 포토 리소그라피 공정에서는 양산성이 매우 낮은 설비를 이용하여 다양한 공정을 수행하여야 한다. 이에 따라 다양한 공정을 수행하여야 하는 태양 전지(100)의 공정을 더 복잡하게 하였다. 반면, 본 실시예에서는 인쇄법을 이용한 단순한 방법에 의하여 개구용 패턴부(320)를 형성하고, 마스크층(340)을 형성한 다음 개구용 패턴부(320)를 제거하는 공정에 의하여 쉽게 개구부(342)를 형성할 수 있다. 이에 따라 인쇄 장비, 증착 장비 등 양산성 높은 장비만을 사용하여 제조 공정을 단순화할 수 있다.
특히, 본 실시예는 n형을 가지는 국부적 후면 전계 구조의 후면 전계층(30)을 형성하는 데 적용되어 태양 전지(100)의 생산성을 향상할 수 있다. 즉, p형을 가지는 후면 전계층의 경우에는 제2 전극을 형성하기 위한 소성 시 제2 전극 내의 물질(일례로, 알루미늄 등)이 반도체 기판으로 확산하여 국부적 후면 전계 구조를 형성할 수 있다. 따라서, p형을 가지는 후면 전계층의 국부적 후면 전계 구조를 형성할 경우에는 별도로 후면 전계층을 형성하는 공정을 포함하지 않아도 된다. 그러나 본 실시예와 같이 n형을 가지는 후면 전계층의 경우에는 별도로 후면 전계층을 형성하는 공정을 포함하여야 하는데, 이때, 본 실시예가 적용되어 생산성을 크게 향상할 수 있다.
상술한 실시예에서는 에미터층(20)이 균일한 에미터 구조를 가지고 후면 전계층(30)이 국부적 후면 전계 구조를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 에미터층(20)이 선택적 에미터 구조를 가질 수도 있다. 즉, 도 5에 도시한 바와 같이, 에미터층(20)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(20a)과, 제1 부분(20a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(20b)을 가질 수 있다. 제1 부분(20a)은 제1 전극(24)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100a)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100a)의 효율을 최대화할 수 있다.
이러한 구조의 에미터층(20)은 콤 마스크(comb mask)를 사용하여 제1 부분(20a)과 제2 부분(20b)의 주입량을 서로 다르게 하는 것에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 부분(20a)의 도핑 횟수를 제2 부분(20b)의 도핑 횟수보다 많게 하는 등의 다양한 방법을 사용할 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 반도체 기판
20: 에미터층
24: 제1 전극
30: 후면 전계층
34: 제2 전극
100: 태양 전지
320: 개구용 패턴부
340, 340a: 마스크층
342: 개구부

Claims (16)

  1. 반도체 기판을 준비하는 단계;
    상기 반도체 기판 위에 개구용 패턴부를 형성하는 단계;
    상기 반도체 기판 위에 마스크층을 형성하는 단계;
    상기 개구용 패턴부를 제거하여 상기 반도체 기판을 노출하는 개구부를 형성하는 단계; 및
    상기 개구부를 통하여 불순물을 도핑하는 단계
    를 포함하는 태양 전지의 제조 방법.
  2. 제1항에 있어서,
    상기 개구용 패턴부를 형성하는 단계는 페이스트를 인쇄하여 상기 개구용 패턴부를 형성하는 태양 전지의 제조 방법.
  3. 제2항에 있어서,
    상기 페이스트는 100 내지 300℃에서 건조되는 태양 전지의 제조 방법.
  4. 제1항에 있어서,
    상기 개구용 패턴부가 상기 마스크층보다 두꺼운 태양 전지의 제조 방법.
  5. 제4항에 있어서,
    상기 개구용 패턴부의 두께가 5~50㎛인 태양 전지의 제조 방법.
  6. 제4항에 있어서,
    상기 마스크층의 두께가 50~500nm인 태양 전지의 제조 방법.
  7. 제1항에 있어서,
    상기 페이스트가 에틸셀룰로스계 수지, 아크릴레이트계 수지, 에폭시계 수지 및 알킬드 수지 중 적어도 하나를 포함하는 바인더를 포함하는 태양 전지의 제조 방법.
  8. 제2항에 있어서,
    상기 개구부를 형성하는 단계에서 상기 페이스트는 알코올 계열 물질에 의하여 제거되는 태양 전지의 제조 방법.
  9. 제1항에 있어서,
    상기 마스크층을 형성하는 단계에서 상기 마스크층은 증착법에 의하여 증착되는 태양 전지의 제조 방법.
  10. 제1항에 있어서,
    상기 마스크층은 실리콘 질화물 및 실리콘 산화물 중 적어도 하나를 포함하는 태양 전지의 제조 방법.
  11. 제1항에 있어서,
    상기 불순물을 도핑하는 단계 이후에 산성 물질을 이용하여 상기 마스크층을 제거하는 단계를 더 포함하는 태양 전지의 제조 방법.
  12. 제1항에 있어서,
    상기 불순물을 도핑하는 단계에 의하여 국부적인 구조의 불순물층이 형성되는 태양 전지의 제조 방법.
  13. 제12항에 있어서,
    상기 불순물층이 후면 전계층을 포함하는 태양 전지의 제조 방법.
  14. 제13항에 있어서,
    상기 후면 전계층의 n형의 도전형을 가지는 태양 전지의 제조 방법.
  15. 제13항에 있어서,
    상기 반도체 기판의 다른 일면에 상기 불순물과 다른 도전형을 가지는 불순물을 도핑하여 에미터층을 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.
  16. 제1항에 있어서,
    상기 불순물을 도핑하는 단계는 이온 주입(ion-implant)법에 의하여 이루어지는 태양 전지의 제조 방법.
KR1020120104093A 2012-09-19 2012-09-19 태양 전지의 제조 방법 KR20140038030A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120104093A KR20140038030A (ko) 2012-09-19 2012-09-19 태양 전지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120104093A KR20140038030A (ko) 2012-09-19 2012-09-19 태양 전지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140038030A true KR20140038030A (ko) 2014-03-28

Family

ID=50646550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120104093A KR20140038030A (ko) 2012-09-19 2012-09-19 태양 전지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140038030A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220394A1 (zh) * 2019-04-29 2020-11-05 南通天盛新能源股份有限公司 一种双面发电太阳能电池及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020220394A1 (zh) * 2019-04-29 2020-11-05 南通天盛新能源股份有限公司 一种双面发电太阳能电池及其制备方法

Similar Documents

Publication Publication Date Title
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
KR20140126872A (ko) 태양 전지 및 이의 제조 방법
KR101838278B1 (ko) 태양 전지
US20130298975A1 (en) Solar cell and method for manufacturing the same
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR102060710B1 (ko) 태양 전지 및 이의 제조 방법
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR101045859B1 (ko) 태양 전지 및 그 제조 방법
US9640707B2 (en) Method of manufacturing solar cell and method of forming doping region
KR102053140B1 (ko) 태양 전지
KR102018650B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR102065595B1 (ko) 태양 전지의 제조 방법
KR20150029203A (ko) 태양 전지
KR20140038030A (ko) 태양 전지의 제조 방법
KR20140011459A (ko) 태양 전지 및 이의 제조 방법
KR101889774B1 (ko) 태양 전지
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
KR20140043213A (ko) 태양 전지의 제조 방법
KR102082880B1 (ko) 태양 전지의 제조 방법
KR101807791B1 (ko) 태양 전지의 제조 방법
KR102219795B1 (ko) 태양 전지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination