KR102060710B1 - 태양 전지 및 이의 제조 방법 - Google Patents
태양 전지 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR102060710B1 KR102060710B1 KR1020130018795A KR20130018795A KR102060710B1 KR 102060710 B1 KR102060710 B1 KR 102060710B1 KR 1020130018795 A KR1020130018795 A KR 1020130018795A KR 20130018795 A KR20130018795 A KR 20130018795A KR 102060710 B1 KR102060710 B1 KR 102060710B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- solar cell
- unevenness
- impurity layer
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 164
- 239000004065 semiconductor Substances 0.000 claims abstract description 159
- 239000012535 impurity Substances 0.000 claims abstract description 74
- 230000005684 electric field Effects 0.000 claims description 18
- 239000011148 porous material Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 102
- 238000002161 passivation Methods 0.000 description 22
- 238000002955 isolation Methods 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000012495 reaction gas Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000011295 pitch Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101100018027 Pisum sativum HSP70 gene Proteins 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- WBLXMRIMSGHSAC-UHFFFAOYSA-N [Cl].[Cl] Chemical compound [Cl].[Cl] WBLXMRIMSGHSAC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면에 제1 불순물층을 형성하는 단계; 상기 반도체 기판의 타면에 단면 식각법에 의하여 요철을 형성하면서 상기 반도체 기판의 측면을 함께 식각하는 텍스쳐링하는 단계; 상기 반도체 기판의 상기 타면에 제2 불순물층을 형성하는 단계; 및 상기 제1 불순물층 및 상기 제2 불순물층에 각기 전기적으로 연결되는 전극을 형성하는 단계를 포함한다.
Description
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
태양 전지는 광전 변환을 일으킬 수 있도록 반도체 기판에 도전형 영역 및 이에 전기적으로 연결되는 전극을 형성하여 형성될 수 있다. 도전형 영역을 형성하는 과정에서 원하지 않는 부분에 도핑이 이루어지면 원하지 않는 션트(shunt) 등이 발생할 수 있다. 이러한 션트는 태양 전지의 특성을 저하시킬 수 있다.
션트를 방지하기 위하여 레이저를 이용하여 전면부를 일부 제거하여 아이솔레이션부를 형성하는 방법 등이 제안되었다. 그러나, 이러한 방법에 따르면 레이저를 이용한 별도의 공정을 추가하여야 하므로 생산성이 저하되고 광전변환이 일어나는 부분을 제거하므로 태양 전지의 효율을 저하시키는 문제가 있었다.
본 발명은 우수한 특성 및 높은 생산성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판의 일면에 제1 불순물층을 형성하는 단계; 상기 반도체 기판의 타면에 단식 식각법에 의하여 요철을 형성하면서 상기 반도체 기판의 측면을 함께 식각하는 텍스쳐링하는 단계; 상기 반도체 기판의 상기 타면에 제2 불순물층을 형성하는 단계; 및 상기 제1 불순물층 및 상기 제2 불순물층에 각기 전기적으로 연결되는 전극을 형성하는 단계를 포함한다.
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면에 형성된 제1 불순물층; 상기 반도체 기판의 타면에 형성된 제2 불순물층; 상기 제1 불순물층 및 상기 제2 불순물층에 각기 전기적으로 연결되는 전극을 포함한다. 상기 반도체 기판의 상기 일면과 상기 반도체 기판의 측면에 동일한 요철이 형성된다.
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면에 형성된 제1 불순물층; 상기 반도체 기판의 타면에 형성된 제2 불순물층; 상기 제1 불순물층 및 상기 제2 불순물층에 각기 전기적으로 연결되는 전극를 포함한다. 상기 제1 불순물층이 형성된 부분에서 상기 반도체 기판의 상기 일면과 상기 반도체 기판의 측면의 표면 특성이 서로 다르다.
본 실시예에 따르면, 제1 불순물층을 형성하는 단계와 제2 불순물층을 형성하는 단계 사이에 텍스쳐링을 수행하여 반도체 기판의 일면에 제2 요철을 형성할 때 측면 아이솔레이션이 함께 수행된다. 이에 따라 공정을 추가하지 않고 측면 아이솔레이션을 수행하여 션트를 방지할 수 있다. 즉, 우수한 특성의 태양 전지을 높은 생산성으로 제조할 수 있다.
그리고 제1 불순물층을 형성하는 단계 이전에 별도의 텍스쳐링을 수행하여 제1 요철을 형성하는 것에 의하여 반도체 기판의 전면에서의 표면 반사도를 좀더 저감할 수 있다. 이에 따라 태양 전지 내로 입사되는 광량을 증가시켜 태양 전지의 효율을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 제2 텍스쳐링하는 단계를 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 7은 본 발명의 실험예에서 제2 텍스쳐링이 완료된 후에 반도체 기판의 전면의 사진이다.
도 8은 도 7의 (a) 부분의 반도체 기판의 후면을 확대한 사진이다.
도 9는 도 7의 (b) 부분의 반도체 기판의 후면을 확대한 사진이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 제2 텍스쳐링하는 단계를 설명하기 위한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 7은 본 발명의 실험예에서 제2 텍스쳐링이 완료된 후에 반도체 기판의 전면의 사진이다.
도 8은 도 7의 (a) 부분의 반도체 기판의 후면을 확대한 사진이다.
도 9는 도 7의 (b) 부분의 반도체 기판의 후면을 확대한 사진이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 기판(일례로, 반도체 기판)(이하 "반도체 기판")(110)과, 반도체 기판(110)에 형성되는 제1 불순물층(이하 "후면 전계층")(30) 및 제2 불순물층(이하 "에미터층")(20)을 포함하는 불순물층(20, 30)과, 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물층(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은, 불순물층(20, 30)이 형성되는 영역과 불순물층(20, 30)이 형성되지 않는 부분인 베이스 영역(10)을 포함한다. 베이스 영역(10)은, 일례로 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제1 도전형 불순물은 일례로 n형일 수 있다. 즉, 베이스 영역(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 베이스 영역(10)을 사용하면, 반도체 기판(110)의 제1 면(이하 "전면")에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그려면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.
본 실시예에서 반도체 기판(110)의 전면 및 후면은 텍스쳐링(texturing)에 의한 요철(112, 114)을 가지는데, 본 실시예에서는 제조 공정 상의 특징에 의하여 반도체 기판(110)의 후면보다 반도체 기판(110)의 전면에 더 많은 종류의 요철이 형성된다.
좀더 상세하게는, 반도체 기판(110)의 전면에는 반도체 기판(110)의 전면으로부터 돌출되며 상대적으로 큰 크기를 가지는 제1 요철(112)과, 제1 요철(112) 상에서 제1 요철(112)으로부터 돌출되며 상대적으로 작은 크기를 가지는 제2 요철(114)를 포함한다. 그리고 반도체 기판(110)의 후면에는 제1 요철(112)이 형성된다.
좀더 상세하게는, 제1 요철(112)은 반도체 기판(110)을 구성하는 물질의 방향성을 가지도록 식각되어 반도체 기판(110)의 특정 면들이 남아 만들어지는 요철이다. 이러한 제1 요철(112)은 습식 식각 등에 의하여 형성될 수 있다. 예를 들어, 반도체 기판(110)을 구성하는 물질이 실리콘인 경우에는 실리콘의 (111)면이 제1 요철(112)의 4개의 측면을 구성하게 되어, 제1 요철(112)이 피라미드 형상을 가지게 된다.
일례로, 제1 요철(112)의 평균 높이(H1)는 10~15㎛일 수 있다. 제1 요철(112)의 높이(H1)가 15㎛를 초과하면 반도체 기판(110)의 표면에서 결함이 많아질 수 있고, 10㎛ 미만이면 반도체 기판(110)의 반사도가 높아질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 요철(112)의 평균 높이(H1)는 태양 전지(100)의 규격, 반도체 기판(110)의 물질 등에 따라 다양하게 변화될 수 있다.
제1 요철(112) 상에 형성된 제2 요철(114)은 제1 요철(112)과는 다른 식각 방법의 텍스쳐링되어 형성된 것으로서, 일례로 건식 식각에 의한 것일 수 있다. 일례로, 제2 요철(114)은 반응성 이온 식각에 의하여 형성되어 제1 요철(112)의 제1 요철(112)보다 작은 크기를 가지면서 형성될 수 있다. 일례로, 제2 요철(114)의 높이(H2)는 1㎛이하(일례로, 300nm 내지 1㎛, 좀더 구체적으로는, 300~600nm)일 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 요철(114)의 평균 높이(H2) 등은 태양 전지(100)의 규격, 반도체 기판(110)의 물질, 원하는 제1 및 제2 요철(112, 114) 형상 등에 따라 다양하게 변화될 수 있다.
또한, 본 실시예에서는 반도체 기판(110)의 후면과 반도체 기판(110)의 측면은 서로 다른 표면 특성을 가질 수 있다. 예를 들어, 반도체 기판(110)의 후면에는 후면 전계층(30)을 형성할 때 발생할 수 있는 다공성 부분이 존재하는 반면, 반도체 기판(110)의 측면은 이러한 다공성 부분이 형성되지 않는다. 즉, 도 1의 확대원에 도시한 바와 같이, 반도체 기판(110)의 후면 쪽의 제1 요철(112) 부분에는 복수의 기공(310)이 형성되는 반면 반도체 기판(110)의 측면 쪽에서는 이러한 기공(310)이 형성되지 않거나 작은 다공도(porosity)를 가진다. 그리고 반도체 기판(110)의 후면에는 제2 요철(114)이 형성되지 않는 반면 반도체 기판(110)의 측면에는 제2 요철(114)이 형성될 수 있다.
상술한 반도체 기판(110)의 전면, 후면, 측면에서의 요철 및/또는 표면 특성의 차이는 반도체 기판(110)의 전면에 제2 요철(114)을 형성할 때 반도체 기판(110)의 측면을 함께 식각하였기 때문인데, 이에 대해서는 도 3, 도 4a 내지 도 4g, 그리고 도 5를 참조하여 추후에 상세하게 설명한다.
반도체 기판(110)의 전면 쪽에는 제2 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제2 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
이때, 본 실시예에서 에미터층(20)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(20a)과, 제1 부분(20a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(20b)을 가질 수 있다. 제1 부분(20a)은 제1 전극(24)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 에미터층(20)이 균일한 도핑 농도를 가지는 균일한 에미터(homogeneous emitter) 구조를 가질 수도 있다. 또한, 본 실시예에서는 에미터층(20)이 반도체 기판(110)의 전면 쪽에만 형성되지만 본 발명이 이에 한정되는 것은 아니다. 즉, 에미터층(20)이 후면으로 연장되어 태양 전지(100)가 후면 전극형 구조를 가질 수도 있다.
반도체 기판(110) 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다.
반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스부(10)와 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 효율을 향상할 수 있다.
방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(110)과 반사 방지막(22) 사이에 패시베이션을 위한 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다.
제1 전극(24)은 반사 방지막(22)에 형성된 개구부(222)를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 형상을 가지도록 형성될 수 있는데 이에 대해서는 도 2를 참조하여 다시 설명한다.
반도체 기판(110)의 후면 쪽에는 반도체 기판(110)보다 높은 도핑 농도로 제1 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 본 실시예에서 후면 전계층(30)은 제1 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다.
이때, 본 실시예에서 후면 전계층(30)은 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(30a)과, 제1 부분(30a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(30b)을 가질 수 있다. 제1 부분(30a)은 제1 전극(34)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 제2 전극(34) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(30b)를 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제2 전극(34)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(30a)을 형성하여 제2 전극(34)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 후면 전계층(30)은 선택적 후면 전계 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 후면 전계층(30)이 균일한 도핑 농도를 가지는 균일한 후면 전계(homogeneous back surface field) 구조를 가질 수도 있다. 또는, 후면 전계층(30)이 반도체 기판(110)의 후면에서 제2 전극(34)과 인접한 부분에서만 국부적으로 형성되는 국부적 후면 전계(local back surface field) 구조를 가질 수도 있다.
이와 함께 반도체 기판(110)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(110)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(110)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
제2 전극(34)은 패시베이션 막(32)에 형성된 개구부(322)를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 형상을 가지도록 형성될 수 있다. 즉, 본 실시예에 따른 제1 전극(24) 및/또는 제2 전극(34)은 다양한 평면 형상을 가질 수 있는데, 그 일 예를 도 2를 참조하여 설명한다. 제1 전극(24) 및 제2 전극(34)은 서로 다른 폭, 피치 등을 가질 수는 있지만, 그 기본 형상은 유사할 수 있다. 이에 따라 도 2에서는 제1 전극(24)을 위주로 설명하며, 제2 전극(34)에 대한 설명을 생략한다. 이하의 설명은 제1 및 제2 전극(24, 34)에 공통적으로 적용될 수 있다.
도 2를 참조하면, 제1 전극(24)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a)을 포함할 수 있다. 이와 함께 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 반사 방지막(22)(제2 전극(34)일 경우에는 패시베이션 막(32), 이하 동일)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a)이 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에서 형성될 수 있다.
상술한 바와 같은 태양 전지(100)는, 반도체 기판(110)의 전면에 형성된 요철의 종류가 반도체 기판(110)의 후면에 형성된 요철의 종류보다 많다. 이에 따라 반도체 기판(110)의 전면에서 표면 반사도를 저감시킬 수 있다. 즉, 반도체 기판(110)의 전면에 서로 다른 크기의 제1 요철(112)과 제2 요철(114)이 함께 형성되어 표면 반사도를 효과적으로 저감시킬 수 있다.
그리고 반도체 기판(110)의 측면에는 반도체 기판(110)의 전면에 형성된 요철 중 어느 하나(즉, 제2 요철(114))이 형성될 수 있으며, 다공성 부분이 형성되지 않을 수 있다. 반면, 반도체 기판(110)의 후면에서는 다공성 부분이 형성될 수 있다. 이는 반도체 기판(110)의 전면에 제2 요철(114)을 형성하기 위하여 식각할 때 반도체 기판(110)의 측면을 함께 식각하여 측면 아이솔레이션(isolation)을 수행하였기 때문이다. 이와 같이 제2 요철(114)을 형성할 때 측면 아이솔레이션을 함께 수행하여 태양 전지(110)의 제조 방법에서 공정을 단순화할 수 있는데, 이에 대해서 도 3, 도 4a 내지 도 4g, 그리고 도 5를 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이고, 도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다. 이하에서는 간단하고 명확한 설명을 위하여 이미 설명된 부분에 대해서는 상세한 설명을 생략하고 설명되지 않은 부분에 대해서 상세하게 설명한다.
도 3을 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 기판을 준비하는 단계(ST10), 제1 텍스쳐링하는 단계(ST20), 제1 불순물층을 형성하는 단계(ST30), 제2 텍스쳐링하는 단계(ST40), 제2 불순물층을 형성하는 단계(ST50), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST60) 및 전극을 형성하는 단계(ST70)를 포함한다. 각 단계들을 도 4a 내지 도 4g를 참조하여 상세하게 설명한다.
먼저, 도 4a에 도시한 바와 같이, 기판을 준비하는 단계(ST10)에서는 제1 도전형 불순물을 가지는 반도체 기판(110)을 준비한다. 본 실시예에서 반도체 기판(110)은 n형의 불순물을 가지는 실리콘으로 이루어질 수 있다.
이어서, 도 4b에 도시한 바와 같이, 제1 텍스쳐링하는 단계(ST20)에서는 양면 텍스쳐링에 의하여 반도체 기판(110)의 전면 및 후면에 제1 요철(112)의 요철을 형성한다. 예를 들어, 텍스쳐링으로 텍스쳐링 용액에 반도체 기판(110)을 침지시키는 습식 식각을 사용할 수 있다. 이러한 습식 식각은 공정 시간이 짧고 공정이 간단한 장점이 있다.
습식 식각에 의하면 반도체 기판(110)의 비등방성으로 식각되어 특정한 면(반도체 기판(110)이 실리콘을 포함할 경우 (111)면)이 남게 된다. 이에 따라 반도체 기판(110)의 전면 및 후면에 형성된 제1 요철(112)은 4 개의 (111)면이 측면을 구성하여 피라미드 형태를 가질 수 있다.
습식 용액으로는 수산화칼륨(KOH), 수산화 나트륨(NaOH)과 같은 알칼리 용액을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 습식 용액, 습식 식각의 구체적인 공정 조건, 제1 요철(112)의 구체적인 형상 등은 다양하게 변형될 수 있다.
이어서, 도 4c에 도시한 바와 같이, 제1 불순물층을 형성하는 단계(ST30)에서는 제1 불순물층인 후면 전계층(30)을 형성한다.
여기서, 후면 전계층(30)은 제1 도전형 불순물을 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 반도체 기판(110)의 후면에 도핑하여 형성될 수 있다. 이때, 반도체 기판(110)의 전면 및 양면에 서로 다른 불순물을 도핑하기에 적합한 이온 주입법이 사용될 수 있다.
본 실시예와 같이 선택적인 구조의 후면 전계층(30)은, 콤 마스크(comb mask)를 사용하거나, 도핑을 복수로 수행하는 등의 다양한 방법에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 다양한 구조의 후면 전계층(30)을 형성할 수 있음은 물론이다.
본 실시예에서 후면 전계층(30)은 n형 불순물인 인, 비소, 비스무스, 안티몬 등의 5족 원소를 사용할 수 있다. 이러한 5족 원소들은 반도체 기판(110)을 구성하는 실리콘보다 큰 원자 크기를 가지므로, 후면 전계층(30)이 형성된 부분은 비정질화될 수 있고 후면 전계층(30)이 형성된 부분의 표면(즉, 반도체 기판(110)의 측면 일부와 후면)에 다공성 부분이 형성될 수 있다.
이때, 후면 전계층(30)을 형성하는 도핑 과정에서 반도체 기판(110)의 후면뿐만 아니라 반도체 기판(110)의 측면에도 불필요하게 제1 도전형 불순물이 도핑되어 잔류 부분(301)을 형성할 수 있다. 이러한 잔류 부분(301)이 제거되지 않으면 원하지 않는 션트(shunt) 등이 발생할 수 있다.
이어서, 도 4d에 도시한 바와 같이, 제2 텍스쳐링하는 단계(ST40)에서는 반도체 기판(110)의 전면을 단면 식각하면서 반도체 기판(110)의 측면을 함께 식각한다. 즉, 후면 전계층(30)을 형성할 때 형성된 잔류 부분(도 4c의 참조부호 301)이 제거되어 션트를 방지할 수 있다. 이와 같이 전면을 텍스쳐링하여 제2 요철(114)을 형성할 때 반도체 기판(110)의 측면 아이솔레이션(isolation)이 함께 수행된다. 이에 따라 제2 요철(114)에 의하여 전면 반사도를 낮출 수 있으며, 측면 아이솔레이션이 함께 수행되므로 아이솔레이션을 위한 별도의 공정이 요구되지 않아 공정을 단순화할 수 있다.
이때, 본 실시예에서는 반응성 이온 식각을 이용하여 반도체 기판(110)의 전면뿐만 아니라 측면이 자연스럽게 동시에 식각되도록 할 수 있다. 도 5를 참조하여, 반응성 이온 식각을 이용한 제2 텍스쳐링을 하는 단계(ST40)를 좀더 상세하게 설명한다. 도 5는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 제2 텍스쳐링하는 단계를 설명하기 위한 도면이다.
도 5를 참조하면, 반응성 이온 식각 장치(300)의 챔버(302) 내에 트레이(304)가 위치하고, 트레이(304) 상에 복수 개의 반도체 기판(110)이 서로 이격하여 위치한다. 챔버(302) 내부로 반응성 이온 식각에 필요한 반응 기체를 주입하고, 상부 및 하부 전극(306, 308)에 전류를 인가한다. 반응 기체는 플라즈마에 의하여 분해되고, 분해된 반응 기체는 트레이(304) 상에 위치한 반도체 기판(110)의 전면과 반응하면서 반도체 기판(110)의 전면에 제2 요철(도 4d의 참조부호 114, 이하 동일)을 형성한다. 트레이(304) 상에서 복수 개의 반도체 기판(110)이 서로 이격하여 위치하므로 반도체 기판(110)의 측면에 노출된 상태이며 반도체 기판(110)의 측면으로 자연스럽게 플라즈마가 침투하게 된다. 그리고 반도체 기판(110)의 후면에 후면 전계층(30)이 형성된 부분은 비정질화되어 있는 상태이므로 침투한 플라즈마 및 반응 기체 등에 의하여 쉽게 식각될 수 있다. 이때, 반도체 기판(110)의 측면 일부(즉, 후면 전계층(30)의 측면)에 형성되었던 다공성 부분이 식각되고, 경우에 따라서는, 반도체 기판(110)의 측면에도 제2 요철(114)이 형성될 수 있다.
그리고 도면에서는 반도체 기판(110)의 측면이 균일하게 식각된 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 즉, 상술한 바와 같이 후면 전계층(30)이 형성된 부분이 비정질화되어 있으므로 후면 전계층(30)이 형성된 부분이 좀더 많이 식각될 수 있다.
이렇게 반응성 이온 식각에 의하여 형성된 제2 요철(114)은 1㎛ 이하(일례로, 300nm~1㎛, 좀더 상세하게는 300~600nm)의 표면 거칠기 또는 평균 높이(H2)를 가질 수 있다.
본 실시예에서 반응성 이온 식각의 공정 조건은 다양하게 변형될 수 있다. 일례로, 전력이 1000~2000W 이고, 압력이 200~500mTorr인 챔버에 반응 기체를 2000~6000 sccm의 속도로 주입하여 2~10분 동안 유지하여 반응성 이온 식각을 수행할 수 있다. 반응 기체로는 육불화항(SF6) 기체, 염소 가체 및 산소 기체를 혼합한 기체를 사용할 수 있다. 이러한 전력, 압력, 가스 주입 속도, 공정 시간, 반응 기체의 종류 등은 제2 요철(114)을 원활하게 형성하면서 반도체 기판(110)의 측면을 식각하기에 적합한 범위로 제시된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 반도체 기판(110)의 종류, 제2 요철(114)의 크기, 챔버의 크기 등을 고려하여 전력, 압력, 가스 주입 속도, 공정 시간 등은 다양하게 변형될 수 있다.
종래에 반도체 기판(110)들을 적층하여 측면을 아이솔레이션하는 방법은 반도체 기판(110)의 적층에 의한 문제가 많아 양산성이 없었다. 레이저를 이용한 아이솔레이션은 반도체 기판(110)의 전면에 아이솔레이션 부분을 형성하여 전류가 흐르지 않는 영역이 발생하게 된다. 또한, 레이저를 이용한 아이솔레이션은 추가의 아이솔레이션 공정을 수행하여야 하므로 생산성이 낮았다. 이에 따라 태양 전지(100)의 효율이 저하될 수 있었다.
반면, 본 발명의 실시예에서는 반도체 기판(110)의 적층되지 않은 상태에서 반도체 기판(110)의 전면에 제2 요철(114)을 형성하는 단계에서 자연스럽게 측면 아이솔레이션이 수행되도록 한다. 이에 따라 반도체 기판(110)의 적층에 따른 문제가 없고 별도의 아이솔레이션 공정이 요구되지 않아 생산성을 향상할 수 있다.
이어서, 도 4e에 도시한 바와 같이, 제2 불순물층을 형성하는 단계(ST50)에서는 제2 불순물층인 에미터층(20)을 형성한다. 에미터층(20) 및 후면 전계층(30)이 형성되지 않은 부분은 베이스부(10)를 구성하게 된다.
여기서, 에미터층(20)은 제2 도전형 불순물을 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 반도체 기판(110)의 전면에 도핑하여 형성될 수 있다. 본 실시예와 같이 선택적인 구조의 에미터층(20)은, 콤 마스크(comb mask)를 사용하거나, 도핑을 복수로 수행하는 등의 다양한 방법에 의하여 형성될 수 있다. 본 발명이 에미터층(20)의 형성 방법에 한정되는 것은 아니다.
이어서, 도 4f에 도시한 바와 같이, 반사 방지막 및 패시베이션 막을 형성하는 단계(ST60)에서 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(110)의 전면 및 후면에 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 4g에 도시한 바와 같이, 전극을 형성하는 단계(ST60)에서는, 반도체 기판(110)의 전면에 에미터층(20)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(110)의 후면에 후면 전계층(30)에 접촉하는 제2 전극(34)을 형성한다.
반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다.
또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다.
본 실시예에 따른 태양 전지(100)의 제조 방법에 따르면, 제1 불순물층인 후면 전계층(30)을 형성하는 단계와 제2 불순물층인 에미터층(20)을 형성하는 단계 사이에 텍스쳐링(좀더 명확하게는, 제2 텍스쳐링)을 수행한다. 이에 따라 반도체 기판(10)의 전면에 제2 요철(114)을 형성할 때 측면 아이솔레이션이 함께 이루어진다. 이와 같이 본 실시예에 따르면 공정을 추가하지 않고 측면 아이솔레이션을 수행하여 션트를 방지할 수 있다. 즉, 우수한 특성의 태양 전지(100)을 높은 생산성으로 제조할 수 있다.
그리고 제1 불순물층인 후면 전계층(30)을 형성하는 단계 이전에 양면 텍스쳐링(좀더 명확하게는, 제1 텍스쳐링)에 의하여 제1 요철(112)을 형성하는 것에 의하여 반도체 기판(110)의 전면에서의 표면 반사도를 좀더 저감할 수 있다. 이에 따라 태양 전지(100) 내로 입사되는 광량을 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
상술한 실시예에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한 다음에 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 다음에 제1 및 제2 전극(24, 34)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20), 후면 전계층(30), 반사 방지막(22), 패시베이션 막(32), 제1 전극(24), 제2 전극(34)의 형성 순서는 다양하게 변형될 수 있다.
또한, 상술한 실시예에서는 제1 텍스쳐링하는 단계(ST20) 및 제2 텍스쳐링하는 단계(ST40)를 포함하여, 반도체 기판(110)의 전면에 제1 요철(112) 및 제2 요철(114)이 형성되고 반도체 기판(110)의 후면에 제1 요철(112)이 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 텍스쳐링하는 단계(ST20)를 수행하지 않는 것이 가능하다. 이 경우에는, 도 6에 도시한 바와 같이, 반도체 기판(110)의 전면에 제2 요철(114)만이 형성되고 후면에는 요철이 형성되지 않도록 할 수도 있다. 이 경우에도 제2 텍스쳐링하는 단계(ST40)에서 제2 요철(114)을 형성할 때 반도체 기판(110)의 측면을 함께 식각하여 반도체 기판(110)의 전면의 텍스쳐링과 측면 아이솔레이션을 함께 수행할 수 있게 된다.
또한, 상술한 실시예에서는 베이스 영역(10) 및 후면 전계층(30)이 n형을 가지고 에미터층(20)이 p형을 가지고, 후면 전계층(30)을 먼저 형성한 후에 제2 텍스쳐링을 하고 그 후에 에미터층(20)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 베이스 영역(10) 및 후면 전계층(30)이 n형을 가지고 에미터층(20)이 p형을 가지는 것도 가능함은 물론이다. 또한, 에미터층(20)을 먼저 형성한 후에 제2 텍스쳐링을 하고 그 후에 후면 전계층(30)을 형성하는 것도 가능하다.
이하에서는 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 그러나 아래의 실험예는 본 발명을 예시하는 것에 불과하며 본 발명이 아래 실험예에 한정되는 것은 아니다.
실험예
n형의 반도체 기판을 준비하였다. 반도체 기판을 알칼리 용액에 침지하는 제1 텍스쳐링에 의하여 반도체 기판의 전면 및 후면에 제1 요철을 형성하였다.
그리고 반도체 기판의 후면에 인(P)을 도핑하여 후면 전계층을 형성하였다. 그 후에 반도체 기판의 후면에 육불화황 기체, 염소 기체 및 산소 기체를 혼합한 반응 가스를 이용하여 5분 동안 반응성 이온 식각을 수행하여 반도체 기판의 전면에 제2 텍스쳐링을 수행하여 제2 요철을 형성하면서 반도체 기판의 측면을 식각하였다.
그리고 반도체 기판의 전면에 보론(B)을 도핑하여 에미터층을 형성하였다. 그리고 반도체 기판의 전면에 실리콘 질화막을 포함하는 반사 방지막을 형성하였고, 반도체 기판의 후면에 실리콘 산화막 및 실리콘 질화막을 포함하는 패시베이션막을 형성하였다. 그리고 에미터층에 전기적으로 연결되는 제1 전극, 후면 전계층에 전기적으로 연결되는 제2 전극을 형성하였다.
제2 텍스쳐링이 완료된 후에 반도체 기판의 전면의 사진을 도 7에 도시하였고, 도 7의 (a) 부분의 반도체 기판의 후면을 확대한 사진을 도 8에 나타내고, 도 7의 (b) 부분의 반도체 기판의 후면을 확대한 사진을 도 9에 나타내었다. 도 8을 참조하면 중심 부분인 (a) 부분의 반도체 기판의 후면에서는 많은 기공이 관찰되어 다공성 부분을 가지는 것을 알 수 있다. 반면, 도 9를 참조하면 측면 부분인 (b) 부분의 반도체 기판의 후면에서는 기공이 관찰되지 않고 다공성 부분이 없는 것을 알 수 있다. 즉, 반도체 기판의 측면 부분은 제2 텍스쳐링에 의하여 제거되어 다공성 부분이 없어진 것을 알 수 있다. 이에 의하여 제2 텍스쳐링에 의하여 측면 아이솔레이션이 함께 수행되었음을 알 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
112: 제1 요철
114: 제2 요철
310: 기공
110: 반도체 기판
112: 제1 요철
114: 제2 요철
310: 기공
Claims (16)
- 반도체 기판의 일면 및 타면에 습식 식각을 이용해 제1 요철을 형성하는 제1 텍스쳐링 하는 단계;
상기 제1 텍스쳐링된 반도체 기판의 일면에 제1 불순물층을 형성하는 단계;
상기 반도체 기판 타면의 상기 제1 요철 상에 상기 제1 요철보다 작은 제2 요철을 형성하는 동시에, 상기 반도체 기판의 측면에 형성된 상기 제1 불순물층을 반응성 이온 식각법에 의해 식각하는 제2 텍스쳐링하는 단계;;
상기 반도체 기판의 상기 타면에 제2 불순물층을 형성하는 단계; 및
상기 제1 불순물층 및 상기 제2 불순물층에 각기 전기적으로 연결되는 전극을 형성하는 단계
를 포함하며,
상기 제1 불순물층을 형성하는 단계에 의하여 상기 반도체 기판의 상기 일면에 비정질화된 부분이 형성되고,
상기 텍스쳐링하는 단계에서 상기 비정질화된 부분이 식각되는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 불순물층을 형성하는 단계는 이온 주입법에 의해 수행되는 태양 전지의 제조 방법. - 삭제
- 제1항에 있어서,
상기 반도체 기판 및 상기 제1 불순물층이 n형 불순물을 포함하고,
상기 제2 불순물층이 p형 불순물을 포함하는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 불순물층이 형성된 부분에서 상기 반도체 기판의 상기 일면과 상기 반도체 기판의 측면의 표면 특성이 서로 다른 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 불순물층이 형성된 부분에서, 상기 반도체 기판의 상기 일면이 복수의 기공을 포함하는 다공성 부분을 포함하고, 상기 반도체 기판의 측면이 상기 다공성 부분보다 작은 다공도를 가지는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 제1 불순물층이 형성된 부분에서 상기 반도체 기판의 측면에 다공성 부분이 존재하지 않는 태양 전지의 제조 방법. - 제1항에 있어서,
상기 반도체 기판의 상기 일면이 후면이고,
상기 반도체 기판의 상기 타면이 전면이며,
상기 제1 불순물층이 후면 전계층이고,
상기 제2 불순물층이 에미터층인 태양 전지의 제조 방법. - 제1항에 있어서,
상기 반도체 기판의 측면에 상기 제2 요철이 형성되는 태양 전지의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130018795A KR102060710B1 (ko) | 2013-02-21 | 2013-02-21 | 태양 전지 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130018795A KR102060710B1 (ko) | 2013-02-21 | 2013-02-21 | 태양 전지 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140105095A KR20140105095A (ko) | 2014-09-01 |
| KR102060710B1 true KR102060710B1 (ko) | 2019-12-30 |
Family
ID=51754172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130018795A KR102060710B1 (ko) | 2013-02-21 | 2013-02-21 | 태양 전지 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102060710B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6695916B2 (ja) * | 2017-02-24 | 2020-05-20 | エルジー エレクトロニクス インコーポレイティド | 太陽電池及びその製造方法 |
| KR102042267B1 (ko) * | 2017-02-24 | 2019-11-08 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| KR102581909B1 (ko) * | 2018-04-03 | 2023-09-22 | 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 | 태양 전지 및 태양 전지 제조 방법 |
| KR102345237B1 (ko) | 2019-09-18 | 2022-01-10 | 한국에너지기술연구원 | 다기능 다공성 박막을 갖는 태양광 실리콘 웨이퍼 및 이를 제조하는 방법 |
-
2013
- 2013-02-21 KR KR1020130018795A patent/KR102060710B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140105095A (ko) | 2014-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6059173B2 (ja) | 太陽電池 | |
| US10658529B2 (en) | Solar cell and manufacturing method thereof | |
| US9269839B2 (en) | Solar cell and method of manufacturing the same | |
| KR20130068968A (ko) | 태양 전지 및 이의 제조 방법 | |
| JP2019004159A (ja) | 太陽電池の製造方法 | |
| KR100990864B1 (ko) | 태양전지 및 그 제조 방법 | |
| KR20140120992A (ko) | 태양 전지 | |
| KR102060710B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102132740B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101879781B1 (ko) | 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법 | |
| KR101976420B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20140143279A (ko) | 태양 전지 | |
| KR101198430B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101198438B1 (ko) | 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법 | |
| JP5645734B2 (ja) | 太陽電池素子 | |
| KR20110003787A (ko) | 태양 전지 및 그 제조 방법 | |
| KR102132741B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20140114537A (ko) | 태양 전지의 제조 방법 | |
| KR20140140200A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101181625B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR102191905B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101889774B1 (ko) | 태양 전지 | |
| KR101199649B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR101114198B1 (ko) | 국부화 에미터 태양전지 및 그 제조 방법 | |
| KR20140038030A (ko) | 태양 전지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |