KR101976420B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101976420B1
KR101976420B1 KR1020130024080A KR20130024080A KR101976420B1 KR 101976420 B1 KR101976420 B1 KR 101976420B1 KR 1020130024080 A KR1020130024080 A KR 1020130024080A KR 20130024080 A KR20130024080 A KR 20130024080A KR 101976420 B1 KR101976420 B1 KR 101976420B1
Authority
KR
South Korea
Prior art keywords
irregularities
semiconductor substrate
delete delete
texturing
solar cell
Prior art date
Application number
KR1020130024080A
Other languages
English (en)
Other versions
KR20140110230A (ko
Inventor
이경수
최형욱
김진성
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130024080A priority Critical patent/KR101976420B1/ko
Publication of KR20140110230A publication Critical patent/KR20140110230A/ko
Application granted granted Critical
Publication of KR101976420B1 publication Critical patent/KR101976420B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 제1 요철을 가지는 제1 면 및 상기 제1 요철과 다른 형상의 제2 요철을 가지는 제2 면을 가지는 기판; 상기 기판에 형성되는 불순물층; 및 상기 불순물층에 연결되는 전극을 포함한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
태양 전지는 광전 변환을 일으킬 수 있도록 반도체 기판에 도전형 영역 및 이에 전기적으로 연결되는 전극을 형성하여 형성될 수 있다. 태양 전지의 효율을 향상하기 위하여 반도체 기판의 표면에 텍스쳐링을 하여 요철을 형성하는 기술이 제안되어 있다.
이와 같이 반도체 기판의 전면은 텍스쳐링에 의하여 요철을 형성하는 것에 의하여 표면 반사도를 낮츨 수 있다. 그런데, 후면에 전면과 동일한 텍스쳐링을 하여 동일한 형상의 요철을 형성하면 결함이 많이 발생하여 후면의 패시베이션 특성을 저하시킬 수 있다. 이에 따라 요철에 의하여 전면의 표면 반사도를 낮추는 대신 후면의 패시베이션 특성이 저하되어 효율을 크게 향상할 수 없었다.
본 발명은 우수한 효율 및 높은 생산성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 제1 요철을 가지는 제1 면 및 상기 제1 요철과 다른 형상의 제2 요철을 가지는 제2 면을 가지는 기판; 상기 기판에 형성되는 불순물층; 및 상기 불순물층에 연결되는 전극을 포함한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 기판을 준비하는 단계; 상기 기판의 제1 면 및 제2 면에 제1 요철을 형성하는 제1 텍스쳐링하는 단계; 상기 기판의 상기 제2 면에 상기 제1 요철과 다른 형상의 제2 요철을 형성하는 제2 텍스쳐링하는 단계; 상기 기판에 불순물층을 형성하는 단계; 및 상기 불순물층에 전기적으로 연결되는 전극을 형성하는 단계를 포함한다.
본 실시예에 따른 태양 전지에 따르면, 습식 식각을 이용한 제1 텍스쳐링에 의하여 쉽고 간단한 공정에 의하여 반도체 기판의 양면에 제1 요철을 형성한 다음, 제2 텍스쳐링에 의하여 반도체 기판의 후면에 형성된 제1 요철의 단부만을 식각하여 제2 요철을 형성한다. 이에 따라 간단한 공정에 의하여, 반도체 기판의 전면에 뾰족한 단부 및 높은 종횡비를 가지는 제1 요철을 형성하고 후면에 라운드진 단부 및 낮은 종횡비를 가지는 제2 요철을 형성할 수 있다. 이렇게 다른 형상을 가지는 제1 요철 및 제2 요철은 각기 광학성 특성 및 패시베이션 특성을 향상하여, 결과적으로 태양 전지의 효율을 향상할 수 있다.
즉, 본 발명에 따르면 우수한 효율을 가지는 태양 전지를 높은 생산성으로 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 제1 및 제2 요철을 도시한 사시도이다.
도 3은 도 1에 도시한 태양 전지의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 6는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 7은 본 발명의 실험예에서 제2 텍스쳐링이 완료된 후에 반도체 기판의 전면 사진이다.
도 8은 본 발명의 실험예에서 제2 텍스쳐링이 완료된 후에 반도체 기판의 후면 사진이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 태양 전지의 제1 및 제2 요철을 도시한 사시도이다. 그리고 도 3은 도 1에 도시한 태양 전지의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 기판(일례로, 반도체 기판)(이하 "반도체 기판")(110)과, 반도체 기판(110)에 형성되는 불순물층(20, 30)과, 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물층(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은, 불순물층(20, 30)이 형성되는 영역과 불순물층(20, 30)이 형성되지 않는 부분인 베이스 영역(10)을 포함한다. 베이스 영역(10)은, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형 불순물은 일례로 n형일 수 있다. 즉, 베이스 영역(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 베이스 영역(10)을 사용하면, 반도체 기판(110)의 제1 면(이하 "전면")에 p형의 불순물을 가지는 에미터층(20)이 형성되어, 에미터층(20)와 베이셔 영역(10)이 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그려면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 베이스 영역(10) 및 후면 전계층(30)이 p형을 가지고 에미터층(20)이 n형을 가지는 것도 가능함은 물론이다.
본 실시예에서 반도체 기판(110)의 전면 및 후면은 텍스쳐링(texturing)에 의한 요철(112, 114)을 가지는데, 본 실시예에서는 반도체 기판(110)의 전면 및 후면에 각기 필요한 특성을 만족하도록 전면의 제1 요철(112)과 후면의 제2 요철(114)이 서로 다른 형상을 가진다. 도 2를 참조하여 이를 좀더 상세하게 설명한다.
도 2의 (a)는 제1 요철(112)을 도시한 사시도이고, 도 2의 (b)는 제2 요철(114)을 도시한 사시도이다. 이때, 좀더 명확한 설명을 위하여 도 2의 (b)에서는, 도 1과는 반대로, 제2 요철(114)의 단부가 상부에 위치하도록 도시하였다. 도 2의 (a)에서는, 도 1과 동일하게, 제1 요철(112)의 단부가 상부에 위치하도록 도시하였다.
도 1과 함께 도 2를 참조하면, 반도체 기판(110)의 전면에 형성된 제1 요철(112)은 단부가 뾰족하게 형성되고, 반도체 기판(110)의 후면에 형성된 제2 요철(114)은 단부가 라운드지게 형성된다.
좀더 상세하게는, 제1 요철(112)은 반도체 기판(110)을 구성하는 물질의 방향성을 가지도록(즉, 비등방성으로) 식각되어 반도체 기판(110)의 특정 면들이 남아 만들어지는 요철이다. 예를 들어, 반도체 기판(110)을 구성하는 물질이 실리콘인 경우에는 실리콘의 (111)면이 제1 요철(112)의 4개의 측면을 구성하게 되어, 제1 요철(112)이 피라미드 형상을 가지게 된다. 그리고 제1 요철(112)의 단부는 4개의 (111)면이 모이는 부분으로 뾰족하게 형성된다.
일례로, 제1 요철(112)의 평균 높이(H1)은 10~15㎛일 수 있다. 제1 요철(112)의 평균 높이(H1)가 15㎛를 초과하면 반도체 기판(110)의 전면에서 결함이 많아질 수 있고, 10㎛ 미만이면 반도체 기판(110)의 반사도가 높아질 수 있다. 그리고 제1 요철(112)의 단면은 이등변 삼각형을 가지게 되고, 이등변 삼각형에서 제1 요철(112)의 단부의 각도(A1)가 대략 65~85도(일례로, 대략 72도) 일 수 있다. 이러한 단면 형상 및 단부의 각도(A1)는 반도체 기판(110)을 구성하는 물질의 특성에 의한 것이다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 요철(112)의 평균 높이(H1) 및 단부의 각도(A1)는 태양 전지(100)의 규격, 반도체 기판(110)의 물질 등에 따라 다양하게 변화될 수 있다.
제2 요철(114)은, 뾰족한 형상의 제1 요철(112)의 단부를 등방성 식각하여 형성된 라운드진 단부를 가지도록 하여 형성된 요철이다. 즉, 제2 요철(114)은 4개의 (111)면이 측면을 이루고 그 단부는 라운드지게 형성된다. 일례로, 제2 요철(114)은 라운드진 피라미드 형상을 가질 수 있다. 이에 따라 제2 요철(114)은 제1 요철(112)보다 낮은 높이를 가지게 되며 표면적이 작아지게 된다.
일례로, 제2 요철(114)의 평균 높이(H2)는 5~12㎛로서 제1 요철(112)의 평균 높이(H1)보다 작을 수 있다. 제2 요철(114)의 평균 높이(H2)가 12㎛를 초과하면 제1 요철(112)의 단부가 충분하게 제거되지 않아 결함을 충분히 줄일 수 없고, 5㎛ 미만이면 반도체 기판(110)이 손상될 수도 있다. 이때, 제1 요철(112)의 평균 높이(H1)에 대한 제2 요철(114)의 평균 높이(H2)의 비율(H2/H1)은 0.6~0.9일 수 있다.
그리고 제2 요철(114)의 단부에서의 곡률 반경(R)은, 일례로, 1.25~3㎛ 정도일 수 있다. 이러한 제2 요철(112)의 단부에서의 곡률 반경(R)은 제2 요철(114)에서의 결함을 줄이고 반도체 기판(110)의 손상을 방지할 수 있는 정도로 한정된 것이다.
그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제2 요철(114)의 평균 높이(H2), 높이 비율(H2/H1), 단부에서의 곡률 반경(R) 등은 태양 전지(100)의 규격, 반도체 기판(110)의 물질, 원하는 제1 및 제2 요철(112, 114) 형상 등에 따라 다양하게 변화될 수 있다.
본 실시예에서는 제2 요철(114)의 측면이 4개의 경사면(즉, (111)면)으로 이루어지고 단부가 라운드진 경우를 일례로 제시하였다. 그러나 본 발명이 이에 한정되는 것은 아니고 제2 요철(114)이 전체적으로 라운드진 것도 가능하다.
이와 같이 본 실시예에서는 수광면인 전면에 위치한 제1 요철(112)은 상대적으로 높은 종횡비(aspect ratio)를 가져 반사도를 충분히 낮출 수 있다. 이에 따라 태양 전지(100)의 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 의하여 태양 전지(100)의 단략 전류(Isc)를 증가시킬 수 있다. 또한, 후면에 위치한 제2 요철(112)은 단부를 라운드지게 형성하여 결함이 많이 존재할 수 있는 부분을 제거하고 표면적이 작아질 수 있다. 이에 따라, 반도체 기판(110)의 후면에서의 패시베이션 특성을 향상하여 태양 전지(100)의 개방 전압(Voc)를 증가시킬 수 있다.
이와 같이 제1 요철(112)과 제2 요철(114)의 형상을 서로 다르게 하여, 제1 요철(112)은 광학적 특성을 향상할 수 있는 형상을 가지게 하고 제2 요철(114)은 후면 패시베이션 특성을 향상할 수 있는 형상을 가지도록 할 수 있다. 이에 따라 광학적 특성 및 후면 패시베이션 특성을 함께 향상하여 개방 전압 및 단락 전류를 함께 증가시킬 수 있어, 결과적으로 태양 전지(100)의 효율을 크게 향상할 수 잇다.
이러한 제1 요철(112) 및 제2 요철(114)을 제조하는 공정 등은 추후에 도 4, 그리고 도 5a 내지 도 5f를 참조하여 좀더 상세하게 설명한다.
반도체 기판(110)의 전면 쪽에는 제1 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
이때, 본 실시예에서 에미터층(20)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(20a)과, 제1 부분(20a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(20b)을 가질 수 있다. 제1 부분(20a)은 제1 전극(24)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 에미터층(20)이 균일한 도핑 농도를 가지는 균일한 에미터(homogeneous emitter) 구조를 가질 수도 있다. 또한, 본 실시예에서는 에미터층(20)이 반도체 기판(110)의 전면 쪽에만 형성되지만 본 발명이 이에 한정되는 것은 아니다. 즉, 에미터층(20)이 후면으로 연장되어 태양 전지(100)가 후면 전극형 구조를 가질 수도 있다.
반도체 기판(110) 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다.
반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스부(10)와 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 효율을 향상할 수 있다.
방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(110)과 반사 방지막(22) 사이에 패시베이션을 위한 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다.
제1 전극(24)은 반사 방지막(22)에 형성된 개구부를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 형상을 가지도록 형성될 수 있는데 이에 대해서는 도 3를 참조하여 다시 설명한다.
반도체 기판(110)의 후면 쪽에는 반도체 기판(110)보다 높은 도핑 농도로 제2 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 본 실시예에서 후면 전계층(30)은 제2 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다.
이때, 본 실시예에서 후면 전계층(30)은 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(30a)과, 제1 부분(30a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(30b)을 가질 수 있다. 제1 부분(30a)은 제1 전극(34)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 제2 전극(34) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(30b)를 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제2 전극(34)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(30a)을 형성하여 제2 전극(34)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 후면 전계층(30)은 선택적 후면 전계 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 후면 전계층(30)이 균일한 도핑 농도를 가지는 균일한 후면 전계(homogeneous back surface field) 구조를 가질 수도 있다. 또는, 후면 전계층(30)이 반도체 기판(110)의 후면에서 제2 전극(34)과 인접한 부분에서만 국부적으로 형성되는 국부적 후면 전계(local back surface field) 구조를 가질 수도 있다.
이와 함께 반도체 기판(110)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(110)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(110)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
제2 전극(34)은 패시베이션 막(32)에 형성된 개구부를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 형상을 가지도록 형성될 수 있다. 즉, 본 실시예에 따른 제1 전극(24) 및/또는 제2 전극(34)은 다양한 평면 형상을 가질 수 있는데, 그 일 예를 도 3를 참조하여 설명한다. 제1 전극(24) 및 제2 전극(34)은 서로 다른 폭, 피치 등을 가질 수는 있지만, 그 기본 형상은 유사할 수 있다. 이에 따라 도 3에서는 제1 전극(24)을 위주로 설명하며, 제2 전극(34)에 대한 설명을 생략한다. 이하의 설명은 제1 및 제2 전극(24, 34)에 공통적으로 적용될 수 있다.
도 3를 참조하면, 제1 전극(24)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a)을 포함할 수 있다. 이와 함께 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 3에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 반사 방지막(22)(제2 전극(34)일 경우에는 패시베이션 막(32), 이하 동일)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a)이 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에서 형성될 수 있다.
상술한 바와 같이, 본 실시예에 따른 태양 전지(100)는 반도체 기판(110)의 전면에 형성되는 제1 요철(112)과 후면에 형성되는 제2 요철(114)을 서로 다른 형상으로 형성하여 전면에서의 광학적 특성과 후면에서의 패시베이션 특성을 동시에 향상할 수 있다.
이러한 제1 요철(112)과 제2 요철(114)의 제조 공정 등을 도 4, 그리고 도 5a 내지 도 5f를 참조하여 이하에서 좀더 상세하게 설명한다. 간단하고 명확한 설명을 위하여 이하에서는 이미 설명된 부분에 대해서는 상세한 설명을 생략하고 설명되지 않은 부분에 대해서 상세하게 설명한다.
도 4는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법의 흐름도이고, 도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4을 참조하면, 본 실시예에 따른 태양 전지의 제조 방법은, 기판을 준비하는 단계(ST10), 제1 텍스쳐링하는 단계(ST20), 제2 텍스쳐링하는 단계(ST30), 불순물층을 형성하는 단계(ST40), 반사 방지막 및 패시베이션 막을 형성하는 단계(ST50) 및 전극을 형성하는 단계(ST60)를 포함한다.
먼저, 도 5a에 도시한 바와 같이, 기판을 준비하는 단계(ST10)에서는 제2 도전형 불순물을 가지는 반도체 기판(110)을 준비한다.
이어서, 도 5b에 도시한 바와 같이, 제1 텍스쳐링하는 단계(ST20)에서는 제1 텍스쳐링에 의하여 반도체 기판(110)의 전면 및 후면에 뾰족한 단부를 가지는 제1 요철(112)을 형성한다. 예를 들어, 제1 텍스쳐링으로 식각 용액에 반도체 기판(110)을 침지시키는 습식 식각을 사용할 수 있다. 이러한 습식 식각은 공정 시간이 짧고 공정이 간단한 장점이 있다.
습식 식각에 의하면 반도체 기판(110)의 비등방성으로 식각되어 특정한 면(반도체 기판(110)이 실리콘을 포함할 경우 (111)면)이 남게 된다. 이에 따라 제1 요철(112)은 4 개의 (111)면이 측면을 구성하여 뾰족한 단부를 가지는 피라미드 형상을 가질 수 있다.
습식 용액으로는 수산화칼륨(KOH), 수산화 나트륨(NaOH)과 같은 알칼리 용액을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 습식 용액, 습식 식각의 구체적인 공정 조건, 제1 요철(112)의 구체적인 형상 등은 다양하게 변형될 수 있다.
이어서, 도 5c에 도시한 바와 같이, 제2 텍스쳐링하는 단계(ST30)에서는 제2 텍스쳐링에 의하여 반도체 기판(110)의 후면에 제2 요철(114)을 형성한다. 즉, 단면 식각에 의하여 반도체 기판(110)의 후면의 요철 형상을 변화시켜 제2 요철(114)을 형성한다. 이때, 제2 텍스쳐링으로 건식 식각을 수행하여 등방성 식각이 이루어지게 한다.
일례로, 제2 텍스쳐링으로 반응성 이온 식각(RIE)을 사용할 수 있다. 반응성 이온 식각은 플라스마 중의 이온을 가속하여 이온의 화학 반응과 운동 에너지를 이용하여 에칭을 하는 것으로, 균일하게 미세한 요철을 만들 수 있다. 이때, 제1 요철(112)의 단부를 좀더 효과적으로 라운드지게 하기 위하여 반응 기체로 단일의 육불화항(SF6) 기체를 사용할 수 있다. 즉, 육불화항 기체를 단일로 사용하면 실제로 식각에 관여하는 이온(즉, 불소(F) 이온)의 반경이 2~3Å 수준으로, 반도체 기판(110)을 구성하는 물질(일례로, 실리콘)의 본딩 길이(일례로, 실리콘의 경우에 5~6Å)보다 작아지게 된다. 이에 따라 등방성 식각 특성에 의하여 제1 요철(112)의 뾰족한 단부를 식각하여 라운드지게 할 수 있다. 이에 의하여 제2 요철(114)이 형성된다.
반응성 이온 식각의 공정 조건은 다양하게 변형될 수 있다. 일례로, 전력이 1000~2000W 이고, 압력이 200~500mTorr인 챔버에 육불화황 기체를 2000~6000 sccm의 속도로 주입하여 2~10분 동안 유지하여 반응성 이온 식각을 수행할 수 있다. 이러한 전력, 압력, 가스 주입 속도, 공정 시간 등은 제1 요철(112)의 뾰족한 단부를 라운드하기에 적합한 범위로 제시된 것이다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 반도체 기판(110)의 종류, 제1 요철(112)의 크기, 챔버의 크기, 제2 요철(114)의 단부에서의 곡률 반경 등을 고려하여 전력, 압력, 기체 주입 속도, 공정 시간 등은 다양하게 변형될 수 있다.
이어서, 도 5d에 도시한 바와 같이, 불순물층을 형성하는 단계(ST40)에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한다. 에미터층(20) 및 후면 전계층(30)이 형성되지 않은 부분은 베이스부(10)를 구성하게 된다.
여기서, 에미터층(20)은 제1 도전형 불순물을 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 반도체 기판(110)의 전면에 도핑하여 형성될 수 있다. 이와 유사하게, 후면 전계층(30)은 제2 도전형 불순물을 이온 주입법, 열 확산법 등의 다양한 방법에 의하여 반도체 기판(110)의 후면에 도핑하여 형성될 수 있다. 도면에서는 불순물층을 형성하는 단계(ST40)에서 에미터층(20)과 후면 전계층(30)을 모두 형성하였으나, 에미터층(20)만이 형성되고 후면 전계층(30)은 추후에 형성되는 것도 가능하다.
본 실시예와 같이 선택적인 구조의 에미터층(20) 및 후면 전계층(30)은, 콤 마스크(comb mask)를 사용하거나, 도핑을 복수로 수행하는 등의 다양한 방법에 의하여 형성될 수 있다. 본 발명이 에미터층(20) 및 후면 전계층(30)의 형성 방법에 한정되는 것은 아니다.
이어서, 도 5e에 도시한 바와 같이, 반사 방지막 및 패시베이션 막을 형성하는 단계(ST50)에서 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(110)의 전면 및 후면에 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 5f에 도시한 바와 같이, 전극을 형성하는 단계(ST60)에서는, 반도체 기판(110)의 전면에 에미터층(20)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(110)의 후면에 후면 전계층(30)에 접촉하는 제2 전극(34)을 형성한다.
반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다.
또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다.
상술한 실시예에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한 다음에 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 다음에 제1 및 제2 전극(24, 34)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20), 후면 전계층(30), 반사 방지막(22), 패시베이션 막(32), 제1 전극(24), 제2 전극(34)의 형성 순서는 다양하게 변형될 수 있다.
본 실시예에 따른 태양 전지(100)의 제조 방법에 따르면, 습식 식각을 이용한 제1 텍스쳐링에 의하여 쉽고 간단한 공정에 의하여 반도체 기판(110)의 양면에 제1 요철(112)을 형성한 다음, 제2 텍스쳐링에 의하여 반도체 기판(110)의 후면에 형성된 제1 요철(112)의 단부만을 식각하여 제2 요철(114)을 형성한다. 이에 따라 간단한 공정에 의하여, 반도체 기판(110)의 전면에 뾰족한 단부 및 높은 종횡비를 가지는 제1 요철(112)을 형성하고 후면에 라운드진 단부 및 낮은 종횡비를 가지는 제2 요철(114)을 형성할 수 있다. 이렇게 다른 형상을 가지는 제1 요철(112) 및 제2 요철(114)은 각기 광학성 특성 및 패시베이션 특성을 향상하여, 결과적으로 태양 전지(100)의 효율을 향상할 수 있다.
즉, 본 발명에 따르면 높은 생산성으로 우수한 효율을 가지는 태양 전지(100)를 제조할 수 있다.
이하 도 6을 참조하여 본 발명의 다른 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다. 이하에서는 상술한 실시예와 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다.
도 6는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 6을 참조하면, 본 실시예에서는 제1 요철(112)의 측면(경사면)에 제1 요철(112)보다 작은 제3 요철(116)이 형성된다. 이러한 제3 요철(116)은 제1 텍스쳐링하는 단계(도 5b의 참조부호 ST20) 참조와 제2 텍스쳐링하는 단계(도 5c의 참조부호 ST30) 사이에, 반도체 기판(110)의 전면을 반응성 이온 식각하는 것에 의하여 형성될 수 있다.
이때, 제2 텍스쳐링하는 단계(ST30)에서의 반응성 이온 식각과 제3 요철(116)을 형성하는 단계에서의 반응성 이온 식각은 공정 조건이 서로 다를 수 있다. 좀더 구체적으로는 제2 텍스쳐링하는 단계(ST30)에서는 반응 기체로 단일의 육불화항을 사용하여 등방성 식각을 유동하는 반면, 제3 요철(116)을 형성하는 단계에서는 반응 기체로 육불화항 기체, 염소 기체 및 산소 기체를 혼합한 혼합 기체를 사용하여 비등방성 식각을 유도한다.
반응성 이온 식각은 대체로 균일하고 미세한 요철을 형성하므로, 제3 요철(116)은 평균 높이가 1㎛ 이하(일례로, 300nm~1㎛, 좀더 상세하게는 300~600nm)일 수 있다. 그리고 비등방성 식각에 의하여 제1 요철(112)과 유사하게 뾰족한 단부를 가지도록 형성될 수 있다.
본 실시예에서는 수광면인 반도체 기판(110)의 전면에 형성된 제1 요철(112) 상에 제1 요철(112)보다 작은 크기의 제3 요철(116)을 형성하여 표면 반사도를 좀더 저감할 수 있다. 이에 이하여 광학적 특성을 좀더 향상할 수 있고, 결과적으로 태양 전지의 효율을 좀더 향상할 수 있다.
이하에서는 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 그러나 아래의 실험예는 본 발명을 예시하는 것에 불과하며 본 발명이 아래 실험예에 한정되는 것은 아니다.
실험예
n형의 반도체 기판을 준비하였다. 반도체 기판에 알칼리 용액에 침지하는 제1 텍스쳐링을 수행하여 반도체 기판의 전면 및 후면에 제1 요철을 형성하였다. 그 후에 반도체 기판의 후면에 육불화황 가스를 이용한 반응성 이온 식각을 5분 동안 수행하여 반도체 기판의 후면에 제2 요철을 형성하였다.
반도체 기판의 전면에 보론(B)을 도핑하여 에미터층을 형성하였다. 그리고 반도체 기판의 후면에 인(P)을 도핑하여 후면 전계층을 형성하였다. 반도체 기판의 전면에 실리콘 질화막을 포함하는 반사 방지막을 형성하였고, 반도체 기판의 후면에 실리콘 산화막 및 실리콘 질화막을 포함하는 패시베이션막을 형성하였다. 그리고 에미터층에 전기적으로 연결되는 제1 전극 및 후면 전계층에 전기적으로 연결되는 제2 전극을 형성하였다.
제2 텍스쳐링이 완료된 후에 반도체 기판의 전면 사진을 도 7에 도시하였고, 제2 텍스쳐링이 완료된 후에 반도체 기판의 후면 사진을 도 8에 도시하였다. 도 7을 참조하면, 반도체 기판의 전면에는 단부가 뾰족한 피라미드 형상의 제1 요철이 형성된 반면, 반도체 기판의 후면에는 단부가 라운드진 제2 요철이 형성된 것을 알 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
112: 제1 요철
114: 제2 요철
116: 제3 요철
20: 에미터층
30: 후면 전계층
24: 제1 전극
34: 제2 전극

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판을 준비하는 단계;
    상기 기판의 제1 면 및 제2 면에 제1 요철을 형성하는 제1 텍스쳐링하는 단계;
    상기 기판의 상기 제2 면에 상기 제1 요철과 다른 형상의 제2 요철을 형성하는 제2 텍스쳐링하는 단계;
    상기 기판에 불순물층을 형성하는 단계; 및
    상기 불순물층에 전기적으로 연결되는 전극을 형성하는 단계를 포함하고,
    상기 제2 텍스쳐링하는 단계는 반응성 이온 식각에 의하여 수행되고,
    상기 제2 텍스쳐링하는 단계의 상기 반응성 이온 식각에서는 반응 기체로 단일의 육불화황 기체를 사용하여 라운드진 상기 제2 텍스쳐링을 형성하고,
    상기 제1 텍스쳐링하는 단계와 상기 제2 텍스쳐링하는 단계 사이에, 상기 기판의 상기 제1 면에 별도의 반응성 이온 식각을 수행하여 상기 제1 요철 상에 상기 제1 요철보다 작고 뾰족한 단부를 가지는 제3 요철을 더 형성하며,
    상기 별도의 반응성 이온 식각은 반응 기체로 육불화항 기체, 염소 기체 및 산소 기체를 혼합한 혼합 기체를 사용하는 태양 전지의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 텍스쳐링하는 단계에서는, 상기 기판이 비등방성으로 식각되어 뾰족한 단부를 가지는 상기 제1 요철을 형성하고,
    상기 제2 텍스쳐링하는 단계에서는, 상기 기판의 제2 면에 위치한 상기 제1 요철의 상기 단부를 라운드지게 하여 상기 제2 요철을 형성하는 태양 전지의 제조 방법.
  13. 삭제
  14. 삭제
  15. 제12항에 있어서,
    상기 기판이 실리콘을 포함하고,
    상기 제1 요철은 측면이 상기 실리콘의 (111)면들로 이루어지고,
    상기 제2 요철은 측면이 상기 실리콘의 (111)면들로 이루어지고 상기 단부가 라운드지게 형성되는 태양 전지의 제조 방법.
  16. 제12항에 있어서,
    상기 제1 요철은 피라미드 형상을 가지고,
    상기 제2 요철은 상기 단부가 라운드진 피라미드 형상을 가지는 태양 전지의 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 제11항에 있어서,
    상기 제3 요철의 평균 높이가 1㎛ 이하인 태양 전지의 제조 방법.
KR1020130024080A 2013-03-06 2013-03-06 태양 전지 및 이의 제조 방법 KR101976420B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130024080A KR101976420B1 (ko) 2013-03-06 2013-03-06 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130024080A KR101976420B1 (ko) 2013-03-06 2013-03-06 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140110230A KR20140110230A (ko) 2014-09-17
KR101976420B1 true KR101976420B1 (ko) 2019-05-09

Family

ID=51756323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130024080A KR101976420B1 (ko) 2013-03-06 2013-03-06 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101976420B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6868957B2 (ja) * 2015-12-09 2021-05-12 シャープ株式会社 光電変換素子
CN105826405A (zh) * 2016-05-17 2016-08-03 常州天合光能有限公司 一种单晶硅双面太阳电池及其制备方法
KR20210010095A (ko) * 2019-07-19 2021-01-27 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN113594296A (zh) * 2021-07-26 2021-11-02 泰州隆基乐叶光伏科技有限公司 一种太阳能电池及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152326A1 (en) * 2003-01-28 2004-08-05 Kyocera Corporation Multicrystalline silicon substrate and process for roughening surface thereof
JP2005311060A (ja) 2004-04-21 2005-11-04 Sharp Corp 太陽電池の製造方法、太陽電池
WO2010145765A2 (de) 2009-06-19 2010-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solarzelle und verfahren zu deren herstellung
WO2012025511A1 (de) * 2010-08-27 2012-03-01 Universität Konstanz Verfahren zum herstellen einer solarzelle mit einer texturierten frontseite sowie entprechende solarzelle

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100059410A (ko) * 2008-11-26 2010-06-04 삼성전자주식회사 태양 전지 및 이의 제조 방법
CN102222719B (zh) * 2010-04-14 2013-10-16 圆益Ips股份有限公司 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法
KR101622088B1 (ko) * 2010-07-05 2016-05-18 엘지전자 주식회사 태양전지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152326A1 (en) * 2003-01-28 2004-08-05 Kyocera Corporation Multicrystalline silicon substrate and process for roughening surface thereof
JP2005311060A (ja) 2004-04-21 2005-11-04 Sharp Corp 太陽電池の製造方法、太陽電池
WO2010145765A2 (de) 2009-06-19 2010-12-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solarzelle und verfahren zu deren herstellung
WO2012025511A1 (de) * 2010-08-27 2012-03-01 Universität Konstanz Verfahren zum herstellen einer solarzelle mit einer texturierten frontseite sowie entprechende solarzelle

Also Published As

Publication number Publication date
KR20140110230A (ko) 2014-09-17

Similar Documents

Publication Publication Date Title
US11329172B2 (en) Solar cell
US10658529B2 (en) Solar cell and manufacturing method thereof
EP3419059B1 (en) Method of manufacturing a solar cell
KR20180119969A (ko) 태양 전지 및 이의 제조 방법
KR20130068968A (ko) 태양 전지 및 이의 제조 방법
KR101699743B1 (ko) 태양 전지
KR20150124292A (ko) 태양 전지 및 이의 제조 방법
US20130160840A1 (en) Solar cell
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR101976420B1 (ko) 태양 전지 및 이의 제조 방법
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
US10134941B2 (en) Method for manufacturing solar cell including a patterned dopant layer
KR20150104431A (ko) 태양 전지 및 이의 제조 방법
KR102060710B1 (ko) 태양 전지 및 이의 제조 방법
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20160097926A (ko) 태양 전지
KR20140143279A (ko) 태양 전지
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR20140120994A (ko) 태양 전지
KR101889774B1 (ko) 태양 전지
KR101850326B1 (ko) 태양 전지 및 이의 제조 방법
KR20160111624A (ko) 태양 전지 및 이의 제조 방법
KR20180120130A (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant