KR20150104431A - 태양 전지 및 이의 제조 방법 - Google Patents
태양 전지 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20150104431A KR20150104431A KR1020140026153A KR20140026153A KR20150104431A KR 20150104431 A KR20150104431 A KR 20150104431A KR 1020140026153 A KR1020140026153 A KR 1020140026153A KR 20140026153 A KR20140026153 A KR 20140026153A KR 20150104431 A KR20150104431 A KR 20150104431A
- Authority
- KR
- South Korea
- Prior art keywords
- convex portion
- concavo
- semiconductor substrate
- electrode layer
- electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 230000005641 tunneling Effects 0.000 claims abstract description 78
- 230000008569 process Effects 0.000 claims description 26
- 230000001788 irregular Effects 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 133
- 239000002019 doping agent Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000013078 crystal Substances 0.000 description 13
- 239000002585 base Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 9
- 238000002310 reflectometry Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 101000585359 Homo sapiens Suppressor of tumorigenicity 20 protein Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 2
- 239000003929 acidic solution Substances 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000029087 digestion Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 제1 면 위에 형성되는 제1 터널링막; 상기 제1 터널링막 위에 형성되는 제1 도전형 영역; 상기 제1 도전형 영역에 연결되는 제1 전극; 상기 반도체 기판의 제2 면 위에 형성되는 제2 터널링막; 상기 제2 터널링막 위에 형성되는 제2 도전형 영역; 및 상기 제2 도전형 영역에 연결되는 제2 전극을 포함한다. 상기 반도체 기판의 상기 제1 면 및 상기 제2 면 중 적어도 어느 하나는, 제1 요철부와, 상기 제1 요철부에 형성되며 상기 제1 요철부보다 작은 평균 크기를 가지는 제2 요철부를 포함한다.
Description
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는, 구조를 개선한 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 효율을 향상할 수 있는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 제1 면 위에 형성되는 제1 터널링막; 상기 제1 터널링막 위에 형성되는 제1 도전형 영역; 상기 제1 도전형 영역에 연결되는 제1 전극; 상기 반도체 기판의 제2 면 위에 형성되는 제2 터널링막; 상기 제2 터널링막 위에 형성되는 제2 도전형 영역; 및 상기 제2 도전형 영역에 연결되는 제2 전극을 포함한다. 상기 반도체 기판의 상기 제1 면 및 상기 제2 면 중 적어도 어느 하나는, 제1 요철부와, 상기 제1 요철부에 형성되며 상기 제1 요철부보다 작은 평균 크기를 가지는 제2 요철부를 포함한다.
본 발명의 실시에에 따른 태양 전지의 제조 방법은, 반도체 기판의 제1 면 및 제2 면 중 적어도 어느 하나에, 제1 요철부와, 상기 제1 요철부에 형성되며 상기 제1 요철부보다 작은 평균 크기를 가지는 제2 요철부를 포함하는 요철을 형성하는 단계; 상기 반도체 기판의 제1 면 위에 제1 터널링막을 형성하고 상기 반도체 기판의 제2 면 위에 제2 터널링막을 형성하는 단계; 상기 제1 터널링막 위에 제1 도전형 영역을 형성하고 상기 제2 터널링막 위에 제2 도전형 영역을 형성하는 단계; 및 상기 제1 도전형 영역에 연결되는 제1 전극을 형성하고 상기 제2 도전형 영역에 연결되는 제2 전극을 형성하는 단계를 포함한다.
본 실시예에서 따르면, 반도체 기판에 서로 다른 크기의 제1 및 제2 요철부를 형성하여 터널링 구조를 가지는 태양 전지에서 발생할 수 있는 광학적 손실을 효과적으로 저감할 수 있다. 이에 의하여 태양 전지의 효율을 향상할 수 있는데, 이러한 효과는 양면 수광형 구조의 태양 전지에서 좀더 크게 나타날 수 있다.
한편, 본 실시예에 따른 태양 전지의 제조 방법에 따르면, 서로 다른 방법에 의하여 제1 요철부 및 제2 요철부를 형성하여 간단하고 쉬운 공정에 의하여 제1 요철부 및 제2 요철부를 형성하면서 이들이 각기 필요한 특성을 가지도록 할 수 있다. 이에 따라 우수한 특성을 가지는 태양 전지를 간단한 공정에 의하여 제조할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 반도체 기판(110) 위에 형성되는 터널링막(52, 54)과, 터널링막(52, 54) 위에 형성되는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 연결되는 전극(42, 44)을 포함한다. 여기서, 터널링막(52, 54)은 반도체 기판(110)의 제1 면(이하 "전면") 위에 형성되는 제1 터널링막(52) 및 반도체 기판(110)의 제2 면(이하 "후면") 위에 형성되는 제2 터널링막(54)을 포함할 수 있다. 도전형 영역(20, 30)은 반도체 기판(110)의 일면 쪽에서 제1 터널링막(52) 위에 형성되는 제1 도전형 영역(20) 및 반도체 기판(110)의 타면 쪽에서 제2 터널링막(54) 위에 형성되는 제2 도전형 영역(30)을 포함할 수 있다. 그리고 전극(42, 44)은 제1 도전형 영역(20)에 연결되는 제1 전극(42) 및 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함할 수 있다. 본 실시예에서는 반도체 기판(110)의 표면(즉, 전면 및/또는 후면)에, 제1 요철부(112a, 114a)과, 제1 요철부(112a, 114a)보다 작은 평균 크기를 가지는 제2 요철부(112b, 114b)을 포함하는 요철(112, 114)이 형성된다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)으로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 이와 같이 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
본 실시예에서는 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않고 반도체 기판(110)이 베이스 영역(10)만으로 구성될 수 있다. 이와 같이 반도체 기판(110)에 별도의 도핑 영역이 형성되지 않으면, 도핑 영역을 형성할 때 발생할 수 있는 반도체 기판(110)의 손상, 결함 증가 등이 방지되어 반도체 기판(110)이 우수한 패시베이션 특성을 가질 수 있다. 이에 의하여 반도체 기판(110)의 표면에서 발생하는 표면 재결합을 최소화할 수 있다.
반도체 기판(110) 또는 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 제2 도전형은 n형 또는 p형일 수 있다. 반도체 기판(110) 또는 베이스 영역(10)이 n형을 가지는 경우에는 반도체 기판(110) 또는 베이스 영역(10)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 반도체 기판(110) 또는 베이스 영역(10)이 p형을 가지는 경우에는 반도체 기판(110) 또는 베이스 영역(10)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다.
본 실시예에서 반도체 기판(110)의 전면 및/또는 후면은 텍스쳐링(texturing)에 의하여 형성된 요철(112, 114)을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(110)의 전면 및/또는 후면에 요철(112, 114)이 형성되면, 반도체 기판(110)의 전면 및/또는 후면을 통하여 입사되는 광의 반사도를 저하할 수 있다. 따라서 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합(일 예로, pn 터널 접합)에 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
좀더 구체적으로, 본 실시예에서는 요철(112, 114)은 반도체 기판(110)의 전면(또는 전면 쪽 표면)에 형성되는 제1 요철(112)과 반도체 기판(110)의 후면(후면 쪽 표면)에 형성되는 제2 요철(114)을 포함할 수 있다. 이에 의하여 반도체 기판(110)의 전면 및 후면으로 입사하는 광의 반사를 모두 방지할 수 있어, 본 실시예와 같은 양면 수광형(bi-facial) 구조를 가지는 태양 전지(100)에서의 광 손실을 효과적으로 감소할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 요철(112) 및 제2 요철(114) 중 어느 하나만 형성되는 것도 가능하다.
반도체 기판(110)의 전면에 위치하는 제1 요철(112)은 광학적 손실을 최소화할 수 있도록 제1 요철부(112a) 및 제2 요철부(112b)을 포함할 수 있다. 제2 요철부(112b)는 제1 요철부(112a) 위에, 좀더 상세하게는, 제1 요철부(112a)를 구성하는 외면 위에 형성되며 해당 제1 요철부(112a)보다 작은 크기를 가질 수 있다. 이에 따라 제2 요철부(112b)의 평균 크기는 제1 요철부(112a)의 평균 크기보다 작을 수 있고, 제2 요철부(112b)는 제1 요철부(112a)를 구성하는 각각의 외면 위에 적어도 하나 이상, 예를 들어, 복수 개 위치할 수 있다. 이와 같은 제1 요철부(112a)와 제2 요철부(112b)는 서로 다른 방법에 의하여 형성될 수 있다.
제1 요철부(112a)의 외면은 특정한 결정면들로 구성될 수 있다. 일 예로, 제1 요철부(112a)는 (111)면인 4개의 외면에 의하여 형성되는 대략적인 피라미드 형상을 가질 수 있다.
제1 요철부(112a)의 평균 크기(일 예로, 제1 요철부(112a)의 높이의 평균 값)는 마이크로미터 수준(예를 들어, 1um 내지 1mm)일 수 있는데, 일 예로, 대략 10um 내지 30um일 수 있다. 평균 크기가 10um 미만인 제1 요철부(112a)의 제조가 어려울 수 있고, 제1 요철부(112a)의 평균 크기를 30um 이하로 형성하면 반사 방지 효과를 향상할 수 있다. 그리고 제1 요철부(112a)의 크기의 편차는 상대적으로 큰 제1 편차를 가질 수 있다.
이와 같은 제1 요철부(112a)는 습식 식각에 의한 비등방 식각에 의하여 형성될 수 있다. 습식 식각에 의하여 제1 요철부(112a)를 형성하면, 간단한 공정에 의하여 짧은 시간 내에 제1 요철부(112a)를 형성할 수 있다. 습식 식각에 의하여 제1 요철부(112a)를 형성하는 공정에 대해서는 추후에 좀더 상세하게 설명한다. 본 발명이 상술한 제1 요철부(112a)의 형상, 평균 크기, 크기 편차 등에 한정되는 것은 아니며, 제1 요철부(112a)의 형상, 평균 크기, 크기 편차 등은 다양하게 변형될 수 있다.
제2 요철부(112b)는 제1 요철부(112a)의 외면(예를 들어, (111) 면) 상에 형성될 수 있다. 여기서, 제2 요철부(112b)는 적어도 일부가 라운드진 형상을 가질 수 있는데, 일 예로, 상부가 라운드지게 형성될 수 있다. 이와 함께 제1 요철부(112a)의 상부도 라운드지게 형성될 수 있다. 즉, 피라미드의 상부 부분이 라운드지게 형성될 수 있다. 이와 같이 제1 요철부(112a) 및/또는 제2 요철부(114a)의 상부가 라운드지게 형성되면 요철(112) 형성 시 발생될 수 있는 손상 등이 제거되어 패시베이션 특성이 우수할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 요철부(112a) 및 제2 요철부(112b)가 뾰족한 단부를 가지는 형상을 가질 수도 있다.
제2 요철부(112b)의 평균 크기(일 예로, 제2 요철부(112b)의 높이의 평균 값)는 나노미터 수준(예를 들어, 1nm 내지 1um)일 수 있는데, 일 예로, 대략 200nm 내지 500nm의 크기를 가질 수 있다. 이와 같이 제1 요철부(112a) 위에 이보다 작은 크기의 제2 요철부(112b)를 형성하게 되면 반사 방지 효과를 향상할 수 있다. 평균 크기가 200nm 미만인 제2 요철부(112b)는 제조가 어려울 수 있고, 제2 요철부(112b)의 평균 크기를 500nm 이하로 형성하면 반사 방지 효과를 좀더 향상할 수 있다. 제2 요철부(112b)의 크기 편차는 제1 편차보다 작은 제2 편차를 가질 수 있다. 이는 제2 요철부(112b)의 평균 크기가 더 작기 때문이기도 하며, 제2 요철부(112b)의 공정이 등방성 식각에 의하여 이루어지기 때문이기도 하다. 이와 같이 본 실시예에서는 균일하고 미세한 제2 요철부(112b)가 제1 요철부(112a)의 외면 상에 형성된다.
이와 같은 제2 요철부(112b)는 건식 식각에 의하여 등방 식각하여 형성될 수 있다. 건식 식각으로는, 일 예로, 반응성 이온 식각(reactive ion etching, IRE)이 사용될 수 있다. 반응성 이온 식각에 의하면 제2 요철부(112b)를 미세하고 균일하게 형성할 수 있다. 선택적으로, 반응성 이온 식각 이후에 습식 식각을 수행하면, 상술한 바와 같이, 제2 요철부(112b)의 상부를 라운드진 형상으로 형성할 수 있다. 제2 요철부(112b)를 형성하는 공정에 대해서는 추후에 좀더 상세하게 설명한다. 본 발명이 상술한 제2 요철부(112b)의 형상, 평균 크기, 크기 편차 등에 한정되는 것은 아니며, 제2 요철부(112b)의 형상, 평균 크기, 크기 편차 등은 다양하게 변형될 수 있다.
본 실시예에서 반도체 기판(110)의 후면에 형성되는 제2 요철(114)은 제1 요철부(114a) 및 제2 요철부(114b)를 구비할 수 있다. 제2 요철(114)의 제1 및 제2 요철부(114a, 114b)에 대한 설명은 제1 요철(112)의 제1 및 제2 요철부(112a 112b)에 대한 설명이 그대로 적용될 수 있으므로, 이에 대한 상세한 설명을 생략한다.
그러나 본 발명이 이에 한정되는 것은 아니며, 제2 요철(114)이 제1 요철부(114a)만으로 구성되고, 제2 요철부(114b)을 구비하지 않을 수 있다. 이와 같이 반도체 기판(110)의 제2 요철(114)이 제1 요철부(114a)만을 구비하여 제1 및 제2 요철부(112a, 112b)를 가지는 제1 요철(112)과 다른 형상을 가지면, 제1 요철(112)에 의하여 광의 입사량이 많은 반도체 기판(110)의 전면에서의 반사를 효과적으로 방지할 수 있고, 제2 요철(114)은 간단한 구조를 가지도록 하여 태양 전지(100)의 제조 공정을 단순화할 수 있다. 또는, 반도체 기판(110)의 전면에 형성된 제1 요철(112)이 제1 요철부(112a)만을 구비하고 제2 요철부(112b)를 구비하지 않을 수도 있다. 그 외의 다양한 변형이 가능하다.
반도체 기판(110)의 전면 위에는 제1 터널링막(52)이 형성된다. 제1 터널링막(52)에 의하여 반도체 기판(110)의 전면의 패시베이션 특성을 향상할 수 있으며 생성된 캐리어는 터널링 효과에 의하여 원활하게 전달되도록 할 수 있다. 이러한 제1 터널링막(52)은 캐리어가 터널링 될 수 있는 다양한 물질을 포함할 수 있는데, 일례로, 질화물, 반도체, 전도성 고분자 등을 포함할 수 있다. 예를 들어, 제1 터널링막(52)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, 진성 비정질 반도체(일 예로, 진성 비정질 실리콘), 진성 다결정 반도체(일 예로, 진성 다결정 실리콘) 등을 포함할 수 있다. 이때, 제1 터널링막(52)이 진성 비정질 반도체를 포함하면, 제1 터널링막(52)이 반도체 기판(110)과 유사한 특성을 가지기 때문에 반도체 기판(110)의 표면 특성을 좀더 효과적으로 향상할 수 있다. 이에 의하여 반도체 기판(110)의 표면에서 발생할 수 있는 표면 재결합을 방지하여 패시베이션 특성을 향상할 수 있다.
이때, 제1 터널링막(52)은 반도체 기판(110)의 전면에 전체적으로 형성될 수 있다. 이에 따라 반도체 기판(110)의 전면을 전체적으로 패시베이션할 수 있고, 별도의 패터닝 없이 쉽게 형성될 수 있다.
터널링 효과를 충분하게 구현할 수 있도록 제1 터널링막(52)의 두께는 5nm 이하일 수 있고, 0.5nm 내지 5nm(일례로, 1nm 내지 4nm)일 수 있다. 제1 터널링막(52)의 두께가 5nm를 초과하면 터널링이 원할하게 일어나지 않아 태양 전지(100)가 작동하지 않을 수 있고, 제1 터널링막(52)의 두께가 0.5nm 미만이면 원하는 품질의 제1 터널링막(52)을 형성하기에 어려움이 있을 수 있다. 터널링 효과를 좀더 향상하기 위해서는 제1 터널링막(52)의 두께가 1nm 내지 4nm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 터널링막(52)의 두께가 달라질 수 있다.
제1 터널링막(52) 위에는 반도체 기판(110) 또는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 반도체 기판(110) 또는 베이스 영역(10)과 pn 접합(일 예로, pn 터널 접합)을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
제1 터널링막(52) 위에서 반도체 기판(110)과 별개로 형성되는 제1 도전형 영역(20)은 반도체 기판(110)과 다른 결정 구조를 가질 수 있다. 즉, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 제1 터널링막(52) 위에 쉽게 형성될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘, 비정질 탄화규소, 미세 결정 탄화규소, 다결정 탄화규소) 등을 포함할 수 있다. 이에 따라 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 다결정 실리콘, 비정질 탄화규소, 미세 결정 탄화 규소, 다결정 탄화규소) 등으로 구성될 수 있다. 제1 도전형 도펀트는 제1 도전형 영역(20)을 형성하기 위한 반도체층을 형성할 때 포함되도록 하거나, 반도체층을 형성한 후에 열 확산법, 이온 주입법, 레이저 도핑법 등의 다양한 도핑 방법을 수행하여 반도체층에 포함되도록 할 수 있다.
여기서, 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하고, 반도체 기판(110)을 구성하는 물질(일 예로, 실리콘) 또는 제1 터널링막(52)(특히, 비정질 실리콘)과 다른 물질(일 예로, 탄화 규소)를 포함하게 되면, 즉, 제1 도전형 영역(20)이 비정질 탄화규소, 미세 결정 탄화규소, 다결정 탄화규소 등을 포함하게 되면, 제1 도전형 영역(20)의 에너지 밴드갭을 반도체 기판(110) 및 제1 터널링막(52)보다 크게 할 수 있다. 예를 들어, 제1 도전형 영역(20)이 제1 도전형 도펀트를 가지는 비정질 탄화규소를 포함하면 에너지 밴드갭이 2.5eV 내지 3.0eV일 수 있다. 여기서, 제1 도전형 영역(20)의 에너지 밴드갭이 2.5eV 미만이면, 큰 에너지 밴드갭에 의한 효과가 충분하지 않을 수 있고, 제1 도전형 영역(20)의 에너지 밴드갭을 3.0eV을 초과하도록 형성하기엔 어려움이 있을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)의 에너지 밴드갭을 상대적으로 크게 할 수 있는 다양한 물질로 제1 도전형 영역(20)을 형성할 수 있다.
이와 같이 제1 도전형 영역(20)의 에너지 밴드갭이 크면, 이종 접합 전계(hetero-junction filed)에 의한 패시베이션 특성이 극대화될 수 있다. 즉, 제1 터널링막(52)을 구비하는 구조에서 이종 접합을 형성하는 제1 도전형 영역(20)으로 넓은 에너지 밴드갭을 가지는 물질을 사용하면, 밴드 오프셋(band offset) 효과가 발생하여 소수 캐리어(minority carrier)의 이동을 방지하고 다수 캐리어(majority carrier)의 밴드갭 미스매치(mismatch)에 의한 터널링 확률을 증가시킬 수 있다.
제1 도전형은 p형 또는 n형일 수 있다. 제1 도전형 영역(20)이 p형을 가지는 경우에는 제1 도전형 도펀트가 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등일 수 있고, 제1 도전형 영역(20)이 n형을 가지는 경우에는 제1 도전형 도펀트가 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제1 도전형 도펀트로 사용될 수 있다.
반도체 기판(110)의 후면 위에는 제2 터널링막(54)이 위치할 수 있다. 제2 터널링막(54)의 역할, 물질, 두께 등은 제1 터널링막(52)에 관한 설명이 적용될 수 있으므로, 이에 대한 상세한 설명을 생략한다.
제2 터널링막(54) 위에는 반도체 기판(110) 또는 베이스 영역(10)과 동일한 제2 도전형을 가지면서 제2 도전형 도펀트의 도핑 농도가 반도체 기판(110) 또는 베이스 영역(10)보다 높은 제2 도전형 영역(30)이 형성될 수 있다. 제2 도전형 영역(30)은 후면 전계(back surface field)를 형성하여 반도체 기판(110)의 표면(좀더 정확하게는, 반도체 기판(110)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
제2 도전형 영역(30)은 제1 도전형 영역(20)과 반대되는 제2 도전형 도펀트를 구비하는 것을 제외하고는, 제1 도전형 영역(20)과 결정 구조, 물질 등이 동일 또는 유사하므로 제1 도전형 영역(20)에 대한 설명이 적용될 수 있다.
제2 도전형은 n형 또는 p형일 수 있다. 제2 도전형 영역(30)이 n형을 가지는 경우에는 제2 도전형 도펀트가 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등일 수 있고, 제2 도전형 영역(30)이 p형을 가지는 경우에는 제2 도전형 도펀트가 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제2 도전형 도펀트로 사용될 수 있다.
도전형 영역(20, 30) 위에는 이에 연결되는 전극(42, 44)이 위치한다. 전극(42, 44)은, 제1 도전형 영역(20) 위에서 제1 도전형 영역(20)에 연결되는 제1 전극(42)과, 제2 도전형 영역(30) 위에서 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함할 수 있다.
제1 전극(42)은 제1 도전형 영역(20) 위에 차례로 적층되는 제1 전극층(421) 및 제2 전극층(422)을 포함할 수 있다. 상술한 바와 같이 반도체 기판(110)의 전면 위에 제1 터널링막(52)을 형성하고 제1 터널링막(52) 위에 제1 도전형 영역(20)을 형성하는 경우에는, 반도체 기판(110)에서의 패시베이션 특성을 크게 향상할 수 있고, 가격이 비싼 반도체 기판(110)의 두께를 줄여 비용을 절감할 수 있으며, 낮은 공정 온도에서 태양 전지(100)를 제조할 수 있다. 그러나 제1 도전형 영역(20)의 결정성이 상대적으로 낮아 캐리어의 이동도(mobility)가 상대적으로 작을 수 있다. 이에 따라 본 실시예에서는 제1 전극(42)이 제1 전극층(421) 및 제2 전극층(422)을 구비하여 캐리어가 수평 방향으로 이동할 때의 저항을 줄이도록 한다.
여기서, 제1 전극층(421)은 제1 도전형 영역(20) 위에서 전체적으로 형성될 수 있다. 전체적으로 형성된다고 함은, 빈 공간 또는 빈 영역 없이 제1 도전형 영역(20)의 전체를 덮는 것뿐만 아니라, 불가피하게 일부 부분이 형성되지 않는 경우를 포함할 수 있다. 이와 같이 제1 전극층(421)이 제1 도전형 영역(20) 위에 전체적으로 형성되면, 캐리어가 제1 전극층(421)을 통하여 쉽게 제2 전극층(422)까지 도달할 수 있어, 수평 방향에서의 저항을 줄일 수 있다.
이와 같이 제1 전극층(421)이 제1 도전형 영역(20) 위에서 전체적으로 형성되므로 광을 투과할 수 있는 물질(투과성 물질)로 구성될 수 있다. 즉, 제1 전극층(421)은 투명 전도성 물질로 이루어져서 광의 투과를 가능하게 하면서 캐리어를 쉽게 이동할 수 있도록 한다. 이에 따라 제1 전극층(421)을 제1 도전형 영역(20) 위에 전체적으로 형성하여도 광의 투과를 차단하지 않는다. 일 예로, 제1 전극층(421)은 인듐 틴 산화물(indium tin oxide, ITO), 탄소 나노 튜브(carbon nano tube, CNT) 등을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극층(421) 그 외의 다양한 물질을 포함할 수 있다.
제1 전극층(421) 위에 제2 전극층(422)이 형성될 수 있다. 일 예로, 제2 전극층(422)은 제1 전극층(421)에 접촉 형성되어 제1 전극(42)의 구조를 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극층(421)과 제2 전극층(422) 사이에 별도의 층이 존재하는 등의 다양한 변형이 가능하다.
제1 전극층(421) 위에 위치하는 제2 전극층(422)은 제1 전극층(421)보다 우수한 전기 전도도를 가지는 물질로 구성될 수 있다. 이에 의하여 제2 전극층(422)에 의한 캐리어 수집 효율, 저항 저감 등의 특성을 좀더 향상할 수 있다. 일 예로, 제2 전극층(422)은 우수한 전기 전도도를 가지는 불투명한 또는 제1 전극층(421)보다 투명도가 낮은 금속으로 구성될 수 있다.
이와 같이 제2 전극층(422)은 불투명하거나 투명도가 낮아 광의 입사를 방해할 수 있으므로 쉐이딩 손실(shading loss)를 최소화할 수 있도록 일정한 패턴을 가질 수 있다. 이에 의하여 제2 전극층(422)이 형성되지 않은 부분으로 광이 입사할 수 있도록 한다. 제2 전극층(422)의 평면 형상은 도 2를 참조하여 추후에 좀더 상세하게 설명한다.
제2 전극(44)은 제1 도전형 영역(20) 위에 차례로 적층되는 제1 전극층(441) 및 제2 전극층(442)을 포함할 수 있다. 제2 전극(44)이 제2 도전형 영역(30) 위에 위치한다는 점을 제외하고는 제2 전극(44)의 제1 및 제2 전극층(441, 442)의 역할, 물질, 형상 등이 제1 전극(42)의 제1 및 제2 전극층(421, 422)와 동일하므로 이에 대한 설명이 그대로 적용될 수 있다.
그리고 제1 전극(42)의 제1 전극층(421) 위에는 반사 방지막(22)이 위치할 수 있다. 일 예로, 반사 방지막(22)은 제1 전극층(421) 위에서 이와 접촉하여 위치할 수 있다. 그러면 간단한 구조에 의하여 반사도를 효과적으로 저감할 수 있다.
반사 방지막(22)은 제1 전극층(421)과 제2 전극층(422)이 연결(일 예로, 접촉)될 수 있도록 형성된 개구부(또는 개구부)(102)를 구비할 수 있다. 이때, 반사 방지막(22)은 제1 전극층(421)보다 작은 굴절률을 가지는 절연 물질을 포함할 수 있다. 이와 같이 제1 전극층(421) 위에 이보다 작은 굴절률을 가지는 반사 방지막(22)을 형성하면 제1 전극층(421)과 반사 방지막(22)이 이중의 반사 방지막의 역할을 수행하게 된다. 또한, 반사 방지막(22)이 절연 물질을 포함하면, 패턴을 가지는 제2 전극층(422)을 형성할 때 반사 방지막(22)을 마스크층과 같이 사용할 수 있으며 제1 전극층(421, 441)을 보호하는 보호층의 역할도 할 수 있다.
일 예로, 본 실시예에서 제1 전극층(421)의 굴절률이 1.9 내지 2.0이고, 반사 방지막(22)의 굴절률이 1.5 내지 1.6일 수 있다. 이러한 반사 방지막(22)은 실리콘 산화물을 포함할 수 있다. 그러면, 반사 방지막(22)이 원하는 굴절률을 가지면서 제1 전극층(421) 위에 쉽게 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반사 방지막(22)이 그 외의 다양한 물질을 가질 수 있다.
이때, 상대적으로 작은 굴절률을 가지는 반사 방지막(22)의 두께를 상대적으로 큰 굴절률을 가지는 제1 전극층(421)의 두께보다 작게 하면 굴절률 매칭에 의하여 반사도를 좀더 효과적으로 저감할 수 있다. 예를 들어, 제1 전극층(421)의 두께가 40nm 내지 90nm이고, 반사 방지막(22)의 두께가 30nm 내지 80nm일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극층(421) 및 반사 방지막(22)이 다양한 두께를 가질 수 있다.
본 실시예에서는 광이 상대적으로 많이 입사되는 반도체 기판(110)의 전면 쪽에 반사 방지막(22)이 위치한 것을 예시하였다. 이에 의하여 태양 전지(100)의 구조를 단순화하면서도 광이 많이 입사되는 부분에서의 반사도를 효과적으로 낮출 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반사 방지막(22)이 제2 전극(44)의 제1 전극층(441) 위에 위치할 수도 있다. 이 경우에는 제1 전극(42)의 제1 전극층(421) 및 제2 전극층(422)과 반사 방지막(22)에 대한 설명이 제2 전극(44)의 제1 전극층(441) 및 제2 전극층(442)에 적용될 수 있다.
상술한 제1 및 제2 전극(42, 44)의 제2 전극층(422, 442)의 평면 형상을 도 2를 참조하여 좀더 상세하게 설명한다.
도 2는 도 1에 도시한 태양 전지의 평면도이다. 도 2에서는 반도체 기판(110)과 제1 및 제2 전극(42, 44)을 위주로 도시하였다.
도 2를 참조하면, 제2 전극층(422, 442)은 각기 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제2 전극층(422, 442)은 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a, 44a)의 폭보다 버스바 전극(42b, 44b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
단면에서 볼 때, 제1 전극(42)의 제2 전극층(422)의 핑거 전극(42a) 및 버스바 전극(42b)은 모두 반사 방지막(22)을 관통하여 형성될 수도 있다. 즉, 도 2의 확대원에 도시한 바와 같이, 개구부(102)가 제1 전극(42)의 핑거 전극(42a)에 대응하는 부분(102a) 및 버스바 전극(42b)에 대응하는 부분(102b)를 포함할 수 있다. 다른 예로, 제1 전극(42)의 핑거 전극(42a)이 반사 방지막(22)을 관통하여 형성되고, 버스바 전극(42b)이 반사 방지막(22) 위에 형성될 수 있다. 이 경우에는 개구부(102)가 핑거 전극(42a)에 대응하는 형상으로 형성되고, 버스바 전극(42b)만 위치한 부분에는 형성되지 않을 수 있다. 본 실시예에서는 제2 전극(44)의 제1 전극층(441) 위에 반사 방지막(22)이 위치하지 않는 것을 예시하였다. 다른 실시예로, 제2 전극(44)의 제1 전극층(441) 위에 반사 방지막(22) 또는 패시베이션막 등이 위치한 경우에는 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b) 중 어느 하나에 대응하는 개구부가 형성될 수 있다. 개구부에 대해서는 제1 전극(42)을 위한 개구부(102)에 대한 설명이 적용될 수 있으므로 그 설명을 생략한다.
도면에서는 제1 전극(42)과 제2 전극(44)의 제2 전극층(422, 442)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 전극(42)과 제2 전극(44)의 제2 전극층(422, 442)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예에서는 태양 전지(100)의 제1 및 제2 전극(42, 44) 중에 불투명한 또는 금속을 포함하는 제2 전극층(422, 442)이 일정한 패턴을 가져 반도체 기판(110)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)의 제2 전극층(442)이 반도체 기판(110)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다.
이때, 본 실시예에서는 반도체 기판(110)과 도전형 영역(20, 30) 사이에 터널링막(52, 54)이 위치하는 구조를 가진다. 이에 의하여 패시베이션 특성을 향상하고 표면 재결합을 방지할 수 있다. 다만, 이와 같은 태양 전지(100)에서는 도전형 영역(20, 30)이 자외선 및 가시광선에 대하여 큰 광 흡수도를 가져 pn 접합에 도달하는 광이 손실될 수 있다. 또한, 저항을 저감하기 위하여 형성된 제1 전극층(421, 441)에서도 광의 일부가 흡수되어 광이 손실될 수 있다. 이에 따라 양면에서 광이 입사되어 입사되는 광량이 많음에도 광학적 손실이 상대적으로 클 수 있다.
이에 따라 본 실시예에서는 반도체 기판(110)의 요철(112, 114) 및 반사 방지막(22)에 의하여 반사되는 광의 양을 줄이는 것에 의하여 광 손실을 저감하도록 한다. 이에 따라 터널링막(52, 54)을 구비하며 도전형 영역(20, 30)이 반도체 기판(110)과 다른 결정 구조를 가지는 구조의 태양 전지(100)에서 반사도를 저감하여 효율을 극대화할 수 있다. 예를 들어, 태양 전지(100)의 전면 및/또는 후면의 반사도(좀더 구체적으로, 300nm 내지 1100nm의 광에서의 가중 평균 반사도(average weight reflectance)가 3% 내지 5%일 수 있다. 이는 종래의 태양 전지에서 10% 정도의 가중 평균 반사도를 가지는 것에 비하여 매우 우수한 수준이다.
또한, 도전형 영역(20, 30)의 물질을 반도체 기판(110)과 다른 물질(일 예로, 탄화규소)로 형성하여, 도전형 영역(20, 30)이 큰 에너지 밴드갭을 가지도록 할 수 있다. 이에 따라 소수 캐리어의 이동을 방지하고 다수 캐리어의 터널링 확률을 향상시켜 태양 전지(100)의 효율을 향상할 수 있다.
상술한 구조의 태양 전지(100)의 제조 방법을 도 3, 그리고 도 4a 내지 도 4i를 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이고, 도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 3를 참조하면, 본 실시예에 따른 태양 전지(100)의 제조 방법은, 제1 요철부를 형성하는 단계(ST10), 제2 요철부를 형성하는 단계(ST20), 라운딩 처리하는 단계(ST30), 터널링막을 형성하는 단계(ST40), 도전형 영역을 형성하는 단계(ST50), 제1 전극층을 형성하는 단계(ST60), 반사 방지막을 형성하는 단계(ST70), 개구부를 형성하는 단계(ST72) 그리고 제2 전극층을 형성하는 단계(ST80)를 포함할 수 있다. 이를 도 4a 내지 도 4i와 함께 좀더 상세하게 설명한다.
도 4a에 도시된 바와 같이, 제1 요철부를 형성하는 단계(ST10)에서는 반도체 기판(110)에 제1 요철부(112a, 114a)를 형성한다. 좀더 구체적으로, 본 실시예에서는 반도체 기판(110)의 전면에 제1 요철부(112a)를 형성하고, 반도체 기판(110)의 후면에 제1 요철부(114a)를 형성한다.
일 예로, 본 실시예에서 제1 요철부(112a, 114a)는 습식 식각에 의하여 형성될 수 있다. 습식 식각에 사용되는 식각 용액으로는 알칼리 용액(예를 들어, 수산화칼륨(KOH)을 포함하는 용액)을 사용할 수 있다. 이와 같은 습식 식각에 의하면 짧은 시간 내에 간단한 공정에 의하여 제1 요철부(112a, 114a)를 반도체 기판(110)의 표면에 형성할 수 있다. 이때, 식각 용액에 반도체 기판(110)을 침지하여 반도체 기판(110)의 양면(전면 및 후면)을 함께 식각할 수 있는 침지(dipping) 공정을 사용할 수 있다. 그러면, 반도체 기판(110)의 전면 및 후면에 형성되는 제1 요철부(112a, 114a)를 한 번의 침지 공정에 의하여 함께 형성할 수 있으므로, 공정을 단순화할 수 있다.
이와 같은 습식 식각에 의하면 제1 요철부(112a, 114a)의 반도체 기판(110)의 결정면에 따라 식각되므로, 제1 요철부(112a, 114a)의 외면이 일정한 결정면(예를 들어, (111) 면)을 가지도록 형성된다. 이에 의하여 제1 요철부(112a, 114a)는 4개의 (111) 면을 가지는 피라미드 형상을 가질 수 있고, 마이크로미터 수준의 평균 크기를 가질 수 있으며, 크기 편차는 상대적으로 큰 제1 편차를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 요철부(112a, 114a)가 다양한 방법에 의하여 형성되어 다양한 형상, 평균 크기, 크기 편차 등을 가질 수 있다.
본 실시예에서는 제1 요철부(112a, 114a)를 반도체 기판(110)의 양면에 각기 형성하여 양면 수광형 구조의 태양 전지(110)에서 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(110)의 전면 및 후면 중 하나에 제1 요철부(112a, 114a)가 형성되는 것도 가능하다.
이어서, 도 4b에 도시한 바와 같이, 제2 요철부를 형성하는 단계(ST20)에서는 제1 요철부(112a, 114a)의 외면에 제1 요철부(112a, 114a)보다 작은 평균 크기의 제2 요철부(112b, 114b)를 형성한다. 좀더 구체적으로는, 제1 요철(112)의 제1 요철부(112a)의 외면에 제2 요철부(112b)를 형성하고, 제2 요철(114)의 제1 요철부(114a)의 외면에 제2 요철부(114b)를 형성할 수 있다.
본 실시예에서 제2 요철부(112b, 114b)는 반응성 이온 식각에 의하여 형성될 수 있다.
반응성 이온 식각법은 식각 가스(예를 들어, Cl2, SF6, NF3, HBr 등)을 공급 한 후에 플라즈마를 발생시켜 식각하는 건식 식각 방법이다. 이러한 반응성 이온 식각은 결정 입자의 결정 방향에 관계없이 반도체 기판(110)의 표면에 미세하고 균일한 제2 요철부(112b, 114b)을 형성할 수 있다. 이때, 제2 요철부(112b, 114b)는 뾰족한 상부 단부를 가지도록 형성될 수 있으며, 나노미터 수준의 평균 크기를 가질 수 있으며, 크기 편차가 제1 편차보다 작은 제2 편차를 가질 수 있다.
이와 같이 본 실시예에서는 제1 요철부(112a, 114a) 위에 이보다 작은 평균 크기를 가지는 제2 요철부(112b, 114b)를 형성하여 반도체 기판(110)의 표면에서 발생할 수 있는 반사도를 최소화할 수 있다.
본 실시예에서는 반도체 기판(110)의 전면에 위치하는 제1 요철(112)과 제2 요철(114)에 모두 제2 요철부(112b, 114b)를 형성한다. 그러나 본 발명이 이에 한정되는 것은 아니다. 이와 달리 제1 요철(112)만 제1 요철부(112a) 및 제2 요철부(112b)를 구비하고, 제2 요철(114)은 제1 요철부(114a)를 구비하고 제2 요철부(114b)를 구비하지 않을 수 있다. 이에 의하면 광의 입사가 상대적으로 적은 반도체 기판(110)의 후면의 표면적을 최소화하고 반응성 이온 식각에 의한 손상을 최소화하여 패시베이션 특성을 향상할 수 있다. 또한, 반응성 이온 식각의 횟수를 줄여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 제1 요철(112)이 제1 요철부(112a)를 구비하고 제2 요철부(112b)를 구비하지 않고 제2 요철(114)이 제1 및 제2 요철부(114a, 114b)를 구비하는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
이어서, 도 4c에 도시한 바와 같이, 라운딩 처리하는 단계(ST30)는 제1 요철부(112a, 114a) 및 제2 요철부(112b, 114b) 적어도 하나의 뾰족한 상부 단부를 라운딩 처리하여 제2 요철부(112b, 114b)가 라운드진 형상을 가지도록 한다.
반응성 이온 식각 후에 제1 요철부(112a, 114a), 그리고 제2 요철부(112b, 114b)(특히, 제2 요철부(112b, 114b)의 표면)에는 반응성 이온 식각에 의한 손상층이 위치할 수 있다. 이러한 손상층은 도전형 영역(20, 30)을 형성하기 전에 제거될 수 있다. 도전형 영역(20, 30)을 형성한 후에는 손상층의 제거 공정이 어려울 수 있고 제1 도전형 영역(20, 30)의 특성을 변화시킬 수도 있다. 또한, 본 실시예와 같이 반도체 기판(110)과 다른 결정 구조를 가지는 도전형 영역(20, 30)을 형성한 후에 300℃ 이상의 온도에서 열처리를 수행하게 되면 도전형 영역(20, 30)에서 탈수소화 현상이 일어나서 패시베이션 특성이 저하될 수 있다. 이에 따라 손상층을 도전형 영역(20, 30) 형성 전에 제거한다.
이러한 손상층은 고온에서의 열처리(일 예로, 900℃ 이상의 온도에서의 열처리) 또는 습식 식각 등에 의하여 제거될 수 있다. 고온에서의 열처리는 공정 측면에서 불리할 수 있고 반도체 기판(110)의 특성을 변화시키는 등의 문제가 있을 수 있다. 또한, 습식 식각을 이용하면 식각 용액의 조성 등에 의하여 제2 요철부(112b, 114b)의 형상 등을 제어하기 쉽다. 이에 따라 본 실시예에서는 습식 식각을 이용하여 제2 요철부(112b, 114b)의 뾰족한 상부 단부를 라운딩 처리한다.
습식 식각에 사용될 수 있는 식각 용액으로는 라운딩 처리가 용이하게 이루어지는 산성 용액을 사용할 수 있다. 일 예로, 산성 용액으로는 질산(HNO3), 불산(HF) 및 아세트산(CH3COOH)의 혼합 용액을 사용할 수 있다. 여기서, 라운딩 처리는 불산의 양과 질산의 양의 비율에 의하여 쉽게 제어될 수 있다. 이때, 불산의 양을 질산의 양보다 작게 할 수 있다. 이와 같이 불산의 양을 작게 하면 식각 속도의 조절이 용이하며 제2 요철부(112b, 114b)의 표면을 따라 균일하게 손상층만을 제거할 수 있다. 일 예로, 식각 용액 내에서 불산 : 질산의 부피 비율이 1:50 내지 1:100일 수 있다. 상기 부피 비율이 1:50 미만이면 식각 속도 조절이 쉽지 않을 수 있고, 상기 부피 비율이 1:100을 초과하면 불산의 양이 적어 효과적인 라운딩 처리가 어려울 수 있다. 그리고 아세트산은 식각 용액의 pH 조성을 균일하게 유지하여 식각 속도를 균일하게 유지하는 역할을 한다.
본 실시예에서는 반응성 이온 식각에 의한 손상층을 제거하는 공정에서 제1 요철부(112a, 114a) 및 제2 요철부(112b, 114b)의 뾰족한 단부를 라운딩 처리하는 것에 의하여 별도의 공정 추가 없이 제1 요철부(112a, 114a) 및 제2 요철부(112b, 114b)의 상부를 라운드진 형상으로 형성할 수 있다. 라운드진 형상의 제2 요철부(112b, 114b)는 결함을 높은 밀도로 포함하고 있는 손상층이 제거된 상태이므로 표면 재결합을 효과적으로 방지하여 패시베이션 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 라운딩 처리의 방법, 식각 용액의 조성 등은 다양하게 변형될 수 있다. 또한, 제1 요철부(112a, 114a), 그리고 제2 요철부(112b, 114b)를 라운딩 처리하는 공정을 생략하여 이들이 뾰족한 단부를 가지는 것도 가능하다.
이어서, 도 4d에 도시한 바와 같이, 터널링막을 형성하는 단계(ST40)에서는 반도체 기판(110)의 표면 위에 전체적으로 터널링막(52, 54)을 형성한다. 좀더 구체적으로, 반도체 기판(110)의 전면 위에 제1 터널링막(52)을 형성하고, 반도체 기판(110)의 후면 위에 제2 터널링막(54)을 형성한다.
터널링막(52, 54)은, 일례로, 열적 성장법, 증착법(예를 들어, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)) 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 터널링막(52, 54)이 형성될 수 있다.
이어서, 도 4e에 도시한 바와 같이, 도전형 영역을 형성하는 단계(ST40)에서는 터널링막(52, 54) 위에 도전형 영역(20, 30)을 형성한다. 좀더 구체적으로, 제1 터널링막(52) 위에 제1 도전형 영역(20)을 형성하고, 제2 터널링막(54) 위에 제2 도전형 영역(30)을 형성할 수 있다.
도전형 영역(20, 30)은, 일 예로, 증착법(예를 들어, 화학 기상 증착법(PECVD)) 등에 의하여 형성될 수 있다. 제1 또는 제2 도전형 도펀트는 도전형 영역(20, 30)을 형성하는 반도체층을 성장시키는 공정에서 함께 포함되도록 할 수도 있고, 반도체층을 형성한 후에 이온 주입법, 열 확산법, 레이저 도핑법 등에 의하여 도핑될 수도 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 도전형 영역(20, 30)이 형성될 수 있다.
이어서, 도 4f에 도시한 바와 같이, 제1 전극층을 형성하는 단계(ST60)에서는 도전형 영역(20, 30) 위에 제1 전극층(421, 441)을 형성한다. 좀더 구체적으로, 제1 도전형 영역(20) 위에 제1 전극(42)의 제1 전극층(421)을 형성하고, 제2 도전형 영역(30) 위에 제2 전극(44)의 제1 전극층(441)을 형성할 수 있다.
제1 전극층(421, 441)은, 일 예로, 증착법(예를 들어, 화학 기상 증착법(PECVD)), 코팅법 등에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 제1 전극층(421, 441)을 형성할 수 있다.
이어서, 도 4g에 도시한 바와 같이, 반사 방지막을 형성하는 단계(ST70)에서는, 제1 전극층(421) 위에 반사 방지막(22)을 형성할 수 있다.
본 실시예에서는 제1 전극(42)의 제1 전극층(421)의 위에만 반사 방지막(22)을 형성하고, 제2 전극(44)의 제1 전극층(441) 위에는 반사 방지막(22)을 형성하지 않는 것을 예시하였다. 이에 의하면 광의 입사가 상대적은 많은 반도체 기판(110)의 전면에는 반사 방지막(22)을 향상하여 반사도를 낮추면서, 광의 입사가 상대적으로 적은 반도체 기판(110)에는 반사 방지막(22)을 형성하지 않아 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 반사 방지막(22)을 제1 및 제2 전극(42, 44)의 제1 전극층(421, 441) 위에 각기 형성하여 반사도를 최소화하는 것도 가능하다. 또한, 반사 방지막(22)을 제2 전극(44)의 제1 전극층(441) 위에 형성하고 제1 전극(42)의 제1 전극층(421) 위에는 형성하지 않는 것도 가능하다.
반사 방지막(22)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 반사 방지막(22)을 형성할 수 있다..
이어서, 도 4h에 도시한 바와 같이, 개구부를 형성하는 단계(ST72)에서는 반사 방지막(22)에서 제2 전극층(422)의 적어도 일부에 대응하는 패턴을 가지는 개구부(102)를 형성한다.
반사 방지막(22)에 개구부(102)를 형성하는 방법으로는 알려진 다양한 방법이 사용될 수 있다. 예를 들어, 레이저 식각(laser ablation), 바인더 마스크(binder mask), 식각 페이스트 등을 이용한 다양한 방법에 의하여 개구부(102)를 형성할 수 있다.
본 실시예에서는 반사방지막을 형성하는 단계(ST70)에서 제1 전극층(421) 위에 전체적으로 반사 방지막(22)을 형성한 다음, 개구부를 형성하는 단계(ST70)에서 개구부(102)를 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 반사 방지막을 형성하는 단계(ST70)에서 마스크 또는 마스크층 등을 이용하여 개구부(102)를 가지는 상태로 반사 방지막(22)을 형성할 수도 있다. 또한, 제2 전극층(422)을 형성하기 전에 별도로 개구부(102)를 형성하지 않고 제2 전극층(422)을 형성하는 공정에서 개구부(102)가 형성되도록 할 수도 있다. 그 외의 다양한 변형이 가능하다.
이어서, 도 4i에 도시한 바와 같이, 제2 전극층을 형성하는 단계(ST80)에서는 제2 전극층(422, 442)을 형성한다. 좀더 구체적으로, 제1 전극(42)의 제2 전극층(422)과 제2 전극(44)의 제2 전극층(442)을 형성한다. 제2 전극층(442, 444)은 다양한 방법에 의하여 형성될 수 있다.
일 예로, 제2 전극층(442, 444)을 형성하기 위한 페이스트를 인쇄한 후에 소성하는 것에 의하여 제2 전극층(442, 444)을 형성할 수 있다. 인쇄에 의하여 제2 전극층(442, 444)을 형성하면, 단순한 공정에 의하여 원하는 패턴의 제2 전극층(442, 444)을 쉽게 형성할 수 있다. 본 실시예에서는 반사 방지막(22)에 개구부(102)가 형성되어 있으므로, 소성 공정 중에 반사 방지막(22)을 관통하는 파이어 스루(fire through)이 일어나지 않아도 된다. 이에 따라 페이스트로 저온 소성이 가능한 조성의 페이스트(일 예로, 은 페이스트)를 사용할 수 있다. 이에 의하여 도전형 영역(20, 30)의 탈수소화를 방지하고 열적 안정성을 향상하여, 패시베이션 특성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 개구부(102)가 형성되지 않은 경우 등에는 파이어 스루가 일어날 수 있는 페이스트를 이용하여 소성 공정 중에 개구부(102)를 형성할 수도 있다.
또는, 제2 전극층(422, 442)를 도금에 의하여 형성할 수도 있다. 이 경우에 제2 전극층(422, 442)은 도금에 적합한 구리 등을 포함할 수 있다. 본 실시예에서는 제1 전극(42)의 제2 전극층(422) 위에 개구부(102)를 구비한 반사 방지막(22)이 형성되어 있으므로 반사 방지막(22)을 일종의 마스크층으로 하여 제2 전극층(442)을 도금에 의하여 형성할 수 있다. 즉, 제1 전극층(421)이 투명 전도성 물질로 이루어지기 때문에, 종래에는 도금을 적용하기 위해서는 원하는 부분에만 제2 전극층(442)이 형성될 수 있도록 별도의 마스크층을 형성하였다. 반면, 본 실시예에서는 절연 물질로 구성되는 반사 방지막(22)이 제2 전극층(422) 위에 존재하므로 반사 방지막(22)이 도금을 방지하는 역할을 할 수 있다. 따라서 별도의 마스크층을 형성하지 않고 제2 전극층(422)을 도금에 의하여 형성할 수 있다. 본 실시예에서는 반사 방지막(22)이 반도체 기판(110)의 전면 쪽에만 위치하여 제1 전극(42)의 제2 전극층(422)을 위주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 반사 방지막(22)이 반도체 기판(110)의 후면 쪽에도 위치하는 경우에는 상술한 설명이 반도체 기판(110)의 후면에 위치한 반사 방지막(22) 및 제2 전극(44)의 제2 전극층(442)에도 적용될 수 있다.
이때, 제1 전극(42)의 제1 전극층(422)과 제2 전극(44)의 제2 전극층(442)은 동일한 제조 방법을 이용한 동일한 제조 공정에서 동일한 조성을 가지도록 형성될 수 있다. 그러면, 제조 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42)의 제1 전극층(422)과 제2 전극(44)의 제2 전극층(442)의 제조 방법, 공정, 조성 등을 서로 다르게 하는 것도 가능함은 물론이다.
또한, 본 실시예에서는 제2 전극층(422, 442)을 형성하기 전에, 개구부(102)를 구비하는 반사 방지막(22)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 반사 방지막(22)을 형성하기 전에 제2 전극층(422, 442)을 형성하고, 그 후에 개구부(102)를 가지는 반사 방지막(22)을 형성하는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예에 따른 태양 전지(100)의 제조 방법에 따르면, 서로 다른 방법에 의하여 제1 요철부(112a, 114a) 및 제2 요철부(112b, 114b)를 형성하여 간단하고 쉬운 공정에 의하여 제1 요철부(112a, 114a) 및 제2 요철부(112b, 114b)를 형성하면서 이들이 각기 필요한 특성을 가지도록 할 수 있다. 좀더 상세하게는, 제1 요철부(112a, 114a)는 단순한 공정에 의하여 수행되는 습식 식각에 의하여 형성하고, 제2 요철부(112b, 114b)는 미세하고 균일한 특성을 가질 수 있도록 이온성 반응 식각에 의하여 형성할 수 있다. 이에 따라 우수한 특성을 가지는 태양 전지(100)를 간단한 공정에 의하여 제조할 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
112: 제1 요철
114: 제2 요철
112a, 114a: 제1 요철부
112b, 114b: 제2 요철부
52: 제1 터널링막
54: 제2 터널링막
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
110: 반도체 기판
112: 제1 요철
114: 제2 요철
112a, 114a: 제1 요철부
112b, 114b: 제2 요철부
52: 제1 터널링막
54: 제2 터널링막
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
Claims (20)
- 반도체 기판;
상기 반도체 기판의 제1 면 위에 형성되는 제1 터널링막;
상기 제1 터널링막 위에 형성되는 제1 도전형 영역;
상기 제1 도전형 영역에 연결되는 제1 전극;
상기 반도체 기판의 제2 면 위에 형성되는 제2 터널링막;
상기 제2 터널링막 위에 형성되는 제2 도전형 영역; 및
상기 제2 도전형 영역에 연결되는 제2 전극
을 포함하고,
상기 반도체 기판의 상기 제1 면 및 상기 제2 면 중 적어도 어느 하나는, 제1 요철부와, 상기 제1 요철부에 형성되며 상기 제1 요철부보다 작은 평균 크기를 가지는 제2 요철부를 포함하는 태양 전지. - 제1항에 있어서,
상기 제2 요철부는 상기 제1 요철부를 구성하는 외면에 위치하는 태양 전지. - 제1항에 있어서,
상기 제1 요철부를 구성하는 외면 각각에 상기 제2 요철부가 복수 개 위치하는 태양 전지. - 제1항에 있어서,
상기 제1 요철부는 (111)면을 외면으로 하는 피라미드 형상을 가지고,
상기 제2 요철부는 상기 (111) 면에 위치하는 태양 전지. - 제1항에 있어서,
상기 제2 요철부의 상부가 라운드지게 형성되는 태양 전지. - 제1항에 있어서,
상기 제1 요철부의 평균 크기가 10um 내지 30um이고,
상기 제2 요철부의 평균 크기가 200nm 내지 500nm인 태양 전지. - 제1항에 있어서,
상기 제1 요철부가 복수 개 구비되고,
상기 제2 요철부가 복수 개 구비되며,
상기 제1 요철부의 크기 편차보다 상기 제2 요철부의 크기 편차가 더 작은 태양 전지. - 제1항에 있어서,
상기 제1 면 및 상기 제2 면이 각기 상기 제1 요철부 및 상기 제2 요철부를 구비하는 태양 전지. - 제1항에 있어서,
상기 제1 터널링막 및 상기 제2 터널링막 중 적어도 하나가 진성 비정질 실리콘을 포함하고,
상기 제1 도전형 영역 및 상기 제2 터널링막 중 적어도 하나가 비정질 탄화규소를 포함하는 태양 전지. - 제1항에 있어서,
상기 제1 전극 및 상기 제2 전극 중 적어도 하나는, 상기 제1 또는 상기 제2 도전형 영역 위에 형성되는 투명 전도성 물질을 포함하는 제1 전극층, 그리고 상기 제1 전극층 위에 형성되며 상기 제1 전극층보다 전도성이 높은 제2 전극층을 포함하는 태양 전지. - 제10항에 있어서,
상기 제1 전극층이 상기 반도체 기판 위에 전체적으로 형성되고,
상기 제2 전극층이 패턴을 가지면서 형성되는 태양 전지. - 제10항에 있어서,
상기 제1 전극층 위에 위치하고, 상기 제2 전극층이 통과하는 개구부를 구비하며 상기 제1 전극층보다 낮은 굴절률을 가지는 반사 방지막을 더 포함하는 태양 전지. - 제12항에 있어서,
상기 반사 방지막의 두께가 상기 제1 전극층의 두께보다 작은 태양 전지. - 제12항에 있어서,
상기 반사 방지막이 상기 제1 전극층 위에 상기 제1 전극층과 접촉하여 형성되는 태양 전지. - 반도체 기판의 제1 면 및 제2 면 중 적어도 어느 하나에, 제1 요철부와, 상기 제1 요철부에 형성되며 상기 제1 요철부보다 작은 평균 크기를 가지는 제2 요철부를 포함하는 요철을 형성하는 단계;
상기 반도체 기판의 제1 면 위에 제1 터널링막을 형성하고 상기 반도체 기판의 제2 면 위에 제2 터널링막을 형성하는 단계;
상기 제1 터널링막 위에 제1 도전형 영역을 형성하고 상기 제2 터널링막 위에 제2 도전형 영역을 형성하는 단계; 및
상기 제1 도전형 영역에 연결되는 제1 전극을 형성하고 상기 제2 도전형 영역에 연결되는 제2 전극을 형성하는 단계
를 포함하는 태양 전지의 제조 방법. - 제15항에 있어서,
상기 제1 요철부가 습식 식각에 의한 비등방성 식각에 의하여 형성되고,
상기 제2 요철부가 반응성 이온 식각에 의한 등방성 식각에 의하여 형성되는 태양 전지의 제조 방법. - 제16항에 있어서,
상기 제1 요철부는 (111)면을 외면으로 하는 피라미드 형상을 가지고,
상기 제2 요철부는 상기 (111) 면에 위치하는 태양 전지의 제조 방법. - 제15항에 있어서,
상기 요철을 형성하는 단계는, 상기 제1 요철부 및 상기 제2 요철부 중 적어도 하나를 라운딩 처리하는 단계를 더 포함하는 태양 전지의 제조 방법. - 제18항에 있어서,
상기 라운딩 처리하는 단계는 질산, 불산 및 아세트산의 혼합 용액을 이용한 습식 식각에 의하여 수행되는 태양 전지의 제조 방법. - 제19항에 있어서,
상기 혼합 용액에서 상기 불산의 양이 상기 질산의 양보다 작은 태양 전지의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140026153A KR102244840B1 (ko) | 2014-03-05 | 2014-03-05 | 태양 전지 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140026153A KR102244840B1 (ko) | 2014-03-05 | 2014-03-05 | 태양 전지 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150104431A true KR20150104431A (ko) | 2015-09-15 |
| KR102244840B1 KR102244840B1 (ko) | 2021-04-26 |
Family
ID=54244152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140026153A KR102244840B1 (ko) | 2014-03-05 | 2014-03-05 | 태양 전지 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102244840B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3182468A1 (en) * | 2015-12-18 | 2017-06-21 | Lg Electronics Inc. | Method of manufacturing solar cell |
| KR20180103038A (ko) * | 2018-09-12 | 2018-09-18 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| KR20190115648A (ko) * | 2018-04-03 | 2019-10-14 | 엘지전자 주식회사 | 태양 전지 및 태양 전지 제조 방법 |
| KR20210102140A (ko) * | 2020-09-08 | 2021-08-19 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| US11855234B2 (en) | 2017-04-26 | 2023-12-26 | Shangrao Jinko Solar Technology Development Co Ltd | Solar cell and method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120117687A (ko) * | 2011-04-14 | 2012-10-24 | 선프림, 리미티드 | 텍스쳐링된 실리콘 웨이퍼를 세정하는 방법 |
| US20120305060A1 (en) * | 2011-06-02 | 2012-12-06 | Silevo, Inc. | Tunneling-junction solar cell with copper grid for concentrated photovoltaic application |
| KR20140003669A (ko) * | 2012-06-22 | 2014-01-10 | 엘지전자 주식회사 | 태양전지 및 이의 제조 방법 |
-
2014
- 2014-03-05 KR KR1020140026153A patent/KR102244840B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120117687A (ko) * | 2011-04-14 | 2012-10-24 | 선프림, 리미티드 | 텍스쳐링된 실리콘 웨이퍼를 세정하는 방법 |
| US20120305060A1 (en) * | 2011-06-02 | 2012-12-06 | Silevo, Inc. | Tunneling-junction solar cell with copper grid for concentrated photovoltaic application |
| KR20140003669A (ko) * | 2012-06-22 | 2014-01-10 | 엘지전자 주식회사 | 태양전지 및 이의 제조 방법 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3182468A1 (en) * | 2015-12-18 | 2017-06-21 | Lg Electronics Inc. | Method of manufacturing solar cell |
| US10453983B2 (en) | 2015-12-18 | 2019-10-22 | Lg Electronics Inc. | Solar cell and method of manufacturing |
| US11855234B2 (en) | 2017-04-26 | 2023-12-26 | Shangrao Jinko Solar Technology Development Co Ltd | Solar cell and method of manufacturing the same |
| KR20190115648A (ko) * | 2018-04-03 | 2019-10-14 | 엘지전자 주식회사 | 태양 전지 및 태양 전지 제조 방법 |
| KR20180103038A (ko) * | 2018-09-12 | 2018-09-18 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
| KR20210102140A (ko) * | 2020-09-08 | 2021-08-19 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102244840B1 (ko) | 2021-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11329172B2 (en) | Solar cell | |
| US10658529B2 (en) | Solar cell and manufacturing method thereof | |
| US10833210B2 (en) | Solar cell and method for manufacturing the same | |
| WO2013186945A1 (ja) | 太陽電池およびその製造方法 | |
| KR20180119969A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102244838B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| US20130160840A1 (en) | Solar cell | |
| KR102244840B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101699743B1 (ko) | 태양 전지 | |
| US10134941B2 (en) | Method for manufacturing solar cell including a patterned dopant layer | |
| KR100990864B1 (ko) | 태양전지 및 그 제조 방법 | |
| KR102132740B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102317141B1 (ko) | 태양 전지 | |
| US9214584B2 (en) | Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell | |
| US9640707B2 (en) | Method of manufacturing solar cell and method of forming doping region | |
| US10141467B2 (en) | Solar cell and method for manufacturing the same | |
| KR101976420B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| US20180212082A1 (en) | Solar cell and method for manufacturing the same | |
| KR102373648B1 (ko) | 태양 전지 | |
| KR20150029203A (ko) | 태양 전지 | |
| KR102132741B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102219795B1 (ko) | 태양 전지 | |
| KR20150029201A (ko) | 태양 전지 | |
| KR20180120130A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20160111624A (ko) | 태양 전지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |