KR20140143279A - 태양 전지 - Google Patents

태양 전지 Download PDF

Info

Publication number
KR20140143279A
KR20140143279A KR1020130064790A KR20130064790A KR20140143279A KR 20140143279 A KR20140143279 A KR 20140143279A KR 1020130064790 A KR1020130064790 A KR 1020130064790A KR 20130064790 A KR20130064790 A KR 20130064790A KR 20140143279 A KR20140143279 A KR 20140143279A
Authority
KR
South Korea
Prior art keywords
electrode
irregularities
substrate
semiconductor substrate
unevenness
Prior art date
Application number
KR1020130064790A
Other languages
English (en)
Inventor
백하얀
김진성
이경수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130064790A priority Critical patent/KR20140143279A/ko
Publication of KR20140143279A publication Critical patent/KR20140143279A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433—Particular geometry of the grid contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/542—Dye sensitized solar cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지는, 기판; 상기 기판에 형성되는 불순물 영역; 및 상기 불순물 영역에 전기적으로 연결되는 전극을 포함하고, 상기 기판의 일면에 제1 요철 및 제2 요철이 형성되고, 상기 제2 요철은 상기 전극이 형성된 부분에서 상기 제1 요철 상에 형성되며 상기 제1 요철보다 작은 크기를 가진다.

Description

태양 전지{SOLAR CELL}
본 발명은 태양 전지에 관한 것으로서, 좀더 상세하게는, 개선된 구조를 가지는 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 반도체 소자를 이용하여 태양광 에너지를 직접 전기 에너지로 변환 시키는 차세대 전지로서 각광받고 있다.
태양 전지는 실리콘 태양 전지, 화합물 태양 전지, 염료감응 태양 전지, 박막 태양 전지 등으로 구분될 수 있다. 이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있으므로, 태양 전지의 효율을 최대화할 수 있도록 다양한 층, 전극 등을 설계하는 것이 요구된다.
본 발명은 효율을 향상할 수 있는 태양 전지를 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 기판; 상기 기판에 형성되는 불순물 영역; 및 상기 불순물 영역에 전기적으로 연결되는 전극을 포함하고, 상기 기판의 일면에 제1 요철 및 제2 요철이 형성되고, 상기 제2 요철은 상기 전극이 형성된 부분에서 상기 제1 요철 상에 형성되며 상기 제1 요철보다 작은 크기를 가진다.
본 발명의 다른 실시예에 따른 태양 전지는, 기판; 상기 기판에 형성되는 불순물 영역; 및 상기 불순물 영역에 전기적으로 연결되는 전극을 포함하고, 상기 기판의 후면에 제1 요철 및 상기 제1 요철 상에 형성되며 상기 제1 요철보다 작은 크기를 가지는 제2 요철이 형성된다.
본 실시예에 따르면, 전극에 해당하는 부분에 비교적 작은 요철이 형성되어 불순물 영역과 전극의 접촉 면적을 최대화할 수 있다. 이에 의하여 접촉 저항을 저감하고 접촉 특성을 향상할 수 있다. 이에 따라 태양 전지의 효율 향상에 유리한 방향으로 태양 전지의 구조 등을 다양하게 변형할 수 있다. 그리고 태양 전지를 모듈화하면서 발생할 수 있는 손실을 최소화할 수 있다.
이때, 비교적 작은 요철이 제1 전극 및 제2 전극 중 어느 하나에만 형성될 경우에는 소성 특성이 비교적 좋지 않는 전극의 컨택 특성을 보상하여 소성 온도가 서로 다를 경우에도 우수한 컨택 특성을 가질 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 태양 전지의 전면 평면도이다.
도 3은 본 발명의 일 실시예에 따른 태양 전지의 후면 평면도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 반도체 기판에 요철을 형성하는 방법을 도시한 단면도이다.
도 5는 본 발명의 실시예에 따른 태양 전지의 제2 요철을 형성할 때 사용되는 마스크를 도시한 평면도이다.
도 6는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 태양 전지의 단면도이고, 도 2는 본 발명의 일 실시예에 따른 태양 전지의 전면 평면도이고, 도 3은 본 발명의 일 실시예에 따른 태양 전지의 후면 평면도이다. 참고로, 도 1은 도 2의 II-II 선을 잘라서 본 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 태양 전지(100)는, 기판(일례로, 반도체 기판)(이하 "반도체 기판")(110)과, 반도체 기판(110)에 형성되는 불순물 영역(20, 30)과, 불순물 영역(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물 영역(20, 30)은 에미터 영역(20)과 후면 전계 영역(30)을 포함할 수 있고, 전극(24, 34)은 에미터 영역(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계 영역(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은, 불순물 영역(20, 30)이 형성되는 영역과 불순물 영역(20, 30)이 형성되지 않는 부분인 베이스 영역(10)을 포함한다. 베이스 영역(10)은, 일례로 제1 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제1 도전형 불순물은 일례로 n형일 수 있다. 즉, 베이스 영역(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 베이스 영역(10)을 사용하면, 반도체 기판(110)의 제1 면(이하 "전면")에 p형의 불순물을 가지는 에미터 영역(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그려면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 후면 전계 영역(30)이 p형을 가지고 에미터 영역(20)이 n형을 가지는 것도 가능하다.
본 실시예에서 반도체 기판(110)의 전면 및 후면은 소정의 요철(42, 44, 46)을 구비할 수 있다. 이에 대해서는 추후에 좀더 상세하게 설명한다.
반도체 기판(110)의 전면 쪽에는 제2 도전형 불순물을 가지는 에미터 영역(20)이 형성될 수 있다. 본 실시예에서 에미터 영역(20)은 제2 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다. 에미터 영역(20)은 열 확산법, 이온 주입법 등의 다양한 방법에 의하여 형성될 수 있다.
본 실시예에서 에미터 영역(20)은 전체적으로 제2 도전형 불순물의 도핑 농도가 전체적으로 균일하여 균일한 구조(homogeneous structure)를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것이 아니며, 도 9에서와 같이 에미터 영역(20)이 선택적 구조(selective structure)를 가질 수도 있다. 이하에서 설명할 다양한 실시예 및 변형예에서도 에미터 영역(20)은 균일한 구조, 선택적 구조 등의 다양한 구조를 가질 수 있음은 물론이다.
반도체 기판(110) 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 에미터 영역(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다.
반사 방지막(22)은 제1 전극(24)에 대응하는 부분을 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 반도체 기판(110)과 에미터 영역(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터 영역(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 효율을 향상할 수 있다.
방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(110)과 반사 방지막(22) 사이에 패시베이션을 위한 별도의 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다. 반사 방지막(22)은 증착법(예를 들어, 진공 증착법, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)), 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등의 다양한 방법에 의하여 형성될 수 있다.
제1 전극(24)은 반사 방지막(22)에 형성된 개구부를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터 영역(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있는데, 제1 전극(24)의 구조에 대해서는 추후에 다시 설명한다.
제1 전극(24)은 반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등을 이용하여 전극 물질을 형성하는 것에 의하여 형성될 수 있다. 또는, 제1 전극 형성용 페이스트를 반사 방지막(22) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등으로 소성하여 제1 전극(24)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 추가하지 않아도 된다.
반도체 기판(110)의 후면 쪽에는 반도체 기판(110)보다 높은 도핑 농도로 제1 도전형 불순물을 포함하는 후면 전계 영역(30)이 형성된다. 본 실시예에서 후면 전계 영역(30)에는 제1 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물이 사용될 수 있다. 후면 전계 영역(30)은 열 확산법, 이온 주입법 등의 다양한 방법에 의하여 형성될 수 있다.
본 실시예에서 후면 전계 영역(30)은 전체적으로 제1 도전형 불순물의 도핑 농도가 전체적으로 균일하여 균일한 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것이 아니며, 도 8에서와 같이 후면 전계 영역(30)이 선택적 구조를 가지거나, 또는 도 9에서와 같이 후면 전계 영역(30)이 국부적 구조(local structure)를 가질 수 있다. 이하에서 설명할 다양한 실시예 및 변형예에서도 후면 전계 영역(30)은 균일한 구조, 선택적 구조, 국부적 구조 등의 다양한 구조를 가질 수 있음은 물론이다.
반도체 기판(110)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(110)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(110)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 즉, 본 실시예의 태양 전지(100)는 양면으로 광이 입사될 수 있는 양면 수광형 방식이 적용될 수 있다.
일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다. 패시베이션 막(32)은 증착법(예를 들어, 진공 증착법, 화학 기상 증착법(PECVD), 원자층 증착법(ALD)), 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등의 다양한 방법에 의하여 형성될 수 있다.
제2 전극(34)은 패시베이션 막(32)에 형성된 개구부를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계 영역(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 형상을 가지도록 형성될 수 있다. 제2 전극(34)은 패시베이션 막(32)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등을 이용하여 전극 물질을 형성하는 것에 의하여 형성될 수 있다. 또는, 제2 전극 형성용 페이스트를 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루 또는 레이저 소성 컨택 등으로 소성하여 제2 전극(34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 추가하지 않아도 된다.
본 실시예에 따른 에미터 영역(20), 후면 전계 영역(30), 제1 전극(24) 및 제2 전극(34)은 다양한 평면 형상을 가질 수 있다. 도 1과 함께 도 2 및 도 3을 참조하여 에미터 영역(20), 후면 전계 영역(30), 제1 전극(24) 및 제2 전극(34)과 함께 반도체 기판(110)에 형성된 요철(42, 44, 46)을 좀더 상세하게 설명한다.
도 2를 참조하면, 제1 전극(24)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(24a)을 포함할 수 있다. 도면에서는 핑거 전극(24a)이 서로 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(24a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭보다 버스바 전극(24b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일하거나 작은 폭을 가질 수 있다.
단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 반사 방지막(22)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a, 34a)이 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에 형성될 수 있다.
도 3을 참조하면, 제2 전극(34)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(34a)을 포함할 수 있다. 도면에서는 핑거 전극(34a)이 서로 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제2 전극(34)은 핑거 전극들(34a)과 교차하는 방향으로 형성되어 핑거 전극(34a)을 연결하는 버스바 전극(34b)을 포함할 수 있다. 이러한 버스 전극(34b)은 하나만 구비될 수도 있고, 도 3에 도시된 바와 같이, 핑거 전극(34a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(34a)의 폭보다 버스바 전극(34b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일하거나 작은 폭을 가질 수 있다. 제2 전극(34)의 핑거 전극(34a) 및 버스바 전극(34b)의 폭 및 피치는 제1 전극(24)의 핑거 전극(24a) 및 버스바 전극(24b)의 폭 및 피치와 같거나 이보다 작을 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
단면 상으로 볼 때, 핑거 전극(34a) 및 버스바 전극(34b)이 모두 패시베이션 막(32)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(34a, 34a)이 패시베이션 막(32)을 관통하고 버스바 전극(34b)은 패시베이션 막(32) 상에 형성될 수 있다.
다시 도 1 내지 도 3을 참조하면, 본 실시예에서는 반도체 기판(110)의 일면(일례로, 도면의 "후면", 이하 후면)에 제1 요철(42) 및 제2 요철(44)이 형성되고, 반도체 기판(110)의 다른 일면(일례로, 도면의 "전면", 이하 전면)에 제3 요철(46)이 형성된다.
제1 요철(42)은 상대적으로 큰 크기를 가지고, 제2 요철(44)은 제1 요철(42)보다 작은 크기를 가진다. 이때, 제2 요철(44)은 적어도 전극(24, 34)(좀더 정확하게는, 반도체 기판(110)의 후면에 형성된 제2 전극(34))이 위치한 제1 요철(42) 상에서 형성될 수 있다.
본 실시예에서는 제1 요철(42)이 반도체 기판(110)의 후면에 전체적으로 형성되고, 제2 요철(44)이 제2 전극(34)에 대응하여 제2 전극(34)이 형성된 부분에만 부분적으로 형성된다. 좀더 상세하게, 제2 요철(44)은, 제2 전극(34)의 핑거 전극(34a)에 대응하는 제1 요철 부분(44a)과, 제2 전극(34)의 버스바 전극(34b)에 대응하는 제2 요철 부분(44b)을 포함할 수 있다. 그리고 제3 요철(46)은 반도체 기판(110)의 전면에 전체적으로 형성된다.
제1 및 제3 요철(42, 46)은 표면 거칠기를 증가시켜 반도체 기판(110)의 전면 및 후면 각각을 통하여 입사되는 광의 반사율을 낮추는 역할을 한다. 이에 따라 반도체 기판(110)과 에미터 영역(20)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시켜 태양 전지(100)의 효율을 향상할 수 있다. 본 명세서에서는 명확한 구별을 위하여 제1 요철(42)과 제3 요철(46)이라는 용어를 사용하였으나, 실제로 제1 요철(42)과 제3 요철(46)은 동일한 공정에서 함께 형성되어 동일 또는 유사한 형상, 크기 등을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 경우에 따라 제1 요철(42)과 제3 요철(46)을 별개의 공정에서 형성할 수도 있고, 제1 및 제3 요철(42, 46)이 서로 다른 형상, 크기 등을 가질 수도 있다.
제2 요철(44)은 제2 전극(34)이 위치하는 부분에서 제1 요철(42) 상에 형성되어 해당 부분에서 반도체 기판(110)의 표면적을 넓히는 역할을 한다. 즉, 반도체 기판(110)과 제2 전극(34)과의 접촉 면적을 증가시켜, 제2 전극(34)과의 접촉 특성을 향상하고 접촉 저항을 저감할 수 있다. 본 실시예에서는 제2 요철(44)이 핑거 전극(34a)에 대응하는 제1 요철 부분(44a)과 버스바 전극(34b)에 대응하는 제2 요철 부분(44b)을 모두 구비하여 제2 전극(34)이 형성되는 부분에 전체적으로 형성될 수 있다. 이에 의하여 제2 전극(34)이 형성되는 부분에서는 전체적으로 접촉 특성을 향상하고 접족 저항을 저감할 수 있다. 그리고 제2 요철(44)이 제2 전극(34)이 형성된 부분에서만 형성되어 반도체 기판(110)의 다른 특성(예를 들어, 패시베이션 특성)에는 영향을 미치지 않으면서 제2 전극(34)과의 접촉 특성 등을 향상할 수 있다.
일례로, 제1 및 제3 요철(42, 46)은 대략 5㎛ 내지 50㎛의 표면 거칠기(R1)를 가지도록 하는 크기를 가질 수 있다. 제1 및 제3 요철(42, 46)이 상술한 범위의 표면 거칠기를 가지는 것에 의하여 반도체 기판(110)의 표면에서의 광의 반사율을 크게 저하시킬 수 있다. 그리고 제2 요철(44)은 대략 1㎛ 이하(일례로, 300mm 내지 600nm)의 표면 거칠기(R2)를 가질 수 있다. 제2 요철(44)은 1㎛ 이하의 표면 거칠기를 가져 제2 전극(34)과의 접촉 면적을 크게 할 수 있다. 이때, 제2 요철이 300mm 내지 600nm의 표면 거칠기를 가지면 쉽게 제조할 수 있으면서도 접촉 면적을 최대화할 수 있다.
이때, 제1 및 제3 요철(42, 46)은 습식 식각에 의하여 형성될 수 있다. 습식 식각에 의하여 반도체 기판(110)을 식각하면, 비등방 식각에 의하여 반도체 기판(110)의 특정한 면(반도체 기판(110)이 실리콘을 포함할 경우 (111)면)이 남게 된다. 이에 따라 제1 및 제3 요철(42, 46)은 4 개의 (111)면이 측면을 구성하는 피라미드 형상을 가질 수 있다. 습식 식각을 사용하면 비교적 큰 크기의 제1 및 제3 요철(42, 46)을 간단한 공정에 의하여 형성할 수 있다. 그리고 반도체 기판(110)의 양면을 함께 식각할 수 있는 습식 식각을 이용하면 제1 및 제3 요철(42, 46)을 한 번의 공정으로 형성할 수 있다.
그리고 제2 요철(44)은 반응성 이온 식각(RIE)에 의하여 형성될 수 있다. 이온 식각에 의하면 결정 입자의 결정 방향에 관계없이 반도체 기판(110)을 식각하여(즉, 등방 식각하여) 반도체 기판(110)의 표면에 균일한 요철을 형성할 수 있다. 또한, 이온 식각에 의하여 형성된 제2 요철(44)은 습식 식각에 의하여 형성된 제1 및 제3 요철(42, 46)에 비하여 작은 크기의 요철을 형성할 수 있다. 이에 의하여 제2 요철(44)은 반사율을 낮추기 위하여 형성되는 제1 및 제3 요철(42, 46)에 비하여 작은 크기를 가지게 된다. 제1 내지 제3 요철(42, 44, 46)을 형성하는 방법의 일 예를 도 4a 내지 도 4c, 그리고 도 5를 참조하여 좀더 상세하게 설명한다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 태양 전지의 제조 방법에서 반도체 기판에 요철을 형성하는 방법을 도시한 단면도이고, 도 5는 본 발명의 실시예에 따른 태양 전지의 제2 요철(44)을 형성할 때 사용되는 마스크를 도시한 평면도이다.
도 4a에 도시한 바와 같이, 반도체 기판(110)을 준비한다. 이때, 필요한 전처리(예를 들어, 소우 식각(saw etching))가 모두 완료된 상태의 반도체 기판(110)을 준비한다.
이어서, 도 4b에 도시한 바와 같이, 반도체 기판(110)을 습식 식각하여 제1 및 제3 요철(42, 46)을 형성한다. 습식 식각이라 함은 식각 용액에 반도체 기판(110)을 일정 시간 동안 침지시켜 반도체 기판(110)을 식각하는 방법이다. 습식 용액으로는 수산화칼륨(KOH), 수산화 나트륨(NaOH)과 같은 알칼리 용액을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 습식 용액, 습식 식각의 구체적인 공정 조건, 제1 및 제3 요철(42, 46)의 구체적인 형상 등은 다양하게 변형될 수 있다.
본 실시예에서는 제1 및 제3 요철(42, 46)을 함께 형성하여 공정을 단순화하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제3 요철(42, 46)이 다른 형상, 크기를 가지는 것이 요구되는 경우에는 제1 및 제3 요철(42, 46)을 별개의 공정에서 형성하는 것도 가능하다.
이어서, 도 4c에 도시한 바와 같이, 반도체 기판(110)의 후면에 마스크(200)를 위치한 상태에서 반응성 이온 식각을 수행하여 제2 요철(44)을 형성한다. 반응성 이온 식각은 식각 기체(예를 들어, Cl2, SF6, NF3, HBr 등)을 공급 한 후에 플라스마를 발생시켜 식각한다. 이때, 반도체 기판(110)의 후면 중에서 마스크(200)의 슬릿(212)에 의하여 노출된 부분이 식각되어 부분적으로(좀더 구체적으로는, 제2 전극(34)이 형성될 부분에만) 제2 요철(44)이 형성될 수 있다. 도 5를 참조하여 마스크를 좀더 상세하게 설명한다.
도 5를 참조하면, 제2 요철(44)을 형성할 때 사용되는 마스크(200)는 제2 전극(도 1의 참조부호 34, 이하 동일)이 형성된 부분에 대응하여 형성되는 복수의 슬릿(212)을 포함한다. 일례로, 복수의 슬릿(212)은 핑거 전극(34a)(도 3의 참조부호 34a, 이하 동일)에 대응하도록 형성되는 제1 슬릿부(212a)와 버스바 전극(34b)(도 3의 참조부호 34a, 이하 동일)에 대응하도록 형성되는 제2 슬릿부(212b)를 포함한다. 이때, 제1 슬릿부(212a)와 제2 슬릿부(212b)는 소정의 간격(D1)만큼 이격되어 형성될 수 있다. 제1 슬릿부(212a)와 제2 슬릿부(212b)가 서로 연결된 경우에는 마스크(200)의 강도가 저하될 수 있고, 인접한 제1 및/또는 제2 슬릿부들(212a, 212b) 사이 공간이 모두 제거되어 원하는 형상의 마스크(200)를 만들 수 없기 때문이다. 상술한 간격(D1)은 다양하게 변형될 수 있으므로 특정 수치에 한정되는 것은 아니다. 이와 같이 일정한 간격(D1)이 비교적 작게 형성되므로 식각 기체가 제1 슬릿부(212a)와 제2 슬릿부(212b) 사이 부분도 함께 식각할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이와 같은 형상의 마스크(200)를 사용하면 제2 요철(44)의 제1 요철 부분(44a)과 제2 요철 부분(44b)을 간단하고 쉽게 형성할 수 있다. 상술한 반응성 이온 식각에 의하면 결정 입자의 결정 방향에 관계없이 반도체 기판(110)의 표면에 균일한 제2 요철(44)을 형성할 수 있으며, 제2 요철(44)을 작은 크기로 형성할 수 있다.
이와 같이 본 실시예에서는 반도체 기판(110)의 후면의 제1 요철(42)을 습식 식각으로 형성하고 반도체 기판(110)의 제2 요철(44)을 반응성 이온 식각으로 형성하여 서로 다른 크기의 제1 및 제2 요철(44)을 쉽고 간단한 공정에 의하여 형성할 수 있다. 그리고 반도체 기판(110)의 제3 요철(46)은 제1 요철(42)과 함께 형성하여 공정을 좀더 단순화할 수 있다.
상술한 바와 같이 본 실시예에 따르면, 제2 전극(34)에 해당하는 부분에 제2 요철(44)이 형성되어 반도체 기판(110)(좀더 상세하게는 반도체 기판(110)에 형성된 에미터 영역(20))과 제2 전극(34)의 접촉 면적을 최대화할 수 있다. 이에 의하여 접촉 저항을 저감하고 접촉 특성을 향상할 수 있다. 이와 같이 제2 전극(34)과의 접촉 특성을 향상하는 것에 의하여 후면 전계 영역(30)의 도핑 농도 범위를 기존보다 낮게 유지하도록 하여 패시베이션 특성을 향상할 수 있다. 이에 따라 태양 전지(100)의 효율 향상에 유리한 방향으로 태양 전지(100)의 구조 등을 다양하게 변형할 수 있다.
그리고 제2 요철(44)을 반도체 기판(110)의 후면 쪽에 형성하여 상술한 태양 전지(100)를 포함하는 태양 전지 모듈에서 광학적 손실 발생을 최소화하여 광학적 특성을 향상할 수 있다. 즉, 반도체 기판(110)의 후면에 제2 요철(44)을 형성하여 태양 전지 모듈의 후면 시트(back sheet)에서 반사되는 광이 다시 태양 전지(100)의 내부로 재입사되도록 한다. 또한, 반도체 기판(110)의 전면에 제2 요철(44)이 위치하는 경우에 모듈화하고 난 후에 광학적 손실(cell to module(CTM) loss)이 발생하는 경우가 일부 있는데, 이러한 경우에 광학적 손실을 방지할 수 있다.
그러나 본 발명이 반도체 기판(110)의 후면에만 제2 요철(44)이 형성되는 것에 한정되는 것은 아니다. 따라서, 반도체 기판(110)의 전면에 제2 요철(44)에 대응하는 요철이 더 형성될 수도 있으며, 이 또한 본 발명의 범위에 속한다. 이하의 실시예들에서도 동일하다.
또한, 제2 요철(44)이 제2 전극(34)에 대응하는 부분에 형성되어, 에미터 영역(20)에 연결되는 제1 전극(24)과 후면 전계 영역(30)에 연결되는 제2 전극(34)의 최적 소성 온도가 다를 경우에도 함께 소성(co-firing)하는 것이 가능해진다. 즉, 종래에는 제1 전극(24)과 제2 전극(34)의 최적 소성 온도에 차이가 있어 공정 단순화를 위하여 제1 전극(24)과 제2 전극(34)을 함께 소성하는 경우에 전극(24, 34) 및 이에 해당하는 불순물 영역(20, 30) 중 하나의 접촉이 원활하게 이루어지지 않는 경우가 있었다. 본 실시예에서는 제1 및 제2 전극(24, 34) 중 어느 하나에 대응하여 제2 요철(44)을 형성하여 제1 및 제2 전극(24, 34) 중 접촉 특성 또는 소성 특성이 좋지 않은 전극(본 실시예의 경우에는 제2 전극(34))의 컨택 특성을 보상할 수 있다. 이에 의하여 제1 및 제2 전극(24, 34)을 함께 소성할 경우에도 제1 및 제2 전극(24, 34) 모두 우수한 컨택 특성을 가지도록 할 수 있다.
이하에서는 도 6 내지 도 9를 참조하여 본 발명의 다른 실시예들에 따른 태양 전지를 상세하게 설명한다. 상술한 실시예와 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략하고, 다른 부분에 대해서 상세하게 설명한다.
도 6는 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 6를 참조하면, 본 실시예에서는 제2 요철(44)이 반도체 기판(110)의 후면에 전체적으로 형성된다. 이에 따라 제2 요철(44)을 형성할 때 별도의 마스크를 사용하지 않는다. 이에 의하여 마스크의 제작 공정, 마스크의 얼라인 공정 등을 생략할 수 있어 태양 전지(100)의 제조 공정을 단순화하고 제조 비용을 절감할 수 있다.
이때, 반도체 기판(110)과 패시베이션 막(32) 사이에 별도로 산화막(33)을 더 형성할 수 있다. 그러면, 제2 요철(44)이 전체적으로 형성될 경우에 발생할 수 있는 미세한 패시베이션 특성의 변화를 효과적으로 방지할 수 있다.
앞서 설명한 바와 같이, 변형예로, 제2 요철(44)에 해당하는 요철이 제3 요철(46)과 함께 반도체 기판(110)의 전면에 형성될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 7을 참조하면, 본 실시예에서는 제1 및 제2 요철(44)이 반도체 기판(110)의 전면 쪽에 형성된다. 이때, 제2 요철(44)은 도 1의 실시예에 대응하도록 제1 전극(24)이 형성된 부분에 대응하여 형성된다. 이때, 제2 요철(44)은, 도 1의 제2 요철(44)과 유사하게, 제1 전극(24)의 핑거 전극(도 2의 참조부호 24a)에 대응하는 제1 요철 부분과, 제1 전극(24)의 버스바 전극(도 2의 참조부호 24b)에 대응하는 제2 요철 부분을 포함하게 된다.
반도체 기판(110)의 전면에는 많은 양의 태양광이 입사하게 되므로 본 실시예에서는 제2 요철(44)이 제1 전극(24)이 형성된 부분에만 형성되도록 한다. 이에 의하여 제2 요철(44)에 의하여 제1 전극(24)과의 접촉 특성을 향상하면서 태양 전지(100)를 포함하는 모듈에서 광학적 손실이 발생하는 것을 방지할 수 있다.
도면에서는 제1 요철(42)과 동일 또는 유사한 제3 요철(46)이 반도체 기판(110)의 후면에 형성된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니며 제3 요철(46)이 형성되지 않는 것도 가능하다.
제1 내지 제3 요철(42, 44, 46)의 크기, 형상, 제조 방법 등은 도 1 내지 도 5를 참조하여 설명한 실시예에서와 유사하므로, 별도의 설명을 생략한다.
상술한 설명 및 도면에서는 반도체 기판(110)의 전면에 형성된 요철 중 상대적으로 큰 요철을 제1 요철(42)이라 하고, 반도체 기판(110)의 후면에 형성된 요철을 제3 요철(46)이라고 하였다. 그러나 이는 편의에 의한 것에 불과할 뿐 반도체 기판(110)의 전면에 형성된 요철 중 상대적으로 큰 요철을 제3 요철이라 하고, 반도체 기판(110)의 후면에 형성된 요철을 제1 요철이라 해도 무방하다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 8을 참조하면, 본 실시예에 따른 태양 전지는 반도체 기판(110)의 후면에 제2 요철(44)을 구비하되, 제1 요철(42)을 구비하지 않는다. 즉, 본 실시예에서는 반도체 기판(110)의 후면에 반응성 이온 식각에 의하여 형성되는 제2 요철(44)만이 형성된다. 이때, 반도체 기판(110)과 패시베이션 막(32) 사이에 별도로 열적 산화막(33)을 더 형성할 수 있다. 그러면, 제2 요철(44)이 전체적으로 형성될 경우에 발생할 수 있는 미세한 패시베이션 특성의 변화를 효과적으로 방지할 수 있다.
이와 같이 상술한 설명 및 도면에서는 제2 요철(44)이 도 6의 실시예와 유사하게 반도체 기판(110)의 후면에서 전체적으로 형성되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 요철(44)이 제2 전극(34)이 형성된 부분에만 형성되는 것도 가능함은 물론이다.
한편, 본 실시예에서 후면 전계 영역(30)은 선택적 구조를 가질 수 있다. 즉, 구체적으로, 후면 전계 영역(30)은, 제2 전극(34)과 인접하여(일례로, 접촉하여) 형성되는 제1 부분(30a)과, 적어도 제2 전극(34)이 위치하지 않는 영역에 형성되는 제2 부분(30b)을 포함할 수 있다. 제1 부분(30a)은 제2 부분(30b)보다 높은 불순물 농도를 가져 제2 부분(30b)보다 작은 저항을 가지고, 제2 부분(30b)는 상대적으로 작은 불순물 농도를 가져 상대적으로 큰 저항을 가진다.
이와 같이, 본 실시예에서는 제2 전극(34) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(30b)을 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제2 전극(34)(특히, 제2 전극(34)을 구성하는 복수의 핑거 전극(34a))과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(30a)을 형성하여 제2 전극(34)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 후면 전계층(30)은 선택적 후면 전계 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
이러한 후면 전계 영역(30)의 구조는 앞서 설명한 실시예 및 후술한 실시예에도 적용될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 태양 전지의 단면도이다.
도 9를 참조하면, 본 실시예에 따른 에미터 영역(20)은 제1 전극(24)과 인접하여(일례로, 접촉하여) 형성되는 제1 부분(20a)과, 적어도 제1 전극(24)이 위치하지 않는 영역에 형성되는 제2 부분(20b)을 포함할 수 있다. 제1 부분(20a)은 제2 부분(20b)보다 높은 불순물 농도를 가져 제2 부분(20b)보다 작은 저항을 가지고, 제2 부분(20b)는 상대적으로 작은 불순물 농도를 가져 상대적으로 큰 저항을 가진다.
이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이의 수광 영역에 대응하는 부분에 상대적으로 큰 저항을 가지는 제2 부분(20b)을 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 작은 저항을 가지는 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터 영역(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그리고 후면 전계 영역(30)은 국부적 구조를 가진다. 구체적으로, 후면 전계 영역(30)이 제2 전극(34)과 인접하는(일례로, 접촉하여) 부분에 국부적으로 형성된 제1 부분(30a)으로 이루어진다. 이에 따라 후면 전계층(30)의 형성 시 반도체 기판(110)이 손상되거나 후면 전계층(30)이 형성된 부분에서 패시베이션 특성이 저하되는 것을 효과적으로 방지할 수 있다.
상술한 에미터 영역(20) 및 후면 전계 영역(30)의 구조는 상술한 실시예에도 적용될 수 있다.
여기서, 후면 전계 영역(30)에 연결되는 제2 전극(34)은 패시베이션 막(32) 상에 전체적으로 형성되고 패시베이션 막(32)에 형성된 개구부를 통하여 후면 전계 영역(30)(또는 반도체 기판(110))에 전기적으로 연결된다. 즉, 본 실시예에서는 제2 전극(34)은, 패시베이션 막(32)을 관통하여 후면 전계 영역(30)에 연결되는 제1 전극부(34a)와, 제1 전극부(34a)와 연결되면서 패시베이션 막(32) 상에 전체적으로 형성된 제2 전극부(34b)를 포함할 수 있다. 이때, 제1 전극부(34a)는 후면 전계 영역(30)에 점 컨택(point contact)될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 컨택 방법, 구조, 형상 등에 의하여 제1 전극부(34a)와 후면 전계 영역(30)이 연결될 수 있다.
이와 같이 제2 전극(34)이 패시베이션 막(32) 상에 전체적으로 형성되는 제2 전극부(34b)를 포함하여 반도체 기판(110)을 통과한 광을 반사시켜 재이용할 수 있도록 한다. 그리고 제1 전극부(34a)에 의하여 광전 변환 작용에 의하여 형성된 캐리어를 효과적으로 수집할 수 있도록 한다. 이에 의하여 태양 전지(100)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(34)이 제1 전극(24)과 유사한 형상을 가져 양면에서 수광이 가능하도록 할 수 있다. 이 외에도 다양한 변형이 가능하다.
이때, 본 실시예의 제2 요철(44)는 제1 전극부(34a)가 점 컨택되는 부분에 형성될 수 있다. 이에 의하여 반도체 기판(110)과 연결되는 제1 전극부(34a)와의 접촉 특성을 향상할 수 있다. 이에 따라 제2 요철(44)은 제1 전극부(34a)의 형상에 대응하여 서로 이격되는 복수의 아일랜드 형상을 가지는 복수의 요철 부분을 포함할 수 있다. 그리고 제1 전극부(34a)가 접촉하지 않는 반도체 기판(110)의 후면 부분은 경면 연마 등에 의하여 매끈한 면을 가질 수 있다. 이에 의하여 반도체 기판(110)에서의 반사 효율을 향상할 수 있다. 따라서 반도체 기판(110)의 후방으로 향하는 광을 반사하여 재사용할 수 있다.
상술한 실시예들에서는 제1 전극(24)이 반도체 기판(110)의 전면에 위치하고 제2 전극(34)이 반도체 기판(110)의 후면에 위치한 경우를 예시로 하여 설명하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 전극(24, 34)이 모두 반도체 기판(110)의 후면에 위치할 수도 있다. 이 경우에는 적어도 제1 및 제2 전극(24, 34)이 형성된 부분에 모두 제2 요철(44)이 형성될 수 있다. 그 외에도 다양한 변형이 가능함은 물론이다.
이와 같이 상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
10: 베이스 영역
20: 에미터 영역
30: 후면 전계 영역
24: 제1 전극
34: 제2 전극
42: 제1 요철
44: 제2 요철
46: 제3 요철

Claims (14)

  1. 기판;
    상기 기판에 형성되는 불순물 영역; 및
    상기 불순물 영역에 전기적으로 연결되는 전극
    을 포함하고,
    상기 기판의 일면에 제1 요철 및 제2 요철이 형성되고,
    상기 제2 요철은 상기 전극이 형성된 부분에서 상기 제1 요철 상에 형성되며 상기 제1 요철보다 작은 크기를 가지는 태양 전지.
  2. 제1항에 있어서,
    상기 제1 요철이 상기 기판의 일면에 전체적으로 형성되고,
    상기 제2 요철이 상기 전극이 형성된 부분에 대응하여 부분적으로 형성되는 태양 전지.
  3. 제1항에 있어서,
    상기 제1 요철이 피라미드 형상을 가지고,
    상기 제2 요철이 상기 피라미드를 구성하는 경사면 상에 형성되는 태양 전지.
  4. 제1항에 있어서,
    상기 기판의 일면이 전면 및 후면 중 어느 하나인 태양 전지.
  5. 제1항에 있어서,
    상기 기판의 다른 일면에 제3 요철이 형성되고,
    상기 제3 요철보다 상기 제2 요철이 작은 크기를 가지는 태양 전지.
  6. 제1항에 있어서,
    상기 전극이 서로 이격되어 형성되는 복수 개의 핑거 전극을 포함하고,
    상기 제2 요철이 상기 핑거 전극에 대응하여 형성되는 제1 요철 부분을 포함하는 태양 전지.
  7. 제6항에 있어서,
    상기 전극이 상기 복수 개의 핑거 전극을 연결하는 버스바 전극을 더 포함하고,
    상기 제2 요철이 상기 핑거 전극에 대응하여 형성되는 제2 요철 부분을 더 포함하는 태양 전지.
  8. 제1항에 있어서,
    상기 전극이 상기 기판에 점 컨택되는 제1 전극부를 포함하고,
    상기 제2 요철이 상기 제1 전극부에 대응하는 부분에 형성되는 태양 전지.
  9. 제8항에 있어서,
    상기 기판의 일면이 상기 기판의 후면이고,
    상기 제2 요철이 형성되지 않은 부분에서 상기 기판의 후면의 표면 거칠기는 상기 기판의 전면의 표면 거칠기보다 작은 태양 전지.
  10. 기판;
    상기 기판에 형성되는 불순물 영역; 및
    상기 불순물 영역에 전기적으로 연결되는 전극
    을 포함하고,
    상기 기판의 후면에 제1 요철 및 상기 제1 요철 상에 형성되며 상기 제1 요철보다 작은 크기를 가지는 제2 요철이 형성되는 태양 전지.
  11. 제10항에 있어서,
    상기 제1 요철이 상기 기판의 후면에 전체적으로 형성되고,
    상기 제2 요철이 상기 기판의 후면에 전체적으로 형성되는 태양 전지.
  12. 제10항에 있어서,
    상기 제1 요철이 피라미드 형상을 가지고,
    상기 제2 요철이 상기 피라미드를 구성하는 경사면 상에 형성되는 태양 전지.
  13. 제10항에 있어서,
    상기 기판의 전면에 제3 요철이 형성되고,
    상기 제3 요철보다 상기 제2 요철이 작은 크기를 가지는 태양 전지.
  14. 제13항에 있어서,
    상기 기판의 전면에 상기 제3 요철 상에 형성되며 상기 제2 요철보다 작은 크기를 가지는 요철이 더 형성되는 태양 전지.
KR1020130064790A 2013-06-05 2013-06-05 태양 전지 KR20140143279A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130064790A KR20140143279A (ko) 2013-06-05 2013-06-05 태양 전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064790A KR20140143279A (ko) 2013-06-05 2013-06-05 태양 전지

Publications (1)

Publication Number Publication Date
KR20140143279A true KR20140143279A (ko) 2014-12-16

Family

ID=52674170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064790A KR20140143279A (ko) 2013-06-05 2013-06-05 태양 전지

Country Status (1)

Country Link
KR (1) KR20140143279A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097926A (ko) * 2015-02-10 2016-08-18 엘지전자 주식회사 태양 전지
KR101875741B1 (ko) * 2017-01-06 2018-07-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN109285897A (zh) * 2018-09-21 2019-01-29 天合光能股份有限公司 一种高效钝化接触晶体硅太阳电池及其制备方法
CN109346535A (zh) * 2018-09-14 2019-02-15 江苏林洋光伏科技有限公司 激光制备硅太阳能电池选择性绒面及发射极的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097926A (ko) * 2015-02-10 2016-08-18 엘지전자 주식회사 태양 전지
KR101875741B1 (ko) * 2017-01-06 2018-07-06 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN109346535A (zh) * 2018-09-14 2019-02-15 江苏林洋光伏科技有限公司 激光制备硅太阳能电池选择性绒面及发射极的方法
CN109285897A (zh) * 2018-09-21 2019-01-29 天合光能股份有限公司 一种高效钝化接触晶体硅太阳电池及其制备方法

Similar Documents

Publication Publication Date Title
JP6059173B2 (ja) 太陽電池
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
KR101838278B1 (ko) 태양 전지
KR101699743B1 (ko) 태양 전지
KR20140126819A (ko) 태양 전지
KR20150124292A (ko) 태양 전지 및 이의 제조 방법
KR20140143279A (ko) 태양 전지
US9214584B2 (en) Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
KR20160097926A (ko) 태양 전지
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
KR20140105095A (ko) 태양 전지 및 이의 제조 방법
KR101976420B1 (ko) 태양 전지 및 이의 제조 방법
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR20150029203A (ko) 태양 전지
KR20150035189A (ko) 태양 전지
KR101828423B1 (ko) 태양 전지
KR20160097919A (ko) 태양 전지
KR101889774B1 (ko) 태양 전지
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR20140120994A (ko) 태양 전지
KR20140093382A (ko) 태양 전지의 제조 방법
KR101854236B1 (ko) 태양전지 및 그 제조방법
KR101875741B1 (ko) 태양 전지 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination