KR101879781B1 - 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법 - Google Patents

태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법 Download PDF

Info

Publication number
KR101879781B1
KR101879781B1 KR1020120050314A KR20120050314A KR101879781B1 KR 101879781 B1 KR101879781 B1 KR 101879781B1 KR 1020120050314 A KR1020120050314 A KR 1020120050314A KR 20120050314 A KR20120050314 A KR 20120050314A KR 101879781 B1 KR101879781 B1 KR 101879781B1
Authority
KR
South Korea
Prior art keywords
impurity
count
layer
doped
semiconductor substrate
Prior art date
Application number
KR1020120050314A
Other languages
English (en)
Other versions
KR20130126301A (ko
Inventor
양영성
진용덕
하만효
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120050314A priority Critical patent/KR101879781B1/ko
Priority to US13/611,995 priority patent/US9214584B2/en
Priority to EP13000790.9A priority patent/EP2662904B1/en
Publication of KR20130126301A publication Critical patent/KR20130126301A/ko
Application granted granted Critical
Publication of KR101879781B1 publication Critical patent/KR101879781B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 실시예는 태양 전지의 불순물층을 형성하는 불순물층의 형성 방법에 관한 것으로서, 반도체 기판의 일면에 제1 도전형을 나타내는 불순물 및 상기 제1 도전형과 반대되는 제2 도전형을 나타내는 카운트 불순물을 도핑하여 상기 불순물층을 형성하고, 상기 카운트 불순물의 도핑량이 상기 불순물의 도핑량보다 작다.

Description

태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법{SOLAR CELL, METHOD FOR MANUFACTURING DOPANT LAYER, AND METHOD FOR MANUFACTURING SOLAR CELL}
본 발명은 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법에 관한 것이다. 좀더 상세하게는 불순물층을 포함하는 태양전지, 불순물층의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 광전 변환을 일으킬 수 있도록 불순물층을 형성하여 pn 접합 등을 형성하고, n형 불순물층 및/또는 p형 불순물층에 연결되는 전극을 형성한다. 그런데 불순물층의 두께를 충분히 확보하기 위하여 불순물의 도핑량을 증가시키면 불순물층에서 전자와 정공의 표면 재결합이 일어나기 쉬워진다. 따라서 불순물이 충분한 두께를 가지면서도 전자와 정공의 표면 재결합을 최소화하는 데 한계가 있었다.
본 발명의 실시예는 충분한 두께를 가지면서도 전자와 정공의 표면 재결합을 방지할 수 있는 불순물층의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법을 제공하고자 한다.
또한, 본 발명의 실시예는 충분한 두께를 가지면서도 전자와 정공의 표면 재결합을 방지할 수 있는 불순물층을 포함하는 태양 전지를 제공하고자 한다.
본 실시예는 태양 전지의 불순물층을 형성하는 불순물층의 형성 방법에 관한 것으로서, 반도체 기판의 일면에 제1 도전형을 나타내는 불순물 및 상기 제1 도전형과 반대되는 제2 도전형을 나타내는 카운트 불순물을 도핑하여 상기 불순물층을 형성하고, 상기 카운트 불순물의 도핑량이 상기 불순물의 도핑량보다 작다.
본 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판을 준비하는 단계; 상기 반도체 기판의 일면에 제1 불순물층을 형성하는 단계; 및 상기 제1 불순물층에 전기적으로 연결되는 제1 전극을 형성하는 단계를 포함한다. 상기 제1 불순물층을 형성하는 단계에서는, 상기 반도체 기판의 일면에 제1 도전형을 나타내는 제1 불순물 및 상기 제1 도전형과 반대되는 제2 도전형을 나타내는 제1 카운트 불순물을 도핑하여 상기 불순물층을 형성한다. 상기 제1 카운트 불순물의 도핑량이 상기 제1 불순물의 도핑량보다 작다.
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판의 일면에 형성되는 제1 불순물층; 및 상기 제1 불순물층에 전기적으로 연결되는 제1 전극을 포함한다. 상기 제1 불순물층은, 제1 불순물 및 상기 제1 불순물보다 낮은 농도로 포함되며 상기 제1 도전형과 반대되는 제2 도전형의 제1 카운트 불순물을 포함한다.
본 실시예에서는 에미터층 또는 에미터층과 같은 불순물층이 불순물과 이와 반대되는 도전형의 카운트 불순물을 포함하여 불순물층이 충분한 두께를 가지면서도 낮은 표면 농도에 의하여 표면 재결합 속도를 낮출 수 있다. 이에 의하여 본 실시예에 따른 불순물층을 구비하는 태양 전지는 우수한 효율을 나타낼 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1의 태양 전지의 제1 전극의 구조를 개략적으로 도시한 평면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 태양 전지를 도시한 단면도이다.
도 6은 도 5의 태양 전지의 제1 전극과 에미터층의 구조를 개략적으로 도시한 평면도이다.
도 7은 실험예 1 내지 6, 그리고 비교예에 의해 제조된 태양 전지의 누설 전류(Joe)를 나타낸 그래프이다.
도 8은 실험예 1 내지 6, 그리고 비교예에 의해 제조된 태양 전지의 캐리어 수명(lifetime)을 나타낸 그래프이다.
도 9는 실험예 1 내지 6, 그리고 비교예에 의해 제조된 태양 전지의 개방 전압을 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지의 불순물의 형성 방법, 이를 포함하는 태양 전지의 제조 방법, 그리고 이에 의해 제조된 태양 전지를 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1의 태양 전지의 제1 전극의 구조를 개략적으로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 다른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)에 형성되는 불순물층(20, 30)과, 반도체 기판(10) 또는 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함한다. 좀더 상세하게는, 불순물층(20, 30)은 반도체 기판(10)의 제1 면(이하 "전면")에 형성되며 제1 도전형을 나타내는 제1 불순물층(이하 "에미터층")(20)과, 반도체 기판(10)의 제2 면(이하 "후면") 쪽에 위치하며 제2 도전형을 나타내는 제2 불순물층(이하 "후면 전계층")(30)을 포함할 수 있다. 그리고 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과, 반도체 기판(10) 또는 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이 외에도 반사 방지막(22) 및 패시베이션 막(32)을 더 포함할 수 있다. 이를 좀더 상세하게 설명하면 다음과 같다.
반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집되고, 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 후면 전극(34)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다.
이때, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.
도면에는 도시하지 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)에 의하여 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 전면에만 요철이 형성되는 것도 가능하며, 요철이 형성되지 않는 것도 가능하다.
반도체 기판(10)의 전면 쪽에는 제1 도전형을 나타내는 에미터층(20)이 형성될 수 있다. 이때, 본 실시예에서 에미터층(20)은 제1 도전형을 나타내기 위한 제1 도전형의 제1 불순물(202)과 함께, 이와 반대되는 제2 도전형의 제1 카운트 불순물(204)을 포함할 수 있다.
제1 불순물(202)로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga) 등의 p형 불순물을 사용할 수 있다. 그리고 제1 카운트 불순물(204)로는 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 원소 또는 물질을 사용할 수 있음은 물론이다.
본 실시예에서는 이와 같이 불순물층인 에미터층(20)이 제1 불순물(202)과 함께 제1 카운트 불순물(204)을 포함하여 충분한 정션 깊이(junction depth)를 확보하면서도 에미터층(20)의 표면 농도를 낮춰 표면에서의 재결합 속도를 낮출 수 있다. 이를 좀더 상세하게 설명하면, 에미터층(20)의 표면 농도를 낮추어 얕은 에미터(shallow emitter)를 구현하면 전류 밀도를 향상할 수 있어 유리한데, 얕은 에미터 구현을 위하여 제1 불순물(202)의 도핑량을 낮추면 정션 깊이가 충분하게 확보될 수 없다. 이에 따라 본 실시예에서는 제1 불순물(202)을 충분하게 도핑하여 정션 깊이를 충분하게 확보하고, 제1 불순물(202)과 다른 도전형을 가지는 제1 카운트 불순물(204)을 도핑하여 에미터층(20)의 표면 농도를 낮추어 얕은 에미터를 구현할 수 있다.
이에 따라 본 실시예에서는 얕은 에미터에 의하여 재결합 속도를 낮추면서도 정션 깊이는 충분하게 확보하여 태양 전지(100)의 효율을 향상할 수 있다.
일례로, 본 실시예에 따른 에미터층(20)의 면저항은 50~150 옴/스퀘어(ohm/□)일 수 있고, 에미터층(20)의 두께는 0.3~1.5㎛(좀더 구체적으로는 0.5~1.2㎛)일 수 있다. 그러나 이는 일례로 제시된 것에 불과할 뿐, 에미터층(20)의 면저항 및 두께는 다양하게 변형될 수 있다.
이때, 제1 카운트 불순물(204)은 제1 불순물(202)보다 낮은 농도만큼 포함되어 에미터층(20)이 제1 도전형을 나타낼 수 있도록 한다. 일례로, 제1 불순물(202)의 농도가 제1 카운트 불순물(204)의 농도의 3~30배일 수 있다. 상기 배수가 30배를 초과하면, 제1 카운트 불순물(204)에 의한 표면 농도 저하 효과가 작을 수 있다. 상기 배수가 3배 미만이면 에미터층(20)의 특성이 저하될 수 있다. 이때, 제1 불순물(202)의 농도가 제1 카운트 불순물(204)의 농도의 5~15배가 되도록 하여 제1 카운트 불순물(204)에 의한 효과를 좀더 향상할 수 있다.
이러한 제1 카운트 불순물(204)과 제1 불순물(202)의 농도 차이는 제1 카운트 불순물(204) 및 제1 불순물(202)의 도핑 시의 도핑량의 차이에 의한 것일 수 있다. 이때, 제1 카운트 불순물(204) 및 제1 불순물(202) 각각의 도핑량 등은 이차 이온 질량 분석(SIMS) 등의 방법에 의하여 측정될 수 있다. 이때, 본 실시예에서는 에미터층(20)이 제1 카운트 불순물(204)을 더 포함하여, 에미터층(20)이 형성되지 않은 반도체 기판(10)보다 제2 도전형의 원소가 더 많은 양으로 검출될 수 있다.
반도체 기판(10)의 전면에서 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성될 수 있다.
반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 이러한 반사 방지막(22)은 반도체 기판(10)의 전면을 통해 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다.
또한 반사 방지막(22)은 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화시키는 패시베이션의 역할을 함께 수행할 수 있다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양전지(100)의 변환 효율을 향상할 수 있다.
반사 방지막(22)은 반사를 방지할 수 있는 다양한 물질을 포함할 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 가질 수 있음은 물론이다. 즉, 반사 방지막(22)이 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2, CeO2 등으로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다.
제1 전극(24)은 반도체 기판(10)의 전면에서 반사 방지막(22)을 관통하여 에미터층(20)에 전기적으로 연결될 수 있다. 이러한 제1 전극(24)은 다양한 평면 형상을 가질 수 있다. 일례로, 도 2에 도시한 바와 같이, 제1 전극(24)은 제1 간격(D1)을 가지면서 서로 평행하게 배치되는 핑거 전극(24a)을 포함할 수 있다. 이와 함께 제1 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 간격(D1)보다 더 큰 제2 간격(D2)을 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 즉, 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 전극(24)은 다양한 물질로 형성될 수 있다.
다시 도 1을 참조하면, 반도체 기판(10)의 후면 쪽에는 제2 도전형을 나타내는 후면 전계층(30)이 형성될 수 있다. 이때, 본 실시예에서 후면 전계층(30)은 제2 도전형을 구현하기 위한 제2 불순물(302)과 함께, 이와 반대되는 제2 도전형을 나타내는 제2 카운트 불순물(304)을 포함할 수 있다.
제2 불순물(302)로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다. 그리고 제2 카운트 불순물(304)로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga) 등의 p형 불순물을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 원소 또는 물질을 사용할 수 있음은 물론이다.
본 실시예에서는 이와 같이 불순물층인 후면 전계층(30)이 제2 불순물(302)과 함께 제2 카운트 불순물(304)을 포함하여 후면 전계층(30)을 충분한 두께로 형성하면서도 후면 전계층(30)의 표면 농도를 낮춰 표면에서의 재결합 속도를 낮출 수 있다.
일례로, 본 실시예에 따른 후면 전계층(30)의 면저항은 50~150 옴/스퀘어(ohm/□)일 수 있고, 에미터층(20)의 두께는 0.3~1.5㎛(좀더 구체적으로는 0.5~1.2㎛)일 수 있다. 그러나 이는 일례로 제시된 것에 불과할 뿐, 후면 전계층(30)의 면저항 및 두께는 다양하게 변형될 수 있다.
이때, 제2 카운트 불순물(304)은 제2 불순물(302)보다 낮은 농도만큼 포함되어 후면 전계층(30)이 제2 도전형을 나타낼 수 있도록 한다. 일례로, 제2 불순물(302)의 농도가 제2 카운트 불순물(304)의 농도의 3~30배일 수 있다. 상기 배수가 30배를 초과하면, 제2 카운트 불순물(304)에 의한 표면 농도 저하 효과가 작을 수 있다. 상기 배수가 3배 미만이면 후면 전계층(30)의 특성이 저하될 수 있다. 이때, 제2 불순물(302)의 농도가 제2 카운트 불순물(304)의 농도의 5~15배가 되도록 하여 제2 카운트 불순물(304)에 의한 효과를 좀더 향상할 수 있다.
이러한 제2 카운트 불순물(304)과 제2 불순물(302)의 농도 차이는 제2 카운트 불순물(304) 및 제2 불순물(302)의 도핑 시의 도핑량의 차이에 의한 것일 수 있다. 이때, 제2 카운트 불순물(304) 및 제2 불순물(302) 각각의 도핑량 등은 이차 이온 질량 분석 등의 방법에 의하여 측정될 수 있다.
이와 함께 반도체 기판(10)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
제2 전극(34)은 전기 전도성이 우수한 다양한 금속 등을 포함할 수 있다. 그리고, 제2 전극(34)은 도 2에 도시한 제1 전극(24)과 유사한 구조를 가질 수 있는바, 제2 전극(34)의 구체적인 구조에 대해서는 상세한 설명을 생략한다.
이와 같이 본 실시예에서는 에미터층(20)이 제1 불순물(202) 및 제1 카운트 불순물(204)을 포함하고 후면 전계층(30)이 제2 불순물(302) 및 제2 카운트 불순물(304)을 포함하여, 에미터층(20) 및 후면 전계층(30)이 충분한 두께를 가지면서도 낮은 표면 농도에 의하여 표면 재결합 속도를 낮출 수 있다. 이에 의하여 태양 전지(100)의 효율을 최대화할 수 있다. 상술한 실시예에서는 반도체 기판(10) 및 후면 전계층(30)이 제2 불순물(302)로 n형 불순물을 포함하고, 에미터층(20)이 제1 불순물(202)로 p형 불순물을 포함하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 반도체 기판(10) 및 후면 전계층(30)이 제2 불순물(304)로 p형 불순물을 포함하고, 에미터층(20)이 제1 불순물(204)로 n형 불순물을 포함하는 것도 가능하다.
그리고 본 실시예에서는 에미터층(20) 및 후면 전계층(30)이 모두 제1 및 제2 카운트 불순물(204, 304)를 구비한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 에미터층(20)만이 제1 카운트 불순물(204)을 구비하고 후면 전계층(30)은 제2 카운트 불순물(304)을 구비하지 않는 것도 가능하다. 또는, 에미터층(20)은 제1 카운트 불순물(202)을 구비하지 않고 후면 전계층(30)은 제2 카운트 불순물(304)을 구비하는 것도 가능하다.
또한, 본 실시예에서는 에미터층(20)이 균일한 농도를 가지고 제1 카운트 불순물(204)이 전체적으로 도핑되고, 후면 전계층(30)이 균일한 농도를 가지고 제2 카운트 불순물(304)이 전체적으로 도핑되는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20) 및/또는 후면 전계층(30)이 서로 다른 농도를 가지는 부분을 포함할 수 있다. 또한, 에미터층(20) 및/또는 후면 전계층(30)이 부분적으로 도핑되거나 부분적으로 서로 다른 농도로 도핑될 수 있다.
상술한 실시예에 따른 불순물층을 포함하는 태양 전지의 제조 방법을 도 3g를 참조하여 좀더 상세하게 설명한다. 앞에서 설명한 내용에 대해서는 상세한 설명을 생략하고, 설명하지 않은 내용에 대해서 상세하게 설명한다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
먼저, 도 3a에 도시한 바와 같이, 제2 도전형의 반도체 기판(10)을 준비한다. 도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다.
이어서, 도 3b 내지 도 3e에 도시한 바와 같이, 반도체 기판(10)에 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한다.
일례로, 도 3b에 도시한 바와 같이, 반도체 기판(10)의 전면에 제1 불순물(202)과 제1 카운트 불순물(204)을 도핑하여 에미터 형성층(201)을 형성한다. 이때, 제1 불순물(202)을 먼저 도핑한 후에 제1 카운트 불순물(204)을 도핑할 수도 있고, 제1 카운트 불순물(204)을 먼저 도핑한 후에 제1 불순물(202)을 도핑할 수도 있다.
도핑 방법으로는 다양한 방법을 사용할 수 있는데, 일례로 이온 주입 방법을 사용할 수 있다. 이때, 제1 불순물(202)의 주입량(dose)(즉, 도핑량)이 제1 카운트 불순물(204)의 주입량의 3~30배일 수 있다. 상기 배수가 30배를 초과하면, 제1 카운트 불순물(204)에 의한 표면 농도 저하 효과가 작을 수 있다. 상기 배수가 3배 미만이면 에미터층(20)의 특성이 저하될 수 있다. 이때, 제1 불순물(202)의 주입량이 제1 카운트 불순물(204)의 주입량의 5~15배가 되도록 하여 제1 카운트 불순물(204)에 의한 효과를 좀더 향상할 수 있다.
제1 카운트 불순물(204)의 주입 에너지가 제1 불순물(202)의 주입 에너지보다 작을 수 있다. 또한, 제2 불순물(302)도 이온 주입할 경우에 제1 카운트 불순물(204)의 주입 에너지가 제2 불순물(302)의 주입 에너지보다 작을 수 있다. 이와 같이 제1 카운트 불순물(204)의 주입 에너지를 낮추면 제1 카운트 불순물(204)에 의한 손상 등을 최소화할 수 있어 태양 전지(100)의 특성 향상에 도움이 될 수 있다.
이어서, 도 3c에 도시한 바와 같이, 반도체 기판(10)에 활성화 열처리를 수행하여 에미터층(20)을 형성한다. 제1 불순물(202) 및 제1 카운트 불순물(204)을 반도체 기판(10)에 이온 주입하게 되면, 주입된 불순물들은 격자 위치가 아닌 위치에 위치하여 활성화되어 있지 않는다. 이런 상태의 반도체 기판(10)을 어닐링하면 제1 불순물(202) 및 제1 카운트 불순물(204)이 격자 위치로 옮겨져 활성화된다. 이러한 활성화에 의하여 반도체 기판(10)의 전면에 형성된 에미터 형성층(201)으로부터 에미터층(20)이 형성된다.
이와 같이 제1 불순물(202)과 제1 카운트 불순물(204)을 함께 활성화 열처리하면 도핑 농도가 전체적으로 낮아지게 되고, 특히 표면에서의 도핑 농도가 효과적으로 낮아질 수 있다. 이때, 제1 불순물(202) 및 제2 카운트 불순물(204)이 함께 활성화 열처리되어 반도체 기판(10)의 표면으로부터 에미터층(20)의 내부로 향하면서 도핑 농도가 전체적으로 낮아지는 도핑 프로파일을 가질 수 있다.
참고로, 제1 불순물(202)과 제1 카운트 불순물(204)의 활성화 열처리를 별개로 할 경우에는, 반도체 기판(10)의 표면으로부터 에미터층(20)의 내부로 향하면서 농도가 낮아졌다가 높아지는 지점이 발생할 수 있다. 이는 제1 불순물(202)의 농도가 가장 높은 부분과 제1 카운트 불순물(204)의 농도가 가장 높은 부분이 서로 다르게 위치하여, 제1 불순물(202)의 농도 피크(peak)와 제2 불수물(204)의 농도 피크 사이에 농도가 낮아졌다 높아지는 부분이 존재하게 되는 것이다.
즉, 본원 발명은 제1 불순물(202) 및 제2 카운트 불순물(204)이 함께 활성화 열처리되어 반도체 기판의 일면으로 부터 내부 깊이 방향으로 도핑 농도가 중간에 피크 없이 선형으로 낮아진다.
이어서, 도 3d에 도시한 바와 같이, 반도체 기판(10)의 후면에 제2 불순물(302)과 제2 카운트 불순물(304)을 도핑하여 후면 전계 형성층(301)을 형성한다. 이때, 제2 불순물(302)을 먼저 도핑한 후에 제2 카운트 불순물(304)을 도핑할 수도 있고, 제2 카운트 불순물(304)을 먼저 도핑한 후에 제1 불순물(302)을 도핑할 수도 있다.
도핑 방법으로는 다양한 방법을 사용할 수 있는데, 일례로 이온 주입 방법을 사용할 수 있다. 이때, 제2 불순물(302)의 주입량이 제2 카운트 불순물(304)의 주입량의 3~30배일 수 있다. 상기 배수가 30배를 초과하면, 제2 카운트 불순물(304)에 의한 표면 농도 저하 효과가 작을 수 있다. 상기 배수가 3배 미만이면 후면 전계층(30)의 특성이 저하될 수 있다. 이때, 제2 불순물(302)의 주입량이 제2 카운트 불순물(304)의 주입량의 5~15배가 되도록 하여 제2 카운트 불순물(304)에 의한 효과를 좀더 향상할 수 있다.
제2 카운트 불순물(304)의 주입 에너지가 제2 불순물(302)의 주입 에너지보다 작을 수 있다. 또한, 제1 불순물(202)도 이온 주입할 경우에 제2 카운트 불순물(304)의 주입 에너지가 제1 불순물(202)의 주입 에너지보다 작을 수 있다. 이와 같이 제2 카운트 불순물(304)의 주입 에너지를 낮추면 제2 카운트 불순물(304)에 의한 손상 등을 최소화할 수 있어 태양 전지(100)의 특성 향상에 도움이 될 수 있다.
이어서, 도 3e에 도시한 바와 같이, 반도체 기판(10)에 활성화 열처리를 수행하여 후면 전계층(30)을 형성한다. 이에 의하여 제2 불순물(302) 및 제2 카운트 불순물(304)이 활성화되어 후면 전계 형성층(301)으로부터 후면 전계층(30)이 형성된다.
이와 같이 제2 불순물(302)과 제2 카운트 불순물(304)을 함께 활성화 열처리하면 도핑 농도가 전체적으로 낮아지게 되고, 특히 표면에서의 도핑 농도가 효과적으로 낮아질 수 있다. 이때, 제2 불순물(302) 및 제2 카운트 불순물(304)이 함께 활성화 열처리되어 반도체 기판(10)의 표면으로부터 후면 전계층(30)의 내부로 향하면서 도핑 농도가 전체적으로 낮아지는 도핑 프로파일을 가질 수 있다.
이와 같이 본 실시예에서는 이온 주입법만을 이용하여 에미터층(20) 및 후면 전계층(30)을 형성하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 다양한 도핑 방법을 함께 사용하여 에미터층(20) 및 후면 전계층(30)을 형성할 수도 있다. 즉, 제1 불순물(202)의 도핑 방법과 제1 카운트 불순물(204)의 도핑 방법이 다를 수 있으며, 제2 불순물(302)의 도핑 방법과 제2 카운트 불순물(304)의 도핑 방법이 서로 다를 수 있다. 일례로, 제1 또는 제2 불순물(202, 302)의 도핑 방법으로 이온 주입법을 사용하고, 제1 또는 제2 카운트 불순물(204, 304)의 도핑 방법으로 열 확산법을 사용할 수 있다. 또는, 제1 또는 제2 불순물(202, 302)의 도핑 방법으로 열 확산법을 사용하고, 제1 또는 제2 카운트 불순물(204, 304)의 도핑 방법으로 이온 주입법을 사용할 수 있다. 이외에도 다양한 변형이 가능하다.
그리고 본 실시예에서는 에미터층(20)의 활성화 열처리와 후면 전계층(30)의 활성화 열처리를 별개로 수행한 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 에미터층(20)을 위한 제1 불순물(202) 및 제1 카운트 불순물(204), 후면 전계층(30)을 위한 제2 불순물(302) 및 제2 카운트 불순물(304)을 모두 주입한 후에 함께 활성화 열처리를 수행할 수도 있다.
또한, 본 실시예에서는 에미터층(20)을 위한 제1 불순물(202) 및 제1 카운트 불순물(204)을 먼저 도핑한 후에, 후면 전계층(30)을 위한 제2 불순물(302) 및 제2 카운트 불순물(304)을 도핑하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 불순물(202), 제1 카운트 불순물(204), 제2 불순물(302) 및 제2 카운트 불순물(304)의 도핑 순서 등을 다양하게 변형될 수 있다.
이어서, 도 3f에 도시한 바와 같이, 반사 방지막(22) 및 패시베이션 막(32)을 각기 반도체 기판(10)의 전면 및 후면에 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 3g에 도시한 바와 같이, 반도체 기판(10)의 전면에 에미터층(20)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(10)의 후면에 후면 전계층(30)에 접촉하는 제2 전극(34)을 형성한다.
반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다.
또는, 제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다.
본 실시예에서는 에미터층(20)이 제1 카운트 불순물(204)을 함께 포함하여 에미터층(20)의 정션 깊이를 충분히 확보하면서도 표면 농도는 감소시킬 수 있다. 또한, 후면 전계층(30)이 제2 카운트 불순물(304)을 함께 포함하여, 후면 전계층(30)의 두께를 충분히 확보하면서도 표면 농도는 감소시킬 수 있다. 이에 의하여 반도체 기판(10)의 전면 및 후면에서 발생할 수 있는 표면 재결합을 줄일 수 있고, 이에 의하여 태양 전지(100)의 효율을 향상할 수 있다.
이하, 본 발명의 다른 실시예들에 따른 비정질층을 포함하는 태양 전지 및 이의 제조 방법을 좀더 상세하게 설명한다. 서로 동일 또는 극히 유사한 부분에 대해서는 상세한 설명을 생략하고, 서로 다른 부분에 대해서만 상세하게 설명한다. 앞서 실시예에서 적용될 수 있는 다양한 변형 등은 이하의 실시예들에도 모두 적용될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 비정질층을 포함하는 태양 전지의 단면도이다.
도 4를 참조하면, 본 실시예에 따른 태양 전지는 제1 비정질층인 에미터층(20)이 선택적 에미터(selective emitter) 구조를 가지고, 제2 비정질층인 후면 전계층(30)이 선택적 후면 전계(selective back surface field) 구조를 가진다.
선택적 에미터 구조를 가지는 에미터층(20)은, 제1 전극(24)과 인접하여 형성되어 제1 전극(24)과 접촉 형성되는 제1 부분(20a)과, 제1 부분(20a) 이외의 부분에 형성되는 제2 부분(20b)을 포함할 수 있다.
제1 부분(20a)은 제1 불순물(202)의 농도가 상대적으로 커서 상대적으로 낮은 저항을 가지고, 제2 부분(20b)은 제1 불순물(202)의 농도가 상대적으로 작아서 상대적으로 높은 저항을 가질 수 있다. 이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
이를 위하여 제1 불순물(202)은 제1 부분(20a)에서 상대적으로 많이 도핑되고, 제2 부분(20b)에서 상대적으로 적게 주입될 수 있다. 이와 같이 제1 부분(20a)과 제2 부분(20b)의 주입량을 서로 다르게 하기 위하여 콤 마스크(comb mask)를 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 부분(20a)의 도핑 횟수를 제2 부분(20b)의 도핑 횟수보다 많게 하는 등의 다양한 방법을 사용할 수 있다.
이때, 본 실시예에서 제1 카운트 불순물(204)은 반도체 기판(10)의 전면에서 전체적으로 균일하게 주입될 수 있다.
그리고 선택적 후면 전계 구조를 가지는 후면 전계층(30)은, 제2 전극(34)과 인접하여 형성되어 제2 전극(34)과 접촉 형성되는 제1 부분(30a)과, 제1 부분(30a) 이외의 부분에 형성되는 제2 부분(30b)을 포함할 수 있다.
제1 부분(30a)은 제2 불순물(302)의 농도가 상대적으로 커서 상대적으로 낮은 저항을 가지고, 제2 부분(30b)은 제2 불순물(302)의 농도가 상대적으로 작아서 상대적으로 높은 저항을 가질 수 있다. 이와 같이, 본 실시예에서는 제2 전극(34) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(30b)를 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제2 전극(34)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(30a)을 형성하여 제2 전극(34)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 후면 전계층(30)은 선택적 후면 전계 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
이를 위하여 제2 불순물(202)은 제1 부분(30a)에서 상대적으로 많이 도핑되고, 제2 부분(30b)에서 상대적으로 적게 주입될 수 있다. 이와 같이 제1 부분(30a)과 제2 부분(30b)의 주입량을 서로 다르게 하기 위하여 콤 마스크(comb mask)를 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 부분(30a)의 도핑 횟수를 제2 부분(30b)의 도핑 횟수보다 많게 하는 등의 다양한 방법을 사용할 수 있다.
이때, 본 실시예에서 제2 카운트 불순물(304)은 반도체 기판(10)의 후면에서 전체적으로 균일하게 주입될 수 있다.
이와 같이 본 실시예에서는 에미터층(20) 및 후면 전계층(30)이 서로 다른 저항을 가지는 부분들을 포함하는 선택적 구조를 가져 태양 전지(100)의 효율을 향상할 수 있다.
본 실시예에서는 에미터층(20) 및 후면 전계층(30)이 모두 선택적 구조를 가지는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20) 및 후면 전계층(30) 중 어느 하나만이 선택적인 구조를 가질 수도 있다.
일례로, 에미터층(20) 및 후면 전계층(30)의 제1 부분(20b, 30b)은 10~100 옴/스퀘어(일례로, 20~60옴/스퀘어)의 면저항을 가지고 0.5㎛ 이상(일례로, 0.5~1.5㎛)의 두께를 가질 수 있다. 그리고 제2 부분(20a, 30)는 40~200 옴/스퀘어(일례로, 60~150옴/스퀘어)의 면저항을 가지고 0.5㎛ 미만(일례로, 0.01 이상, 0.5미만㎛)의 두께를 가질 수 있다. 그러나 이는 일례로 제시된 것에 불과할 뿐, 에미터층(20) 및 후면 전계층(30)의 면저항 및 두께는 다양하게 변형될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 비정질층을 포함하는 태양 전지의 단면도이고, 도 6은 도 5의 태양 전지의 제1 전극과 에미터층의 구조를 개략적으로 도시한 평면도이다.
도 5 및 도 6를 참조하면, 본 실시예에 따른 태양 전지는 제1 비정질층인 에미터층(20)이 선택적 에미터 구조를 가지고, 제2 비정질층인 후면 전계층(30)이 선택적 후면 전계 구조를 가진다. 선택적 에미터 구조 및 후면 전계 구조에 대해서는 앞서 상세하게 설명하였으므로 상세한 설명을 생략한다.
본 실시예에서는 제1 카운트 불순물(204)이 에미터층(20)에 전체적으로 균일하게 도핑되는 것이 아니라, 에미터층(20)의 일부 부분에서 도핑량 또는 도핑 농도를 다르게 하거나 일부 부분에만 포함되도록 할 수 있다. 일례로, 에미터층(20)의 제1 부분(20a)에는 제1 카운트 불순물(204)이 도핑되지 않고, 제2 부분(20b)에만 제1 카운트 불순물(204)이 도핑될 수 있다. 그러면, 제2 부분(20a)에서만 제1 불순물(202)의 표면 농도를 낮출 수 있다. 이를 위하여 제1 카운트 불순물(204)을 도핑할 때 제1 부분(20a)을 덮는 마스크(도시하지 않음)을 사용할 수 있다..
즉, 제1 부분(20a)에서는 제1 불순물 불순물(204)을 포함하지 않아 높은 표면 농도를 유지하여 저항을 줄일 수 있어 제1 전극(24)과의 접촉 저항을 낮출 수 있다. 그리고 제2 부분(20b)에서는 제1 불순물(202)의 표면 농도를 낮춰 표면에서의 재결합 현상을 효과적을 방지할 수 있다. 즉, 본 실시예에서 따르면 선택적 에미터 구조에서, 제1 부분(20a)과 제2 부분(20b)에서의 제1 카운트 불순물(204)의 농도를 다르게 하여 선택적 에미터 구조의 장점을 최대화할 수 있다.
그리고 제2 카운트 불순물(304)이 후면 전계층(30)에 전체적으로 균일하게 도핑되는 것이 아니라, 후면 전계층(30)에 부분적으로 다른 주입량 또는 농도를 가지도록 도핑될 수 있다. 일례로, 후면 전계층(30)의 제1 부분(30a)에는 제2 카운트 불순물(304)이 도핑되지 않고, 제2 부분(30b)에만 제2 카운트 불순물(304)이 도핑될 수 있다. 그러면, 제2 부분(30a)에서만 제2 불순물(302)의 표면 농도를 낮출 수 있다. 이를 위하여 제2 카운트 불순물(304)을 도핑할 때 제1 부분(30a)을 덮는 마스크(도시하지 않음)을 사용할 수 있다. 후면 전계층(30) 및 제2 전극(34)의 구조는 도 6에 도시한 에미터층(20) 및 제1 전극(24)의 구조와 각기 유사하여, 상세한 설명을 생략한다.
즉, 제1 부분(30a)에서는 제2 카운트 불순물(304)을 포함하지 않아 높은 표면 농도를 유지하여 저항을 줄일 수 있어 제2 전극(34)과의 접촉 저항을 낮출 수 있다. 그리고 제2 부분(30b)에서는 제2 불순물(302)의 표면 농도를 낮춰 표면에서의 재결합 현상을 효과적을 방지할 수 있다. 즉, 본 실시예에서 따르면 선택적 에미터 구조에서, 제1 부분(30a)과 제2 부분(30b)에서의 제2 카운트 불순물(304)의 농도를 다르게 하여 선택적 후면 전계 구조의 장점을 최대화할 수 있다.
본 실시예에서는 에미터층(20) 및 후면 전계층(30)이 모두 선택적 구조를 가지는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20) 및 후면 전계층(30) 중 어느 하나만이 선택적인 구조를 가질 수도 있다.
또한, 에미터층(20) 및 후면 전계층(30)의 제1 부분(20b, 30b)에 각기 제1 및 제2 카운트 불순물(204, 304)이 포함되지 않는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20) 및 후면 전계층(30) 중 어느 하나만 제1 부분(20a, 30a)에 제1 또는 제2 카운트 불순물(204, 304)이 포함되지 않을 수 있다. 또한, 제1 부분(20a, 30a)에도 제1 또는 제2 카운트 불순물(204, 304)이 도핑되면서, 제2 부분(20a, 30a)보다 낮은 농도 또는 도핑량으로 도핑될 수도 있다.
일례로, 에미터층(20) 및 후면 전계층(30)의 제1 부분(20b, 30b)은 10~100 옴/스퀘어(일례로, 20~60옴/스퀘어)의 면저항을 가지고 0.5㎛ 이상(일례로, 0.5~1.5㎛)의 두께를 가질 수 있다. 그리고 제2 부분(20a, 30)는 40~200 옴/스퀘어(일례로, 60~150옴/스퀘어)의 면저항을 가지고 0.5㎛ 미만(일례로, 0.01 이상, 0.5미만㎛)의 두께를 가질 수 있다. 그러나 이는 일례로 제시된 것에 불과할 뿐, 에미터층(20) 및 후면 전계층(30)의 면저항 및 두께는 다양하게 변형될 수 있다.
이하에서는 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 그러나 아래의 실험예는 본 발명을 예시하는 것에 불과하며 본 발명이 아래 실험예에 한정되는 것은 아니다.
실험예 1
n형의 반도체 기판을 준비하였다. 반도체 기판의 전면에 이온 주입법에 의하여 보론(B)을 도핑하고, 반도체 기판의 후면에 이온 주입법에 의하여 인(P)을 도핑하고, 반도체 기판의 전면에 이온 주입법에 의하여 인(P)을 도핑하였다. 반도체 기판의 전면에 주입된 보론의 주입량은 인의 주입량의 30배였다. 인의 주입 에너지는 보론을 도핑할 때의 보론의 주입 에너지보다 낮은 수준이었다. 반도체 기판을 1000℃에서 20분간 활성화 열처리하였다.
반도체 기판의 전면에 반사 방지막을 형성하고, 반도체 기판의 후면에 패시베이션막을 형성하였다. 그리고 에미터층에 전기적으로 연결되는 제1 전극, 후면 전계층에 전기적으로 연결되는 제2 전극을 형성하여 태양 전지의 제조를 완료하였다.
실험예 2
반도체 기판의 전면에 인을 도핑할 때의 인의 주입량을 실험예 1의 5배가 되도록 하였다는 점만을 제외하고는 실험예 1과 동일한 방법으로 태양 전지를 제조하였다.
실험예 3
반도체 기판의 전면에 인을 도핑할 때의 인의 주입량을 실험예 1의 10배가 되도록 하였다는 점만을 제외하고는 실험예 1과 동일한 방법으로 태양 전지를 제조하였다.
실험예 4
반도체 기판의 전면에 인을 도핑할 때의 인의 주입 에너지를 실험예 1의 2배가 되도록 하였다는 점만을 제외하고는 실험예 1과 동일한 방법으로 태양 전지를 제조하였다. 이에 따르면, 반도체 기판의 전면에 인을 도핑할 때의 인의 주입 에너지는 보론을 도핑할 때의 보론의 주입 에너지와 유사한 수준이었다.
실험예 5
반도체 기판의 전면에 인을 도핑할 때의 인의 주입량을 실험예 4의 5배가 되도록 하였다는 점만을 제외하고는 실험예 4와 동일한 방법으로 태양 전지를 제조하였다.
실험예 6
반도체 기판의 전면에 인을 도핑할 때의 인의 주입량을 실험예 4의 10배가 되도록 하였다는 점만을 제외하고는 실험예 4와 동일한 방법으로 태양 전지를 제조하였다.
비교예
반도체 기판의 전면에 인을 도핑하는 단계를 수행하지 않았다는 점만 제외하고는 실험예 1과 동일한 방법으로 태양 전지를 제조하였다.
실험예 1 내지 6, 그리고 비교예에 의해 제조된 태양 전지의 누설 전류(Joe)를 도 7에 나타내었다. 실험예 1 내지 6, 그리고 비교예에 의해 제조된 태양 전지의 캐리어 수명(lifetime)을 도 8에 나타내었다. 그리고 실험예 1 내지 6, 그리고 비교예에 의해 제조된 태양 전지의 개방 전압을 도 9에 나타내었다.
도 7을 참조하면, 실험예 1 내지 4, 및 6은 비교예에 비하여 누설 전류가 매우 작은 수준임을 알 수 있다. 실험예 5에서는 다른 실험예들과는 다른 결과가 나왔으나, 이는 제조 공정 상의 불량 등에 의한 것으로 예측할 수 있다. 도 8을 참조하면, 실험예 1 내지 6은 비교예에 비하여 캐리어 수명이 큰 것을 알 수 있다. 이로부터 표면에서의 재결합이 효과적으로 제어되었음을 알 수 있다. 도 9를 참조하면, 실험예 1 내지 6은 비교예에 비하여 개방 전압이 높아 비교예에 비하여 우수한 특성을 가지는 것을 알 수 있다.
이와 함께, 도 7 내지 도 9를 참조하면, 인의 주입 에너지가 낮은 실험예 1 내지 3에서 실험예 4 내지 6보다 좋은 특성을 가지는 것을 알 수 있다. 그리고 인의 주입량이 적어질수록 좀더 좋은 특성을 나타내는 경향도 알 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 반도체 기판
20: 에미터층
30: 후면 전계층
202: 제1 불순물
204: 제1 카운트 불순물
302: 제2 불순물
304: 제2 카운트 불순물

Claims (20)

  1. 태양 전지의 불순물층을 형성하는 불순물층의 형성 방법에 있어서,
    반도체 기판의 일면에 제1 도전형을 나타내는 불순물 및 상기 제1 도전형과 반대되는 제2 도전형을 나타내는 카운트 불순물을 도핑하여 상기 불순물층을 형성하고,
    상기 카운트 불순물의 도핑량이 상기 불순물의 도핑량보다 작으며,
    상기 불순물 및 상기 카운트 불순물이 함께 활성화 열처리되며,
    상기 활성화 열처리 이후에 전극을 형성하는 불순물층의 형성 방법.
  2. 제1항에 있어서,
    상기 불순물은 상기 불순물층에 전체적으로 도핑되고,
    상기 카운트 불순물은 상기 불순물층의 일부 영역에만 도핑되는 불순물층의 형성 방법.
  3. 제1항에 있어서,
    상기 불순물의 도핑량이 상기 카운트 불순물의 도핑량의 3~30배인 불순물층의 형성 방법.
  4. 제1항에 있어서,
    상기 불순물 및 상기 카운트 불순물은 이온 주입법에 의하여 도핑되고, 상기 카운트 불순물의 주입 에너지가 상기 불순물의 주입 에너지보다 작은 불순물층의 형성 방법.
  5. 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 일면에 제1 불순물층을 형성하는 단계; 및
    상기 제1 불순물층에 전기적으로 연결되는 제1 전극을 형성하는 단계
    를 포함하고,
    상기 제1 불순물층을 형성하는 단계에서는, 상기 반도체 기판의 일면에 제1 도전형을 나타내는 제1 불순물 및 상기 제1 도전형과 반대되는 제2 도전형을 나타내는 제1 카운트 불순물을 도핑하여 상기 불순물층을 형성하고,
    상기 제1 카운트 불순물의 도핑량이 상기 제1 불순물의 도핑량보다 작으며,
    상기 제1 전극은 상기 제1 불순물 및 상기 제1 카운트 불순물이 모두 도핑된 이후에 형성되는 태양 전지의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 불순물층은, 상기 제1 전극과 인접하는 제1 부분과, 상기 제1 부분 이외의 부분에 형성되는 제2 부분을 포함하고,
    상기 제1 카운트 불순물은 상기 제2 부분에 도핑되고 상기 제1 부분에는 도핑되지 않는 태양 전지의 제조 방법.
  7. 제5항에 있어서,
    상기 제1 불순물 및 상기 제1 카운트 불순물이 함께 포함되는 부분에서 상기 제1 불순물의 도핑량이 상기 제1 카운트 불순물의 도핑량의 3~30배인 태양 전지의 제조 방법.
  8. 제5항에 있어서,
    상기 제1 불순물 및 상기 제1 카운트 불순물은 이온 주입법에 의하여 도핑되고, 상기 제1 카운트 불순물의 주입 에너지가 상기 제1 불순물의 주입 에너지보다 작은 태양 전지의 제조 방법.
  9. 제5항에 있어서,
    상기 제1 불순물을 도핑한 후에, 상기 제1 카운트 불순물을 도핑하는 태양 전지의 제조 방법.
  10. 제5항에 있어서,
    상기 제1 카운트 불순물을 도핑한 후에, 상기 제1 불순물을 도핑하는 태양 전지의 제조 방법.
  11. 제5항에 있어서,
    상기 제1 불순물 및 상기 제1 카운트 불순물은 이온 주입법 및 열 확산법 중 어느 하나의 방법에 의하여 도핑되는 태양 전지의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 불순물이 이온 주입법에 의하여 도핑되고,
    상기 제1 카운트 불순물이 이온 주입법에 의하여 도핑되는 태양 전지의 제조 방법.
  13. 삭제
  14. 제5항에 있어서,
    상기 반도체 기판의 다른 일면에 제2 불순물층을 형성하는 단계; 및
    상기 제2 불순물층에 전기적으로 연결되는 제2 전극을 형성하는 단계
    를 더 포함하고,
    상기 제2 불순물층을 형성하는 단계에서는, 상기 반도체 기판의 다른 일면에 상기 제2 도전형을 나타내는 제2 불순물 및 상기 제1 도전형을 나타내는 제2 카운트 불순물을 도핑하여 상기 제2 불순물층을 형성하고,
    상기 제2 카운트 불순물의 도핑량이 상기 제2 불순물의 도핑량보다 작은 태양 전지의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 불순물층은, 상기 제2 전극과 인접하는 제1 부분과, 상기 제1 부분 이외의 부분에 형성되는 제2 부분을 포함하고,
    상기 제2 카운트 불순물은 상기 제2 불순물층의 상기 제2 부분에 도핑되고 상기 제2 불순물의 상기 제1 부분에는 도핑되지 않는 태양 전지의 제조 방법.
  16. 반도체 기판;
    상기 반도체 기판의 일면에 형성되는 제1 불순물층; 및
    상기 제1 불순물층에 전기적으로 연결되는 제1 전극
    를 포함하고,
    상기 제1 불순물층은, 제1 도전형을 나타내는 제1 불순물 및 상기 제1 불순물보다 낮은 농도로 포함되며 상기 제1 도전형과 반대되는 제2 도전형을 나타내는 제1 카운트 불순물을 포함하며,
    상기 반도체 기판의 일면으로부터 깊이 방향으로 도핑 농도가 선형으로 낮아지며,
    상기 제1 전극에 대응되는 상기 제1 불순물층은 상기 제1 불순물 및 상기 제1 카운트 불순물을 모두 포함하는 태양 전지.
  17. 삭제
  18. 제16항에 있어서,
    상기 제1 불순물 및 상기 제1 카운트 불순물이 함께 포함되는 부분에서 상기 제1 불순물의 농도가 상기 제1 카운트 불순물의 농도의 3~30배인 태양 전지.
  19. 제16항에 있어서,
    상기 반도체 기판의 다른 면에 형성되며 상기 제2 도전형을 나타내는 제2 불순물층; 및
    상기 제2 불순물층에 전기적으로 연결되는 제2 전극
    을 포함하는 태양 전지.
  20. 삭제
KR1020120050314A 2012-05-11 2012-05-11 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법 KR101879781B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120050314A KR101879781B1 (ko) 2012-05-11 2012-05-11 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
US13/611,995 US9214584B2 (en) 2012-05-11 2012-09-12 Solar cell, method for manufacturing dopant layer, and method for manufacturing solar cell
EP13000790.9A EP2662904B1 (en) 2012-05-11 2013-02-15 Method for manufacturing solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120050314A KR101879781B1 (ko) 2012-05-11 2012-05-11 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130126301A KR20130126301A (ko) 2013-11-20
KR101879781B1 true KR101879781B1 (ko) 2018-08-16

Family

ID=47750397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050314A KR101879781B1 (ko) 2012-05-11 2012-05-11 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법

Country Status (3)

Country Link
US (1) US9214584B2 (ko)
EP (1) EP2662904B1 (ko)
KR (1) KR101879781B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879781B1 (ko) * 2012-05-11 2018-08-16 엘지전자 주식회사 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
US20150280043A1 (en) * 2014-03-27 2015-10-01 David D. Smith Solar cell with trench-free emitter regions
WO2017059146A1 (en) * 2015-09-29 2017-04-06 Quantum Semiconductor Llc Electrical devices making use of counterdoped junctions
CN111952417A (zh) * 2020-08-24 2020-11-17 晶科绿能(上海)管理有限公司 一种太阳能电池及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100154883A1 (en) * 2006-09-25 2010-06-24 Ecn Energieonderzoek Centrum Nederland Method of manufacturing crystalline silicon solar cells with improved surface passivation
US20100184250A1 (en) * 2009-01-22 2010-07-22 Julian Blake Self-aligned selective emitter formed by counterdoping
JP2011513997A (ja) 2008-03-05 2011-04-28 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池の連鎖注入の使用
JP2011524640A (ja) 2008-06-11 2011-09-01 インテバック・インコーポレイテッド 太陽電池形成方法及び太陽電池

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471924A (en) * 1967-04-13 1969-10-14 Globe Union Inc Process for manufacturing inexpensive semiconductor devices
US3966499A (en) * 1972-10-11 1976-06-29 The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Solar cell grid patterns
US4053918A (en) * 1974-08-05 1977-10-11 Nasa High voltage, high current Schottky barrier solar cell
US4341918A (en) * 1980-12-24 1982-07-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration High voltage planar multijunction solar cell
US4608452A (en) * 1984-11-07 1986-08-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Lithium counterdoped silicon solar cell
JP3032422B2 (ja) * 1994-04-28 2000-04-17 シャープ株式会社 太陽電池セルとその製造方法
JP3468670B2 (ja) * 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
JP2006310368A (ja) * 2005-04-26 2006-11-09 Shin Etsu Handotai Co Ltd 太陽電池の製造方法及び太陽電池
US20080092944A1 (en) * 2006-10-16 2008-04-24 Leonid Rubin Semiconductor structure and process for forming ohmic connections to a semiconductor structure
US8039740B2 (en) * 2007-06-20 2011-10-18 Rosestreet Labs Energy, Inc. Single P-N junction tandem photovoltaic device
US20100275982A1 (en) * 2007-09-04 2010-11-04 Malcolm Abbott Group iv nanoparticle junctions and devices therefrom
US20090173373A1 (en) * 2008-01-07 2009-07-09 Wladyslaw Walukiewicz Group III-Nitride Solar Cell with Graded Compositions
US8242354B2 (en) * 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
SG186005A1 (en) * 2009-03-20 2012-12-28 Intevac Inc Advanced high efficiency crystalline solar cell fabrication method
US20110056532A1 (en) * 2009-09-09 2011-03-10 Crystal Solar, Inc. Method for manufacturing thin crystalline solar cells pre-assembled on a panel
US20120073650A1 (en) * 2010-09-24 2012-03-29 David Smith Method of fabricating an emitter region of a solar cell
US8134217B2 (en) * 2010-12-14 2012-03-13 Sunpower Corporation Bypass diode for a solar cell
US9105786B2 (en) * 2011-04-18 2015-08-11 Cisco Technology, Inc. Thermal treatment of silicon wafers useful for photovoltaic applications
US8992803B2 (en) * 2011-09-30 2015-03-31 Sunpower Corporation Dopant ink composition and method of fabricating a solar cell there from
KR20130062775A (ko) * 2011-12-05 2013-06-13 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101860919B1 (ko) * 2011-12-16 2018-06-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
US9412895B2 (en) * 2012-04-04 2016-08-09 Samsung Sdi Co., Ltd. Method of manufacturing photoelectric device
KR101879781B1 (ko) * 2012-05-11 2018-08-16 엘지전자 주식회사 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR101871273B1 (ko) * 2012-05-11 2018-08-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US20130298973A1 (en) * 2012-05-14 2013-11-14 Silevo, Inc. Tunneling-junction solar cell with shallow counter doping layer in the substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100154883A1 (en) * 2006-09-25 2010-06-24 Ecn Energieonderzoek Centrum Nederland Method of manufacturing crystalline silicon solar cells with improved surface passivation
JP2011513997A (ja) 2008-03-05 2011-04-28 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池の連鎖注入の使用
JP2011524640A (ja) 2008-06-11 2011-09-01 インテバック・インコーポレイテッド 太陽電池形成方法及び太陽電池
US20100184250A1 (en) * 2009-01-22 2010-07-22 Julian Blake Self-aligned selective emitter formed by counterdoping

Also Published As

Publication number Publication date
EP2662904A2 (en) 2013-11-13
US9214584B2 (en) 2015-12-15
KR20130126301A (ko) 2013-11-20
EP2662904B1 (en) 2023-09-27
EP2662904A3 (en) 2014-01-01
US20130298974A1 (en) 2013-11-14
EP2662904C0 (en) 2023-09-27

Similar Documents

Publication Publication Date Title
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
US9978888B2 (en) Solar cell and method for manufacturing the same
KR101680036B1 (ko) 태양 전지 및 이의 제조 방법
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
KR101838278B1 (ko) 태양 전지
KR101699743B1 (ko) 태양 전지
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR101625876B1 (ko) 태양 전지 및 이의 제조 방법
US9640707B2 (en) Method of manufacturing solar cell and method of forming doping region
KR102298671B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR20160061947A (ko) 태양 전지 및 이의 제조 방법
KR101850326B1 (ko) 태양 전지 및 이의 제조 방법
KR20140093382A (ko) 태양 전지의 제조 방법
KR101889774B1 (ko) 태양 전지
KR101929445B1 (ko) 태양 전지 및 이의 제조 방법
KR101929444B1 (ko) 태양 전지 및 이의 제조 방법
KR101890282B1 (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR102219795B1 (ko) 태양 전지
KR101807791B1 (ko) 태양 전지의 제조 방법
KR101788012B1 (ko) 태양전지의 제조방법
KR20150060416A (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant