KR20130082257A - 태양 전지 및 그의 제조 방법 - Google Patents

태양 전지 및 그의 제조 방법 Download PDF

Info

Publication number
KR20130082257A
KR20130082257A KR1020120003361A KR20120003361A KR20130082257A KR 20130082257 A KR20130082257 A KR 20130082257A KR 1020120003361 A KR1020120003361 A KR 1020120003361A KR 20120003361 A KR20120003361 A KR 20120003361A KR 20130082257 A KR20130082257 A KR 20130082257A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
emitter
forming
solar cell
Prior art date
Application number
KR1020120003361A
Other languages
English (en)
Inventor
양영성
이성은
하만효
정주화
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120003361A priority Critical patent/KR20130082257A/ko
Publication of KR20130082257A publication Critical patent/KR20130082257A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 및 그의 제조 방법에 관한 것이다.
본 발명에 따른 태양 전지 제조 방법의 일례는 제 1 도전성 타입을 갖는 기판의 제1 면에 건식 식각을 수행하여 복수의 요철을 형성하는 요철 형성 단계; 복수의 요철이 형성된 기판의 제1 면에 이온 주입법으로 제 1 도전성 타입과 다른 제 2 도전성 타입을 갖는 불순물 이온을 주입하는 이온 주입 단계; 및 불순물 이온을 함유한 기판을 열처리하여 기판에서 불순물 이온이 함유된 부분을 에미터부로 형성하는 활성화 단계; 및 에미터부 위에 에미터부와 연결되는 제1 전극을 형성하는 단계;를 포함한다.

Description

태양 전지 및 그의 제조 방법{Solar cell manufacturing method}
본 발명은 태양 전지 및 그의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목 받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체부에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전하인 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형의 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 n형의 반도체부와 p형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결함으로써 전력을 얻는다.
본 발명은 광전 변환 효율이 향상된 태양 전지를 제공하고, 공정 시간 및 공정 효율이 개선된 태양 전지 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 태양 전지 제조 방법의 일례는 제 1 도전성 타입을 갖는 기판의 제1 면에 건식 식각을 수행하여 복수의 요철을 형성하는 요철 형성 단계; 복수의 요철이 형성된 기판의 제1 면에 이온 주입법으로 제 1 도전성 타입과 다른 제 2 도전성 타입을 갖는 불순물 이온을 주입하는 이온 주입 단계; 및 불순물 이온을 함유한 기판을 열처리하여 기판에서 불순물 이온이 함유된 부분을 에미터부로 형성하는 활성화 단계; 및 에미터부 위에 에미터부와 연결되는 제1 전극을 형성하는 단계;를 포함한다.
여기서, 건식 식각은 반응성 이온 식각(reactive ion etching, RIE)일 수 있다.
또한, 요철 형성 단계 이후 활성화 단계 이전에, 건식 식각에 의해 기판의 제1 면에 발생하는 산화막을 제거하는 클리닝 단계;를 더 포함할 수 있다.
또한, 활성화 단계는 건식 식각 및 이온 주입법을 수행하는 중에 기판의 제1 면에 발생한 손상을 동시에 제거할 수 있다.
또한, 이온 주입 단계에서, 불순물 이온을 주입하기 위해 불순물 이온을 방출하는 이온 건(gun)의 중심각과 기판이 이루는 각은 90°미만일 수 있다.
또한, 이온 건(gun)의 중심선과 기판이 이루는 각은 83°~ 86°사이일 수 있다.
또한, 이온 주입 단계에서, 기판의 제1 면에 주입되는 불순물 이온의 양은 1*1015 ~ 5*1015 사이이고, 불순물 이온 주입을 위한 전압은 0.5 ~ 20 keV일 수 있다.
또한, 활성화 단계에서, 기판을 열처리하는 온도는 900℃ ~ 1000℃ 사이일 수 있다.
또한, 이온 주입 단계에서, 기판의 제1 면에 불순물 이온이 주입되는 깊이는 기판의 제1 면 표면으로부터 0.2㎛ ~ 0.3㎛ 사이일 수 있다.
또한, 활성화 단계에 의해 형성되는 에미터부의 두께는 이온 주입 단계에서 불순물 이온이 주입되는 깊이와 동일할 수 있다.
또한, 활성화 단계에 의해 형성되는 에미터부의 면저항은 100 Ω/sq ~ 200 Ω/sq 사이일 수 있다.
또한, 활성화 단계 이후 제1 전극 형성 단계 사이에 기판의 제1 면에 반사 방지막을 형성하는 단계;를 더 포함할 수 있다.
또한, 제1 전극을 형성하는 단계는 반사 방지막 위에 제1 전극을 형성하기 위한 제1 전극 페이스트를 형성하는 단계;와 제1 전극 페이스트를 열처리 하는 단계;를 포함할 수 있다.
또한, 제1 면의 반대면인 기판의 제2 면 위에 제2 면과 연결되는 제2 전극을 형성하는 단계를 더 포함하며, 제2 전극을 형성하는 단계는 기판의 제2 면 위에 제2 전극을 형성하기 위한 제2 전극 페이스트를 형성하는 단계;와 제2 전극 페이스트를 열처리 하는 단계;를 포함할 수 있다.
여기서, 제2 전극 페이스트를 열처리하는 과정에서 기판의 제2 면에 후면 전계부가 형성될 수 있다.
또한, 제1 전극 페이스트 및 제2 전극 페이스트를 열처리하는 단계는 동시에 수행될 수 있다.
또한, 본 발명에 따른 태양 전지의 일례는 제 1 도전성 타입을 갖는 기판; 기판의 제1 면에 위치하며, 제 1 도전성 타입과 다른 제 2 도전성 타입을 갖는 에미터부; 및 에미터부 위에 위치하여 에미터부와 연결되는 제1 전극;을 포함하고, 제1 전극과 접촉하는 부분에서의 에미터부 두께는 0.2㎛ ~ 0.3㎛이고, 에미터부의 면저항은 100 Ω/sq. ~ 200 Ω/sq.사이일 수 있다.
여기서, 에미터부의 표면에는 요철이 형성되고, 요철의 크기는 800㎚ 이하일 수 있다.
또한, 에미터부 상부 중에 제1 전극이 위치하지 않는 부분에는 반사 방지막이 더 형성될 수 있다.
아울러, 기판의 제2 면 위에 위치하여 기판과 연결되는 제2 전극을 더 포함할 수 있다.
본 발명에 따른 태양 전지는 에미터부의 두께를 보다 얇게 하고, 에미터부의 면저항을 상대적으로 높게 하여, 태양 전지의 광전 변환 효율을 향상시키고, 본 발명에 따른 태양 전지 제조 방법은 건식 식각법과 이온 주입법을 수행함에 있어 한 번의 활성화 공정으로 건식 식각법과 이온 주입법을 수행하는 과정에 발생한 기판의 결함을 제거함으로써 공정 시간 및 공정 효율을 개선할 수 있다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3j는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 에미터부(120), 반사 방지막(130), 제1 전극(140), 후면 전계부(back surface field, BSF)(172), 그리고 제2 전극(150)을 구비할 수 있다. 여기서, 후면 전계부(172)는 생략될 수도 있으나, 후면 전계부(172)가 있는 경우 태양 전지의 효율이 더 향상되므로, 이하에서는 후면 전계부(172)가 포함되는 것을 일례로 설명한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입을 가질 수 있으며, 이와 같은 기판(110)은 단결정 실리콘, 다결정 실리콘 또는 비정질 실리콘 중 어느 하나의 형태로 이루어질 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물이 기판(110)에 도핑(doping)된다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물이 기판(110)에 도핑될 수 있다.
이러한 기판(110)의 제1 면은 복수의 요철면을 갖는다. 편의상 도 1에서, 기판(110)의 가장자리 부분만 요철면으로 도시하여 그 위에 위치하는 에미터부(120)) 역시 그 가장자리 부분만 요철면으로 도시한다. 하지만, 실질적으로 기판(110)의 제1 면 전체가 요철면을 갖고 있으며, 이로 인해 기판(110)의 제1 면 위에 위치한 에미터부(120) 역시 요철면을 갖는다.
복수의 요철을 갖고 있는 기판(110)의 제1 면 쪽으로 입사되는 빛은 에미터부(120)와 기판(110)의 표면에 형성된 복수의 요철에 의해 복수 회의 반사 동작이 발생하면서 기판(110) 내부로 입사된다. 이로 인해, 기판(110)의 제1 면에서 반사되는 빛의 양이 감소하여 기판(110) 내부로 입사되는 빛의 양이 증가한다. 또한, 요철 표면으로 인해, 빛이 입사되는 기판(110)과 에미터부(120)의 표면적이 증가하여 기판(110)으로 입사되는 빛의 양 또한 증가한다.
에미터부(120)는 도 1 및 도 2에 도시된 바와 같이, 제 1 도전성 타입의 기판(110)의 입사면인 제1 면에 형성되며, 제 1 도전성 타입과 반대인 제 2 도전성 타입, 예를 들어, n형의 도전성 타입의 불순물이 기판(110)에 도핑된 영역으로, 빛이 입사되는 면, 즉, 기판(110)의 제1 면 내부에 위치할 수 있다. 따라서 제2 도전성 타입의 에미터부(120)는 기판(110) 중 제1 도전성 타입 부분과 p-n 접합을 이룬다.
이와 같은 기판(110)과 에미터부(120)와의 p-n 접합으로 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110) 후면 쪽으로 이동하고 분리된 전자는 에미터부(120) 쪽으로 이동한다.
에미터부(120)는 기판(110), 즉, 기판(110)의 제1 도전성 부분과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110) 후면 쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.
에미터부(120)가 n형의 도전성 타입을 가질 경우, 에미터부(120)는 5가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 3가 원소의 불순물을 기판(110)에 도핑하여 형성될 수 있다.
반사 방지막(130)은 기판(110)의 입사면에 상부에 위치하며, 도 1 및 도 2에 도시된 바와 같이, 에미터부(120)가 기판(110)의 입사면에 위치하는 경우, 반사 방지막(130)은 에미터부(120) 상부에 위치할 수 있다.
이와 같은 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 및 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함할 수 있다.
이와 같은 반사 방지막(130)은 반사 방지막(130)에 포함되는 수소(H)로 인하여, 기판(110)의 표면 및 그 근처에 주로 존재하는 댕글링 결합(dangling bond)과 같은 결함(defect)을 안정한 결합으로 바꾸어 상기 결함에 의해 기판(110)의 표면 쪽으로 이동한 전하가 소멸되는 것을 감소시키는 패시베이션 기능(passivation function)을 수행한다. 따라서, 상기 결함에 의해 기판(110)의 표면이나 그 근처에서 손실되는 전하의 양을 감소시킨다.
이와 같은 반사 방지막(130)은 기판(110)이 요철 표면을 갖는 경우, 기판(110)과 유사하게 하게 복수의 요철을 구비한 요철 표면을 갖게 된다.
일반적으로 결함은 기판(110)의 표면이나 그 근처에 주로 많이 존재하므로, 실시예의 경우에서와 같이 반사 방지막(130)이 기판(110)의 표면에 직접 접해 있으면 패시베이션 기능이 더욱 향상된다.
또한, 이와 같은 반사 방지막(130)은 전술한 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나가 복수의 층으로 형성될 수도 있다.
예를 들어, 반사 방지막(130)은 수소화된 실리콘 질화막(SiNx:H)이 두 개의 층으로 형성될 수도 있는 것이다.
이와 같이 함으로써, 반사 방지막(130)의 패시베이션 기능을 보다 강화할 수 있어 태양 전지의 광전 효율을 더욱 향상시킬 수 있다.
제1 전극(140)은 도 1 및 도 2에 도시된 바와 같이 기판(110)의 제1 면에 위치하며, 제1 전극(140)이 반사 방지막(130)을 통과하여 에미터부(120)에 연결될 수 있다.
이와 같은 제1 전극(140)은 복수의 핑거 전극(141)과, 복수의 핑거 전극(141)과 연결되어 있는 복수의 전면 버스바(142)를 구비한다.
복수의 핑거 전극(141)은 에미터부(120)와 전기적 및 물리적으로 연결되어 있고, 서로 이격되어 정해진 방향으로 나란히 뻗어있다. 복수의 핑거 전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 전면 버스바(142)는 에미터부(120)와 전기적 및 물리적으로 연결되어 있고 복수의 핑거 전극(141)과 교차하는 방향으로 나란하게 뻗어 있다.
이때, 복수의 전면 버스바(142)는 복수의 핑거 전극(141)과 동일 층에 위치하여 각 핑거 전극(141)과 교차하는 지점에서 해당 핑거 전극(141)과 전기적 및 물리적으로 연결되어 있다.
따라서, 도 1에 도시한 것처럼, 복수의 핑거 전극(141)은 가로 또는 세로 방향으로 뻗어 있는 스트라이프(stripe) 형상을 갖고, 복수의 전면 버스바(142)는 세로 또는 가로 방향으로 뻗어 있는 스트라이프 형상을 갖고 있어, 제1 전극(140)은 기판(110)의 제1 면에 격자 형태로 위치한다.
복수의 전면 버스바(142)는 에미터부(120)로부터 이동하는 전하뿐만 아니라 복수의 핑거 전극(141)에 의해 수집되어 이동하는 전하를 수집한다.
각 전면 버스바(142)는 교차하는 복수의 핑거 전극(141)에 의해 수집된 전하를 모아서 원하는 방향으로 이동시켜야 하므로, 각 전면 버스바(142)의 폭은 각 핑거 전극(141)의 폭보다 크게 할 수도 있다.
이와 같은 복수의 전면 버스바(142)는 외부 장치와 연결되어 수집된 전하(예, 전자)를 외부 장치로 출력된다.
이와 같은 제1 전극(140)의 복수의 핑거 전극(141)과 복수의 전면 버스바(142)는 은(Ag)과 같은 적어도 하나의 도전성 물질로 이루어져 있다.
도 1에서, 기판(110)에 위치하는 핑거 전극(141)과 전면 버스바(142)의 개수는 한 예에 불과하고, 경우에 따라 변경 가능하다.
후면 전계부(172)는 기판(110)의 제1 면의 반대면인 제2 면에 위치할 수 있으며, 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, P+ 영역이다.
이러한 기판(110)의 제1 도전성 영역과 후면 전계부(172)간의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 정공의 이동 방향인 후면 전계부(172) 쪽으로 전자 이동을 방해하는 반면, 후면 전계부(172) 쪽으로의 정공 이동을 용이하게 한다. 따라서, 기판(110)의 제2 면 및 그 부근에서 전자와 정공의 재결합으로 손실되는 전하의 양을 감소시키고 원하는 전하(예, 정공)의 이동을 가속화시켜 제2 전극(150)으로의 전하 이동량을 증가시킨다.
제2 전극(150)은 후면 전극층(151)과 복수의 후면 버스바(152)를 구비한다. 후면 전극층(151)은 기판(110)의 제2 면에 위치한 후면 전계부(172)와 접촉하고 있고, 기판(110)의 제2 면 가장 자리와 후면 버스바(152)가 위치한 부분을 제외하면 실질적으로 기판(110)의 제2 면 전체에 위치한다.
후면 전극층(151)은 알루미늄(Al)과 같은 도전성 물질을 함유하고 있다.
이러한 후면 전극층(151)은 후면 전계부(172)쪽으로부터 이동하는 전하, 예를 들어 정공을 수집한다.
이때, 후면 전극층(151)이 기판(110)보다 높은 불순물 농도로 유지하는 후면 전계부(172)와 접촉하고 있으므로, 기판(110), 즉 후면 전계부(172)와 후면 전극층(151) 간의 접촉 저항이 감소하여 기판(110)으로부터 후면 전극층(151)으로의 전하 전송 효율이 향상된다.
복수의 후면 버스바(152)는 후면 전극층(151)이 위치하지 않는 기판(110)의 제2 면 위에 위치하며 인접한 후면 전극층(151)과 연결되어 있다.
또한, 복수의 후면 버스바(152)는 기판(110)을 중심으로 복수의 전면 버스바(142)와 대응되게 마주본다.
복수의 후면 버스바(152)는 복수의 전면 버스바(142)와 유사하게, 후면 전극층(151)으로부터 전달되는 전하를 수집한다.
복수의 후면 버스바(152) 역시 외부 장치와 연결되어, 복수의 후면 버스바(152)에 의해 수집된 전하(예, 정공)는 외부 장치로 출력된다.
이러한 복수의 후면 버스바(152)는 후면 전극층(151)보다 양호한 전도도를 갖는 물질로 이루어질 수 있고, 예를 들어, 은(Ag)과 같은 적어도 하나의 도전성 물질을 함유한다.
한편, 본 발명에 따른 태양 전지에서 전술한 제1 전극(140)과 접촉하는 부분에서 에미터부(120)의 두께(T120)는 0.2㎛ ~ 0.3㎛이고, 면저항은 100 Ω/sq. ~ 200 Ω/sq.이며, 에미터부(120)의 표면에 형성되는 요철의 크기는 800㎚ 이하로 형성된다.
본 발명에 따른 에미터부(120)가 전술한 바와 같이 구성되도록 함으로써, 본 발명에 따른 태양 전지는 에미터부(120)에서의 재결합 속도(FSRV)를 최소화할 수 있어 태양 전지의 효율을 더욱 향상시킬 수 있다.
보다 구체적으로, 종래에는 입사되는 빛의 반사 방지 및 산란을 위해 에미터부(120)의 표면에 형성되는 요철이 수㎛~수십㎛ 로 상대적으로 큰 크기를 가졌다. 이와 같은 경우, 기판(110)의 제1 면에 형성되는 제1 전극(140)과 에미터부(120)와의 접촉 저항을 감소시키기 위해 제1 전극(140)은 에미터부(120) 내부로 깊게 파고 들어 접촉해야 하였고, 이와 같은 경우, 제1 전극(140)이 에미터부(120)를 통과하여 기판(110)과 접촉하는 션트(shunt)가 발생할 수 있으므로, 이를 방지하기 위하여 에미터부(120)의 두께를 상대적으로 크게 하여 거의 1㎛ 가까이 되었다. 아울러, 에미터부(120)의 면저항은 제1 전극(140)과의 접촉 특성을 높이기 위하여 60Ω~80Ω 사이가 되도록 하였다.
그러나, 이와 같은 경우, 에미터부(120)의 낮은 면저항으로 인하여 에미터부(120)에서의 재결합 속도(FSRV)가 상대적으로 증가하여 태양 전지 효율을 감소시키는 원인이 되었다.
그러나, 본 발명에 따른 태양 전지는 선택적 에미터(selective emitter) 구조가 아닌 태양 전지 구조에서, 종래에 비해 상대적으로 작은 면저항 및 두께, 바람직하게는 단위 면적당 100Ω ~ 200Ω의 면저항과 0.2㎛ ~ 0.3㎛의 두께를 가지도록 함으로써, 에미터부(120)에 함유된 제2 도전성 타입의 불순물에 의해 에미터부(120)로 수집되는 캐리어(전자나 정공)가 재결합되어 태양 전지의 효율이 저하되는 것을 최소화할 수 있다.
아울러, 에미터부(120)의 표면에 형성되는 요철의 크기가 800㎚ 이하로 형성되도록 함으로써, 제1 전극(140)이 접촉하는 에미터부(120)의 표면에 적절한 표면 거칠기가 형성되도록 하여 상대적으로 저항이 높은 에미터부(120)와 제1 전극(140)의 접촉 특성을 보다 강화할 수 있고, 접촉 저항을 감소시키기 위해 제1 전극(140)이 에미터부(120)의 내부로 깊게 파고들 필요가 없어 션트(shunt)의 발생을 방지할 수 있다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)의 동작은 다음과 같다.
태양 전지(1)로 빛이 조사되어 에미터부(120)를 통해 반도체부인 에미터부(120)와 기판(110)으로 입사되면 빛 에너지에 의해 반도체부에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 요철 표면과 에미터부(120)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n 접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110) 쪽으로 각각 이동한다. 이처럼, 에미터부(120) 쪽으로 이동한 전자는 복수의 핑거 전극(141)과 복수의 전면 버스바(142)에 의해 수집되어 복수의 전면 버스바(142)를 따라 이동하고, 기판(110) 쪽으로 이동한 정공은 인접한 후면 전극층(151)와 복수의 후면 버스바(152)에 의해 수집되어 복수의 후면 버스바(152)를 따라 이동한다.
따라서, 인접한 태양전지 중 어느 한 태양전지의 전면 버스바(142)를 이웃한 다른 한 태양전지의 후면 버스바(152)와 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
다음, 도 3a 내지 도 3j는 도 1 및 도 2에 도시된 태양 전지를 제조하는 방법의 일례를 설명한다.
먼저, 도 3a에 도시된 바와 같이, 제 1 도전성 타입을 가지는 기판(110)을 준비한다. 이와 같은 기판(110)은 소 데미지(saw Damage) 에칭이 완료된 상태일 수 있다.
이후, 도 3b에 도시된 바와 같이, 제 1 도전성 타입을 갖는 기판(110)의 제1 면에 건식 식각을 수행하여 복수의 요철을 형성한다.
이와 같은 요철 형성 단계에서는 건식 식각의 한 방법으로 반응성 이온 식각(reactive ion etching, RIE)이 수행될 수 있다.
이와 같이 반응성 이온 에칭은, 먼저 약 0.1 내지 0.5mTorr의 압력을 갖는 공정실에 기판(110)을 위치시킨 후, SF6와 O2의 혼합 가스(SF6/O2) 또는 SF6와 O2 및 Cl2의 혼합 가스(SF6/Cl2/O2)인 식각 가스를 공정실에 주입한다.
그런 다음, 기판(110) 사이에 설치된 두 개의 전극(도시하지 않음)에 해당 크기의 전력을 인가하면, 원료 가스에 기초한 플라즈마 이온이 두 전극 사이의 공간에 생성되어, 생성된 플라즈마 이온에 의한 식각 동작, 즉 건식 식각 동작이 이루어지게 된다. 이때, 전극에 인가되는 전력의 크기는 약 3000W/m2~6000W/m2일 수 있다.
이와 같은 반응성 이온 식각법에 의해 기판(110)의 제1 면에는 앞서 전술한 바와 같이, 요철이 800㎚ 이하의 크기로 형성될 수 있다.
이와 같이 반응성 이온 식각법에 의해 기판(110)의 제1 면에 상대적으로 작은 크기의 수백 ㎚ 요철을 형성시키는 경우, 적절한 크기의 표면 거칠기(roughness)가 형성됨으로써, 이후에 제1 전극(140)을 기판(110)의 제1 면에 위치하는 에미터부(120)에 물리적으로 연결시킬 때에, 제1 전극(140)이 에미터부(120) 내부로 과도하게 깊이 파고 들지 않더라도, 제1 전극(140)과 에미터부(120) 사이의 접촉 저항을 충분히 감소시킬 수 있어 제1 전극(140)과 기판(110)이 접촉하는 션트(shunt)의 발생을 방지할 수 있다.
이와 같이 기판(110)의 제1 면에 반응성 이온 식각법으로 복수의 요철을 형성하는 경우, 도 3b에 도시된 바와 같이, 기판(110)의 제1 면 표면에는 불필요한 산화막(OL)이 발생하고, 아울러, 플라즈마 이온이 기판(110)에 충돌하면서 요철이 형성되는 과정 중에 기판(110)의 제1 면 표면에는 이온 충돌로 인하여 정상적인 실리콘 결정을 형성하지 못하고, 실리콘 결정이 와해되거나 붕괴되는 등의 결함(DA)이 발생할 수 있다.
이와 같은 불필요한 산화막과 결함 및 이를 제거하는 공정에 대해서는 후술할 클리닝 공정에서 상세하게 설명한다.
이와 같이, 기판(110)의 제1 면에 요철을 형성시킨 이후, 도 3c에 도시된 바와 같이, 복수의 요철이 형성된 기판(110)의 제1 면에 이온 주입법으로 제 1 도전성 타입과 다른 제 2 도전성 타입을 갖는 불순물 이온을 주입한다.
이와 같은 이온 주입법을 수행할 때에, 기판(110)의 제1 도전성 타입이 p 타입인 경우, 주입되는 불순물 이온은 에미터부(120)를 형성하기 위한 n 타입이어야 하므로, 5가 원소 중 어느 하나의 불순물 이온이 주입될 수 있으며, 일례로 인(P) 이온이 주입될 수 있다.
아울러, 기판(110)의 제1 도전성 타입이 n 타입인 경우, 주입되는 불순물 이온은 에미터부(120)를 형성하기 위한 p 타입이어야 하므로, 3가 원소 중 어느 하나의 불순물 이온이 주입될 수 있으며, 일례로 붕소(B) 이온이 주입될 수 있다.
아울러, 이와 같이 기판(110)의 제1 면 표면에 주입되는 불순물 이온의 깊이에 따라 에미터부(120)의 두께가 결정되게 된다. 이와 같은 경우, 불순물 이온의 깊이가 너무 큰 경우에 후술할 활성화 단계의 시간이 너무 길어지므로 공정 효율이 저하될 수 있다.
따라서, 불순물 이온이 너무 깊게 들어가는 것을 방지하기 위하여 불순물 이온을 방출하는 이온 건(gun)(IG)의 중심선과 기판(110)의 제1 면 또는 제2 면이 이루는 각(θ)은 90°미만이 되도록 할 수 있다.
일례로, 이온 건(gun)(IG)의 중심선과 기판(110)의 제2 면이 이루는 각(θ)은 83°~ 86°사이가 되도록 할 수 있고, 아울러, 이온 주입을 위한 전압은 0.5 keV ~ 20 keV 사이가 되도록 할 수 있다.
이와 같은 경우, 기판(110)의 제1 면에 이온이 주입되는 깊이는 종래에 비하여 상대적으로 작게 형성된다. 따라서, 기판(110)의 제1 면에 이온이 주입되는 깊이는 기판(110)의 제1 면 표면으로부터 0.2㎛ ~ 0.3㎛ 사이가 된다.
이와 같이, 기판(110)의 제1 면 표면에 불술물 이온이 주입되는 깊이를 종래에 비해 상대적으로 작게 하여 후술할 활성화 단계의 공정 시간을 줄일 수 있다.
일례로, 이온 건(gun)(IG)의 중심선과 기판(110)이 이루는 각이 90°인 경우에 활성화 단계에서의 공정 시간이 대략 3시간 정도라고 가정한 경우, 이온 건(gun)(IG)의 중심선과 기판(110)이 이루는 각은 83°~ 86°사이인 경우에는 상대적으로 불순물 이온의 주입 깊이가 얇아, 활성화 단계에서의 공정 시간을 1 ~ 2 시간 정도 단축할 수 있는 효과가 있다.
아울러, 이와 같은 이온 주입 단계에서, 기판(110)의 제1 면에 주입되는 불순물 이온의 양은 1*1015 ~ 5*1015 사이일 수 있다.
이와 같이 주입되는 불순물 이온의 양을 적절하게 조절함으로써, 최종 태양 전지 소자에서 에미터부(120)의 면저항이 앞서 전술한 바와 같이 100Ω/sq. ~ 200Ω/sq. 사이가 되도록 할 수 있다.
또한, 이와 같은 이온 주입법을 수행할 때에는, 앞선 반응성 이온 에칭을 수행할 때와 마찬가지로, 이온 충돌에 의해 기판(110)의 제1 면에는 정상적인 실리콘 결정을 형성하지 못하고, 실리콘 결정이 와해되거나 붕괴되는 등의 결함(DB)이 발생할 수 있다.
이와 같은 불필요한 결함(DB)과 이를 제거하는 공정에 대해서는 후술할 클리닝 공정에서 상세하게 설명한다.
이와 같은 이온 주입 단계 이후, 도 3d에 도시된 바와 같이, 건식 식각에 의해 기판(110)의 제1 면에 발생한 산화막을 제거하는 클리닝 단계를 수행한다.
이와 같은 클리닝 단계에서는 기판(110)의 제1 면에 발생한 산화막을 제거하기 위해 불산(HF)을 DI 용액(순수한 물)에 희석한 에칭액에 기판(110)의 제1 면을 적절한 시간 동안 에칭함으로써 수행될 수 있다.
이와 같은 클리닝 단계는 이온 주입 단계와 이후에 설명할 활성화 단계 사이에 수행되는 것으로 설명하고 있지만, 이와 다르게, 요철 형성 단계와 이온 주입 단계 사이나, 활성화 단계와 전극 형성 단계 사이에 수행될 수도 있다.
이와 같은 클리닝 단계가 수행된 이후, 도 3e에 도시된 바와 같이, 질소(N2) 분위기에서 불순물 이온을 함유한 기판(110)을 열처리 하는 활성화 단계가 수행된다.
이와 같은 활성화 단계에 의해 기판(110)에서 불순물 이온이 함유된 부분은 에미터부(120)로 형성된다.
보다 구체적으로 설명하면, 이전의 이온 주입 단계에서는 기판(110)의 제1 면으로 주입된 불순물 이온이 주변의 실리콘 원자와의 화학적 결합을 하지 못한 상태로 단순히 주변에 배치되어 있는 상태인 침입형 상태(interstitial state)가 된다.
그러나, 기판(110)을 열처리하는 활성화 단계에 의해 침입형 상태(interstitial state)로 기판(110) 속에 주입된 불순물 이온이 주변의 실리콘 원자와 화학적 결합을 하는 치환형 상태(substitutional state)로 바뀌어 실리콘 원자와 불순물 이온의 재배열이 이루어져, 불순물부(120)는 p형 또는 n형의 에미터부(120)로 기능하게 된다.
이때, 열처리 온도는 일례로 주입된 불순물 이온이 붕소(B)일 때 약 900℃ 내지 1000℃일 수 있다.
이와 같은 활성화 단계에 의해 에미터부(120)의 두께는 불순물 이온이 주입된 깊이와 동일하게 0.2㎛ ~ 0.3㎛ 사이로 형성되고, 에미터부(120)의 면저항은 단위 면적당 100 Ω/sq ~ 200 Ω/sq 사이로 형성될 수 있다.
또한, 이와 같은 활성화 단계는 산소(O2) 분위기에서 행해질 수 있다. 이 경우, 에미터부(120) 위에 산소와 기판(110)의 실리콘이 결합되어 형성되는 실리콘 산화막이 형성될 수 있는데, 이와 같은 실리콘 산화막은 제거되지 않을 수도 있으며, 전술한 바와 같이 클리닝 단계를 활성화 단계 이후에 수행하는 경우 클리닝 단계에서 제거될 수 있다.
아울러, 이와 같은 활성화 단계에서는 건식 식각 및 이온 주입법을 수행하는 중에 기판(110)의 제1 면에 발생한 손상을 동시에 제거할 수 있다.
즉, 전술한 바와 같이, 건식 식각 및 이온 주입법을 수행하는 중에 기판(110)의 제1 면에는 이온이 기판(110)에 충돌하는 과정 중에 기판(110)의 실리콘 원자의 결정 구조가 와해되거나 붕괴되는 등의 결함들이 발생할 수 있다.
그러나, 이와 같은 결함들은 기판(110)을 열처리 하는 과정 중에 기판(110)의 실리콘 원자들이 재배열됨으로써 실리콘 원자의 결정이 정상적인 상태로 회복되어 제거될 수 있다.
이에 따라, 도 3f에 도시된 바와 같이, 앞서 활성화 단계 이전의 도 3h나 도 3e에서 존재하던 결함들(DA, DB)들이 활성화 단계를 통해 에미터부(120)로부터 제거될 수 있다.
이와 같은 활성화 단계 이후, 도 3g에 도시된 바와 같이, 제1 전극을 형성하기 전에 기판(110)의 제1 면에 반사 방지막(130)을 형성하는 단계가 수행될 수 있다.
이와 같은 반사 방지막(130) 형성 단계에 의해, 에미터부(120) 상부에 수소화된 실리콘 질화막(SiNx:H), 수소화된 실리콘 산화막(SiOx:H), 수소화된 실리콘 질화산화막(SiNxOy:H), 수소화된 실리콘 산화질화막(SiOxNy:H), 수소화된 비정질실리콘(a-Si:H) 중 적어도 어느 하나를 포함하는 반사 방지막(130)이 형성된다.
보다 구체적으로, 반사 방지막(130)으로 수소화된 실리콘 질화막(SiNx:H)을 사용하는 경우, 수소화된 실리콘 질화막(SiNx:H)을 에미터부(120)의 상부에 코팅하여 형성할 수 있다.
만약, 반사 방지막(130)으로 수소화된 실리콘 산화막(SiOx:H)을 에미터부(120)의 상부에 형성할 경우, 열적 산화막(Thermal Oxide) 형성 방법을 이용할 수도 있다.
또한, 반사 방지막(130)으로 수소화된 비정질실리콘(a-Si:H)층을 에미터부(120)의 상부에 형성할 경우, PECVD 장치를 이용하여 에미터부(120)의 상부에 수소화된 비정질실리콘(a-Si:H)층을 증착할 수도 있다.
이와 같이, 반사 방지막(130)을 에미터부(120)의 상부에 형성하는 방법은 다양하게 구현할 수 있다.
이후, 도 3h 내지 도 3j에 도시된 바와 같이, 에미터부(120) 위에 에미터부(120)와 연결되는 제1 전극(140)을 형성하고, 제1 면의 반대면인 기판(110)의 제2 면 위에 제2 면과 연결되는 제2 전극(150)을 형성한다.
여기서, 제1 전극(140)을 형성하는 단계는 반사 방지막(130) 위에 제1 전극(140)을 형성하기 위한 제1 전극 페이스트를 형성하는 단계와 제1 전극 페이스트를 열처리하는 단계를 포함할 수 있다.
아울러, 제2 전극(150)을 형성하는 단계는 기판(110)의 제2 면 위에 제2 전극(150)을 형성하기 위한 제2 전극 페이스트를 형성하는 단계와 제2 전극 페이스트를 열처리하는 단계를 포함할 수 있다. 이와 같이, 제2 전극 페이스트를 열처리하는 과정에서 기판(110)의 제2 면에 후면 전계부(172)가 형성될 수 있다.
아울러, 전술한 바와 같은 제1 전극 페이스트 및 제2 전극 페이스트를 열처리하는 단계는 동시에 수행될 수 있다.
보다 구체적으로, 도 3h에 도시된 바와 같이, 제1 전극 페이스트를 형성하는 단계에서는 반사 방지부(130) 위의 해당 부분에 은(Ag)을 포함한 제1 전극 페이스트를 인쇄한 후 건조시켜, 제1 전극 패턴(S140)을 형성한다. 이와 같은, 제1 전극 패턴(S140)은 핑거 전극 패턴(S141)과 전면 버스바 패턴(S142)을 구비하고 있다.
이와 같은 제1 전극 패턴(S140)을 형성하는 방법은 스크린 인쇄법과 같은 방법 등이 사용될 수 있다.
제1 전극 패턴(S140)을 형성한 이후, 제1 전극 패턴(S140)은 약 120℃ 내지 약 200℃ 온도에서 건조된다.
이후, 도 3i에 도시된 바와 같이, 기판(110)의 제2 면에 알루미늄(Al)을 함유하는 페이스트(paste)를 스크린 인쇄법으로 인쇄한 후 건조시켜 기판(110)의 후면에 부분적으로 또는 선택적으로 위치하는 후면 전극층 패턴(S151)을 형성하고, 후면 전극층 패턴(S151)이 위치하지 않은 기판(110)의 제2 면에 은(Ag)을 함유하는 페이스트를 스크린 인쇄법으로 인쇄한 후 건조시켜 기판(110)의 후면 위에 후면 버스바 패턴(S152)을 형성하여 제2 전극 패턴(S150)을 완성한다. 복수의 후면 버스바 패턴(S152)은 기판(110)의 제1 면 위에 위치하는 복수의 전면 버스바 패턴(S142)과 기판(110)을 중심으로 마주한다.이후, 제2 전극 패턴(S150)은 약 120℃ 내지 약 200℃에서 건조될 수 있다. 이와 같은 제1 전극 패턴(S140)과 제2 전극 패턴(S150)의 형성 순서는 변경 가능하다.
그런 다음, 도 3j에 도시된 바와 같이, 제1 전극 패턴(S140)과 제2 전극 패턴(S150)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 열처리 공정을 시행한다.
이로 인해, 에미터부(120)에 전기적 및 물리적으로 연결되는 복수의 핑거 전극(141)과 복수의 전면 버스바(142)를 구비한 제1 전극(140), 후면 전극층 패턴(S151)이 위치한 기판(110)의 후면에 위치한 후면 전계부(172), 그리고 후면 전계부(172)를 통해 기판(110)과 전기적으로 연결되는 후면 전극층(151)과 기판(110)과 후면 전극층(151)에 전기적 및 물리적으로 연결되는 복수의 후면 버스바(152)를 구비한 제2 전극(150)을 형성하여 태양 전지(1)를 완성한다.
즉, 열처리 공정에 의해, 제1 전극 패턴(S140)에 함유된 식각 물질인 납(PbO) 등에 의해, 제1 전극 패턴(S140)은 접촉 부위의 반사 방지부(130)를 관통하여 하부에 위치하는 에미터부(120)와 접촉하는 복수의 전면 전극(141)과 복수의 전면 버스바(142)가 형성되어 전면 전극부(140)가 완성된다.
이때, 핑거 전극 패턴(S141)은 핑거 전극(141)이 되고, 전면 버스바 패턴(S142)은 전면 버스바(142)가 된다.
또한, 열처리 공정에 의해, 제2 전극 패턴(S150)의 후면 전극층 패턴(S151)과 후면 버스바 패턴(S152)은 각각 후면 전극층(151)과 후면 버스바(152)로 형성되고, 제2 전극 패턴(S150)의 후면 전극층 패턴(S151)에 포함된 알루미늄(Al)이 기판(110)으로 확산되어 기판(110) 내부에 기판(110)보다 높은 불순물 농도를 갖는 불순물부인 후면 전계부(172)가 형성된다.
이때, 후면 전극층 패턴(S151)과 후면 버스바 패턴(S152)에는 식각 물질이 함유되지 않거나, 식각 물질이 함유되어 있더라도 후면 전극층 패턴(S151)과 후면 버스바 패턴(S152)에 접해 있는 하부의 물질(예, 기판(110))의 식각에 영향을 미치지 않은 정도의 식각 물질이 함유되어 있다. 따라서, 제1 전극 패턴(S140)과 달리, 후면 전극층 패턴(S151)과 후면 버스바 패턴(S152)에 접해 있는 기판(110)의 부분에는 식각 동작이 이루어지지 않는다. 이로 인해, 후면 전극(151)은 후면 전계부(172)와 접촉하여 기판(110)과 전기적으로 연결된다.
이때, 이온 주입법을 통해 기판(110)의 전면에만 에미터부(120)가 형성되므로, 기판(110)의 후면에 별도의 에미터부가 형성되지 않아 후면 전계부(172)의 물리적인 특성이 향상된다.
즉, 기판(110)의 후면에 기판(110)과 다른 도전성 타입을 갖는 에미터부(120)가 존재할 경우, 기판(110)과 동일한 도전성 타입을 갖는 후면 전계부(172)에는 후면 전계부(172)와 다른 도전성 타입을 갖는 불순물, 즉 에미터부(120)의 함유된 제2 도전성 타입의 불순물이 혼합되어, 후면 전계부(172)의 전계 특성을 약화시켜, 후면 전계부(172)에 의한 전계 효과를 감소시킨다.
하지만, 본 예의 경우, 후면 전계부(172)에는 에미터부(120)의 제2 도전성 타입의 불순물이 혼합되지 않으므로, 후면 전계부(172)의 특성이 향상되어 후면 전계부(172)의 전계 효과는 더욱 향상된다. 따라서, 기판(110)의 후면으로 이동하는 전하의 양이 증가하여 태양 전지(1)의 효율이 향상된다.
또한, 열처리 공정시, 제1 전극 패턴(S140) 및 제2 전극 패턴(S150)에 함유된 금속 성분과 각 접촉하는 층(120, 110)과의 화학적 결합으로 접촉 저항이 감소하여 전하의 전송 효율이 향상되어 전류 흐름이 증가된다.
이와 같이, 이온 주입법을 이용하여 기판(110)의 전면에만 에미터부(120)가 형성된다. 따라서, 본 예의 경우, 기판(110)의 후면에 에미터부가 형성된 경우 상기 기판 후면에 위치하는 에미터부(120)와의 전기적인 연결을 차단하는 측면 분리 공정(edge isolation)이나 기판(110)의 후면에 형성된 에미터부(120)를 제거하기 위한 별도의 공정이 필요하지 않다. 따라서, 태양 전지(1)의 제조 시간이 단축되어, 태양 전지(1)의 생산성이 향상되고 제조 비용이 줄어든다.
또한, 본 발명에 따른 태양 전지 제조 방법은 반응성 이온 에칭법(RIE)과 이온 주입법을 수행한 이후, 활성화 단계에서 한 번의 열처리 과정으로, 반응성 이온 에칭법 및 이온 주입법을 수행하는 중에 발생한 손상을 동시에 제거할 수 있어, 종래에 반응성 이온 에칭법을 수행할 때에 이온과의 충돌에 의해 기판(110)의 제1 면에 발생한 손상을 제거하기 위해 기판(110)의 제1 면을 식각하는 PRE 공정(pre remove etching)을 별도로 수행할 필요가 없어 제조 공정을 보다 단순화할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 제 1 도전성 타입을 갖는 기판의 제1 면에 건식 식각을 수행하여 복수의 요철을 형성하는 요철 형성 단계;
    상기 복수의 요철이 형성된 상기 기판의 제1 면에 이온 주입법으로 상기 제 1 도전성 타입과 다른 제 2 도전성 타입을 갖는 불순물 이온을 주입하는 이온 주입 단계;
    상기 불순물 이온을 함유한 기판을 열처리하여 상기 기판에서 상기 불순물 이온이 함유된 부분을 에미터부로 형성하는 활성화 단계; 및
    상기 에미터부 위에 상기 에미터부와 연결되는 제1 전극을 형성하는 단계;
    를 포함하는 태양 전지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 건식 식각은 반응성 이온 식각(reactive ion etching, RIE)인 태양 전지의 제조 방법.
  3. 제 2 항에 있어서,
    상기 요철 형성 단계 이후 상기 활성화 단계 이전에,
    상기 건식 식각에 의해 상기 기판의 제1 면에 발생하는 산화막을 제거하는 클리닝 단계;를 더 포함하는 태양 전지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 활성화 단계는
    상기 건식 식각 및 상기 이온 주입법을 수행하는 중에 상기 기판의 제1 면에 발생한 손상을 동시에 제거하는 태양 전지의 제조 방법.
  5. 제 1 항에 있어서,
    상기 이온 주입 단계에서,
    상기 불순물 이온을 주입하기 위해 상기 불순물 이온을 방출하는 이온 건(gun)의 중심각과 상기 기판이 이루는 각은 90°미만인 태양 전지의 제조 방법.
  6. 제 5 항에 있어서,
    상기 이온 건(gun)의 중심선과 상기 기판이 이루는 각은 83°~ 86°사이인 태양 전지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 이온 주입 단계에서,
    상기 기판의 제1 면에 주입되는 불순물 이온의 양은 1*1015 ~ 5*1015 사이이고,
    상기 불순물 이온 주입을 위한 전압은 0.5 ~ 20 keV인 태양 전지의 제조 방법.
  8. 제 1 항에 있어서,
    상기 활성화 단계에서,
    상기 기판을 열처리하는 온도는 900℃ ~ 1000℃ 사이인 태양 전지의 제조 방법.
  9. 제 1 항에 있어서,
    상기 이온 주입 단계에서,
    상기 기판의 제1 면에 상기 불순물 이온이 주입되는 깊이는 상기 기판의 제1 면 표면으로부터 0.2㎛ ~ 0.3㎛ 사이인 태양 전지의 제조 방법.
  10. 제 1 항에 있어서,
    상기 활성화 단계에 의해 형성되는 에미터부의 두께는 상기 이온 주입 단계에서 상기 불순물 이온이 주입되는 깊이와 동일한 태양 전지의 제조 방법.
  11. 제 1 항에 있어서,
    상기 활성화 단계에 의해 형성되는 에미터부의 면저항은 100 Ω/sq ~ 200 Ω/sq 사이인 태양 전지의 제조 방법.
  12. 제 1 항에 있어서,
    상기 활성화 단계 이후 상기 제1 전극 형성 단계 사이에 상기 기판의 제1 면에 반사 방지막을 형성하는 단계;를 더 포함하는 태양 전지의 제조 방법.
  13. 제 1 항에 있어서,
    상기 제1 전극을 형성하는 단계는
    상기 반사 방지막 위에 제1 전극을 형성하기 위한 제1 전극 페이스트를 형성하는 단계;와
    상기 제1 전극 페이스트를 열처리 하는 단계;를 포함하는 태양 전지의 제조 방법.
  14. 제 13 항에 있어서,
    상기 제1 면의 반대면인 상기 기판의 제2 면 위에 상기 제2 면과 연결되는 제2 전극을 형성하는 단계를 더 포함하며,
    상기 제2 전극을 형성하는 단계는
    상기 기판의 제2 면 위에 제2 전극을 형성하기 위한 제2 전극 페이스트를 형성하는 단계;와
    상기 제2 전극 페이스트를 열처리 하는 단계;를 포함하는 태양 전지의 제조 방법.
  15. 제 14 항에 있어서,
    상기 제2 전극 페이스트를 열처리하는 과정에서 상기 기판의 제2 면에 후면 전계부가 형성되는 태양 전지의 제조 방법.
  16. 제 14 항에 있어서,
    상기 제1 전극 페이스트 및 상기 제2 전극 페이스트를 열처리하는 단계는 동시에 수행되는 태양 전지의 제조 방법.
  17. 제 1 도전성 타입을 갖는 기판;
    상기 기판의 제1 면에 위치하며, 상기 제 1 도전성 타입과 다른 제 2 도전성 타입을 갖는 에미터부; 및
    상기 에미터부 위에 위치하여 상기 에미터부와 연결되는 제1 전극을 포함하고,
    제1 전극과 접촉하는 부분에서의 상기 에미터부 두께는 0.2㎛ ~ 0.3㎛이고, 상기 에미터부의 면저항은 100 Ω/sq. ~ 200 Ω/sq. 사이인 태양 전지.
  18. 제 17 항에 있어서,
    상기 에미터부의 표면에는 요철이 형성되고, 상기 요철의 크기는 800㎚ 이하 인 태양 전지.
  19. 제 17 항에 있어서,
    상기 에미터부 상부 중에 상기 제1 전극이 위치하지 않는 부분에는 반사 방지막이 더 형성되는 태양 전지.
  20. 제 17 항에 있어서,
    상기 기판의 제2 면 위에 위치하여 상기 기판과 연결되는 제2 전극을 더 포함하는 태양전지.
KR1020120003361A 2012-01-11 2012-01-11 태양 전지 및 그의 제조 방법 KR20130082257A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120003361A KR20130082257A (ko) 2012-01-11 2012-01-11 태양 전지 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120003361A KR20130082257A (ko) 2012-01-11 2012-01-11 태양 전지 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20130082257A true KR20130082257A (ko) 2013-07-19

Family

ID=48993606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120003361A KR20130082257A (ko) 2012-01-11 2012-01-11 태양 전지 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20130082257A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402552A1 (en) * 2022-06-10 2023-12-14 Zhejiang Jinko Solar Co., Ltd. Solar cell and production method thereof, photovoltaic module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230402552A1 (en) * 2022-06-10 2023-12-14 Zhejiang Jinko Solar Co., Ltd. Solar cell and production method thereof, photovoltaic module
US11887844B2 (en) * 2022-06-10 2024-01-30 Zhejiang Jinko Solar Co., Ltd. Solar cell and production method thereof, photovoltaic module

Similar Documents

Publication Publication Date Title
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
KR101729304B1 (ko) 태양 전지 및 그 제조 방법
KR101745683B1 (ko) 태양 전지 및 그 제조 방법
KR101902887B1 (ko) 태양 전지의 제조 방법
JP5628952B2 (ja) 太陽電池
KR20120087513A (ko) 태양 전지 및 그 제조 방법
KR20120082665A (ko) 태양 전지의 제조 방법
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
JP2017038060A (ja) 太陽電池及び太陽電池の製造方法
KR20130126301A (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR102010390B1 (ko) 태양 전지의 제조 방법 및 불순물 영역의 형성 방법
KR102065595B1 (ko) 태양 전지의 제조 방법
KR20130082257A (ko) 태양 전지 및 그의 제조 방법
KR101760011B1 (ko) 태양 전지 및 그 제조 방법
KR20120082664A (ko) 태양 전지의 제조 방법
KR20120037121A (ko) 태양 전지의 제조 방법
KR101798967B1 (ko) 태양 전지의 제조 방법
KR101890282B1 (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR101786982B1 (ko) 태양 전지 및 그의 제조 방법
KR101806967B1 (ko) 태양 전지 및 그 제조 방법
KR101729312B1 (ko) 태양 전지 및 그 제조 방법
KR101322626B1 (ko) 태양 전지 및 그의 제조 방법
KR101807791B1 (ko) 태양 전지의 제조 방법
KR102044464B1 (ko) 태양 전지 및 그 제조 방법
KR101890286B1 (ko) 양면형 태양 전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment