KR101651485B1 - 태양전지 및 그 제조방법 - Google Patents

Abstract

본 발명은 균일 도핑된 안정한 초박형 에미터층을 형성하고 대량 생산시 재현성을 높이기 위한 태양전지 및 그 제조방법에 관한 것으로서, 구체적으로는 제 1 도전형의 결정질 실리콘 기판의 전면에 상기 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 또는 미세결정질 실리콘으로 이루어진 제 2 도전형 반도체층을 증착하는 단계, 상기 제 2 도전형 반도체층을 열처리하여 결정화하는 단계, 상기 제 2 도전형 반도체층 위에 반사방지막을 형성하는 단계, 및 태양전지의 전면과 후면에 각각 전극을 형성하는 단계를 포함한다.

태양전지, 에미터층, 증착, 열처리, 결정화

Description

태양전지 및 그 제조방법{Sollar Cell And Fabrication Method Thereof}

본 발명은 태양전지 및 그 제조방법에 관한 것으로서, 균일 도핑된 안정한 초박형 에미터층을 간단한 공정으로 형성하여 대량 생산시 재현성을 높이며, 밴드 오프셋을 통한 캐리어의 재조합을 제어하고 광흡수 파장을 증대하여 광전 변환 효율을 향상시키는 태양전지와 이를 제조하는 방법에 관한 것이다.

최근 치솟는 유가 상승과 지구환경문제와 화석에너지의 고갈, 원자력발전의 폐기물처리 및 신규발전소 건설에 따른 위치선정 등의 문제로 인하여 신재생에너지에 대한 관심이 고조되고 있으며, 그 중에서도 무공해 에너지원인 태양전지에 대한 연구개발이 활발하게 진행되고 있다.

태양전지란 광기전력 효과(Photovoltaic Effect)를 이용하여 빛 에너지를 전기 에너지로 변환시키는 장치로서, 무공해, 자원의 무한정, 반 영구적 수명 등의 장점을 가지고 있으며 환경 문제를 떠나서도 인류가 에너지 문제를 궁극적으로 해결할 수 있는 에너지원으로 기대되고 있다.

태양전지는 그 구성 물질에 따라서 실리콘 태양전지, 박막 태양전지, 염료감응 태양전지 및 유기고분자 태양전지 등으로 구분되는데, 결정질 실리콘 태양전지 가 전세계 태양전지의 총 생산량의 대부분을 차지하고 있으며, 효율이 다른 전지에 비해서 높고, 계속 제조단가를 낮추는 기술이 개발되고 있기 때문에 가장 대중적인 태양전지라고 할 수 있다.

상용화되어가는 추세에 있는 결정질 실리콘 태양전지의 효율성을 제고하기 위하여 단락전류Isc, 개방전압 Voc, FF(fill factor)를 높이는 방향의 연구가 진행되고 있는데 본 발명 역시 이러한 분야에 관심을 두고 안출된 것이다.

본 발명은 상술한 바와 같은 결정질 실리콘 태양전지의 광전 변환 효율성을 개선하기 위한 태양전지의 구조와 공정에 관한 기술로서, 특히 종래 벌크형 태양전지에 비하여 안정적이고 높은 FF(fill factor)를 얻기 위한 에미터층을 형성하는 것을 목적으로 한다.

본 발명은 캐리어의 재조합을 제어할 수 있도록 반도체 불순물 도핑 농도가 균일한 초박형의 에미터층을 형성하여 광전변환효율이 개선된 태양전지를 제공함을 목적으로 한다.

또한 기존의 태양전지 제조공정을 활용하고 비교적 단순한 공정으로 단파장 영역대까지 광흡수 영역이 증대되고 대량생산시 재현성이 우수한 신뢰성 있는 태양전지를 경제적으로 양산함을 목적으로 한다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

일반적으로 태양전지의 고 광전변환효율은 단락전류Isc, 개방전압 Voc, FF(fill factor)를 높이는 방향으로 연구되어 왔다. 특히 안정적이면서도 높은 FF(fill factor)를 얻기 위해 일정 면저항을 가지는 에미터층을 형성한다. 결정질 실리콘 태양전지에서 기판 위에 형성된 에미터층은 기판을 베이스로 하여 pn 접 합(pn junction)을 이루는 것인데, 면저항(Sheet Resistance)을 높일수록 광전변환효율이 우수하다.

그러나, 기존의 태양전지의 에미터 형성방식으로는 높은 반도체 불순물 도핑 농도에 의해 에미터층에서 캐리어가 재조합(Auger recombination)되는 가능성이 높아지고, band gap narrowing에 의한 외부광의 흡수 증가로 dead layer(생성된 전자가 높은 반도체 불순물 도핑농도에 의하여 전류 형성에 방해를 받는 영역)를 형성하게 되므로 태양전지의 효율이 감소되는 문제가 있다.

따라서, 적정 수준의 FF를 유지하면서 초박형의 에미터층을 형성할 수 있는 에미터층의 형성 방법의 모색이 필요하다. 즉, 종래의 열확산 방식으로 태양전지의 에미터층을 형성하는 방법을 개선하여, 고면저항의 초박형 에미터층을 형성할 수 있으면서 동시에 반도체 불순물의 도핑 농도를 균일하게 하여 dead layer를 줄일 수 있는 본 발명과 같은 에미터층의 형성방법을 제안한다. 본 발명에 따른 에미터층의 형성방법을 사용할 경우 태양전지의 대량 생산시 FF가 우수한 에미터층을 가지는 신뢰성 있는 태양전지의 재현성을 얻을 수 있다.

본 발명의 실시태양에 따른 태양전지 제조방법은 매우 얇은 두께의 초박형 반도체 기판을 사용하면서도 도핑농도가 균일한 에미터층을 형성할 수 있고, 본 발명의 다른 실시태양의 제조방법을 통해서는 에미터 형성 과정에서 선택적 처리를 수행하여 선택적 에미터로 기능하는 에미터층을 형성할 수도 있다.

또한 본 발명의 제조방법을 통해 형성된 태양전지는 베이스인 반도체 기판과 에미터층간의 이종접합을 이루므로 비정질/미세결정질 실리콘층과 결정질 실리콘층 간의 밴드갭 엔지니어링(band gap engineering)을 통한 다양한 파장대의 빛을 흡수하여 고 광전변환효율을 얻을 수 있다.

이러한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지의 제조방법은 제 1 도전형의 결정질 실리콘 기판의 전면에 상기 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 또는 미세결정질 실리콘으로 이루어진 제 2 도전형 반도체층을 증착하는 단계와, 상기 제 2 도전형 반도체층을 열처리하여 결정화하는 단계와, 상기 제 2 도전형 반도체층 위에 반사방지막을 형성하는 단계와, 및 상기 반사방지막 위에 전면전극을 형성하고, 제 1 도전형 결정질 실리콘 기판 후면에 후면전극을 형성하는 단계를 포함한다.

본 발명에서 제 1 도전형의 결정질 실리콘 기판에 초기 증착되는 반도체층은 이미 제 2 도전형 반도체 불순물로 도핑된 상태의 비정질 실리콘층 또는 미세결정질 실리콘층을 포함할 수 있다. 혹은 비정질 실리콘층 또는 미세결정질 실리콘층을 증착할 때 제 2 도전형 반도체 불순물을 혼입함으로써 제 2 도전형 반도체 불순물 반도체층을 형성할 수 있다. 따라서 종래 열확산 공정으로 에미터층을 형성하는 방식에 비하여 도핑 농도가 균일하게 분포된 초박형의 에미터를 형성할 수 있다.

또한, 상기 초기의 제 2 도전형 반도체층은 계면 특성을 향상하기 위해 고온 열처리하는데, 고온 열처리 후 층내 결정화가 진행되어 비정질 실리콘층의 경우라면 미세결정질 실리콘층으로, 미세결정질 실리콘층이라면 입경이 초기 결정보다 높은 미세결정질 실리콘층으로 변화될 수 있다.

따라서, 본 발명의 제 2 도전형 반도체층은 초기 증착된 후에 결정화되어 초 기 증착 제 2 도전형 반도체층보다 결정 함량이나 크기가 증가된다.

아울러 고온 열처리를 수행하면 에미터층과 결정질 실리콘 기판 간의 계면에 일부 제 2 도전형 반도체 불순물이 확산될 수 있어 제 2 도전형 반도체층과 결정질 실리콘 기판과의 계면 저항 특성이 개선될 수 있고 다양한 영역대의 광흡수 효과를 기대할 수 있게 될 것이다.

한편 본 발명의 다른 일 실시예에 따른 태양전지의 제조방법은 제 1 도전형의 결정질 실리콘 기판의 전면에 상기 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 또는 미세결정질 실리콘으로 이루어진 제 2 도전형 반도체층을 증착하는 단계와, 상기 제 2 도전형 반도체층 위에 반사방지막을 형성하는 단계와, 상기 반사방지막이 형성된 제 2 도전형 반도체층을 열처리하여 결정화하는 단계와, 및 상기 반사방지막 위에 전면전극을 형성하고, 제 1 도전형 결정질 실리콘 기판 후면에 후면전극을 형성하는 단계를 포함한다.

상기의 태양전지 제조방법은 제 2 도전형 반도체층과 그 위에 형성되는 반사방지막의 증착을 연속적으로 수행하고 난 후 고온의 열처리로 제 2 도전형 반도체층의 결정화를 시도한 것이다.

본 발명에서 상기 열처리는 제 2 도전형 반도체층 위의 소정의 영역에 선택적으로 열처리할 수 있다.

상기 선택적 열처리는 국부적 레이저 조사법 또는 카본 발열체를 이용한 국부 가열법일 수 있으나 이에 반드시 제한되는 것은 아니고 패터닝하여 고온의 열처리를 수행할 수 있는 공지된 가열방법이면 사용되기에 충분하다.

특히 상기 카본 발열체는 나노카본히터(nano-carbon heater) 또는 카본히터(carbon heater)일 수 있다.

상기 선택적인 열처리를 수행하고 난 후 제 2 도전형 반도체층에서 부분적으로 열처리가 된 영역은 제 2 도전형 반도체 불순물이 결정질 실리콘 기판으로 더욱 확산, 침투되어 전체 제 2 도전형 반도체층이 가지는 면저항보다 더 낮은 면저항을 가지게 되고 컨택저항성이 개선되는 효과를 가진다. 따라서 하나의 에미터층에서 고농도로 불순물이 도핑된 영역과 저농도로 불순물이 도핑된 영역을 가져 고농도의 불순물 영역에서 컨택 저항이 개선된 선택적 에미터와 동일한 효과를 가질 수 있어 효율이 향상된다.

본 발명의 태양전지 제조방법에서 제 2 도전형 반도체 불순물이 도핑된 제 2 도전형 반도체층을 열처리하는 공정은 반드시 제한된 것은 아니나 700℃ 내지 800℃의 온도에서 50분 내지 100분 동안 이루어질 수 있다.

본 발명에서 상기 제 2 도전형 반도체층은 진공증착법, 물리기상증착법(PVD) 또는 플라즈마화학기상증착법(PECVD) 등의 방법으로 증착될 수 있다.

비정질 실리콘층 또는 미세결정질 실리콘층을 형성하기 위하여 실리콘 소스 물질과 수소(H₂)를 이용하여 상기 증착방법으로 증착하며 이때 소스물질과 함께 제 2 도전형 반도체 불순물 물질을 공급하면 초기(initial) 제 2 도전형 반도체층을 형성할 수 있다.

본 발명에서 상기 제 1 도전형은 p형이고, 제 2 도전형은 n형일 수 있으며, 그 역도 물론 가능하다.

본 발명의 제조방법에서 상기 제 1 도전형 결정질 실리콘 기판은 텍스처링(texturing)하는 공정을 더 추가하여 표면에 요철 구조를 가지도록 할 수 있다.

또한 상기 후면전극을 형성하는 단계 이전에, 상기 제 1 도전형의 결정질 실리콘 기판의 후면에 절연층을 형성하는 단계와, 상기 절연층에 후면전극이 통과하여 기판 후면과 접촉하는 적어도 하나 이상의 개구부를 형성하는 단계를 추가로 더 포함할 수 있다.

상기 후면전극이 개구부를 통과하여 기판 후면과 접촉하는 과정은, 절연층을 패터닝하고 식각하여 개구부를 형성한 후, 후면전극 페이스트를 상기 개구부에 패터닝하고 열소성하여 완성할 수 있다. 또는 다른 실시예로서 절연층과 후면전극 페이스트층을 연속하여 형성한 후 레이저 조사 등으로 부분적 가열하여 후면전극이 기판에 접촉하게 할 수 있다.

한편, 본 발명의 태양전지 제조방법에서, 후면전극을 형성할 때 상기 제 1 도전형 결정질 실리콘 기판의 후면에 후면전극 페이스트를 도포하고 열처리함으로써 상기 기판의 후면에 후면전계층을 형성할 수 있다.

상기 후면전계층은 제 1 도전형 반도체 불순물의 고농도 도핑층으로서 전자 장벽을 형성하게 하여 전자-정공쌍의 재결합을 방지하여 효율을 향상하도록 기능한다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지는 제 1 도전형의 결정질 실리콘 기판과, 상기 기판 위에 형성되고 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 실리콘층 또는 미세결정질 실리콘층이 증착된 후 열처리되어 결정화된 제 2 도전형 반도체층과, 상기 결정화된 제 2 도전형 반도체층 위에 형성된 반사방지막과, 상기 반사방지층을 부분적으로 관통하여 상기 제 2 도전형 반도체층과 연결되는 전면전극, 및 상기 제 1 도전형 결정질 실리콘 기판의 후면에 형성되는 후면전극을 포함한다.

본 발명의 태양전지에서 상기 결정화된 제 2 도전형 반도체층은 미세결정질 또는 결정질 실리콘으로 이루어질 수 있으며, 이는 각각 비정질 실리콘층 또는 미세결정질 실리콘층이 고온 열처리로 인해 재결정화된 것이다. 따라서, 제 2 도전형 반도체층이 결정질 실리콘층으로 형성된다 하더라도 이는 제 1 도전형 결정질 실리콘 기판과 결정 입경과 배열 등에서 구분되는 별개의 층으로서 초기 제 2 반도체층에서 변성된 층을 의미한다.

제 1 도전형 결정질 실리콘 기판과 그 위에 형성되고 결정화된 제 2 도전형 반도체층의 결정 입경이나 결정의 성장 방향 등의 차이로 인해 밴드갭 에너지가 차이가 있으며 그로 인해 흡수되는 광파장 영역대가 다양해지는 장점이 있다.

상기 제 2 도전형의 결정화는 제 1 도전형 결정질 실리콘 기판과의 계면으로부터 기판의 결정 배열 형태와 유사한 방향으로 결정화될 수 있어 계면특성이 아울러 향상되는 효과가 있다.

본 발명의 태양전지에서 상기 제 2 도전형 반도체층의 결정함량(crystal fraction)은 상기 증착된 비정질 실리콘층 또는 미세결정질 실리콘층의 결정함량보다 크고, 상기 제 1 도전형의 결정질 실리콘 기판의 결정함량보다 작을 수 있다.

본 발명의 태양전지에서 상기 제 2 도전형 반도체층의 결정함량(crystal fraction)은 특별히 제한되지 않지만 증착된 비정질 또는 미세결정질 실리콘층의 초기 상태에 비하여 결정함량이 클 수 있고, 적어도 50% 내지 85% 의 결정함량을 가질 수 있다.

본 발명의 태양전지에서 상기 제 2 도전형 반도체층의 결정 크기는 상기 증착된 비정질 실리콘층 또는 미세결정질 실리콘층의 결정 크기보다 크고, 상기 제 1 도전형의 결정질 실리콘 기판의 결정 크기보다 작을 수 있다.

바람직하게 상기 제 2 도전형 반도체층의 결정 크기는 0.1㎛ 내지 2㎛ 일 수 있으나 이에 제한되는 것은 아니다.

본 발명에서 상기 제 2 도전형 반도체층의 결정 성장 방향은 제 1 도전형 결정질 실리콘 기판의 결정 방향과 같을 수 있다. 본 발명의 태양전지에서 상기 제 2 도전형 반도체층의 결정 성장 방식과 형태는 제 1 도전형 결정질 실리콘의 결정 성장 방식과 형태와 동일하거나 또는 유사할 수 있다.

본 발명의 태양전지에서 상기 제 2 도전형 반도체층은 소정의 영역에 부분적으로 열처리되어 결정화된 제 1 영역과 열처리되지 않은 제 2 영역으로 이루어질 수 있다.

즉, 상기 제 1 영역과 제 2 영역으로 구분된 제 2 도전형 반도체층은 초기에 증착된 제 2 반도체층을 열로 인해 변성시킬 때 부분적으로 열처리하여 얻어질 수 있다.

초기 제 2 도전형 반도체층이 비정질 실리콘층이었다면 부분적으로 열처리 하여 미세결정질 실리콘으로 이루어진 제 1 영역을 형성할 수 있다.

한편, 초기 제 2 도전형 반도체층이 미세결정질 실리콘층이었다면 부분적으로 열처리 하여 미세결정질 실리콘보다 결정입자가 큰 결정질 실리콘으로 이루어진 제 1 영역을 형성할 수 있다.

이 때 상기 부분적 열처리로 인하여 결정화된 결정질 실리콘으로 구성된 제 1 영역의 결정 입경은 제 1 도전형 결정질 실리콘 기판의 결정 입경보다 작다.

본 발명에서 상기 제 1 영역의 면저항은 상기 제 2 영역의 면저항보다 낮을 수 있다.

본 발명에서 제 2 영역의 제 2 도전형 반도체층의 면저항은 70 내지 100Ω/sq 일 수 있고, 제 1 영역의 면저항은 상기 제 2 영역의 면저항보다 낮은 50 내지 60Ω/sq 일 수 있다.

따라서, 제 1 영역에서의 면저항이 낮으므로 제 1 영역에서 전극이 컨택할 경우 컨택 저항 특성이 개선된 효과를 가지게 된다.

본 발명에서 상기 제 2 도전형 반도체층의 제 1 영역에 도핑된 제 2 도전형 반도체 불순물의 확산 깊이는 제 2 영역의 불순물 확산 깊이보다 깊은 것을 특징으로 한다. 이는 제 1 영역에 부분적으로 고온 열처리를 수행함으로써 제 2 도전형 반도체 불순물의 확산이, 열처리를 수행하지 않은 제 2 영역에 비하여 깊게 이루어졌기 때문이다.

본 발명에서 상기 제 1 영역의 제 2 도전형 반도체층에 전면전극이 연결될 수 있다. 이때 제 1 영역의 반도체층은 상대적으로 낮은 면저항을 가짐으로 인해 금속전극과의 오믹접촉 저항성이 개선될 수 있다.

또한 제 2 도전형 반도체 불순물이 확산될 수 있어 제 1 영역에서는 기판과의 계면 특성이 향상되고 결정화에 따른 전도도 향상도 꾀할 수 있게 된다.

본 발명의 태양전지에서 상기 제 1 영역의 실리콘 결정 함량은 상기 제 2 영역의 실리콘 결정 함량보다 크고, 제 1 도전형의 결정질 실리콘 기판의 결정함량보다 작을 수 있다.

또한 상기 제 1 영역의 실리콘 결정 크기는 상기 제 2 영역의 실리콘 결정 크기보다 크고, 제 1 도전형의 결정질 실리콘 기판의 결정 크기보다 작을 수 있다.

따라서, 제 1 영역의 제 2 도전형 반도체층의 결정화된 입자 크기에 의한전자의 포획(trap) 가능성이 결정성이 낮은 제 2 영역의 제 2 도전형 반도체층보다 감소하게 되어 전자의 수집율이 증가될 수 있는 장점이 있다.

본 발명에서 상기 제 1 영역과 제 2 영역의 실리콘 결정의 성장방향 또는 색깔이 다를 수 있다.

제 1 영역의 제 2 도전형 반도체층의 결정 성장 방향은 제 1 도전형 결정질 실리콘 기판의 결정 방향 또는 형태와 동일하거나 유사할 수 있으나, 제 2 영역은 결정화된 부분이 아니어서 비정질 또는 미세결정질 실리콘층으로 구성될 수 있다.

한편 제 1 영역은 결정화된 실리콘층이어서 노란 색일 수 있으나 제 2 영역은 결정화되지 않은 비정질/미세결정질 실리콘층일 경우 이와 다른 색깔을 가질 수 있다. 보통 제 2 영역은 보라 색이나 이와 유사한 색을 띨 수 있다.

본 발명에서 상기 제 2 도전형 반도체층의 제 1 영역의 두께는 제 2 영역의 두께보다 두꺼울 수 있다.

본 발명에서 제 2 도전형 반도체층의 두께는 특별히 제한되지 않고 매우 얇은 것을 특징으로 한다. 50 내지 1000Å 일 수 있으며, 바람직하게는 50 내지 500Å 일 수 있고 더 바람직하게는 300 내지 500Å 일 수 있다.

본 발명에서 제 2 도전형이 제 1 영역과 제 2 영역으로 선택적으로 구분된 경우, 상기 제 2 도전형 반도체층의 제 2 영역의 두께는 50 내지 1000Å일 수 있으며, 상기 제 2 도전형 반도체층의 제 1 영역과 제 2 영역의 두께 차는 30 내지 300Å 일 수 있다. 바람직하게 제 1 영역과 제 1 영역의 두께 차는 30 내지 100Å 일 수 있다.

본 발명에서 상기 제 2 도전형 반도체층 내의 제 2 도전형 반도체 불순물의 도핑 농도 비율은 균일한 것을 특징으로 한다.

즉 단일의 제 2 도전형 반도체층 내에서 반도체 불순물의 도핑 농도의 비율은 농도 구배를 가지지 않고 균일하게 도핑될 수 있다.

본 발명에서 상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형의 태양전지 구조를 가지나 그 역의 경우도 가능하다.

본 발명에서 상기 제 1 도전형의 결정질 실리콘 기판의 전면 또는 전면 및 후면은 텍스처링된 요철 구조일 수 있다.

본 발명의 태양전지의 구조에서 상기 제 1 도전형의 결정질 실리콘 기판의 후면에는 상기 후면전극이 기판의 후면과 연결되는 개구부를 적어도 하나 이상 포함하는 절연층(dielectric layer)이 형성될 수 있다.

또한 상기 제 1 도전형의 결정질 실리콘 기판의 후면과 상기 후면전극의 계면에는 후면전계층(Back Surface Field, BSF)이 형성될 수 있다.

본 발명에서 상기 반사방지막은 실리콘 산화막 및/또는 실리콘 질화막일 수 있으며, 상기 반사방지막은 하부에 형성된 비정질 또는 미세결정질 실리콘층의 제 2 도전형 반도체층에 수소(H)를 확산하여 결함을 패시베이션하는 기능을 수행할 수 있다.

본 발명의 태양전지 및 그 제조방법에 따르면, 기존의 결정질 실리콘 태양전지에 비하여 단락전류, 개방전압, FF값이 개선되어 우수한 광전변환율을 가지는 태양전지를 에미터층의 공정개선을 통해 경제적인 생산 비용과 생산시간으로 제공할 수 있다.

또한 본 발명의 태양전지 및 그 제조방법에 의하면 캐리어의 재조합을 제어할 수 있도록 반도체 불순물 도핑 농도가 균일하고, 안정적이면서 높은 FF(fill factor)를 가지는 초박형의 에미터층을 형성하여 광전변환효율을 개선하하는 효과가 있다.

아울러 비교적 단순한 공정으로 단파장 영역대까지 광흡수 영역이 증대되고 대량생산시 재현성이 우수한 신뢰성 있는 태양전지를 경제적으로 양산할 수 있다.

또한, 본 발명의 태양전지의 제조공정은 고옥 확산으로 pn접합을 실시하지 않기 때문에 PSG나 BSG 등의 발생이 방지되고 이러한 부산물을 제거하는 공정을 생략할 수 있어 공정 시간을 단축하고 비용을 절감함으로써 생산성을 향상시킬 수 있 다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 태양전지의 제조방법을 나타낸 공정 단면도이다.

먼저 도 1에 도시된 바와 같이 p형으로 도핑된 결정질 실리콘 기판(100)을 준비한다. p형 기판 대신 n형 기판이 이용될 수 있음은 물론이다.

상기 결정질 실리콘 기판은 텍스처링 과정으로 표면에 요철을 형성할 수도 있다.

이어서 도 2와 같이 n형 반도체층(101)을 증착한다. 두께는 50 내지 1000Å의 범위 내에서 형성할 수 있으며 바람직하게는 300 내지 1000Å 또는 300 내지 500Å으로 증착할 수 있다.

이 때 n형 반도체층(101)은 이미 인(P) 등과 같은 n형 반도체 불순물로 도핑한 반도체층이다.

상기 n형 반도체층(101)은 초기 n형 반도체층으로서, 비정질 실리콘(a-Si:H) 또는 미세결정질 실리콘(mc-Si:H)인 것이 바람직하며, 실리콘 소스물질(SiH₄, Si₂H₆ 등)과 H₂를 이용하여 PECVD법으로 증착할 수 있다.

이 때 n형 반도체 불순물을 소스물질과 함께 공급하면 n형 반도체 불순물로 도핑된 에미터를 형성할 수 있다.

도 2를 참조하면 p형 반도체 기판(100)의 전면에 초기의 n형 반도체층(101)이 형성된 구조임을 알 수 있다. 상기 n형 반도체층을 증착할 경우에 기판의 측면에도 일부 n형 반도체층이 형성될 수 있으나, 이는 에지 아이솔레이션 과정을 통해 제거될 수 있으므로 이에 대한 구조는 생략하였다. 공정의 어느 단계에서든 에지 아이솔레이션을 수행하여 측면 n형 반도체층을 제거하는 공정을 추가할 수 있다.

다음으로 도 3은 도 2의 태양전지 셀의 전면 n형 반도체층(101)을 고온 열처리하여 결정화시킨 후의 단면도를 나타낸 것이다. n형 반도체층은 비정질 실리콘층 또는 미세결정질 실리콘층으로 초기에 형성되었다가 700℃ 내지 800℃의 온도에서 50분 내지 100분 정도 가열되면 결정화되어 미세결정질 실리콘층 또는 결정 입자의 크기가 더 커진 형태의 미세결정질 실리콘층으로 변성되는 과정을 거친다.

따라서 도 3의 n형 반도체층(103)은 초기의 n형 반도체층과 달리 열에 의해 결정화되어 입자가 커진 형태의 실리콘 반도체층을 의미한다.

일반적으로 가열되었다가 온도가 낮아지는 과정에서 재결정화가 이루어지는데 이때 n형 반도체층(103)의 결정 입자의 성장 형태와 방향은 하부의 p형 결정질 실리콘 기판의 결정 입자의 형태 및 방향과 유사하게 된다.

일반적으로 비정질/미세결정질 실리콘층과 결정질 실리콘 기판의 격자 상수가 서로 달라 이종접합(Hetero junction)이 형성되고 접합계면에서 결함으로 인해 전자-정공쌍이 재결합이 일어나게 되는데, 도 3의 열처리된 n형 반도체층(103)과 p형 결정질 실리콘 기판(100) 사이의 계면은 재조합이 제어되어 이러한 계면 결함 특성이 개선되고 효율이 향상되는 효과를 가지게 된다.

이어서 도 4는 상기 열처리된 n형 반도체층(103) 위에 반사방지막(105)을 형성한 과정을 도시하였다.

반사방지막은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)를 사용하는데, 반사방지막에서 유출되는 수소(H)가 n형 반도체층(103)의 비정질/미세결정질 실리콘의 결함을 보상(passivation)하여 전자-정공쌍의 재조합을 방지할 수 있다.

상기 반사방지막(105)의 형성은 상기 도 3의 열처리 공정 전에도 수행될 수 있는데, 즉 n형 반도체층(101) 위에 연달아 반사방지막(105)을 증착하고 후에 열처리 공정을 수행할 수 있다.

SiNx/SiON 또는 SiNx/SiOx 와 같은 두개 층을 이용하거나, SiOx/SiNx/SiOx 와 같은 세개 층을 이용하는 등 다층막을 이용하여 반사방지막을 형성할 수 있다. 상기 반사방지막층은 태양전지의 반사율을 최소화하는 기능을 할 뿐만 아니라, 패시베이션층의 기능도 수행한다.

다음으로 도 5는 태양전지 기판의 전면에 전면전극(107)을 형성하고, 후면에 후면전계층(109) 및 후면전극(111)을 형성하는 공정을 거쳐 최종적으로 완성된 태양전지 셀의 단면을 도시하였다.

즉, 도 5를 참조하면 p형 결정질 실리콘 기판(100) 후면에 알루미늄 또는 알루미늄 은 등의 후면전극 페이스트를 스크린 프린팅법 등으로 도포하고 열소성하여 p형 반도체 불순물이 고농도로 도핑된 영역인 후면전계층을 기판의 후면과 후면전극의 계면에 형성하게 된다. 후면전계층(109)은 p+층으로서 캐리어인 전자의 에너 지 장벽이 되어 전자가 정공과 재결합되어 효율이 떨어지는 것을 억제할 수 있게 된다.

한편, 도 1, 도 2, 및 도 6 내지 도 9는 본 발명의 다른 일 실시예에 따른 태양전지의 제조방법의 일부를 나타낸 공정 단면도이다.

다른 실시예의 태양전지 제조방법도 도 1 내지 도 2의 공정을 동일하므로 그 설명은 상술하였으므로 생략한다.

도 6의 도면은 상기 도 2에서 p형 결정질 실리콘 기판(200)의 전면에 n형 반도체층(201)이 형성된 후 전면의 n형 반도체층(201) 상의 소정의 영역에 부분적 선택적으로 가열하는 과정을 도시한 것이다.

초기에 증착된 n형 반도체층(201)을 고온 열처리하여 결정화를 시키는 과정인데, 부분적으로 소정의 영역을 선택하여 열처리하는 것이다.

이를 위하여 레이저를 조사하거나 부분적으로 나노카본히터 또는 카본히터를 패터닝하여 가열하는 방법을 사용할 수 있다.

이러한 부분적 또는 선택적인 n형 반도체층의 가열로 인해 초기 증착된 n형 반도체층이 전면적으로 가열될 때 발생될 수 있는 특성의 손상을 방지할 수 있게 된다.

도 7은 부분적 또는 선택적으로 고온 열처리하여 부분적으로 결정화를 진행시킨 n형 반도체층을 가지는 태양전지 셀의 단면을 나타내었다.

도 7의 n형 반도체층은 초기에 증착된 n형 반도체층(201), 즉 비정질/미세결정질 실리콘으로 형성된 n형 반도체층의 제 2 영역과, 부분적으로 열처리되어 결정 화된 n형 반도체층(203), 즉 입경이 초기 증착된 n형 반도체층보다 더 큰 결정질 실리콘으로 형성된 n형 반도체층의 제 1 영역으로 구성된다.

제 1 영역의 n형 반도체층(203)의 두께는 제 2 영역의 n형 반도체층(201)보다 더 두꺼울 수 있는데, 바람직하게는 30 내지 300Å 의 두께 차이를 가질 수 있다.

즉, 부분적으로 제 1 영역에 해당되는 부분을 열처리함으로써 초기 증착된 n형 반도체층에서 인(P) 등과 같은 n형 반도체 불순물을 30 내지 300Å 의 깊이만큼 p형 실리콘 기판에 확산시킨다고 볼 수 있다.

따라서, 제 1 영역의 n형 반도체층(203)의 면저항은 초기 증착된 n형 반도체층의 면저항, 즉, 열처리되지 않은 제 2 영역의 n형 반도체층(201)의 면저항보다 다소 낮아져서 금속전극과의 컨택 저항성이 개선될 수 있게 된다.

이는 종래의 n형 반도체 불순물 도핑 농도의 차이를 달리하여 전극이 형성되는 영역에 부분적으로 컨택 저항성을 개선시킨 선택적 에미터와 유사하게 기능하고 유사한 효과를 가지게 된다.

또한 선택적인 고온 열처리 공정은 초기 증착된 n형 반도체층의 장파장 영역의 빛의 흡수를 증가시킴과 동시에 열처리의 유무에 따라 재질 특성이 달라지는 제 1 영역과 제 1 영역과의 밴드 오프셋(band offset) 효과로 생성,분리된 전자의 수집 효과를 증가시킬 수 있다.

도 8은 이러한 선택적 에미터와 유사하게 기능할 수 있는 선택적 열처리 공정을 거친 n형 반도체층 위에 반사방지막(205)을 형성하는 공정을 나타낸 것이다.

이어서 도 9는 태양전지의 전면전극(207)을 상기 반사방지막(205) 위에 형성하고 후면전극(211)을 형성하여 최종적인 태양전지 셀을 나타낸 것이다.

상기 전면전극(207)은 n형 반도체층 중에서 선택적으로 열처리하여 n형 반도체 불순물을 p형 결정질 실리콘 기판에 더 깊이 확산시켜 상대적으로 낮은 면저항을 가지도록 하는 n형 반도체층의 제 1 영역(203)에 접촉하도록 형성하였다.

전면전극(207)은 전극 페이스트를 n형 반도체층의 제 1 영역이 형성된 상부에 스크린 프린팅법 등으로 패터닝하여 도포한 후 이를 열소성하여 n형 반도체층의 제 1 영역에 컨택하도록 한다.

n형 반도체층의 제 1 영역(203)은 상대적으로 제 2 영역(201)에 비하여 면저항이 낮고 불순물 확산 깊이가 깊어서 전면전극의 컨택하기에 저항 특성이 개선되어 유리하다.

한편 p형 결정질 실리콘 기판(200)의 후면에 형성되는 후면전계층(209) 및 후면전극(211)의 형성 공정은 공지된 방법의 사용이 가능하고 이를 위에서 상술하였으므로 생략한다.

도 10 내지 도 12는 본 발명의 또다른 일 실시예에 따른 태양전지의 제조방법에 의해 각각 제작된 태양전지의 단면도이다.

도 10과 도 12는 본 발명의 일 실시예에 따른 제조방법으로 태양전지 셀을 형성하기 전에 p형 결정질 실리콘 기판(300, 500)을 텍스처링하여 표면에 요철을 가지도록 한 태양전지이다.

반도체 기판의 전면은 입사광의 반사도를 줄이기 위하여 텍스쳐링될 수 있는 것인데, 텍스쳐링은 습식화학식각공정, 반응이온성식각(RIE) 공정을 비롯한 건식화학식각공정 또는 레이저 조사 공정 등에 의할 수 있다.

도 10을 참조하면, 텍스처링되어 표면 요철을 가지는 p형 결정질 실리콘 기판(300) 위에 초기의 n형 반도체층(301)이 형성되고 그 위에 반사방지막(305)이 형성되며, 반사방지막을 관통하여 전면전극(307)이 형성된 태양전지의 구조이다.

도 10에 따른 본 발명의 태양전지 역시 초기의 n형 반도체층(301)과 그 위에 형성되는 반사방지막(305)을 연속적으로 증착하고 부분적으로 열처리하거나, 혹은 초기의 n형 반도체층(301)을 적층하고 부분적으로 열처리한 후 반사방지막(305)을 형성한 경우의 과정을 거쳐 제작된 것이다.

부분적 열처리 공정으로 인해 p형 결정질 기판(300)으로 확산되는 n형 반도체 불순물의 확산 형태는 일정하지 않겠지만 요철구조를 가지는 기판이라면 요철의 파인 형태에 따라 확산될 수 있다. 도 10의 단면도는 요철 구조를 가지는 p형 결정질 실리콘 기판 표면에 요철 구조를 가지는 경우 부분적인 열처리를 통해 변성되는 n형 반도체층의 제 1 영역의 모습에 대한 하나의 실시예를 나타낸 것이므로 반드시 이에 한정되는 것은 아니다.

도 11의 본 발명의 일 실시예에 따른 태양전지는 p형 결정질 실리콘 기판(400) 위에 순차로 형성된 n형 반도체층(401) 및 반사방지막(405), 및 부분적으로 결정화된 n형 반도체층의 제 1 영역(403) 위에 패터닝되어 도포된 후 열소성하여 제 1 영역과 컨택되는 전면전극(407)을 포함한 태양전지 셀을 도시한 것이다.

도 10과 달리 도 11과 도 12는 p형 결정질 실리콘 기판(400, 500)의 후면에 후면전극 전면적으로 형성되는 것이 아니라 부분적으로 컨택되는 태양전지 셀을 도시한 것이다.

기판의 후면에 부분적으로 컨택(locally contact)하는 후면전극(411)은 p형 결정질 기판의 후면과 후면전극 사이에 절연층(413)을 더 포함한다.

상기 절연층은 이산화실리콘(SiO₂)을 타겟(target) 물질로 하는 스퍼터링법(sputtering)에 의해 형성될 수 있다. 또한 플라즈마기상화학증착(PECVD) 법에 의해 형성된 SiO₂, SiNx, SiOxNy 와 같은 물질도 절연층에 사용될 수 있다.

상기 절연층(413)은 개구부를 적어도 하나 이상 포함하게 되는데 상기 개구부를 통해 후면전극(411)이 p형 결정질 기판의 후면에 접촉하게 된다.

상기 절연층의 개구부는 마스크를 개구부 형상으로 패터닝하는 단계 및 상기 개구부에 후면전극을 도포하고 p형 결정질 실리콘 기판의 후면에 접촉하는 단계로 형성될 수 있다.

한편, 다른 실시예에 의하면, 상기 절연층의 개구부를 미리 패터닝하여 형성하지 아니하고 절연층과 후면전극층을 순차로 p형 결정질 기판 후면에 적층하고 난 뒤 레이저를 조사하여 후면전극을 결정질 기판의 후면에 접촉시키는 방법을 사용할 수도 있다.

도 12는 본 발명의 다른 실시예를 통해 제조된 태양전지 셀의 단면도로서, 태양전지 실리콘 기판(500)의 전면에 텍스처링하여 요철구조를 가지는 태양전지 위에 부분적으로 n형 반도체층(503)의 재질 특성을 재결정화하여 변성시키고 n형 불 순물을 확산시키는 에미터층을 가지는 태양전지이다. 도 12에서 제시된 태양전지는 기판의 후면이 부분적으로 컨택된 후면전극을 가진다. 물론 후면전극(511)과 p형 결정질 실리콘 기판(500)의 후면 사이에는 절연층(513)이 더 포함되어 있는 구조이다.

이렇듯 다양한 실시형태로부터 제작되는 태양전지의 구조 역시 다양하며 이러한 추가적인 제조 공정을 통해 태양전지의 광전변환효율 특성이 추가적으로 개선될 수 있게 된다.

도 13 및 도 14는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 나타낸 흐름도이다.

도 13 및 도 14의 공정 순서도에 따른 태양전지 셀의 제작 과정에 대한 단면도는 상술한 도 1 내지 도 5과, 도 1, 도 2, 및 도 6 내지 도 9을 참조하여 알 수 있으므로 중복적인 설명은 생략하기로 한다.

먼저 도 13과 도 14에 제시된 태양전지의 제작공정은 베이스가 되는 p형 결정질 실리콘 기판을 텍스처링하여 요철 구조를 가진 것으로 준비하고 있으나, 상술하였듯이 반드시 이러한 요철구조의 기판에만 적용되는 것은 아니다.

도 13의 과정을 살펴보면, 먼저 p형 결정질 실리콘 기판을 준비하는데, p형 반도체 불순물의 도핑 공정은 공지된 기술을 사용할 수 있으므로 자세한 설명은 생략한다.

p형 결정질 실리콘 기판 대신 n형 반도체 불순물로 도핑된 n형 결정질 실리콘 기판이 이용될 수도 있음은 물론이다.

p형 결정질 실리콘 기판의 전면 또는 전체 표면에 요철 구조를 가지게 하기 위하여 텍스처링 공정을 수행한다(S10). 텍스처링 공정은 일반적인 식각공정을 사용할 수 있으나 특히 화학적 식각법을 사용할 수 있다. 즉, 염기 또는 산 용액을 이용한 습식식각(wet etching)법이 많이 이용되지만 최근에는 플라즈마를 이용한 건식식각법도 사용되고 있다.

이는 광 흡수율을 높이기 위하여 기판 표면에 미세한 요철을 형성함으로써 광 흡수 표면적을 넓히는 과정이다.

텍스처링 공정 후에는 불필요한 부산물이나 불순물을 씻어내기 위한 세척(cleaning)공정을 수행한다(S20).

일반적인 종래 태양전지의 제조방법은 기판 내부에 pn 접합구조를 형성하기 위하여 n형 반도체 불순물을 열처리 확산하여 기판의 표면에 n형 에미터층을 형성하는 과정이다.

그러나, 본 발명에서는 p형 결정질 실리콘 기판의 상부에 n형 에미터층을 50 내지 1000Å, 바람직하게는 300 내지 500Å의 두께로 증착한다(S30).

상기 n형 에미터층의 증착은 n형으로 도핑된 비정질 실리콘층 또는 미세결정질 실리콘층을 증착하는 것인데, 실리콘 소스물질과 함께 n형 반도체 불순물을 공급하여 PECVD법 등으로 증착하는 것이다.

상기 n형 반도체층의 직접적인 증착으로 인해 n형 불순물의 열확산 도핑 공정과 달리 도핑 농도 구배가 없는 균일한 n형 에미터층을 형성할 수 있게된다.

상기 실리콘 소스물질은 특별히 제한되지 않으나 SiH₄, Si₂H₆ 등과 H₂의 혼합물질일 수 있다.

다음의 공정은 두 가지로 나뉠 수 있는데, 상기 n형 반도체층에 전면적으로 고온으로 열처리하여 활성화(activation) 및 결정화(crystallization)시키는 공정(S40)과 부분적으로 고온 열처리하여 열처리된 부분만을 활성화(activation) 및 결정화(crystallization)시키는 공정(S45)으로 나뉜다.

n형 반도체층은 상기의 고온 열처리 과정을 통해 베이스인 p형 결정질 기판보다 결정의 입경이 더 작은 결정을 가지는 것으로 그 특성이 변성된다. 이러한 재결정 과정을 통해 베이스와의 계면 특성이 개선될 수 있다.

특히 S45의 과정으로 선택적인 열처리로 부분적으로 활성화된 n형 반도체층은 열처리된 부분의 계면 특성이 개선됨은 물론 해당 부분의 면저항이 열처리 되지 않은 n형 반도체층의 면저항 보다 낮아져서 전극의 컨택 저항이 개선되어 전자의 수집이 용이해지는 장점이 있게된다.

다음으로 S40 또는 S45의 공정으로 n형 반도체층이 활성화되어 재료의 물성이 변성된 후 n형 반도체층 위에 반사방지막을 형성한다(S50).

반사방지막을 구성하는 물질은 절연물질로서, 예를 들어, SiNx 단일층으로 형성하거나, SiNx/SiON 또는 SiNx/SiOx와 같은 두개 층을 이용하거나, SiOx/SiNx/SiOx 와 같은 세개 층으로 구성될 수 있으나 반드시 이에 제한되지는 않는다. 상기 반사방지막은 태양전지의 반사율을 최소화하는 기능을 할 뿐만 아니라, 패시베이션층의 기능도 수행할 수 있다. 특히 하부에 위치하는 비정질/미세결정질 n형 반도체층의 격자 결함을 수소의 유입으로 어느 정도 방지하여 전자-정공쌍의 재결합을 방지하도록 기능할 수 있다.

다음으로 태양전지의 기판의 전면과 후면에 전극을 형성하는 공정으로서, 기판의 전면에 전면전극 페이스트를 스크린 프린팅 기법으로 도포하고, 마찬가지로 기판의 후면에 후면전극 페이스트를 스크린 프린팅 기법으로 도포하는 공정이다(S60).

전면전극 페이스트는 은(Ag) 분말과 유리 프릿 등이 유기매질에 분산된 형태의 페이스트이고, 후면전극 페이스트는 알루미늄(Al) 또는 알루미늄 은(AgAl) 페이스트가 사용될 수 있다.

스크린 프린팅하여 페이스트를 각각 도포하고 난 후 건조(S70) 과정을 거쳐 열소성 과정(S90)으로 전극 소스를 침투시켜 반도체층과 연결하여 태양전지 셀을 완성한다.

에지 아이솔레이션 공정(S80)은 전극 형성 과정 중에 수행하여 측면의 반도체 불순물 도핑층을 제거할 수 있으나, 반드시 이러한 순서에 제한되는 것은 아니고 공정의 수행 중에 실시될 수 있다. 도 13은 전극 형성 공정 중에 이러한 에지 아이솔레이션 공정을 삽입한 하나의 실시형태일 뿐이다.

상기 전극의 열소결 과정을 거쳐 전면전극의 일부가 반사방지막을 뚫고 n형 에미터층에 접촉, 연결된다. 또한 후면전극의 열 소결 과정으로 인해 p형 결정질 기판의 후면에 형성된 n형 반도체 불순물 도핑층이 보상되어서 p형 결정질 기판과 후면전극의 계면에는 p형 반도체 불순물의 고농도 도핑층인 p+형의 후면전계층이 형성된다.

상기 전극의 열소성 온도는 일반적으로 700℃ 내지 850℃이지만 100㎛ 내지 180㎛의 초박형 실리콘 웨이퍼 기판을 사용하는 경우에는 전극 형성을 위한 온도가 더 낮게 처리될 수도 있다. 바람직하게는 600℃ 내지 750℃의 공정에서도 전면전극이 형성될 수 있다.

상기 전극 형성 과정은 전면전극 페이스트와 후면전극 페이스트를 도포하고 난 후 동시에 열처리하는 과정을 제시하였으나 반드시 이에 한정되지 않고 각각 전면전극과 후면전극의 형성을 위한 페이스트 도포 및 열처리 과정이 따로 수행될 수도 있다.

도 14에 제시된 본 발명의 일 실시형태에 따른 태양전지의 제조공정은 도 13과 유사하므로 각 과정의 설명은 생략하기로 한다.

도 14의 제작공정은 도 13과 달리 n형 에미터층을 적층(S120)하고 난 후 바로 반사방지막을 형성하는 과정을 연속적으로 진행하는 것이다(S130). 이 때 반사방지막은 하부에 형성된 n형 반도체층으로 수소(H₂)를 공급할 수 있어, 비정질 또는 미세결정질 실리콘으로 이루어진 n형 에미터층의 격자 결함을 상쇄시켜주는 역할을 할 수 있다.

n형 에미터층이 결함이 개선되면 광흡수 파장대는 확대되어 광 흡수율을 증가되는 한편 분리된 전자-정공쌍의 재결합도 억제될 수 있어 전자의 수집이 용이해 지는 장점이 있게된다.

반사방지막이 형성되고 난 후 S140 또는 S150의 공정을 선택적으로 수행할 수 있는데, 이는 앞서 설명한 n형 반도체층의 활성화 또는 결정화의 과정이므로 구체적인 설명은 생략한다.

이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 태양전지의 제조방법을 나타낸 공정 단면도이다.

도 1, 도 2, 및 도 6 내지 도 9는 본 발명의 다른 일 실시예에 따른 태양전지의 제조방법의 일부를 나타낸 공정 단면도이다.

도 10 내지 도 12는 본 발명의 또다른 일 실시예에 따른 태양전지의 제조방법에 의해 각각 제작된 태양전지의 단면도이다.

도 13 및 도 14는 본 발명의 일 실시예에 따른 태양전지의 제조공정을 나타낸 흐름도이다.

{도면의 주요부분에 대한 부호의 설명}

100, 200, 300, 400, 500 : p형 결정질 실리콘 기판

101, 201, 301, 401, 501 : n형 반도체층

103, 203, 303, 403, 503 : 결정화된 n형 반도체층

105, 205, 305, 405, 505 : 반사방지막

107, 207, 307, 407, 507 : 전면전극

109, 209, 309, 409, 509 : 후면전계층

111, 211, 311, 411, 511 : 후면전극

413, 513 : 절연층

Claims (30)

1. 제 1 도전형의 결정질 실리콘 기판의 전면에 상기 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 또는 미세결정질 실리콘으로 이루어진 제 2 도전형 반도체층을 증착하는 단계;

   상기 제 1 도전형의 결정질 실리콘 기판에 이종접합된 상기 제 2 도전형 반도체층을 열처리하여 상기 제 1 도전형의 결정질 실리콘 기판의 결정 형태 또는 방향에 따라 상기 제 1 도전형의 결정질 실리콘 기판과 상기 제 2 도전형 반도체층의 계면이 재조합되도록 상기 제 2 도전형 반도체층을 결정화하는 단계;

   상기 제 2 도전형 반도체층 위에 반사방지막을 형성하는 단계; 및

   상기 반사방지막 위에 전면전극을 형성하고, 상기 제 1 도전형의 결정질 실리콘 기판 후면에 후면전극을 형성하는 단계를 포함하는 태양전지의 제조방법.
2. 제 1 도전형의 결정질 실리콘 기판의 전면에 상기 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 또는 미세결정질 실리콘으로 이루어진 제 2 도전형 반도체층을 증착하는 단계;

   상기 제 2 도전형 반도체층 위에 반사방지막을 형성하는 단계;

   상기 반사방지막이 위에 형성되며 상기 제 1 도전형의 결정질 실리콘 기판에 이종접합된 상기 제 2 도전형 반도체층을 열처리하여 상기 제 1 도전형의 결정질 실리콘 기판의 결정 형태 또는 방향에 따라 상기 제 1 도전형의 결정질 실리콘 기판과 상기 제 2 도전형 반도체층의 계면이 재조합되도록 상기 제 2 도전형 반도체층을 결정화하는 단계; 및

   상기 반사방지막 위에 전면전극을 형성하고, 상기 제 1 도전형의 결정질 실리콘 기판 후면에 후면전극을 형성하는 단계를 포함하는 태양전지의 제조방법.
3. 제 1항 또는 제 2항에 있어서,

   상기 열처리는 제 2 도전형 반도체층 위의 소정의 영역에 선택적으로 열처리하는 것을 특징으로 하는 태양전지의 제조방법.
4. 제 3항에 있어서,

   상기 선택적 열처리는 국부적 레이저 조사법 또는 카본 발열체를 이용한 국부 가열법인 것을 특징으로 하는 태양전지의 제조방법.
5. 제 4항에 있어서,

   상기 카본 발열체는 나노카본히터(nano-carbon heater) 또는 카본히터(carbon heater)인 것을 특징으로 하는 태양전지의 제조방법.
6. 제 1항 또는 제 2항에 있어서,

   상기 열처리는 700℃ 내지 800℃에서 50분 내지 100분 동안 이루어지는 것을 특징으로 하는 태양전지의 제조방법.
7. 제 1항 또는 제 2항에 있어서,

   상기 제 2 도전형 반도체층은 물리기상증착법(PVD) 또는 플라즈마화학기상증착법(PECVD)으로 증착되는 것을 특징으로 하는 태양전지의 제조방법.
8. 제 1항 또는 제 2항에 있어서,

   상기 제 1 도전형의 결정질 실리콘 기판은 텍스처링(texturing)하여 표면에 요철 구조를 가지는 것을 특징으로 하는 태양전지의 제조방법.
9. 제 1항 또는 제 2항에 있어서,

   상기 후면전극을 형성하는 단계 이전에,

   상기 제 1 도전형의 결정질 실리콘 기판의 후면에 절연층을 형성하는 단계; 및

   상기 절연층에 후면전극이 통과하여 기판 후면과 접촉하는 적어도 하나 이상의 개구부를 형성하는 단계를 추가로 더 포함하는 것을 특징으로 하는 태양전지의 제조방법.
10. 제 1항 또는 제 2항에 있어서,

    상기 후면전극을 형성하는 단계는, 상기 제 1 도전형의 결정질 실리콘 기판의 후면에 후면전극 페이스트를 도포하고 열처리하여 상기 기판의 후면에 후면전계층을 형성하는 것을 특징으로 하는 태양전지의 제조방법.
11. 제 1 도전형의 결정질 실리콘 기판;

    상기 기판 위에 형성되고 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 실리콘층 또는 미세결정질 실리콘층을 포함하는 제 2 도전형 반도체층;

    상기 제 2 도전형 반도체층 위에 형성된 반사방지막;

    상기 반사방지막을 부분적으로 관통하여 상기 제 2 도전형 반도체층과 연결되는 전면전극; 및

    상기 제 1 도전형 결정질 실리콘 기판의 후면에 형성되는 후면전극을 포함하고,

    상기 제 2 도전형 반도체층의 결정 성장 방향은 상기 제 1 도전형의 결정질 실리콘 기판의 결정 방향과 같은 것을 특징으로 하는 태양전지.
12. 제 11항에 있어서,

    상기 제 2 도전형 반도체층의 결정 함량(crystal fraction)은 상기 제 1 도전형의 결정질 실리콘 기판의 결정함량보다 작은 것을 특징으로 하는 태양전지.
13. 삭제
14. 제 11항에 있어서,

    상기 제 2 도전형 반도체층의 결정 크기는 상기 제 1 도전형의 결정질 실리콘 기판의 결정 크기보다 작은 것을 특징으로 하는 태양전지.
15. 제 11항에 있어서,

    상기 제 2 도전형 반도체층의 결정 크기는 0.1㎛ 내지 2㎛ 인 것을 특징으로 하는 태양전지.
16. 삭제
17. 제 1 도전형의 결정질 실리콘 기판;

    상기 제 1 도전형의 결정질 실리콘 기판 위에 형성되고 제 1 도전형과 반대되는 제 2 도전형 반도체 불순물로 도핑된 비정질 실리콘층 또는 미세결정질 실리콘층을 포함하는 제 2 도전형 반도체층;

    제 2 도전형 반도체층 위에 형성된 반사방지막;

    상기 반사방지막을 부분적으로 관통하여 상기 제 2 도전형 반도체층과 연결되는 전면전극; 및

    상기 제 1 도전형 결정질 실리콘 기판의 후면에 형성되는 후면전극을 포함하고,

    상기 제 2 도전형 반도체층은 상기 전면전극에 연결되는 제 1 영역과, 상기 제 1 영역과 다른 제 2 영역으로 이루어지고,

    상기 제 1 영역의 실리콘 결정 함량은 상기 제 2 영역의 실리콘 결정 함량보다 크고 상기 제 1 도전형의 결정질 실리콘 기판의 결정 함량보다 작거나; 또는

    상기 제 1 영역의 실리콘 결정 크기는 상기 제 2 영역의 실리콘 결정 크기보다 크고 상기 제 1 도전형의 결정질 실리콘 기판의 결정 크기보다 작은 것을 특징으로 하는 태양전지.
18. 제 17항에 있어서,

    상기 제 1 영역의 면저항은 상기 제 2 영역의 면저항보다 낮은 것을 특징으로 하는 태양전지.
19. 제 17항에 있어서,

    상기 제 1 영역에 도핑된 제 2 도전형 반도체 불순물 확산 깊이는 제 2 영역의 불순물 확산 깊이보다 깊은 것을 특징으로 하는 태양전지.
20. 삭제
21. 삭제
22. 제 17항에 있어서,

    상기 제 1 영역과 제 2 영역의 실리콘 결정의 성장방향 및 색깔이 다른 것을 특징으로 하는 태양전지.
23. 삭제
24. 제 11항에 있어서,

    상기 제 2 도전형 반도체층의 두께는 50 내지 1000Å인 것을 특징으로 하는 태양전지.
25. 제 11항에 있어서,

    상기 제 2 도전형 반도체층 내의 제 2 도전형 반도체 불순물의 도핑 농도 비율은 균일한 것을 특징으로 하는 태양전지.
26. 제 11항에 있어서,

    상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형인 것을 특징으로 하는 태양전지.
27. 제 11항에 있어서,

    상기 제 1 도전형의 결정질 실리콘 기판의 전면은 텍스처링된 요철 구조인 것을 특징으로 하는 태양전지.
28. 제 11항에 있어서,

    상기 제 1 도전형의 결정질 실리콘 기판의 후면에는 상기 후면전극이 기판의 후면과 연결되는 개구부를 적어도 하나 이상 포함하는 절연층(dielectric layer)이 형성된 것을 특징으로 하는 태양전지.
29. 제 11항에 있어서,

    상기 제 1 도전형의 결정질 실리콘 기판의 후면과 상기 후면전극의 계면에는 후면전계층(Back Surface Field, BSF)이 형성된 것을 특징으로 하는 태양전지.
30. 제 11항에 있어서,

    상기 반사방지막은 실리콘 산화막 및 실리콘 질화막 중 적어도 하나를 포함하는 것을 특징으로 하는 태양전지.

Images