JP6692865B2 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
JP6692865B2
JP6692865B2 JP2018149061A JP2018149061A JP6692865B2 JP 6692865 B2 JP6692865 B2 JP 6692865B2 JP 2018149061 A JP2018149061 A JP 2018149061A JP 2018149061 A JP2018149061 A JP 2018149061A JP 6692865 B2 JP6692865 B2 JP 6692865B2
Authority
JP
Japan
Prior art keywords
conductivity type
type region
dopant
semiconductor substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018149061A
Other languages
English (en)
Other versions
JP2019004159A (ja
Inventor
マン イ
マン イ
チョンキョ キム
チョンキョ キム
チンサン キム
チンサン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2019004159A publication Critical patent/JP2019004159A/ja
Application granted granted Critical
Publication of JP6692865B2 publication Critical patent/JP6692865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H01L31/02725—Selenium or tellurium characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、太陽電池の製造方法に係り、特に、製造工程を改善した太陽電池の製造方法に関する。
近年、石油や石炭のような既存のエネルギー資源の枯渇が予想される中で、それらに取って代わる代替エネルギーへの関心が高まっている。特に、太陽電池は、太陽光エネルギーを電気エネルギーに変換させる次世代電池として脚光を浴びている。
このような太陽電池は、様々な層及び電極を設計によって形成することによって製造することができるが、このような様々な層及び電極の設計によって太陽電池の効率が決定されうる。太陽電池の商用化のためには、低い効率を克服しなければならず、太陽電池の効率を最大化できる太陽電池が要求されている。その上、優れた効率を有する太陽電池を単純な工程で製造できる太陽電池の製造方法が要求されている。
本発明は、製造工程を単純化できる太陽電池の製造方法を提供する。
本発明の実施例に係る太陽電池の製造方法は、半導体基板の一面上に形成される第１導電型領域及び上記半導体基板の他面に形成される第２導電型領域を形成する、導電型領域形成段階と、上記第１導電型領域に連結される第１電極及び上記第２導電型領域に連結される第２電極を形成する、電極形成段階と、を有する。上記導電型領域形成段階において、上記第１導電型領域は、上記半導体基板の一面上に、第１導電型ドーパントを含むドーパント層を形成した後に熱処理して形成し、上記第２導電型領域は、上記半導体基板の他面に、第２導電型ドーパントをイオン注入して形成する。
本実施例によれば、第２導電型領域をイオン注入によって形成し、第１導電型領域を第２導電型領域とは異なる方法によって形成することによって、第１導電型領域でイオン注入を行わなくて済み、イオン注入にかかるコストを低減することができる。また、第２導電型領域を全体的に形成する場合だけでなく、第２導電型領域を局部的に形成する場合にも適用可能である。このとき、第１導電型領域は熱処理による拡散によって形成するので、第１及び第２導電型領域を形成する上で必要な工程数を減らすことができる。第１導電型領域の形成のための熱処理及び第２導電型領域の活性化熱処理を共に行うことによって、必要な工程を一層単純化することができる。
本発明の実施例に係る太陽電池の製造方法によって製造される太陽電池の一例を示す断面図である。 図１に示した太陽電池の平面図である。 本発明の実施例に係る太陽電池の製造方法によって製造される太陽電池の他の例を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示すフローチャートである。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。 本発明の実施例に係る太陽電池の製造方法を示す断面図である。
以下、添付の図面を参照して、本発明の実施例に係る太陽電池の製造方法を詳しく説明する。明確な説明のために、本発明の実施例に係る太陽電池の製造方法によって製造可能な太陽電池の一例を説明した後、本発明の実施例に係る太陽電池の製造方法を詳しく説明する。
図１は、本発明の実施例に係る太陽電池の製造方法によって製造される太陽電池の一例を示す断面図であり、図２は、図１に示した太陽電池の平面図である。図２では、半導体基板と電極を中心に示している。
図１を参照すると、本実施例に係る太陽電池１００は、ベース領域１０を含む半導体基板１１０と、半導体基板１１０に又は半導体基板１１０上に形成される導電型領域２０，３０と、導電型領域２０，３０に連結される電極４２，４４とを有している。ここで、導電型領域２０，３０としては、第１導電型を有する第１導電型領域２０と、第２導電型を有する第２導電型領域３０を有することができ、電極４２，４４としては、第１導電型領域２０に連結される第１電極４２と、第２導電型領域３０に連結される第２電極４４を有することができる。そして、太陽電池１００は、第１パッシベーション膜２２、反射防止膜２４、第２パッシベーション膜３２などをさらに有することができる。これについてより詳しく説明する。
半導体基板１１０は、結晶質半導体で構成することができる。一例として、半導体基板１１０は、単結晶又は多結晶半導体（例えば、単結晶又は多結晶シリコン）で構成することができる。特に、半導体基板１１０は、単結晶半導体（例えば、単結晶半導体ウエハー、より具体的には、単結晶シリコンウエハー）で構成することができる。このように半導体基板１１０を単結晶半導体（例えば、単結晶シリコン）で構成すると、太陽電池１００は、結晶性が高くて欠陥の少ない結晶質半導体で構成される半導体基板１１０を基盤とするものとなる。これによって、太陽電池１００は優れた電気的特性を有することができる。
半導体基板１１０の前面及び／又は背面にはテクスチャリング（ｔｅｘｔｕｒｉｎｇ）を施して凹凸を形成することができる。凹凸は、一例として、外面が半導体基板１１０の（１１１）面で構成され、不規則な大きさを有するピラミッド形状を有することができる。このようなテクスチャリングによって半導体基板１１０の前面などに凹凸が形成されて表面粗さが増加すると、半導体基板１１０の前面などに入射する光の反射率を下げることができる。これによって、ベース領域１０及び第１導電型領域２０によって形成されたｐｎ接合まで到達する光量を増加させることができ、光損失を最小化することができる。しかし、本発明がこれに限定されるものではなく、半導体基板１１０の前面及び背面にテクスチャリングによる凹凸が形成されなくてもよい。
半導体基板１１０は、第２導電型ドーパントを相対的に低いドーピング濃度で含むとともに第２導電型を有するベース領域１０を有することができる。一例として、ベース領域１０は、第１導電型領域２０に比べて、半導体基板１１０の前面からより遠くに、又は背面とより近くに位置している。そして、ベース領域１０は、第２導電型領域３０に比べて、半導体基板１１０の前面とより近くに、背面からより遠くに位置している。しかし、本発明がこれに限定されるものではなく、ベース領域１０の位置は変更されてもよい。
ここで、ベース領域１０は、第２導電型ドーパントを含む結晶質半導体で構成することができる。一例として、ベース領域１０は、第２導電型ドーパントを含む単結晶又は多結晶半導体（例えば、単結晶又は多結晶シリコン）で構成することができる。特に、ベース領域１０は、第２導電型ドーパントを含む単結晶半導体（例えば、単結晶半導体ウエハー、より具体的には、単結晶シリコンウエハー）で構成することができる。
第２導電型はｎ型又はｐ型であってよい。ベース領域１０がｎ型を有する場合には、ベース領域１０を、５族元素である、リン（Ｐ）、ヒ素（Ａｓ）、ビズマス（Ｂｉ）、アンチモン（Ｓｂ）などがドープされた単結晶又は多結晶半導体で構成することができる。ベース領域１０がｐ型を有する場合には、ベース領域１０を、３族元素である、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などがドープされた単結晶又は多結晶半導体で構成することができる。
しかし、本発明は、これに限定されず、ベース領域１０及び第２導電型ドーパントが様々な物質で構成されてもよい。
一例として、ベース領域１０をｎ型とすることができる。すると、ベース領域１０とｐｎ接合をなす第１導電型領域２０がｐ型を有することになる。このようなｐｎ接合に光が照射されると、光電効果によって生成された電子が、半導体基板１１０の背面側に移動して第２電極４４によって収集され、正孔が半導体基板１１０の前面側に移動して第１電極４２によって収集される。これによって、電気エネルギーが発生する。すると、電子に比べて移動速度の遅い正孔が、半導体基板１１０の背面ではなく前面に移動し、変換効率を向上させることができる。しかし、本発明がこれに限定されるものではなく、ベース領域１０及び第２導電型領域３０がｐ型を有し、第１導電型領域２０がｎ型を有してもよい。
半導体基板１１０の前面側には、ベース領域１０と反対である第１導電型を有する第１導電型領域２０を形成することができる。第１導電型領域２０は、ベース領域１０とｐｎ接合を形成して、光電変換によってキャリアを生成するエミッタ領域を構成する。
本実施例では、第１導電型領域２０を、半導体基板１１０の一部を構成するドーピング領域とすることができる。そのために、第１導電型領域２０を、第１導電型ドーパントを含む結晶質半導体で構成することができる。一例として、第１導電型領域２０を、第１導電型ドーパントを含む単結晶又は多結晶半導体（例えば、単結晶又は多結晶シリコン）で構成することができる。特に、第１導電型領域２０は、第１導電型ドーパントを含む単結晶半導体（例えば、単結晶半導体ウエハー、より具体的には、単結晶シリコンウエハー）で構成されればよい。このように第１導電型領域２０が半導体基板１１０の一部を構成すると、ベース領域１０と第１導電型領域２０との接合特性を向上させることができる。
しかしながら、本発明はこれに限定されるものではなく、第１導電型領域２０が半導体基板１１上に、半導体基板１１０と別個に形成されてもよい。この場合、第１導電型領域２０は、半導体基板１１０上に容易に形成されるように、半導体基板１１０と異なる結晶構造を有する半導体層で構成することができる。例えば、第１導電型領域２０を、蒸着などの様々な方法によって容易に製造可能な非晶質半導体、微結晶半導体、又は多結晶半導体（一例として、非晶質シリコン、微結晶シリコン、又は多結晶シリコン）などに第１導電型ドーパントをドープして形成することができる。その他の様々な変形も可能である。
第１導電型はｐ型又はｎ型であってよい。第１導電型領域２０がｐ型を有する場合には、第１導電型領域２０を、３族元素である、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などがドープされた単結晶又は多結晶半導体で構成することができる。第１導電型領域２０がｎ型を有する場合には、第１導電型領域２０を、５族元素である、リン（Ｐ）、ヒ素（Ａｓ）、ビズマス（Ｂｉ）、アンチモン（Ｓｂ）などがドープされた単結晶又は多結晶半導体で構成することができる。一例として、第１導電型領域２０は、ボロンがドープされた単結晶又は多結晶半導体であってもよい。しかし、本発明がこれに限定されるものではなく、様々な物質が第１導電型ドーパントとして使われてもよい。
図面では、第１導電型領域２０が全体的に均一なドーピング濃度を有する均一な構造（ｈｏｍｏｇｅｎｅｏｕｓ ｓｔｒｕｃｔｕｒｅ）を有する場合を例示している。しかし、本発明がこれに限定されるものではなく、他の実施例として、第１導電型領域２０は選択的構造（ｓｅｌｅｃｔｉｖｅ ｓｔｒｕｃｔｕｒｅ）を有してもよい。選択的構造の場合は、第１導電型領域２０において、第１電極４２と隣接した部分では高いドーピング濃度、大きいジャンクション深さ及び低い抵抗を有し、その他の部分では低いドーピング濃度、小さいジャンクション深さ及び高い抵抗を有することができる。その他にも、第１導電型領域２０の構造、形状などには様々な構造、形状などが適用されてもよい。
半導体基板１１０の背面側にはベース領域１０と同じ第２導電型を有するが、ベース領域１０に比べて高いドーピング濃度で第２導電型ドーパントを含む第２導電型領域３０を有することができる。第２導電型領域３０は、背面電界（ｂａｃｋ ｓｕｒｆａｃｅ ｆｉｅｌｄ）を形成し、半導体基板１１０の表面（より正確には、半導体基板１１０の背面）で再結合によってキャリアが損失することを防止する背面電界領域を構成する。
本実施例では、第２導電型領域３０を、半導体基板１１０の一部を構成するドーピング領域とすることができる。そのために、第２導電型領域３０を、第２導電型ドーパントを含む結晶質半導体で構成することができる。一例として、第２導電型領域３０を、第２導電型ドーパントを含む単結晶又は多結晶半導体（一例として、単結晶又は多結晶シリコン）で構成することができる。特に、第２導電型領域３０は、第２導電型ドーパントを含む単結晶半導体（例えば、単結晶半導体ウエハー、より具体的には、単結晶シリコンウエハー）で構成されればよい。このように第２導電型領域３０が半導体基板１１０の一部を構成すると、ベース領域１０と第２導電型領域３０との接合特性を向上させることができる。
しかしながら、本発明はこれに限定されず、第２導電型領域３０が半導体基板１１０上に半導体基板１１０と別個に形成されてもよい。この場合、第２導電型領域３０は、半導体基板１１０上に容易に形成されるように、半導体基板１１０と異なる結晶構造を有する半導体層で構成することができる。例えば、第２導電型領域３０を、蒸着などの様々な方法によって容易に製造可能な非晶質半導体、微結晶半導体、又は多結晶半導体（一例として、非晶質シリコン、微結晶シリコン、又は多結晶シリコン）などに第２導電型ドーパントをドープして形成することができる。その他の様々な変形も可能である。
第２導電型はｎ型又はｐ型であってよい。第２導電型領域３０がｎ型を有する場合には、第２導電型領域３０を、５族元素である、リン（Ｐ）、ヒ素（Ａｓ）、ビズマス（Ｂｉ）、アンチモン（Ｓｂ）などがドープされた単結晶又は多結晶半導体で構成することができる。第２導電型領域３０がｐ型を有する場合には、第２導電型領域３０を、３族元素である、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などがドープされた単結晶又は多結晶半導体で構成することができる。一例として、第２導電型領域３０は、リンがドープされた単結晶又は多結晶半導体であってもよい。しかし、本発明がこれに限定されるものではなく、様々な物質が第２導電型ドーパントとして使われてもよい。そして、第２導電型領域３０の第２導電型ドーパントは、ベース領域１０の第２導電型ドーパントと同じ物質であってもよく、異なる物質であってもよい。
本実施例で、第２導電型領域３０は局部的構造を有することができる。すなわち、第２導電型領域３０を、第２電極４４と連結される部分に局部的に形成される第１部分３０ａとすることができる。例えば、第１部分３０ａがフィンガー電極４４ａの形成された部分に対応して局部的に形成されたり、又は第１部分３０ａがフィンガー電極４４ａの形成された部分及びバスバー電極４４ｂの形成された部分に対応して局部的に形成され、これ以外の部分では形成されなくてもよい。すると、第２電極４４と連結される部分では第２導電型領域３０が位置して第２電極４４との接触抵抗を低減し、優れた充密度（ｆｉｌｌ ｆａｃｔｏｒ；ＦＦ）特性を維持することができる。そして第２電極４４と連結されない部分では、ドーピング領域で構成される第２導電型領域３０を形成しないことから、ドーピング領域で発生しうる再結合を低減して短絡電流密度（ｓｈｏｒｔ−ｃｉｒｃｕｉｔ ｃｕｒｒｅｎｔ；Ｊｓｃ）及び開放電圧を向上させることができる。また、第２導電型領域３０が形成されない部分では優れた内部量子効率（ｉｎｔｅｒｎａｌ ｑｕａｎｔｕｍ ｅｆｆｉｃｉｅｎｃｙ；ＩＱＥ）値を有するので、長波長の光に対して非常に優れた特性を有する。したがって、ドーピング領域が全体的に形成された均一な構造及び選択的構造に比べて、長波長の光に対する特性を大きく向上させることができる。このように、局部的構造の第２導電型領域３０は、太陽電池１００の効率に関わる充密度、短絡電流密度及び開放電圧をいずれも良好に維持し、太陽電池１００の効率を向上させることができる。
しかし、本発明はこれに限定されず、図３に示すように、第２導電型領域３０が全体的に均一なドーピング濃度を有する均一な構造（ｈｏｍｏｇｅｎｅｏｕｓ ｓｔｒｕｃｔｕｒｅ）を有してもよい。又は、他の実施例として、第２導電型領域３０が選択的構造を有してもよい。選択的構造の場合には、第２導電型領域３０において、第２電極４４と隣接した部分では高いドーピング濃度、大きい（深い）ジャンクション深さ及び低い抵抗を有し、その他の部分では低いドーピング濃度、小さい（浅い）ジャンクション深さ及び高い抵抗を有することができる。その他にも、第２導電型領域３０の構造、形状などには様々な構造、形状などが適用されてもよい。
半導体基板１１０の前面上に、より正確には、半導体基板１１０に又はこの上に形成された第１導電型領域２０上に、第１パッシベーション膜２２及び反射防止膜２４が順に形成され、第１電極４２が第１パッシベーション膜２２及び反射防止膜２４を貫通して（すなわち、開口部１０２を通して）第１導電型領域２０に電気的に連結（より具体的には、接触）される。
第１パッシベーション膜２２及び反射防止膜２４は、第１電極４２に対応する開口部１０２を除いて実質的に半導体基板１１０の前面の全体に形成されてもよい。
第１パッシベーション膜２２は、第１導電型領域２０に接触して形成されて、第１導電型領域２０の表面又はバルク内に存在する欠陥を不活性化させる。これによって、少数キャリアの再結合サイトを除去し、太陽電池１００の開放電圧Ｖｏｃを増加させることができる。反射防止膜２４は、半導体基板１１０の前面に入射する光の反射率を減少させる。したがって、半導体基板１１０の前面に入射する光の反射率を下げることによって、ベース領域１０と第１導電型領域２０とによって形成されたｐｎ接合にまで到達する光量を増加させることができる。これによって、太陽電池１００の短絡電流Ｉｓｃを増加させることができる。このように第１パッシベーション膜２２及び反射防止膜２４によって太陽電池１００の開放電圧及び短絡電流を増加させ、太陽電池１００の効率を向上させることができる。
第１パッシベーション膜２２は、様々な物質で構成されてもよい。一例として、第１パッシベーション膜２２は、シリコン窒化膜、水素含有シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、アルミニウム酸化膜、ＭｇＦ2、ＺｎＳ、ＴｉＯ2及びＣｅＯ2からなる群から選ばれるいずれか一つの単一膜又は２以上の膜が組み合わせられた多層膜の構造を有することができる。一例として、第１パッシベーション膜２２は、第１導電型領域２０がｎ型を有する場合には、固定正電荷を有するシリコン酸化膜、シリコン窒化膜などを含むことができ、第１導電型領域２０がｐ型を有する場合には、固定負電荷を有するアルミニウム酸化膜などを含むことができる。
反射防止膜２４は、様々な物質で構成されてもよい。一例として、反射防止膜２４は、シリコン窒化膜、水素含有シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、アルミニウム酸化膜、ＭｇＦ2、ＺｎＳ、ＴｉＯ2及びＣｅＯ2からなる群から選ばれるいずれか一つの単一膜又は２つ以上の膜が組み合わせられた多層膜の構造を有することができる。一例として、反射防止膜２４はシリコン窒化物を含むことができる。
しかし、本発明は、これに限定されず、第１パッシベーション膜２２及び反射防止膜２４がその他の様々な物質を含んでもよいことは勿論である。そして、第１パッシベーション膜２２及び反射防止膜２４のいずれか一方が、反射防止の役割及びパッシベーションの役割を併せて行い、いずれか他方は省かれてもよい。第１パッシベーション膜２２及び反射防止膜２４以外の様々な膜が半導体基板１１０上に形成されてもよい。その他にも様々な変形が可能である。
第１電極４２は、第１パッシベーション膜２２及び反射防止膜２４に形成された開口部１０２を通して（すなわち、第１パッシベーション膜２２及び反射防止膜２４を貫通して）第１導電型領域２０に電気的に連結される。この第１電極４２は、様々な物質（一例として、金属）を含み、様々な形状を有することができる。第１電極４２の形状については、図２を参照して後述する。
半導体基板１１０の背面上に、より正確には、半導体基板１１０に形成された第２導電型領域３０上に、第２パッシベーション膜３２が形成され、第２電極４４が第２パッシベーション膜３２を貫通して（すなわち、開口部１０４を通して）第２導電型領域３０に電気的に連結（一例として、接触）される。
第２パッシベーション膜３２は、第２電極４４に対応する開口部１０４を除いて実質的に半導体基板１１０の背面全体に形成することができる。
第２パッシベーション膜３２は、第２導電型領域３０に接触して形成されて、第２導電型領域３０の表面又はバルク内に存在する欠陥を不活性化させる。これによって、少数キャリアの再結合サイトを除去し、太陽電池１００の開放電圧Ｖｏｃを増加させることができる。
第２パッシベーション膜３２は様々な物質で構成されてもよい。一例として、第２パッシベーション膜３２は、シリコン窒化膜、水素含有シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、アルミニウム酸化膜、ＭｇＦ2、ＺｎＳ、ＴｉＯ2及びＣｅＯ2からなる群から選ばれるいずれか一つの単一膜又は２つ以上の膜が組み合わせられた多層膜の構造を有することができる。一例として、第２パッシベーション膜３２は、第２導電型領域３０がｎ型を有する場合には、固定正電荷を有するシリコン酸化膜、シリコン窒化膜などを含むことができ、第２導電型領域３０がｐ型を有する場合には、固定負電荷を有するアルミニウム酸化膜などを含むことができる。
しかし、本発明は、これに限定されず、第２パッシベーション膜３２が様々な物質を含んでもよいことは勿論である。又は、第２パッシベーション膜３２以外の様々な膜が半導体基板１１０の背面上に形成されてもよい。その他にも様々な変形が可能である。
第２電極４４は、第２パッシベーション膜３２に形成された開口部１０４を通して第２導電型領域３０に電気的に連結される。第２電極４４は、様々な物質（一例として、金属）を含み、様々な形状を有することができる。
図２を参照して、第１及び第２電極４２，４４の平面形状を詳しく説明する。
図２を参照すると、第１及び第２電極４２，４４は、一定のピッチを有しながら互いに離隔した複数のフィンガー電極４２ａ，４４ａを有することができる。同図では、フィンガー電極４２ａ，４４ａが互いに平行であり、半導体基板１１０の一つの縁に平行である場合を例示しているが、本発明がこれに限定されるわけではない。そして、第１及び第２電極４２，４４は、フィンガー電極４２ａ，４４ａと交差する方向に形成されてフィンガー電極４２ａ，４４ａを連結するバスバー電極４２ｂ，４４ｂを有することができる。このようなバスバー電極４２ｂ，４４ｂは、１つのみ設けられてもよく、又は、図２に示すように、フィンガー電極４２ａ，４４ａのピッチよりも大きいピッチを有しながら複数個が設けられてもよい。このとき、フィンガー電極４２ａ，４４ａの幅よりもバスバー電極４２ｂ，４４ｂの幅が大きくてもよいが、本発明がこれに限定されるわけではない。したがって、バスバー電極４２ｂ，４４ｂはフィンガー電極４２ａ，４４ａの幅と同一又は小さい幅を有してもよい。
断面からみると、第１電極４２のフィンガー電極４２ａ及びバスバー電極４２ｂは両方とも第１パッシベーション膜２２及び反射防止膜２４を貫通して形成されている。すなわち、開口部１０２が第１電極４２のフィンガー電極４２ａ及びバスバー電極４２ｂの両方に対応して形成されている。そして、第２電極４４のフィンガー電極４４ａ及びバスバー電極４４ｂは両方とも第２パッシベーション膜３２を貫通して形成されている。すなわち、開口部１０４が第２電極４４のフィンガー電極４４ａ及びバスバー電極４４ｂの両方に対応して形成されている。しかし、本発明がこれに限定されるわけではない。他の例として、第１電極４２のフィンガー電極４２ａが第１パッシベーション膜２２及び反射防止膜２４を貫通して形成され、バスバー電極４２ｂが第１パッシベーション膜２２及び反射防止膜２４上に形成されてもよい。この場合には、開口部１０２がフィンガー電極４２ａに対応する形状で形成され、バスバー電極４２ｂのみ位置している部分には形成されなくてもよい。そして、第２電極４４のフィンガー電極４４ａが第２パッシベーション膜３２を貫通して形成され、バスバー電極４４ｂは第２パッシベーション膜３２上に形成されてもよい。この場合には、開口部１０４がフィンガー電極４４ａに対応する形状で形成され、バスバー電極４４ｂのみが位置している部分には形成されなくてもよい。
同図では、図示を簡略にするために、第１電極４２と第２電極４４が互いに同じ平面形状を有するとした。しかし、本発明はこれに限定されず、第１電極４２のフィンガー電極４２ａ及びバスバー電極４２ｂの幅、ピッチなどは、第２電極４４のフィンガー電極４４ａ及びバスバー電極４４ｂの幅、ピッチなどと異なる値を有してもよい。特に、太陽光が相対的に多く入射する第１電極４２の面積を第２電極４４の面積よりも小さくするために、第１電極４２のフィンガー電極４２ａ及び／又はバスバー電極４２ｂの幅を第２電極４２のフィンガー電極４４ａ及び／又はバスバー電極４４ｂの幅よりも小さくしたり、又は、第１電極４２のフィンガー電極４２ａ及び／又はバスバー電極４２ｂのピッチを第２電極４２のフィンガー電極４４ａ及び／又はバスバー電極４４ｂのピッチよりも大きくすることができる。また、第１電極４２と第２電極４４の平面形状が互いに異なってもよい。その他の様々な変形が可能である。
このように、本実施例では、太陽電池１００の第１及び第２電極４２，４４が一定のパターンを有するので、太陽電池１００は、半導体基板１１０の前面及び背面に光が入射する両面受光型（ｂｉ−ｆａｃｉａｌ）の構造を有する。これによって、太陽電池１００で使われる光量を増加させ、太陽電池１００の効率向上に寄与することができる。
しかし、本発明は、これに限定されず、第２電極４４が半導体基板１１０の背面全体を通じて形成される構造を有してもよい。また、第１及び第２導電型領域２０，３０と第１及び第２電極４２，４４が、半導体基板１１０の一面（例えば、背面）に併せて配置されてもよく、第１及び第２導電型領域２０，３０のうち少なくとも一つが、半導体基板１１０の両面にわたって形成されてもよい。すなわち、上述した太陽電池１００は、本発明の実施例に係る太陽電池１００の製造方法を適用可能な一例に過ぎず、本発明がこれに限定されるわけではない。
本発明の実施例に係る太陽電池１００の製造方法を、図４及び図５Ａ〜図５Ｉを参照してより詳しく説明する。
図４は、本発明の実施例に係る太陽電池の製造方法を示すフローチャートである。図５Ａ〜図５Ｉは、本発明の実施例に係る太陽電池の製造方法を示す断面図である。図１及び図２で既に説明した太陽電池１００の部分についての詳細な説明は省略し、説明していない部分について詳しく説明する。
図４を参照すると、本実施例に係る太陽電池１００の製造方法は、テクスチャリング段階ＳＴ１０、イオン注入による第２導電型領域形成段階ＳＴ２０、ドーパント層形成段階ＳＴ３０、熱処理段階ＳＴ４０、除去段階ＳＴ４２、絶縁膜形成段階ＳＴ５０及び電極形成段階ＳＴ６０を含む。さらに、第２キャッピング膜形成段階ＳＴ２２、第１キャッピング膜形成段階ＳＴ３２を含むことができる。これについてより詳しく説明する。
まず、図４及び図５Ａに示すように、テクスチャリング段階ＳＴ１０では、第２導電型ドーパントを有するベース領域１０で構成される半導体基板１１０の前面及び背面の少なくとも一面が凹凸を有するようにテクスチャリングすることができる。
一例として、本実施例で、半導体基板１１０を、ｎ型のドーパント（特に、リン（Ｐ））を有するシリコン基板（一例として、シリコンウエハー）で構成することができる。しかし、本発明は、これに限定されず、ベース領域１０がボロン以外のｐ型のドーパント又はｎ型のドーパントを有してもよい。
半導体基板１１０の表面のテクスチャリングには、湿式又は乾式テクスチャリングを用いることができる。湿式テクスチャリングは、テクスチャリング溶液に半導体基板１１０を浸漬することによって行うことができる。これは、工程時間が短いという長所がある。乾式テクスチャリングは、ダイアモンドドリル又はレーザーなどを用いて半導体基板１１０の表面を削る方式であり、凹凸を均一に形成することはできるが、工程時間が長く、半導体基板１１０に損傷を招きうる。その他にも、反応性イオンエッチング（ＲＩＥ）などによって半導体基板１１０をテクスチャリングしてもよい。このように、本発明では様々な方法によって半導体基板１１０をテクスチャリングすることができる。
図面では、半導体基板１１０の前面及び背面の両方がテクスチャリングされ、前面及び背面に入射する光の反射を最小化する場合を例示している。しかし、本発明はこれに限定されるものではなく、様々な変形が可能である。
次に、図５Ｂ乃至図５Ｇに示すように、半導体基板１１０に又は半導体基板１１０上に導電型領域２０，３０を形成する。より具体的には、本実施例で、第１導電型領域２０は、半導体基板１００の一面上に、第１導電型ドーパントを含むドーパント層２０６を形成した後に熱処理して形成し、第２導電型領域３０は、半導体基板１００の他面に、第２導電型ドーパントをイオン注入（ｉｏｎ ｉｍｐｌａｎｔ）して形成する。
このように、ドーパント層２０６を半導体基板１１０の一面にのみ形成して熱処理することによって、半導体基板１１０の一面にのみ第１導電型ドーパントをドープすることができ、片面ドーピングを容易にさせるイオン注入を半導体基板１１０の他面に施して、半導体基板１１０の他面に第２導電型ドーパントを容易にドープすることができる。
これによって、異なる導電型のドーパントを容易に半導体基板１１０の一面及び他面にそれぞれドープすることができる。そして、第１導電型領域２０の形成時に用いられるドーパント層２０６の厚さ、ドーピング濃度、熱処理温度などを調節して、半導体基板１１０の一面に、第１導電型ドーパントを所望の注入深さ、ドーピング濃度などを有するようにドープすることができ、第２導電型領域３０の形成時に用いられる、イオン注入時の注入エネルギー、注入速度などを調節して、半導体基板１１０の他面に、第２導電型ドーパントを所望の注入深さ、ドーピング濃度などを有するようにドープすることができる。
本実施例では、半導体基板１１０の前面に配置され、ｐ型を有する第１導電型領域２０を、第１導電型ドーパントを含むドーパント層２０６を用いて形成し、半導体基板１１０の背面に配置され、第２導電型ドーパントを有する第２導電型領域３０を、イオン注入した後に活性化熱処理して形成する例を示している。すると、ドーパント層２０６を用いた熱処理によって第１導電型領域２０を半導体基板１１０の前面全体を通じて容易に形成することができる。そして、半導体基板１１０の背面に位置して背面電界領域として構成される第２導電型領域３０を、所望の形状に形成することができる。すなわち、図１に示したように、第２導電型領域３０が局部的な構造の第１部分３０ａで構成される場合、マスクなどを用いたイオン注入によって、所望の形状の第２導電型領域３０を容易に形成することができる。
特に、第１導電型領域２０の第１導電型ドーパントがｐ型を有し、ベース領域１０及び第２導電型領域３０の第２導電型ドーパントがｎ型を有する場合に、工程をより一層単純化することができる。これと逆に、第１導電型ドーパントがｎ型を有し、第２導電型ドーパントがｐ型を有する場合には、第２導電型ドーパントを含む第２導電型領域３０は、第２電極４４に含まれた物質（例えば、アルミニウム）を拡散させて形成することができる。すると、第２導電型領域３０を形成する工程を別に行わなくて済む。一方、本実施例のように第２導電型領域３０がｎ型を有する場合には、第２導電型領域３０を形成する工程を行わなければならないが、本実施例では、これをイオン注入で形成し、工程をより単純化することができる。
第１及び第２導電型領域２０，３０を形成する工程をより詳しく説明する。まず、図４及び図５Ｂに示すように、第２導電型領域形成段階ＳＴ２０では、半導体基板１１０の背面に第２導電型ドーパントをイオン注入して第２導電型領域３０を形成することができる。イオン注入によれば片面ドーピングが可能であり、よって、半導体基板１１０の前面に第２導電型ドーパントをイオン注入せず、半導体基板１１０の背面にのみ第２導電型ドーパントをイオン注入することができる。
図５Ｂでは、第１部分３０ａに対応する開口部２００ａを有するマスク２００を配置した状態で第２導電型ドーパントをイオン注入をし、局部的構造の第２導電型領域３０を形成することができる。マスク２００を具備しないで第２導電型ドーパントをイオン注入すると、図３に示したように、均一な構造の第２導電型領域３０を形成することができる。
例えば、イオン注入には、リボン状ビーム（ｒｉｂｂｏｎ ｂｅａｍ）を用いたイオン注入、プラズマドーピング（ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｄｏｐｉｎｇ；ＰＬＡＤ）を用いたイオン注入などを利用することができる。しかし、本発明は、これに限定されず、様々な方式のイオン注入が利用されてもよい。
図面では、第２導電型領域３０が半導体基板１１０の一部を構成するドーピング領域で構成された例を示しているが、本発明がこれに限定されるわけではない。すなわち、第２導電型領域３０が半導体基板１１０の背面上に形成され、第２導電型ドーパントのドープされた半導体層で構成されてもよい。この場合には、半導体基板１１０の背面上に半導体層を形成した後、イオン注入によって半導体層に第２導電型ドーパントをイオン注入して第２導電型領域３０を形成することができる。その他の様々な変形も可能である。
次に、図４及び図５Ｃに示すように、第２キャッピング膜形成段階ＳＴ２２では、第２導電型領域３０上に第２キャッピング膜２０２を形成することができる。第２キャッピング膜２０２は、第２導電型領域３０の活性化熱処理時に第２導電型ドーパントが外部に拡散することを防止する外部拡散防止膜の役割を担うことができる。そして、本実施例では、第２キャッピング膜２０２をまず形成した後に第１導電型領域２０を形成するので、第２キャッピング膜２０２は、第１導電型領域２０形成時に第１導電型ドーパントが第２導電型領域３０にドープされることを防止する役割を担うこともできる。したがって、第１導電型ドーパントによって第２導電型領域３０の特性が低下することを防止することができる。
第２キャッピング膜２０２は様々な物質を含むことができる。また、第２キャッピング膜２０２は様々な方法で形成されてもよい。
例えば、第２キャッピング膜２０２は酸化物を含むことができ、より具体的には、シリコン酸化物を含むことができる。酸化物（特に、シリコン酸化物）を含む第２キャッピング膜２０２は、ドーパントの侵入又は漏れを防止するバリアー効果に優れるとともに、低コストで簡単な方法によって容易に形成可能である。
また、第２キャッピング膜２０２は、蒸着によって形成することができる。すると、第２キャッピング膜２０２の後に、第１導電型領域２０を形成するためのドーパント層２０６に用いられるのと同じ蒸着装置によって第２キャッピング膜２０２を形成することができる。すなわち、第２キャッピング膜２０２とドーパント層２０６をイン−サイチュ（ｉｎ−ｓｉｔｕ）工程によって形成し、工程を単純化することができる。その詳細については後述する。第２キャッピング膜２０２は、４００℃〜５００℃の温度で、酸素の供給源である酸素気体、シリコンの供給源であるシリコン含有気体（一例として、シラン気体）、キャリア気体である窒素気体を含む原料気体を用いて形成することができる。このとき、プラズマを使用しない常圧化学気相蒸着（ＡＰＣＶＤ）によって第２キャッピング膜２０２を形成することができる。すると、プラズマ使用時に発生しうるプラズマ損傷無しで第２キャッピング膜２０２を形成し、第２導電型領域３０の特性を向上させることができる。
第２キャッピング膜２０２は、第２導電型領域３０中の第２導電型ドーパントが外部に漏れることを防止し、且つ外部の不純物又は第１導電型ドーパントなどが内部に侵入することを防止し得るような厚さを有することができる。一例として、第２キャッピング膜２０２は２０ｎｍ以上の厚さを有することができる。第２キャッピング膜２０２の厚さが２０ｎｍ未満であると、第２キャッピング膜２０２による効果を十分に得ることができない。第２キャッピング膜２０２の厚さの上限に制限はないが、第２キャッピング膜２０２の厚さが大きすぎると、工程時間が増加しうる。このため、第２キャッピング膜２０２の厚さは、一例として１００μｍ以下（例えば、１０μｍ以下）であってもよい。
しかし、本発明がこれに限定されるものではなく、第２キャッピング膜２０２の物質、製造工程、厚さなどは様々な変形が可能である。
次に、図４及び図５Ｄに示すように、ドーパント層形成段階ＳＴ３０では、半導体基板１１０の前面上に、第１導電型ドーパントを含むドーパント層２０６を形成する。ドーパント層２０６は、半導体基板１１０の前面上に全体を通じて形成することができる。すると、簡単な工程によってドーパント層２０６を形成することができ、熱処理によって半導体基板１１０の前面の全体に第１導電型領域２０を形成することができる。
ドーパント層２０６は、第１導電型ドーパントを含む様々な物質で構成された層であってもよい。一例として、ドーパント層２０６は、第１導電型ドーパントを含むシリケートガラス（ｓｉｌｉｃａｔｅ ｇｌａｓｓ）で構成することができる。例えば、ドーパント層２０６によって形成される第１導電型領域２０がｐ型である場合には、ドーパント層２０６がｐ型を示し得る３族元素（例えば、ボロン）を含むシリケートガラスであってもよい。一例として、ドーパント層２０６がボロンシリケートガラス（ｂｏｒｏｎｓｉｌｉｃａｔｅ ｇｌａｓｓ ；ＢＳＧ）であってもよい。このようにドーパント層２０６が第１導電型ドーパントを含むシリケートガラスで構成されると、熱処理時に第１導電型ドーパント以外の、半導体基板１１０の内部に拡散する物質を最小化することができる。また、第１導電型ドーパントを含むシリケートガラスを蒸着によって容易に形成することができる。
本実施例では、半導体基板１１０がｎ型を有し、第１導電型領域２０がｐ型を有することから、第１ドーパント層２０６がｐ型のドーパントを含むことを例示した。しかし、本発明はこれに限定されず、半導体基板１１０がｐ型を有し、第１導電型領域２０がｎ型を有することから、ドーパント層２０６がｎ型である場合には、ｎ型のドーパント（例えば、リン）を含むシリケートガラス（一例として、リンシリケートガラス（ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ、ＰＳＧ））であってもよい。しかし、本発明がこれに限定されるものではなく、第１ドーパント層２０６はその他の様々な物質で構成されてもよい。
ドーパント層２０６は、蒸着によって形成することができる。ドーパント層２０６は、４００℃〜５００℃の温度で、酸素の供給源である酸素気体、シリコンの供給源であるシリコン含有気体（例えば、シラン気体）、キャリア気体である窒素気体、そして第１導電型ドーパントの供給源であるドーパント含有気体（例えば、ボロン含有気体、一例としてジボラン（Ｂ2Ｈ6）気体）を含む原料気体を用いて形成することができる。一例として、シラン気体の投入量ｓｃｃｍ：ジボラン気体の投入量の比率が１：０．０６〜１：０．２であってもよい。この範囲内で所望の第１導電型領域２０のドーピング濃度を実現できる濃度で第１導電型ドーパントを含むドーパント層２０６を形成することができる。しかし、本発明がこれに限定されるものでなく、原料気体の投入量、各気体の投入量の比率などは様々に変形されてもよい。
このとき、ドーパント層２０６は、プラズマを使用しない常圧化学気相蒸着によって形成することができる。すると、プラズマ使用時に発生しうるプラズマ損傷無しでドーパント層２０６を形成でき、第１及び第２導電型領域２０，３０の特性を向上させることができる。
このように、ドーパント層２０６は第２キャッピング膜２０２と同様に、蒸着（特に、常圧化学気相蒸着）によって形成することができ、工程温度も同一又は類似（一例として、１００℃以下の差）である。ただし、第２キャッピング膜２０２の形成のための原料気体とドーパント層２０６の形成のための原料気体、原料気体の分圧などに相違がある。より具体的には、第２キャッピング膜２０２の形成時には酸素気体、シリコン含有気体、キャリア気体を使用し、ドーパント層２０６の形成時には酸素気体、シリコン含有気体、キャリア気体及びドーパント含有気体を使用する。これによって、第２キャッピング膜２０２とドーパント層２０６を、半導体基板１１０を外部に取り出さないで連続工程で行うイン−サイチュ工程によって形成することができる。
蒸着装備内の温度は、長い時間に熱を加えたり熱を冷ますことによって調節可能であり、温度を安定化するには長い時間がかかるのに対し、原料気体の種類及び圧力は、蒸着装置内に供給される気体の種類、量などによって調節可能である。したがって、気体雰囲気及び圧力は温度に比べて容易に制御可能である。
このため、ドーパント層２０６は、第２キャッピング膜２０２の形成後に供給される気体の種類を変更し、供給される気体の量を調節することによって形成することができる。例えば、第２キャッピング膜２０２の形成が完了した後に、第２キャッピング膜２０２の形成に使われた気体（例えば、酸素気体、窒素気体、塩素気体など）をポンピング（ｐｕｍｐｉｎｇ）及びパージ（ｐｕｒｇｅ）によって除去した後に、ドーパント層２０６を形成するための気体（例えば、半導体物質を含む気体など）を注入することによってドーパント層２０６を形成することができる。
ドーパント層２０６は、第１導電型領域２０の特性を向上させる厚さを有することができる。
一例として、ドーパント層２０６は、５０ｎｍ〜１２０ｎｍの厚さを有することができる。ドーパント層２０６の厚さが５０ｎｍ未満であると、ドーパント層２０６内の第１導電型ドーパントの量が十分でなく、これによって形成される第１導電型領域２０が十分に形成されないか、第１導電型領域２０の面抵抗均一度が低下しうる。ドーパント層２０６の厚さが１２０ｎｍを超えると、半導体基板１１０に形成された第１導電型領域２０がドーパントリッチ層（例えば、ボロンリッチ層（ｂｏｒｏｎ ｒｉｃｈ ｌａｙｅｒ；ＢＲＬ）となり得る。すると、第１導電型ドーパントの濃度が高くなり、浅いエミッタ（ｓｈａｌｌｏｗ ｅｍｉｔｔｅｒ）を形成し難く、その結果、電流密度が低くなって太陽電池１００の効率が低下しうる。しかし、本発明がこれに限定されるものではなく、ドーパント層２０６の物質、製造工程、厚さなどは様々な変形が可能である。
又は、ドーパント層２０６の厚さは第２キャッピング膜２０２の厚さよりも厚くてもよい。すると、ドーパント層２０６は十分なドーピングのための厚さを有しなければならない一方、第２キャッピング膜２０２は最小限の厚さのみを有すればいいので、第２キャッピング膜２０２の厚さを相対的に小さくし、製造工程にかかる時間及びコストを低減することができる。しかし、本発明がこれに限定されるものではなく、第２キャッピング膜２０２は、ドーパント層２０６の厚さと同一又は大きい厚さを有してもよい。
続いて、図４及び図５Ｅに示すように、第１キャッピング膜形成段階ＳＴ３２では、第１導電型領域２０上に第１キャッピング膜２０４を形成することができる。第１キャッピング膜２０４は、第１導電型領域２０の形成のための熱処理時に第１導電型ドーパントが外部に拡散することを防止する外部拡散防止膜の役割を担うことができる。
第１キャッピング膜２０４は様々な物質を含むことができ、様々な方法によって形成されてもよい。
例えば、第１キャッピング膜２０４は酸化物を含むことができ、より具体的には、シリコン酸化物を含むことができる。酸化物（特に、シリコン酸化物）を含む第１キャッピング膜２０４は、ドーパントの侵入又は漏れを防止するバリアー効果に優れるとともに、低い製造コストで簡単な方法によって容易に形成可能である。
そして、第１キャッピング膜２０４は蒸着によって形成することができる。すると、第１キャッピング膜２０４の形成後に第１導電型領域２０の形成のために形成するドーパント層２０６と同じ蒸着装置によって第１キャッピング膜２０４を形成することができる。すなわち、第２キャッピング膜２０２、ドーパント層２０６及び第１キャッピング膜２０４をイン−サイチュ工程によって形成し、工程を単純化することができる。第１キャッピング膜２０４は、４００℃〜５００℃の温度（第２ドーピング膜２０２を形成する温度又はドーパント層２０６を形成する温度と１００℃以内の差を有する温度）で、酸素の供給源である酸素気体、シリコンの供給源であるシリコン含有気体（一例として、シラン気体）、キャリア気体である窒素気体を含む原料気体を用いて形成することができる。すなわち、第１キャッピング膜２０４は、原料気体を変更することによってドーパント層２０６の形成後に連続して形成することができる。この時、第１キャッピング膜２０４は、プラズマを使用しない常圧化学気相蒸着によって形成することができる。すると、プラズマ使用時に発生しうるプラズマ損傷無しで第１キャッピング膜２０４を形成することができ、第１及び第２導電型領域２０，３０の特性を向上させることができる。
第１キャッピング膜２０４は、第１導電型領域２０中の第１導電型ドーパントが外部に漏れることを防止し、外部の不純物などが内部に侵入することを防止し得る厚さを有することができる。一例として、第１キャッピング膜２０４は２０ｎｍ以上の厚さを有することができる。第１キャッピング膜２０４の厚さが２０ｎｍ未満であると、第１キャッピング膜２０４による効果を十分に得ることができない。第１キャッピング膜２０４の厚さの上限に限定はないが、第１キャッピング膜２０４の厚さが大きすぎると工程時間が増加しうる。一例として、第１キャッピング膜２０４の厚さは１００μｍ以下（例えば、１０μｍ以下）であってもよい。
しかし、本発明がこれに限定されるものではなく、第１キャッピング膜２０４の物質、製造工程、厚さなどには様々な変形が可能である。
次に、図４及び図５Ｆに示すように、熱処理段階ＳＴ４０では、熱処理によってドーパント層２０６の第１導電型ドーパントを拡散させて第１導電型領域２０を形成し、第２導電型領域３０内の第２導電型ドーパントを活性化させる。
熱処理によってドーパント層２０６の第１導電型ドーパントが半導体基板１１０の前面側に拡散することによって、半導体基板１１０の前面に第１導電型領域２０が形成される。この時、第１キャッピング膜２０４は、第１導電型ドーパントが外部に拡散することを防止し、第１導電型ドーパントを半導体基板１１０の内部に効果的に拡散させる。
イオン注入によって半導体基板１１０の背面側に注入された第２導電型領域２０内の第２導電型ドーパントは、イオン注入の直後に格子位置以外の位置に位置することがあるが、こうなると、ドーパントとしての役割を効果的に果たし難い。このため、活性化熱処理を行って第２導電型ドーパントを格子位置に移動させ、ドーパントとしての役割を効果的に果たすようにする。そして、半導体基板１１０の表面側に位置する第２導電型ドーパントを内部に拡散させ、第２導電型領域３０が十分のジャンクション深さを有するようにしてもよい。
本実施例では、ドーパント層２０６中の第１導電型ドーパントを拡散させ、第１導電型領域２０を形成するための熱処理において第２導電型領域３０の活性化熱処理を併せて行うことで、簡単な工程によって第１導電型領域２０を形成し、第２導電型領域３０を活性化させることがきる。
これによって、第１導電型領域２０と第２導電型領域３０に必要な熱処理を一度だけ行えばいいので、工程を単純化することができる。一例として、熱処理温度が９００℃〜１１００℃（一例として、９２０℃〜１０３０℃）であってもよい。これは、第１導電型ドーパントの拡散及び第２導電型ドーパントの活性化に適した温度であるが、本発明はこれに限定されず、熱処理温度が様々な値を有してもよい。
そして、熱処理は、高温の炉（ｆｕｒｎａｃｅ）内で窒素気体などを用いて行うことができる。しかし、本発明がこれに限定されるものではなく、活性化熱処理のための装置、気体などは様々な変形が可能である。
本実施例では、第１導電型領域２０の形成のための熱処理と第２導電型領域３０の活性化熱処理を同時に行って工程を単純化する。しかし、本発明は、これに限定されず、第１導電型領域２０の形成のための熱処理と第２導電型領域３０の活性化熱処理を個別に行ってもよい。例えば、第２導電型領域３０及び第２キャッピング膜２０２を形成し、第２導電型領域３０を活性化熱処理した後に、ドーパント層２０６及び第１キャッピング膜２０４を形成し、第１導電型領域２０の形成のための熱処理を行うこともできる。又は、ドーパント層２０６及び第１キャッピング膜２０４を形成し、第１導電型領域２０の形成のための熱処理をした後に、第２導電型領域３０及び第２キャッピング膜２０２を形成し、第２導電型領域３０を活性化熱処理することもできる。すると、第２導電型領域３０に最適化された温度で（すなわち、第２導電型ドーパントの活性化に最適化された温度で）活性化熱処理を行い、第１導電型領域２０の形成に最適化された温度で（すなわち、第１導電型ドーパントの拡散又はドーピングに最適化された温度で）第１導電型領域２０を熱処理することができる。その他の様々な変形も可能である。
図面では、第１導電型領域２０が半導体基板１１０の一部を構成するドーピング領域で構成された例を示しているが、本発明がこれに限定されるわけではない。例えば、第１導電型領域２０が半導体基板１１０の前面上に形成され、第１導電型ドーパントのドープされた半導体層で構成されてもよい。この場合には、半導体基板１１０の前面上に半導体層を形成し、その上にドーパント層２０６を形成した後、熱処理によってドーパント層２０６内の第１導電型ドーパントを半導体層に拡散させて第１導電型領域２０を形成することができる。その他の様々な変形も可能である。
そして、本実施例では、第１導電型ドーパントを含むドーパント層２０６を形成した後に、ドーパント層２０６内の第１導電型ドーパントを拡散させて第１導電型領域２０を形成する例を示した。しかし、本発明がこれに限定されるわけでない。例えば、熱拡散が可能な工程温度で、第１導電型ドーパントを含む気体を供給して半導体基板１１０に第１導電型ドーパントを拡散又はドープする熱拡散工程によって第１導電型領域２０を形成することもできる。この場合には、ドーパントを含むドーパント含有気体としてボロン含有気体（例えば、ＢＢｒ3）を使用することができる。その他の様々な変形も可能である。
続いて、図４及び図５Ｇに示すように、除去段階ＳＴ４２では、ドーパント層２０６及びキャッピング膜２０２，２０４を除去する。ドーパント層２０６及びキャッピング膜２０２，２０４は様々な方法によって除去することができ、例えば、希釈したフッ酸（ｄｉｌｕｔｅｄ ＨＦ）を用いて除去することができる。これで、第１及び第２導電型領域２０，３０の形成工程を完了することができる。
次に、図４及び図５Ｈに示すように、絶縁膜形成段階ＳＴ５０では、半導体基板１１０の前面上（又は第１導電型領域２０上）及び／又は半導体基板１１０の背面上（又は第２導電型領域３０上）に絶縁膜を形成する。
より具体的に、本実施例では、第１導電型領域２０上に第１パッシベーション膜２２及び反射防止膜２４を形成し、第２導電型領域３０上に第２パッシベーション膜３２を形成する。しかし、本発明がこれに限定されるものではなく、第１及び第２パッシベーション膜２２，３２又は反射防止膜２４のいずれかのみを形成してもよい。
第１パッシベーション膜２２、反射防止膜２４及び／又は第２パッシベーション膜３２は、真空蒸着法、化学気相蒸着法、スピンコーティング、スクリーン印刷又はスプレーコーティングなどのような様々な方法によって形成することができる。
次に、図４及び図５Ｉに示すように、電極形成段階ＳＴ６０では、第１及び第２導電型領域２０，３０にそれぞれ連結される第１及び第２電極４２，４４を形成する。
一例として、第１パッシベーション膜２２及び反射防止膜２４に開口部１０２を形成し、第２パッシベーション膜３２に開口部１０４を形成した後、開口部１０２，１０４内にメッキ法、蒸着法などの様々な方法によって導電性物質を形成して第１及び第２電極４２，４４を形成することができる。
他の例として、第１及び第２電極形成用ペーストを第１パッシベーション膜２２及び反射防止膜２４、及び／又は第２パッシベーション膜３２上にスクリーン印刷などによって塗布した後に、ファイアスルー（ｆｉｒｅ ｔｈｒｏｕｇｈ）又はレーザー焼成コンタクト（ｌａｓｅｒ ｆｉｒｉｎｇ ｃｏｎｔａｃｔ）などを行って、上述した形状の第１及び第２電極４２，４４を形成することもできる。この場合には、第１及び第２電極４２，４４を形成する際（特に、焼成する際）に開口部１０２，１０４が形成されるので、開口部１０２，１０４を形成する別の工程を追加しなくて済む。
本実施例によれば、第２導電型領域３０をイオン注入によって形成し、第１導電型領域２０を、第２導電型領域３０とは異なる方法によって形成する。これによって、第１導電型領域２０ではイオン注入をしなくて済み、イオン注入によるコストの負担を軽減することができる。そして、第２導電型領域３０が全体的に形成される場合だけでなく、第２導電型領域３０が局部的に形成される場合にも適用可能である。このとき、第１導電型領域２０は熱処理による拡散によって形成するので、第１及び第２導電型領域２０，３０を形成する上で必要な工程の数を減らすことができる。第１導電型領域２０の形成のための熱処理及び第２導電型領域３０の活性化熱処理を併せて行うことによって、必要な工程をより一層単純化させることができる。
このとき、イオン注入によって第２導電型領域３０を形成し、第２キャッピング膜２０４を形成した後、第１導電型領域２０の形成のためのドーパント層２０６を形成することができる。すると、ドーパント層２０６を形成する時、第１導電型ドーパント又は不純物が第２導電型領域３０側にドープされたり侵入することを防止することができる。
上述したような特徴、構造、効果などは本発明の少なくとも一つの実施例に含まれるが、必ずしも一つの実施例に限定されない。なお、各実施例で例示された特徴、構造、効果などは、実施例の属する分野における通常の知識を有する者にとって、他の実施例と組合せ又は変形して実施されてもよい。したがって、このような組合せ又は変形に関する内容は本発明の範囲に含まれるものとして解釈しなければならない。

Claims (13)

  1. 半導体基板の一面に形成される第１導電型領域及び前記半導体基板の他面に形成される第２導電型領域を形成する、導電型領域形成段階と、
    前記第１導電型領域に連結される第１電極及び前記第２導電型領域に連結される第２電極を形成する、電極形成段階と、
    を有し、
    前記導電型領域形成段階は、
    前記半導体基板の他面で前記半導体基板に第２導電型ドーパントをイオン注入することにより前記第２導電型領域を形成する段階と、
    前記第２導電型領域上に第２キャッピング膜を形成する段階と、
    前記半導体基板の一面上に第１導電型ドーパントを含むドーパント層を形成する段階と、
    前記ドーパント層の上に第１キャッピング膜を形成する段階を含み、
    前記第２キャッピング膜の形成段階、前記ドーパント層の形成段階、及び前記第１キャッピング膜の形成段階は、常圧化学気相蒸着によりインサイチュ工程で実行され、
    前記ドーパント層の第１導電型ドーパントが前記半導体基板の一面に向かって拡散し、前記第２導電型領域中の前記第２導電型ドーパントが前記第１導電型領域及び前記第２導電型領域を形成するように同時に活性化するように前記ドーパント層を熱処理する段階と、
    前記第２キャッピング膜と、前記ドーパント層と前記第１キャッピング膜を除去する段階とを含む、
    太陽電池の製造方法。
  2. 前記ドーパント層が、前記第１導電型ドーパントを含むシリケートガラスを含む、請求項１に記載の太陽電池の製造方法。
  3. 前記半導体基板がｎ型を有し、
    前記ドーパント層がボロンシリケートガラス（ＢＳＧ）を含む、請求項２に記載の太陽電池の製造方法。
  4. 前記ドーパント層の厚さが５０ｎｍ乃至１２０ｎｍである、請求項２に記載の太陽電池の製造方法。
  5. 前記第１導電型領域が、前記半導体基板の前面側に形成されるエミッタ領域であり、
    前記第２導電型領域が、前記半導体基板の背面側に形成される背面電界領域である、請求項１に記載の太陽電池の製造方法。
  6. 前記第１導電型領域が前記半導体基板の前面に全体的に形成され、
    前記第２導電型領域が前記半導体基板の背面で局部的に形成される局部的構造を有する背面電界領域である、請求項１に記載の太陽電池の製造方法。
  7. 前記第１導電型領域がｐ型を有し、
    前記第２導電型領域がｎ型を有する、請求項１に記載の太陽電池の製造方法。
  8. 前記第２キャッピング膜を形成する段階と前記ドーパント層を形成する段階は、原料気体を変更することによって、互いに異なる物質を用いて実行される、請求項１に記載の太陽電池の製造方法。
  9. 前記第２キャッピング膜を形成する段階の温度と前記ドーパント層を形成する段階の温度との差が１００℃以下である、請求項１に記載の太陽電池の製造方法。
  10. 前記第２キャッピング膜の厚さは前記ドーパント層の厚さより厚い、請求項１に記載の太陽電池の製造方法。
  11. 前記第２キャッピング膜を形成する段階は、酸素気体及びシリコン含有気体を含む原料気体を使用して実行され、
    前記ドーパント層を形成する段階は、酸素気体、シリコン含有気体、及び前記第１導電型ドーパントを含むドーパント含有気体を使用して実行される、請求項１に記載の太陽電池の製造方法。
  12. 前記第２キャッピング膜の厚さが２０ｎｍ以上である、請求項１に記載の太陽電池の製造方法。
  13. 前記第２キャッピング膜がシリコン酸化物を含む、請求項１に記載の太陽電池の製造方法。
JP2018149061A 2015-01-16 2018-08-08 太陽電池の製造方法 Active JP6692865B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150007896A KR102320551B1 (ko) 2015-01-16 2015-01-16 태양 전지의 제조 방법
KR10-2015-0007896 2015-01-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016006333A Division JP2016134628A (ja) 2015-01-16 2016-01-15 太陽電池の製造方法

Publications (2)

Publication Number Publication Date
JP2019004159A JP2019004159A (ja) 2019-01-10
JP6692865B2 true JP6692865B2 (ja) 2020-05-13

Family

ID=55174525

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016006333A Pending JP2016134628A (ja) 2015-01-16 2016-01-15 太陽電池の製造方法
JP2018149061A Active JP6692865B2 (ja) 2015-01-16 2018-08-08 太陽電池の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016006333A Pending JP2016134628A (ja) 2015-01-16 2016-01-15 太陽電池の製造方法

Country Status (4)

Country Link
US (1) US10134941B2 (ja)
EP (1) EP3046150B1 (ja)
JP (2) JP2016134628A (ja)
KR (1) KR102320551B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102320551B1 (ko) * 2015-01-16 2021-11-01 엘지전자 주식회사 태양 전지의 제조 방법
CN107394731A (zh) * 2017-08-24 2017-11-24 五冶集团上海有限公司 移动开光箱支架
KR20200013931A (ko) 2018-07-31 2020-02-10 주성엔지니어링(주) 기판 처리 방법 및 이에 의하여 제조되는 태양 전지
KR102619046B1 (ko) 2018-07-31 2023-12-28 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법
CN112447868B (zh) * 2020-11-24 2022-05-20 中山德华芯片技术有限公司 一种高质量四结空间太阳电池及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363993A (en) 1976-11-19 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
JP2573201B2 (ja) * 1987-02-26 1997-01-22 株式会社東芝 半導体素子の拡散層形成方法
US8058156B2 (en) * 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
JP5089906B2 (ja) * 2006-04-05 2012-12-05 株式会社アルバック 縦型化学気相成長装置
US8222516B2 (en) * 2008-02-20 2012-07-17 Sunpower Corporation Front contact solar cell with formed emitter
KR101161807B1 (ko) * 2009-08-21 2012-07-03 주식회사 효성 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법 및 그 태양전지
KR101027829B1 (ko) * 2010-01-18 2011-04-07 현대중공업 주식회사 후면전극형 태양전지의 제조방법
DE102010003784A1 (de) 2010-04-09 2011-10-13 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
US8377738B2 (en) 2010-07-01 2013-02-19 Sunpower Corporation Fabrication of solar cells with counter doping prevention
EP2490268A1 (en) * 2011-02-03 2012-08-22 Imec Method for fabricating photovoltaic cells
KR101872786B1 (ko) * 2012-06-22 2018-06-29 엘지전자 주식회사 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법
NL2010496C2 (en) * 2013-03-21 2014-09-24 Stichting Energie Solar cell and method for manufacturing such a solar cell.
CN104103699A (zh) * 2013-04-03 2014-10-15 Lg电子株式会社 太阳能电池
DE102013209669A1 (de) 2013-05-24 2014-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
DE102013210092A1 (de) 2013-05-29 2014-12-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Solarzelle
US9048374B1 (en) * 2013-11-20 2015-06-02 E I Du Pont De Nemours And Company Method for manufacturing an interdigitated back contact solar cell
KR102320551B1 (ko) * 2015-01-16 2021-11-01 엘지전자 주식회사 태양 전지의 제조 방법

Also Published As

Publication number Publication date
EP3046150B1 (en) 2018-09-05
US20160211403A1 (en) 2016-07-21
JP2016134628A (ja) 2016-07-25
KR20160088610A (ko) 2016-07-26
EP3046150A1 (en) 2016-07-20
KR102320551B1 (ko) 2021-11-01
US10134941B2 (en) 2018-11-20
JP2019004159A (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
US10910502B2 (en) Solar cell and method for manufacturing the same
US11462654B2 (en) Solar cell and method of manufacturing the same
JP6692865B2 (ja) 太陽電池の製造方法
JP6271844B2 (ja) 太陽電池及びその製造方法
KR102526398B1 (ko) 태양 전지 및 이의 제조 방법
JP6538009B2 (ja) 太陽電池及びその製造方法
KR20140143277A (ko) 태양 전지 및 이의 제조 방법
KR20160139750A (ko) 태양 전지 및 이의 제조 방법
KR20150124292A (ko) 태양 전지 및 이의 제조 방법
JP2018186278A (ja) 太陽電池の製造方法
KR20160122467A (ko) 태양 전지의 제조 방법
KR101929444B1 (ko) 태양 전지 및 이의 제조 방법
KR102005439B1 (ko) 태양 전지 제조 방법
KR102024084B1 (ko) 태양 전지 및 이의 제조 방법
JP2024511940A (ja) 太陽電池及びその製造方法
KR20230160058A (ko) 태양 전지의 제조 방법
KR20230100022A (ko) 태양 전지 및 이의 제조 방법
KR20160142169A (ko) 태양 전지의 제조 방법
KR20160005569A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200415

R150 Certificate of patent or registration of utility model

Ref document number: 6692865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350