KR20160005569A - 태양 전지의 제조 방법 - Google Patents

태양 전지의 제조 방법 Download PDF

Info

Publication number
KR20160005569A
KR20160005569A KR1020140084672A KR20140084672A KR20160005569A KR 20160005569 A KR20160005569 A KR 20160005569A KR 1020140084672 A KR1020140084672 A KR 1020140084672A KR 20140084672 A KR20140084672 A KR 20140084672A KR 20160005569 A KR20160005569 A KR 20160005569A
Authority
KR
South Korea
Prior art keywords
type region
conductive type
semiconductor substrate
capping
film
Prior art date
Application number
KR1020140084672A
Other languages
English (en)
Inventor
이대용
김진성
황성현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140084672A priority Critical patent/KR20160005569A/ko
Publication of KR20160005569A publication Critical patent/KR20160005569A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판에 또는 반도체 기판 위에 도전형 영역을 형성하는 단계; 제1 물질을 포함하는 제1 원료 가스와 상기 제1 물질과 다른 제2 물질을 포함하는 제2 원료 가스를 포함하는 분위기에서 증착을 하여 상기 도전형 영역 위에 상기 제1 물질과 상기 제2 물질을 포함하는 캡핑막을 형성하는 단계; 상기 도전형 영역을 활성화 열처리하는 단계; 및 상기 도전형 영역에 연결되는 전극을 형성하는 단계를 포함한다.

Description

태양 전지의 제조 방법{METHOD FOR MANUFACTURING SOLAR CELL}
본 발명은 태양 전지의 제조 방법에 관한 것으로서, 좀더 상세하게는, 활성화 열처리를 수행하는 태양 전지의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 태양 전지의 효율을 최대화할 수 있는 태양 전지의 제조 방법이 요구된다.
본 발명은 태양 전지의 효율 및 특성을 향상할 수 있는 태양 전지의 제조 방법을 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지의 제조 방법은, 반도체 기판에 또는 반도체 기판 위에 도전형 영역을 형성하는 단계; 제1 물질을 포함하는 제1 원료 가스와 상기 제1 물질과 다른 제2 물질을 포함하는 제2 원료 가스를 포함하는 분위기에서 증착을 하여 상기 도전형 영역 위에 상기 제1 물질과 상기 제2 물질을 포함하는 캡핑막을 형성하는 단계; 상기 도전형 영역을 활성화 열처리하는 단계; 및 상기 도전형 영역에 연결되는 전극을 형성하는 단계를 포함한다.
본 실시예에 따른 태양 전지의 제조 방법에서는 캡핑막을 증착에 의하여 형성하여 캡핑막을 충분한 밀도 및 두께를 가지도록 형성할 수 있다. 이에 의하여 활성화 열처리 시 발생할 수 있는 도펀트의 외부 확산을 효과적으로 방지할 수 있고, 도펀트의 내부 확산을 촉진할 수 있다. 이에 의하여 제조된 태양 전지의 효율 및 장기 신뢰성을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이다.
도 4a 내지 도 4g는 도 3에 도시한 태양 전지의 제조 방법을 도시한 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법에서 캡핑막을 형성하는 단계를 도시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 방법에서 캡핑막을 형성하는 단계를 도시한 단면도이다.
도 7은 본 발명의 실험예 및 비교예에 따라 태양 전지의 임플라이드 개방 전압(implied Voc)를 측정하여 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법을 설명한다. 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 먼저 설명한 다음, 본 발명의 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지의 제조 방법에 의하여 제조되는 태양 전지의 일 예를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 평면도이다. 도 2에서는 반도체 기판과 전극을 위주로 하여 도시하였다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 제1 도전형을 가지는 제1 도전형 영역(20)과 제2 도전형을 가지는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함한다. 그리고 태양 전지(100)는 제1 패시베이션막(22), 반사 방지막(24), 제2 패시베이션막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 이와 같이 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
반도체 기판(110)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 외면이 반도체 기판(110)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(110)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(110)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(110)의 전면 및 후면에 텍스쳐링에 의한 요철이 형성되지 않는 것도 가능하다.
반도체 기판(110)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(10)을 포함할 수 있다. 일 예로, 베이스 영역(10)은 제1 도전형 영역(20)보다 반도체 기판(110)의 전면으로부터 좀더 멀리, 또는 후면에 좀더 가까이 위치할 수 있다. 그리고 베이스 영역(10)은 제2 도전형 영역(30)보다 반도체 기판(110)의 전면에 좀더 가까이, 후면으로부터 좀더 멀리 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10)의 위치가 달라질 수 있음은 물론이다.
여기서, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다.
제2 도전형은 n형 또는 p형일 수 있다. 베이스 영역(10)이 n형을 가지는 경우에는 베이스 영역(10)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 베이스 영역(10)이 p형을 가지는 경우에는 베이스 영역(10)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 도펀트가 다양한 물질로 구성될 수 있다.
일 예로, 베이스 영역(10)은 n형일 수 있다. 그러면, 베이스 영역(10)과 pn 접합을 이루는 제1 도전형 영역(20)이 p형을 가지게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(44)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다.
반도체 기판(110)의 전면 쪽에는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 베이스 영역(10)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이 경우에 제1 도전형 영역(20)은 반도체 기판(110) 위에 쉽게 형성될 수 있도록 반도체 기판(110)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
제1 도전형은 p형 또는 n형일 수 있다. 제1 도전형 영역(20)이 p형을 가지는 경우에는 제1 도전형 영역(20)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제1 도전형 영역(20)이 n형을 가지는 경우에는 제1 도전형 영역(20)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 일 예로, 제1 도전형 영역(20)은 보론이 도핑된 단결정 또는 다결정 반도체일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제1 도전형 도펀트로 사용될 수 있다.
도면에서는 제1 도전형 영역(20)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제1 도전형 영역(20)이 선택적 구조(selective structure)를 가질 수 있다. 선택적 구조에서는 제1 도전형 영역(20) 중에서 제1 전극(42)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다. 제1 도전형 영역(20)의 구조로는 이 외에도 다양한 구조가 적용될 수 있다.
반도체 기판(110)의 후면 쪽에는 베이스 영역(10)과 동일한 제2 도전형을 가지되, 베이스 영역(10)보다 높은 도핑 농도로 제2 도전형 도펀트를 포함하는 제2 도전형 영역(30)이 형성될 수 있다. 제2 도전형 영역(30)은 후면 전계(back surface field)를 형성하여 반도체 기판(110)의 표면(좀더 정확하게는, 반도체 기판(110)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
본 실시예에서는 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이 경우에 제2 도전형 영역(30)은 반도체 기판(110) 위에 쉽게 형성될 수 있도록 반도체 기판(110)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 영역(30)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
제2 도전형은 n형 또는 p형일 수 있다. 제2 도전형 영역(30)이 n형을 가지는 경우에는 제2 도전형 영역(30)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제2 도전형 영역(30)이 p형을 가지는 경우에는 제2 도전형 영역(30)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 일 예로, 제2 도전형 영역(30)은 인이 도핑된 단결정 또는 다결정 반도체일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제2 도전형 도펀트로 사용될 수 있다. 그리고 제2 도전형 영역(30)의 제2 도전형 도펀트는 베이스 영역(10)의 제2 도전형 도펀트와 동일한 물질일 수도 있고, 이와 다른 물질일 수도 있다.
본 실시예에서 제2 도전형 영역(30)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제2 도전형 영역(30)이 선택적 구조(selective structure)를 가질 수 있다. 선택적 구조에서는 제2 도전형 영역(30) 중에서 제2 전극(44)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다. 또 다른 실시예로, 제2 도전형 영역(30)이 국부적 구조(local structure)를 가질 수 있다. 국부적 구조에서는 제2 도전형 영역(30)이 제2 전극(44)이 형성된 부분에 대응하여 국부적으로 형성될 수 있다. 제2 도전형 영역(30)의 구조로는 이 외에도 다양한 구조가 적용될 수 있다.
반도체 기판(110)의 전면 위에, 좀더 정확하게는, 반도체 기판(110)에 또는 이 위에 형성된 제1 도전형 영역(20) 위에 패시베이션막(22) 및 반사 방지막(24)이 차례로 형성되고, 제1 전극(42)이 패시베이션막(22) 및 반사 방지막(24)을 관통하여(즉, 개구부(102)를 통하여) 제1 도전형 영역(20)에 접촉하여 형성된다.
패시베이션막(22) 및 반사 방지막(24)은 제1 전극(42)에 대응하는 개구부(102)를 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다.
패시베이션막(22)은 제1 도전형 영역(20)에 접촉하여 형성되어 제1 도전형 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 패시베이션막(22) 및 반사 방지막(24)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
패시베이션막(22)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이셔막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(22)은, 제1 도전형 영역(20)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제1 도전형 영역(20)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다.
방사 방지막(24)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(24)은 실리콘 질화물을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션막(22) 및 반사 방지막(24)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 패시베이션막(22) 및 반사 방지막(24) 중 어느 하나가 반사 방지 역할 및 패시베이션 역할을 함께 수행하여 다른 하나가 구비되지 않는 것도 가능하다. 또는, 패시베이션막(22) 및 반사 방지막(24) 이외의 다양한 막이 반도체 기판(110) 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제1 전극(42)은 패시베이션막(22) 및 반사 방지막(24)에 형성된 개구부(102)를 통하여(즉, 패시베이션막(22) 및 반사 방지막(24)을 관통하여) 제1 도전형 영역(20)에 전기적으로 연결된다. 이러한 제1 전극(42)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. 제1 전극(42)의 형상에 대해서는 도 2를 참조하여 추후에 다시 설명한다.
반도체 기판(110)의 후면 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 제2 도전형 영역(30) 위에 패시베이션막(32)이 형성되고, 제2 전극(44)이 패시베이션막(32)을 관통하여(즉, 개구부(104)를 통하여) 제2 도전형 영역(30)에 연결된다.
패시베이션막(32)은 제2 전극(44)에 대응하는 개구부(104)를 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다.
패시베이션막(32)은 제2 도전형 영역(30)에 접촉하여 형성되어 제2 도전형 영역(30)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
패시베이션막(32)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(32)은, 제2 도전형 영역(30)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제2 도전형 영역(30)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션막(32)이 다양한 물질을 포함할 수 있음은 물론이다. 또는, 패시베이션막(32) 이외의 다양한 막이 반도체 기판(110)의 후면 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제2 전극(44)은 패시베이션막(32)에 형성된 개구부(104)를 통하여 제2 도전형 영역(30)에 전기적으로 연결된다. 제2 전극(44)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다.
도 2를 참조하여 제1 및 제2 전극(42, 44)의 평면 형상을 상세하게 설명한다.
도 2를 참조하면, 제1 및 제2 전극(42, 44)은 일정한 피치를 가지면서 서로 이격되는 복수의 핑거 전극(42a, 44a)을 포함할 수 있다. 도면에서는 핑거 전극(42a, 44a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 및 제2 전극(42, 44)은 핑거 전극들(42a, 44a)과 교차하는 방향으로 형성되어 핑거 전극(42a, 44a)을 연결하는 버스바 전극(42b, 44b)을 포함할 수 있다. 이러한 버스바 전극(42b, 44b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a, 44a)의 피치보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a, 44a)의 폭보다 버스바 전극(42b, 44b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b, 44b)의 폭이 핑거 전극(42a, 44a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다.
단면에서 볼 때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)은 모두 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성될 수도 있다. 즉, 개구부(102)가 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 모두 대응하여 형성될 수 있다. 그리고 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)은 모두 패시베이션막(32)을 관통하여 형성될 수도 있다. 즉, 개구부(104)가 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)에 모두 대응하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 다른 예로, 제1 전극(42)의 핑거 전극(42a)이 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성되고, 버스바 전극(42b)이 패시베이션막(22) 및 반사 방지막(24) 위에 형성될 수 있다. 이 경우에는 개구부(102)가 핑거 전극(42a)에 대응하는 형상으로 형성되고, 버스바 전극(42b)만 위치한 부분에는 형성되지 않을 수 있다. 그리고 제2 전극(44)의 핑거 전극(44a)이 패시베이션막(32)을 관통하여 형성되고, 버스바 전극(44b)은 패시베이션막(32) 위에 형성될 수 있다. 이 경우에는 개구부(104)가 핑거 전극(44a)에 대응하는 형상으로 형성되고, 버스바 전극(44b)만 위치한 부분에는 형성되지 않을 수 있다.
도면에서는 제1 전극(42)과 제2 전극(44)이 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)의 폭, 피치 등은 제2 전극(44)의 핑거 전극(44a) 및 버스바 전극(44b)의 폭, 피치 등과 서로 다른 값을 가질 수 있다. 또한, 제1 전극(42)과 제2 전극(44)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
이와 같이 본 실시예에서는 태양 전지(100)의 제1 및 제2 전극(42, 44)이 일정한 패턴을 가져 태양 전지(100)가 반도체 기판(110)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)이 반도체 기판(110)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다.
상술한 구조의 태양 전지(100)의 제조 방법을 도 3, 그리고 도 4a 내지 도 4g를 참조하여 좀더 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 흐름도이고, 도 4a 내지 도 4g는 도 3에 도시한 태양 전지의 제조 방법을 도시한 단면도들이다. 도 1 및 도 2를 참조한 태양 전지(100)의 설명에서 이미 설명된 부분에 대해서는 상세한 설명을 생략하고, 설명되지 않은 부분을 상세하게 설명한다.
도 3을 참조하면, 본 실시예에 따른 태양 전지(100)의 제조 방법은, 반도체 기판을 준비하는 단계(ST10), 도전형 영역을 형성하는 단계(ST20), 캡핑막을 형성하는 단계(ST30), 활성화 열처리하는 단계(ST40), 캡핑막을 제거하는 단계(ST50), 절연막을 형성하는 단계(ST60) 및 전극을 형성하는 단계(ST70)를 포함한다. 이를 도 4a 내지 도 4g를 함께 참조하여 상세하게 설명한다.
먼저, 도 4a에 도시한 바와 같이, 반도체 기판을 준비하는 단계(ST10)에서는 제2 도전형 도펀트를 가지는 베이스 영역(10)으로 구성되는 반도체 기판(110)을 준비한다. 일 예로, 본 실시예에서 반도체 기판(110)은 p형의 도펀트(특히, 보론(B))를 가지는 실리콘 기판(일 예로, 실리콘 웨이퍼)으로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 베이스 영역(10)이 보론 이외의 p형의 도펀트 또는 n형의 도펀트를 가질 수도 있다.
이때, 반도체 기판(110)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링될 수 있다. 반도체 기판(110)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(110)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(110)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(110)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(110)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(110)을 텍스쳐링 할 수 있다.
도면에서는 반도체 기판(110)의 전면 및 후면이 모두 텍스쳐링되어 전면 및 후면을 통하여 입사되는 광의 반사를 최소화하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 변형이 가능하다.
이어서, 도 4b에 도시한 바와 같이, 도전형 영역을 형성하는 단계(ST20)에서는 반도체 기판(110)에 또는 반도체 기판(110) 위에 도전형 영역(20, 30)을 형성한다.
좀더 구체적으로, 본 실시예에서는 도전형 영역을 형성하는 단계(ST20)에서 반도체 기판(110)의 전면에 제1 도전형 영역(20)을 형성하고, 반도체 기판(110)의 후면에 제2 도전형 영역(30)을 형성한다. 이때, 반도체 기판(110)의 전면에 제1 도전형 영역(20)을 형성한 다음, 반도체 기판(110)의 후면에 제2 도전형 영역(30)을 형성할 수 있다. 또는, 반도체 기판(110)의 후면에 제2 도전형 영역(30)을 먼저 형성한 다음, 반도체 기판(110)의 전면에 제1 도전형 영역(20)을 형성할 수 있다.
이때, 제1 및 제2 도전형 영역(20, 30)은 이온 주입(ion implantation)에 의하여 형성될 수 있다. 즉, 제1 도전형 도펀트를 이온 주입하여 제1 도전형 영역(20)을 형성하고, 제2 도전형 도펀트를 이온 주입하여 제2 도전형 영역(30)을 형성할 수 있다. 이온 주입에 의하면 단면 도핑을 쉽게 할 수 있으므로 반도체 기판(10)의 전면 및 후면에 서로 다른 도전형의 도펀트를 쉽게 도핑할 수 있다. 그리고 이온 주입 시 주입 에너지, 주입 속도 등을 조절하여 반도체 기판(10)의 내부로 원하는 깊이만큼 도펀트를 주입할 수 있다.
예를 들어, 이온 주입으로는 리본형 빔(ribbon beam)을 이용한 이온 주입, 플라스마 도핑(plasma assisted doping, PLAD)을 이용한 이온 주입 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방식의 이온 주입이 사용될 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 도전형 영역을 형성하는 단계(ST20)에서 제1 도전형 영역(20) 및 제2 도전형 영역(30) 중 하나만을 형성하는 것도 가능하다. 예를 들어, 도전형 영역을 형성하는 단계(ST20)에서 제1 도전형 영역(20)만을 형성하고, 제2 도전형 영역(30)은 제2 전극(44)의 형성 시에 제2 전극(44)을 형성하는 물질을 확산시켜 형성할 수 있다. 그 외의 다양한 변형이 가능하다.
또한, 도전형 영역(20, 30) 중 적어도 하나가 반도체 기판(110) 위에 형성되어 도펀트가 도핑된 반도체층으로 구성될 수 있다. 이 경우에는 반도체 기판(110) 위에 반도체층을 형성한 다음, 반도체층에 도펀트를 이온 주입하여 도전형 영역(20, 30) 중 적어도 하나를 형성할 수 있다. 그 외의 다양한 변형이 가능하다.
이어서, 도 4c에 도시한 바와 같이, 캡핑막을 형성하는 단계(ST30)에서는 증착에 의하여 반도체 기판(110) 위에(또는 도전형 영역(20, 30) 위에) 캡핑막(50)을 형성한다. 캡핑막(50)은 후술할 활성화 열처리하는 단계(ST40)에서 활성화 열처리 중에 제1 및/또는 제2 도전형 도펀트가 외부로 확산(out-diffusion)되는 것을 방지하기 위한 막이다.
이때, 캡핑막(50)은 증착에 의하여 형성될 수 있다. 즉, 제1 물질을 포함하는 제1 원료 가스와 제1 물질과 다른 제2 물질을 포함하는 제2 원료 가스를 포함하는 분위기에서 소정의 온도에서 열처리하는 것에 의하여 제1 물질과 제2 물질을 포함하는 캡핑막(50)을 형성할 수 있다. 일 예로, 캡핑막(50)은 제1 물질과 제2 물질이 결합하여 형성된 화합물을 포함할 수 있다.
이와 같이 제1 물질을 포함하는 제1 원료 가스와 제2 물질을 포함하는 제2 원료 가스를 포함하는 분위기에서 증착에 의하여 캡핑막(50)을 형성하게 되면, 캡핑막(50)이 충분한 두께를 가지도록 형성될 수 있다. 이는 제1 원료 가스와 제2 원료 가스를 충분하게 공급하면 제1 원료 가스의 제1 물질과 제2 원료 가스의 제2 물질이 화학적으로 반응하여 충분한 두께로 캡핑막(50)을 형성할 수 있기 때문이다. 또한, 증착에 의하면 제1 물질과 제2 물질이 충분한 양으로 공급되어 이들이 화학적으로 반응하여 캡핑막(50)을 형성하므로 캡핑막(50)이 상대적으로 높은 밀도를 가질 수 있고, 이에 따라 상대적으로 높은 굴절률을 가질 수 있다.
반면, 반도체 기판(110)을 구성하는 반도체 물질(예를 들어, 실리콘)과 반응하는 물질(예를 들어, 산소)을 포함하는 원료 가스(예를 들어, 산소 가스)를 단독으로 포함하는 분위기에서 소정의 온도로 열처리하는 경우에는 반도체 기판(110)의 반도체 물질과 산소가 반응하여 열적 산화(thermal oxidation)에 의하여 캡핑막을 형성하게 된다. 이에 따라 산소 가스의 산소가 반도체 기판(110)의 내부로 확산하면서 캡핑막을 형성하여야 하므로, 반도체 기판(110) 내부로 확산하는 산소 함량이 충분하지 않아 캡핑막을 두껍게 형성하는 데 어려움이 있었다. 또한, 반도체 기판(110) 내부로 확산하는 산소 함량이 충분하지 않으므로 형성된 캡핑막의 밀도가 저하된다. 이에 따라 캡핑막의 굴절률이 낮은 수준을 가지게 된다.
예를 들어, 본 실시예에서 캡핑막(50)의 두께가 5nm 내지 100nm일 수 있다. 캡핑막(50)의 두께가 5nm 미만이면, 도펀트가 외부로 확산되는 것을 방지하는 캡핑막(50)의 역할을 충분하게 수행하기 어려울 수 있다. 캡핑막(50)의 두께가 100nm를 초과하면, 캡핑막(50)을 형성하기 위하여 많은 공정 시간 및 공정 비용이 들 수 있다. 이때, 도펀트의 외부 확산을 좀더 효과적으로 방지할 수 있도록 캡핑막(50)의 두께가 50nm 내지 100nm일 수 있다. 이는 캡핑막(50)을 증착으로 형성하였기 때문에 가능한 것이며, 열적 산화(thermal oxide) 등의 방법으로 캡핑막을 형성하는 경우에는 5nm 이상의 두께를 가지는 캡핑막을 형성하는데 어려움이 있다.
좀더 구체적으로, 캡핑막(50)은 플라스마 화학 기상 증착 또는 상압 화학 기상 증착에 의하여 형성될 수 있다. 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, CVD)는 플라스마를 이용하여 증착을 하는 것으로서, 원료 가스들을 활성화하여 반응성을 향상하여 캡핑막(50)을 좀더 수월하고 빠르게 증착할 수 있다. 상압 화학 기상 증착에서는 상압에서 화학 기상 증착을 하는 것으로, 플라스마 화학 기상 증착에 비하여, 캡핑막을 제거하는 단계(ST50)에서 좀더 깔끔하고 쉽게 캡핑막(50)을 제거할 수 있다.
여기서, 제1 물질이 실리콘(Si)이고, 제1 물질을 포함하는 제1 원료 가스가 실란 가스(SiH4)일 수 있다. 그리고 제2 물질이 산소(O) 또는 질소(N)이고, 제2 물질을 포함하는 제2 원료 가스가 산소 가스(O2), 산화 질소 가스(N2O) 또는 암모니아 가스(NH3)일 수 있다. 그 외의 캐리어 가스(예를 들어, 질소 가스) 등을 추가로 사용할 수 있다. 그러면, 실리콘과 산소가 화학적으로 반응하여 형성된 실리콘 산화물(SiOx) 또는 실리콘과 질소가 화학적으로 반응하여 형성된 실리콘 질화물(SiNy)이 증착되어 캡핑막(50)을 구성할 수 있다.
좀더 구체적으로는, 상압 화학 기상 증착에 의하여 실리콘 산화물을 포함하는 캡핑막(50)을 형성할 수 있다. 이때, 제1 원료 가스로 실란 가스, 제2 원료 가스로 산화 질소 가스 및/또는 산소 가스, 캐리어 가스로 질소 가스를 사용할 수 있다. 그리고 플라스마 화학 기상 증착에 의하여 실리콘 산화물 또는 실리콘 질화물을 포함하는 캡핑막(50)을 형성할 수 있다. 플라스마 화학 기상 증착에 의하여 실리콘 산화물을 포함하는 캡핑막(50)을 형성할 경우에는, 제1 원료 가스로 실란 가스, 제2 원료 가스로 산소 가스를 사용할 수 있다. 그리고 플라스마 화학 기상 증착에 의하여 실리콘 질화물을 포함하는 캡핑막(50)을 형성하는 경우에는, 제1 원료 가스로 실란 가스, 제2 원료 가스로 암모니아 가스를 사용할 수 있고, 추가적으로 캐리어 가스로 질소 가스를 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 증착 방법, 증착 시 가스 분위기 등은 다양하게 변형될 수 있다.
본 실시예에서 캡핑막(50)이 실리콘 산화물을 포함하는 경우에는 굴절률이 1.45 내지 1.8일(좀더 구체적으로는, 1.5 내지 1.6) 수 있다. 열적 산화에 의하여 형성되어 실리콘 산화물을 포함하는 캡핑막(50)의 굴절률이 1.4 정도이므로, 본 실시예에 따르면 캡핑막(50)의 굴절률이 열적 산화 등에 의한 캡핑막의 굴절률보다 큰 것을 알 수 있다. 이와 같이 캡핑막(50)의 굴절률이 크다는 것은 캡핑막(50)이 좀더 높은 밀도로 형성되었다는 것을 알 수 있다. 여기서, 공정 조건, 캡핑막(50)의 밀도 등을 좀더 고려하면 캡핑막(50)의 굴절률이 1.5 내지 1.6일 수 있다. 그리고 캡핑막(50)이 실리콘 질화물을 포함하는 경우에는 굴절률이 2.0 내지 2.6일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 캡핑막(50)의 굴절률이 다양한 값을 가질 수 있다.
이때, 캡핑막(50)이 실리콘 산화물로 이루어질 경우(특히, 캡핑막(50)이 실리콘 산화물을 포함하는 단일막으로 이루어지는 경우)에는 추후에 캡핑막을 제거하는 단계(ST50)에서 캡핑막(50)을 제거할 때 캡핑막(50)을 쉽게 제거할 수 있다. 즉, 실리콘 산화물로 이루어진 캡핑막(50)은 희석된 불산(diluted HF)에 의하여 선택적으로 식각되어, 반도체 기판(110)에 손상을 주지 않고 쉽게 제거될 수 있다.
캡핑막(50)을 형성하는 증착 공정의 온도는 600℃ 내지 800℃일 수 있다. 이는 제1 물질과 제2 물질의 화학적 반응이 일어날 수 있도록 하는 온도이나, 본 발명이 이에 한정되는 것은 아니다. 따라서 캡핑막(50)을 형성하는 증착 공정의 온도는 다양하게 변화될 수 있다.
본 실시예에서는 캡핑막(50)이 실리콘 산화물 또는 실리콘 질화물을 포함하는 단일막으로서 균일한 밀도(또는 균일한 굴절률)을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 이와 관련된 다른 실시예들은 도 5 및 도 6을 참조하여 추후에 좀더 상세하게 설명한다.
본 실시예에서는 캡핑막(50)이 제1 및 제2 도전형 영역(20, 30) 중에 보론(B)을 포함하는 도전형 영역 위에 형성될 수 있다. 보론이 원소 기호가 작고 원자량이 작으므로 활성화 열처리하는 단계(ST40)에서 쉽게 외부로 확산될 수 있기 때문에, 이를 방지하기 위함이다. 일 예로, 본 실시예에서는 제1 도전형 영역(20)이 보론을 포함하고, 캡핑막(50)이 제1 도전형 영역(20) 위에 형성되고 제2 도전형 영역(30) 위에는 형성되지 않는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 캡핑막(50)이 제2 도전형 영역(30) 또는 제1 및 제2 도전형 영역(20, 30) 중 인을 포함하는 도전형 영역 위에 형성될 수도 있다. 또는, 캡핑막(50)이 제1 도전형 영역(20) 위 및 제2 도전형 영역(30) 위에 각기 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
이어서, 도 4d에 도시한 바와 같이, 활성화 열처리하는 단계(ST40)에서는 소정의 활성화 열처리 온도에서 제1 도전형 영역(20) 및/또는 제2 도전형 영역(30)에 포함된 도펀트(즉, 제1 도전형 도펀트 및/또는 제2 도전형 도펀트)를 활성화한다. 그러면, 이온 주입에 의하여 형성된 제1 도전형 영역(20) 및/또는 제2 도전형 영역(30)의 특성을 향상할 수 있다. 그리고 반도체 기판(110)의 표면 쪽에 위치하는 도펀트가 내부로 확산하도록 하여 충분한 정션 깊이를 가지도록 할 수 있다.
좀더 구체적으로는, 도펀트의 도핑 후에 격자 위치가 아닌 위치에 위치할 수 있는데, 이 경우에는 도펀트로서의 역할을 효과적으로 수행하기 어렵다. 따라서, 도핑 이후에 활성화 열처리를 하여 도펀트를 격자 위치로 이동시켜 도펀트로서의 역할을 효과적으로 수행하도록 한다.
이때, 본 실시예에서는 활성화 열처리하는 단계(ST40)에서 캡핑막(50)이 존재하여 도펀트가 외부로 확산되는 것을 방지할 수 있다. 특히, 본 실시예에서는 캡핑막(50)이 증착(예를 들어, 플라스마 화학 기상 증착 또는 상압 화학 기상 증착)에 의하여 형성되어 좀더 큰 밀도를 가지므로 도펀트의 외부 확산을 좀더 효율적으로 방지할 수 있다. 또한, 캡핑막(50)에 의하여 도펀트의 내부 확산을 효과적으로 이루어지도록 할 수 있다. 이에 의하여 태양 전지(100)의 효율 및 장기 신뢰성을 향상할 수 있다.
이와 반대로, 도펀트가 외부로 확산되는 경우에는 해당 도펀트가 도핑되면 안 되는 영역으로 이동하여 카운터 도펀트로 작용할 수 있다. 예를 들어, 제1 도전형 도펀트가 외부로 확산된 후에 해당 태양 전지 또는 이에 인접한 태양 전지의 제2 도전형 영역 쪽으로 이동하여 제2 도전형 영역에 도핑되면, 제1 도전형 도펀트가 제2 도전형 영역에서 카운터 도펀트로 작용할 수 있다. 그러면, 제2 도전형 영역이 오염되어 태양 전지의 역전류(reversed current)가 증가하고 션트 저항(Rshunt)가 저하되어, 태양 전지의 장기 신뢰성이 저하될 수 있다.
일 예로, 활성화 열처리는 캡핑막을 형성하는 단계(ST30)에서 캡핑막(50)을 형성한 장비(예를 들어, 증착 장비, 좀더 구체적으로는 플라스마 화학 기상 증착 장비 또는 상압 기상 증착 장비) 내에서 수행될 수 있다. 그러면, 인-시츄(in-situ) 공정에 의하여 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 활성화 열처리는 그 외의 다양한 방법, 장치 등에 의하여 수행될 수 있다.
본 실시예에서는 도전형 영역을 형성하는 단계(ST20)에서 제1 도전형 영역(20) 및 제2 도전형 영역(30)을 모두 형성한 후에 활성화 열처리하는 단계(ST40)를 수행하므로, 동시 활성화(co-activation)에 의하여 제1 및 제2 도전형 영역(20, 30)을 함께 활성화 열처리할 수 있다. 이에 따라 활성화 열처리를 한번만 수행하면 되므로 공정을 단순화할 수 있다. 일 예로, 활성화 열처리 온도가 1000℃ 내지 1100℃일 수 있다. 이는 제1 및 제2 도전형 영역(20, 30)의 제1 및 제2 도전형 도펀트를 활성화하는 데 적합한 온도로 한정된 것이나, 본 발명이 이에 한정되는 것은 아니며 활성화 열처리 온도가 다양한 값을 가질 수 있다.
그리고 제1 및 제2 도전형 영역(20, 30)을 동시 활성화하지 않고, 제1 도전형 영역(20)의 활성화 열처리와 제2 도전형 영역(30)의 활성화 열처리를 별개로 수행할 수도 있다. 그 외의 다양한 변형이 가능하다.
이어서, 도 4e에 도시한 바와 같이, 캡핑막을 제거하는 단계(ST50)에서는 캡핑막(50)을 제거한다. 캡핑막(50)은 다양한 방법으로 제거될 수 잇는데, 본 실시예에서는 일 예로, 희석된 불산을 이용하여 캡핑막(50)을 제거할 수 있다. 그러면, 캡핑막(50)을 선택적으로 식각할 수 있어 단순한 공정에 의하여 안정적으로 캡핑막(50)을 제거할 수 있다.
이어서, 도 4f에 도시한 바와 같이, 절연막을 형성하는 단계(ST60)에서는 반도체 기판(110)의 전면 위(또는 제1 도전형 영역(20)의 위) 및/또는 반도체 기판(110)의 후면 위(또는 제2 도전형 영역(30)의 위)에 절연막을 형성한다.
좀더 구체적으로, 본 실시예에서는 제1 도전형 영역(20) 위에 제1 패시베이션막(22) 및 반사 방지막(24)을 형성하고, 제2 도전형 영역(30) 위에 제2 패시베이션막(32)을 형성한다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 및 제2 패시베이션막(22, 32) 및 반사 방지막(24) 중에 적어도 하나만을 형성할 수도 있다.
제1 패시베이션막(22), 반사 방지막(24) 및/또는 제2 패시베이션막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
이어서, 도 4g에 도시한 바와 같이, 전극을 형성하는 단계(ST70)에서는 제1 및 제2 도전형 영역(20, 30)에 각기 연결되는 제1 및 제2 전극(42, 44)을 형성한다.
일례로, 제1 패시베이션막(22) 및 반사 방지막(24)에 개구부(102)를 형성하고 제2 패시베이션막(32)에 개구부(104)를 형성한 다음, 개구부(102, 104) 내에 도금법, 증착법 등의 다양한 방법으로 도전성 물질을 형성하여 제1 및 제2 전극(42, 44)을 형성할 수 있다.
다른 예로, 제1 및 제2 전극 형성용 페이스트를 제1 패시베이션막(22) 및 반사 방지막(24), 및/또는 제2 패시베이션막(32) 상에 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(42, 44)을 형성하는 것도 가능하다. 이 경우에는 제1 및 제2 전극(42, 44)을 형성할 때(특히, 소성할 때) 개구부(102, 104)가 형성되므로, 별도로 개구부(102, 104)를 형성하는 공정을 추가하지 않아도 된다.
이와 같이 본 실시예에서는 캡핑막(50)을 증착에 의하여 형성한 다음 활성화 열처리를 수행하여 캡핑막(50)을 충분한 밀도 및 두께를 가지도록 형성할 수 있다. 이에 의하여 활성화 열처리 시 발생할 수 있는 도펀트의 외부 확산을 효과적으로 방지할 수 있고, 도펀트의 내부 확산을 촉진할 수 있다. 이에 의하여 제조된 태양 전지(100)의 효율 및 장기 신뢰성을 향상할 수 있다.
상술한 실시예에서는 양면 수광형 태양 전지(100)를 예시로 하여 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 그 외 다양한 구조의 태양 전지(100)에 상술한 제조 방법이 적용될 수 있음은 물론이다.
이하, 도 5 및 도 6을 참조하여 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법 및 이에 의하여 제조된 태양 전지를 상세하게 설명한다. 이하의 실시예들에 따른 태양 전지의 제조 방법은 캡핑막(50)의 구조만이 전술한 실시예와 다르고 다른 부분은 전술한 실시예에서와 동일 또는 유사하다. 따라서, 전술한 실시예와 동일 또는 유사한 부분에 대한 설명은 생략하고, 캡핑막(50)의 구조 및 이의 형성 방법에 대해서만 상세하게 설명한다. 그리고 각 실시예에서 적용될 수 있는 변형예들은 다른 실시예에도 그대로 적용될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법에서 캡핑막을 형성하는 단계를 도시한 단면도이다. 즉, 도 5는 도 4c에 대응하는 캡핑막을 형성하는 단계(ST30)를 도시한 것이다.
도 5를 참조하면, 본 실시예에 따른 태양 전지에서는, 반도체 기판(110)에 인접한 캡핑막(50)의 제1 면(도면의 하면)의 굴절률보다 반도체 기판(110)에 멀리 위치한 캡핑막(50)의 제2 면(도면의 상면)의 굴절률이 더 클 수 있다. 이는 캡핑막(50)의 제1 면보다 제2 면의 밀도를 크게 하여 캡핑막(50)의 제2 면 쪽에서 밀도를 상대적으로 크게 하여 활성화 열처리에서 도펀트의 외부 확산을 좀더 효율적으로 방지하고, 반도체 기판(110)에 인접한 제1 면 쪽에서 밀도를 상대적으로 적게 하여 활성화 열처리 후에 캡핑막(50)을 좀더 쉽게 제거할 수 있다.
일 예로, 캡핑막(50)의 제1 면으로부터 제2 면까지 캡핑막(50)의 굴절률이 점진적으로 커지도록 할 수 있다. 그러면, 캡핑막(50)에 의한 도펀트의 외부 확산 방지 효과를 좀더 향상하고 캡핑막(50)을 좀더 쉽게 제거할 수 있다.
일 예로, 상술한 바와 굴절률을 가지기 위해서는 캡핑막(50)의 제2 물질(예를 들어, 산소 또는 질소)의 함량이 제1 면보다 제2 면에서 작고, 제1 면으로부터 제2 면을 향하면서 점진적으로 작아질 수 있다. 또는, 캡핑막(50)의 제1 물질(예를 들어, 실리콘)의 함량이 제1 면보다 제2 면에서 크고, 제1 면으로부터 제2 면응ㄹ 향하면서 점진적으로 커질 수 있다.
이와 같은 캡핑막(50)은 캡핑막을 형성하는 단계(ST30)에서 공급되는 제1 및/또는 제2 원료 가스의 양을 변화시키는 것에 의하여 쉽게 형성할 수 있다. 예를 들어, 캡핑막(50)이 실리콘 산화물 또는 실리콘 질화물로 이루어지는 경우에는 실리콘을 포함하는 제1 원료 가스의 양을 증가시키거나, 산소 또는 질소를 포함하는 제2 원료 가스의 양을 감소시키거나, 제1 원료 가스에 대한 제2 원료 가스의 양을 감소시키면, 캡핑막(50)의 굴절률이 점진적으로 증가한다. 따라서, 캡핑막을 형성하는 단계(ST30)에서 점진적으로 제1 원료 가스의 양을 증가시키거나, 산소를 포함하는 제2 원료 가스의 양을 감소시키거나, 제1 원료 가스에 대한 제2 원료 가스의 양을 감소시키면, 굴절률이 점진적으로 커지는 캡핑막(50)을 형성할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 방법에 의하여 캡핑막(50)의 굴절률을 조절할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 방법에서 캡핑막을 형성하는 단계를 도시한 단면도이다. 즉, 도 6은 도 4c에 대응하는 캡핑막을 형성하는 단계(ST30)를 도시한 것이다.
상술한 실시예에서는 캡핑막(50)이 단일막으로 구성되는 것을 예시하였다. 이와 달리, 도 6을 참조하면, 본 실시예에서는 캡핑막(50)이 서로 다른 절연 물질로 구성되는 복수의 층(501, 502)을 포함한다. 이와 같이 캡핑막(50)이 서로 다른 절연 물질로 구성되는 복수의 층(501, 502)을 구비하게 되면, 캡핑막(50)에 의한 효과를 좀더 효과적으로 구현할 수 있다.
좀더 구체적으로, 캡핑막(50)은 반도체 기판(110) 위에 위치하며 실리콘 산화물로 구성되는 제1 층(501)과, 제1 층(501) 위에 형성되며 실리콘 질화물로 구성되는 제2 층(502)을 포함할 수 있다. 그러면, 제1 층(501)과 이보다 큰 굴절률을 가지는 제2 층(502)을 적층하는 것에 의하여, 활성화 열처리하는 단계(도 3 및 도 4d의 참조부호 ST40 참조)에서 도펀트의 외부 확산을 좀더 효과적으로 방지하고 도펀트의 내부 확산을 좀더 촉진할 수 있다. 그리고 희석된 불산 등에 의하여 쉽게 제거될 수 있는 실리콘 산화물로 구성된 제1 층(501)이 반도체 기판(110) 또는 도전형 영역(20, 30)에 인접(또는 접촉)하여 형성되므로, 캡핑막을 제거하는 단계(도 3 및 도 4e의 참조부호 ST50)에서 캡핑막(50)을 좀더 쉽게 제거할 수 있다.
제1 층(501)과 제2 층(502)은 동일한 장비(예를 들어, 플라스마 화학 기상 증착 장비) 내에서 연속적인 공정으로 이루어지는 인-시츄 공정에 의하여 제조될 수 있고, 서로 별개의 장비 내에서 별개로 형성될 수도 있다. 그 외의 다양한 변형이 가능하다.
이때, 제1 층(501)의 두께(T1) : 제2 층(502)의 두께(T2)의 비율(T1:T2)이 1:0.5 내지 1:1.5일 수 있다. 이는 제1 층(501) 및 제2 층(502)에 의한 효과를 최대화하기 위한 것이나, 본 발명이 이에 한정되는 것은 아니다. 따라서 상술한 비율(T1:T2)은 다양하게 변화될 수 있다.
이때, 제1 층(501)은 도 1을 참조하여 설명한 바와 같이 내부가 균일한 굴절률을 가질 수도 있고, 도 5를 참조하여 설명한 바와 같이 제1 층(501)의 굴절률이 반도체 기판(110)에 인접한 면보다 제2 층(502)에 인접한 면에서 더 크거나 반도체 기판(110)에 인접한 면에서부터 제2 층(502)에 인접한 면까지 점진적으로 커질 수 있다. 이와 유사하게, 제2 층(502)은 도 1을 참조하여 설명한 바와 같이 내부가 균일한 굴절률을 가질 수도 있고, 도 5를 참조하여 설명한 바와 같이 제2 층(502)의 굴절률이 제1 층(501)에 인접한 면보다 이와 반대되는 면에서 더 크거나 제1 층(501)에 인접한 면에서부터 이와 반대되는 면까지 점진적으로 커질 수 있다. 그 외의 다양한 변형이 가능하다.
그러나 본 발명이 이에 한정되는 것은 아니며, 제1 층(501) 및 제2 층(502) 외에도 별도의 층이 더 구비될 수도 있고, 제1 층(501) 및/또는 제2 층(502)이 복수 횟수로 적층될 수도 있다. 그 외의 다양한 변형이 가능하다.
이하, 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 그러나 아래의 실험예는 본 발명을 예시하는 것에 불과하며 본 발명이 아래 실험예에 한정되는 것은 아니다.
실험예
실리콘 웨이퍼로 이루어진 반도체 기판의 일면에 보론을 이온 주입하여 제1 도전형 영역을 형성하고, 반도체 기판의 타면에 인을 이온 주입하여 제2 도전형 영역을 형성하였다. 상압 화학 기상 증착 장비에서 실란 가스 및 산소 가스를 포함하는 분위기, 600℃의 온도에서 증착을 수행하여 실리콘 산화물로 구성되는 70nm 두께의 캡핑막을 형성하였다. 1000℃의 온도에서 활성화 열처리 한 후에 희석된 불산을 이용하여 캡핑막을 제거하였다.
그리고 제1 패시베이션막, 반사 방지막 및 제2 패시베이션막을 형성한 다음, 제1 및 제2 개구부를 통하여 제1 및 제2 도전형 영역에 각기 연결되는 제1 및 제2 전극을 형성하여 태양 전지를 제조하였다.
비교예
캡핑막을 형성하지 않았다는 점을 제외하고는 실험예와 동일한 방법으로 태양 전지를 제조하였다.
실험예 및 비교예에 따라 태양 전지의 임플라이드 개방 전압(implied Voc)를 측정하여 그 결과를 도 7에 나타내었다.
도 7을 참조하면, 실험예에 따른 태양 전지의 임플라이드 개방 전압이 비교예에 따른 태양 전지의 개방 전압보다 20mV 증가한 것을 알 수 있다. 따라서 본 실시예에 따른 태양 전지의 제조 방법에 의하면 태양 전지의 효율을 향상할 수 있음을 알 수 있다.
본 명세서에서는 제1 및 제2 도전형 영역(20, 30), 제1 및 제2 전극(42, 44) 등의 용어를 사용하였는데, "제1" 및 "제2"의 용어는 단순히 두 개의 대상을 구별하기 위하여 사용되었을 뿐 특정한 대상으로 한정하기 위한 것은 아니다.
예를 들어, 본 명세서에서는 제1 도전형 영역(20)이 에미터 영역을 구성하고, 제2 도전형 영역(30)이 후면 전계 영역을 구성하는 것을 예시하였다. 그러나 제1, 제2 등의 용어는 구별을 위하여 사용한 것에 불과할 뿐이며, 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 도전형 영역에 대한 내용이 후면 전계 영역에 적용되고, 제2 도전형 영역에 대한 내용이 에미터 영역에 적용될 수 있다. 그 외의 다양한 변형이 가능하다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
110: 반도체 기판
10: 베이스 영역
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
50: 캡핑막

Claims (18)

  1. 반도체 기판에 또는 반도체 기판 위에 도전형 영역을 형성하는 단계;
    제1 물질을 포함하는 제1 원료 가스와 상기 제1 물질과 다른 제2 물질을 포함하는 제2 원료 가스를 포함하는 분위기에서 증착을 하여 상기 도전형 영역 위에 상기 제1 물질과 상기 제2 물질을 포함하는 캡핑막을 형성하는 단계;
    상기 도전형 영역을 활성화 열처리하는 단계; 및
    상기 도전형 영역에 연결되는 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  2. 제1항에 있어서,
    상기 캡핑막을 형성하는 단계에서는 상압 화학 기상 증착 또는 플라스마 화학 기상 증착에 의하여 상기 캡핑막을 형성하는 태양 전지의 제조 방법.
  3. 제2항에 있어서,
    상기 캡핑막을 형성하는 단계에서는, 상기 상압 화학 기상 증착에 의하여 상기 캡핑막을 형성하여 상기 캡핑막이 실리콘 산화물을 포함하거나, 상기 플라스마 화학 기상 증착에 의하여 상기 캡핑막을 형성하여 상기 캡핑막이 실리콘 산화물 또는 실리콘 질화물을 포함하는 태양 전지의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 원료 가스가 상기 제1 물질로 실리콘을 포함하고,
    상기 제2 원료 가스가 상기 제2 물질로 산소 또는 질소를 포함하는 태양 전지의 제조 방법.
  5. 제4항에 있어서,
    상기 제1 원료 가스가 실란 가스를 포함하고,
    상기 제2 원료 가스가 산소 가스, 산화 질소 가스 및 암모니아 가스 중 적어도 하나를 포함하는 태양 전지의 제조 방법.
  6. 제1항에 있어서,
    상기 도전형 영역을 형성하는 단계는 이온 주입(ion implantation)에 의하여 수행되는 태양 전지의 제조 방법.
  7. 제1항에 있어서,
    상기 캡핑막이 실리콘 산화물을 포함하고,
    상기 캡핑막의 굴절률이 1.45 내지 1.8인 태양 전지의 제조 방법.
  8. 제1항에 있어서,
    상기 캡핑막이 실리콘 질화물을 포함하고,
    상기 캡핑막의 굴절률이 2.0 내지 2.6인 태양 전지의 제조 방법.
  9. 제1항에 있어서,
    상기 캡핑막의 두께가 5nm 내지 100nm인 태양 전지의 제조 방법.
  10. 제9항에 있어서,
    상기 캡핑막의 두께가 50nm 내지 100nm인 태양 전지의 제조 방법.
  11. 제1항에 있어서,
    상기 도전형 영역을 형성하는 단계에서는, 상기 반도체 기판의 일면 쪽에 위치하며 보론(B)을 포함하는 제1 도전형 영역을 형성하고,
    상기 캡핑막이 상기 제1 도전형 영역 위에 형성되는 태양 전지의 제조 방법.
  12. 제1항에 있어서,
    상기 도전형 영역을 형성하는 단계에서는, 상기 반도체 기판의 일면 쪽에 위치하며 제1 도전형 도펀트를 포함하는 제1 도전형 영역 및 상기 반도체 기판의 타면 쪽에 위치하며 제2 도전형 도펀트를 포함하는 제2 도전형 영역을 형성하고,
    상기 활성화 열처리하는 단계에서 상기 제1 도전형 영역과 상기 제2 도전형 영역을 동시 할성화(co-activation)하는 태양 전지의 제조 방법.
  13. 제1항에 있어서,
    상기 캡핑막에서 상기 반도체 기판에 인접한 제1 면의 굴절률보다 상기 반도체 기판에 멀리 위치한 제2 면의 굴절률이 더 큰 태양 전지의 제조 방법.
  14. 제13항에 있어서,
    상기 캡핑막의 상기 제1 면으로부터 상기 제2 면까지 상기 캡핑막의 굴절률이 점진적으로 커지는 태양 전지의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 원료 가스가 상기 제1 물질로 실리콘을 포함하고,
    상기 제2 원료 가스가 상기 제2 물질로 산소 또는 질소를 포함하고,
    상기 캡핑막을 형성하는 단계에서는 상기 제1 원료 가스의 양을 증가시키거나, 상기 제2 원료 가스의 양을 감소시키거나, 상기 제1 원료 가스에 대한 제2 원료 가스의 양을 감소시키는 태양 전지의 제조 방법.
  16. 제1항에 있어서,
    상기 캡핑막은,
    상기 반도체 기판 위에 위치하며 실리콘 산화물로 구성되는 제1 층; 및
    상기 제1 층 위에 형성되며 실리콘 질화물로 구성되는 제2 층
    을 포함하는 태양 전지의 제조 방법.
  17. 제16항에 있어서,
    상기 제1 층의 두께 : 상기 제2 층의 두께 비율이 1:0.5 내지 1:1.5인 태양 전지의 제조 방법.
  18. 제1항에 있어서,
    상기 활성화 열처리하는 단계와 상기 전극을 형성하는 단계 사이에 상기 캡핑막을 불산으로 제거하는 단계를 더 포함하는 태양 전지의 제조 방법.
KR1020140084672A 2014-07-07 2014-07-07 태양 전지의 제조 방법 KR20160005569A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140084672A KR20160005569A (ko) 2014-07-07 2014-07-07 태양 전지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140084672A KR20160005569A (ko) 2014-07-07 2014-07-07 태양 전지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160005569A true KR20160005569A (ko) 2016-01-15

Family

ID=55173380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140084672A KR20160005569A (ko) 2014-07-07 2014-07-07 태양 전지의 제조 방법

Country Status (1)

Country Link
KR (1) KR20160005569A (ko)

Similar Documents

Publication Publication Date Title
CN109037359B (zh) 太阳能电池
CN115241298B (zh) 太阳能电池及其制备方法、光伏组件
KR101631450B1 (ko) 태양 전지
KR20210082426A (ko) 태양 전지 및 이의 제조 방법
US9166096B2 (en) Method for manufacturing solar cell and dopant layer thereof
KR20140143277A (ko) 태양 전지 및 이의 제조 방법
KR101680036B1 (ko) 태양 전지 및 이의 제조 방법
US9698300B2 (en) Method for manufacturing solar cell
JP6692865B2 (ja) 太陽電池の製造方法
KR20150124292A (ko) 태양 전지 및 이의 제조 방법
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR101740523B1 (ko) 태양 전지 및 그 제조 방법
KR102132740B1 (ko) 태양 전지 및 이의 제조 방법
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR101625876B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR102005444B1 (ko) 태양 전지 및 태양 전지 제조 방법
KR20160097922A (ko) 태양 전지
KR20160063010A (ko) 태양 전지 및 이의 제조 방법
KR101850326B1 (ko) 태양 전지 및 이의 제조 방법
KR20160005569A (ko) 태양 전지의 제조 방법
KR102024084B1 (ko) 태양 전지 및 이의 제조 방법
KR20230160058A (ko) 태양 전지의 제조 방법
CN117178374A (zh) 太阳能电池及其制造方法
KR20160142169A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal