CN117178374A - 太阳能电池及其制造方法 - Google Patents

太阳能电池及其制造方法 Download PDF

Info

Publication number
CN117178374A
CN117178374A CN202280027563.2A CN202280027563A CN117178374A CN 117178374 A CN117178374 A CN 117178374A CN 202280027563 A CN202280027563 A CN 202280027563A CN 117178374 A CN117178374 A CN 117178374A
Authority
CN
China
Prior art keywords
conductive region
semiconductor substrate
solar cell
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280027563.2A
Other languages
English (en)
Inventor
安俊勇
郑营培
郑一炯
金成真
金玉植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingao Solar Co Ltd
Original Assignee
Shangrao Xinyuan Yuedong Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shangrao Xinyuan Yuedong Technology Development Co ltd filed Critical Shangrao Xinyuan Yuedong Technology Development Co ltd
Publication of CN117178374A publication Critical patent/CN117178374A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

根据本发明的实施例的太阳能电池包括位于半导体基板的一面上的隧穿层、位于所述隧穿层上的第一导电区域、在所述第一导电区域上使所述第一导电区域钝化的第一绝缘膜、位于所述半导体基板的另一面处并且由掺杂区域构成的第二导电区域、连接到所述第一导电区域的第一电极、以及连接到所述第二导电区域的第二电极，所述第一导电区域包括与所述第一电极连接的第一部分和所述第一部分以外的第二部分，并且所述第一部分和所述第二部分的厚度彼此不同。因此，为了保持隧穿效果，在包括薄的隧穿层的同时在其上形成厚度可变的导电区域，由此电极下部可存在有厚的导电区域，而除此以外的区域中可存在有薄的导电区域。

Description

太阳能电池及其制造方法
技术领域
本发明涉及太阳能电池及其制造方法，更具体地，涉及包括半导体基板的太阳能电池及其制造方法。
背景技术
最近，随着预计到诸如石油和煤炭的现有能源资源的枯竭，对于替代它们的能源的兴趣正在增加。其中，太阳能电池作为将太阳光能转化为电能的下一代电池而备受关注。
这种太阳能电池可通过根据设计形成多种层和电极来制造。在太阳能电池中，效率可根据多种层和电极的设计而变得不同。为了太阳能电池的商用化，需要最大化太阳能电池的效率并且简化制造方法。
尤其是，提出了为了在半导体基板上实现隧穿效果而形成薄的介电膜，并且在其上形成多晶半导体层以形成导电区域的结构。
作为一实例，在中国专利公开公报第110265494号中作为包括隧穿氧化膜和由N型多晶半导体层构成的背面电场区域的太阳能电池，公开了通过阻挡少数载流子的流入来减少背面中的复合进而提高光电效率的结构。
然而，在具有如上所述的隧穿效果的太阳能电池的情况下，由于以高浓度掺杂的多晶半导体层的厚度，表面上掺杂载流子的浓度变得非常高，由此发生自由载流子吸收(FCA，Free carrier absorption)，从而发生长波长吸收效率显著降低的问题。
现有技术文献
专利文献
中国专利公开公布第110265494号(公开日期：2019年09月20日)
发明内容
技术问题
本发明旨在提供具有优异的效率和可靠性的太阳能电池及其制造方法。尤其是，本发明旨在提供可在保持隧穿效果的同时防止长波长吸收(FCA)的太阳能电池。
此外，本发明提供可通过改变导电区域的厚度来对于因电极形成而导致的导电区域的渗透保持隧穿效果的同时在电极以外的部分中将导电区域形成为薄的来防止长波长吸收的结构。
解决技术问题的手段
根据本发明的实施例的太阳能电池包括位于半导体基板的一面上的隧穿层、位于所述隧穿层上的第一导电区域、在所述第一导电区域上使所述第一导电区域钝化的第一绝缘膜、位于所述半导体基板的另一面处并且由掺杂区域构成的第二导电区域、连接到所述第一导电区域的第一电极、以及连接到所述第二导电区域的第二电极，所述第一导电区域包括与所述第一电极连接的第一部分和所述第一部分以外的第二部分，并且所述第一部分和所述第二部分的厚度彼此不同。
所述第一部分的宽度可大于所述第一电极的宽度。
所述第一部分的厚度可大于所述第二部分的厚度。
所述第一部分的厚度可满足100至200nm。
所述第二部分的厚度可为50nm以下。
所述第一导电区域可布置在所述半导体基板的背面上并且用与所述半导体基板相同的导电类型的掺杂剂掺杂。
所述半导体基板的一面和另一面可形成有凹凸。
还可包括位于所述第二导电区域上的第二绝缘膜。
另外，本发明的另一实施例提供太阳能电池的制造方法，所述太阳能电池的制造方法包括：分别在半导体基板的一面和另一面上形成隧穿层的步骤；在所述半导体基板的一面的所述隧穿层上形成本征半导体层，并且掺杂第一导电类型掺杂剂以形成第一导电区域的步骤；选择性地部分蚀刻所述第一导电区域的第一部分以外的第二部分以形成端差的步骤；在所述半导体基板的另一侧处掺杂第二导电类型掺杂剂以形成由掺杂区域构成的第二导电区域的步骤；形成覆盖所述第一导电区域的第一绝缘膜的步骤；以及形成包括连接到所述第一导电区域的所述第一部分的第一电极和连接到所述第二导电区域的第二电极的电极的步骤。
在所述第一导电区域中形成端差的步骤可包括：在所述第一部分上形成掩模层的步骤；用蚀刻液将所述第一导电区域的暴露的所述第二部分去除至仅剩预定厚度的步骤；以及去除所述掩模层的步骤。
在所述第一导电区域中形成端差的步骤可包括向所述第一导电区域的所述第一部分上照射激光以改变结晶结构的步骤；以及将所述第二部分蚀刻至仅剩所述预定厚度的步骤。
在所述第一导电区域中形成端差的步骤可将所述第一导电区域浸没在碱性溶液中以蚀刻为具有端差。
还可包括：在所述半导体基板的两面上形成凹凸的步骤。
所述第一部分的宽度可形成为大于所述第一电极的宽度。
形成所述第一电极的步骤可包括：在所述第一部分上的所述第一绝缘膜上涂覆金属膏的步骤；以及使所述金属膏烧穿以使其形成为贯穿所述第一绝缘膜并且与所述第一部分相接的步骤。
发明效果
根据本实施例，提供具有优异的效率和可靠性的太阳能电池。
即，为了保持隧穿效果，在包括薄的隧穿层的同时在其上形成厚度可变的导电区域，由此电极下部可存在有厚的导电区域，而除此以外的区域中可存在有薄的导电区域。
因此，通过在电极下部保护隧穿层免受因电极的烧结而导致的下部膜渗透的影响，从而可拥有可照原样地保持隧穿效果的结构稳定性和复合稳定性。
此外，通过在电极下部以外的区域中也全面地布置薄的厚度的导电区域，载流子的表面电阻显著降低从而提高光电效率，并且对于宽的区域不形成厚的导电区域，从而防止因自由载流子而导致的长波长吸收，进而可最小化光学损失。
因此，发生开路电压和短路电流变大的效果从而提高光电效率。
附图说明
图1是示出根据本发明的实施例的太阳能电池的剖面图。
图2是图1中所示的太阳能电池的第二电极层的平面图。
图3是示出根据本发明的一变形例的太阳能电池的剖面图。
图4a至图4j是示出根据本发明的一实施例的太阳能电池的制造方法的剖面图。
图5是示出根据本发明的一变形例的太阳能电池的制造方法的一工艺的剖面图。
图6a和图6b是示出根据本发明的电极下部的效果的剖面图。
图7a和图7b是对于导电区域表面中的长波长吸收的图表和示出根据导电区域的厚度的表面电阻的图表。
附图标记说明
100：太阳能电池
20：第一导电区域
30：第二导电区域
22：隧穿层
42：第一电极
44：第二电极
具体实施方式
以下，将参照附图对本发明的实施例进行详细说明。然而，本发明不限定于这种实施例，并且可变形为多种形态。
为了明确且简略地说明本发明，在附图中与说明无关的部分的图示被省略，并且在整个说明书中，对于相同或极其相似的部分，使用相同的附图标记。此外，为了使说明更加明确，在附图中厚度、宽度等被放大或缩小示出，并且本发明的厚度、宽度等不限定于图中所示。
此外，在整个说明书中，当某一部分被称为“包括”其它部分时，除非另有特别相反的记载，否则并不排除其它部分，而是还可包括其它部分。此外，当层、膜、区域、板等的部分在其它部分“上”时，这不仅包括“直接”在其它部分“上”的情况，而且还包括其中间定位有其它部分的情况。当层、膜、区域、板等的部分被称为“直接”在其它部分“上”时，则意味着中间不定位有其它部分。此外，“第一”或“第二”的表述仅使用于彼此之间的区分，并且本发明不限定于此。
以下，参照附图对根据本发明的太阳能电池及其制造方法进行详细说明。
图1是示出根据本发明的一实施例的太阳能电池的剖面图，并且图2是图1中所示的太阳能电池的示意性背面平面图。
参照图1，太阳能电池100可包括半导体基板110、位于半导体基板110的一面处并且具有第一导电类型的第一导电区域20、以及位于半导体基板110的另一面处并且具有第二导电类型的第二导电区域30。电极42、44包括连接到第一导电区域20的第一电极42和连接到第二导电区域30的第二电极44。此外，太阳能电池100还可包括诸如第一钝化膜24、第二钝化膜34、第一防反射膜26和第二防反射膜36的绝缘膜。将对其进行详细说明。
半导体基板110可由包含单一半导体物质(作为一实例，第四族元素)的结晶半导体构成。作为一实例，半导体基板110可由单晶或多晶半导体(作为一实例，单晶或多晶硅)构成。尤其是，半导体基板110可由单晶半导体(例如，单晶半导体晶圆，更具体地，单晶硅晶圆)构成。当如上所述地半导体基板110由单晶半导体(例如，单晶硅)构成时，太阳能电池100将基于由因结晶性高而缺陷少的单晶半导体构成的半导体基板110。由此，太阳能电池100可具有优异的电特性。
半导体基板110的正面和/或背面可被纹理化(texturing)而具有凹凸。作为一实例，凹凸的外面可具有由半导体基板110的(111)面构成并且具有不规则大小的金字塔形状。当通过纹理化而在半导体基板110的正面等上形成凹凸而使正面的表面粗糙度增加时，可降低通过半导体基板110的正面等入射的光的反射率。因此，可使到达至通过基础区域10和第一导电区域20或第二导电区域30形成的pn结的光量增加，从而可最小化光损失。在本实施例中示例出了通过将凹凸形成在半导体基板110的正面和背面上来有效地防止入射到两面的光的反射。
然而，本发明不限定于此。因此，如图3中所示，也可仅在半导体基板110的正面上形成有凹凸，而在半导体基板110的背面上不形成有凹凸。据此，将形成有隧穿层22的半导体基板110的背面形成为具有比正面小的表面粗糙度，由此可更加稳定且均匀地形成隧穿层22。或者，半导体基板110的正面和背面上不形成凹凸等的多种变形是可能的。
再次参照图1，在本实施例中，半导体基板110包括以低掺杂浓度掺杂第一导电类型掺杂剂或第二导电类型掺杂剂而具有第一导电类型或第二导电类型的基础区域10。此时，半导体基板110的基础区域10可具有比具有与其相同的导电类型的第一导电区域20和第二导电区域30中的一个更低的掺杂浓度、更高的电阻或更低的载流子浓度。
半导体基板110的一面(作为一实例，背面)上可定位有具有第一导电类型的第一导电区域20。作为一实例，半导体基板110上可形成有隧穿层22，并且隧穿层22上可形成有第一导电区域20。
作为一实例，隧穿层22接触并形成在半导体基板110的背面上，从而可简化结构并且提高隧穿效果。此时，隧穿层22可整体地形成在半导体基板110的背面中。此处，整体地形成是指不仅包括没有空隙地全部形成的情况，而且包括部分区域不可避免地未被形成的情况。据此，不需要额外的图案化工艺，从而可容易形成隧穿层22。然而，本发明不限定于此。
隧穿层22可对电子和空穴作用为一种势垒(barrier)，从而不使少数载流子(minority carrier)通过，并且在蓄积在与隧穿层22相邻的部分中之后仅使具有预定以上的能量的多数载流子(majority carrier)通过隧穿层22。此时，具有预定以上的能量的多数载流子可因隧穿效应而容易通过隧穿层22。此外，隧穿层22可执行作为防止第一导电区域20的掺杂剂扩散到半导体衬底110的扩散势垒的作用。这种隧穿层22可包括可使多数载流子隧穿的多种物质，而作为一实例，可包含氧化物、氮化物、半导体、导电高分子等。尤其是，隧穿层22可由包含硅氧化物的硅氧化物层构成。这是因为硅氧化物层为钝化特性优秀并且载流子容易隧穿的膜。
隧穿层22的厚度可小于第一钝化膜24和第二钝化膜34、第一导电区域20或第二导电区域30的厚度以便能够充分实现隧穿效应。作为一实例，隧穿层22的厚度可为2nm以下，并且作为一实例，可为0.1nm至1.5nm(更具体地，0.5nm至1.5nm)。当隧穿层22的厚度超过2nm时，无法顺利发生隧穿，因此太阳能电池100的效率可能降低，并且当隧穿层22的厚度不足0.1nm时，可能难以形成期望品质的隧穿层22。为了充分的隧穿效应，隧穿层22的厚度可为0.1nm至1.5nm(更具体地，0.5nm至1.5nm)。然而，本发明不限定于此，并且隧穿层22的厚度可具有多种值。
第一导电区域20可为包含第一导电类型掺杂剂而具有第一导电类型的区域。作为一实例，第一导电区域20可接触并且形成在隧穿层22上，从而简化太阳能电池100的结构并且最大化隧穿层22的隧穿效应。然而，本发明不限定于此。
第一导电区域20可包括与半导体衬底110相同的半导体物质(更具体地，单一半导体物质，作为一实例，硅)。然后，第二导电区域30可具有与半导体衬底110相似的特性，从而最小化在包含彼此不同的半导体物质的情况下可能发生的特性差异。然而，由于第一导电区域20在半导体衬底110上与半导体衬底110单独形成，因此第一导电区域20可具有与半导体衬底110不同的结晶结构以便能够容易形成在半导体衬底110上。
例如，第一导电区域20可通过在可通过沉积等的多种方法容易制造的非晶半导体、微晶半导体或多晶半导体(作为一实例，非晶硅、微晶硅或多晶硅)等上掺杂第一导电类型掺杂剂来形成。尤其是，第一导电区域20可包括多晶半导体(作为一实例，多晶硅)。然后，由于具有优秀的电导率，因此可使载流子的移动顺畅，并且可引导在由氧化物等构成的隧穿层22中顺畅地发生载流子的隧穿。
在本实施例中，通过将第一导电区域20与半导体衬底110独立地形成，从而可减少在半导体衬底110内部形成掺杂区域时可能发生的缺陷或开路电压低下的问题。由此，可提高太阳能电池100的开路电压。
如图1所示，如上所述的第一导电区域20可对于半导体基板10的背面整体全面地形成。此时，第一导电区域20由位于形成有稍后将说明的第一电极42的电极区域下部处的第一部分23和作为第一部分23以外的部分的第二部分21形成。
所述第一部分23可以沿所述电极42的形状具有预定宽度w1的条型(bar type)横跨半导体基板10来形成，并且第一部分23与相邻的第一部分23之间可形成有第二部分21。
所述第一部分23以具有第一宽度w1的条型形成在电极区域中，并且第一宽度w1具有比作为其上的第一电极42的宽度的第二宽度w2更大的值。作为一实例，第一宽度w1的第一部分23形成为向第二宽度w2的两侧具有5至100μm的空间。因此，当第一电极42的第二宽度w2为80至l20μm时，第一部分23的第一宽度w1可为100至320μm。即，由于第一电极42布置在第一部分23上，因此可形成为具有余量以用于对齐。
第一导电区域20的所述第一部分23和所述第二部分21通过相同的物质和相同的工艺形成，但是其厚度彼此不同。
因此，第一导电区域20由对于半导体基板10整体具有彼此不同的厚度的多个部分形成。占据半导体基板10的背面大部分，作为一实例，占据90％以上的面积的第二部分21具有第二厚度d2。
第二厚度d2为50nm以下，优选地，可薄薄地形成为具有30nm以下的厚度，并且第二部分21构成第一导电区域20的大部分的面积并且在表面上以非常少的数量残留有自由载流子。
在用高浓度的第一导电类型载流子掺杂的第一导电区域20形成得非常厚的情况下，半导体基板10的背面整体上残留有非常多的自由载流子。
当在半导体基板10的背面上形成厚的第一导电区域20时，如上所述的自由载流子吸收长波长(尤其是，900至1200nm的长波长)的光，由于长波长的吸收，光电效率显著降低。
为了防止如上所述的现象，占据半导体基板10的大部分的第二部分21的厚度形成为满足第二厚度d1，即，50nm以下。
此时，对于电极区域(即，第一部分23)，形成为满足比第二厚度d2厚的第一厚度d1。
第一厚度d1(从隧穿层22的上部至第一电极42的下部的距离)可满足100至200nm，并且优选地，可满足150至200nm。
如上所述，使第一部分23和第二部分21形成为具有2倍至8倍的厚度差以构成端差，从而具有按照各个区域所要求的特性。
即，与第一电极42进行欧姆接触的第一部分23可在第一部分23中防止在第一电极42的烧成时因金属的渗透而导致金属成分渗透至下部的隧穿层22，从而保持隧穿效果。
此外，在不与第一电极42接触的第二部分21中以大面积形成以在降低表面电阻的同时保持薄的厚度，从而可消除过度分布的自由载流子以阻断长波长吸收。因此，具有可同时防止因隧穿效果而导致的复合损失和根据长波长吸收的光电效率降低的效果。
此外，具有随着表面电阻降低，开路电压变高，并且短路电流也变高的效果。
与如上所述地呈端差的第一导电区域20不同，具有第二导电类型的第二导电区域30可平坦地形成在半导体基板110的另一面(作为一实例，正面)处。作为一实例，在本实施例中，第二导电区域30可由在半导体衬底110的一部分上掺杂第二导电类型掺杂剂而形成的掺杂区域构成。然后，基础区域10和第二导电区域30可包含与半导体衬底110相同的结晶结构和半导体物质，而导电类型可彼此不同，或者掺杂浓度可彼此不同。具体地，在基础区域10具有第一导电类型的情况下，基础区域10和第二导电区域30的导电类型彼此不同，并且在基础区域10具有第二导电类型的情况下，第二导电区域30的掺杂浓度高于基础区域10的掺杂浓度。
当基础区域10具有第一导电类型时，具有第一导电类型的第一导电区域20构成形成在具有与半导体衬底110相同的导电类型的同时具有比半导体衬底110更高的掺杂浓度的背面电场(back surface field，BSF)的背面电场区域，并且具有第二导电类型的第二导电区域30构成具有与基础区域10不同的导电类型而与基础区域10形成pn结的发射区域。然后，构成发射区域的第二导电区域30位于半导体衬底110的正面处，因此可最小化与pn结接合的光的路径。
然而，本发明不限定于此。作为另一实例，当基础区域10具有第二导电类型时，第一导电区域20构成发射区域，并且第二导电区域30构成形成在具有与半导体基板110相同的导电类型的同时具有比半导体基板110更高的掺杂浓度的正面电场(front surfacefield，FSF)的正面电场区域。
使用作为第一导电类型掺杂剂或第二导电类型掺杂剂的p型掺杂剂可列举出硼(B)、铝(Al)、镓(Ga)、铟(In)等的第三族元素，并且n型掺杂剂可列举出磷(P)、砷(As)、铋(Bi)、锑(Sb)等的第五族元素。然而，本发明不限定于此，并且多种掺杂剂可使用作为第一导电类型掺杂剂或第二导电类型掺杂剂。
此处，在本实施例中，与半导体基板110单独地形成的第一导电区域20位于半导体基板110的背面处，并且构成半导体基板110的一部分的第二导电区域30位于半导体基板110的正面处。当具有与半导体基板110不同的结晶结构的第一导电区域20位于半导体基板110的正面处时，由于第一导电区域20中的光吸收增加以使到达pn结的光量可降低，因此将第一导电区域20定位在半导体基板110的背面处。然而，本发明不限定于此。
除了与第一电极42和第二电极44对应的开口部102、104以外，绝缘膜可整体地形成在第一导电区域20和第二导电区域30上。这种绝缘膜可单独地由不包含掺杂剂的非掺杂绝缘膜构成。
具体地，在第一导电区域20上在除了开口部102以外的部分中可整体地形成(作为一实例，接触)有第一绝缘膜，并且在第二导电区域30上在除了开口部104以外的部分中可整体地形成(作为一实例，接触)有第二绝缘膜。在本实施例中示例出了将形成(作为一实例，接触)在第一导电区域20上的第一钝化膜24和第一防反射膜26使用作为第一绝缘膜，并且将形成(作为一实例，接触)在第二导电区域30上的第二钝化膜34和形成(作为一实例，接触)在其上的第二防反射膜36使用作为第二绝缘膜。然而，本发明不限定于此，并且绝缘膜可根据期望的功能而具有多种布置。
钝化膜24、34接触并且形成在导电区域20、30中，从而使存在于导电区域20、30的表面或主体内的缺陷钝化。据此，可去除少数载流子的复合点位来增加太阳能电池100的开路电压Voc。防反射膜36降低入射到半导体基板110的正面的光的反射率。据此，通过降低通过半导体基板110的正面入射的光的反射率，可增加到达至形成在基础区域10与第一导电区域20的界面处的pn结的光量。由此，可增加太阳能电池100的短路电流Isc。如上所述地通过钝化膜24、34和防反射膜26、36增加太阳能电池100的开路电压和短路电流，从而可提高太阳能电池100的效率。
作为一实例，钝化膜24、34或防反射膜26、36可具有选自由硅氮化膜、包含氢的硅氮化膜、硅氧化膜、硅氮氧化膜、铝氧化膜、MgF2、ZnS、TiO2和CeO2构成的集群中的任一种单一膜或者组合有两种以上的膜的多层膜结构。作为一实例，钝化膜24、34可包括在导电区域20、30具有n型的情况下具有固定正电荷的硅氧化膜、硅氮化膜等，并且可包括在具有p型的情况下具有固定负电荷的铝氧化膜等。作为一实例，防反射膜26、36可包含氮化硅。然而，本发明不限定于此，并且钝化膜24、34和防反射膜26、36可包含多种物质。
第一电极42定位(作为一实例，接触)在第一导电区域20上的第一部分23处以电连接到第一导电区域20的第一部分23。第一电极42可通过形成在第一防反射膜26和第一钝化膜24中的开口部102(即，贯穿第一钝化膜24和第一防反射膜26)电连接到第一导电区域20。与此相似地，第二电极44定位(作为一实例，接触)在第二导电区域30上以点连接到第二导电区域30。第二电极44可通过形成在第二钝化膜34和第二防反射膜36中的开口部104(即，贯穿第二钝化膜34和第二防反射膜36)电连接到第一导电区域20。这种第一电极42和第二电极44可包含多种物质(更具体地，金属)并且具有多种形状。对于第一电极42和第二电极44的形状，稍后参照图2进行详细说明。
位于半导体基板110的背面上的隧穿层22和第一导电区域20定位成与半导体基板110的背面的边缘(或者，半导体基板110的侧面)间隔开。由此，隧穿层22和第一导电区域20中的每个的面积可小于半导体基板110的面积。
第一钝化膜24可延伸至半导体基板110的侧面上，但是不限定于此。
参照图2对第一电极42的平面形状进行详细说明。
参照图2，第一电极42可包括在具有预定间距的同时彼此间隔开的多个指状电极42a。虽然在图中示例出了指状电极42a彼此平行并且与半导体基板110的边缘平行，但是本发明不限定于此。此外，第一电极42可包括在与指状电极42a交叉的方向上形成并且连接指状电极42a的汇流条电极42b。这种汇流条电极42b也可仅设置有一个，并且如图2中所示，也可在具有比指状电极42a的间距更大的间距的同时设置为多个。此时，汇流条电极42b的宽度可大于指状电极42a的宽度，但是本发明不限定于此。因此，汇流条电极42b的宽度可与指状电极42a的宽度相同或者具有比其更小的宽度。
在剖面中观察时，第一电极42的指状电极42a和汇流条电极42b均也可形成为贯穿第一防反射膜26和第一钝化膜24。即，开口部102可与第一电极42的指状电极42a和汇流条电极42b所有对应地形成。然而，本发明不限定于此。作为另一实例，第一电极42的指状电极42a可形成为贯穿第一防反射膜26和第一钝化膜24，并且汇流条电极42b可形成在第一防反射膜26和第一钝化膜24上。在这种情况下，开口部102可形成为与指状电极42a对应的形状，并且可不形成在仅定位有汇流条电极42b的部分处。
另外，第二电极44可包括分别与第一电极42的指状电极42a和汇流条电极42b对应的指状电极和汇流条电极。对于第二电极44的指状电极和汇流条电极，可照原样地适用对于第一电极42的指状电极42a和汇流条电极42b的内容。此外，关于第一电极42中第一防反射膜26和第一钝化膜24的内容可照原样地适用于第二电极44中第二钝化膜34和防反射膜36。此时，第一电极42的指状电极42a和汇流条电极42b的宽度、间距等也可与第二电极44的指状电极和汇流条电极的宽度、间距等彼此相同，并且可彼此不同。
然而，本发明不限定于此，并且第一电极42和第二电极44的平面形状也可彼此不同，并且除此以外的多种变形是可能的。
如上所述，在本实施例中，太阳能电池100的第一电极42和第二电极44具有预定图案，由此太阳能电池100具有光可入射到半导体基板110的正面和背面的双面受光型(bi-facial)结构。据此，通过增加在太阳能电池100中使用的光量，可有助于提高太阳能电池100的效率。然而，本发明不限定于此，并且第一电极42具有在半导体基板110的背面处整体地形成的结构也是可能的。除此以外的多种变形是可能的。
如上所述，在根据本发明的实施例的太阳能电池100中，背面的第一导电区域20由具有彼此不同的厚度的第一部分23和第二部分21形成，并且具有更大的厚度的第一部分23布置成与第一电极42对齐。
如上所述，与电极42对齐的导电区域20可形成为厚的，从而保护隧穿层22免受根据电极42的烧成的金属物质的下部渗透的影响，除此以外的第二部分21可形成为薄的，从而防止根据FCA(自由载流子光吸收)的长波长光吸收，并且表面电阻可形成为小的，从而可使开路电压和短路电流变大。
参照图4a至图4j对这种太阳能电池100的制造方法进行详细说明。对于已说明的内容，将省略详细说明，并且仅对未说明的内容进行详细说明。
图4a至图4j是示出根据本发明的一实施例的太阳能电池的制造方法的剖面图。
如图4a中所示，在半导体基板110的正面和背面上执行纹理化工艺以形成凹凸。可将湿法或干法纹理化使用为半导体基板110的纹理化。湿法纹理化可通过将半导体基板110浸没在纹理化溶液中来执行，并且具有工艺时间短的优点。干法纹理化利用金刚钻或激光等来切割半导体基板110的表面，其可均匀地形成凹凸，而相反，工艺时间长并且在半导体基板110中可发生损伤。此外，也可通过反应性离子蚀刻(RIE)等对半导体基板110进行纹理化。如上所述，在本发明中，可通过多种方法对半导体基板110进行纹理化。
为了简略的图示，在图中示出了在半导体基板110的侧面上未设置有通过纹理化的凹凸。此外，由于半导体基板110的厚度非常小，因此也可能难以明确地识别到通过纹理化的凹凸。然而，本发明不限定于此。半导体基板110的侧面上也可设置有通过纹理化的凹凸。此外，半导体基板110的纹理化也可在之后的工艺中执行。
如图4b中所示，在半导体基板110的两面中的每个上整体地形成隧穿层22。此时，隧穿层22也可整体地形成在半导体基板110的侧面上。
此处，作为一实例，隧穿层22可通过热氧化、化学氧化、沉积(作为一实例，常压化学气相沉积法(APCVD)、低压化学气相沉积法(LPCVD))等来形成。附加地，在以薄的厚度形成隧穿层22之后，通过炉(furnace)内的后续热处理等，隧穿层22的厚度或密度也可增加。然而，本发明不限定于此，并且可通过多种方法形成隧穿层22。此处，隧穿层22可由硅氧化物层构成。
作为一实例，在本实施例中，隧穿层22可在低于常温的温度和低于常压的压力下在包含原料气体的气体气氛中形成。在本实施例中，原料气体可包含氧气体，并且可使隧穿层22由氧化物层构成。更具体地，在高温下隧穿层22可由氧与半导体基板110的半导体物质(例如，硅)反应而形成的热氧化物(thermal oxide material)(例如，热硅氧化物)层构成。
此时，在本实施例中，原料气体不包含构成隧穿层22的所有原料物质，并且仅包含构成隧穿层22的氧化物中的氧气体，而不包含其他原料物质。例如，当隧穿层22包含硅氧化物时，作为原料材料仅设置有氧气体，而不包括包含作为其它原料物质的硅的气体。由此，氧气体的氧扩散到半导体基板110的内部以通过与半导体物质反应的热氧化工艺来形成隧穿层22。与此不同地，在沉积工艺等中作为原料气体一同供给包含氧的氧气体以及包含硅的硅烷(SiH4)气体。然后，从氧气体分离的氧和从硅烷气体分离的硅通过热分解而进行化学反应，从而形成硅氧化物。当形成隧穿层22时，除了作为原料气体的氧气体以外，气体气氛也可包含多种气体。
此外，使形成隧穿层22时的压力变得低于常压，即使通过根据相对高的温度(作为一实例，600℃以上)的热氧化工艺形成隧穿层22，也可通过低压力来使隧穿层22生长速度保持为低的。据此，可大幅减小隧穿层22的厚度。作为一实例，在形成隧穿层22时将温度设为600℃至800℃并且将压力设为600托(Torr)以下，从而可有效地去除隧穿层22的厚度。
如上所述，在本实施例中，当形成隧穿层22时，由于需要一同控制温度和压力，因此在压力不可调节的传统的炉(furnace)中可无法形成本实施例的隧穿层22，并且在可调节温度和压力两者的设备内需要形成隧穿层22。由此，在本实施例中，隧穿层22可在沉积设备等的内部通过热氧化工艺来形成。此时，由于需要实现低的压力，因此隧穿层22可在低压化学气相沉积设备(low pressure chemical vapor deposition apparatus)内形成。
由于形成在隧穿层22上的半导体层通过沉积设备来形成，因此在沉积设备中形成隧穿层22时，可通过在相同的沉积设备(更具体地，低压化学气相沉积设备)内连续地执行的原位(in-situ)工艺来形成隧穿层22和本征半导体层200。如上所述，当通过原位工艺形成隧穿层22和本征半导体层200时，可大幅简化制造工艺，从而可大幅削减制造成本、制造时间等。
沉积设备内的温度可通过长时间加热或冷却来调节，并且在使温度稳定时需要消耗许多时间，而相反气体气氛和压力可根据供给到沉积设备内的气体的种类、量等来调节。因此，气体气氛和压力可比温度容易控制。
考虑到此，在本实施例中，隧穿层22的形成温度与本征半导体层200的沉积工艺的温度差可在200℃以内(即，0℃至200℃)。更具体地，隧穿层22的形成温度与本征半导体层200的沉积工艺的温度差可在100℃以内(即，0℃至100℃)。这是因为由于在低压下形成隧穿层22，因此可相对提高隧穿层22的形成温度，从而可减小与本征半导体层200的沉积工艺的温度差。如上所述，可保持相对难以调节的温度而没有太大的变化，由此可进一步提高连续地形成隧穿层22和本征半导体层200原位工艺的效率。相反，本征半导体层200的沉积工艺的气体气氛可与隧穿层22的形成时的气体气氛不同，并且本征半导体层200的沉积工艺的压力可与隧穿层22的形成时的压力相同或与其不同。对此，稍后在说明本征半导体层200的沉积工艺时进行更加详细的说明。
如图4c中所示，在半导体基板110的两侧中的每个中在隧穿层22上整体地形成本征半导体层200。此时，本征半导体层200也可整体地形成在位于半导体基板110的侧面上的隧穿层22上。如上所述，当本征半导体层200位于两面上时，可有效地防止在掺杂第一导电区域20的工艺中半导体基板110的正面的掺杂、损伤等。
在本实施例中，本征半导体层200可通过化学气相沉积来形成，并且更具体地，可通过低压化学气相沉积来形成。由此，如上所述，本征半导体层200和隧穿层22可通过原位工艺来形成。然而，本发明不限定于此，并且隧穿层22和本征半导体层200上也可不适用原位工艺。
在本征半导体层200的沉积工艺中使用的气体可包括包含构成本征半导体层200的半导体物质的气体(例如，硅烷气体)。在本实施例中，由于沉积本征半导体层200以便具有本征，因此气体气氛可仅由包含半导体物质的气体构成。据此，可简化供给气体，并且可提高形成的本征半导体层200的纯度。然而，本发明不限定于此，并且可促进本征半导体层200的沉积工艺，或者可使用用于提高本征半导体层200的特性的额外的气体等。此外，在本征半导体层200的沉积工艺中，除了包含半导体物质的气体以外，还可一同注入氧化氮(N2O)气体和/或氧(O2)气体以调节晶粒大小、结晶性等。
本征半导体层200的沉积温度可与隧穿层22的形成时的温度相同或小于其。尤其是，当本征半导体层200的沉积温度小于隧穿层22的形成时的温度时，可使直接参与光电转换的本征半导体层200的特性变得均匀。或者，本征半导体层200的沉积温度可为500℃至700℃。其限定为适合于沉积具有与半导体基板110不同的结晶结构的本征半导体层200的温度。如上所述，由于隧穿层22的温度与本征半导体层200的沉积温度相同或相似，因此不需要用于调节温度的时间、用于使温度稳定化的时间等，由此可简化工艺。
此外，本征半导体层200的沉积压力可为低于常压的压力，作为一实例，可为600托(Torr)以下(作为一实例，1托(Torr)至600托(Torr))。将沉积压力保持为不足1托(Torr)可存在有工艺上的极限，并且本征半导体层200的工艺时间大幅变长，由此可难以适用于实际量产。当沉积压力超过600托(Torr)时，本征半导体层200的均匀度可降低。或者，本征半导体层200的沉积压力可与隧穿层22的形成时的压力相同或小于其。尤其是，当本征半导体层200的沉积压力小于隧穿层22的形成时的压力时，可使直接参与光电转换的本征半导体层200的特性变得均匀。
将对其进行更加详细的说明。通过对包含半导体物质(例如，硅)的气体进行热分解来使半导体物质沉积到隧穿层22上，本征半导体层200被形成。然而，当为了增加沉积速度而增加温度和/或压力时，在本征半导体层200内部结晶性的离散变大。由于本征半导体层200的结晶性参与到载流子的移动速度等，因此当本征半导体层200的结晶性的离散变大时，本征半导体层200的特性可变得不均匀。相反，隧穿层22形成为非常薄的厚度，并且结晶性对隧穿层22的特性不产生大的影响。考虑到此，尽管本征半导体层200需要形成为比隧穿层22厚的厚度，需要将本征半导体层200的沉积温度和/或压力设为比在隧穿层22的形成时的压力低，从而提高本征半导体层200的特性。
然而，本发明不限定于此，并且本征半导体层200的气体气氛、温度、压力等可进行多种变化。
如上所述，本征半导体层200可通过变更在隧穿层22的形成之后供给的气体的种类并且调节供给的气体的量来形成。例如，在完成隧穿层22的形成之后，在通过抽吸(pumping)和吹扫(purge)来去除在隧穿层22的形成时使用过的气体(例如，氧气体、氮气体、氯气体等)之后，可通过注入用于形成本征半导体层200的气体(例如，包含半导体物质的气体等)来形成本征半导体层200。
由此，可简化隧穿层22和本征半导体层200的形成工艺。此外，如传统地，当在形成隧穿层之后将形成有隧穿层的半导体基板取出到设备外部时，存在着隧穿层被杂质污染或者隧穿层的厚度因附加氧化而变厚的问题。在本实施例中，由于在形成隧穿层22的设备内连续地形成本征半导体层200，因此隧穿层22在形成本征半导体层200之前不暴露到外部。因此，可防止因隧穿层22在形成本征半导体层200之前暴露到外部而可能发生的问题。
作为参考，在使用等离子体化学气相沉积(PECVD)的情况下，为了在形成本征半导体层200之后具有多晶结构，应执行额外的结晶化退火工艺。由此，结构可变得复杂，并且性能也可降低。此外，等离子体化学气相沉积可难以通过单面工艺在半导体基板110的两侧中的每个上整体地形成本征半导体层200。
接着，如图4d中所示，至少用第一导电类型掺杂剂掺杂位于半导体基板110的背面处的本征半导体层200以形成第一导电区域20a。此时，在本实施例中，可通过热扩散法来掺杂第一导电类型掺杂剂。这是因为热扩散法可在最小化隧穿层22的特性降低的同时进行掺杂。相反，离子注入法等可因在离子注入之后在高温下构成的活性化热处理而使隧穿层22的特性降低。
作为一实例，如图4d中所示，通过在包含第一导电类型掺杂剂的气体气氛中进行热处理，可整体地形成第一导电区域20a。在第一导电区域20a具有n型的情况下，可在包含POCl3的气体气氛中进行热处理。或者，在第一导电区域20a具有p型的情况下，可在包含BBr3的气体气氛中进行热处理。
如上所述，可简化使用包含第一导电类型掺杂剂的气体来形成第一导电区域20a的工艺。然而，通过这种工艺，不仅在半导体基板110的背面处构成掺杂，而且在半导体基板110的正面和侧面处也构成掺杂。在本实施例中，由于半导体基板110的正面和侧面处存在有待通过后续工艺去除的本征半导体层200的部分，因此可从源头上防止半导体基板110的正面和侧面被第一导电类型掺杂剂不必要地掺杂。如上所述地形成的第一导电区域20a具有第三厚度d3。第三厚度d3可具有与第一厚度d1相同或比其大的值。
接着，如图4e中所示，将形成在位于半导体基板110的背面处的第一导电区域20a以外的区域中的本征半导体层200全部去除以在半导体基板110的正面暴露凹凸部10a。如上所述的半导体基板110的正面暴露可通过蚀刻，作为意识里，通过反应性离子蚀刻(RIE：Reactive Ion Etch)等执行，但是不限定于此。
如图4e所示，当凹凸部10a暴露在基板10的正面时，形成用于在背面的本征半导体层200上形成第一导电区域20a的端差结构的掩模层300。
所述掩模层300可形成在图1的第一导电区域20中待形成第一部分23的区域上。掩模层300可包含在去除包含半导体物质的第一导电区域20a的工艺中未被去除的物质。例如，在去除第一导电区域20a的工艺中使用的蚀刻溶液中未被蚀刻的掩模层300可包含氧化物、氮化物、树脂等。作为一实例，掩模层300由氮化硅层构成，从而可通过简单的工艺形成掩模层300。
接着，如图4f中所示，仅将未被掩模层300覆盖的第一导电区域20的第二部分21蚀刻到预定深度以在第一导电区域20中形成具有第一厚度d1的第一部分23和具有第二厚度d2的第二部分21。
如上所述，第一导电区域20由具有彼此不同的厚度的第一部分23和第二部分21形成以构成端差。
作为一实例，如上所述的端差可通过利用碱溶液(作为一实例，KOH溶液)的湿法蚀刻来形成。根据湿法蚀刻，可通过简单且容易的工艺去除位于半导体基板110的掩模层300以外的区域中的第一导电区域20。可通过碱溶液选择性地容易将第一导电区域20去除至预定深度。然而，本发明不限定于此。第一导电区域20的一部分可通过反应性离子蚀刻、干法蚀刻等的多种方法来去除。
此时，如图5所示，不单独形成掩模层300，通过激光沿待形成第一导电区域20的第一部分23的区域形成结晶化，从而可起到如掩模层的功能。
随着通过如上所述的激光图案化25根据激光照射来结晶化第一导电区域的第一部分23，对于碱溶液的浸没具有选择性的反应性。因此，经激光照射的第一部分23不被蚀刻，并且仅除此以外的第二部分21被选择性地蚀刻，从而可构成如图4f所示的端差。
再次参照图4g，可在形成第一导电区域20的端差之后去除掩模层300。掩模层300可根据物质通过多种方法来去除。作为一实例，当掩模层300包含氧化物、氮化物等时，可通过使用稀释的氟酸的工艺来去除。掩模层300也可通过额外的工艺来去除，并且也可通过包括包含稀释的氟酸的溶液的洗涤工艺自然地去除。然而，本发明不限定于此，并且掩模层300的去除方法可使用已知的多种方法。
接着，如图4h中所示，在半导体基板110的正面处形成第二导电区域30。第二导电区域30可由通过将第二导电类型掺杂剂掺杂到半导体基板110而构成半导体基板110的一部分的掺杂区域构成。
第二导电区域30可通过已知的多种方法来形成。例如，第二导电区域30可通过热扩散法来形成。这是因为热扩散法可在最小化隧穿层22的特性降低的同时进行掺杂。相反，离子注入法等可因在离子注入之后在高温下构成的活性化热处理而使隧穿层22的特性降低。
作为一实例，可在半导体基板110的侧面和背面上形成覆盖膜(未示出)，并且在包含第二导电类型掺杂剂的气体气氛中通过热处理而在半导体基板110的正面上形成第二导电区域30。在第二导电区域30具有p型的情况下，可在包含BBr3的气体气氛中进行热处理。或者，在第二导电区域30具有n型的情况下，可在包含POCl3的气体气氛中进行热处理。可在形成第二导电区域30之后去除覆盖膜。覆盖膜可使用可阻挡第二导电类型掺杂剂的掺杂的多种膜，并且可通过根据物质的去除方法来去除。
作为另一实例，可在半导体基板110的正面上形成包含第二导电类型掺杂剂的第二掺杂层(未示出)，并且可通过热处理使包含在第二掺杂层内的第二导电类型掺杂剂扩散到半导体基板110的内部来形成第二导电区域30。作为一实例，第二掺杂层可包括硼硅酸盐玻璃(boron silicate glass，BSG)、磷硅酸盐玻璃(phosphorus silicate glass，PSG)等。这种第二掺杂层可通过沉积等容易形成。作为一实例，第二掺杂层可通过常压化学气相沉积等来形成，并且不形成在半导体基板110的背面上。
当执行如上所述的热处理时，第一导电区域20的第一导电类型掺杂剂也可在第一导电区域20中附加地活性化。
接着，如图4i中所示，在半导体基板110的正面和背面上形成绝缘膜。例如，在半导体基板110的正面和背面上分别形成第一钝化膜24和第二钝化膜34以及第一防反射膜26和第二防反射膜36。此时，半导体基板110的侧面上也可一同形成绝缘层(即，第二钝化膜34和第二防反射膜36)。例如，位于半导体基板110的正面处的绝缘膜中的至少一部分(作为一实例，第二钝化膜34)可接触到第二导电区域30。
第二钝化膜34或第二防反射膜36可通过诸如真空沉积法、化学气相沉积法、旋涂、丝网印刷或喷涂等的多种方法来形成。此时，当在第二钝化膜34或第二防反射膜36的形成时使用诸如等离子体诱导化学气相沉积(PECVD)的单面沉积时，可仅在正面和/或侧面上形成第二钝化膜34或第二防反射膜36。因此，也无需设置用于第二钝化膜34或第二防反射膜36的单独的图案化工艺。
接着，在半导体基板10的背面处形成第一导电区域20以及在半导体基板110的背面处形成第一钝化膜24和第一防反射膜26。
更具体地，第一钝化膜24可形成在第一导电区域20的上，即，沿着第一部分23和第二部分21的端差形成在半导体基板110的背面整体上。
作为一实例，第一钝化膜24可通过诸如真空沉积法、化学气相沉积法、旋涂、丝网印刷或喷涂等的多种方法来形成。此时，当在第一钝化膜24或第一防反射膜26的形成时使用诸如等离子体诱导化学气相沉积(PECVD)的单面沉积时，可仅在背面和/或侧面上形成第一钝化膜24。因此，也无需设置用于第一钝化膜24的单独的图案化工艺。
在本实施例中示例出了在首先形成覆盖半导体基板10的正面处的绝缘膜之后，形成覆盖半导体基板10的背面处的绝缘膜。然而，本发明不限定于此。即，第一钝化膜24和第二钝化膜34同时形成在正面和背面上，并且分别形成第一防反射膜34和第二防反射膜36也是可能的。在如上所述的情况下，第一钝化膜24和第二钝化膜34可通过原子层沉积(ALD：Atomic Layer Deposition)方式形成，并且第一防反射膜34和第二防反射膜36可通过等离子体离子沉积形成。
接着，如图4j中所示，形成分别连接到第一导电区域20和第二导电区域30的第一电极42和第二电极44。
作为一实例，在通过丝网印刷等将用于形成第一电极和第二电极的膏分别涂覆到各个绝缘膜上之后，可进行烧穿(fire through)或激光烧成接触(laser firing contact)等来形成上述形状的第一电极42和第二电极44。
在这种情况下，由于当形成第一电极42和第二电极44时自然地形成第一开口部102和第二开口部104，因此无需添加单独形成第一开口部102和第二开口部104的工艺。
此时，第一电极42对齐成也形成在第一导电区域20的第一部分23上。所述第一部分23的第一宽度w1具有比作为其上的第一电极42的宽度的第二宽度w2更大的值。作为一实例，第一宽度w1的第一部分23形成为向第二宽度w2的两侧具有5至100μm的空间。因此，当第一电极42的第二宽度w2为80至l20μm时，第一部分23的第一宽度w1可为100至320μm。即，当第一部分23形成为具有更大的宽度而布置有第一电极42时，不发生对齐错误。
图6a和图6b是示出根据本发明的电极下部的效果的剖面图。
图6a示出了本发明的比较例，并且图6b示出了根据本发明的实施例的第一电极42的烧穿之后的情况。
参照图6a和图6b，在第一电极42的烧穿(fire through)之后，第一电极42的金属成分渗透到下部的绝缘层24和第一导电区域20。
通过如上所述的向第一电极42的下部的金属渗透，绝缘层24中形成有开口部并且与第一导电区域20相接。此时，也构成向第一导电区域20的渗透，并且在第一导电区域20如图6a所示地形成为薄的情况下，如上所述的金属成分的渗透到达至下部的隧穿层22。
当第一电极42的金属成分到达至隧穿层22时，可在不期待隧穿效果的情况下使少数载流子复合以使光电效率急剧降低。
为了防止这种情况，根据本发明，如图6b所示，形成有第一电极42的第一导电区域20的第一部分23形成得非常厚以具有第一厚度d1，并且作为除此以外的区域的第二部分21形成得非常薄以具有第二厚度d2。
随着如上所述地将与电极42相接的第一部分23形成为厚的，可防止金属成分渗透至下部的隧穿层22，从而可保持隧穿效果。
图7a和图7b是对于导电区域表面中的长波长吸收的图表和示出根据导电区域的厚度的表面电阻的图表。
此时，图7a示出了对于作为第一导电区域20的多晶硅，对于入射的光波长的吸光系数。此时，当波长满足800nm以上时，可观察到吸光系数突然增加的区间A。
这在多晶硅形成得厚到预定厚度以上时，根据存在于表面上的高浓度的自由载流子的长波长吸收增加，随着自由载流子存在得越多，吸光系数变得更大。
随着掺杂浓度越高，自由载流子存在得越多，由此如上所述的吸光系数变得更多，并且这随着多晶硅层形成得越厚而变大。
因此，为了防止如上所述的自由载流子吸收(FCA：Free Carrier Absorption)，占据第一导电区域20的大部分的第二部分21形成得薄到具有第二厚度d2。如上所述，在薄的厚度的第二部分21中，几乎不存在自由载流子，由此不发生自由载流子吸收(FCA)。
另外，图7b示出了对于多晶硅的厚度的表面的表面电阻。
如图7b所示，多晶硅的膜形成在多晶硅的厚度形成得厚时展现出表面电阻减小的趋势(n1>n2)。然而，为了减少自由载流子吸收，在电极42的下部以外的第二部分21处没有多晶硅而使基板暴露的情况下，产生与去除并联连接的电阻部分的情况相同的效果，由此表面电阻变大。
因此，如本发明的实施例所述，电极下部的第一部分23形成得厚，由此在将表面电阻确保为小的同时，在除此以外的第二部分21中也保留薄的第一导电区域，由此并联连接的电阻成分增加，从而可具有合成电阻变小的效果。因此，在整体地观察太阳能电池时，电阻减小，由此FF确保变得容易。
根据上述的特征、结构、效果等包括在本发明的至少一个实施例中，并且不必须仅限定于一个实施例。此外，在各个实施例中示例出的特征、结构、效果等也能够由实施例所属技术领域的普通技术人员对于其它实施例通过组合或变形来实施。因此，与这种组合和变形相关的内容应解释为包括在本发明的范围内。根据上述的特征、结构、效果等包括在本发明的至少一个实施例中，并且不必须仅限定于一个实施例。此外，在各个实施例中示例出的特征、结构、效果等也能够由实施例所属技术领域的普通技术人员对于其它实施例通过组合或变形来实施。因此，与这种组合和变形相关的内容应解释为包括在本发明的范围内。

Claims (15)

1.一种太阳能电池，包括：
隧穿层，所述隧穿层位于半导体基板的一面上；
第一导电区域，所述第一导电区域位于所述隧穿层上；
第一绝缘膜，所述第一绝缘膜在所述第一导电区域上使所述第一导电区域钝化；
第二导电区域，所述第二导电区域位于所述半导体基板的另一面处并且由掺杂区域构成；
第一电极，所述第一电极连接到所述第一导电区域；以及
第二电极，所述第二电极连接到所述第二导电区域，
所述第一导电区域包括与所述第一电极连接的第一部分和所述第一部分以外的第二部分，并且所述第一部分和所述第二部分的厚度彼此不同。
2.如权利要求1所述的太阳能电池，其中，所述第一部分的宽度大于所述第一电极的宽度。
3.如权利要求1所述的太阳能电池，所述第一部分的厚度大于所述第二部分的厚度。
4.如权利要求3所述的太阳能电池，所述第一部分的厚度满足100至200nm。
5.如权利要求1所述的太阳能电池，所述第二部分的厚度为50nm以下。
6.如权利要求1所述的太阳能电池，所述第一导电区域布置在所述半导体基板的背面上并且用与所述半导体基板相同的导电类型的掺杂剂掺杂。
7.如权利要求1所述的太阳能电池，所述半导体基板的一面和另一面形成有凹凸。
8.如权利要求7所述的太阳能电池，还包括：
第二绝缘膜，所述第二绝缘膜位于所述第二导电区域上。
9.一种太阳能电池的制造方法，包括：
分别在半导体基板的一面和另一面上形成隧穿层的步骤；
在所述半导体基板的一面的所述隧穿层上形成本征半导体层，并且掺杂第一导电类型掺杂剂以形成第一导电区域的步骤；
选择性地部分蚀刻所述第一导电区域的第一部分以外的第二部分以形成端差的步骤；
在所述半导体基板的另一侧处掺杂第二导电类型掺杂剂以形成由掺杂区域构成的第二导电区域的步骤；
形成覆盖所述第一导电区域的第一绝缘膜的步骤；以及
形成包括连接到所述第一导电区域的所述第一部分的第一电极和连接到所述第二导电区域的第二电极的电极的步骤。
10.如权利要求9所述的太阳能电池的制造方法，在所述第一导电区域中形成端差的步骤包括：
在所述第一部分上形成掩模层的步骤；
用蚀刻液将所述第一导电区域的暴露的所述第二部分去除至仅剩预定厚度的步骤；以及
去除所述掩模层的步骤。
11.如权利要求9所述的太阳能电池的制造方法，在所述第一导电区域中形成端差的步骤包括：
向所述第一导电区域的所述第一部分上照射激光以改变结晶结构的步骤；以及
将所述第二部分蚀刻至仅剩所述预定厚度的步骤。
12.如权利要求10或11所述的太阳能电池的制造方法，其中，在所述第一导电区域中形成端差的步骤中，将所述第一导电区域浸没在碱性溶液中以蚀刻为具有端差。
13.如权利要求9所述的太阳能电池的制造方法，还包括：
在所述半导体基板的两面上形成凹凸的步骤。
14.如权利要求13所述的太阳能电池的制造方法，所述第一部分的宽度形成为大于所述第一电极的宽度。
15.如权利要求14所述的太阳能电池的制造方法，形成所述第一电极的步骤包括：
在所述第一部分上的所述第一绝缘膜上涂覆金属膏的步骤；以及
使所述金属膏烧穿以使其形成为贯穿所述第一绝缘膜并且与所述第一部分相接的步骤。
CN202280027563.2A 2022-03-03 2022-09-26 太阳能电池及其制造方法 Pending CN117178374A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0027200 2022-03-03
KR1020220027200A KR20230130266A (ko) 2022-03-03 2022-03-03 태양 전지 및 이의 제조 방법
PCT/KR2022/014312 WO2023167385A1 (ko) 2022-03-03 2022-09-26 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN117178374A true CN117178374A (zh) 2023-12-05

Family

ID=87883922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280027563.2A Pending CN117178374A (zh) 2022-03-03 2022-09-26 太阳能电池及其制造方法

Country Status (7)

Country Link
US (1) US20240030364A1 (zh)
EP (1) EP4328980A1 (zh)
JP (1) JP2024511940A (zh)
KR (1) KR20230130266A (zh)
CN (1) CN117178374A (zh)
AU (1) AU2022444365A1 (zh)
WO (1) WO2023167385A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2462125B (en) 2008-07-25 2012-04-04 Dps Bristol Holdings Ltd Production of liquefied natural gas
KR100997111B1 (ko) * 2010-08-25 2010-11-30 엘지전자 주식회사 태양 전지
KR102317141B1 (ko) * 2015-02-10 2021-10-22 엘지전자 주식회사 태양 전지
KR102272433B1 (ko) * 2015-06-30 2021-07-05 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10217880B2 (en) * 2016-03-30 2019-02-26 Sunpower Corporation Voltage breakdown device for solar cells
CN110265494A (zh) 2019-07-12 2019-09-20 苏州中来光伏新材股份有限公司 一种局部背场TOPCon太阳能电池及其制备方法
WO2021119092A1 (en) * 2019-12-09 2021-06-17 Pacific Integrated Energy, Inc. Thin-film crystalline silicon solar cell using a nanoimprinted photonic-plasmonic back-reflector structure

Also Published As

Publication number Publication date
KR20230130266A (ko) 2023-09-12
AU2022444365A1 (en) 2023-11-23
EP4328980A1 (en) 2024-02-28
WO2023167385A1 (ko) 2023-09-07
JP2024511940A (ja) 2024-03-18
US20240030364A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
JP6795653B2 (ja) 太陽電池及びその製造方法
KR102397970B1 (ko) 태양 전지 및 이의 제조 방법
CN107039536B (zh) 太阳能电池及其制造方法
KR102244838B1 (ko) 태양 전지 및 이의 제조 방법
KR102549298B1 (ko) 태양 전지 및 이의 제조 방법
KR101702953B1 (ko) 태양 전지 및 이의 제조 방법
KR101740523B1 (ko) 태양 전지 및 그 제조 방법
KR102317141B1 (ko) 태양 전지
KR101740524B1 (ko) 태양전지의 제조 방법과 이의 태양전지
CN117178374A (zh) 太阳能电池及其制造方法
KR102498523B1 (ko) 태양 전지 및 이의 제조 방법
KR20230160058A (ko) 태양 전지의 제조 방법
KR102024084B1 (ko) 태양 전지 및 이의 제조 방법
KR20160005569A (ko) 태양 전지의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240320

Address after: 055550 Jing Long Street, Ningjin County, Xingtai, Hebei

Applicant after: JA SOLAR Co.,Ltd.

Country or region after: China

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Applicant before: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Country or region before: China

TA01 Transfer of patent application right